JP5241838B2 - キャッシュ・セクタを割り振るためのシステムおよび方法(キャッシュ・セクタの割り振り) - Google Patents
キャッシュ・セクタを割り振るためのシステムおよび方法(キャッシュ・セクタの割り振り) Download PDFInfo
- Publication number
- JP5241838B2 JP5241838B2 JP2010520524A JP2010520524A JP5241838B2 JP 5241838 B2 JP5241838 B2 JP 5241838B2 JP 2010520524 A JP2010520524 A JP 2010520524A JP 2010520524 A JP2010520524 A JP 2010520524A JP 5241838 B2 JP5241838 B2 JP 5241838B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- slice
- level
- level cache
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
- G06F12/0851—Cache with interleaved addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
Claims (20)
- 少なくとも1つのプロセッサと、
第1のプロセッサに通信可能なように結合され、アドレス階層に基づいて2つまたはそれ以上のキャッシュ・スライス(120a,120b)に分割された、第1レベルのキャッシュ(420a)と、
前記第1のプロセッサに通信可能なように結合された、第2レベルのキャッシュ(625)と、
前記第1レベルと前記第2レベルのキャッシュ間でのデータ交換を可能にするために、前記第1レベルのキャッシュを前記第2レベルのキャッシュに接続するための相互接続であって、(1)前記第1レベルのキャッシュの第1のスライスを前記第2レベルのキャッシュ内の対応する第1のスライスに通信可能なように接続する、第1のデータ・バスと、(2)前記第1レベルのキャッシュの第2のスライスを前記第2レベルのキャッシュ内の対応する第2のスライスに通信可能なように接続する、第2のデータ・バスとを含む、相互接続をさらに備え、
前記第2レベルのキャッシュが、前記第2レベルのキャッシュ(625)は、少なくとも2ウェイ・セクタ化された2つまたはそれ以上の第2のキャッシュ・スライス(625A,625B)を有し、第2のキャッシュ・スライス(625A,625B)内のセクタは、第1のセクタが、前記第2のキャッシュ・スライス(625A,625B)のうちの1つのキャッシュ・スライスに割り当てられ、前記第1のセクタと連続している第2のセクタが、前記割り当てられたキャッシュ・スライスとは異なる、前記第2のキャッシュ・スライス(625A,625B)のうちの1つに割り当てられる、第2レベルのキャッシュ(625A,625B)と、
を備える、データ処理システム。 - 前記第1レベルと前記第2レベルのキャッシュ間でのデータ交換を可能にするために、前記第1レベルのキャッシュを前記第2レベルのキャッシュに接続するための相互接続であって、(1)前記第1レベルのキャッシュの第1のスライスを前記第2レベルのキャッシュ内の対応する第1のスライスに通信可能なように接続する、第1のデータ・バスと、(2)前記第1レベルのキャッシュの第2のスライスを前記第2レベルのキャッシュ内の対応する第2のスライスに通信可能なように接続する、第2のデータ・バスとを含む、相互接続をさらに備え、
前記第1レベルのキャッシュ内の第1のセクタのデータが、前記第2レベルのキャッシュ内の前記第2のキャッシュ・スライスのうちの第1にのみ割り振られ、前記第1レベルのキャッシュ内の第2のセクタのデータが、前記第2レベルのキャッシュ内の前記第2のキャッシュ・スライスのうちの第2にのみ割り振られる、
請求項1に記載のデータ処理システム。 - 前記第1レベルのキャッシュと同様に構成され、前記第2レベルのキャッシュを前記第1レベルのキャッシュと共有する、次の第1レベルのキャッシュをさらに備え、
前記相互接続が、(1)前記次の第1レベルのキャッシュの第1のスライスを、前記第2のキャッシュ・スライスのうちの第1に通信可能なように接続する、第3のデータ・バスと、(2)前記次の第1レベルのキャッシュの第2のスライスを、前記第2のキャッシュ・スライスのうちの第2に通信可能なように接続する、第4のデータ・バスとを、さらに備え、
前記第1レベルのキャッシュおよび前記次の第1レベルのキャッシュはどちらも、それぞれの第1のスライスから前記第2のキャッシュ・スライスへ、およびその逆に、データを調達し、第1レベルのキャッシュはどちらも、それぞれの第2のスライスから前記第2のキャッシュ・スライスへ、およびその逆に、データを調達する、
請求項2に記載のデータ処理システム。 - 1つまたは複数のセクタ・ビットの位置を、キャッシュ・ラインに関するアドレス・タグ内の1つまたは複数のスライス・セレクタ・ビットに関して交換する機能であって、前記スライス・セレクタ・ビットは、対応するデータのラインが第2レベルのキャッシュ内で割り当てられることになるスライスを示すために使用され、前記セクタ・ビットは、前記キャッシュ・ライン・データが割り振られる特定のセクタを示す、交換する機能と、
前記1つまたは複数のスライス・セレクタ・ビット内に第1の値を有する第1のデータを、前記1つまたは複数のスライス・ビットによって示される前記第2レベルのキャッシュ内の第1のスライスに自動的に割り当てる機能と、
前記1つまたは複数のスライス・セレクタ・ビット内に第2の値を有する第2のデータを、前記1つまたは複数のスライス・セレクタ・ビットによって示される前記第2レベルのキャッシュ内の第2のスライスに自動的に割り当てる機能と、
を、完了するための、キャッシュ・ライン・アドレス・ビット割り当て論理を備える、第2レベルのキャッシュ・アドレッシング・プロトコルをさらに備える、請求項1から3のいずれか一項に記載のデータ処理システム。 - 前記自動的な割り当てが、
前記キャッシュ・ライン・アドレス内の前記スライス・セレクタ・ビットの値をチェックすること、
前記キャッシュ・ライン・アドレスのメモリ・アドレス部分が0ビット値で終わる場合、前記第2レベルのキャッシュ内の前記第1のスライスに前記キャッシュ・ラインを割り当てること、および
前記キャッシュ・ライン・アドレスの前記メモリ・アドレス部分が1ビット値で終わる場合、前記第2レベルのキャッシュ内の前記第2のスライスに前記キャッシュ・ラインを割り当てること、
を含み、
前記キャッシュ・ラインの前記メモリ・アドレス部分を表すために、キャッシュ・ライン・アドレス内の複数のビットが使用され、前記複数のビットのうちの最後の1つまたは複数のビットが、前記スライス・セレクタ・ビットに対応する、
請求項4に記載のデータ処理システム。 - 前記第2レベルのキャッシュがNウェイ・セクタ化され、Nは2のべき乗であり、
同じキャッシュ・スライスに2つの連続するセクタが割り振られないように、連続するセクタの各ペアが、前記2つまたはそれ以上のキャッシュ・スライスにわたって割り振られる、
請求項4または5に記載のデータ処理システム。 - 前記キャッシュ・ラインのメモリ・アドレス部分を表すために、キャッシュ・ライン・アドレス内の複数のビットが使用され、前記複数のビットのうちの最後の1つまたは複数のビットが、前記スライス・セレクタ・ビットに対応し、
前記最後の1つまたは複数のビットが、00Hexおよび80Hexで終わる前記メモリ・アドレスに対応し、00Hexで終わる前記メモリ・アドレス部分を備えるキャッシュ・ラインが前記第1のスライスにルーティングされ、80Hexで終わる前記メモリ・アドレス部分を備えるキャッシュ・ラインが前記第2のスライスにルーティングされるように、前記割り当てが完了する、
請求項4、5、または6に記載のデータ処理システム。 - 前記第1レベルのキャッシュが2つのスライスを備える2ウェイ・セクタ化キャッシュであり、前記第2レベルのキャッシュが4つのスライスを備える2ウェイ・セクタ化キャッシュであって、
前記第1レベルと前記第2レベルのキャッシュ間でのデータ交換を可能にするために、前記第1レベルのキャッシュを前記第2レベルのキャッシュに接続するための相互接続であって、前記第1レベルのキャッシュのスライス内の順次セクタが前記第2レベルのキャッシュ内の異なるスライスに割り当てられ、前記第1レベルのキャッシュの前記第1のスライスおよび前記第2のスライスからのセクタが、前記第2レベルのキャッシュ内の異なるスライスに割り振られるように、前記第1レベルのキャッシュの第1のスライス内の各セクタが、前記第2レベルのキャッシュ内の異なるセクタおよび異なるスライスに割り振られる、相互接続をさらに備える、
請求項1から7のいずれか一項に記載のデータ処理システム。 - 第1のプロセッサに通信可能なように結合され、アドレス階層に基づいて2つまたはそれ以上のキャッシュ・スライス(120a,120b)に分割された、第1レベルのキャッシュ(420a)と、
前記第1のプロセッサに通信可能なように結合された、第2レベルのキャッシュ(625)と、
前記第1レベルと前記第2レベルのキャッシュ間でのデータ交換を可能にするために、前記第1レベルのキャッシュを前記第2レベルのキャッシュに接続するための相互接続であって、(1)前記第1レベルのキャッシュの第1のスライスを前記第2レベルのキャッシュ内の対応する第1のスライスに通信可能なように接続する、第1のデータ・バスと、(2)前記第1レベルのキャッシュの第2のスライスを前記第2レベルのキャッシュ内の対応する第2のスライスに通信可能なように接続する、第2のデータ・バスとを含む、相互接続をさらに備え、
前記第2レベルのキャッシュが、前記第2レベルのキャッシュ(625)は、少なくとも2ウェイ・セクタ化された2つまたはそれ以上の第2のキャッシュ・スライス(625A,625B)を有し、第2のキャッシュ・スライス(625A,625B)内のセクタは、第1のセクタが、前記第2のキャッシュ・スライス(625A,625B)のうちの1つのキャッシュ・スライスに割り当てられ、前記第1のセクタと連続している第2のセクタが、前記割り当てられたキャッシュ・スライスとは異なる、前記第2のキャッシュ・スライス(625A,625B)のうちの1つに割り当てられる、第2レベルのキャッシュ(625A,625B)と、
を備える、メモリ・サブシステム。 - 前記第1レベルと前記第2レベルのキャッシュ間でのデータ交換を可能にするために、前記第1レベルのキャッシュを前記第2レベルのキャッシュに接続するための相互接続であって、(1)前記第1レベルのキャッシュの第1のスライスを前記第2レベルのキャッシュ内の対応する第1のスライスに通信可能なように接続する、第1のデータ・バスと、(2)前記第1レベルのキャッシュの第2のスライスを前記第2レベルのキャッシュ内の対応する第2のスライスに通信可能なように接続する、第2のデータ・バスとを含む、相互接続をさらに備え、
前記第1レベルのキャッシュ内の第1のセクタのデータが、前記第2レベルのキャッシュ内の前記第2のキャッシュ・スライスのうちの第1にのみ割り振られ、前記第1レベルのキャッシュ内の第2のセクタのデータが、前記第2レベルのキャッシュ内の前記第2のキャッシュ・スライスのうちの第2にのみ割り振られる、
請求項9に記載のメモリ・サブシステム。 - 前記第1レベルのキャッシュと同様に構成され、前記第2レベルのキャッシュを前記第1レベルのキャッシュと共有する、次の第1レベルのキャッシュをさらに備え、
前記相互接続が、(1)前記次の第1レベルのキャッシュの第1のスライスを、前記第2のキャッシュ・スライスのうちの第1に通信可能なように接続する、第3のデータ・バスと、(2)前記次の第1レベルのキャッシュの第2のスライスを、前記第2のキャッシュ・スライスのうちの第2に通信可能なように接続する、第4のデータ・バスとを、さらに備え、
前記第1レベルのキャッシュおよび前記次の第1レベルのキャッシュはどちらも、それぞれの第1のスライスから前記第2のキャッシュ・スライスへ、およびその逆に、データを調達し、第1レベルのキャッシュはどちらも、それぞれの第2のスライスから前記第2のキャッシュ・スライスへ、およびその逆に、データを調達する、
請求項10に記載のメモリ・サブシステム。 - 1つまたは複数のセクタ・ビットの位置を、キャッシュ・ラインに関するアドレス・タグ内の1つまたは複数のスライス・セレクタ・ビットに関して交換する機能であって、前記スライス・セレクタ・ビットは、対応するデータのラインが第2レベルのキャッシュ内で割り当てられることになるスライスを示すために使用され、前記セクタ・ビットは、前記キャッシュ・ライン・データが割り振られる特定のセクタを示す、交換する機能と、
前記1つまたは複数のスライス・セレクタ・ビット内に第1の値を有する第1のデータを、前記1つまたは複数のスライス・ビットによって示される前記第2レベルのキャッシュ内の第1のスライスに自動的に割り当てる機能と、
前記1つまたは複数のスライス・セレクタ・ビット内に第2の値を有する第2のデータを、前記1つまたは複数のスライス・セレクタ・ビットによって示される前記第2レベルのキャッシュ内の第2のスライスに自動的に割り当てる機能と、
を、完了するための、キャッシュ・ライン・アドレス・ビット割り当て論理を備える、第2レベルのキャッシュ・アドレッシング・プロトコルをさらに備える、請求項9から11のいずれか一項に記載のメモリ・サブシステム。 - 前記自動的な割り当てが、
前記キャッシュ・ライン・アドレス内の前記スライス・セレクタ・ビットの値をチェックすること、
前記キャッシュ・ライン・アドレスのメモリ・アドレス部分が0ビット値で終わる場合、前記第2レベルのキャッシュ内の前記第1のスライスに前記キャッシュ・ラインを割り当てること、および
前記キャッシュ・ライン・アドレスの前記メモリ・アドレス部分が1ビット値で終わる場合、前記第2レベルのキャッシュ内の前記第2のスライスに前記キャッシュ・ラインを割り当てること、
を含み、
前記キャッシュ・ラインの前記メモリ・アドレス部分を表すために、キャッシュ・ライン・アドレス内の複数のビットが使用され、前記複数のビットのうちの最後の1つまたは複数のビットが、前記スライス・セレクタ・ビットに対応する、
請求項12に記載のメモリ・サブシステム。 - 前記第2レベルのキャッシュがNウェイ・セクタ化され、Nは2のべき乗であり、
同じキャッシュ・スライスに2つの連続するセクタが割り振られないように、連続するセクタの各ペアが、前記2つまたはそれ以上のキャッシュ・スライスにわたって割り振られる、
請求項12または13に記載のメモリ・サブシステム。 - 前記キャッシュ・ラインのメモリ・アドレス部分を表すために、キャッシュ・ライン・アドレス内の複数のビットが使用され、前記複数のビットのうちの最後の1つまたは複数のビットが、前記スライス・セレクタ・ビットに対応し、
前記最後の1つまたは複数のビットが、00Hexおよび80Hexで終わる前記メモリ・アドレスに対応し、00Hexで終わる前記メモリ・アドレス部分を備えるキャッシュ・ラインが前記第1のスライスにルーティングされ、80Hexで終わる前記メモリ・アドレス部分を備えるキャッシュ・ラインが前記第2のスライスにルーティングされるように、前記割り当てが完了する、
請求項12、13、または14に記載のメモリ・サブシステム。 - 前記第1レベルのキャッシュが2つのスライスを備える2ウェイ・セクタ化キャッシュであり、前記第2レベルのキャッシュが4つのスライスを備える2ウェイ・セクタ化キャッシュであって、
前記第1レベルと前記第2レベルのキャッシュ間でのデータ交換を可能にするために、前記第1レベルのキャッシュを前記第2レベルのキャッシュに接続するための相互接続であって、前記第1レベルのキャッシュのスライス内の順次セクタが前記第2レベルのキャッシュ内の異なるスライスに割り当てられ、前記第1レベルのキャッシュの前記第1のスライスおよび前記第2のスライスからのセクタが、前記第2レベルのキャッシュ内の異なるスライスに割り振られるように、前記第1レベルのキャッシュの第1のスライス内の各セクタが、前記第2レベルのキャッシュ内の異なるセクタおよび異なるスライスに割り振られる、相互接続をさらに備える、
請求項9から15のいずれか一項に記載のメモリ・サブシステム。 - 1つまたは複数のセクタ・ビットの位置を、キャッシュ・ラインに関するアドレス・タグ内の1つまたは複数のスライス・セレクタ・ビットに関して交換することであって、前記スライス・セレクタ・ビットは、対応するデータのラインが第2レベルのキャッシュ内で割り当てられることになるスライスを示すために使用され、前記セクタ・ビットは、アドレス階層に基づいて、前記キャッシュ・ライン・データが割り振られる特定のセクタを示す、交換することと、
前記1つまたは複数のスライス・セレクタ・ビット内に第1の値を有する第1のデータを、前記1つまたは複数のスライス・ビットによって示される前記第2レベルのキャッシュ内の第1のスライスに自動的に割り当てることと、
前記1つまたは複数のスライス・セレクタ・ビット内に第2の値を有する第2のデータを、前記1つまたは複数のスライス・セレクタ・ビットによって示される前記第2レベルのキャッシュ内の第2のスライスに自動的に割り当てることと、
を含み、
異なる順次アドレス指定されたセクタに割り振られたデータが、前記アドレス階層に従って、低レベル・キャッシュ内の異なるスライスに割り当てられる、
2つまたはそれ以上のスライスを備えるNウェイ・セクタ化低レベル・キャッシュにデータを割り振るための方法。 - 前記自動的な割り当てが、
前記キャッシュ・ライン・アドレス内の前記スライス・セレクタ・ビットの値をチェックすること、
前記キャッシュ・ライン・アドレスのメモリ・アドレス部分が0ビット値で終わる場合、前記第2レベルのキャッシュ内の前記第1のスライスに前記キャッシュ・ラインを割り当てること、および
前記キャッシュ・ライン・アドレスの前記メモリ・アドレス部分が1ビット値で終わる場合、前記第2レベルのキャッシュ内の前記第2のスライスに前記キャッシュ・ラインを割り当てること、
を含み、
前記キャッシュ・ラインの前記メモリ・アドレス部分を表すために、キャッシュ・ライン・アドレス内の複数のビットが使用され、前記複数のビットのうちの最後の1つまたは複数のビットが、前記スライス・セレクタ・ビットに対応する、
請求項17に記載の方法。 - 前記第2レベルのキャッシュがNウェイ・セクタ化され、Nは2のべき乗であり、
前記割り当てることが、同じキャッシュ・スライスに2つの連続するセクタが割り振られないように、連続するセクタの各ペアが、前記2つまたはそれ以上のキャッシュ・スライスにわたって割り振られるように、前記キャッシュ・ラインをセクタに割り当てる、
請求項17または18に記載の方法。 - 前記キャッシュ・ラインのメモリ・アドレス部分を表すために、キャッシュ・ライン・アドレス内の複数のビットが使用され、前記複数のビットのうちの最後の1つまたは複数のビットが、前記スライス・セレクタ・ビットに対応し、
前記最後の1つまたは複数のビットが、00Hexおよび80Hexで終わるメモリ・アドレスに対応し、前記割り当てることが、
前記キャッシュ・ライン・アドレスの前記スライス・セレクタ・ビットの値をチェックすること、
前記キャッシュ・ライン・アドレスの前記メモリ・アドレス部分が00Hexで終わる場合、前記第1のスライス内に前記キャッシュ・ライン・データを配置すること、および
前記キャッシュ・ライン・アドレスの前記メモリ・アドレス部分が80Hexで終わる場合、前記第2のスライス内に前記キャッシュ・ライン・データを配置すること、
を含む、請求項17、18、または19に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/839,663 | 2007-08-16 | ||
US11/839,663 US8433851B2 (en) | 2007-08-16 | 2007-08-16 | Reducing wiring congestion in a cache subsystem utilizing sectored caches with discontiguous addressing |
PCT/EP2008/059902 WO2009021835A1 (en) | 2007-08-16 | 2008-07-29 | Cache sector allocation |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010537265A JP2010537265A (ja) | 2010-12-02 |
JP2010537265A5 JP2010537265A5 (ja) | 2012-08-09 |
JP5241838B2 true JP5241838B2 (ja) | 2013-07-17 |
Family
ID=39748508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010520524A Expired - Fee Related JP5241838B2 (ja) | 2007-08-16 | 2008-07-29 | キャッシュ・セクタを割り振るためのシステムおよび方法(キャッシュ・セクタの割り振り) |
Country Status (7)
Country | Link |
---|---|
US (1) | US8433851B2 (ja) |
EP (1) | EP2179361B1 (ja) |
JP (1) | JP5241838B2 (ja) |
KR (1) | KR101190403B1 (ja) |
CN (1) | CN101784994B (ja) |
AT (1) | ATE544115T1 (ja) |
WO (1) | WO2009021835A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7435814B2 (ja) | 2020-10-09 | 2024-02-21 | 日本電気株式会社 | 時相論理式生成装置、時相論理式生成方法及びプログラム |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI520070B (zh) | 2011-03-25 | 2016-02-01 | 軟體機器公司 | 使用可分割引擎實體化的虛擬核心以支援程式碼區塊執行的記憶體片段 |
EP2689330B1 (en) * | 2011-03-25 | 2022-12-21 | Intel Corporation | Register file segments for supporting code block execution by using virtual cores instantiated by partitionable engines |
US8645404B2 (en) * | 2011-10-21 | 2014-02-04 | International Business Machines Corporation | Memory pattern searching via displaced-read memory addressing |
US8954672B2 (en) * | 2012-03-12 | 2015-02-10 | Advanced Micro Devices, Inc. | System and method for cache organization in row-based memories |
KR101858159B1 (ko) | 2012-05-08 | 2018-06-28 | 삼성전자주식회사 | 멀티-cpu 시스템과 이를 포함하는 컴퓨팅 시스템 |
US8862828B2 (en) * | 2012-06-28 | 2014-10-14 | Intel Corporation | Sub-numa clustering |
US10073779B2 (en) | 2012-12-28 | 2018-09-11 | Intel Corporation | Processors having virtually clustered cores and cache slices |
CN105247484B (zh) | 2013-03-15 | 2021-02-23 | 英特尔公司 | 利用本地分布式标志体系架构来仿真访客集中式标志体系架构的方法 |
US20140337583A1 (en) * | 2013-05-07 | 2014-11-13 | Lsi Corporation | Intelligent cache window management for storage systems |
US10013352B2 (en) * | 2014-09-26 | 2018-07-03 | Intel Corporation | Partner-aware virtual microsectoring for sectored cache architectures |
US9690706B2 (en) | 2015-03-25 | 2017-06-27 | Intel Corporation | Changing cache ownership in clustered multiprocessor |
US9971700B2 (en) * | 2015-11-06 | 2018-05-15 | Advanced Micro Devices, Inc. | Cache with address space mapping to slice subsets |
KR20170056782A (ko) * | 2015-11-13 | 2017-05-24 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
US9832277B2 (en) * | 2015-11-13 | 2017-11-28 | Western Digital Technologies, Inc. | Systems and methods for adaptive partitioning in distributed cache memories |
CN105550979A (zh) * | 2015-12-11 | 2016-05-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种高数据通量纹理Cache层次结构 |
US20210191777A1 (en) * | 2018-06-21 | 2021-06-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Memory Allocation in a Hierarchical Memory System |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5519841A (en) * | 1992-11-12 | 1996-05-21 | Digital Equipment Corporation | Multi instruction register mapper |
US5553259A (en) * | 1993-07-16 | 1996-09-03 | Unisys Corporation | Apparatus and method for synchronizing the simultaneous loading of cache program word addresses in dual slice registers |
US6301647B1 (en) * | 1997-12-17 | 2001-10-09 | Via-Cyrix, Inc. | Real mode translation look-aside buffer and method of operation |
US6332179B1 (en) | 1999-08-19 | 2001-12-18 | International Business Machines Corporation | Allocation for back-to-back misses in a directory based cache |
JP3770380B2 (ja) * | 2000-09-19 | 2006-04-26 | シャープ株式会社 | 液晶表示装置 |
US7055003B2 (en) * | 2003-04-25 | 2006-05-30 | International Business Machines Corporation | Data cache scrub mechanism for large L2/L3 data cache structures |
ITMI20031640A1 (it) | 2003-08-08 | 2005-02-09 | Mipharm S P A | Base per gel bioadesivi. |
WO2005041047A2 (en) * | 2003-10-22 | 2005-05-06 | Intel Corporation | Method and apparatus for efficient ordered stores over an interconnection network |
US7490200B2 (en) | 2005-02-10 | 2009-02-10 | International Business Machines Corporation | L2 cache controller with slice directory and unified cache structure |
US7308537B2 (en) * | 2005-02-10 | 2007-12-11 | International Business Machines Corporation | Half-good mode for large L2 cache array topology with different latency domains |
US7353340B2 (en) | 2005-08-17 | 2008-04-01 | Sun Microsystems, Inc. | Multiple independent coherence planes for maintaining coherency |
-
2007
- 2007-08-16 US US11/839,663 patent/US8433851B2/en not_active Expired - Fee Related
-
2008
- 2008-07-29 AT AT08775366T patent/ATE544115T1/de active
- 2008-07-29 CN CN2008801031989A patent/CN101784994B/zh not_active Expired - Fee Related
- 2008-07-29 EP EP08775366A patent/EP2179361B1/en not_active Not-in-force
- 2008-07-29 JP JP2010520524A patent/JP5241838B2/ja not_active Expired - Fee Related
- 2008-07-29 KR KR1020107003131A patent/KR101190403B1/ko not_active IP Right Cessation
- 2008-07-29 WO PCT/EP2008/059902 patent/WO2009021835A1/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7435814B2 (ja) | 2020-10-09 | 2024-02-21 | 日本電気株式会社 | 時相論理式生成装置、時相論理式生成方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
ATE544115T1 (de) | 2012-02-15 |
WO2009021835A1 (en) | 2009-02-19 |
CN101784994B (zh) | 2013-02-13 |
JP2010537265A (ja) | 2010-12-02 |
KR101190403B1 (ko) | 2012-10-12 |
KR20100040317A (ko) | 2010-04-19 |
EP2179361A1 (en) | 2010-04-28 |
EP2179361B1 (en) | 2012-02-01 |
CN101784994A (zh) | 2010-07-21 |
US8433851B2 (en) | 2013-04-30 |
US20090049248A1 (en) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5241838B2 (ja) | キャッシュ・セクタを割り振るためのシステムおよび方法(キャッシュ・セクタの割り振り) | |
US11741012B2 (en) | Stacked memory device system interconnect directory-based cache coherence methodology | |
EP3140749B1 (en) | In-memory lightweight coherency | |
US8412907B1 (en) | System, method and computer program product for application-level cache-mapping awareness and reallocation | |
JP4447580B2 (ja) | 分散共有メモリマルチプロセッサシステムのための分割疎ディレクトリ | |
US6877067B2 (en) | Shared cache memory replacement control method and apparatus | |
US8230179B2 (en) | Administering non-cacheable memory load instructions | |
US8572206B2 (en) | Transaction processing using multiple protocol engines | |
US20160253123A1 (en) | NVMM: An Extremely Large, Logically Unified, Sequentially Consistent Main-Memory System | |
US7590802B2 (en) | Direct deposit using locking cache | |
US20050044340A1 (en) | Remote translation mechanism for a multinode system | |
US10042762B2 (en) | Light-weight cache coherence for data processors with limited data sharing | |
JP2006134324A5 (ja) | ||
US7721047B2 (en) | System, method and computer program product for application-level cache-mapping awareness and reallocation requests | |
US20120210070A1 (en) | Non-blocking data move design | |
US6775742B2 (en) | Memory device storing data and directory information thereon, and method for providing the directory information and the data in the memory device | |
US12008248B2 (en) | Systems, methods, and devices for utilization aware memory allocation | |
US20240231615A1 (en) | Apparatus and method for sanitizing a shared memory device or a memory expander | |
TW202340931A (zh) | 具有雜訊鄰居緩解及動態位址範圍分配的直接交換快取 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120621 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20120621 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5241838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |