JP5238598B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP5238598B2
JP5238598B2 JP2009111591A JP2009111591A JP5238598B2 JP 5238598 B2 JP5238598 B2 JP 5238598B2 JP 2009111591 A JP2009111591 A JP 2009111591A JP 2009111591 A JP2009111591 A JP 2009111591A JP 5238598 B2 JP5238598 B2 JP 5238598B2
Authority
JP
Japan
Prior art keywords
circuit board
solder
solder particles
activator
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009111591A
Other languages
English (en)
Other versions
JP2010263023A (ja
Inventor
孝志 荘司
丈和 堺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2009111591A priority Critical patent/JP5238598B2/ja
Priority to US13/266,379 priority patent/US8661659B2/en
Priority to PCT/JP2010/002648 priority patent/WO2010125753A1/ja
Priority to KR1020117024754A priority patent/KR101193264B1/ko
Priority to TW099112322A priority patent/TWI440413B/zh
Publication of JP2010263023A publication Critical patent/JP2010263023A/ja
Application granted granted Critical
Publication of JP5238598B2 publication Critical patent/JP5238598B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H05K2203/124Heterocyclic organic compounds, e.g. azole, furan
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、回路基板の製造方法に関する。
近年、プラスチック基板、セラミック基板、あるいはプラスチック等をコートした絶縁性基板上に、回路パターンを形成し、その回路パターン上に、IC素子、半導体チップ、抵抗またはコンデンサ等の電子部品をはんだ接合することで電子回路を構成する手段が広く採用されている。
この場合、電子部品のリード端子を、回路パターンの所定の部分に接合させるためには、基板上の導電性回路電極表面に予めはんだ薄層を形成させておき、はんだ薄層上にはんだペーストまたはフラックスを印刷し、更に所定の電子部品を位置決め載置した後、はんだ薄層またははんだ薄層及びはんだペーストをリフローさせてはんだを溶融、凝固させることで、はんだ接合させるのが一般的である。
また最近では電子製品の小型化のため、回路基板にファインピッチ化が要求され、ファインピッチの部品、例えば0.3mmピッチのQFP(Quad Flat Package)、CSP(Chip Size Package)、0.15mmピッチのFC(Flip Chip)、BGA構造のLSIチップなどが回路基板に多く搭載されている。このようなチップを回路基板に搭載するためには、チップ等に形成されたはんだバンプと、回路基板に形成されたはんだバンプとを重ね、はんだバンプ同士をリフローすることにより両バンプを溶融接合している。このため、回路基板には回路基板面から突出したはんだバンプを形成する必要が有り、かつ、このはんだバンプに対しチップのファインピッチに対応できる精細なパターン形状が要求されている。
回路基板に、はんだバンプを形成する手段には、電気めっき法、無電解めっき法、あるいは、はんだ粒子のペーストを印刷しリフローする方法などがある。しかし、無電解めっき法によるはんだバンプの製造方法では、はんだ層を厚くするのが困難であり、また、電気めっき法によるはんだバンプの製造方法は、複雑な回路にめっき用の電流を流すのが困難であった。また、はんだ粒子のペーストの印刷による方法では、ファインピッチパターンへの対応が困難である。
また、ファインピッチの回路基板を形成する方法として、回路基板の端子部の表面に、粘着性付与化合物を反応させることにより粘着層を形成し、該粘着層にはんだ粒子を付着させ、次いで回路基板を加熱し、はんだ粒子を溶融してはんだバンプを形成する方法が開示されている(特許文献1参照)。
さらに、はんだバンプの高さを均一にする為に回路電極部分をレジストで覆い、回路電極部分に開口部を設けそれぞれの開口部に、はんだ粒子を1個だけ付着させる技術が開発されている。(特許文献2参照)
また、はんだ粒子の付着性を改善する為に一定の形状に加工した、はんだ粒子を用いる方法も開発されている。(特許文献3参照)
特開平7−7244号公報 特開2008−41803号公報 特開2008−41867号公報
しかし、この様な方法を用いた回路基板の製造において、定着工程の際に、はんだ粒子が端子部に強固に付着されていないと、はんだ粒子を溶融して回路パターンを形成する為のリフロー工程で、はんだ粒子が脱落してしまい正常なはんだ回路が形成できず製品歩留まりが低下するという問題点があった。これは、大きなはんだ粒子を用いるほど生じやすい問題点である。
また、はんだ粒子の回路基板の端子部への定着を促進させる目的で、定着温度を融点より高くした場合、はんだ粒子表面に針状の結晶が形成されて断線を生じさせ、回路基板に不良を生じさせてしまうという問題点もある。特にこれは、はんだ粒子を端子部に1粒ずつ付着させて、はんだバンプを形成するような、大きなはんだ粒子を用いる際には顕著な問題である。
本発明は上記事情に鑑みてなされたものであり、はんだバンプを形成する際の脱落や針状結晶の発生を防止し、正常な回路基板の安定した提供を可能とする回路基板製造方法を提供することを目的とする。
本発明者は、上記課題を解決すべく鋭意努力検討した結果、はんだ粒子表面の酸化膜が、はんだ粒子の回路基板の端子部への定着を阻害し、リフロー工程でのはんだバンプ脱落の原因となることを明らかにした。そこで、リフロー工程の前に、はんだ粒子表面の酸化膜を除去することでリフロー工程でのはんだバンプ脱落を防止できることを発見し、本発明に到達した。即ち本発明は、
〔1〕 回路基板上の端子の表面に粘着性付与化合物を塗布して粘着層を形成する工程と、前記粘着層上に、はんだ粒子を付着する工程と、前記はんだ粒子に有機酸塩基のハロゲン化水素酸塩を含む活性剤を塗布してから、前記はんだ粒子が付着された回路基板を、はんだの融点以下で加熱して、はんだ粒子を定着させる工程と、前記はんだ粒子が定着された回路基板にフラックスを塗布する工程と、前記回路基板を加熱して、前記はんだ粒子を溶融する工程と、を具備してなることを特徴とする回路基板の製造方法。
〔2〕 前記活性剤が有機酸塩基の臭化水素酸塩であることを特徴とする、請求項〔1〕に記載の回路基板の製造方法。
〔3〕 前記活性剤が有機酸塩基のハロゲン化水素酸塩を溶剤に溶解させた液体であることを特徴とする、請求項〔1〕又は〔2〕に記載の回路基板の製造方法。
〔4〕 有機酸塩基のハロゲン化水素酸塩を溶解させる前記溶剤が、イソプロピルアルコール、エチルアルコールを含む有機溶剤であることを特徴とする、請求項〔〕に記載の回路基板の製造方法。
〔5〕 前記粘着性付与化合物が、ナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体、ベンゾチアゾールチオ脂肪酸からなる群から選ばれた何れか1種以上の物質を含むことを特徴とする請求項〔1〕乃至〔4〕のいずれか一項に記載の回路基板の製造方法。
本発明の回路基板の製造方法では、はんだ粒子の定着前に活性剤をはんだ粒子に塗布するため、定着前にフラックスを塗布した場合のように粘着層を劣化させることなく、はんだ粒子の表面の酸化膜を除去することができる。これにより、定着前にはんだ粒子が端子部から脱落する恐れがなく、リフロー工程におけるはんだバンプの欠陥を防止できる。また、活性剤によってはんだ粒子の表面の酸化膜が除去されるので、はんだの融点以下でも確実にはんだ粒子の定着を行うことが可能になる。これにより、針状結晶の異常成長を防ぐことができ、電子部品の実装が妨げられるおそれがない。
以上により、本発明によれば、製品歩留まりを低下させることなく回路基板を安定的に製造することが可能となる。これにより集積度が高くかつ信頼性の高い電子機器を提供することができる。
本発明の実施形態である回路基板の製造工程を説明する工程図である。 はんだ粒子を付着させる工程を説明する模式図である。
以下、本発明の実施形態である回路基板の製造方法について図面を参照にして説明する。図1は本実施形態の回路基板の製造方法を説明する工程図、図2ははんだ粒子を付着させる工程を説明する模式図である。
本実施形態の回路基板の製造方法は、回路基板上の端子の表面に粘着性付与化合物を塗布して粘着層を形成する工程と、粘着層上に、はんだ粒子を付着する工程と、はんだ粒子が付着された回路基板に有機酸塩基のハロゲン化水素酸塩を含む活性剤を塗布する工程と、はんだ粒子が付着された回路基板を、はんだの融点以下で加熱して、はんだ粒子を定着させる工程と、はんだ粒子が定着された回路基板にフラックスを塗布する工程と、フラックスが塗布された回路基板を加熱して、はんだを溶融する工程と、から概略構成されている。以下、各工程の望ましい形態について詳細に述べる。
本発明の対象となる回路基板1は、プラスチック基板、プラスチックフィルム基板、ガラス布基板、紙基質エポキシ樹脂基板、セラミックス基板等に金属板を積層した基板、あるいは金属基材にプラスチックあるいはセラミックス等を被覆した絶縁基板上に、金属等の導電性物質を用いて回路パターンを形成した片面回路基板、両面回路基板、多層回路基板あるいはフレキシブル回路基板等である。その他、IC基板、コンデンサ、抵抗、コイル、バリスタ、ベアチップ、ウェーハ等への適用も可能である。
図1(a)には、本実施形態において用いられる回路基板1の断面図を示す。
図1(a)に示す回路基板1の上面1a上には、たとえば銅、または銅合金からなる回路パターンが形成されており、図1(a)には回路パターンの端子部2が示されている。以下、端子部2の表面4に粘着層5を形成する工程について説明する。
まず、端子部2の周囲を予めレジスト(絶縁層)で囲むことにより、図1(b)に示す開口部6を形成する。具体的には回路基板1上の上面1aの全面にレジスト層3を形成し、露光、現像することで、レジスト層3に端子部2を露出させる開口部6を設ける。レジスト層3の開口部6の大きさは、後の工程で付着させる、はんだ粒子11の直径Dに合わせて適宜設定する。また、レジスト層3の開口部6の深さH(端子部2の表面4とレジスト層3の上面との段差)は付着させる、はんだ粒子11の直径Dに合わせて適宜設定する。この段差Hは、はんだ粒子11の直径Dの2分の1以上かつ直径Dより小さい範囲内にすることが望ましい。開口部6は円形が望ましいが、楕円であっても、四角であっても代用は可能である。
レジスト層3は、回路基板の製造に一般的に用いられる絶縁性のレジストを用いる。このレジスト層3は、後で説明する回路基板1上の端子部2の表面4に粘着層5を付与する工程において、粘着性が発現しない性質を有するものであればよい。
なお、端子部2を形成する導電性物質としては、銅または銅合金を用いるが、本発明ではこれに限定されず、後述する粘着性付与物質により端子部2の表面4に粘着性が得られる導電性の物質であればよい。これらの物質として、例えば、Ni、Sn、Ni−Au、フラッシュ金、Pd、Agはんだ合金等を含む物質が例示できる。
次に、図1(c)に示すように、端子部2の表面4に、粘着層5を形成する。粘着層5を形成するには、以下に示す粘着性付与化合物のうち、少なくとも1種または2種以上を、水または酸性水に溶解し、好ましくはpH3〜4程度の微酸性に調整した粘着性溶液を用いる。そして、粘着性溶液に回路基板1を浸漬するか、または回路基板1に粘着性溶液を塗布することで、図1(c)に示すように端子部2の表面4に粘着層5を形成する。
粘着性付与化合物としては、ナフトトリアゾール系誘導体、べンゾトリアゾール系誘導体、イミダゾール系誘導体、べンゾイミダゾール系誘導体、メルカプトべンゾチアゾール系誘導体及びべンゾチアゾールチオ脂肪酸等が挙げられる。これらの粘着性付与化合物は特に銅に対しての効果が強いが、他の導電性物質にも粘着性を付与することができる。
本発明において好適に用いられるべンゾトリアゾール系誘導体は、一般式(1)で表される。
Figure 0005238598
但し、式(1)中、R1〜R4は、独立に水素原子、炭素数が1〜16(好ましくは5〜16)のアルキル基、アルコキシ基、F、Br、Cl、I、シアノ基、アミノ基またはOH基である。
また、本発明において好適に用いられるナフトトリアゾール系誘導体は、一般式(2)で表される。
Figure 0005238598
但し、式(2)中、R5〜R10は、独立に水素原子、炭素数が1〜16(好ましくは5〜16)のアルキル基、アルコキシ基、F、Br、Cl、I、シアノ基、アミノ基またはOH基である。
更に、本発明において好適に用いられるイミダゾール系誘導体は、一般式(3)で表される。
Figure 0005238598
但し、式(3)において、R11、R12は、独立に水素原子、炭素数が1〜16(好ましくは5〜16)のアルキル基、アルコキシ基、F、Br、Cl、I、シアノ基、アミノ基またはOH基である。
更にまた、本発明において好適に用いられるべンゾイミダゾール系誘導体は、一般式(4)で表される。
Figure 0005238598
但し、式(4)において、R13〜R17は、独立に水素原子、炭素数が1〜16(好ましくは5〜16)のアルキル基、アルコキシ基、F、Br、Cl、I、シアノ基、アミノ基またはOH基である。
また、本発明において好適に用いられるメルカプトべンゾチアゾール系誘導体は、一般式(5)で表される。
Figure 0005238598
但し、式(5)中、R18〜R21は、独立に水素原子、炭素数が1〜16(好ましくは5〜16)のアルキル基、アルコキシ基、F、Br、Cl、I、シアノ基、アミノ基またはOH基である。
更に、本発明において好適に用いられるべンゾチアゾールチオ脂肪酸系誘導体は、一般式(6)で表される。
Figure 0005238598
但し、式(6)において、R22〜R26は、独立に水素原子、炭素数が1〜16(好ましくは1または2)のアルキル基、アルコキシ基、F、Br、Cl、I、シアノ基、アミノ基またはOH基である。
これらの化合物のうち、一般式(1)で示されるべンゾトリアゾール系誘導体において、R1〜R4は一般には炭素数が多いほうが粘着性が強い。
また、一般式(3)及び一般式(4)で示されるイミダゾール系誘導体及びべンゾイミダゾール系誘導体のR11〜R17においても、一般に炭素数の多いほうが粘着性が強い。
更に、一般式(6)で示されるべンゾチアゾールチオ脂肪酸系誘導体においては、R22〜R26は炭素数1または2が好ましい。
また、粘着性溶液のpHの調整に用いる物質としては、塩酸、硫酸、硝酸、リン酸等の無機酸をあげることができる。また有機酸としては、蟻酸、乳酸、酢酸、プロピオン酸、リンゴ酸、シュウ酸、マロン酸、コハク酸、酒石酸等が使用できる。
粘着性溶液における粘着性付与化合物の濃度は、特に限定されないが、溶解性、使用状況に応じて適宜調整して用いればよく、好ましくは全体として0.05質量%〜20質量%の範囲内の濃度がよい。これより低濃度にすることは十分な粘着性を付与できなくなるので好ましくない。
粘着性溶液を端子部2に付着させる際の処理温度については、室温よりは若干高めにすることが好ましい。これにより、粘着層5の形成速度、形成量が良くなる。処理温度は、粘着性付与化合物の濃度や端子部2を構成する金属の種類などにより変わるが、一般的には30℃〜60℃位の範囲が好適である。浸漬時間は5秒〜5分間位の範囲になるように他の条件を調整することが好ましい。
また、粘着性溶液中には、銅をイオンとして50〜1000ppmを共存させると、粘着層5の形成速度、形成量などの形成効率が高まるので好ましい。
本実施形態の粘着層5の形成方法は、回路基板1の端子部2のみならず、LSIそのものの接続用はんだバンプ部分、すなわち、BGAを有するLSIチップやCSP(チップ・サイズ・パッケージ)LSI等のバンプ形成手段としても有効に使用できる。なお、これらは本発明の回路基板1に当然含まれるものである。
次に、図1(d)に示すように、端子部2の上に粘着層5を介して、空気中、不活性ガス雰囲気中または液体中ではんだ粒子11を付着する。その方法について以下説明する。
粘着層5に、はんだ粒子11を付着させる方法としては、空気中または不活性雰囲気中で、はんだ粒子11を直接粘着層5に供給して接触させる方法や、分散液41中にはんだ粒子11を分散させてスラリー状態にし、そのスラリーを粘着層5に供給して付着させる方法等がある。
まず空気中、不活性ガス雰囲気中で、はんだ粒子11を粘着層5に付着させるには、空気または不活性ガスを満たした容器内にはんだ粒子11を入れ、更に容器内に粘着層5を形成した回路基板1を設置し、容器を傾動または振動させることで、粘着層5にはんだ粒子11を付着させる。
また、液体中ではんだ粒子11を付着させるには、例えば図3に示すように、水等の分散液41を容器40内に入れ、更にはんだ粒子11を水等の分散液41に添加する。次いで容器40内に回路基板1を設置し、図3に示すように容器40を傾動させる。これにより、分散液41中で回路基板1の粘着層5にはんだ粒子11が付着する。
液体中で、はんだ粒子11を付着させる場合は、はんだ粒子11が静電気により粘着性の無い部分に付着したり、はんだ粒子11が静電気により凝集することを防止でき、ファインピッチの回路基板や、微粉を用いる場合に好適である。これらのはんだ粒子11を付着させる方法は、はんだ粒子11の大きさ等によって適した方法を採用することができる。
はんだ粒子11は、はんだバンプ15の高さをそろえるため、1つの開口部6につき、1粒のはんだ粒子11を付着させることが望ましい。そのためには、開口部6の大きさに応じて、はんだ粒子11の粒径Dを適宜設定する。
はんだ粒子11の金属組成としては、例えば例えばSn−Pb系、Sn−Pb−Ag系、Sn−Pb−Bi系、Sn−Pb−Bi−Ag系、Sn−Pb−Cd系が挙げられる。また最近の産業廃棄物におけるPb排除の観点から、Pbを含まないSn−In系、Sn−Bi系、In−Ag系、In−Bi系、Sn−Zn系、Sn−Ag系、Sn−Cu系、Sn−Sb系、Sn−Au系、Sn−Bi−Ag−Cu系、Sn−Ge系、Sn−Bi−Cu系、Sn−Cu−Sb−Ag系、Sn−Ag−Zn系、Sn−Cu−Ag系、Sn−Bi−Sb系、Sn−Bi−Sb−Zn系、Sn−Bi−Cu−Zn系、Sn−Ag−Sb系、Sn−Ag−Sb−Zn系、Sn−Ag−Cu−Zn系、Sn−Zn−Bi系が好ましい。
上記の具体例としては、Snが63質量%、Pbが37質量%の共晶ハンダ(以下63Sn/37Pbと表す。)を中心として、62Sn/36Pb/2Ag、62.6Sn/37Pb/0.4Ag、60Sn/40Pb、50Sn/50Pb、30Sn/70Pb、25Sn/75Pb、10Sn/88Pb/2Ag、46Sn/8Bi/46Pb、57Sn/3Bi/40Pb、42Sn/42Pb/14Bi/2Ag、45Sn/40Pb/15Bi、50Sn/32Pb/18Cd、48Sn/52In、43Sn/57Bi、97In/3Ag、58Sn/42In、95In/5Bi、60Sn/40Bi、91Sn/9Zn、96.5Sn/3.5Ag、99.3Sn/0.7Cu、95Sn/5Sb、20Sn/80Au、90Sn/10Ag、90Sn/7.5Bi/2Ag/0.5Cu、97Sn/3Cu、99Sn/1Ge、92Sn/7.5Bi/0.5Cu、97Sn/2Cu/0.8Sb/0.2Ag、95.5Sn/3.5Ag/1Zn、95.5Sn/4Cu/0.5Ag、52Sn/45Bi/3Sb、51Sn/45Bi/3Sb/1Zn、85Sn/10Bi/5Sb、84Sn/10Bi/5Sb/1Zn、88.2Sn/10Bi/0.8Cu/1Zn、89Sn/4Ag/7Sb、88Sn/4Ag/7Sb/1Zn、98Sn/1Ag/1Sb、97Sn/1Ag/1Sb/1Zn、91.2Sn/2Ag/0.8Cu/6Zn、89Sn/8Zn/3Bi、86Sn/8Zn/6Bi、89.1Sn/2Ag/0.9Cu/8Znなどが挙げられる。また本発明に用いるはんだ粒子11としては、異なる組成のはんだ粒子を2種類以上混合したものを用いてもよい。
次に、図1(e)で示すように、はんだ粒子11を付着させた回路基板1に、有機酸塩基のハロゲン化水素酸塩を含む活性剤を塗布し乾燥させた後、加熱して定着を行う。
本実施形態では、定着工程の前に、はんだ粒子11の表面12の酸化膜を除去するため、活性剤による処理を行う。このとき回路基板1の端子部2に付着した粘着層5が活性剤によって劣化すると、はんだ粒子11が脱落しやすくなるため、活性剤溶液は塗布後、早急に固化させる必要がある。したがって、活性剤溶液中には、高沸点化合物を含まない方が望ましい。これは、後に述べるフラックスがハンダの溶融後のフラックス洗浄性を高めるために高沸点化合物を添加し、塗布後乾燥させずに用いられるのとは異なり、定着工程前の活性剤は塗布後に乾燥させて用いるためである。活性剤を塗布し乾燥させた後に定着を行うことで、粘着層5を劣化させずに、はんだ粒子11の表面12の酸化膜を除去することが可能となる。これにより、定着の際にはんだ粒子11と端子部2の接合が阻害されるおそれがなく、かつ、はんだの融点以下の温度で定着させることが可能となる。その方法について以下説明する。
はんだ粒子11を付着させた回路基板1への有機酸塩基のハロゲン化水素酸塩を含む活性剤の塗布は、活性剤の溶液を、噴霧装置により回路基板1表面に噴霧することによって行うことができる。活性剤を塗布された回路基板1は、空気中室温で乾燥させる。
前記活性剤に含まれる有機酸塩基のハロゲン化水素塩は、臭素化水素塩化合物が望ましい。これは、臭素がはんだ粒子11表面12の酸化膜除去能力に優れる為である。具体的には、エチルアミン・HBr、イソプロピルアミン・HBr、ジフェニルグアニジン・HBrなどを用いることができる。
これらの有機酸塩基のハロゲン化水素塩は有機溶剤に溶解されることにより、活性剤溶液として用いられる。前記有機溶剤としては、イソプロピルアルコール、エチルアルコールなどを用いることができる。また、活性剤溶液中の有機酸塩基のハロゲン化水素塩の濃度は0.5wt%以上で、飽和濃度以下が望ましく、0.1〜4.0%の範囲がより望ましい。なぜならば、活性剤の濃度が高いと粘着層5を劣化させ、濃度が低いと、はんだ粒子11表面12の酸化膜の除去が不十分となるためである。
次に、活性剤が塗布された回路基板1を加熱し、はんだ粒子11の表面12の酸化膜と活性剤の成分を反応させ、はんだ粒子11の表面12の酸化膜を除去する。
また、回路基板1の加熱により、端子部2と、はんだ粒子11の間で、端子部2の構成材料がはんだ粒子11側に拡散させる反応を進行させて、はんだ粒子11の形状を保ったまま、はんだ粒子11を定着させる。定着の温度は、はんだの融点をMとしたとき、(M−50)℃〜(M−0)℃の範囲が好ましく、(M−30)℃〜(M−5)℃の範囲がさらに好ましい。定着した後、回路基板1は室温まで冷却させる。
なお、前記定着工程は一般的なはんだのリフロー工程に用いられる装置と同じ装置を用いて行うことができる。また、定着工程における雰囲気ガスは、空気または不活性ガスを用いることができる。
続いて図1(f)で示すようにリフロー工程を行い、はんだバンプ15を形成する。その方法について以下説明する。
はんだ粒子11の定着を行った回路基板1にフラックスを塗布する。フラックスは、はんだ粒子11の表面12及び端子部2の表面4の酸化膜を除去し溶融性を高めることを目的で用いる。このときのフラックスには、活性剤よりも活性の高いフラックスを用いてもよい。はんだ粒子11はすでに端子部2に定着しているため、この段階で、粘着層5を積極的に残す必要はなく、むしろはんだ粒子11のリフロー時には、過剰な粘着層5がかえってリフローの妨げとなる。したがってフラックスとしては、たとえば以下に示すフラックスを用いるのがよい。
フラックスとは、フラックス成分に水または水溶性有機溶媒を添加したものである。フラックス成分とは、アミンとアミノ酸の無機酸塩(例えば、ジメチルアミンまたはグルタミン酸の塩酸塩、ピリジンの臭化水素酸塩)、アミンとアミノ酸の有機酸塩(例えば、グルタミン酸のシュウ酸塩、ジメチルアミンのコハク酸塩)、有機酸(例えば、グリコール酸、乳酸、リンゴ酸、ギ酸、酢酸、シュウ酸、マロン酸、コハク酸)、無機酸(例えば、フッ化水素酸、塩化水素酸、臭化水素酸、よう化水素酸、ホウフッ化水素酸、リン酸、塩化亜鉛、塩化アンモン、塩化ナトリウム、塩化第1スズ、フッ化塩化第1スズ、フッ化ナトリウム)等である。この中で特に、アミンとアミノ酸の無機酸塩やアミンとアミノ酸の有機酸塩を用いるのが好ましい。また水溶性有機溶剤としては、炭素数1〜3のアルコール類、または高沸点アルコールエーテル類に、グリセリン、ポリエチレン、ポリプロピレン、フェニルエーテルを添加したものを用いることができる。
フラックスとしては、フラックス成分10質量部に、水または水溶性有機溶媒を、好ましくは30質量部〜100質量部の範囲内、より好ましくは、50質量部〜90質量部の範囲内で含むのが好ましい。水溶性有機溶媒の添加量が100質量部より高くなると、リフロー時のフラックスの効果が低くなり、添加量が30質量部より少なくなると、リフロー後のフラックスの残存量が多くなる。
フラックスにおいては、はんだ粒子11の定着部に塗布漏れのないようにフラックスの塗布の均一性の確保、並びにリフロー後のフラックス残渣の除去率を高めるために界面活性剤を配合する。界面活性剤としては市販のものが使用できるが、特にノニオン系の界面活性剤を用いるのが好ましく、例えば、ポリオキシエチレンアルキルエーテル、ポリオキシエチレン2級アルコールエーテル、ポリオキシエチレンアルキルフェニルエーテル、ポリオキシエチレンステロールエーテル、ポリオキシエチレンラノリン誘導体、ポリオキシエチレンポリオキシプロピレンブロックコポリマー、ポリオキシエチレンポリオキシプロピレンアルキルエーテルを用いるのが好ましい。
フラックスへの界面活性剤の添加量は、界面活性剤10質量部あたりで、好ましくは5質量部〜20質量部の範囲内、より好ましくは、8質量部〜15質量部の範囲内である。界面活性剤の添加量が20質量部より高くなると、フラックスの効果が低くなり、添加量が5質量部より少なくなると、界面活性剤の添加効果が不十分となる。
前記の界面活性剤配合フラックスに、洗浄性を高めるためにさらにグリコールを添加するのが好ましい。グリコールとは、エチレングリコール、プロピレングリコール、ポリエチレングリコール、ポリプロピレングリコールなどであり、本発明では特にエチレングリコール、ポリエチレングリコールを用いるのが好ましい。
フラックス組成物へのグリコールの添加量は、フラックス100質量部に、10質量部〜40質量部の範囲内、好ましくは、15質量部〜35質量部の範囲内である。グリコールの添加量が40質量部より高くなると、フラックスの性能が低くなり、添加量が10質量部より少なくなると、グリコールの添加効果が不十分となり、はんだ粒子11の溶融性とフラックスの洗浄性が悪くなる。
次いで、リフロー工程を行い、はんだ粒子11を溶融させる。加熱温度は、用いるはんだの種類によって異なるが、Sn−Ag系の場合、220℃〜250℃、好ましくは230〜240℃で行う。リフロー時間は、融点以上30秒〜60秒が望ましい。このリフロー工程は、温度を安定させる目的でプレヒートとリフローの2段工程で行っても良い。この場合、プレヒートは温度130〜180℃、時間は60秒〜120秒程度が望ましい。
リフロー工程を行った後は、水洗によりフラックスを洗浄除去する。
以上説明したように、本実施形態の回路基板1の製造方法によれば、はんだ粒子11の表面12が酸化していた場合でも、粘着層5にはんだ粒子11が付着した状態で定着補助剤として活性剤を塗布することにより、はんだ粒子11の表面12の酸化膜を除去することができる。これにより、定着工程で確実にはんだ粒子11と端子部2の表面4とを反応させて、はんだ粒子11を定着することができる。また、はんだ粒子11の表面12の酸化膜を除去しかつ定着を行うことで、その後のリフロー後のはんだ粒子11の脱落の問題を解決できる。これにより製品歩留まりを低下させることなく、回路基板1を安定的に製造することが可能となる。また、定着工程前に活性剤を塗布することにより、従来は20〜30分程度必要であった定着時間を3〜5分程度で可能とすることができる。
また、定着工程の前に活性剤を回路基板1に塗布することにより、定着をはんだの融点以下の温度で行うことができる。これにより、不良の原因となる針状結晶を、はんだ粒子11から発生させることなく回路基板1と搭載部品とが接合可能となり、集積度が高くかつ信頼性の高い電子機器を提供することができる。
また、有機酸塩基のハロゲン化水素酸塩を溶剤に溶解させた活性剤を用いることで、粘着層5を溶かさずに、はんだ粒子11の表面12の酸化膜だけ取るので、定着が可能になる。これにより、大きいはんだ粒子11でも確実に定着することができる。
以下、実施例により本発明を説明するが、本発明はこれに限定されるものではない。
(実施例1)
直径80μmの複数の端子部2が、180μmのピッチでマトリックス上に配列された回路基板1を用意した。端子部2を構成する導電性回路には銅を用いた。次に回路基板1の上に、通常のフォトリソフラフィーを用いて、直径80μmの円形の開口部6をもつ厚さが25μmのレジスト層3を形成し、開口部6から端子部2を露出させた。続いて、粘着性付与化合物を含む粘着性溶液として、一般式(3)のR12のアルキル基がC1123、R11が水素原子であるイミダゾール系化合物の2質量%水溶液を、酢酸によりpHを約4に調整した。この粘着性溶液を40℃に加温し、これに塩酸水溶液により前処理した回路基板1を3分間浸漬し、端子部2の表面4に粘着層5を形成させた。
次いで、内寸法が200mm×120mm×150mmの大きさで、回路基板1を水平方向に投入する投入口を有する容器40を備えた粒子付着装置を用意した。更に、容器40には、水1600mlと、組成が96.5Sn/3.5Agで粒径70μmのはんだ粒子11を約400g入れた。続いて、粒子付着装置を傾けて、はんだ粒子11が回路基板1に触れないようにして、粒子付着装置内に粘着層5を形成済みの回路基板1を投入した。回路基板1を粒子付着装置に入れた後、30〜60秒間、容器を左右に30°傾動させてはんだ粒子11を回路基板1に付着させた。傾動の周期は10秒/回とした。これにより、1ヶ所の端子部2につき、はんだ粒子11を1個ずつ付着させた。
その後、粒子付着装置から回路基板1を取り出し、純水で軽く洗浄した後、回路基板1を乾燥させた。
次いで、有機ハロゲン化合物としてエチルアミン・HBrを、有機溶剤としてのエチルアルコールに溶解させて、1%エタノール溶液とした活性剤を作製した。次に、噴霧装置を用いて、はんだ粒子11が付着されている回路基板1の面全面に活性剤を噴霧して塗布を行った。その後、活性剤が塗布された回路基板1を空気中で乾燥させた。
空気中で乾燥させた回路基板1を、213℃に加熱したオーブンに入れ、空気中で3分加熱定着した。この時の加熱定着温度は、96.5Sn/3.5Agの融点221℃より、約8℃低い温度であった。この加熱定着を行った後、いったん室温まで冷却して取り出した。
次いで、組成がジメチルアミン・HBr 10質量部、イソプロピルアミン 80質量部、ポリオキシエチレンアルキルエーテル 14質量部、ポリオキシエチレングリコール 32質量部であるフラックスを回路基板1に噴霧することにより塗布を行った。
フラックスを塗布した回路基板1を、窒素雰囲気のリフロー炉に投入して240℃で1分加熱し、はんだ粒子11を融解させて、はんだバンプ15の形成を行った。はんだバンプ15の形成後、回路基板1を取り出して、はんだバンプ15の形成の確認を行ったが、10万個のはんだバンプ15中、脱落は見られなかった。
(実施例2)
実施例1で用いたのと同じ方法で、はんだ粒子11の付着、乾燥まで行い、活性剤として、イソプロピルアミン・HBrを有機溶剤であるイソプロピルアルコールに溶解させて、1%イソプロピルアルコール溶液とした活性剤を作製した以外は実施例1と同様にして、実施例2の回路基板1を製造した。
はんだバンプ15を形成させた後、回路基板1を取り出して、はんだバンプ15の形成の確認を行ったが、10万個のはんだバンプ15中、脱落は見られなかった。
(実施例3)
実施例1で用いたのと同じ方法で、はんだ粒子11の付着、乾燥まで行い、活性剤として、ジフェニルグアジン・HBrを有機溶剤であるエチルアルコールに溶解させて、1%エチルアルコール溶液とした活性剤を作製した以外は実施例1と同様にして、実施例3の回路基板1を製造した。
はんだバンプ15を形成させた後、回路基板1を取り出して、はんだバンプ15の形成の確認を行ったが、10万個のはんだバンプ15中、脱落は見られなかった。
(比較例1)
実施例1と同様にして、粒子付着装置を用いて端子部2にはんだ粒子11を付着し、その後、回路基板1を乾燥させた。
次いで、活性剤の塗布は行わずに定着工程を行った。すなわち、乾燥済みの回路基板1を213℃に加熱したオーブンに入れ、空気中で15分加熱定着した。この時の加熱定着温度は、96.5Sn/3.5Agの融点221℃より、約8℃低い温度であった。この加熱定着を行った後、いったん室温まで冷却して取り出した。
次いで、フラックスを回路基板1に噴霧することにより塗布を行った。
フラックスを塗布した回路基板1を、窒素雰囲気のリフロー炉により240℃で1分加熱し、はんだ粒子11を融解させて、はんだバンプ15の形成を行った。はんだバンプ15を形成させた後、回路基板1を取り出して、はんだバンプ15の形成の確認を行ったが、100枚の回路基板中の合計10万個のはんだバンプ15の内、約200個のはんだ粒子11が脱落しており、回路基板1として約20%が不合格となった。
(比較例2)
実施例1で用いたのと同じ方法で、はんだ粒子11の付着、乾燥まで行い、オーブンでの加熱定着温度が230℃であったこと以外は比較例1と同様にして、比較例2の回路基板1を製造した。
はんだバンプ15を形成させた後、回路基板1を取り出して、はんだバンプ15の形成の確認を行ったが、約50%のはんだバンプ15に針状の結晶がみられた。
回路基板上の導電性回路電極表面に粘着性を付与し、該粘着部にはんだ粒子を付着させて、該はんだを溶融してはんだ回路、特にはんだバンプを有するはんだ回路基板の製造方法において、はんだを融解してはんだバンプを形成する工程で、はんだ粒子が脱落するといった問題点を解決した。これによりはんだバンプの欠損がないはんだ回路基板を歩留まり良く製造する方法を提供することが可能となった。また、集積度が高く、かつ信頼性の高い電子機器の提供も可能とする。
1…回路基板、1a…回路基板の上面、2…端子部、3…レジスト層、4…端子部の表面、5…粘着層、6…開口部、11…はんだ粒子、12…はんだ粒子の表面、15…はんだバンプ、40…容器、41…分散液

Claims (5)

  1. 回路基板上の端子の表面に粘着性付与化合物を塗布して粘着層を形成する工程と、
    前記粘着層上に、はんだ粒子を付着する工程と、
    前記はんだ粒子に有機酸塩基のハロゲン化水素酸塩を含む活性剤を塗布してから、前記はんだ粒子が付着された回路基板を、はんだの融点以下で加熱して、はんだ粒子を定着させる工程と、
    前記はんだ粒子が定着された回路基板にフラックスを塗布する工程と、
    前記回路基板を加熱して、前記はんだ粒子を溶融する工程と、を具備してなることを特徴とする回路基板の製造方法。
  2. 前記活性剤が有機酸塩基の臭化水素酸塩であることを特徴とする、請求項1に記載の回路基板の製造方法。
  3. 前記活性剤が有機酸塩基のハロゲン化水素酸塩を溶剤に溶解させた液体であることを特徴とする、請求項1または2に記載の回路基板の製造方法。
  4. 有機酸塩基のハロゲン化水素酸塩を溶解させる前記溶剤が、イソプロピルアルコール、エチルアルコールを含む有機溶剤であることを特徴とする、請求項3に記載の回路基板の製造方法。
  5. 前記粘着性付与化合物が、ナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体、ベンゾチアゾールチオ脂肪酸からなる群から選ばれた何れか1種以上の物質を含むことを特徴とする請求項1乃至4のいずれか一項に記載の回路基板の製造方法。
JP2009111591A 2009-04-30 2009-04-30 回路基板の製造方法 Expired - Fee Related JP5238598B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009111591A JP5238598B2 (ja) 2009-04-30 2009-04-30 回路基板の製造方法
US13/266,379 US8661659B2 (en) 2009-04-30 2010-04-12 Method of producing circuit board
PCT/JP2010/002648 WO2010125753A1 (ja) 2009-04-30 2010-04-12 回路基板の製造方法
KR1020117024754A KR101193264B1 (ko) 2009-04-30 2010-04-12 회로 기판의 제조 방법
TW099112322A TWI440413B (zh) 2009-04-30 2010-04-20 電路基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009111591A JP5238598B2 (ja) 2009-04-30 2009-04-30 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010263023A JP2010263023A (ja) 2010-11-18
JP5238598B2 true JP5238598B2 (ja) 2013-07-17

Family

ID=43031913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009111591A Expired - Fee Related JP5238598B2 (ja) 2009-04-30 2009-04-30 回路基板の製造方法

Country Status (5)

Country Link
US (1) US8661659B2 (ja)
JP (1) JP5238598B2 (ja)
KR (1) KR101193264B1 (ja)
TW (1) TWI440413B (ja)
WO (1) WO2010125753A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
US20140165389A1 (en) * 2012-12-14 2014-06-19 Byung Tai Do Integrated circuit packaging system with routable grid array lead frame
TWI511216B (zh) * 2013-08-28 2015-12-01 Nat Inst Chung Shan Science & Technology 金屬凸塊成形製作方法
TWI590726B (zh) * 2013-12-09 2017-07-01 群成科技股份有限公司 電子封裝件、封裝載板及此封裝載板的製造方法
TWI672711B (zh) 2019-01-10 2019-09-21 健策精密工業股份有限公司 絕緣金屬基板及其製造方法
WO2021131897A1 (ja) * 2019-12-27 2021-07-01 昭和電工マテリアルズ株式会社 はんだバンプ形成用部材、はんだバンプ形成用部材の製造方法、及びはんだバンプ付き電極基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2592757B2 (ja) 1992-10-30 1997-03-19 昭和電工株式会社 はんだ回路基板及びその形成方法
JP3362079B2 (ja) * 1993-05-12 2003-01-07 昭和電工株式会社 はんだ粉末定着方法
US5417771A (en) * 1994-02-16 1995-05-23 Takeda Chemical Industries, Ltd. Soldering flux
US6095400A (en) * 1997-12-04 2000-08-01 Ford Global Technologies, Inc. Reinforced solder preform
JP4409990B2 (ja) * 2003-02-28 2010-02-03 昭和電工株式会社 ハンダ回路基板の製造方法。
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
JP4249164B2 (ja) 2005-08-11 2009-04-02 ハリマ化成株式会社 はんだペースト組成物
JP4819611B2 (ja) * 2006-08-03 2011-11-24 昭和電工株式会社 ハンダ回路基板の製造方法
JP2008041867A (ja) * 2006-08-04 2008-02-21 Showa Denko Kk ハンダ回路基板の製造方法
JP5456545B2 (ja) * 2009-04-28 2014-04-02 昭和電工株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
US20120042511A1 (en) 2012-02-23
TW201108898A (en) 2011-03-01
WO2010125753A1 (ja) 2010-11-04
TWI440413B (zh) 2014-06-01
KR20110138392A (ko) 2011-12-27
US8661659B2 (en) 2014-03-04
JP2010263023A (ja) 2010-11-18
KR101193264B1 (ko) 2012-10-19

Similar Documents

Publication Publication Date Title
JP5238598B2 (ja) 回路基板の製造方法
JP5456545B2 (ja) 回路基板の製造方法
JP4576270B2 (ja) ハンダ回路基板の製造方法
JP4576286B2 (ja) 電子回路基板の製造方法および電子部品の実装方法
WO2014168175A1 (ja) はんだ回路基板の製造方法、はんだ回路基板及び電子部品の実装方法
JP5001113B2 (ja) プリント配線基板上にハンダ層を形成する方法及びスラリーの吐出装置
KR20090039740A (ko) 땜납 회로 기판의 제조 방법
JP4920401B2 (ja) 導電性回路基板の製造方法
TWI505382B (zh) 焊球之製造方法
TWI311453B (ja)
WO2011090031A1 (ja) はんだ粉末付着装置および電子回路基板に対するはんだ粉末の付着方法
JP4819611B2 (ja) ハンダ回路基板の製造方法
JP2008041867A (ja) ハンダ回路基板の製造方法
JP4819422B2 (ja) 電子回路基板へのハンダ粉末の付着方法およびハンダ付電子配線基板
WO2017199720A1 (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Ref document number: 5238598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees