JP5235359B2 - Operational amplifier - Google Patents
Operational amplifier Download PDFInfo
- Publication number
- JP5235359B2 JP5235359B2 JP2007222644A JP2007222644A JP5235359B2 JP 5235359 B2 JP5235359 B2 JP 5235359B2 JP 2007222644 A JP2007222644 A JP 2007222644A JP 2007222644 A JP2007222644 A JP 2007222644A JP 5235359 B2 JP5235359 B2 JP 5235359B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- capacitor
- operational amplifier
- phase correction
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、電子顕微鏡偏向器などに用いるオペアンプに関するものであり、特にスルーレートの高速化を図るオペアンプに関するものである。 The present invention relates to an operational amplifier used for an electron microscope deflector and the like, and more particularly, to an operational amplifier for increasing the slew rate.
従来においてもスルーレートの高速化を図るオペアンプは存在する（例えば、特許文献１参照）。
しかし、前記従来例は高スルーレート化を図ることができるが、Ｓ／Ｎ比が悪化する。これを改善すべく、図４の概略回路図並びに図５の詳細回路図に示すようなオペアンプが発明された。このオペアンプに反転端子１、非反転端子２、正電源端子３、負電源端子４及び出力端子５を備え、オペアンプ内に差動増幅部１１、電圧増幅部１２及び電流増幅部１３を備えてある。出力端子５と反転端子１との間にフィードバック回路Ｒ１を備え、さらに、オペアンプに第一及び第二の位相補正端子６，７を設け、これらの間にコンデンサＣｃと抵抗Ｒｃとの直列回路を接続する構成を有する。
However, although the conventional example can achieve a high slew rate, the S / N ratio deteriorates. In order to improve this, an operational amplifier as shown in the schematic circuit diagram of FIG. 4 and the detailed circuit diagram of FIG. 5 has been invented. The operational amplifier includes an inverting terminal 1, a
しかし、上記手段においては、Ｓ／Ｎ比を改善することができるが、その代償として、図６の電流の流れを説明する図に示すように、第一の位相補正端子６の電位が＋ＶＳ〜−ＶＳまで変動するために、第二の位相補正端子７の電位もコンデンサＣｃと抵抗Ｒｃと、第一の位相補正端子６の電位の変動に影響を受け、前記特許文献１記載のオペアンプと比較してスルーレートが遅くなるという課題が生じた。一方、スルーレートの高速化を図るためにコンデンサＣｃと抵抗Ｒｃの値を変えると、以前のＳ／Ｎ比より悪化する。即ち、Ｓ／Ｎ比を改善し、スルーレートの高速化を図ることは困難である。
However, in the above means, the S / N ratio can be improved, but as a compensation, the potential of the first
本発明は、上記問題に鑑みてなされたものであり、Ｓ／Ｎ比を改善させることができるとともに、スイッチ素子がオンしている間、スルーレートの高速化を可能としたオペアンプを提供する。 The present invention has been made in view of the above problems, and provides an operational amplifier capable of improving the S / N ratio and increasing the slew rate while the switch element is on.
上記課題を解決するために、本発明に係るオペアンプは、反転端子、非反転端子、正電源端子、負電源端子及び出力端子を備え、前記出力端子と前記反転端子との間にフィードバック回路を備えたオペアンプであって、第一の位相補正端子と第二の位相補正端子とを設け、この第一の位相補正端子と第二の位相補正端子との間にコンデンサと抵抗との直列回路を接続し、この直列回路を構成するコンデンサと抵抗との接続点に前記コンデンサより容量が大きい第二のコンデンサの一端を接続し、このコンデンサの他端に入力信号の立ち上がりと同期する信号によりスイッチ制御されるスイッチ素子の一端を接続し、このスイッチ素子の他端に正電源を接続してあることを特徴とする。
また、前記スイッチをＣ−ＭＯＳロジック回路で構成してあることを特徴とする。
In order to solve the above problems, an operational amplifier according to the present invention includes an inverting terminal, a non-inverting terminal, a positive power supply terminal, a negative power supply terminal, and an output terminal, and includes a feedback circuit between the output terminal and the inverting terminal. The operational amplifier is provided with a first phase correction terminal and a second phase correction terminal, and a series circuit of a capacitor and a resistor is connected between the first phase correction terminal and the second phase correction terminal. Then, one end of a second capacitor having a larger capacity than the capacitor is connected to a connection point between the capacitor and the resistor constituting the series circuit, and the other end of the capacitor is switch-controlled by a signal synchronized with the rising edge of the input signal. One end of the switch element is connected, and a positive power source is connected to the other end of the switch element.
Further, the switch is constituted by a C-MOS logic circuit.
本発明によれば、上記構成により、二つの位相補正端子を設け、これらの間にコンデンサと抵抗との直列回路を接続してある場合と同様にＳ／Ｎ比を改善させることができるとともに、スイッチ素子がオンしている間、スルーレートを高速化させることができる。また、前記スイッチをＣ−ＭＯＳロジック回路で構成した場合、上記効果が顕著となる。 According to the present invention, with the above configuration, the S / N ratio can be improved as in the case where two phase correction terminals are provided and a series circuit of a capacitor and a resistor is connected between them. While the switch element is on, the slew rate can be increased. Further, when the switch is composed of a C-MOS logic circuit, the above effect becomes remarkable.
発明を実施するための最良の形態に係るオペアンプの概略回路図を図１に、詳細回路図を図２にそれぞれ示す。本実施形態に示すように、オペアンプは反転端子１、非反転端子２、正電源端子３、負電源端子４及び出力端子５の５つの端子を備えてある。反転端子１は第一の入力部ＩＮ１に抵抗Ｒ１を介して接続してあるのに対して、非反転端子２は第二の入力部ＩＮ２に直接接続してある。また、正電源端子３は正の電流源＋ＶＳに接続してあるのに対し、負電源端子４は負の電流源−ＶＳに接続してある。出力端子５と反転端子１との間には抵抗Ｒ２を備えたフィードバック回路を接続してある。
A schematic circuit diagram of an operational amplifier according to the best mode for carrying out the invention is shown in FIG. 1, and a detailed circuit diagram is shown in FIG. As shown in this embodiment, the operational amplifier includes five terminals: an inverting terminal 1, a non-inverting
このオペアンプは、差動入力部１１、電圧増幅部１２及び電流増幅部１３を備えてある。差動入力部１１は反転端子１及び非反転端子２の電圧を入力して差分する部分である。この差動入力部１１は、２つのトランジスタＱ１１，Ｑ１２を備え、これら２つのトランジスタＱ１１，Ｑ１２のベース端子を突き合わせてあり、２つのトランジスタＱ１１，Ｑ１２のエミッタ端子はそれぞれ抵抗Ｒ１１，Ｒ１２を介して正電源端子３に接続してある。なお、正電源端子３は正電源＋ＶＳと接続してある。
The operational amplifier includes a
２つのトランジスタＱ１１，Ｑ１２のコレクタ端子はそれぞれスイッチ素子Ｑ１３，Ｑ１４の入力端子に接続してある。また、一方のスイッチ素子Ｑ１３の入力端子は前記２つのトランジスタＱ１１，Ｑ１２のベース端子に接続してある。２つのスイッチ素子Ｑ１３，Ｑ１４の出力端子はそれぞれ抵抗Ｒ１３，Ｒ１４を介して電流源に接続し、この電流源は負電源端子４に接続してある。なお、負電源端子４は負電源−ＶＳと接続してある。一方のスイッチ素子Ｑ１３の制御端子は抵抗Ｒ１５を介して反転端子１に接続し、他方のスイッチ素子Ｑ１４の制御端子は抵抗Ｒ１６を介して非反転端子２に接続してある。
The collector terminals of the two transistors Q11 and Q12 are connected to the input terminals of the switch elements Q13 and Q14, respectively. The input terminal of one switch element Q13 is connected to the base terminals of the two transistors Q11 and Q12. The output terminals of the two switch elements Q13 and Q14 are connected to a current source via resistors R13 and R14, respectively, and this current source is connected to the negative
電圧増幅部１２は差動入力部１１で出力された差動電圧を増幅する部分である。この電圧増幅部１２はＰチャンネルＭＯＳＦＥＴＱ２を備え、このＭＯＳＦＥＴＱ２のゲート端子は差動入力部１１に備えたトランジスタＱ１２のコレクタ端子及びスイッチ素子Ｑ１４の入力端子に接続してある。ＭＯＳＦＥＴＱ２のソース端子は抵抗Ｒ１３とコンデンサＣ１との並列回路に接続してある。この並列回路は正電源端子３に接続してある。さらに、ＭＯＳＦＥＴＱ２のドレイン端子は別のＰチャンネルＭＯＳＦＥＴＱ３のソース端子に接続してある。
The
ＭＯＳＦＥＴＱ３のドレイン端子は別のＮチャンネルＭＯＳＦＥＴＱ４のドレイン端子に接続してある。このＭＯＳＦＥＴＱ４のゲート端子は前記ＭＯＳＦＥＴＱ３のゲート端子に接続してある。また、ＭＯＳＦＥＴＱ４のソース端子は電流源を介して負電源端子４に接続してある。
The drain terminal of the MOSFET Q3 is connected to the drain terminal of another N-channel MOSFET Q4. The gate terminal of the MOSFET Q4 is connected to the gate terminal of the MOSFET Q3. The source terminal of the MOSFET Q4 is connected to the negative
電流増幅部１３は入力電流を増幅する部分である。この電流増幅部１３はＮチャンネルＭＯＳＦＥＴＱ５とＰチャンネルＭＯＳＦＥＴＱ６を備え、ＮチャンネルＭＯＳＦＥＴＱ５のドレイン端子とＰチャンネルＭＯＳＦＥＴＱ６のソース端子とを接続してある。ＮチャンネルＭＯＳＦＥＴＱ５のソース端子は正電源端子３に接続し、ＰチャンネルＭＯＳＦＥＴＱ６のドレイン端子は負電源端子に接続してある。ＮチャンネルＭＯＳＦＥＴＱ５のゲート端子は抵抗Ｒ４を介して電圧増幅部１２に備えたＭＯＳＦＥＴＱ２のドレイン端子並びにＭＯＳＦＥＴＱ３のソース端子に接続してある。一方、ＰチャンネルＭＯＳＦＥＴＱ６のゲート端子は抵抗Ｒ５を介して電流増幅部１２のＭＯＳＦＥＴＱ４のドレイン端子に接続してある。
The
抵抗Ｒ４と抵抗Ｒ５との間には二つのトランジスタＱ７，Ｑ８を備え、一方のトランジスタＱ７のエミッタ端子と他方のトランジスタＱ８のエミッタ端子と接続してある。これらトランジスタＱ７，Ｑ８のベース端子は抵抗Ｒ６を介して２つのＭＯＳＦＥＴＱ５，Ｑ６の接続点と接続し、これらトランジスタＱ７，Ｑ８の接続点と出力端子５とを接続してある。
Two transistors Q7 and Q8 are provided between the resistor R4 and the resistor R5, and are connected to the emitter terminal of one transistor Q7 and the emitter terminal of the other transistor Q8. The base terminals of these transistors Q7 and Q8 are connected to the connection point of the two MOSFETs Q5 and Q6 via the resistor R6, and the connection point of these transistors Q7 and Q8 and the
本実施例にかかるオペアンプは第一の位相補正端子６と第二の位相補正端子７とを設けてある。この第一の位相補正端子６と第二の位相補正端子７との間にコンデンサＣｃと抵抗Ｒｃとの直列回路を接続し、この直列回路を構成するコンデンサＣｃと抵抗Ｒｃとの接続点に前記コンデンサＣｃより容量が大きい第二のコンデンサＣＬの一端を接続してある。なお、第二のコンデンサＣＬの容量は第一のコンデンサＣｃより約１００００倍の容量が最適である。このコンデンサＣＬの他端にスイッチＱ１の一端を接続し、このスイッチＱ１の他端に正電源＋ＶＳを接続してある。
The operational amplifier according to this embodiment is provided with a first
スイッチＱ１の一端はコンデンサＣＬに接続し、同じく他端は正電源＋ＶＳに接続してある。また、このスイッチＱ１は入力信号の立ち上がりと同期する信号を入力し、この信号によりスイッチ制御する。本発明ではスイッチＱ１については限定しないが、Ｃ−ＭＯＳロジック回路で構成すると、Ｓ／Ｎ比を改善させることができるとともに、スイッチ素子がオンしている間、スルーレートを高速化させることができることが顕著である。 One end of the switch Q1 is connected to the capacitor CL, and the other end is connected to the positive power source + VS. The switch Q1 inputs a signal synchronized with the rising edge of the input signal, and the switch is controlled by this signal. In the present invention, the switch Q1 is not limited, but if it is configured with a C-MOS logic circuit, the S / N ratio can be improved and the slew rate can be increased while the switch element is on. Is remarkable.
本実施形態に係るオペアンプは以上のように構成してあり、以下のように作用する。なお、図３にこの実施例における要部の電流の流れを示すオペアンプの説明回路図を示してある。また、本実施形態に係るオペアンプは電子顕微鏡偏向器に用いるものであり、それに基づいて説明する。 The operational amplifier according to the present embodiment is configured as described above and operates as follows. FIG. 3 is an explanatory circuit diagram of an operational amplifier showing the current flow of the main part in this embodiment. The operational amplifier according to the present embodiment is used for an electron microscope deflector and will be described based on it.
先ず、電子顕微鏡偏向器を用いて対象物をスキャンしている最中の動作について説明する。この場合は、ノイズが発生すると問題であるが、フライバックについては無視できるため、スイッチＱ１はオフの状態である。即ち、図６に示す従来のフライバック時の電流の流れと同様である。具体的には、この場合、ＭＯＳＦＥＴＱ２がオンして、第二の位相補正端子７から抵抗Ｒｃ及びコンデンサＣｃを介して電位が発生し、第一の位相補正端子６の電位は＋ＶＳから−ＶＳまで変動する。即ち、抵抗Ｒｃ及びコンデンサＣｃのみの位相補正となるため、この場合のノイズは従来の同レベルとなる。
First, an operation during scanning of an object using an electron microscope deflector will be described. In this case, there is a problem if noise is generated, but since the flyback can be ignored, the switch Q1 is in an OFF state. That is, it is the same as the current flow during the conventional flyback shown in FIG. Specifically, in this case, the MOSFET Q2 is turned on, and a potential is generated from the second
続いて、対象物のスキャンを解除してブランキング時間を設けた際の動作について説明する。この場合は、スルーレート（フライバック時間）の高速化が要求される。一方、ノイズについては問題視されない。先ず、スイッチＱ１をオンすることにより、スキャンを解除する。スイッチＱ１がオンすることにより、これに接続するコンデンサＣＬが充電される。本実施形態において、このコンデンサＣＬはスキャン中に作用するコンデンサＣｃに比べて１００００倍の容量を有するため、スイッチＱ１がオンと、スイッチＱ１に電流が流れるが、コンデンサＣＬの充電作用により、コンデンサＣＬからコンデンサＣｃに電流が流れなくなる。その結果、第一の位相補正端子６の電位に影響を及ぼす。具体的には、このコンデンサＣＬはスキャン中に作用するコンデンサＣｃに比べて１００００倍の容量を有するため、電圧はこれに反比例して、１００００分の１となる。以上より、第一の位相補正端子６の電圧が急激に減少する。一方、第二の位相補正端子７の電位は抵抗Ｒｃ及びコンデンサＣｃにより影響を受けるが、第一の位相補正端子６の電圧が急激に減少することにより、第二の位相補正端子７の電位の急減を抑制される。このような作用、特に、第一の位相補正端子６の電圧を急減させることにより、スルーレート（フライバック時間）を高速化することができる。
Next, an operation when the scanning of the object is canceled and a blanking time is provided will be described. In this case, a high slew rate (flyback time) is required. On the other hand, noise is not regarded as a problem. First, the scan is canceled by turning on the switch Q1. When the switch Q1 is turned on, the capacitor CL connected to the switch Q1 is charged. In the present embodiment, the capacitor CL has a capacity 10,000 times that of the capacitor Cc that operates during scanning, and therefore, when the switch Q1 is turned on, a current flows through the switch Q1, but the capacitor CL is charged by the charging operation of the capacitor CL. No current flows from the capacitor to the capacitor Cc. As a result, to affect the potential of the first
以上より、本実施形態によれば、電子顕微鏡偏向器を用いて対象物をスキャンしている最中は、スイッチＱ１をオフさせることにより、図４乃至図６に示す従来のオペアンプと同様にＳ／Ｎ比を改善させることができる。また、対象物のスキャンを解除してブランキング時間を設けた際には、スイッチ素子がオンすることにより、第一の位相補正端子６の電圧が急減し、スルーレートを高速化させることができる。
As described above, according to the present embodiment, during the scanning of the object using the electron microscope deflector, the switch Q1 is turned off, so that the S as in the conventional operational amplifier shown in FIGS. / N ratio can be improved. Further, when the scanning of the object is canceled and a blanking time is provided, the voltage of the first
本発明によれば、上記構成により、二つの位相補正端子を設け、これらの間にコンデンサと抵抗との直列回路を接続してある場合と同様にＳ／Ｎ比を改善させることができるとともに、スイッチ素子がオンしている間、スルーレートを高速化させることができ、産業上利用可能である。 According to the present invention, with the above configuration, the S / N ratio can be improved as in the case where two phase correction terminals are provided and a series circuit of a capacitor and a resistor is connected between them. While the switch element is on, the slew rate can be increased, which is industrially applicable.
１ 反転端子
２ 非反転端子
３ 正電源端子
４ 負電源端子
５ 出力端子
６，７ 位相補正端子
１１ 差動入力部１１
１２ 電圧増幅部
１３ 電流増幅部
ＩＮ 入力部
Ｒ 抵抗
Ｃ コンデンサ
ＶＳ 電流源
Ｑ１ スイッチ
Ｑ２〜Ｑ６ ＭＯＳＦＥＴ
Ｑ７，Ｑ８，Ｑ１１，Ｑ１２ トランジスタ
Ｑ１３，Ｑ１４ スイッチ素子
DESCRIPTION OF SYMBOLS 1
12
Q7, Q8, Q11, Q12 Transistors Q13, Q14 Switch element
Claims (2)
第一の位相補正端子と第二の位相補正端子とを設け、この第一の位相補正端子と第二の位相補正端子との間にコンデンサと抵抗との直列回路を接続し、この直列回路を構成するコンデンサと抵抗との接続点に前記コンデンサより容量が大きい第二のコンデンサの一端を接続し、このコンデンサの他端に入力信号の立ち上がりと同期する信号によりスイッチ制御されるスイッチの一端を接続し、このスイッチの他端に正電源を接続してあることを特徴とするオペアンプ。 An operational amplifier comprising an inverting terminal, a non-inverting terminal, a positive power supply terminal, a negative power supply terminal and an output terminal, and a feedback circuit between the output terminal and the inverting terminal,
A first phase correction terminal and a second phase correction terminal are provided, and a series circuit of a capacitor and a resistor is connected between the first phase correction terminal and the second phase correction terminal. Connect one end of the second capacitor, which has a larger capacity than the capacitor, to the connection point between the capacitor and resistor, and connect the other end of the switch to one end of the switch that is controlled by a signal synchronized with the rising edge of the input signal. An operational amplifier characterized in that a positive power source is connected to the other end of the switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007222644A JP5235359B2 (en) | 2007-08-29 | 2007-08-29 | Operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007222644A JP5235359B2 (en) | 2007-08-29 | 2007-08-29 | Operational amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009055547A JP2009055547A (en) | 2009-03-12 |
| JP5235359B2 true JP5235359B2 (en) | 2013-07-10 |
Family
ID=40506168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007222644A Active JP5235359B2 (en) | 2007-08-29 | 2007-08-29 | Operational amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5235359B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107730A (en) | 2012-11-28 | 2014-06-09 | Yamaha Corp | Signal processing device and amplifier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000165161A (en) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Ind Co Ltd | Differential amplifier circuit |
| JP4237174B2 (en) * | 2005-10-31 | 2009-03-11 | Ｎｅｃエレクトロニクス株式会社 | Operational amplifier, integrating circuit, feedback amplifier, and control method of feedback amplifier |
-
2007
- 2007-08-29 JP JP2007222644A patent/JP5235359B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009055547A (en) | 2009-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110205193A1 (en) | Operational amplifier with decreased through current, and display panel driver and display device incorporating the same | |
| US7525359B2 (en) | Duty cycle correction amplification circuit | |
| JP2005244276A (en) | Differential amplification circuit | |
| JP3666377B2 (en) | Operational amplifier | |
| US10224886B2 (en) | Operational amplifier circuit using variable bias control | |
| JP2005303664A (en) | Differential amplifying circuit | |
| JP5543059B2 (en) | Differential amplifier circuit | |
| JP5235359B2 (en) | Operational amplifier | |
| TW201838327A (en) | Transconductance amplifier | |
| US20090261905A1 (en) | Open gain adjustment circuit for operational amplifier | |
| JP5275278B2 (en) | Differential amplifier and source driver | |
| JP6949463B2 (en) | Single differential conversion circuit | |
| JP7431528B2 (en) | semiconductor amplifier circuit | |
| JP3853911B2 (en) | Constant current circuit and differential amplifier circuit using the same | |
| JP2008092272A (en) | Amplifier circuit | |
| TW201836264A (en) | Differential amplifier circuit | |
| JP4841343B2 (en) | Receiver amplifier circuit | |
| US7800432B2 (en) | Semiconductor circuit and controlling method thereof | |
| JP4020220B2 (en) | Push-pull amplifier circuit | |
| US6316999B1 (en) | Operational amplifier | |
| JP4335078B2 (en) | Source follower circuit | |
| JP3839779B2 (en) | Common-mode feedback circuit | |
| JP2012156826A (en) | Comparator | |
| JP5203809B2 (en) | Current mirror circuit | |
| US20230091797A1 (en) | Power amplifying device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5235359 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |