JP5234104B2

JP5234104B2 - 半導体受光素子

Info

Publication number: JP5234104B2
Application number: JP2010505296A
Authority: JP
Inventors: 和宏芝; 潤一藤方
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-03-28
Filing date: 2009-03-05
Publication date: 2013-07-10
Anticipated expiration: 2029-03-05
Also published as: US8330242B2; US20100327385A1; JPWO2009119012A1; WO2009119012A1

Description

本発明は、半導体受光素子に関する。

Ｓｉ導波路は曲げに強いため、微小領域での光導波路として有望である。そして、Ｓｉ導波路と一括形成が可能な受光素子が求められている。この受光素子に求められる特性は主に、暗電流の低減、光電変換の高効率化、及びＳｉ導波路との集積容易性である。

暗電流の低減は受信感度向上に重要である。暗電流が多い受光素子では、光が入射していない場合でも電流が流れることになる。これは雑音成分となりＳ／Ｎ比の悪化のため受信感度の劣化を引き起こす。一般にＳｉ導波路と組み合わせて使用される受光素子の光吸収層は、Ｇｅである。しかし、ＧｅはＳｉと格子定数が異なるため、Ｓｉ上に光吸収層を一括形成した場合、結晶欠陥等により暗電流が増加していた。

また、光電変換の高効率化も重要である。特に、受信感度は素子の効率と関係があり、効率が高いほど高い受信感度が得られる。高効率化の手法として、増倍作用を有するＡＰＤ（Avalansche photo diodes）構造の採用が考えられる。ＡＰＤ動作をさせるためには、高い電圧を素子に印加する必要があるが、この場合、欠陥の多いＧｅ吸収層に高い電界が印加されることになり、暗電流が増加して感度の劣化を引き起こしていた。

以上に記述したように、低暗電流、高効率かつ光導波路であるＳｉ導波路との集積性に優れた素子の開発が求められていた。

非特許文献１には、選択成長を用いたＳｉ光導波上のＧｅフォトディテクタに関する報告がある。図１１は、本報告で説明された受光素子の斜視図である。この受光素子において、リブ型のＳｉ導波路２０３上には、吸収層となる真性型Ｇｅ層２０１が選択成長を用いて形成されており、さらにその上部にはコンタクト層となるｎ型Ｇｅ層２０２が形成されている。ｎ型Ｇｅ層２０２上には電極２０６が形成されており、Ｓｉ導波路２０３上にも電極２０５が形成されている。Ｓｉ導波路２０３はｐ型である。上記したように、Ｓｉ上にＧｅを成長する場合、両者の格子定数が異なるため、Ｇｅの結晶性は良くない。本文献では、Ｓｉ導波路２０３上の微小領域のみに真性型Ｇｅ層２０１を選択成長することにより、真性型Ｇｅ層２０１内の格子欠陥の発生を抑制している。
第６８回応用物理学会学術講演会講演予稿集 No.0 P.89 6p-C-7 「選択成長を用いたSi光導波路上Geフォトディテクタ」朴成鳳

上記した文献に記載の技術では、高効率を得るためには真性型Ｇｅ層を厚膜化する必要があり、この場合格子欠陥が発生してしまう。さらに、素子動作状態においては、格子欠陥が発生しやすい真性型Ｇｅ層が空乏化するため、暗電流が増加してしまい、増幅作用が生じても感度は向上しない。

本発明は、上記事情に鑑みてなされたものであり、その目的とするところは高効率であり、暗電流が低く、かつＳｉ導波路との集積が容易である半導体受光素子を提供することにある。

本発明によれば、第１導電型Ｓｉ層と真性型Ｓｉ層とを積層したＳｉ導波路と、
前記真性型Ｓｉ層の一部領域上に積層され、第２導電型のＧｅ、第２導電型のＳｉＧｅ、並びに第２導電型のＧｅ層及び第２導電型のＳｉ層を交互に積層した多層膜のいずれかからなる光吸収層と、
を備えることを特徴とする半導体受光素子が提供される。

本発明によれば、高効率であり、暗電流が低く、かつＳｉ導波路との集積が容易である半導体受光素子を提供することができる。

上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。

第１の実施形態にかかる半導体受光素子３００の斜視図である。図１において導波路の中心を導波路の長手方向に切断した断面図である。半導体受光素子３００を用いた受光システムの一例である。Ｓｉ導波路３０５の他の例を示す図である。第２の実施形態にかかる半導体受光素子の構成を説明するための断面図である。第３の実施形態にかかる半導体受光素子３００の構成を示す平面図である。第４の実施形態にかかる半導体受光素子３００の斜視図である。第５の実施形態にかかる半導体受光素子３００の斜視図である。第６の実施形態にかかる半導体受光素子３００の斜視図である。図９のＡ−Ａ´断面図である。非特許文献１で説明された受光素子の斜視図である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

（第１の実施形態）
図１は、第１の実施形態にかかる半導体受光素子３００の斜視図である。図２は、図１において導波路の中心を導波路の長手方向に切断した断面図である。半導体受光素子３００は、Ｓｉ導波路３０５及び光吸収層３０３を備える。Ｓｉ導波路３０５は、第１導電型Ｓｉ層３０１と真性型Ｓｉ層３０２とを積層した構造である。光吸収層３０３は、真性型Ｓｉ層３０２の一部領域上に積層されており、第２導電型のＧｅからなる。なお、光吸収層３０３は、第２導電型のＳｉＧｅ、並びに第２導電型のＧｅ層及び第２導電型のＳｉ層を交互に積層した多層膜のいずれかであってもよい。この半導体受光素子によれば、Ｓｉ導波路３０５に一括形成でき、かつ低い暗電流、高感度を実現する受光素子構造を実現できる。以下、詳細に説明する。

Ｓｉ導波路３０５は、Ｓｉ基板３０９上に形成されたＳｉＯ_２膜３０８上に形成されている。第１導電型Ｓｉ層３０１はリブ型であり、真性型Ｓｉ層３０２は第１導電型Ｓｉ層３０１の凸部分の上面に形成されている。また第１導電型Ｓｉ層３０１のすそ領域には、電極３０６が形成されており、光吸収層３０３上には第２導電型Ｓｉ層３０４及び電極３０７がこの順に積層している。半導体受光素子３００を動作させるとき、電極３０６，３０７には逆バイアスが印加される。この状態において、図２に示すように、入射光は、光吸収層３０３の下方に位置するＳｉ導波路３０５を導波しながら光吸収層３０３に染み出すように吸収され、電流に変換される。このように、入射光が光吸収層３０３で分散して吸収されるため、耐高光入力特性にも優れている。これにより、本素子の応用分野の光配線において、出射レーザから受光素子までの経路において分岐点が少なく、強い光が入射する位置に半導体受光素子３００が配置された場合でも、半導体受光素子３００が劣化することを抑制でき、さらに周波数特性の劣化も抑制できる。

半導体受光素子３００の動作時には、光吸収層３０３に隣接した真性型Ｓｉ層３０２が空乏化する。空乏化する領域は、特に光吸収層３０３の下方に位置する領域のみである。すなわち、逆バイアスを印加することにより真性型Ｓｉ層３０２に空乏化領域が形成され、受光素子の高速応答性を決定する指標であるCR時定数を低減できる。この結果、高速応答が可能となる。

なお従来構造では、格子欠陥が生じやすいＧｅ吸収層が空乏化する。これに対し、本実施形態では、格子欠陥が生じにくい真性型Ｓｉ層３０２に空乏化領域が形成され、かつ光吸収層３０３が導電型であり空乏化しないため、暗電流の増加を抑制することができ、かつ信頼性が向上する。

さらに、上記逆バイアスを増加させた場合、空乏化している真性型Ｓｉ層３０２内でイオン化増倍が生じ、これにより利得を有するＡＰＤ動作が可能となる。

例えば真性型Ｓｉ層３０２の厚さが０．２ｕｍであった場合、印加電圧を２Ｖ、１０Ｖ、２０Ｖと増加させると、真性型Ｓｉ層３０２には、およそ１００KV/cm、５００KV/cm、１０００KV/cmと印加電圧に応じて電界強度が増加する。この結果、高電界が印加された動作状態、例えば印加電圧１０Ｖ以上を加えた場合の電界強度５００KV/cm以上では、真性型Ｓｉ層３０２でイオン化増倍が生じる。これにより、光吸収層３０３で発生したキャリアの中で電子が、電界の印加された真性型Ｓｉ層３０２に進行し、イオン化増倍により内部利得を有する。

また、電極３０７と光吸収層３０３の間に第２導電型Ｓｉ層３０４を設けたため、電極３０７と光吸収層３０３のコンタクト抵抗を低減することが可能となる。

光吸収層３０３の不純物濃度は、真性型Ｓｉ層３０２と接する界面付近がその反対側の界面付近の不純物濃度と比較して低いのが好ましい。この構造では、光吸収層３０３内では、不純物濃度の差異に伴う、フェルミ順位差に応じ内部電界が生じる。これにより、光吸収層３０３で発生したキャリアは、上記内部電界によりドリフト走行する。このため走行時間が短縮され高速化する。

なお、光吸収層３０３に第２導電型のＳｉＧｅ層を用いた場合、光吸収層３０３の格子定数がＳｉの格子定数に近づくため、光吸収層３０３の結晶性が改善される。

さらに、光吸収層３０３が、導電型Ｓｉ層と導電型Ｇｅ層または導電型ＳｉＧｅ層を交互に積層した薄膜多層構造である場合、導電型Ｇｅ層または導電型ＳｉＧｅ層内の歪を緩和できるため、積層膜の厚さの合計が、単層における臨界膜厚を超えても格子欠陥の少ない良質な結晶構造が形成できる。このため、暗電流が少なくなり、かつ光電変換の効率が向上する。

第１導電型がｎ型であり、第２導電型がｐ型である場合光吸収層３０３で発生したキャリアのうち走行速度の速い電子のみが光吸収層３０３内を走行する。また、発生したキャリアのうち、走行速度の速い電子のみが、光吸収層３０３から真性型Ｓｉ層３０２に形成された空乏化領域を走行する。このため、半導体受光素子３００は高速化する。

一方、第１導電型がｐ型であり、第２導電型がｎ型である場合、真性型Ｓｉ層３０２の膜厚が２００nm以下であるのが好ましい。第１導電型がｐ型であり、第２導電型がｎ型である場合、光吸収層３０３及び第２導電型Ｓｉ層３０４はｎ型になるため、電極３０７との間のコンタクト抵抗を低減できる。この結果、半導体受光素子３００のCR時定数を低減でき、半導体受光素子３００の応答が高速化する。

一方、この構造では、動作時に光吸収層３０３に電界が印加されない。そして、光吸収層３０３で光吸収により発生したキャリアの中でホールのみが、真性型Ｓｉ層３０２内に進行する。ここで、素子動作時に印加する電圧を増加させた場合、真性型Ｓｉ層３０２に印加される電界が増加する。この真性型Ｓｉ層３０２に印加される電界により、真性型Ｓｉ層３０２内ではイオン化増倍が生じ、利得が生じる。

Ｓｉは電子の増倍率がホールの増倍率より高いため、光吸収層３０３と第１導電型Ｓｉ層３０１の間に位置する真性型Ｓｉ層３０２に電子を注入する構造にすることが望ましい。しかし、第１導電型がｎ型の場合、上記したように真性型Ｓｉ層３０２にはホールが注入されることになる。そこで、真性型Ｓｉ層３０２を薄膜にすることにより増倍時間増加にともなう高周波応答の低下を抑制できる。ここで真性型Ｓｉ層３０２を２００nm以下にすることが望ましい。

なお、第１導電型Ｓｉ層３０１のコア幅（凸部の幅）Ｗは、例えば０．５〜５ｕｍであり、コア高さＨは、例えば０．１ｕｍ〜２ｕｍである。また裾の高さＴは、例えば０．５μｍ以上である。真性型Ｓｉ層３０２の厚さは、例えば０．１〜１μｍである。また、光吸収層３０３の長さＬは、例えば５〜５０μｍである。

図３は、半導体受光素子３００を用いた受光システムの一例である。送信側には半導体レーザ１０１を用いる。半導体レーザ１０１は、Ｓｉ導波路３０５が形成されたＳｉ基板３０９に高精度に実装される。半導体レーザ１０１からの出射光は、Ｓｉ導波路３０５に入射する。入射光は、Ｓｉ導波路３０５に集積またはＳｉ導波路３０５に実装された変調器１０３で変調され、Ｓｉ導波路３０５を導波して各半導体受光素子３００に伝送される。

このとき、半導体レーザ１０１から半導体受光素子３００までＳｉ導波路３０５の経路には、いくつもの分岐１０６があり、分岐１０６では少しずつ信号が減衰する。このため分岐数には上限があった。一方で、回路の高性能化には、分岐数を増やして半導体受光素子３００を増やすことが必要である。以上の相反する関係を打破し、回路の高性能化を実施するには、半導体レーザ１０１からの出射パワーを増加させるか、または半導体受光素子３００を高性能化することが必要である。上記したように本実施形態では半導体受光素子３００を高性能化している。このため、分岐数の上限を増やすことができる。

また、各半導体受光素子３００に到達するまでの分岐数によって、信号光の強度が変わる。しかし、図２を用いて説明したように、出射レーザから受光素子までの経路において分岐点が少なく、強い光が入射する位置に半導体受光素子３００が配置された場合でも、半導体受光素子３００が劣化することを抑制できる。

なお、本実施形態において、真性型Ｓｉ層３０２が第１導電型Ｓｉ層３０１の全面に形成されていてもよい。

また、Ｓｉ導波路３０５の第１導電型Ｓｉ層３０１は、図４に示す細線形導波路であってもよい。この場合、第１導電型Ｓｉ層３０１の幅Ｗは例えば０．３〜０．６umであり、高さＨは例えば０．１〜０．４ｕｍである。なお本図においては、第１導電型Ｓｉ層３０１より上の部分の図示は省略しているが、第１導電型Ｓｉ層３０１より上の部分の構造は、図１と同様である。

以上、本実施形態によれば、Ｓｉ導波路３０５を第１導電型Ｓｉ層３０１と真性型Ｓｉ層３０２を積層した構造にして、真性型Ｓｉ層３０２上に、第２導電型の光吸収層３０３を形成している。このため、光吸収層３０３は空乏化せずに、真性型Ｓｉ層３０２が空乏化する。このため、暗電流の増加を抑制できる。

また、ＡＰＤ動作が可能であるため、光電変換を高効率化できる。また、第１導電型Ｓｉ層３０１、真性型Ｓｉ層３０２、および光吸収層３０３をこの順に積層した構造であるため、Ｓｉ導波路との集積も容易に行える。

従って、低暗電流特性および高速特性を有し、かつＳｉ導波路と集積が容易に行える半導体受光素子を提供できる。

（第２の実施形態）
図５は、第２の実施形態にかかる半導体受光素子の構成を説明するための断面図である。この半導体受光素子は、第１の実施形態で説明した半導体受光素子３００を、Ｓｉ導波路３０５の延伸方向に直列に複数配置した構成を有している。

この半導体受光素子において、入射光は、Ｓｉ導波路３０５を導波しながら、複数の半導体受光素子３００それぞれで吸収される。入射光は半導体受光素子３００に吸収されながら導波するため、相対的に前に位置する半導体受光素子３００の信号検出強度は、相対的に後ろに位置する半導体受光素子３００の信号検出強度より高くなる。この場合、相対的に前に位置する半導体受光素子３００の長さを、相対的に後ろに位置する半導体受光素子３００の長さより短くすることで、各半導体受光素子３００の光吸収量を同じにして受信感度をそろえることができる。また、相対的に前に位置する半導体受光素子３００の印加電圧を、相対的に後ろに位置する半導体受光素子３００の印加電圧より小さくしても、各半導体受光素子３００の光吸収量を同じにして受信感度をそろえることができる。

これにより、分岐点を増加させることなく、配線上の受信ポートを増加させることが可能となる。

（第３の実施形態）
図６は、第３の実施形態にかかる半導体受光素子３００の構成を示す平面図である。本実施形態において半導体受光素子３００は、光吸収層３０３、第２導電型Ｓｉ層３０４、及び電極３０７を形成している領域における第１導電型Ｓｉ層３０１の凸部の幅が他の部分と比較して広くなっている点を除いて、第１の実施形態と同様の構成である。

本実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、光吸収層３０３でのキャリアの発生を分散させることが可能となるため、高い耐高光入力特性を得ることができる。

（第４の実施形態）
図７は、第４の実施形態にかかる半導体受光素子３００の斜視図である。本実施形態において半導体受光素子３００は、真性型Ｓｉ層３０２上に、光吸収層３０３の周囲を囲み、光吸収層３０３より熱膨張率が低い材料からなるカバー層３１１を設けた点を除いて、第１の実施形態と同様の構成である。本図に示す例では、カバー層３１１はＳｉ（例えば真性Ｓｉ）から構成されているが、カバー層３１１の一部には第２導電型領域３１２が設けられている。第２導電型領域３１２は、電極３０７の下方に位置している。なお本図において、第２導電型Ｓｉ層３０４及び電極３０７は省略している。

このような構成において、半導体受光素子３００に熱処理を加えると、カバー層３１１の熱膨張率と光吸収層３０３の熱膨張率が異なるため、光吸収層３０３の歪が増加する。この結果、長波長帯（例えば波長が１．５５μｍ以上）における光吸収層３０３の光の吸収係数が増加する。このため、WDMなどの通信方式を採用した場合、波長チャンネル数を増やすことができ、伝送速度の高速化を達成することができる。

（第５の実施形態）
図８は、第５の実施形態にかかる半導体受光素子３００の斜視図である。本実施形態にかかる半導体受光素子３００は、第１導電型がｐ型であり、第２導電型がn型である点、及び第２導電型Ｓｉ層３０４が形成されていない点を除いて、第１の実施形態と同様である。

本実施形態によれば、第２導電型Ｓｉ層３０４を形成しなくても光吸収層３０３と電極３０７のコンタクト抵抗は低いため、第１の実施形態と同様の効果を得ることができる。また、第２導電型Ｓｉ層３０４を形成していないため、製造工程数が少なくなる。

（第６の実施形態）
図９は、第６の実施形態にかかる半導体受光素子３００の斜視図であり、図１０は図９のＡ−Ａ´断面図である。本実施形態にかかる半導体受光素子３００は、第１導電型Ｓｉ層３０１に凸部が形成されていない点、真性型Ｓｉ層３０２が第１導電型Ｓｉ層３０１の全面に形成されている点、真性型Ｓｉ層３０２に凸部が形成されている点、光吸収層３０３が真性型Ｓｉ層３０２の凸部の上面及び両側面それぞれに形成されている点、第２導電型Ｓｉ層３０４が光吸収層３０３の上面形状に沿って形成されている点、及び電極３０６が真性型Ｓｉ層３０２に埋め込まれることにより第１導電型Ｓｉ層３０１に接続している点を除いて、第１の実施形態と同様である。

本実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、真性型Ｓｉ層３０２に凸部が形成されており、光吸収層３０３が真性型Ｓｉ層３０２の凸部の上面及び両側面に形成されているため、Ｓｉ導波路３０５を導波した信号光は、光吸収層３０３に染み出しやすくなり、光吸収層３０３の長さＬを短くできる。これにより、素子のサイズをより小さくできる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態において、真性型Ｓｉ層３０２は導波路３０５の全体に形成される必要はなく、半導体受光素子３００が形成される領域にのみ形成されてもよい。

この出願は２００８年３月２８日に出願された日本特許出願２００８−０８７５７４を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims

第１導電型Ｓｉ層と真性型Ｓｉ層とを積層したＳｉ導波路と、
前記真性型Ｓｉ層の一部領域上に積層され、第２導電型のＧｅ、第２導電型のＳｉＧｅ、並びに第２導電型のＧｅ層及び第２導電型のＳｉ層を交互に積層した多層膜のいずれかからなる光吸収層と、
を備えることを特徴とする半導体受光素子。
請求項１に記載の半導体受光素子において、
前記光吸収層上に形成された第２導電型Ｓｉ層と、
前記第２導電型Ｓｉ層上に形成された電極と、
を備えることを特徴とする半導体受光素子。
請求項１または２に記載の半導体受光素子において、
受光すべき信号光は、前記光吸収層の下方に位置する前記Ｓｉ導波路を導波しながら前記光吸収層で電流に変換されることを特徴とする半導体受光素子。
請求項１〜３のいずれか一つに記載の半導体受光素子において、
前記光吸収層の不純物濃度は、前記真性型Ｓｉ層と接する界面付近がその反対側の界面付近と比較して低いことを特徴とする半導体受光素子。
請求項１〜４のいずれか一つに記載の半導体受光素子において、
前記第１導電型がｐ型であり、前記第２導電型がｎ型であり、かつ前記真性型Ｓｉ層の膜厚が２００ｎｍ以下であることを特徴とする半導体受光素子。
請求項１〜５のいずれか一つに記載の半導体受光素子において、
前記真性型Ｓｉ層上に、前記光吸収層の周囲を囲み、光吸収層より熱膨張率が小さい材料からなるカバー層を備えることを特徴とする半導体受光素子。
請求項６に記載の半導体受光素子において、
前記カバー層はＳｉから形成されており、
前記カバー層の一部に形成された第２導電型領域を備えることを特徴とする半導体受光素子。
請求項１〜７のいずれか一つに記載の半導体受光素子において、前記半導体受光素子が動作している状態では、前記真性型Ｓｉ層が空乏化していることを特徴とする半導体受光素子。