JP5231926B2 - 情報処理装置、その制御方法、及びコンピュータプログラム - Google Patents

情報処理装置、その制御方法、及びコンピュータプログラム Download PDF

Info

Publication number
JP5231926B2
JP5231926B2 JP2008259996A JP2008259996A JP5231926B2 JP 5231926 B2 JP5231926 B2 JP 5231926B2 JP 2008259996 A JP2008259996 A JP 2008259996A JP 2008259996 A JP2008259996 A JP 2008259996A JP 5231926 B2 JP5231926 B2 JP 5231926B2
Authority
JP
Japan
Prior art keywords
data
divided data
processed
information processing
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008259996A
Other languages
English (en)
Other versions
JP2010092175A (ja
JP2010092175A5 (ja
Inventor
哲郎 北荘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008259996A priority Critical patent/JP5231926B2/ja
Priority to US12/565,193 priority patent/US8606039B2/en
Publication of JP2010092175A publication Critical patent/JP2010092175A/ja
Publication of JP2010092175A5 publication Critical patent/JP2010092175A5/ja
Application granted granted Critical
Publication of JP5231926B2 publication Critical patent/JP5231926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)
  • Television Systems (AREA)

Description

本発明は、情報処理装置、その制御方法、及びコンピュータプログラムに関する。
近年、画像処理または映像処理に係る情報処理装置において、処理すべきデータ・サイズの大規模化が進み、情報処理装置で扱うデータ量は増大している。それに伴い、情報処理装置における処理時間および回路規模が増大している。
これに対して、処理を並列化することにより上記課題の解決が図られる。例えば、処理対象データを分割して処理に必要なパラメータを付加し、独立で処理可能な処理単位としてパラメータに基づき処理する技術が知られている(例えば、特許文献1参照)。
この技術による情報処理装置は第1の処理ブロックと第2の処理ブロックがデータ通信路を介して接続されて構成される。第1の処理ブロックは矩形に分割した画像データをデータ部、処理パラメータをヘッダ部とするパケットを生成し、このパケットを更に分割してサブパケットとして第2の処理ブロックに送出する。第2の処理ブロックは異なる画像処理を施す複数のサブブロックを有し、受信したサブパケットをサブブロックで実行する。これにより、サイズの大きな画像データを分割してパケット化することで並列的に処理可能であり、処理時間を高速化可能である。しかしながら、処理に必要なデータが複数のパケットに含まれる場合には、処理が可能になるまでパケットを一時的に保存する必要があり、パケット記憶部のサイズが増大するという問題がある。
また、並列処理の最終段で複数の実行結果を統合して出力する画像処理においては一般的にバッファを用いて待ち合わせを行う。このような用途に用いられる技術として、記憶領域とタスク起動部を備え、記憶領域は前段処理の実行結果を保持し、タスク起動部は記憶領域にデータが揃ったことを確認した時点で次段処理を起動するものがある(例えば、特許文献2参照)。この技術による装置は、複数のタスクそれぞれが起動可能か否かを判断するタスク起動部と、タスク起動部の判断結果に基づいて起動すべきタスクを決定する実行タスク決定部と、実行タスク決定部で決定されたタスクを実行するプロセッサコアとを備えている。タスク起動部には複数のFIFO型記憶部が接続され、タスク起動部はタスクに入力されるべきデータをFIFOが保持し、かつタスク実行結果を格納すべき他のFIFO型記憶部に空き容量が存在するか否かを判定する。この判定結果に基づいて実行タスク決定部が起動すべきタスクを決定する。これにより、FIFOのデータ格納状態により実行タスクを起動できるため、タスク起動準備が整ってからタスクが起動されるまでの間にオペレーティングシステムによるスケジューリングのオーバヘッド無しに複数のタスクを処理可能である。しかしながら、この方法においても処理に必要なデータが複数のデータに含まれる場合には、必要データが揃うまでに受信するデータを保持しつづけなければならず、データ記憶手段のサイズが増大するという問題がある。
上述のように、処理データを分割して処理する並列情報処理装置において、データ処理手段が複数のデータを参照して処理を行う場合には、データ処理部においては参照するすべてのデータが揃わないとデータ処理を開始できない。そのため、必要とするすべての参照データが揃うまでに受信するすべてのデータも保持しつつ、必要としている参照データが揃うのを待たなければならない。必要とされる全てのデータが揃うタイミングはデータ発行タイミング、通信路の混雑度、各データ処理手段における処理時間の違い等の要因により大きく異なる。このため処理装置内に保持すべき記憶手段のサイズが増大するという問題がある。
このような問題は、例えば複数の画像を合成する画像処理において起こりえる。合成処理において、合成すべき複数の画像データの同一部分が揃わないと処理が開始できないため、同一部分の画像データが揃うまでに受信する全ての画像データを保持可能なサイズのバッファを持つ必要がある。合成処理以外にも、一つの映像の時間的に異なるフレームを参照して処理を行う、プログレッシブ変換(IP変換)の場合にも同様の問題が発生する。
特開2002−328883号公報 特開2004−220093号公報
本発明は、入力データを分割し、並列に処理を行う情報処理装置において、後段の処理で参照される分割データを記憶する記憶領域の大きさを削減することを目的とする。
上記課題に鑑みて、本発明にかかる情報処理装置は、
入力データを複数の分割データに分割する分割手段と、
前記分割データのそれぞれに対して所定の処理を施して処理済分割データを生成する処理手段と、
各々が一つ以上の前記処理済分割データを含む複数の分割データ群をそれぞれ参照して複数の中間データを生成し、該複数の中間データを結合して出力データを生成する生成手段とを備える情報処理装置において、
前記処理済分割データを記憶する一時記憶手段と、
前記複数の分割データ群のうち、前記一時記憶手段に記憶された処理済分割データを含む分割データ群を選択して、該選択された分割データ群に含まれるすべての処理済分割データが前記一時記憶手段に記憶されているか否かを判定する検知手段とをさらに備え、
前記検知手段が前記判定を行った結果、
前記すべての処理済分割データが記憶されていると判定された場合に、前記生成手段は、前記選択された分割データ群を参照して中間データを作成した後に、該選択された分割データ群に含まれるすべての処理済分割データを前記一時記憶手段から削除し、
一部の処理済分割データが記憶されていないと判定された場合に、前記処理手段は、該一部の処理済分割データを優先的に生成することを特徴とする。
本発明により、入力データを分割し、並列に処理を行う情報処理装置において、後段の処理で参照される分割データを記憶する記憶領域の大きさを削減できる。
本発明は、図7に示すような分割部701と、処理部702と、生成部703とを備える情報処理装置700に適用される。図7は本発明が適用される情報処理装置700の一例を説明する図である。分割部701は、入力データを複数の分割データに分割する。処理部702は、分割データのそれぞれに対して所定の処理を施して処理済分割データを生成する。情報処理装置700は複数の処理部702を備えていてもかまわない。生成部703は、各々が一つ以上の処理済分割データを含む複数の分割データ群をそれぞれ参照して複数の中間データを生成する。生成部703はさらに、複数の中間データを結合して出力データを生成する。本発明は、このような構成を備える任意の情報処理装置700について適用可能である。
上記のような情報処理装置は、例えば、図8に示すような画像データの合成処理を行う。図8は本発明を適用できる情報処理装置700による処理の一例を説明する図である。情報処理装置700は、画像データA810と画像データB820とを合成して画像データC830を生成する。画像合成処理においては、画像データA810と画像データB820とが入力データ、合成画像データである画像データC830が出力データに相当する。
分割部701は画像データA810と画像データB820とをタイルに分割して、パケットを生成する。ここで、タイルとは、タイルA811のような、画像データの一部の領域を表すデータである。また、パケットとは、ヘッダ部とデータ部とを有するデータであり、データ部にはタイルを備え、ヘッダ部には該パケットを識別するパケットID、該パケットの処理経路を示す経路情報、及び処理の際に必要となる処理パラメータを備える。画像合成処理においては、タイルが分割データに相当する。または、パケットを分割データに相当するとみなしてもよい。
処理部702は、分割部701より出力されたパケットをヘッダ部の経路情報に基づいて取得し、該パケットのデータ部に対し、ヘッダ部の処理パラメータに基づき処理を行う。例えば、パケットに含まれるタイルの色値の補正や、透過率の設定などを行う。画像合成処理においては、このような処理が所定の処理に相当し、処理されたタイルが処理済分割データに相当する。
生成部703は、処理されたタイルを参照して、中間タイルを生成する。中間タイルを生成するためには、入力データである、それぞれの画像データにおける同一の位置のタイルを参照する必要がある。例えば、タイルC831を生成するためには、タイルA811とタイルB821とを参照する。画像合成処理においては、中間タイルが中間データに相当する。また、タイルA811とタイルB821とのように、同一の位置のタイル群が、分割データ群に相当する。生成部703は最後に、中間タイルを結合して、画像データC830を生成する。
上記において画像合成処理について説明してきたが、本発明を適用できる情報処理装置700による処理はこれに限られるものではない。例えば、本発明は映像データのプログレッシブ変換(IP変換)にも適用できる。この場合には、変換前のインタレース映像データが入力データに相当し、変換後のプログレッシブ映像データが出力データに相当する。また、インタレース映像データのフレームが分割データに相当し、誤り訂正などが所定の処理に相当する。さらに、中間データであるプログレッシブ変換後の映像データのフレームを生成するための、複数の時刻における変換前のインタレース映像データのフレーム群が、分割データ群に相当する。
以上のように、本発明は、画像合成処理のように分割データ群が空間的に分散していても、プログレッシブ変換のように分割データ群が時間的に分散していてもかまわない。
以下、添付の図面を参照しつつ、上記に記載した情報処理装置700に対して本発明を適用した実施形態について説明する。
<第1の実施形態>
図1および図2を参照して、本実施形態における情報処理装置100の構成について説明する。
図1は本実施形態における情報処理装置100の機能ブロック図の一例である。情報処理装置100は、分割部101、付加部103、処理部102、一時記憶部104、生成部105、および検知部106を備える。分割部101、処理部102、および生成部105については、図7を用いて説明した分割部701、処理部702、および生成部703のそれぞれと重複する動作の説明は省略し、上述以外の動作を以下に説明する。
分割部101は、記憶部(不図示)や外部装置(不図示)から入力データを取得する。分割部101は、分割データを識別するために、それぞれの分割データに対して分割データIDを付加してもよい。
処理部102は、処理済分割データを一時記憶部104に記憶する。
付加部103は、それぞれの処理済分割データに、当該処理済分割データと同じ分割データ群に含まれる他の処理済分割データを特定するための情報を付加する。この情報を参照データ特定情報と呼ぶ。例えば、分割データが上述のパケットである場合には、パケットのヘッダ部に参照データ特定情報を付加してもよい。また、参照データ特定情報に分割データIDを用いてもよい。分割データと処理済分割データとが1対1に対応する場合には、処理済分割データに参照データ特定情報を付加する代わりに、分割データの段階で参照データ特定情報を付加してもかまわない。
一時記憶部104は、処理部102から出力される処理済分割データを記憶する。一時記憶部104は高速に読み書きすることが可能なSRAM等で実現されることが好ましい。
生成部105は、中間データを生成した後に、一時記憶部104に記憶されている、当該中間分割データを生成するために参照した処理済分割データをすべて削除する。これにより、一時記憶部104の使用容量が逼迫されるのを防止する。
検知部106は、一時記憶部104に記憶された処理済分割データを含む分割データ群を選択して、選択された分割データ群に含まれるすべての処理済分割データが一時記憶部104に記憶されているか否かを判定する。判定の結果、選択された分割データ群に含まれるすべての処理済分割データが記憶されていると判定された場合には、検知部106は、生成部105に対して、中間データを作成できる状況であることを通知する。一方、選択された分割データ群に含まれる一部の処理済分割データが記憶されていないと判定された場合には、検知部106は、処理部102に対して、この一部の処理済分割データを通知する。この一部の処理済分割データを不足分割データと呼ぶ。不足分割データが一時記憶部104に記憶されれば、生成部105が中間データを生成することが可能となる。通知を受けた処理部102は、不足分割データを優先的に生成するが、詳細は後述する。
上記の判定には、参照データ特定情報を利用することができる。また、参照データ特定情報を用いずに、分割データ群を管理するテーブルを利用してもよい。
図2は情報処理装置100のハードウェア・ブロック図の一例である。なお、図2は、本発明の実施形態に対応する情報処理装置100の構成を実現するための最小限の構成を示しており、情報処理装置100に係わるその他の機構については説明の簡単のために省略している。
マイクロプロセッサであるCPU201は、ROM203、ハードディスク(HD)212、外部メモリドライブ211にセットされた記憶メディアに記憶されたプログラムやデータなどに基づき、情報処理装置100を制御する。
RAM202は、CPU201のワークエリアとして機能し、ROM203やHD212等に格納されたプログラムを保持する。RAM202は、一時記憶部104として機能する。また、HD212は入力データや出力データを保持してもよい。
ROM203、外部メモリドライブ211にセットされた記憶メディア或いは、HD212には、後述するフローチャートに示されるような、CPU201により実行されるプログラムなどが記憶されている。
205はキーボードコントローラ(KBC)で、キーボード(KB)209や図示しないマウスなどのポインティングデバイスからの入力を制御する。206はディスプレイコントローラ(DPC)で、ディスプレイ210の表示を制御する。207はディスクコントローラ(DKC)で、HD212および外部メモリドライブ211のアクセスを制御し、それらの記憶メディアに対して各種プログラム、並びに、フォントデータ、ユーザファイルおよび編集ファイルなどの各種データを読み書きする。208はネットワークコントローラ(NC)で、ネットワーク220との間の通信を行う。
なお、CPU201は、例えばRAM202上に割り当てられた表示情報領域あるいは専用のビデオメモリ(VRAM)へのアウトラインフォントの展開(ラスタライズ)処理を実行し、ディスプレイ210上での表示を可能にする。また、CPU201は、ディスプレイ210上のマウスカーソルなどにより指示されるコマンドに基づいて、登録された種々のウィンドウを開き、種々のデータ処理を実行する。
図3を用いて本実施形態における情報処理装置100の動作を説明する。図3は本実施形態における情報処理装置100の動作の一例を説明するフローチャートである。このフローチャートの処理は、CPU201がRAM202に読み込まれたコンピュータプログラムを実行することで処理される。
ステップS301で、分割部101は入力データを分割して、分割データを生成する。分割部101は生成した分割データを処理部102に出力する。
ステップS302で、処理部102は、入力された分割データに対して所定の処理を施す。さらに、付加部103は処理済分割データに参照データ特定情報を付加する。処理部102は、この処理済分割データを一時記憶部104に記憶する。処理部102は、一時記憶部104に一つも処理済分割データが記憶されていないか、記憶しようとしている処理済分割データと同じ分割データ群に含まれる処理済分割データが記憶されている場合にのみ、一時記憶部104に処理済分割データを記憶してもよい。
ステップS303で、検知部106は、分割データ群を一つ選択して、選択された分割データ群に含まれる処理済分割データがすべて一時記憶部104に記憶されているか否かを判定する。
一時記憶部104は、一時記憶部104に新たに記憶された処理済分割データを含む分割データ群を選択して上記判定を行ってもよい。また、一定の又はランダムな時間間隔で一時記憶部104に記憶されている処理済分割データを含む分割データ群を一つ選択して上記判定を行ってもよい。
分割データ群に含まれるすべての処理済分割データが揃っていない場合(ステップS303において「NO」)には、ステップS304に移行する。ステップS304で、検知部106は、不足分割データを特定するための情報(以下、不足分割データ情報と呼ぶ)を処理部102に通知する。通知を受けた処理部102は、不足分割データを優先して生成するように動作を変更し、ステップS302に戻る。
不足分割データを優先して生成する方法について図4A、図4B、および図5を用いて詳細に説明する。図4A、図4Bはスケジューラを用いて生成を優先する構成の一例である。処理部102はスケジューラ401とタイムスロット402とを備える。処理部102は、入力された複数の分割データにタイムスロット402を割り当てて、時分割に処理を施す。スケジューラ401は、複数の分割データに対して割り当てるタイムスロット402の比率を調整する。不足分割データ情報を入力されるまでの間は、スケジューラ401はそれぞれの分割データに均等にタイムスロット402を割り当てる。不足分割データ情報を入力されたスケジューラ401は、該不足分割データを生成する分割データに対して多くのタイムスロット402を割り当てる。これにより、不足分割データが優先して生成される。
例えば、図4Aに示すように、不足分割データ情報が入力されるまでは、分割データA403と分割データB404とに対して均等にタイムスロット402を割り当てる。そして、不足分割データが分割データA403であるとの不足分割データ情報が入力された場合には、図4Bに示すように、分割データA403に優先的にタイムスロット402を割り当てる。これにより、分割データA403に対して多くの処理時間が割り当てられる。
図5はセレクタを用いて生成を優先する構成の一例である。処理部102はセレクタ501を備える。処理部102は、入力された複数の分割データから一つを選択して処理を施す。例えば、分割データA502と分割データB503とが入力された場合には、何れか一方を先に処理し、他方を後から処理する。不足分割データ情報を入力されるまでの間は、セレクタ501は任意の分割データを選択して処理を施す。不足分割データ情報を入力されたセレクタ501は、該不足分割データを生成する分割データを選択して処理を施す。これにより、不足分割データが優先して生成される。例えば、不足分割データが分割データA502であるとの不足分割データ情報が入力された場合には、図5に示すように、分割データA502を選択して処理を施す。
分割データ群に含まれる処理済分割データがすべて揃っている場合(ステップS303において「YES」)には、ステップS305に移行する。ステップS305で、検知部106は、生成部105に対して、中間データを作成できる状況であることを通知する。通知を受けた生成部105は中間データを生成して、その後に一時記憶部104から参照した処理済分割データを削除する。
ステップS306で、生成部105は、すべての中間データが揃っているか否かを判定する。揃っていない場合(ステップS306において「NO」)には、ステップS302に戻る。揃っている場合(ステップS306において「YES」)には、ステップS307に移行して、生成部105は中間データを結合して出力データを生成し、処理を終了する。出力データは例えば記憶部(不図示)に記憶されるが、これに限られない。
以上のほうに、一時記憶部104に分割データ群が揃っていない場合には、不足分割データを優先して生成する。よって、一時記憶部104に必要となる容量を、分割データ群の一つ分程度に抑えることができる。これにより、一時記憶部104の容量を大幅に削減でき、チップコストを削減できる。また、一時記憶部104の容量を削減できることにより、高速な記憶媒体を一時記憶部104に採用することが可能となる。これにより、全体の処理速度を向上することも可能となる。
なお、生成部105や検知部106は複数あってもかまわない。図1で示した情報処理装置100とは異なる構成例について図6を用いて説明する。図6は、情報処理装置100の別の構成例を説明する図である。図1で説明した構成要素については参照番号と説明とを省略する。
情報処理装置600は分割部101と二つの情報処理部である情報処理部A601および情報処理部B602とを備える。情報処理部A601は、処理部102、付加部103、一時記憶部104、生成部105、および検知部106を備える。情報処理部B601も同様である。情報処理部A601の生成部105は、中間データを情報処理部B601の処理部102に出力する。情報処理部B601の処理部102は、中間データに対して所定の処理を行う。情報処理部B601の検知部106は、不足分割データ情報を、情報処理部A601の処理部102と情報処理部B601の処理部102との両方に通知する。このように、本発明は、様々な構成の情報処理装置に適用可能である。
<その他の実施形態>
なお、本発明は、複数の機器(例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。
また、本発明の目的は、前述した機能を実現するコンピュータプログラムのコードを記録した記憶媒体を、システムに供給し、そのシステムがコンピュータプログラムのコードを読み出し実行することによっても達成される。この場合、記憶媒体から読み出されたコンピュータプログラムのコード自体が前述した実施形態の機能を実現し、そのコンピュータプログラムのコードを記憶した記憶媒体は本発明を構成する。また、そのプログラムのコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した機能が実現される場合も含まれる。
さらに、以下の形態で実現しても構わない。すなわち、記憶媒体から読み出されたコンピュータプログラムコードを、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込む。そして、そのコンピュータプログラムのコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行って、前述した機能が実現される場合も含まれる。
本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明したフローチャートに対応するコンピュータプログラムのコードが格納されることになる。
本発明の実施形態における情報処理装置100の機能ブロック図の一例である。 本発明の実施形態における情報処理装置100のハードウェア・ブロック図の一例である。 本発明の実施形態における情報処理装置100の動作の一例を説明するフローチャートである。 本発明の実施形態において、スケジューラを用いて生成を優先する構成の一例である。 本発明の実施形態において、スケジューラを用いて生成を優先する構成の一例である。 本発明の実施形態において、セレクタを用いて生成を優先する構成の一例である。 本発明の実施形態における情報処理装置600の別の構成例を説明する図である。 本発明が適用される情報処理装置700の一例を説明する図である。 本発明を適用できる情報処理装置700による処理の一例を説明する図である。
符号の説明
100 情報処理装置
101 分割部
102 処理部
103 付加部
104 一時記憶部
105 生成部
106 検知部

Claims (9)

  1. 入力データを複数の分割データに分割する分割手段と、
    前記分割データのそれぞれに対して所定の処理を施して処理済分割データを生成する処理手段と、
    各々が一つ以上の前記処理済分割データを含む複数の分割データ群をそれぞれ参照して複数の中間データを生成し、該複数の中間データを結合して出力データを生成する生成手段とを備える情報処理装置において、
    前記処理済分割データを記憶する一時記憶手段と、
    前記複数の分割データ群のうち、前記一時記憶手段に記憶された処理済分割データを含む分割データ群を選択して、該選択された分割データ群に含まれるすべての処理済分割データが前記一時記憶手段に記憶されているか否かを判定する検知手段とをさらに備え、
    前記検知手段が前記判定を行った結果、
    前記すべての処理済分割データが記憶されていると判定された場合に、前記生成手段は、前記選択された分割データ群を参照して中間データを作成した後に、該選択された分割データ群に含まれるすべての処理済分割データを前記一時記憶手段から削除し、
    一部の処理済分割データが記憶されていないと判定された場合に、前記処理手段は、該一部の処理済分割データを優先的に生成することを特徴とする情報処理装置。
  2. 前記処理済分割データのそれぞれに、該処理済分割データと同じ分割データ群に含まれる他の処理済分割データを特定する参照データ特定情報を付加する付加手段をさらに備え、
    前記検知手段は、前記参照データ特定情報に基づいて前記判定を行うことを特徴とする請求項1に記載の情報処理装置。
  3. 前記検知手段は、前記一時記憶手段に新たな処理済分割データが記憶されるごとに、該新たな処理済分割データを含む分割データ群を選択して前記判定を行うことを特徴とする請求項1又は2に記載の情報処理装置。
  4. 前記処理手段は、複数の分割データに対して時分割に前記所定の処理を施し、
    前記一部の処理済分割データを優先して生成する場合、該一部の処理済分割データに対してより多くの処理時間を割り当てることを特徴とする請求項1乃至3のいずれか1項に記載の情報処理装置。
  5. 前記処理手段は、複数の分割データを一つずつ選択して前記所定の処理を施し、
    前記一部の処理済分割データを優先して生成する場合、該一部の処理済分割データ生成するための分割データを優先して選択することを特徴とする請求項1乃至3のいずれか1項に記載の情報処理装置。
  6. 前記入力データはインタレース映像データであり、前記出力データは該インタレース映像データをプログレッシブ変換したプログレッシブ映像データであり、前記分割データは該インタレース映像データのフレームであることを特徴とする請求項1乃至5のいずれか1項に記載の情報処理装置。
  7. 前記入力データは複数の画像データであり、前記出力データは該複数の画像データを合成した合成画像データであり、前記分割データは該複数の画像データのタイルであることを特徴とする請求項1乃至5のいずれか1項に記載の情報処理装置。
  8. 入力データを複数の分割データに分割する分割手段と、
    前記分割データのそれぞれに対して所定の処理を施して処理済分割データを生成する処理手段と、
    各々が一つ以上の前記処理済分割データを含む複数の分割データ群をそれぞれ参照して複数の中間データを生成し、該複数の中間データを結合して出力データを生成する生成手段と、
    前記処理済分割データを記憶する一時記憶手段と
    を備える情報処理装置の制御方法において、
    前記複数の分割データ群のうち、前記一時記憶手段に記憶された処理済分割データを含む分割データ群を選択して、該選択された分割データ群に含まれるすべての処理済分割データが前記一時記憶手段に記憶されているか否かを検知手段が判定する検知工程を有し
    前記検知工程において前記判定を行った結果、
    前記すべての処理済分割データが記憶されていると判定された場合に、前記生成手段は、前記選択された分割データ群を参照して中間データを作成した後に、該選択された分割データ群に含まれるすべての処理済分割データを前記一時記憶手段から削除し、
    一部の処理済分割データが記憶されていないと判定された場合に、前記処理手段は、該一部の処理済分割データを優先的に生成することを特徴とする制御方法。
  9. コンピュータを請求項1乃至7のいずれか1項に記載の情報処理装置の各手段として機能させるためのコンピュータプログラム。
JP2008259996A 2008-10-06 2008-10-06 情報処理装置、その制御方法、及びコンピュータプログラム Active JP5231926B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008259996A JP5231926B2 (ja) 2008-10-06 2008-10-06 情報処理装置、その制御方法、及びコンピュータプログラム
US12/565,193 US8606039B2 (en) 2008-10-06 2009-09-23 Information processing apparatus, control method for the same, and computer program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008259996A JP5231926B2 (ja) 2008-10-06 2008-10-06 情報処理装置、その制御方法、及びコンピュータプログラム

Publications (3)

Publication Number Publication Date
JP2010092175A JP2010092175A (ja) 2010-04-22
JP2010092175A5 JP2010092175A5 (ja) 2011-11-17
JP5231926B2 true JP5231926B2 (ja) 2013-07-10

Family

ID=42075884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008259996A Active JP5231926B2 (ja) 2008-10-06 2008-10-06 情報処理装置、その制御方法、及びコンピュータプログラム

Country Status (2)

Country Link
US (1) US8606039B2 (ja)
JP (1) JP5231926B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004525449A (ja) * 2001-02-14 2004-08-19 クリアスピード・テクノロジー・リミテッド 相互接続システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US139441A (en) * 1873-05-27 Improvement in machines for cutting out pegs
DE69221798T2 (de) * 1991-09-18 1998-03-26 Komori Printing Mach Verfahren und Gerät zum Nachweisen von fehlerhaften Drucksachen in einer Druckmaschine
JPH08287221A (ja) * 1995-04-12 1996-11-01 Canon Inc 画像処理装置及び画像処理方法
JP3723015B2 (ja) * 1999-07-26 2005-12-07 三菱電機株式会社 数値制御装置
US6614442B1 (en) * 2000-06-26 2003-09-02 S3 Graphics Co., Ltd. Macroblock tiling format for motion compensation
JP2002328883A (ja) 2001-04-27 2002-11-15 Canon Inc 情報処理装置および情報処理装置のデータ処理方法
US20040139441A1 (en) 2003-01-09 2004-07-15 Kabushiki Kaisha Toshiba Processor, arithmetic operation processing method, and priority determination method
JP2004220093A (ja) 2003-01-09 2004-08-05 Toshiba Corp プロセッサ、実行タスク決定装置及び演算処理方法
JP4389199B2 (ja) * 2003-10-01 2009-12-24 セイコーエプソン株式会社 プリンタシステム
US7683964B2 (en) * 2005-09-05 2010-03-23 Sony Corporation Image capturing apparatus and image capturing method
KR20080046515A (ko) * 2006-11-22 2008-05-27 삼성전자주식회사 콘텐츠 파일의 암호화 및 복호화 방법
JP5230096B2 (ja) * 2006-12-27 2013-07-10 キヤノン株式会社 映像音声出力装置及び映像音声出力方法

Also Published As

Publication number Publication date
US8606039B2 (en) 2013-12-10
JP2010092175A (ja) 2010-04-22
US20100086233A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
JP4482525B2 (ja) 画像形成装置
US20070139684A1 (en) Device for dynamically varying the priority of various processing in a printer
JP2009157684A (ja) 仮想化プログラム、シミュレーション装置、仮想化方法
JP2008071261A (ja) 画像処理システム及び画像処理方法
JP5534426B2 (ja) 画像形成装置およびそのプログラム
KR101519825B1 (ko) 데이터 처리 장치 및 그 제어 방법
JP5231926B2 (ja) 情報処理装置、その制御方法、及びコンピュータプログラム
JP4303732B2 (ja) 画像形成装置
JP4318664B2 (ja) 情報処理装置およびタスク実行方法
US20120320423A1 (en) Printing apparatus provided with plural processing systems for generating print data, printing method and recording medium
JP2007323393A (ja) 画像処理装置及びプログラム
JP5284076B2 (ja) 印刷装置及びその制御方法、並びにプログラム
JP4964219B2 (ja) 画像処理装置、方法及びプログラム
JP5656000B2 (ja) 画像形成装置およびそのプログラム
JP2021115764A (ja) 画像処理装置、画像処理方法
JP2016206934A (ja) 画像処理装置、画像処理方法及びプログラム
WO2018173300A1 (ja) I/o制御方法およびi/o制御システム
JP7086772B2 (ja) 画像形成装置、画像形成装置の制御方法、及び、プログラム
JP7080698B2 (ja) 情報処理装置
JP2008139968A (ja) 画像処理装置及びプログラム
JP5161682B2 (ja) 映像処理装置、その制御方法、コンピュータプログラム、及び映像処理システム
JP4920725B2 (ja) 画像処理装置及びプログラム
JP6078954B2 (ja) 画像処理装置
JP4438755B2 (ja) 画像形成装置
JP4905746B1 (ja) 描画装置、描画処理プログラム、画像出力装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5231926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151