JP5230528B2 - DA conversion circuit - Google Patents
DA conversion circuit Download PDFInfo
- Publication number
- JP5230528B2 JP5230528B2 JP2009128142A JP2009128142A JP5230528B2 JP 5230528 B2 JP5230528 B2 JP 5230528B2 JP 2009128142 A JP2009128142 A JP 2009128142A JP 2009128142 A JP2009128142 A JP 2009128142A JP 5230528 B2 JP5230528 B2 JP 5230528B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- bits
- circuit
- digital input
- input value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 45
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本発明はDA(ディジタルアナログ)変換回路に関し、特に、ディジタル入力値の下位ビットをPWM変調した上位ビットに重畳させることでパルス幅変調するDA変換回路に関する。 The present invention relates to a DA (digital analog) conversion circuit, and more particularly to a DA conversion circuit that performs pulse width modulation by superimposing a lower bit of a digital input value on an upper bit subjected to PWM modulation.
DA変換回路にはパルス振幅変調方式やパルス幅変調方式などがある。ここで、パルス幅変調方式は、PWMカウンタとローパスフィルタで構成することができ、回路構成を簡易化することができるという特徴がある。このパルス幅変調方式では、PWMカウンタによる変換周期を広げることで変換分解能を容易に上げることができる。 The DA conversion circuit includes a pulse amplitude modulation method and a pulse width modulation method. Here, the pulse width modulation method can be configured by a PWM counter and a low-pass filter, and has a feature that the circuit configuration can be simplified. In this pulse width modulation method, the conversion resolution can be easily increased by widening the conversion cycle by the PWM counter.
しかしながら、パルス振幅変調方式では、PWMカウンタによる変換周期を広げると、アナログ出力のリップル電圧が大きくなり出力精度が低下するという問題があった。一方、出力精度を確保するため、ローパスフィルタの通過帯域を下げると、アナログ出力がディジタル入力に追従できなくなり、DA変換回路の応答性が低下するという問題があった。 However, in the pulse amplitude modulation method, there is a problem that when the conversion cycle by the PWM counter is widened, the ripple voltage of the analog output increases and the output accuracy decreases. On the other hand, if the pass band of the low-pass filter is lowered in order to ensure output accuracy, there is a problem that the analog output cannot follow the digital input and the responsiveness of the DA converter circuit is lowered.
この問題を解決するために、特許文献1、2には、ディジタル入力値を上位ビットと下位ビットに分割し、上位ビットに基づいて生成したパルス幅変調パルスを所定の変換周期内に分散させるとともに、下位ビットに対応した数の単位パルスを分散されたパルス幅変調パルスに付加することで、変換周期を広げることなく変換分解能を上げる方法が提案されている。
In order to solve this problem,
しかしながら、特許文献1、2に開示された方法では、下位ビットに対応した数の単位パルスがパルス幅変調パルスに付加されるため、専用の回路やゲートアレイなどが必要となり、汎用のCPU等に搭載されているような一般的なPWMカウンタを使った方法で実現することが困難となることから、回路構成が複雑化するという問題があった。
However, in the methods disclosed in
本発明は、上記に鑑みてなされたものであって、変換周期を広げることなく変換分解能を上げるとともに、回路構成の複雑化を抑制することが可能なDA変換回路を得ることを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to obtain a DA conversion circuit capable of increasing the conversion resolution without increasing the conversion period and suppressing the complication of the circuit configuration.
上述した課題を解決し、目的を達成するために、本発明のDA変換回路は、ディジタル入力値の上位N(Nは正の整数)ビット分に基づいてパルス幅変調されたパルス幅変調パルスを生成するPWM回路と、前記ディジタル入力値の下位m(mは正の整数)ビット分に対応した数の1クロック分の単位パルスを、前記ディジタル入力値の上位Nビット分に対応した変換周期の最終の1クロック分に分散させて重畳させる重畳部とを備えることを特徴とする。 In order to solve the above-described problems and achieve the object, the DA converter circuit of the present invention uses a pulse width modulated pulse that is pulse width modulated based on the upper N bits (N is a positive integer) of the digital input value. A PWM circuit to be generated and a unit pulse for one clock corresponding to the lower m (m is a positive integer) bits of the digital input value are converted into the conversion cycle corresponding to the upper N bits of the digital input value. And a superimposing unit that superimposes the signals distributed over the last one clock.
この発明によれば、変換周期を広げることなく変換分解能を上げるとともに、回路構成の複雑化を抑制することが可能なDA変換回路を得ることが可能という効果を奏する。 According to the present invention, there is an effect that it is possible to obtain a DA conversion circuit capable of increasing the conversion resolution without increasing the conversion period and suppressing the complication of the circuit configuration.
以下に、本発明に係るDA変換回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Hereinafter, embodiments of a DA converter circuit according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
図1は、本発明に係るDA変換回路の実施の形態の概略構成を示すブロック図である。図1において、DA変換回路には、PWM回路11、重畳部20およびローパスフィルタ19が設けられている。
FIG. 1 is a block diagram showing a schematic configuration of an embodiment of a DA converter circuit according to the present invention. In FIG. 1, the DA converter circuit is provided with a
ここで、PWM回路11は、ディジタル入力値Dinの上位N(Nは正の整数)ビット分Xに基づいてパルス幅変調されたパルス幅変調パルスP(X)を生成することができる。重畳部20は、ディジタル入力値Dinの下位m(mは正の整数)ビット分Zに対応した数の1クロック分の単位パルスUを、ディジタル入力値Dinの上位Nビット分に対応した変換周期Tの最終の1クロック分に分散させて重畳させることができる。なお、1クロック分の時間をtとすると、変換周期Tは2N×tで与えることができる。ローパスフィルタ19は、重畳部20の出力からPWM回路11のキャリア周波数のリップルを除去し、アナログ出力値Aoutを出力することができる。
Here, the
具体的には、PWM回路11には、変換値レジスタ12、比較器13、14およびNビットカウンタ15が設けられている。
Specifically, the
ここで、変換値レジスタ12は、ディジタル入力値Dinの上位Nビット分Xおよび下位mビット分Zを保持することができる。比較器13は、Nビットカウンタ15によるカウント値Cと、ディジタル入力値Dinの上位Nビット分Xの値との比較結果に基づいて、パルス幅変調パルスP(X)を生成することができる。比較器14は、Nビットカウンタ15によるカウント値Cと、1カウント幅のパルスを生成する比較値Y(=2N−1)との比較結果に基づいて出力レベルが反転された反転パルスP(Y)を出力することができる。Nビットカウンタ15は、2N−1に達するまでクロック信号φに同期してカウントアップを繰り返すことができる。
Here, the
また、重畳部20には、mビットレートマルチプライヤ16、論理積回路17および論理和回路18が設けられている。
The
ここで、mビットレートマルチプライヤ16は、比較器14からの反転パルスP(Y)に同期して1クロック分の単位パルスUをディジタル入力値Dinの下位mビット分Zに対応した数だけ出力することができる。論理積回路17は、比較器14から反転パルスP(Y)が出力された時にmビットレートマルチプライヤ16から出力された1クロック分の単位パルスUを通過させることができる。論理和回路18は、比較器13にて生成されたパルス幅変調パルスP(X)と、論理積回路17を通過した単位パルスUとの論理和をとることができる。なお、PWM回路11と重畳部20の機能はCPUにて実現させるようにしてもよい。
Here, the m bit rate multiplier 16 outputs the unit pulse U for one clock in the number corresponding to the lower m bits Z of the digital input value Din in synchronization with the inversion pulse P (Y) from the
そして、PWM回路11に入力されたディジタル入力値Dinは変換値レジスタ12に保持される。そして、変換値レジスタ12からは、ディジタル入力値Dinの上位Nビット分Xが比較器13に出力され、ディジタル入力値Dinの下位mビット分Zがmビットレートマルチプライヤ16に出力される。
The digital input value Din input to the
一方、クロック信号φがNビットカウンタ15に入力されると、2N−1に達するまでクロック信号φに同期してカウントアップが繰り返され、その時のカウント値Cが比較器13、14に出力される。
On the other hand, when the clock signal φ is input to the N-
そして、ディジタル入力値Dinの上位Nビット分Xと、Nビットカウンタ15のカウント値Cとが比較器13に出力されると、ディジタル入力値Dinの上位Nビット分Xの値と、Nビットカウンタ15のカウント値Cとが比較される。そして、ディジタル入力値Dinの上位Nビット分Xの値がNビットカウンタ15のカウント値Cより小さい時は、比較器13からの出力がハイレベルにされ、ディジタル入力値Dinの上位Nビット分Xの値がNビットカウンタ15のカウント値C以上の時は、比較器13からの出力がロウレベルにされることにより、ディジタル入力値Dinの上位Nビット分Xに基づいてパルス幅変調されたパルス幅変調パルスP(X)が生成され、論理和回路18に出力される。
When the upper N bits X of the digital input value Din and the count value C of the
また、Nビットカウンタ15のカウント値Cが比較器14に出力されると、Nビットカウンタ15のカウント値Cと、2N−1という値とが比較される。そして、Nビットカウンタ15のカウント値Cが2N−1という値より小さい時は、比較器14からの出力がハイレベルにされ、Nビットカウンタ15のカウント値Cが2N−1という値に達した時に、比較器14からの出力がロウレベルにされることにより、比較器14の出力レベルが反転された反転パルスP(Y)が生成され、論理積回路17に出力されるとともに、mビットレートマルチプライヤ16のクロック入力として与えられる。
When the count value C of the N-
そして、ディジタル入力値Dinの下位mビット分Zがmビットレートマルチプライヤ16に出力されると、1クロック分の単位パルスUがディジタル入力値Dinの下位mビット分Zに対応した数だけ反転パルスP(Y)に同期して論理積回路17に出力される。
When the lower m bits Z of the digital input value Din are output to the m
そして、1クロック分の単位パルスUが論理積回路17に出力されると、比較器14から出力された反転パルスP(Y)に同期して1クロック分の単位パルスUが論理和回路18に出力される。
When the unit pulse U for one clock is output to the AND circuit 17, the unit pulse U for one clock is supplied to the
そして、パルス幅変調パルスP(X)および1クロック分の単位パルスUが論理和回路18に出力されると、パルス幅変調パルスP(X)と1クロック分の単位パルスUとの論理和がとられ、その論理和P(X、U)がローパスフィルタ19に出力される。そして、ローパスフィルタ19において、論理和回路18から出力された論理和P(X、U)よりPWM回路11のキャリア周波数のリップルが除去されることで、アナログ出力値Aoutが生成される。
When the pulse width modulation pulse P (X) and the unit pulse U for one clock are output to the
これにより、汎用CPUに搭載されているような一般的なPWM回路11にビット数の少ないmビットレートマルチプライヤ16と2つの論理素子(AND素子とOR素子)を付加することで、変換周期Tが2N×tで与えられる場合においても、2(N+m)−2mの分解能を有するアナログ出力値Aoutを得ることができる。このため、DA変換回路のコストアップを抑制しつつ、DA変換回路の高応答化および高分解能化を両立させることが可能となる。
Thus, the conversion cycle T is obtained by adding the m
また、PWM回路11の変換周期Tに重畳部20の動作周期を設定することができ、重畳部20を高速動作させる必要がなくなることから、処理時間を必要とするソフトウエアによっても重畳部20を実現することが可能となる。このため、汎用CPUとローパスフィルタ19だけでDA変換回路を実現することも可能であり、専用回路やゲートアレイなどが不要となることから、DA変換回路の高応答化および高分解能化を両立させつつ、DA変換回路のコストダウンを図ることができる。
In addition, since the operation cycle of the
図2は、本発明に係るDA変換回路の動作時の各部の波形を示すタイミングチャートである。なお、図2では、N=5、m=2とした場合を例にとった。各変換周期Tにおいて、Nビットカウンタ15によるカウント値Cは、2N−1に達するまでクロック信号φに同期してカウントアップが繰り返される。
FIG. 2 is a timing chart showing waveforms at various parts during operation of the DA converter circuit according to the present invention. In FIG. 2, the case where N = 5 and m = 2 is taken as an example. In each conversion period T, the count value C by the N-
そして、Nビットカウンタ15によるカウント値Cがディジタル入力値Dinの上位Nビット分Xの値に一致すると、比較器13からの出力がハイレベルからロウレベルに変化することで、パルス幅変調パルスP(X)が生成される。
When the count value C by the N-bit counter 15 matches the value of the upper N bits X of the digital input value Din, the output from the
また、Nビットカウンタ15のカウント値Cは、2N−1という値と比較され、Nビットカウンタ15のカウント値Cが2N−1という値に一致すると、比較器14からの出力がハイレベルからロウレベルに変化することで、反転パルスP(Y)が生成される。そして、反転パルスP(Y)が生成されると、上位5ビット分に対応した変換周期T=25の最終の1クロック分のパルス位置に、下位2ビット分に対応した数の単位パルスUが合成される。
The count value C of the N-
例えば、ディジタル入力値Dinの上位5ビット分Xが‘01111’であるものとする。そして、ディジタル入力値Dinの下位2ビット分Zが‘00’である場合、1クロック分の単位パルスUが、上位5ビット分に対応した変換周期T=25の最終の1クロック分のパルス位置に重畳されることなく、パルス幅変調パルスP(X)がローパスフィルタ19に出力される。
For example, it is assumed that the upper 5 bits X of the digital input value Din are “01111”. When the lower two bits Z of the digital input value Din are “00”, the unit pulse U for one clock is a pulse for the last one clock of the conversion cycle T = 2 5 corresponding to the upper five bits. The pulse width modulation pulse P (X) is output to the low-
また、ディジタル入力値Dinの下位2ビット分Zが‘01’である場合、1クロック分の単位パルスUがmビットレートマルチプライヤ16にて1個分だけ生成される。そして、その単位パルスUが、上位5ビット分に対応した変換周期T=25の最終の1クロック分のパルス位置に重畳されてから、パルス幅変調パルスP(X)がローパスフィルタ19に出力される。
When the lower two bits Z of the digital input value Din are “01”, only one unit pulse U for one clock is generated by the m
また、ディジタル入力値Dinの下位2ビット分Zが‘10’である場合、1クロック分の単位パルスUがmビットレートマルチプライヤ16にて2個分だけ生成される。そして、その2個分の単位パルスUが、上位5ビット分に対応した2個分の変換周期T=25の最終の1クロック分のパルス位置に分散して重畳されてから、パルス幅変調パルスP(X)がローパスフィルタ19に出力される。
When the lower two bits Z of the digital input value Din are “10”, only two unit pulses U for one clock are generated by the m
また、ディジタル入力値Dinの下位2ビット分Zが‘11’である場合、1クロック分の単位パルスUがmビットレートマルチプライヤ16にて3個分だけ生成される。そして、その3個分の単位パルスUが、上位5ビット分に対応した3個分の変換周期T=25の最終の1クロック分のパルス位置に分散して重畳されてから、パルス幅変調パルスP(X)がローパスフィルタ19に出力される。
When the lower two bits Z of the digital input value Din are “11”, only three unit pulses U for one clock are generated by the m
ただし、上述した実施の形態では、ディジタル入力値Dinの下位mビット分Zに対応した数の単位パルスUが、上位Nビット分に対応した変換周期T=2Nの最終の1クロック分のパルス位置に分散して重畳されることから、上位Nビットがすべて1の時、論理和回路18から出力された論理和P(X、U)は、下位mビットの状態によらず常にハイレベルになる。このため、アナログ出力値Aoutは飽和し、結果として2(N+m)−2mの分解能になる。
However, in the above-described embodiment, the number of unit pulses U corresponding to the lower m bits Z of the digital input value Din is the last one clock pulse of the conversion cycle T = 2 N corresponding to the upper N bits. Since all of the upper N bits are 1, the logical sum P (X, U) output from the
このため、DA変換回路として使用する場合には、アナログ出力値Aoutが飽和しない範囲にディジタル入力値Dinを設定すればよく、0から2(N+m)−2mの範囲をダイナミックレンジとして使用すればよい。 For this reason, when used as a DA converter circuit, the digital input value Din may be set in a range in which the analog output value Aout is not saturated, and if a range from 0 to 2 (N + m) −2 m is used as a dynamic range. Good.
なお、特許文献1、2の方法では、下位ビットに対応した数の単位パルスをパルス幅変調パルスに付加するため、DA変換回路の分解能は2(N+m)であり、図1の実施の形態より2mだけ分解能が高い。ただし、上位ビット数Nが下位ビット数mに比べ大きい場合は、その分解能の差はわずかであり、例えば、N=10、m=2の場合、特許文献1、2の方法では分解能が4096であるのに対して、図1の実施の形態の分解能は4092となり、その差はわずか0.1%程度である。
In the methods of
以上のように本発明に係るDA変換回路は、ディジタル入力値の下位mビット分に対応した数の1クロック分の単位パルスを、そのディジタル入力値の上位Nビット分に対応した変換周期の最終の1クロック分に分散させて重畳させることができ、変換周期を広げることなく変換分解能を上げる方法に適している。 As described above, the DA conversion circuit according to the present invention converts the unit pulse for one clock corresponding to the lower m bits of the digital input value into the final conversion cycle corresponding to the upper N bits of the digital input value. This is suitable for a method of increasing the conversion resolution without widening the conversion cycle.
11 PWM回路
12 変換値レジスタ
13、14 比較器
15 Nビットカウンタ
16 mビットレートマルチプライヤ
17 論理積回路
18 論理和回路
19 ローパスフィルタ
20 重畳部
11
Claims (3)
前記ディジタル入力値の下位m(mは正の整数)ビット分に対応した数の1クロック分の単位パルスを、前記ディジタル入力値の上位Nビット分に対応した変換周期の最終の1クロック分に分散させて重畳させる重畳部とを備え、
前記PWM回路は、
前記ディジタル入力値の上位Nビット分および下位mビット分を保持する変換値レジスタと、
クロック信号に同期して2 N −1に達するまでカウントアップを繰り返すNビットカウンタと、
前記Nビットカウンタによるカウント値と、前記ディジタル入力値の上位Nビット分の値との比較結果に基づいて、前記パルス幅変調パルスを生成する第1の比較器と、
前記Nビットカウンタによるカウント値と、2 N −1という値との比較結果に基づいて出力レベルが反転された反転パルスを出力する第2の比較器とを備え、
前記重畳部は、
前記第2の比較器からの反転パルスに同期して1クロック分の単位パルスを前記ディジタル入力値の下位mビット分に対応した数だけ出力するmビットレートマルチプライヤと、
前記第2の比較器から反転パルスが出力された時に前記mビットレートマルチプライヤから出力された1クロック分の単位パルスを通過させる論理積回路と、
前記第1の比較器にて生成された前記パルス幅変調パルスと、前記論理積回路を通過した単位パルスとを合成する論理和回路とを備える
ことを特徴とするDA変換回路。 A PWM circuit that generates a pulse width modulated pulse that is pulse width modulated based on the upper N (N is a positive integer) bits of the digital input value;
One clock unit pulse corresponding to the lower m bits (m is a positive integer) of the digital input value is used as the last one clock of the conversion cycle corresponding to the upper N bits of the digital input value. And a superimposing unit that disperses and superimposes ,
The PWM circuit is
A conversion value register for holding upper N bits and lower m bits of the digital input value;
An N-bit counter that repeats counting up to 2 N −1 in synchronization with the clock signal ;
A first comparator that generates the pulse width modulation pulse based on a comparison result between a count value by the N-bit counter and a value corresponding to upper N bits of the digital input value;
A second comparator that outputs an inverted pulse whose output level is inverted based on a comparison result between the count value of the N-bit counter and a value of 2 N −1;
The superimposing unit is
An m-bit rate multiplier that outputs a unit pulse for one clock in a number corresponding to the lower m bits of the digital input value in synchronization with the inversion pulse from the second comparator;
An AND circuit that passes a unit pulse of one clock output from the m-bit rate multiplier when an inversion pulse is output from the second comparator;
A DA conversion circuit comprising: an OR circuit that combines the pulse width modulation pulse generated by the first comparator and a unit pulse that has passed through the AND circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009128142A JP5230528B2 (en) | 2009-05-27 | 2009-05-27 | DA conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009128142A JP5230528B2 (en) | 2009-05-27 | 2009-05-27 | DA conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010278669A JP2010278669A (en) | 2010-12-09 |
JP5230528B2 true JP5230528B2 (en) | 2013-07-10 |
Family
ID=43425230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009128142A Active JP5230528B2 (en) | 2009-05-27 | 2009-05-27 | DA conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5230528B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106350649B (en) * | 2016-11-08 | 2019-01-15 | 湖南顶立科技有限公司 | A kind of equal static pressure air quenching equipment |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6385076B2 (en) * | 2014-03-04 | 2018-09-05 | ローム株式会社 | Voice coil motor drive circuit, lens module and electronic device using the same, and voice coil motor drive method |
CN111726110B (en) * | 2020-07-06 | 2024-01-30 | 中车青岛四方车辆研究所有限公司 | PWM signal generation method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57194626A (en) * | 1981-05-27 | 1982-11-30 | Mitsubishi Electric Corp | Da converter |
JPS5955623A (en) * | 1982-09-24 | 1984-03-30 | Sharp Corp | Digital/analog converting system |
JPS6245217A (en) * | 1985-08-23 | 1987-02-27 | Hitachi Tsushin Syst Kk | Pulse width modulation circuit |
JP3142033B2 (en) * | 1993-09-06 | 2001-03-07 | 富士電機株式会社 | D / A conversion circuit |
-
2009
- 2009-05-27 JP JP2009128142A patent/JP5230528B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106350649B (en) * | 2016-11-08 | 2019-01-15 | 湖南顶立科技有限公司 | A kind of equal static pressure air quenching equipment |
Also Published As
Publication number | Publication date |
---|---|
JP2010278669A (en) | 2010-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2432124B1 (en) | Pulse width modulator | |
TWI532323B (en) | Digital pulse width generator and generation method thereof | |
JP5230528B2 (en) | DA conversion circuit | |
KR20210015675A (en) | Voltage controlled oscillator based analog-to-digital converter including a maximum length sequence generator | |
US7953782B2 (en) | Digital forced oscillation by direct digital synthesis | |
JP6972660B2 (en) | Idle tone disperser and frequency ratio measuring device | |
JP3927478B2 (en) | D / A converter | |
WO2016024439A1 (en) | Analog-digital converter, electronic device, and control method for analog-digital converter | |
JP3620352B2 (en) | Multi-channel PWM digital / analog converter | |
JP4856242B2 (en) | AD converter | |
TWI469529B (en) | Fractional-n clock generator and method thereof | |
JP5883705B2 (en) | Signal generator | |
US8339160B2 (en) | Clock generating device and jitter reducing method in the clock generating device | |
US6642875B2 (en) | PWM converting circuit, D/A converter and PWM converting method with improved resolution | |
JP5176545B2 (en) | Signal measuring device | |
US20140153732A1 (en) | Signal processing | |
TW201332294A (en) | Counter based digital pulse width modulation device could scalable the resolution | |
JP2015133631A (en) | Analog-digital converter | |
JP2018101870A (en) | Digital filter, reciprocal count rate creation circuit, and physical quantity sensor | |
US20020184274A1 (en) | Sinusoid synthesis | |
JP2018074482A (en) | Waveform generation circuit or the like | |
JP5958232B2 (en) | Digital-analog converter | |
JP4065804B2 (en) | Semiconductor device | |
JP2006138822A (en) | Encoder position detecting circuit | |
JP6405149B2 (en) | D / A converter circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5230528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |