JP5228113B2 - Scrambling code generation apparatus and method in wireless communication system - Google Patents

Scrambling code generation apparatus and method in wireless communication system Download PDF

Info

Publication number
JP5228113B2
JP5228113B2 JP2011546214A JP2011546214A JP5228113B2 JP 5228113 B2 JP5228113 B2 JP 5228113B2 JP 2011546214 A JP2011546214 A JP 2011546214A JP 2011546214 A JP2011546214 A JP 2011546214A JP 5228113 B2 JP5228113 B2 JP 5228113B2
Authority
JP
Japan
Prior art keywords
scrambling code
lfsr
code generation
sequence
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011546214A
Other languages
Japanese (ja)
Other versions
JP2012516073A (en
Inventor
サン ジュン ヨン，
サン ジン ス，
ミュン チョル ユン，
Original Assignee
パンテック カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パンテック カンパニー リミテッド filed Critical パンテック カンパニー リミテッド
Publication of JP2012516073A publication Critical patent/JP2012516073A/en
Application granted granted Critical
Publication of JP5228113B2 publication Critical patent/JP5228113B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker
    • H04J13/0029—Gold
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H04J13/102—Combining codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

An apparatus and method for generating a scrambling code in a radio communication system is disclosed. In particular, an apparatus and method for generating a scrambling code using a Gold-like sequence even when m is a multiple of 4 for a length 2 m -1 of a pseudo-random sequence is disclosed. Two LFSRs (LFSR a and LFSR a') for generating the Gold-like sequence by two different polynomials of degree m are included. The LFSR a' is constructed by a reciprocal primitive polynomial of the primitive polynomial of degree m over GF(2) used to construct the LFSR a. In order to generate 2 m different scrambling codes, one fixed initial value is input to the LFSR a and different initial values of m bits are input to the LFSR a' according to system-specific information.

Description

本発明は、無線通信システムに関し、より詳細には、広帯域無線通信システムにおけるスクランブリングコード生成装置、及びそれを用いたスクランブリングコード生成方法に関する。   The present invention relates to a radio communication system, and more particularly to a scrambling code generation apparatus and a scrambling code generation method using the same in a broadband radio communication system.

擬似ランダムシーケンス（Ｐｓｅｕｄｏ‐ｒａｎｄｏｍ ｓｅｑｕｅｎｃｅ）は、無線通信システムにおけるスクランブリングコード（Ｓｃｒａｍｂｌｉｎｇ ｃｏｄｅ）など、無線通信システム内において移動端末（ＵＥ：ｕｓｅｒ ｅｑｕｉｐｍｅｎｔ）及びセル（基地局）等のシステム特化情報（Ｓｙｓｔｅｍ‐ｓｐｅｃｉｆｉｃ Ｉｎｆｏｒｍａｔｉｏｎ）を識別するために使用される。   The pseudo-random sequence (Pseudo-random sequence), such as a scrambling code (Scramble code) in the radio communication system, is system specific information (UE: user equipment) and cell (base station) etc. in the radio communication system. Used to identify System-specific Information).

前記スクランブリングコードは、各アップリンク（Ｕｐｌｉｎｋ）とダウンリンク（Ｄｏｗｎｌｉｎｋ）の物理チャネル（Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）とリファレンス信号（Ｒｅｆｅｒｅｎｃｅ Ｓｉｇｎａｌ）などの物理信号（Ｐｈｙｓｉｃａｌ Ｓｉｇｎａｌ）を、各システム特化情報に応じて設計し、送受信する際にも使用される。   The scrambling code includes a physical signal (Physical Signal) such as a physical channel (Physical Channel) and a reference signal (Reference Signal) of each uplink (Uplink) and downlink (Downlink) according to each system specific information. It is also used when designing and sending and receiving.

一般的に、ダウンリンク（ｄｏｗｎｌｉｎｋ）では、スクランブリングコードを利用して基地局を識別し、アップリンク（ｕｐｌｉｎｋ）では、これを利用して移動端末を識別する。   In general, a base station is identified using a scrambling code in the downlink, and a mobile terminal is identified using this in the uplink.

これと関連して、次世代無線通信システムにおいては、ハードウェアの複雑度を増大させることなくスクランブリングコードグループのサイズ（ｓｉｚｅ）を増やし、より多数の移動端末若しくはセルの特化識別情報のようなシステム特化情報（Ｓｙｓｔｅｍ‐ｓｐｅｃｉｆｉｃ Ｉｎｆｏｒｍａｔｉｏｎ）を識別できる方案が切実に必要とされている実情である。   In this connection, in the next-generation wireless communication system, the size of the scrambling code group is increased without increasing the hardware complexity, so that more specific identification information of mobile terminals or cells can be obtained. This is an actual situation in which a system that can identify system-specific information is urgently needed.

したがって、本発明は、無線通信システムにおいてスクランブリングコードを生成する装置及びその方法を提供しようとするものである。   Accordingly, the present invention seeks to provide an apparatus and method for generating a scrambling code in a wireless communication system.

また、本発明は、無線通信システムにおいて擬似ランダムシーケンスを生成する装置及び方法を提供しようとするものである。   The present invention also provides an apparatus and method for generating a pseudo-random sequence in a wireless communication system.

本発明は、無線通信システムにおいて、既存に比べて２倍以上大きいサイズ（ｓｉｚｅ）の大きさを有する移動端末若しくはセル等のシステム特化情報を識別するためのスクランブリングコードを生成する装置及びその方法を提供しようとするものである。
本発明は、スクランブリングコードグループのサイズ（ｓｉｚｅ）を増加させつつも、ハードウェアの複雑度を既存と同様に維持するスクランブリングコードの生成装置及びその方法を提供しようとするものである。 The present invention relates to an apparatus for generating a scrambling code for identifying system-specific information such as a mobile terminal or a cell having a size that is at least twice as large as a conventional size in a wireless communication system, and its Is to provide a method.
The present invention aims to provide a scrambling code generation apparatus and method for maintaining the hardware complexity as before while increasing the size of the scrambling code group.

本発明は、無線通信システムにおいて、ｍ次原始多項式と前記ｍ次原始多項式の逆原始多項式を利用してスクランブリングコードを生成する装置及び方法を提供しようとするものである。   The present invention is intended to provide an apparatus and method for generating a scrambling code using an m-th order primitive polynomial and an inverse primitive polynomial of the m-th order primitive polynomial in a wireless communication system.

前述の一般的な記載及び以下の詳細な記載は、例示的及び説明的なものであって、クレームされた発明の更なる説明が意図されている。   The foregoing general description and the following detailed description are exemplary and explanatory and are intended to further explain the claimed invention.

前述した目的を達成するために、本発明に係るスクランブリングコード生成装置は、無線通信システムにおいてスクランブリングコードを生成する装置であって、ｍ個のブロックを有し、ＧＦ（２）上のｍ次原始多項式（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）によって構成される第１ＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）；ｍ個のブロックを有し、前記ｍ次原始多項式の逆原始多項式（ｒｅｃｉｐｒｏｃａｌ ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）によって構成される第２ＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）；所定の初期化周期ごとに、前記第１ＬＦＳＲに固定された初期値を入力する第１初期値マッパー；初期化周期ごとに、前記第２ＬＦＳＲにｍビットの互いに異なる初期値のいずれか一つを選択して入力する第２初期値マッパー；システム特化情報のうち、情報ビットの総和が１からｍビットの間である情報の一部を根拠として、前記第２初期値マッパーを制御して、前記第２ＬＦＳＲに前記ｍビットの互いに異なる初期値のいずれか一つを入力するように制御する制御器；及び、前記第１ＬＦＳＲからの出力シーケンスと前記第２ＬＦＳＲからの出力シーケンスをモジュロ２演算によってビット対ビットで加算するモジュロ２演算器を含む。   To achieve the above object, a scrambling code generation apparatus according to the present invention is an apparatus for generating a scrambling code in a wireless communication system, has m blocks, and has m blocks on GF (2). First LFSR (Linear Feedback Shift Register) composed of a primitive primitive polynomial (Linear Feedback Shift Register); m blocks, and an inverse primitive polynomial of the m-order primitive polynomial (replicative primitiveLimF) Feedback Shift Register); a first initial value mapper that inputs an initial value fixed to the first LFSR for each predetermined initialization period; the second LFS for each initialization period A second initial value mapper that selects and inputs any one of m bits of different initial values; a part of information whose total sum of information bits is between 1 and m bits among system specific information As a basis, a controller that controls the second initial value mapper to input one of the m-bit different initial values to the second LFSR; and an output sequence from the first LFSR And a modulo-2 arithmetic unit for adding the output sequence from the second LFSR bit-by-bit by modulo-2 arithmetic.

一方、本発明に係るスクランブリングコードの生成方法は、無線通信システムにおいてスクランブリングコードを生成するための方法であって、ＧＦ（２）上のｍ次原始多項式（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）によってｍ個のブロックを有する第１ＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）を構成し；前記ｍ次原始多項式の逆原始多項式（ｒｅｃｉｐｒｏｃａｌ ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）によってｍ個のブロックを有する第２ＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）を構成し；所定の初期化周期ごとに、固定された初期値を前記第１ＬＦＳＲへ入力して、第１出力シーケンスを生成し；初期化周期ごとに、前記第２ＬＦＳＲへｍビットの互いに異なる初期値のいずれか一つを選択して入力し、第２出力シーケンスを生成し；前記第１出力シーケンスと前記第２出力シーケンスを、モジュロ２演算によってビット対ビットで加算することを含む。   Meanwhile, a scrambling code generation method according to the present invention is a method for generating a scrambling code in a wireless communication system, and includes m blocks using an m-th primitive primitive on GF (2). A first LFSR (Linear Feedback Shift Register) having m blocks by an inverse primitive polynomial of the m-th order primitive polynomial; For each initialization period, a fixed initial value is input to the first LFSR to generate a first output sequence; for each initialization period, m bits are input to the second LFSR. Selecting and inputting one of the different initial values from each other to generate a second output sequence; adding the first output sequence and the second output sequence bit by bit by a modulo-2 operation; Including.

前記のように構成される、本発明に係るスクランブリングコードの生成装置及びその方法は、ハードウェアの複雑度を増大させることなく、より大きなサイズのスクランブリングコードを発生させることができる。   The scrambling code generation apparatus and method according to the present invention configured as described above can generate a scrambling code of a larger size without increasing hardware complexity.

例えば、本発明の実施例においては、第１ＬＦＳＲを構成するのに使用される原始多項式の逆原始多項式を利用して第２ＬＦＳＲを構成することにより、より簡便にシステムを具現することができるという長所がある。   For example, in the embodiment of the present invention, the system can be more easily realized by configuring the second LFSR using the inverse primitive polynomial of the primitive polynomial used to configure the first LFSR. There is.

特に、本発明は、擬似ランダムシーケンスを通じたスクランブリングコードを生成するにあたり、ｍ＝３１の場合のゴールド・シーケンスを用いて２３１個のスクランブリングコードを生成できる場合に比べ、本発明によりゴールド‐ライク・シーケンスを使用すれば、その２倍の２３２個のスクランブリングコードを生成することができる。 In particular, the present invention is, in generating the scrambling code through the pseudo-random sequence, compared to the case capable of generating 2 31 scrambling codes using a Gold sequence in the case of m = 31, gold by the present invention - If a like sequence is used, it is possible to generate 2 32 scrambling codes that are twice that number.

したがって、本発明は、スクランブリングコードのサイズを増加させつつも、ハードウェアの複雑度を同一水準に維持することにより、スクランブリングコードによる性能に影響を及ぼす最大交差相関値の劣化を防止することができる。   Therefore, the present invention prevents degradation of the maximum cross-correlation value that affects the performance of the scrambling code by maintaining the same level of hardware complexity while increasing the size of the scrambling code. Can do.

本発明の一実施例に係る広帯域無線通信システムのスクランブリングコード生成装置を示した構成図である。1 is a configuration diagram illustrating a scrambling code generation apparatus of a broadband wireless communication system according to an embodiment of the present invention. ｍ＝３２である場合の、図１のスクランブリングコード生成装置の構成を例示した図面である。3 is a diagram illustrating the configuration of the scrambling code generation device of FIG. 1 when m = 32. 本発明の一実施例に係る広帯域無線通信システムのスクランブリングコード生成方法を示した流れ図である。3 is a flowchart illustrating a scrambling code generation method of a broadband wireless communication system according to an embodiment of the present invention.

以下、添付された図面を参考に、本発明のいくつかの実施例について、更に十分に詳細に説明する。しかし、本発明は、いくつかの異なる形態での具現が可能であり、ここで説明する実施例に限定されない。むしろ、これらの実施形態は、本発明の開示が完全になるように完全に提供されたものであって、本発明の属する技術分野における通常の知識を有する者に本発明の開示範囲を十分に示すであろう。本願明細書において、周知の特徴及び技術は、示された実施形態を不必要に不明確にすることを避けるために省略されることがある。   Hereinafter, some embodiments of the present invention will be described in more detail with reference to the accompanying drawings. However, the present invention can be embodied in several different forms and is not limited to the embodiments described herein. Rather, these embodiments are provided so that this disclosure will be thorough, and will fully convey the scope of this disclosure to those skilled in the art to which this invention belongs. Will show. In the present specification, well-known features and techniques may be omitted to avoid unnecessarily obscuring the illustrated embodiments.

ここで使用される技術用語は、特定の実施形態を説明する目的のみであって、本願の発明の開示を限定するものでは無い。本願明細書に記載されるように、単数形「ａ」及び「ａｎ」、と「ｔｈｅ」は、文脈の前後関係から明らかに他のことを示さない限り、複数形も含むことが意図されている。更に、ａ、ａｎ等の用語は、量の限定を意味するものでは無く、むしろ、その付されたものの少なくとも一つの存在を意味する。更に、「第１」、「第２」等の用語の使用は、特定の順番を示すものでは無く、個々の要素を区別するために付け加えられる。更に、第１、第２等の用語の使用は、何らかの順番や重要性を示すのでは無く、むしろ、１つの要素を他の要素から区別するために使用される。また、本明細書で用いるところでは、用語「含む（ｃｏｍｐｒｉｓｅｓ）」及び／又は「含む（ｃｏｍｐｒｉｓｉｎｇ）」若しくは「包含する（ｉｎｃｌｕｄｅｓ）」及び／又は「を含む（ｉｎｃｌｕｄｉｎｇ）」は、言及された特徴、領域、整数、ステップ、操作、要素、及び／又は成分を具体的に記載する。しかし、これらの用語は、一つ以上の他の特徴、領域、整数、ステップ、操作、要素、成分及び又はその群を排除しない。   The terminology used herein is for the purpose of describing particular embodiments only and is not intended to limit the disclosure of the present invention. As described herein, the singular forms “a” and “an”, and “the” are intended to include the plural forms as well, unless the context clearly indicates otherwise. Yes. Furthermore, the terms a, an and the like do not imply a limit on the amount, but rather the presence of at least one of its annexes. Furthermore, the use of terms such as “first”, “second”, etc. does not indicate a particular order, but is added to distinguish individual elements. Furthermore, the use of terms such as first, second, etc. does not indicate any order or importance, but rather is used to distinguish one element from another. Also, as used herein, the terms “comprises” and / or “comprising” or “includes” and / or “including” include the features mentioned. , Region, integer, step, operation, element, and / or component. However, these terms do not exclude one or more other features, regions, integers, steps, operations, elements, components and / or groups thereof.

異なるように定義されていない限り、本願明細書で用いられる全ての用語（技術的及び科学的用語を含む）は、本発明の分野における当業者に一般的に理解されるのと同じ意味を持つ。通常使用される辞書で定義される用語等の用語は、関連する技術及び本願明細書の開示の前後の文脈における意味と整合するように解釈されるべきであって、明確に定義されていない限り、理想的な或いは過度に文語的に解釈されるものでは無い。
図面において、同じ数字の参照符号は、同じ要素を示す。図面において、その形状、サイズ及び領域等は、明確さのために誇張されることがある。 Unless defined differently, all terms used herein (including technical and scientific terms) have the same meaning as commonly understood by one of ordinary skill in the art in the field of the invention. . Terms such as those defined in commonly used dictionaries should be construed in a manner consistent with the meaning of the relevant technology and context before and after the disclosure of this application, and unless otherwise clearly defined It is not an ideal or overly literary interpretation.
In the drawings, like reference numerals indicate like elements. In the drawings, the shape, size, area, and the like may be exaggerated for clarity.

一般的に、スクランブリングコードは、相関特性に優れた擬似ランダムコード（ｐｓｅｕｄｏ‐ｒａｎｄｏｍ ｓｅｑｕｅｎｃｅ）を基盤として生成される。知られている代表的な擬似ランダムコードとしては、ｍ‐シーケンス、ＧＭＷシーケンス、Ｌｅｇｅｎｄｒｅシーケンスなどがある。前記ｍ‐シーケンスの場合、ＧＦ（２）上のｍ次原始多項式（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）に変換することができ、ＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）を利用して実施することができる。   Generally, the scrambling code is generated based on a pseudo-random sequence having excellent correlation characteristics. Known typical pseudo-random codes include an m-sequence, a GMW sequence, and a Legendre sequence. In the case of the m-sequence, the m-sequence can be converted into a primitive polynomial on GF (2), and can be implemented using an LFSR (Linear Feedback Shift Register).

一例として、ｍ‐シーケンスのような擬似ランダムコードの場合、最適の周期的自己相関（ｏｐｔｉｍａｌ ｐｅｒｉｏｄｉｃ ａｕｔｏ‐ｃｏｒｒｅｌａｔｉｏｎｓ）を有している。しかし、一つのｍ‐シーケンスのみでは、シーケンスのサイズ（ｓｉｚｅ）が１であるため、交差相関（ｃｒｏｓｓ‐ｃｏｒｒｅｌａｔｉｏｎｓ）の優れた（最大交差相関値が低く、交差相関の種類が少ない）複数の異なるランダムコードを要求するスクランブリングコードとして利用するには限界がある。   As an example, in the case of a pseudo-random code such as an m-sequence, it has optimal periodic auto-correlation. However, since only one m-sequence has a sequence size of 1, the cross-correlation is excellent (the maximum cross-correlation value is low and the number of types of cross-correlation is different). There is a limit to using it as a scrambling code for requesting a random code.

したがって、通常、擬似ランダムコードを数学的に連繋してサイズがＭである複数の異なるランダムコードを生成し、スクランブリングコードとして使用している。   Therefore, usually, pseudo random codes are mathematically linked to generate a plurality of different random codes having a size M and used as scrambling codes.

その中で、無線通信システムにおいて最も広く利用されている方法が、２つのｍ‐シーケンスを数学的に連繋し、その結果として生成されるゴールド・シーケンス（Ｇｏｌｄ ｓｅｑｕｅｎｃｅ）を利用して、スクランブリングコードを生成する方法である。   Among them, the most widely used method in a wireless communication system is to scramble two m-sequences mathematically and use the resulting gold sequence as a scrambling code. Is a method of generating

最近では、無線通信システムの発達にともない、より多くの移動端末及びセル等のシステム特化情報を識別するために、より大きなサイズの、互いに異なるスクランブリングコードグループが要求されている。   Recently, with the development of wireless communication systems, different sizes of different scrambling code groups have been required to identify system specific information such as more mobile terminals and cells.

第３世代ＩＭＴ‐２０００（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ‐２０００）の標準のうち最も有力な標準の一つであるＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）基盤から発展した３ＧＰＰ ＷＣＤＭＡ（３ＧＰＰ Ｗｉｄｅｂａｎｄ ＣＤＭＡ）システムにおいては、ｍ＝２５の場合のゴールド・シーケンスを利用して、２５ビットのシステム特化情報を識別するスクランブリングコードを使用している。   The 3GPP WCDMA (3GPP Wideband CDMA) system developed from the GSM (Global System for Mobile communication) base, which is one of the most powerful standards of the third generation IMT-2000 (International Mobile Telecommunications-2000) standard. A scrambling code for identifying 25-bit system-specific information is used by using a gold sequence when = 25.

以降、第３世代ＷＣＤＭＡ方式から発展した３．９Ｇ（Ｐｒｅ‐４Ｇ）ＬＴＥシステムの場合、草創期の標準化過程よりも十分な情報識別のために非常に大きなサイズを有するスクランブリングコードを生成する方法が提案されたことがある。   Thereafter, in the case of the 3.9G (Pre-4G) LTE system developed from the third generation WCDMA system, a method of generating a scrambling code having a very large size for sufficient information identification than the standardization process in the early days Has been proposed.

しかし、前記提案されたスクランブリングコードとしてｍ＝４０或いはｍ＝５０以上の場合のゴールド・シーケンスを使用して、４０〜５０ビット以上の移動端末及びセル等のシステム特化情報を識別する場合、直列に構成される多数のＬＦＳＲ内ブロック（ｂｌｏｃｋ ｏｒ ｂｏｘ）により、ハードウェアの複雑度（ｈａｒｄｗａｒｅ ｃｏｍｐｌｅｘｉｔｙ）が大きくなるという短所がある。   However, when identifying the system specific information such as mobile terminal and cell of 40-50 bits or more using the gold sequence when m = 40 or m = 50 or more as the proposed scrambling code, There is a disadvantage in that hardware complexity is increased due to a large number of blocks in LFSR configured in series.

これを勘案して、３ＧＰＰ ＬＴＥの物理階層部分初期標準（ＴＳ３６．２１１‐８．１．０）においては、ハードウェアの複雑度を減らすために、移動端末及びセル等のシステム特化情報を３３ビットに限定し、これをｍ＝３３の場合のゴールド・シーケンスを通じて生成されたスクランブリングコードにより識別することに合意した。しかし、前記ｍ＝３３の場合もやはり、ハードウェアの３２ビットアーキテクチャ（ＨＷ ｂａｓｅｄ ｏｎ ｔｈｅ ３２ｂｉｔ ａｒｃｈｉｔｅｃｔｕｒｅ）を考慮した場合、依然として、ハードウェアの複雑度の側面において大きな欠点がある。   In consideration of this, in the 3GPP LTE physical layer partial initial standard (TS36.211-8.1.0), in order to reduce the hardware complexity, system specific information such as a mobile terminal and a cell is set to 33. It was agreed to limit to bits and identify this by the scrambling code generated through the gold sequence when m = 33. However, in the case of m = 33, there is still a major drawback in terms of hardware complexity when considering a hardware 32-bit architecture (HW based on the 32-bit architecture).

一方、ｍ＝３２以下のゴールド・シーケンスが考慮されていたが、ｍ＝３２の場合、ｍが４の倍数でゴールド・シーケンスが存在しないため、ｍ＝３１の場合のゴールド・シーケンスを通じて生成されたスクランブリングコードにより移動端末及びセル等のシステム特化情報を識別することについて決定されている。   On the other hand, a gold sequence with m = 32 or less was considered. However, when m = 32, m is a multiple of 4 and there is no gold sequence, so that the gold sequence is generated through the gold sequence when m = 31. It has been decided to identify system specific information such as mobile terminals and cells by scrambling codes.

すなわち、より多くの情報識別のために大きなサイズを有するスクランブリングコードの集合が要求されているが、現在のシステムにおいては、ハードウェアの複雑度を考慮して、最小限の移動端末及びセル等のシステム特化情報を識別することが決定されている。そのために、ｍ＝３１の場合のゴールド・シーケンスを利用して、スクランブリングコードを生成する方法が採択された。   That is, a set of scrambling codes having a large size is required for more information identification. However, in the current system, a minimum number of mobile terminals and cells are considered in consideration of hardware complexity. It has been decided to identify system specific information. Therefore, a method of generating a scrambling code using a gold sequence in the case of m = 31 has been adopted.

しかしながら、第４世代ＩＭＴ‐Ａｄｖａｎｃｅｄのような次世代広帯域無線通信システムは、周波数帯域が広帯域化され、ピコセル（Ｐｉｃｏ Ｃｅｌｌ）やフェムトセル（Ｆｅｍｔｏ Ｃｅｌｌ）のように、セル半径が小さくなるとともに、より多数の異なるスクランブリングコードが必要となる。   However, the next-generation broadband wireless communication system such as the fourth generation IMT-Advanced has a wider frequency band, and, like a pico cell or a femto cell, the cell radius becomes smaller and more. A number of different scrambling codes are required.

それゆえ、こうした次世代広帯域無線通信システムにおいては、移動端末及びセル等のシステム特化情報を識別するために従来の限定的なビット数が必然的に増加せざるを得ない実情である。   Therefore, in such a next-generation broadband wireless communication system, the conventional limited number of bits inevitably increases in order to identify system-specific information such as mobile terminals and cells.

また、そのためには、従来の方法では、ハードウェアの３２ビット構造を勘案することを放棄して、ハードウェアの複雑度を甘受しつつ、ｍが３２よりも大きい場合のゴールド・シーケンスを考慮せざるを得ないという実情である。   For this purpose, the conventional method abandons the consideration of the 32-bit structure of hardware, accepts the complexity of hardware, and considers the gold sequence when m is larger than 32. It is the fact that it must be.

これと関連して、本発明は、従来に比べ、同一のハードウェアの複雑度を保ちつつ、スクランブリングコードグループのサイズ（ｓｉｚｅ）を増加させ、より多くの移動端末及びセル等のシステム特化情報を識別することのできる方案を提案しようとするものである。   In this connection, the present invention increases the size of the scrambling code group while maintaining the same hardware complexity as compared with the conventional system, and more system specialization such as mobile terminals and cells. It is intended to propose a method that can identify information.

まず、ゴールド・シーケンスを使用してスクランブリングコードを生成する過程を説明すると、次のとおりである。   First, a process of generating a scrambling code using a gold sequence will be described as follows.

ｍ‐シーケンスは、ＧＦ（２）上のｍ次原始多項式（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）によって作ることができ、ｍ‐シーケンスを生成するためのｍ次原始多項式は、一つのＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）を利用して容易に具現することができる。   The m-sequence can be generated by a primitive polynomial on GF (2), and the m-order primitive polynomial for generating the m-sequence uses one LFSR (Linear Feedback Shift Register). And can be easily implemented.

一つのＬＦＳＲａを通じて生成されるｍ‐シーケンスxa(i)は、式１の原始多項式によって生成される。
The m-sequence x a (i) generated through one LFSRa is generated by the primitive polynomial of Equation 1.

ＬＦＳＲｂは、xa(i)と異なるｍ‐シーケンスxb(i)を生成し、xb(i)は、ＬＦＳＲｂを通じて具現される式２の原始多項式によって生成される。
LFSRb generates different from x a (i) m- sequence x b (i), x b (i) is generated by a primitive polynomial of equation 2 is implemented through LFSRb.

例えば、ｍ＝５の場合、合計６つの原始多項式が存在する。そのうち２つの原始多項式としてha(x)=x5+x2+1とhb(x)=x5+x4+x3+x2+1をそれぞれ選択し、ＬＦＳＲａとＬＦＳＲｂを式１，２で表される２つの原始多項式を利用して具現すると、長さが２５−１＝３１である、２つの互いに異なるｍ‐シーケンスｘａ＝（００００１００１０１１００１１１１１０００１１０１１１０１０１）とｘｂ＝（０００１０１０１１０１００００１１００１００１１１１１０１１１）をそれぞれ生成することができる。 For example, when m = 5, there are a total of six primitive polynomials. Of these, h a (x) = x 5 + x 2 +1 and h b (x) = x 5 + x 4 + x 3 + x 2 +1 are selected as two primitive polynomials, respectively, and LFSRa and LFSRb are expressed by Equation 1. , 2, 2 different m-sequences having a length of 2 5 -1 = 31, x a = (000010010011100111110001101110101) and x b = (000101101100001100100111110111) Each can be generated.

ゴールド・シーケンスは、任意のｍ‐シーケンスのプリファードペア（ｐｒｅｆｅｒｒｅｄ ｐａｉｒ）から生成される。ここで、シーケンスａは、周期N=2m-1を有する任意のｍ‐シーケンスと仮定する。このとき、ｍが２のべき乗の形ではない場合について、シーケンスｂは、m/gcd(m,k)が奇数である任意のｋについてサンプラーf=2k+1やf=22k-2k-1を有し、シーケンスａからサンプリングされたシーケンスである。 The gold sequence is generated from an arbitrary m-sequence preferred pair. Here, the sequence a is assumed to be an arbitrary m-sequence having a period N = 2 m −1. At this time, for the case where m is not a power of 2, the sequence b is a sampler f = 2 k +1 or f = 2 2k -2 k for any k for which m / gcd (m, k) is an odd number. A sequence sampled from sequence a.

このような場合、周期N=2m-1を有する２つのｍ‐シーケンスａとｂは、３値（ｔｈｒｅｅ ｖａｌｕｅｄ）の交差相関値（ｃｒｏｓｓ‐ｃｏｒｒｅｌａｔｉｏｎ）を有する。このとき、シーケンスａとｂをｍ‐シーケンスのプリファードペア（ｐｒｅｆｅｒｒｅｄ ｐａｉｒ ｏｆ ｍ‐ｓｅｑｕｅｎｃｅ）という。４の倍数でないすべてのｍについて、サンプラーf=1+2[(m+2)/2]である場合、ｍ‐シーケンスのプリファードペアが常に存在することになる。 In such a case, the two m -sequences a and b having the period N = 2 m −1 have three-valued cross-correlation values. At this time, the sequences a and b are referred to as an m-sequence preferred pair of m-sequence. For every m that is not a multiple of 4, if the sampler f = 1 + 2 [(m + 2) / 2] , there will always be an m-sequence preferred pair.

ｍ‐シーケンスのプリファードペアａとｂについて、ゴールド・シーケンスG(a,b)は、次の式により表される。
For an m-sequence preferred pair a and b, the gold sequence G (a, b) is represented by the following equation:

ここで、Tは、遅延演算（Ｓｈｉｆｔ Ｏｐｅｒａｔｏｒ）を、┼は、モジュロ（Ｍｏｄｕｌａｒ）２演算を意味する。G(a,b)は、周期N=2m-1を有するM=2m+1個の互いに異なるシーケンスを含む。このとき、通常、Mをシーケンス集合のサイズ（Ｓｉｚｅ）と呼ぶ。 Here, T means a delay operation (Shift Operator), and ┼ means a modulo 2 operation. G (a, b) includes M = 2 m +1 different sequences with period N = 2 m −1. At this time, M is usually referred to as a sequence set size (Size).

前記G(a,b)は、多項式（ｐｏｌｙｎｏｍｉａｌ）h(x)=ha(x)・hb(x)によって生成することができ、ha(x)とhb(x)は、前述した式１と式２で表されたものと同様、それぞれｍ‐シーケンスａとｂを生成する原始多項式に該当する。 The G (a, b) can be generated by a polynomial h (x) = h a (x) · h b (x), where h a (x) and h b (x) Similar to those expressed by Equation 1 and Equation 2 above, it corresponds to a primitive polynomial for generating m-sequences a and b, respectively.

したがって、ゴールド・シーケンスG(a,b)は、まず、任意の４の倍数ではないｍについて、最も簡単な（多項式の項数が最も少ない）原始多項式ha(x)からｍ‐シーケンスａを生成し、サンプラーfでシーケンスaをサンプリングして、２つのシーケンスaとbがｍ‐シーケンスのプリファードペア（ｐｒｅｆｅｒｒｅｄ ｐａｉｒ ｏｆ ｍ‐ｓｅｑｕｅｎｃｅ）となるように、原始多項式hb(x)を有するｍ‐シーケンスｂを生成する。 Therefore, Gold sequence G (a, b), first, for not a multiple of any 4 m, the simplest (and most small number of terms of the polynomial) m-sequence a from the primitive polynomial h a (x) M- with a primitive polynomial h b (x) such that the sequence a is sampled by the sampler f and the two sequences a and b are the preferred pair of m-sequences. A sequence b is generated.

プリファードペア（ｐｒｅｆｅｒｒｅｄ ｐａｉｒ ｏｆ ｍ‐ｓｅｑｕｅｎｃｅ）をなす２つのｍ‐シーケンスａとｂを通じてゴールド・シーケンスG(a,b)を生成するプロセスは、２つのＬＦＳＲを有する装置によって具現することができる。すなわち、ＬＦＳＲａとＬＦＳＲｂはｍ‐シーケンスａとｂをそれぞれ生成する装置であり、２つのｍ‐シーケンスａとｂは、モジュロ２演算器を通じてビット対ビットで加算される。   The process of generating a gold sequence G (a, b) through two m-sequences a and b forming a preferred pair of m-sequence can be implemented by a device having two LFSRs. That is, LFSRa and LFSRb are devices that generate m-sequences a and b, respectively, and the two m-sequences a and b are added bit by bit through a modulo-2 arithmetic unit.

このとき、式３に見られるように、互いに異なるゴールド・シーケンスの生成は、固定されたシーケンスaにシーケンスbをT分だけ循環（ｓｈｉｆｔ）させたシーケンスをモジュロ２演算によりビット対ビットで加算する。これは、シーケンスaをなすＬＦＳＲａの各ブロックの初期化値を固定し、シーケンスbをなすＬＦＳＲｂの各ブロックの初期化値を変化させることによって、実施できる。   At this time, as can be seen from Equation 3, to generate different gold sequences, a sequence obtained by circulating the sequence b through the fixed sequence a by T is added bit by bit by modulo-2 operation. . This can be implemented by fixing the initialization value of each block of the LFSRa forming the sequence a and changing the initialization value of each block of the LFSRb forming the sequence b.

すなわち、前記例として挙げたｂ＝（０００１０１０１１０１００００１１００１００１１１１１０１１１）は、hb(x)=x5+x4+x3+x2+1により作成されたシーケンスであり、ＬＦＳＲの各ブロックの初期値を０００１０として入力することにより生成することができる。同様に、Tb、T2b及びT3bは、それらの初期値をそれぞれ００１０１、０１０１０及び１０１０１とすることにより、生成することができる。このようにして、ｂにおいてTN-1b(N=25-1=31)なる値は、００００１から１１１１１までの３１個の初期値と、１対１の対応をなすようになる。 That is, b = (000101010100001100100111110111) given as the above example is a sequence created by h b (x) = x 5 + x 4 + x 3 + x 2 +1, and the initial value of each block of the LFSR is 0,010 Can be generated as Similarly, Tb, T 2 b and T 3 b can be generated by setting their initial values to 00101, 01010 and 10101, respectively. In this way, the value of T N-1 b (N = 2 5 -1 = 31) in b has a one-to-one correspondence with 31 initial values from 00001 to 11111.

一方、前記ゴールド・シーケンスの方法を利用してスクランブリングコードを生成するプロセスは、次のように説明可能である。ゴールド・シーケンスG(a,b)は、次のように具現される。   Meanwhile, the process of generating the scrambling code using the gold sequence method can be described as follows. The gold sequence G (a, b) is implemented as follows.

まず、m=31について、ｍ‐シーケンスａを６９，２７３，６６６個の原始多項式のうち最も簡単な原始多項式の一つであるha(x)=x31+x3+1により生成する。また、サンプラーf=2k+1=3(k=1)でシーケンスaをサンプリングして、シーケンスaとプリファードペアとなるように原始多項式hb(x)=x31+x3+x2+x+1を有するｍ‐シーケンスｂを生成する。このとき、ｍ‐シーケンスａの初期値（ｉｎｉｔｉａｌ ｖａｌｕｅ）には、＜０，０，０，…，０，０，１＞を固定的に代入し、ｍ‐シーケンスｂの初期値には、＜０，０，０，…，０，０，０＞から＜１，１，１，…，１，１，１＞までの３１ビットからなる特定の値を代入する。つまり、ｍ‐シーケンスｂの３１ビットに該当する特定の初期値からモジュロ２演算器を経て生成されるゴールド・シーケンスG(a,b)は、２３１個の互いに異なるスクランブリングコードを生成するようになる。 First, for m = 31, an m-sequence a is generated with h a (x) = x 31 + x 3 +1, which is one of the simplest primitive polynomials out of 69,273,666 primitive polynomials. Also, sample sequence a with sampler f = 2 k + 1 = 3 (k = 1), and primitive polynomial h b (x) = x 31 + x 3 + x 2 + so that it becomes a preferred pair with sequence a Generate m-sequence b with x + 1. At this time, <0, 0, 0,..., 0, 0, 1> is fixedly substituted for the initial value (initial value) of m-sequence a, and the initial value of m-sequence b is < A specific value consisting of 31 bits from 0, 0, 0,..., 0, 0, 0> to <1, 1, 1,. That is, the gold sequence G (a, b) generated from the specific initial value corresponding to 31 bits of the m-sequence b through the modulo-2 arithmetic unit generates 2 31 different scrambling codes. become.

前記２３１個生成されたスクランブリングコードは、移動端末及びセル等のシステム特化情報を識別するのに使用される。 The 2 31 generated scrambling code is used to identify the system specific information such as a mobile terminal and a cell.

前述したところのように、ゴールド・シーケンス方法を利用する場合、ｍ個のブロック（ｂｌｏｃｋ ｏｒ ｂｏｘ）を有する２つのＬＦＳＲ（ｍ次の原始多項式を有するｍ‐シーケンス２つからなるＬＦＳＲａ，ｂ）により２ｍ（ｍビット）個の互いに異なるスクランブリングコードを生成することができる。周期（長さ）が２ｍ‐１のスクランブリングコード間の最大交差相関値（ｍａｘｉｍｕｍ ｃｒｏｓｓ‐ｃｏｒｒｅｌａｔｉｏｎ ｖａｌｕｅ）は、2[(m+2)/2]+1となる。 As described above, when using the gold sequence method, two LFSRs having m blocks (blocks or boxes) (LFSRa, b consisting of two m-sequences having m-order primitive polynomials) are used. 2 m (m bits) different scrambling codes can be generated. The maximum cross-correlation value between scrambling codes having a period (length) of 2 m −1 is 2 [(m + 2) / 2] +1.

前記スクランブリングコードの性能に影響を及ぼす要素としては、サイズ（Ｓｉｚｅ）、最大交差相関値（Ｍａｘ． ｃｒｏｓｓ‐ｃｏｒｒｅｌａｔｉｏｎ ｖａｌｕｅ）、周期（Ｐｅｒｉｏｄ）などがある。   Factors affecting the performance of the scrambling code include size, maximum cross-correlation value, and period.

このうちシーケンスの周期（長さ）は、現在のシステムにおいて十分に考慮可能であるため、スクランブリングコードの生成は、シーケンス間の最大交差相関値を減らすか又は維持しながら、シーケンスのサイズ（Ｓｉｚｅ）を可能な限り大きくすることにより具現可能である。   Of these, the period (length) of the sequence can be sufficiently taken into account in the current system, so that the generation of the scrambling code reduces the size of the sequence (Size) while reducing or maintaining the maximum cross-correlation value between sequences. ) Is made as large as possible.

ここで、図１に示した本発明の一実施例においては、ゴールド・シーケンスを利用してスクランブリングコードを生成する方法と比較したときに、シーケンスの周期（長さ）及びシーケンス間の最大交差相関値は同一であり、かつ、ハードウェアの複雑度もまたそのまま維持しつつ、生成可能なスクランブリングシーケンスグループのサイズを大きくすることができる技術を提供しようとする。   Here, in the embodiment of the present invention shown in FIG. 1, when compared with a method of generating a scrambling code using a gold sequence, the period (length) of the sequence and the maximum intersection between the sequences. It is an object of the present invention to provide a technique capable of increasing the size of a scrambling sequence group that can be generated while maintaining the same correlation value and maintaining the hardware complexity.

本発明の一実施例は、ゴールド・シーケンスに変形を与えたゴールド‐ライク・シーケンス（Ｇｏｌｄ‐ｌｉｋｅ Ｓｅｑｕｅｎｃｅ）を利用してスクランブリングコードを生成する。ゴールド‐ライク・シーケンスは、以下のように、大きく３つの形態により生成することができる。   In one embodiment of the present invention, a scrambling code is generated using a gold-like sequence obtained by modifying the gold sequence. Gold-like sequences can be generated in three main forms:

２つのＬＦＳＲ（ＬＦＳＲａ，ＬＦＳＲａ’）からゴールド‐ライク・シーケンスを生成する場合、第２のＬＦＳＲ（ＬＦＳＲａ’）を具現するのに使用されるサンプラーの観点から見れば、ゴールド‐ライク・シーケンスを利用してスクランブリングコードを生成する第一の方法は、ゴールド・シーケンスの方式と同様である。   When generating a gold-like sequence from two LFSRs (LFSRa, LFSRa ′), the gold-like sequence is used from the viewpoint of the sampler used to implement the second LFSR (LFSRa ′). Thus, the first method for generating the scrambling code is the same as the gold sequence method.

すなわち、ゴールド・シーケンスG(a,b)は、２つのシーケンスaとbがｍ‐シーケンスのプリファードペア（ｐｒｅｆｅｒｒｅｄ ｐａｉｒ ｏｆ ｍ‐ｓｅｑｕｅｎｃｅ）となるように原始多項式hb(x)を有するｍ‐シーケンスｂを生成し、前述の式３と同じ方法で生成することができる。ここで、任意の４の倍数でないｍについて、最も簡単な原始多項式ha(x)からｍ‐シーケンスａを生成し、サンプラーf=1+2[(m+2)/2]によりシーケンスaをサンプリングする。 That is, the gold sequence G (a, b) is an m-sequence with a primitive polynomial h b (x) such that the two sequences a and b are a preferred pair of m-sequences. b can be generated and generated in the same manner as Equation 3 above. Here, for any m that is not a multiple of 4, m-sequence a is generated from the simplest primitive polynomial h a (x), and sequence a is given by sampler f = 1 + 2 [(m + 2) / 2] Sampling.

同一のサンプラーf=1+2[(m+2)/2]によりｍが４の倍数のときに前記プロセスを実行する場合、生成される２つのシーケンスaとbは、ｍ‐シーケンスのプリファードペアではない。ゆえに、前述した式３と同じ方法で、ゴールド・シーケンスを生成することはできない。 When the above process is executed when m is a multiple of 4 with the same sampler f = 1 + 2 [(m + 2) / 2], the two sequences a and b generated are m-sequence preferred pairs. is not. Therefore, the gold sequence cannot be generated in the same manner as the above-described equation 3.

しかし、４の倍数であるすべてのｍについても、下記式４のような形態により、各ＬＦＳＲから生成されるシーケンスを組み合わせてスクランブリングコードを生成する場合には、ゴールド‐シーケンスの方法と比較したとき、同一のシーケンス長とシーケンスサイズ（ｓｉｚｅ）を有しつつ、最大交差相関値まで同一のスクランブリングコードを生成することができる。
However, when all scrambling codes are generated by combining sequences generated from each LFSR in the form of the following equation 4 for all m that is a multiple of 4, it is compared with the gold-sequence method. In some cases, the same scrambling code can be generated up to the maximum cross correlation value while having the same sequence length and sequence size.

ここで、b(k)は、Tkaを同一のサンプラーfでサンプリングしたシーケンスであり、Tは、遅延演算（Ｓｈｉｆｔ Ｏｐｅｒａｔｏｒ）、┼は、モジュロ（Ｍｏｄｕｌａｒ）２演算を意味する。 Here, b (k) is a sequence obtained by sampling the T k a by the same sampler f, T, the delay calculation (Shift Operator), snare means modulo (Modular) 2 arithmetic.

式４の場合、式３と比較すると、シーケンスを組み合わせる方式、すなわち、遅延演算を行う主体と方法は互いに異なる。しかし、結局のところ、式４で表されたシーケンスを組み合わせる方式による結果値は、シーケンスbをなすＬＦＳＲｂの各ブロックの初期化値を＜０，０，０，…，０，０，０＞から＜１，１，１，…，１，１，１＞まで２ｍ個に変化させる場合と、１対１の対応をなす。 In the case of Expression 4, compared with Expression 3, the method of combining sequences, that is, the main body and the method for performing the delay calculation are different from each other. However, after all, the result value by the method of combining the sequences represented by Equation 4 is that the initialization value of each block of LFSRb forming the sequence b is <0, 0, 0,..., 0, 0, 0>. There is a one-to-one correspondence with the case of changing to <1,1,1, ..., 1,1,1> to 2 m .

それゆえ、４の倍数であるすべてのｍについて、式４を適用してシーケンスを組み合わせるが、式３のゴールド・シーケンスの方法と同様に、シーケンスaをなすＬＦＳＲａの各ブロックの初期化値は固定させて、シーケンスbｂをなすＬＦＳＲｂの各ブロックの初期化値は変化させるようになれば、ｍが４の倍数である場合を含むすべてのｍについて、スクランブリングコードを生成することができる。   Therefore, for all m that is a multiple of 4, the sequences are combined by applying Equation 4, but the initialization value of each block of LFSRa forming sequence a is fixed, as in the gold sequence method of Equation 3. If the initialization value of each block of the LFSRb forming the sequence bb is changed, scrambling codes can be generated for all m including the case where m is a multiple of 4.

一方、ゴールド‐ライク・シーケンスを利用してスクランブリングコードを生成する第２、第３の方法は、ゴールド・シーケンスやゴールド‐ライク・シーケンスを利用してスクランブリングコードを生成する第１の方法におけるサンプラーの値とは異なり、サンプラーを４の倍数であるすべてのｍについてf=1+2[(m+2)/2]として、或いは２の倍数であるすべてのｍについてサンプラーをf=-2+2mとして、第２のＬＦＳＲ（ＬＦＳＲａ’）を具現する多項式を得る。 On the other hand, the second and third methods of generating a scrambling code using a gold-like sequence are the same as the first method of generating a scrambling code using a gold sequence or a gold-like sequence. Unlike the sampler value, set the sampler to f = 1 + 2 [(m + 2) / 2] for all m that is a multiple of 4 or f = -2 for all m that is a multiple of 2. A polynomial that embodies the second LFSR (LFSRa ′) is obtained as +2 m .

そして、下記式５のような形態により、各ＬＦＳＲ（ＬＦＳＲａ，ＬＦＳＲａ’）から出てくるシーケンスを組み合わせてスクランブリングコードを生成する。
Then, a scrambling code is generated by combining sequences coming out of the respective LFSRs (LFSRa, LFSRa ′) according to a form such as the following equation (5).

ここで、Tは、遅延演算（Ｓｈｉｆｔ Ｏｐｅｒａｔｏｒ）、┼は、モジュロ（Ｍｏｄｕｌａｒ）２演算を意味する。このとき、H(a,b)とI(a,b)は、いずれも周期N=2m-1を有し、それぞれM=2m個とM=2m+1個の互いに異なるシーケンスを含む。 Here, T means a delay operation and Ｏ means a modulo 2 operation. At this time, H (a, b) and I (a, b) both have a period N = 2 m −1, and M = 2 m and M = 2 m + 1 different sequences, respectively. Including.

また、最大交差相関値は、それぞれ1+2(m+2)/2と-1+2(m+2)/2を有する。これは、ゴールド・シーケンスの方法におけるそれぞれの値とほぼ類似する。しかし、ｍが４の倍数である場合には、ゴールド・シーケンスは存在しないので、それよりも１ビット多いゴールド‐ライク・シーケンスを使用すれば、さらに２倍多くの互いに異なるスクランブリングコードを生成することができる。 The maximum cross correlation value has 1 + 2 (m + 2) / 2 and -1 + 2 (m + 2) / 2 , respectively. This is almost similar to the respective value in the Gold Sequence method. However, if m is a multiple of 4, there is no gold sequence, so using a gold-like sequence that is one bit more than that will generate twice as many different scrambling codes. be able to.

例えば、ｍ＝３２の場合、ゴールド・シーケンスは存在しないので、ｍ＝３１のゴールド・シーケンスと比較すると、ｍ＝３２のゴールド‐ライク・シーケンスを使用すれば、前記ｍ＝３１の場合の２倍の互いに異なるスクランブリングコードを生成することができるようになる。   For example, when m = 32, there is no gold sequence, so when compared to the gold sequence with m = 31, using the gold-like sequence with m = 32 is twice that with m = 31. Different scrambling codes can be generated.

特に、前述したゴールド‐ライク・シーケンスを利用してスクランブリングコードを生成する３つの方法のうち最後の方法、すなわち、サンプラーf=-2+2mを使用して第２のＬＦＳＲ（ＬＦＳＲａ’）を具現する多項式を得る方法は、第１のＬＦＳＲ（ＬＦＳＲａ）を具現する原始多項式の逆原始多項式により容易に求めることができる。 In particular, the last of the three methods for generating a scrambling code using the gold-like sequence described above, ie, the second LFSR (LFSRa ′) using the sampler f = −2 + 2 m. Can be easily obtained by the inverse primitive polynomial of the primitive polynomial that implements the first LFSR (LFSRa).

例えば、ｍ＝６の場合、第１のＬＦＳＲ（ＬＦＳＲａ）を具現する原始多項式がha(x)=x6+x+1であるとき、第２のＬＦＳＲ（ＬＦＳＲａ’）は、その逆原始多項式であるha’(x)=x6+x5+1で容易に具現することができる。 For example, when m = 6, when the primitive polynomial that implements the first LFSR (LFSRa) is h a (x) = x 6 + x + 1, the second LFSR (LFSRa ′) is its inverse primitive. It can be easily realized with a polynomial h a '(x) = x 6 + x 5 +1.

以下では、本発明の実施例に係る広帯域無線通信システムのスクランブリングコード生成装置について、添付された図１及び図２を参照しつつ、詳細に説明する。   Hereinafter, a scrambling code generation apparatus of a broadband wireless communication system according to an embodiment of the present invention will be described in detail with reference to FIG. 1 and FIG.

図１は、本発明の一実施例に係る広帯域無線通信システムのスクランブリングコード生成装置を示した構成図であり、前述のゴールド‐ライク・シーケンスを利用してスクランブリングコードを生成する装置を図示したものである。   FIG. 1 is a block diagram illustrating a scrambling code generation apparatus of a broadband wireless communication system according to an embodiment of the present invention, and illustrates an apparatus for generating a scrambling code using the above-described gold-like sequence. It is a thing.

図１を参照すると、本発明の一実施例に係るスクランブリングコード生成装置は、第１初期値マッパー（Ｉｎｉｔｉａｌ ｖａｌｕｅ Ｍａｐｐｅｒ）１１２と連動するＬＦＳＲａ１１０、第２初期値マッパー１２２と連動するＬＦＳＲａ’１２０、モジュロ２演算器（Ｍｏｄｕｌａｒ ２ Ｏｐｅｒａｔｏｒ）１３０、制御器（Ｃｏｎｔｒｏｌｌｅｒ）１４０等を含む。   Referring to FIG. 1, a scrambling code generator according to an embodiment of the present invention includes an LFSRa 110 that works with a first initial value mapper 112, an LFSRa ′ 120 that works with a second initial value mapper 122, It includes a modulo 2 operator 130, a controller 140, and the like.

ｍ個のブロック（ａｍ−１，ａｍ−２，…，ａ２，ａ１，ａ０）を有するＬＦＳＲａ１１０は、ゴールド‐ライク・シーケンス（Ｇｏｌｄ‐ｌｉｋｅ ｓｅｑｕｅｎｃｅ）を生成する、互いに異なる２つのｍ次多項式（ｐｏｌｙｎｏｍｉａｌ）の一つであるＧＦ（２）上のｍ次原始多項式（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）によって具現される。第１初期値マッパー１１２は、毎初期化周期ごとに、ＬＦＳＲａ１１０に、固定された一つの初期値を入力する。 The LFSRa 110 having m blocks (a m−1 , a m−2 ,..., a 2 , a 1 , a 0 ) generates two Gold-like sequences, which are different from each other. It is embodied by an m-order primitive polynomial on GF (2), which is one of m-order polynomials. The first initial value mapper 112 inputs one fixed initial value to the LFSRa 110 at every initialization period.

ｍ個のブロック（ａ’ｍ−１，ａ’ｍ−２，…，ａ’２，ａ’１，ａ’０）を有するＬＦＳＲａ’１２０は、ゴールド‐ライク・シーケンス（Ｇｏｌｄ‐ｌｉｋｅ ｓｅｑｕｅｎｃｅ）を生成する、互いに異なる２つのｍ次多項式（ｐｏｌｙｎｏｍｉａｌ）の他の一つであるｍ次多項式によって具現される。第２初期値マッパー１２２は、毎初期化周期ごとに、ＬＦＳＲａ’１２０に、ｍビットの異なる初期値のいずれか一つを入力する。 LFSRa ′ 120 having m blocks (a ′ m−1 , a ′ m− 2 ,..., a ′ 2 , a ′ 1 , a ′ 0 ) performs a Gold-like sequence. It is embodied by an m-th order polynomial that is one of two different m-order polynomials to be generated. The second initial value mapper 122 inputs any one of m-bit different initial values to the LFSRa ′ 120 at every initialization period.

ＬＦＳＲａ１１０，ＬＦＳＲａ’１２０それぞれの内部には、毎クロック（ｃｌｏｃｋ）ごとにシフト（ｓｈｉｆｔ）演算を行うｍ個のブロック（ａｍ−１，ａｍ−２，…，ａ２，ａ１，ａ０或いはａ’ｍ−１，ａ’ｍ−２，…，ａ’２，ａ’１，ａ’０）と、モジュロ２演算器１１４，１２４が含まれる。 Each of LFSRa 110 and LFSRa ′ 120 includes m blocks (a m−1 , a m−2 ,..., A 2 , a 1 , a 0 that perform a shift operation every clock. Or a ′ m−1 , a ′ m− 2 ,..., A ′ 2 , a ′ 1 , a ′ 0 ), and modulo-2 calculators 114 and 124.

モジュロ２演算器１１４，１２４は、自身と連結されている各ブロックの状態値（ｓｔａｔｅ ｖａｌｕｅ）のすべてを毎クロック（ｃｌｏｃｋ）ごとにモジュロ２演算で加算した後、加算した値を最初のブロック（ａｍ−１又はａ’ｍ−１）にフィードバック（ｆｅｅｄｂａｃｋ）する。 The modulo 2 arithmetic units 114 and 124 add all the state values (state values) of the blocks connected to the modulo 2 arithmetic unit every clock by a modulo 2 operation, and then add the added value to the first block ( a m-1 or a ′ m-1 ).

それぞれのＬＦＳＲ１１０，１２０内において、ｍ個のブロックのうち、どのブロックがモジュロ２演算器と連結されるのかは、ゴールド‐ライク・シーケンスを生成する２つの互いに異なるｍ次多項式によって決定される。   Within each LFSR 110, 120, which of the m blocks is connected to a modulo-2 operator is determined by two different mth order polynomials that generate a Gold-like sequence.

制御器１４０は、システム特化情報のうち、その情報ビットの総和が１からｍビットの間である一部情報を根拠に、第２初期値マッパー１２２を制御して、ＬＦＳＲａ’１２０として入力されるｍビットの互いに異なる初期値を配分する役割をする。   The controller 140 controls the second initial value mapper 122 based on a part of the system specific information whose sum of information bits is between 1 and m bits, and is input as LFSRa'120. It serves to distribute different m-bit initial values.

ＬＦＳＲａ１１０とＬＦＳＲａ’１２０は、それぞれ多項式ha(x)とha’(x)によって具現することができる。このとき、それぞれの多項式において、各x項の係数（ｃｏｅｆｆｉｃｉｅｎｔ）hm-n(x)は１又は０であり、係数が１の場合には、当該ブロックは各ＬＦＳＲ１１０，１２０内にあるモジュロ２演算器（Ｍｏｄｕｌａｒ ２ Ｏｐｅｒａｔｏｒ）１１４，１２４に連結され、０の場合には連結されない。 LFSRa 110 and LFSRa ′ 120 can be implemented by polynomials h a (x) and h a ′ (x), respectively. At this time, in each polynomial, the coefficient h mn (x) of each x term is 1 or 0, and when the coefficient is 1, the block is a modulo-2 arithmetic unit in each LFSR 110, 120. It is connected to (Modular 2 Operator) 114, 124, and in the case of 0, it is not connected.

各ＬＦＳＲ１１０，１２０のモジュロ２演算器１１４，１２４は、毎クロック（ｃｌｏｃｋ）ごとに、自身と連結されたＬＦＳＲ内のブロックの状態値（ｓｔａｔｅ ｖａｌｕｅ）すべてをモジュロ２演算により加算した後、その値をそれぞれのＬＦＳＲ１１０，１２０の最初のブロックにフィードバック（ｆｅｅｄｂａｃｋ）する。   The modulo-2 calculators 114 and 124 of the LFSRs 110 and 120 add the state values (state values) of the blocks in the LFSR connected to the LFSRs 110 and 120 by the modulo-2 calculation after every clock. Are fed back to the first block of each LFSR 110, 120.

ここで、ha(x)は、上述したところのように、ｍ‐シーケンスを生成する原始多項式に該当する。多項式ha’(x)を有するシーケンスbは、サンプラーfを有し、シーケンスaからサンプリングされたシーケンスである。このとき、サンプラーfは、下記式６の３つの形態のいずれかである。
Here, h a (x) corresponds to a primitive polynomial for generating an m-sequence as described above. The sequence b having the polynomial h a ′ (x) is a sequence sampled from the sequence a having the sampler f. At this time, the sampler f is one of three forms of the following formula 6.

説明の便宜のために、ｍ‐シーケンスａを生成する複数個の原始多項式（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）のうち、最も多項式の項数が少ない多項式をha(x)として選択することができる。 For convenience of explanation, a polynomial having the smallest number of polynomial terms can be selected as h a (x) among a plurality of primitive polynomials that generate the m-sequence a.

例えば、ｍ＝３２の場合、総計６７，１０８，８６４個の原始多項式が存在し、このうち５つの項からなる、ha(x)=x32+x7+x6+x2+1、ha(x)=x32+x8+x5+x2+1、ha(x)=x30+x9+x3+x2+1等が、ＬＦＳＲａ１１０のためのha(x)として選択することができる。ここで、前記式６におけるサンプラーが第３の形態である場合、下記式７にて見られるように、ha’(x)はha(x)の逆原始多項式（ｒｅｃｉｐｒｏｃａｌ ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）で容易に生成することができる。 For example, when m = 32, there are a total of 67,108,864 primitive polynomials, of which five terms, h a (x) = x 32 + x 7 + x 6 + x 2 +1, h a (x) = x 32 + x 8 + x 5 + x 2 + 1, h a (x) = x 30 + x 9 + x 3 + x 2 +1 and the like, h a (x for LFSRa110 ) Can be selected. Here, when the sampler in Equation 6 is in the third form, as can be seen in Equation 7 below, h a ′ (x) is easily a reciprocal primitive polynomial of h a (x). Can be generated.

ＬＦＳＲａ１１０，ＬＦＳＲａ’１２０は、シーケンスaとbを生成する構成要素であり、それぞれがｍ個のブロックを有し、ＬＦＳＲａ１１０とＬＦＳＲａ’１２０から出力されるシーケンスaとbは、モジュロ２演算器１３０を通じてビット対ビットで加算されつつスクランブリングコード（Ｓｃｒａｍｂｌｉｎｇ ｃｏｄｅ）を生成するようになる。   LFSRa 110 and LFSRa ′ 120 are components that generate sequences a and b, each having m blocks, and sequences a and b output from LFSRa 110 and LFSRa ′ 120 are transmitted through modulo-2 calculator 130. A scrambling code is generated while being added bit by bit.

式７の多項式ha(x)とha’(x)は、それぞれＬＦＳＲａ１１０とＬＦＳＲａ’１２０によって表すことができる。
The polynomials h a (x) and h a ′ (x) in Equation 7 can be represented by LFSRa 110 and LFSRa ′ 120, respectively.

こうした方法で求められた多項式ha(x)とha’(x)により、それぞれＬＦＳＲａ１１０とＬＦＳＲａ’１２０を具現することができる。 The LFSRa 110 and LFSRa ′ 120 can be implemented by the polynomials h a (x) and h a ′ (x) obtained by such a method, respectively.

しかし、互いに異なるスクランブリングコードの生成は、固定されたシーケンスaにシーケンスbをT分だけ循環（ｓｈｉｆｔ）させたシーケンスをモジュロ２演算によりビット対ビットで加算することにより生成可能である。このとき、シーケンスaをなすＬＦＳＲａ１１０の各ブロックの初期化値は固定させ、シーケンスbをなすＬＦＳＲａ’１２０の各ブロックの初期化値は変化させることにより具現することができる。   However, different scrambling codes can be generated by adding a sequence obtained by cycling the sequence b to the fixed sequence a by T by a modulo 2 operation bit by bit. At this time, the initialization value of each block of the LFSRa 110 forming the sequence a can be fixed, and the initialization value of each block of the LFSRa '120 forming the sequence b can be changed.

ここで、ＬＦＳＲａ１１０の各ブロックに初期値をマッピングさせる第１初期値マッパー（Ｉｎｉｔｉａｌ ｖａｌｕｅ Ｍａｐｐｅｒ）１１２の初期値は、同一の値に固定される。ＬＦＳＲａ’１２０の各ブロックに初期値をマッピングさせる第２初期値マッパー１２２の初期値は、ｍビット（２ｍ個）の互いに異なる値に変化しつつ代入される。 Here, the initial value of the first initial value mapper 112 that maps the initial value to each block of the LFSRa 110 is fixed to the same value. The initial value of the second initial value mapper 122 that maps the initial value to each block of the LFSRa ′ 120 is substituted while changing to different values of m bits (2 m pieces).

図２は、本発明に係る、ｍ＝３２の場合におけるスクランブリングコード生成装置の構成を例示した図面である。図２は、ｍ＝３２のときに、スクランブリングコード生成装置を構成する２つのＬＦＳＲの詳細な構成を例示的に説明するためのものである。   FIG. 2 is a diagram illustrating a configuration of a scrambling code generation apparatus when m = 32 according to the present invention. FIG. 2 is a diagram for exemplifying a detailed configuration of two LFSRs constituting the scrambling code generation device when m = 32.

まず、総計６７，１０８，８６４個の原始多項式（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）のうち、多項式の項数が少ない多項式を選択する。ha(x)=x32+x7+x6+x2+1がその一例である。 First, a polynomial having a small number of polynomial terms is selected from 67, 108, 864 primitive polynomials in total. An example is h a (x) = x 32 + x 7 + x 6 + x 2 +1.

図２の実施例は、原始多項式をha(x)とし、ha(x)によりシーケンスaを生成するＬＦＳＲａ１１０を具現する。また、前記式６に示された３つの形態のサンプラーfのいずれかを有し、シーケンスaからサンプリングされた多項式ha’(x)を有するシーケンスbを利用して、ＬＦＳＲａ’１２０を具現する。 The embodiment of FIG. 2, a primitive polynomial and h a (x), to implement the LFSRa110 generating a sequence a with h a (x). The LFSRa ′ 120 is implemented by using the sequence b having any one of the three types of samplers f shown in Equation 6 and having the polynomial h a ′ (x) sampled from the sequence a. .

それぞれのＬＦＳＲ１１０，１２０のモジュロ２演算器１１４，１２４は、毎クロック（ｃｌｏｃｋ）ごとに、自身と連結されたＬＦＳＲ内のブロックの状態値（ｓｔａｔｅ ｖａｌｕｅ）すべてをモジュロ２演算により加算した後、その値をそれぞれのＬＦＳＲ１１０，１２０の最初のブロック（ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ、最上位ビット）にフィードバック（ｆｅｅｄｂａｃｋ）する。   The modulo-2 arithmetic units 114 and 124 of the LFSRs 110 and 120 add all the state values (state values) of the blocks in the LFSR connected to the LFSRs 110 and 120 by modulo-2 arithmetic every clock. The value is fed back to the first block (MSB (Most Significant Bit, most significant bit)) of each LFSR 110, 120.

毎クロック（ｃｌｏｃｋ）ごとに、それぞれのＬＦＳＲ１１０，１２０の最後のブロック（ＬＳＢ）から出てきた値xa(i)とxa’(i)は、モジュロ２演算器１１４，１２４を通じてビット対ビットで加算されるようになる。その結果として出てきたそれぞれの値を羅列したものが、一つのスクランブリングコードに該当する。 For each clock, the values x a (i) and x a ′ (i) coming from the last block (LSB) of the respective LFSRs 110, 120 are bit-to-bit through the modulo-2 arithmetic units 114, 124. Will be added. A list of the values obtained as a result corresponds to one scrambling code.

特に、式６の３つの形態のサンプラーfのうち第３の形態を使用する場合、多項式ha’(x)は、原始多項式ha(x)の逆原始多項式（ｒｅｃｉｐｒｏｃａｌ ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）により容易に得ることができる。前記において例として挙げたha(x)=x32+x7+x6+x2+1をＬＦＳＲａ１１０を具現するのに必要な原始多項式ha(x)とする場合、ＬＦＳＲａ’１２０を具現するのに必要な多項式ha’(x)は、ha(x)の逆原始多項式ha(x)=x32+x30+x26+x25+1である。 In particular, when a third embodiment of the sampler f three forms of Formula 6, the polynomial h a '(x) are readily by reverse primitive polynomial primitive polynomial h a (x) (reciprocal primitive polynomial) Can be obtained. If a h a (x) = x 32 + x 7 + x 6 + x 2 primitive polynomials required +1 to embody LFSRa110 h a (x) as examples in the above, embodies a LFSRa'120 polynomial h a '(x) necessary for is the inverse primitive polynomial h a (x) h a ( x) = x 32 + x 30 + x 26 + x 25 +1.

ここで、毎初期化周期ごとに、それぞれのＬＦＳＲ１１０，１２０内のブロックの状態値（ｓｔａｔｅ ｖａｌｕｅ）を初期化する初期値マッパー１１２，１２２は、各ＬＦＳＲ１１０，１２０にマッピングさせる初期化値として、次のような値を有する。   Here, the initial value mappers 112 and 122 for initializing the state values (state values) of the blocks in the respective LFSRs 110 and 120 are set as initialization values to be mapped to the respective LFSRs 110 and 120 for each initialization cycle. It has a value like

まず、ＬＦＳＲａ１１０のための第１初期値マッパー１１２は、特定の固定された値を毎初期化周期ごとにマッピングさせる。その値の例としては、＜０，０，０，…，０，０，１＞或いは＜１，０，０，…，０，０，０＞である。ＬＦＳＲａ’１２０のための第２初期値マッパー１２２は、＜０，０，０，…，０，０，０＞から＜１，１，１，…，１，１，１＞までの計３２ビットに該当する多様な初期化値を毎初期化周期ごとにマッピングさせる。このとき、３２ビットに対応する計２３２個の初期化値のうちどの初期化値をマッピングさせるのかは、制御器１４０によって決定される。 First, the first initial value mapper 112 for the LFSRa 110 maps a specific fixed value for each initialization period. Examples of the value are <0, 0, 0, ..., 0, 0, 1> or <1, 0, 0, ..., 0, 0, 0>. The second initial value mapper 122 for LFSRa ′ 120 has a total of 32 bits from <0, 0, 0,..., 0, 0, 0> to <1, 1, 1,. Various initialization values corresponding to are mapped for each initialization period. In this case, whether to map any initialization value of the total of 2 32 initialization values corresponding to 32 bits is determined by the controller 140.

すなわち、制御器１４０は、３２ビットに該当する移動端末またはセル等のシステム特化情報を受けて、その情報値を第２初期値マッパー１２２に入力する。   That is, the controller 140 receives system specific information such as a mobile terminal or a cell corresponding to 32 bits, and inputs the information value to the second initial value mapper 122.

それぞれのＬＦＳＲ１１０，１２０に初期値が入力される毎初期化周期は、アップリンク（ｕｐｌｉｎｋ）或いはダウンリンク（ｄｏｗｎｌｉｎｋ）の各物理チャネル（ｐｈｙｓｉｃａｌ ｃｈａｎｎｅｌ）や、各物理信号（ｐｈｙｓｉｃａｌ ｓｉｇｎａｌ）別に少しずつ異なる。それぞれ、サブフレーム（ｓｕｂｆｒａｍｅ）周期、無線フレーム（ｒａｄｉｏ ｆｒａｍｅ）周期、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）シンボル周期、コードブロック（ｃｏｄｅ ｂｌｏｃｋ）周期等が、初期化周期となり得る。   Each initialization period when the initial value is input to each of the LFSRs 110 and 120 is slightly different for each uplink (downlink) physical channel (physical channel) and each physical signal (physical signal). . Each of the subframe (subframe) period, the radio frame (radio frame) period, the OFDM (Orthogonal Frequency Division Multiplexing) symbol period, the code block (code block) period, and the like may be the initialization period.

移動端末及びセルのシステム特化情報としては、移動端末ＩＤ（ＵＥ ＩＤ）、セルＩＤ（Ｃｅｌｌ ＩＤ）、サブフレームナンバー（ｓｕｂｆｒａｍｅ ｎｕｍｂｅｒ）、ストリームＩＤ（ｓｔｒｅａｍ ＩＤ）、ＭＢＳＦＮ領域ＩＤ（ＭＢＭＳ ｏｖｅｒ Ｓｉｎｇｌｅ Ｆｒｅｑｕｅｎｃｙ Ｎｅｔｗｏｒｋ Ａｒｅａ ＩＤ）、ＯＦＤＭシンボルナンバー（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ ｓｙｍｂｏｌ ｎｕｍｂｅｒ）等がある。   The mobile terminal and cell system specific information includes mobile terminal ID (UE ID), cell ID (Cell ID), subframe number (subframe number), stream ID (stream ID), MBSFN area ID (MBMS over Single Frequency). Network Area ID), OFDM symbol number (Orthogonal Frequency Division Multiplexing symbol number), and the like.

特に、３ＧＰＰ ＬＴＥにおいて、１６ビットに区分される移動端末ＩＤ（ＵＥ ＩＤ）と、９ビットに区分されているセルＩＤ（Ｃｅｌｌ ＩＤ）の場合、システムが進化するにつれて、さらに増加し得る。   In particular, in 3GPP LTE, a mobile terminal ID (UE ID) divided into 16 bits and a cell ID (Cell ID) divided into 9 bits may further increase as the system evolves.

例として、図２のように、ハードウェアの３２ビット構造（ＨＷ ｂａｓｅｄ ｏｎ ｔｈｅ ３２ｂｉｔ ａｒｃｈｉｔｅｃｔｕｒｅ）にゴールド‐ライク・シーケンスの方法を適用する場合について見てみることとする。このような場合、同一ハードウェア構造には、ゴールド・シーケンスの方法を適用する場合に比べ、３２ビット構造を維持してハードウェアの複雑度が増加しない限度内において、２倍以上多いセルＩＤ（１０ビット、最大１０２４個）を識別することができる。   As an example, let us consider the case where the gold-like sequence method is applied to a hardware 32-bit structure (HW based on the 32-bit architecture) as shown in FIG. In such a case, the same hardware structure has more than twice as many cell IDs (up to twice the number of cell IDs as long as the 32-bit structure is maintained and the hardware complexity does not increase compared to the case of applying the gold sequence method. 10 bits, a maximum of 1024).

結果として、本発明の一実施例によれば、ゴールド‐ライク・シーケンス（Ｇｏｌｄ‐ｌｉｋｅ ｓｅｑｕｅｎｃｅ）の方法を利用して、ｍが４の倍数である場合にも、ゴールド・シーケンスの方法と類似な方法でスクランブリングコードを生成することができる。   As a result, according to one embodiment of the present invention, using the Gold-like sequence method, even if m is a multiple of 4, it is similar to the Gold sequence method. A scrambling code can be generated by the method.

特に、ｍ＝３２の場合、ハードウェアの３２ビット構造（ａｒｃｈｉｔｅｃｔｕｒｅ）を考慮した効率的な演算作業が行われ得る。ゴールド‐ライク・シーケンス（Ｇｏｌｄ‐ｌｉｋｅ ｓｅｑｕｅｎｃｅ）の方法を利用して２つのＬＦＳＲを具現する形態のうち、第３の形態を利用する場合には、第１のＬＦＳＲ（ＬＦＳＲａ）を具現するのに使用される原始多項式の逆原始多項式を利用して、第２のＬＦＳＲ（ＬＦＳＲａ’）をより簡単に具現することができる。第１のＬＦＳＲ（ＬＦＳＲａ）を具現するのに必要な原始多項式を項数が最も少ないものにする場合、第２のＬＦＳＲ（ＬＦＳＲａ’）を具現するのに必要な逆原始多項式もまた項数が少なくなる。ゆえに、このような場合、より簡単な形態のＬＦＳＲ構造でスクランブリングコード生成装置が具現され得る。   In particular, in the case of m = 32, an efficient calculation work in consideration of a hardware 32-bit architecture can be performed. Of the two forms of implementing LFSR using the Gold-like sequence method, the third form is used to implement the first LFSR (LFSRa). The second LFSR (LFSRa ′) can be more easily implemented using an inverse primitive polynomial of the primitive polynomial used. When the primitive polynomial required to implement the first LFSR (LFSRa) has the smallest number of terms, the inverse primitive polynomial required to implement the second LFSR (LFSRa ′) also has the number of terms. Less. Therefore, in such a case, the scrambling code generation apparatus can be implemented with a simpler LFSR structure.

また、ｍ＝３１の場合のゴールド・シーケンスを利用して２３１個のスクランブリングコードを生成することができるのに比べ、本発明に係るスクランブリングコードは、その２倍である２３２個のスクランブリングコードを、スクランブリングコードによる性能に影響を及ぼす最大交差相関値の劣化なしに生成することができる。また、こうした構成を通じ、セルＩＤなどの移動端末及びセル等のシステム特化情報を２倍以上さらに細分化して識別できるようになる。 Further, by using a Gold sequence in the case of m = 31 than to be able to generate two 31 scrambling codes, the scrambling code according to the present invention, 2 to 32 is twice that The scrambling code can be generated without degradation of the maximum cross correlation value that affects the performance of the scrambling code. Further, through such a configuration, mobile terminal such as cell ID and system-specific information such as cell can be further subdivided and identified.

したがって、周波数帯域が広帯域化され、ピコセル（Ｐｉｃｏ Ｃｅｌｌ）やフェムトセル（Ｆｅｍｔｏ Ｃｅｌｌ）のように、セル半径が小さくなるとともに、より多数の互いに異なるスクランブリングコードが必要とされる第４世代ＩＭＴ‐Ａｄｖａｎｃｅｄ（３ＧＰＰ ＬＴＥ‐Ａ等）のような次世代広帯域無線通信システムにおいて、ハードウェアの複雑度を増加させない範囲内で、より多くの移動端末及びセルの特化識別情報を区分することができる。   Therefore, the frequency band is widened, and the fourth generation IMT-, which requires a larger number of different scrambling codes as the cell radius becomes smaller as in the case of a pico cell or a femto cell. In a next-generation broadband wireless communication system such as Advanced (such as 3GPP LTE-A), it is possible to classify more mobile terminal and cell-specific identification information within a range that does not increase hardware complexity.

以下では、本発明の実施例に係る広帯域無線通信システムのスクランブリングコード生成方法について、添付された図３を参照しつつ、詳細に説明する。   Hereinafter, a scrambling code generation method for a broadband wireless communication system according to an embodiment of the present invention will be described in detail with reference to FIG. 3 attached.

図３は、本発明の一実施例に係る広帯域無線通信システムのスクランブリングコード生成方法を示した流れ図であり、図１の装置を利用してスクランブリングコードを生成する方法を図示している。   FIG. 3 is a flowchart illustrating a scrambling code generation method of a broadband wireless communication system according to an embodiment of the present invention, and illustrates a scrambling code generation method using the apparatus of FIG.

まず、互いに異なる２つのｍ次多項式によってＬＦＳＲａ１１０、ＬＦＳＲａ’１２０を構成する（Ｓ１１０）。ＬＦＳＲａ１１０，ＬＦＳＲａ’１２０それぞれは、図１のように、ｍ個のブロックとモジュロ２演算器１１４，１２４を有する。ゴールド‐ライク・シーケンスを生成するための互いに異なる２つのｍ次多項式により、各ＬＦＳＲ１１０，１２０内において、どのブロックがモジュロ２演算器１１４，１２４と連結されるのかが決定される。   First, LFSRa 110 and LFSRa ′ 120 are configured by two different m-order polynomials (S110). Each of LFSRa 110 and LFSRa ′ 120 includes m blocks and modulo-2 calculators 114 and 124 as shown in FIG. Two different m-th order polynomials for generating a gold-like sequence determine which blocks are connected to the modulo-2 arithmetic units 114 and 124 in each LFSR 110 and 120.

具体的に、ゴールド‐ライク・シーケンス（Ｇｏｌｄ‐ｌｉｋｅ ｓｅｑｕｅｎｃｅ）を生成する互いに異なる２つのｍ次多項式（ｐｏｌｙｎｏｍｉａｌ）を得るために、まず、ＧＦ（２）上の第１のｍ次原始多項式を選択した後、選択された第１のｍ次原始多項式によってＬＦＳＲａ１１０が構成される（Ｓ１１１）。また、サンプラーf=1+2[(m+2)/2]、或いはf=-1+2[(m+2)/2]やf=-2+2mを有し、第１のｍ次原始多項式によって生成される２進シーケンス（ｂｉｎａｒｙ ｓｅｑｕｅｎｃｅ）をサンプリングして第２のｍ次原始多項式が決定され、第２の多項式によってＬＦＳＲａ’１２０が構成される（Ｓ１１２）。 Specifically, to obtain two different m-order polynomials that generate a Gold-like sequence, first select the first m-order primitive polynomial on GF (2) After that, the LFSRa 110 is configured by the selected first m-order primitive polynomial (S111). Also, the sampler f = 1 + 2 [(m + 2) / 2] or f = -1 + 2 [(m + 2) / 2] or f = −2 + 2 m , and the first m A binary sequence generated by the second primitive polynomial is sampled to determine a second mth primitive polynomial, and LFSRa ′ 120 is configured by the second polynomial (S112).

特に、サンプラーf=-2+2mを使用してＬＦＳＲａ１１０から出力されるシーケンスaをサンプリングする場合、ＬＦＳＲａ’１２０を具現する第２のｍ次原始多項式は、第１のｍ次原始多項式の逆原始多項式となる。このような場合、第１のｍ次原始多項式をＧＦ（２）上の複数のｍ次原始多項式のうち多項式の項数が最も少ないものを選択すれば、第２のｍ次原始多項式も、項数が最も少ないものに決定される。 In particular, when sampling the sequence a output from the LFSRa 110 using the sampler f = −2 + 2 m , the second m-th order primitive polynomial that implements LFSRa ′ 120 is the inverse of the first m-th order primitive polynomial. It becomes a primitive polynomial. In such a case, if the first m-th order primitive polynomial having the smallest number of terms in the polynomial is selected from among a plurality of m-th order primitive polynomials on GF (2), the second m-th order primitive polynomial is also a term. The smallest number is determined.

それゆえ、ハードウェア構造は、より単純化され得る。この場合、第１と第２のｍ次原始多項式によって生成される２進シーケンスは、ｍ‐シーケンス（ｍ‐ｓｅｑｕｅｎｃｅ）となる。   Therefore, the hardware structure can be further simplified. In this case, the binary sequence generated by the first and second m-order primitive polynomials is an m-sequence.

その後、初期化周期が到来すると（Ｓ１２０）、制御器１４０は、第１初期値マッパー１１２を通じ、ｍ個のブロックを有するＬＦＳＲａ１１０へ一つの初期値を入力して、第１出力シーケンスxa(i)を生成する（Ｓ１３０）。 Thereafter, when the initialization period arrives (S120), the controller 140 inputs one initial value to the LFSRa 110 having m blocks through the first initial value mapper 112, and outputs the first output sequence x a (i ) Is generated (S130).

併せて、制御器１４０は、第２初期値マッパー１２２を通じ、ＬＦＳＲａ’１２０に最大ｍビットの互いに異なる初期値を入力して、第２出力シーケンスxa’(i)を生成する（Ｓ１４０）。 In addition, the controller 140 inputs different initial values of up to m bits to the LFSRa ′ 120 through the second initial value mapper 122 to generate a second output sequence x a ′ (i) (S140).

このとき、ＬＦＳＲａ１１０に入力される固定された一つの初期値は、長さがｍである、＜０，０，０，…，０，０，１＞或いは＜１，０，０，…，０，０，０＞とすることができる。ＬＦＳＲａ’１２０に入力される互いに異なる初期値は、＜０，０，０，…，０，０，０＞から＜１，１，１，…，１，１，１＞までの、長さがｍである、計２ｍ個の互いに異なる初期値のいずれか一つとすることができる。ＬＦＳＲａ’１２０に入力される最大ｍビットの互いに異なる初期値は、システム特化情報のうち、その情報ビットの総和が１からｍビットの間である一部情報を根拠に配分することができる。 At this time, one fixed initial value input to the LFSRa 110 has a length of m, <0, 0, 0,..., 0, 0, 1> or <1, 0, 0,. , 0, 0>. The different initial values input to the LFSRa ′ 120 have lengths from <0, 0, 0,..., 0, 0, 0> to <1, 1, 1,. m, which can be any one of a total of 2 m different initial values. Different initial values of the maximum m bits input to the LFSRa ′ 120 can be allocated based on partial information of the system specific information whose sum of information bits is between 1 and m bits.

具体的に、ＬＦＳＲａ’１２０に入力されるｍビットの互いに異なる初期値は、０＜Ｍ≦２ｍであるＭに対し、元素（ｅｌｅｍｅｎｔ）の個数がＭ個である前記集合Ａの部分集合の要素（ｅｌｅｍｅｎｔ）のいずれか一つとすることができる。Ｍは、＜０，０，０，…，０，０，０＞から＜１，１，１，…，１，１，１＞までの、長さがｍである、計２ｍ個の互いに異なる初期値を要素（ｅｌｅｍｅｎｔ）として有する集合Ａと、ＬＦＳＲａ’１２０に配分されるシステム特化情報の場合の数を根拠に決定される。 Specifically, the m-bit different initial values input to LFSRa'120 are M of 0 <M ≦ 2 m and the subset of the set A in which the number of elements is M. It can be any one of the elements. M is a length of m from <0,0,0, ..., 0,0,0> to <1,1,1, ..., 1,1,1>, a total of 2 m It is determined on the basis of the set A having different initial values as elements and the number of system specific information allocated to LFSRa'120.

ＬＦＳＲａ１１０から出力される第１出力シーケンスxa(i)とＬＦＳＲａ’１２０から出力される第２出力シーケンスxa’(i)は、モジュロ２演算器１３０を通じてビット対ビットで加算されつつ、最終的なスクランブリングコードを生成するようになる（Ｓ１５０）。 The first output sequence x a (i) output from the LFSRa 110 and the second output sequence x a ′ (i) output from the LFSRa ′ 120 are added together bit by bit through the modulo-2 calculator 130, and finally A scrambling code is generated (S150).

以上において説明した本発明は、本発明が属する技術分野における通常の知識を有する者にとって、本発明の技術的思想を逸脱しない範囲内において、様々な変更及び変形が可能であると理解される。
更に、本願明細書の開示の必須的な範囲から乖離しない限り、本願明細書の教示に特定の構成要素若しくは状態を適用するために、種々の変更をすることができる。従って、本願明細書の開示は、本願明細書の開示を実施するために考察されたベストモードとして開示された特定の実施形態に限定されないが、本願のクレームの範囲内にある全ての実施形態を含むことが意図されている。 It will be understood that various changes and modifications can be made to the present invention described above without departing from the technical idea of the present invention for those skilled in the art to which the present invention belongs.
In addition, various modifications may be made to apply a particular component or condition to the teachings herein without departing from the essential scope of the disclosure herein. Accordingly, the disclosure herein is not limited to the specific embodiments disclosed as the best mode contemplated for carrying out the disclosure herein, but includes all embodiments within the scope of the claims of the present application. It is intended to include.

Claims (15)

無線通信システムにおいてスクランブリングコードを生成する装置において、
ｍ個のブロックを有し、ＧＦ（２）上のｍ次原始多項式（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）によって構成される第１ＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）；
ｍ個のブロックを有し、前記ｍ次原始多項式の逆原始多項式（ｒｅｃｉｐｒｏｃａｌ ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）によって構成される第２ＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）；
所定の初期化周期ごとに、前記第１ＬＦＳＲに固定された初期値を入力する第１初期値マッパー；
前記初期化周期ごとに、前記第２ＬＦＳＲにｍビットの互いに異なる初期値のいずれか一つを選択して入力する第２初期値マッパー；
システム特化情報のうち、情報ビットの総和が１からｍビットの間である情報の一部を根拠として、前記第２初期値マッパーを制御して、前記第２ＬＦＳＲに前記ｍビットの互いに異なる初期値のいずれか一つを入力するように制御する制御器；及び、
前記第１ＬＦＳＲからの出力シーケンスと前記第２ＬＦＳＲからの出力シーケンスをモジュロ２演算によってビット対ビットで加算するモジュロ２演算器を含むことを特徴とする、スクランブリングコード生成装置。 In an apparatus for generating a scrambling code in a wireless communication system,
a first LFSR (Linear Feedback Shift Register) having m blocks and constructed by an m-th primitive polynomial on GF (2);
a second LFSR (Linear Feedback Shift Register) having m blocks and configured by an inverse primitive polynomial of the m-th order primitive polynomial;
A first initial value mapper for inputting an initial value fixed to the first LFSR for each predetermined initialization period;
A second initial value mapper that selects and inputs one of m-bit different initial values to the second LFSR for each initialization period;
Of the system specific information, the second initial value mapper is controlled on the basis of a part of the information whose sum of information bits is between 1 and m bits, and the m bits of the different initial values are set in the second LFSR. A controller controlling to input any one of the values; and
A scrambling code generation apparatus comprising: a modulo-2 calculator that adds an output sequence from the first LFSR and an output sequence from the second LFSR in a bit-to-bit manner by a modulo-2 operation. 前記初期化周期は、
アップリンク（ｕｐｌｉｎｋ）或いはダウンリンク（ｄｏｗｎｌｉｎｋ）の各物理チャネル（ｐｈｙｓｉｃａｌ ｃｈａｎｎｅｌ）や、各物理信号（ｐｈｙｓｉｃａｌ ｓｉｇｎａｌ）別に、それぞれ、サブフレーム（ｓｕｂｆｒａｍｅ）周期、無線フレーム（ｒａｄｉｏ ｆｒａｍｅ）周期、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）シンボル周期、コードブロック（ｃｏｄｅ ｂｌｏｃｋ）周期のうち少なくとも一つであることを特徴とする、請求項１記載のスクランブリングコード生成装置。 The initialization period is
Each subchannel (subframe) period, radio frame period, OFDM (Orthogonal) for each physical channel (physical channel) of each uplink (downlink) or each physical signal (physical signal). The scrambling code generation apparatus according to claim 1, wherein the scrambling code generation apparatus is at least one of a frequency division multiplexing symbol period and a code block period. 前記システム特化情報は、
アップリンク（ｕｐｌｉｎｋ）或いはダウンリンク（ｄｏｗｎｌｉｎｋ）の各物理チャネル（ｐｈｙｓｉｃａｌ ｃｈａｎｎｅｌ）や、各物理信号（ｐｈｙｓｉｃａｌ ｓｉｇｎａｌ）別に、それぞれ、移動端末ＩＤ（ＵＥ ＩＤ）、セルＩＤ（Ｃｅｌｌ ＩＤ）、サブフレームナンバー（ｓｕｂｆｒａｍｅ ｎｕｍｂｅｒ）、ストリームＩＤ（ｓｔｒｅａｍ ＩＤ）、ＭＢＳＦＮ領域ＩＤ（ＭＢＭＳ ｏｖｅｒ Ｓｉｎｇｌｅ Ｆｒｅｑｕｅｎｃｙ Ｎｅｔｗｏｒｋ Ａｒｅａ ＩＤ）、ＯＦＤＭシンボルナンバー（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ ｓｙｍｂｏｌ ｎｕｍｂｅｒ）のうち少なくとも一つ以上の情報を含むことを特徴とする、請求項１記載のスクランブリングコード生成装置。 The system-specific information is
A mobile terminal ID (UE ID), a cell ID (Cell ID), and a subframe number for each physical channel (physical channel) and physical signal (physical signal) of the uplink (downlink) or the downlink (downlink), respectively. (Subframe number), stream ID (stream ID), MBSFN area ID (MBMS over Single Frequency Network Area ID), OFDM symbol number (including at least one of the Orthogonal Frequency Division information) The scrambling code generation device according to claim 1. 前記第１ＬＦＳＲに入力される固定された初期値は、
長さがｍである、＜０，０，０，…，０，０，１＞或いは＜１，０，０，…，０，０，０＞の少なくとも一つであることを特徴とする、請求項１記載のスクランブリングコード生成装置。 The fixed initial value input to the first LFSR is:
It is at least one of <0, 0, 0,..., 0, 0, 1> or <1, 0, 0,. The scrambling code generation device according to claim 1. 前記第２ＬＦＳＲに入力されるｍビットの互いに異なる初期値のいずれか一つは、
＜０，０，０，…，０，０，０＞から＜１，１，１，…，１，１，１＞までの、長さがｍである、計２ｍ個の互いに異なる初期値を要素（ｅｌｅｍｅｎｔ）として有する集合Ａと、前記制御器によって前記第２ＬＦＳＲに配分されるシステム特化情報の場合の数を根拠に決定される０＜Ｍ≦２ｍであるＭに関して、要素（ｅｌｅｍｅｎｔ）の個数がＭ個である前記集合Ａの部分集合の要素（ｅｌｅｍｅｎｔ）のいずれか一つであることを特徴とする、請求項１記載のスクランブリングコード生成装置。 Any one of m-bit different initial values input to the second LFSR is:
<0,0,0, ..., 0,0,0> to <1,1,1, ..., 1,1,1> with a length of m, a total of 2 m different initial values With respect to a set A having elements as elements and M for which 0 <M ≦ 2 m determined based on the number of system specific information allocated to the second LFSR by the controller. 2. The scrambling code generation apparatus according to claim 1, wherein the scrambling code generation device is any one of elements of a subset of the set A having M pieces. 前記ｍは、
３２であることを特徴とする、請求項１記載のスクランブリングコード生成装置。 The m is
The scrambling code generation device according to claim 1, wherein the scrambling code generation device is 32. 前記第１ＬＦＳＲ及び前記第２ＬＦＳＲは、
ゴールド‐ライク・シーケンス（Ｇｏｌｄ‐ｌｉｋｅ ｓｅｑｕｅｎｃｅ）を生成する２つの互いに異なるｍ次多項式によって構成されることを特徴とする、請求項１記載のスクランブリングコード生成装置。 The first LFSR and the second LFSR are:
The scrambling code generation apparatus according to claim 1, wherein the scrambling code generation apparatus comprises two different m-th order polynomials for generating a Gold-like sequence. 無線通信システムにおいてスクランブリングコードを生成するための方法において、
ＧＦ（２）上のｍ次原始多項式（ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）によってｍ個のブロックを有する第１ＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）を構成するステップ；
前記ｍ次原始多項式の逆原始多項式（ｒｅｃｉｐｒｏｃａｌ ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）によってｍ個のブロックを有する第２ＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）を構成するステップ；
所定の初期化周期ごとに、前記第１ＬＦＳＲに固定された初期値を入力して第１出力シーケンスを生成するステップ；
前記初期化周期ごとに、前記第２ＬＦＳＲにｍビットの互いに異なる初期値のいずれか一つを選択して入力し、第２出力シーケンスを生成するステップ；及び、
前記第１出力シーケンスと前記第２出力シーケンスを、モジュロ２演算によってビット対ビットで加算するステップを含むことを特徴とする、スクランブリングコード生成方法。 In a method for generating a scrambling code in a wireless communication system,
Constructing a first LFSR (Linear Feedback Shift Register) having m blocks by an m-th primitive polynomial on GF (2);
Constructing a second LFSR (Linear Feedback Shift Register) having m blocks by a reciprocal primitive polynomial of the m-th order primitive polynomial;
Generating a first output sequence by inputting an initial value fixed to the first LFSR for each predetermined initialization period;
Selecting and inputting any one of m-bit different initial values to the second LFSR for each initialization period, and generating a second output sequence; and
A scrambling code generation method comprising the step of adding the first output sequence and the second output sequence bit by bit by a modulo-2 operation. 前記初期化周期は、
アップリンク（ｕｐｌｉｎｋ）或いはダウンリンク（ｄｏｗｎｌｉｎｋ）の各物理チャネル（ｐｈｙｓｉｃａｌ ｃｈａｎｎｅｌ）や、各物理信号（ｐｈｙｓｉｃａｌ ｓｉｇｎａｌ）別に、それぞれ、サブフレーム（ｓｕｂｆｒａｍｅ）周期、無線フレーム（ｒａｄｉｏ ｆｒａｍｅ）周期、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）シンボル周期、コードブロック（ｃｏｄｅ ｂｌｏｃｋ）周期のうち少なくとも一つであることを特徴とする、請求項８記載のスクランブリングコード生成方法。 The initialization period is
Each subchannel (subframe) period, radio frame period, OFDM (Orthogonal) for each physical channel (physical channel) of each uplink (downlink) or each physical signal (physical signal). The scrambling code generation method according to claim 8, wherein the scrambling code generation period is at least one of a frequency division multiplexing symbol period and a code block period. 前記第２出力シーケンスを生成するステップは、
システム特化情報のうち、情報ビットの総和が１からｍビットの間である情報の一部を根拠として、前記第２ＬＦＳＲに入力される前記ｍビットの互いに異なる初期値を制御して生成するステップを含むことを特徴とする、請求項８記載のスクランブリングコード生成方法。 Generating the second output sequence comprises:
A step of controlling and generating different initial values of the m bits input to the second LFSR based on a part of information whose total sum of information bits is between 1 and m bits among the system specific information The scrambling code generation method according to claim 8, comprising: 前記システム特化情報は、
アップリンク（ｕｐｌｉｎｋ）或いはダウンリンク（ｄｏｗｎｌｉｎｋ）の各物理チャネル（ｐｈｙｓｉｃａｌ ｃｈａｎｎｅｌ）や、各物理信号（ｐｈｙｓｉｃａｌ ｓｉｇｎａｌ）別に、それぞれ、移動端末ＩＤ（ＵＥ ＩＤ）、セルＩＤ（Ｃｅｌｌ ＩＤ）、サブフレームナンバー（ｓｕｂｆｒａｍｅ ｎｕｍｂｅｒ）、ストリームＩＤ（ｓｔｒｅａｍ ＩＤ）、ＭＢＳＦＮ領域ＩＤ（ＭＢＭＳ ｏｖｅｒ Ｓｉｎｇｌｅ Ｆｒｅｑｕｅｎｃｙ Ｎｅｔｗｏｒｋ Ａｒｅａ ＩＤ）、ＯＦＤＭシンボルナンバー（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ ｓｙｍｂｏｌ ｎｕｍｂｅｒ）のうち少なくとも一つ以上の情報を含むことを特徴とする、請求項１０記載のスクランブリングコード生成方法。 The system-specific information is
A mobile terminal ID (UE ID), a cell ID (Cell ID), and a subframe number for each physical channel (physical channel) and physical signal (physical signal) of the uplink (downlink) or the downlink (downlink), respectively. (Subframe number), stream ID (stream ID), MBSFN area ID (MBMS over Single Frequency Network Area ID), OFDM symbol number (including at least one of the Orthogonal Frequency Division information) The scrambling code generation method according to claim 10. 前記第１ＬＦＳＲに入力される固定された初期値は、
長さがｍである、＜０，０，０，…，０，０，１＞或いは＜１，０，０，…，０，０，０＞の少なくとも一つであることを特徴とする、請求項８記載のスクランブリングコード生成方法。 The fixed initial value input to the first LFSR is:
It is at least one of <0, 0, 0,..., 0, 0, 1> or <1, 0, 0,. The scrambling code generation method according to claim 8. 前記第２ＬＦＳＲに入力されるｍビットの互いに異なる初期値のいずれか一つは、
＜０，０，０，…，０，０，０＞から＜１，１，１，…，１，１，１＞までの、長さがｍである、計２ｍ個の互いに異なる初期値を要素（ｅｌｅｍｅｎｔ）として有する集合Ａと、前記制御器によって前記第２ＬＦＳＲに配分されるシステム特化情報の場合の数を根拠に決定される０＜Ｍ≦２ｍであるＭに関して、要素（ｅｌｅｍｅｎｔ）の個数がＭ個である前記集合Ａの部分集合の要素（ｅｌｅｍｅｎｔ）のいずれか一つであることを特徴とする、請求項８記載のスクランブリングコード生成方法。 Any one of m-bit different initial values input to the second LFSR is:
<0,0,0, ..., 0,0,0> to <1,1,1, ..., 1,1,1> with a length of m, a total of 2 m different initial values With respect to a set A having elements as elements and M for which 0 <M ≦ 2 m determined based on the number of system specific information allocated to the second LFSR by the controller. 9. The scrambling code generation method according to claim 8, wherein the number of elements is any one element of a subset of the set A having M pieces. 前記ｍは、
３２であることを特徴とする、請求項８記載のスクランブリングコード生成方法。 The m is
The scrambling code generation method according to claim 8, wherein the scrambling code generation number is 32. 前記第１ＬＦＳＲ及び前記第２ＬＦＳＲは、
ゴールド‐ライク・シーケンス（Ｇｏｌｄ‐ｌｉｋｅ ｓｅｑｕｅｎｃｅ）を用いて生成する２つの互いに異なるｍ次多項式によって構成されることを特徴とする、請求項８記載のスクランブリングコード生成方法。


















The first LFSR and the second LFSR are:
9. The scrambling code generation method according to claim 8, wherein the scrambling code generation method comprises two different m-th order polynomials generated using a Gold-like sequence.


















JP2011546214A 2009-01-20 2010-01-15 Scrambling code generation apparatus and method in wireless communication system Active JP5228113B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020090004682A KR100991957B1 (en) 2009-01-20 2009-01-20 Apparatus and method for scrambling sequence generation in a broadband wireless communication system
KR10-2009-0004682 2009-01-20
PCT/KR2010/000277 WO2010085066A2 (en) 2009-01-20 2010-01-15 Apparatus and method for generating scrambling codes in a radio communication system

Publications (2)

Publication Number Publication Date
JP2012516073A JP2012516073A (en) 2012-07-12
JP5228113B2 true JP5228113B2 (en) 2013-07-03

Family

ID=42356308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011546214A Active JP5228113B2 (en) 2009-01-20 2010-01-15 Scrambling code generation apparatus and method in wireless communication system

Country Status (6)

Country Link
US (1) US8559480B2 (en)
EP (1) EP2381584B1 (en)
JP (1) JP5228113B2 (en)
KR (1) KR100991957B1 (en)
CN (1) CN102282790B (en)
WO (1) WO2010085066A2 (en)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101685173B1 (en) * 2009-07-13 2016-12-12 주식회사 팬택 Method and apparatus for sequence generation in wireless communication system
CN101997570B (en) * 2009-08-12 2014-04-30 中兴通讯股份有限公司 Method and device for generating scrambler
KR101274115B1 (en) * 2009-10-06 2013-06-13 한국전자통신연구원 Scramble apparatus and operating method thereof
US8570971B2 (en) * 2011-05-06 2013-10-29 Qualcomm Incorporated Systems and methods for configuring remote radio heads
US9625603B2 (en) * 2011-05-27 2017-04-18 Halliburton Energy Services, Inc. Downhole communication applications
US9778389B2 (en) 2011-05-27 2017-10-03 Halliburton Energy Services, Inc. Communication applications
US8793295B2 (en) * 2011-07-18 2014-07-29 Lsi Corporation Method for fast calculation of the beginning of pseudo random sequences for long term evolution
WO2013070050A1 (en) 2011-11-13 2013-05-16 엘지전자 주식회사 Method and apparatus for transmitting control information in wireless communication system
KR20130080203A (en) * 2012-01-04 2013-07-12 삼성전자주식회사 Program data generating method in view of asymmetric characteristic of cell states and memory system using the same
CN103812596B (en) * 2012-11-09 2017-07-04 联芯科技有限公司 The generation method and device of pseudo-random sequence
CN103020018B (en) * 2012-12-27 2015-09-30 南京师范大学 A kind of compressed sensing Matrix Construction Method based on multidimensional pseudo-random sequence
US9792246B2 (en) * 2014-12-27 2017-10-17 Intel Corporation Lower-power scrambling with improved signal integrity
CN104682964B (en) * 2015-03-15 2017-10-24 西安电子科技大学 A kind of half determines the building method of compressed sensing calculation matrix
US10524304B2 (en) 2016-07-14 2019-12-31 Huawei Technologies Co., Ltd. MAC frame design of wake-up frame for wake-up receiver
US10445107B2 (en) * 2016-07-14 2019-10-15 Huawei Technologies Co., Ltd. Security design for a wake up frame
KR101887456B1 (en) * 2017-03-13 2018-09-06 국방과학연구소 Security-enhanced method and system for message transmission
CN107483152B (en) * 2017-08-15 2020-04-14 京信通信***（中国）有限公司 Method, device and computer readable storage medium for sending and receiving data
EP3512148B1 (en) * 2017-10-31 2021-09-22 LG Electronics Inc. Method for determining initial value of sequence in wireless communication system and device therefor
CN107846272B (en) * 2017-11-17 2021-05-25 东莞安普川自动化技术有限公司 Device and method for rapidly generating Golden sequence
WO2020177868A1 (en) * 2019-03-07 2020-09-10 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparatus for operating a constrained device
WO2021067392A1 (en) * 2019-10-01 2021-04-08 Kansas State University Research Foundation Puf-rake: a puf-based robust and lightweight authentication and key establishment protocol

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237593A (en) * 1989-05-04 1993-08-17 Stc, Plc Sequence synchronisation
DE69326681T2 (en) * 1993-04-06 2000-02-10 Hewlett Packard Co Method and apparatus for generating linear feedback shift register sequences
ZA965340B (en) * 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
US5790626A (en) * 1996-09-10 1998-08-04 Hewlett-Packard Company Bi-directional linear feedback shift register
US6556555B1 (en) * 1998-09-22 2003-04-29 J.S. Lee Associates, Inc. Method for calculating the PN generator mask to obtain a desired shift of the PN code
PL232813B1 (en) 1999-07-07 2019-07-31 Samsung Electronics Co Ltd Apparatus and method for generating scrambling code in umts mobile communication system
KR100429545B1 (en) 1999-08-17 2004-04-28 삼성전자주식회사 Method for communicating scrambling code id in mobile communication system
KR100594042B1 (en) 1999-09-22 2006-06-28 삼성전자주식회사 Apparatus and method for generating multi scrambling code in asynchronous mobile communication system
US6282230B1 (en) * 1999-09-23 2001-08-28 Texas Instruments Incorporated Block pseudo-noise generating circuit
US6353842B1 (en) * 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
US6647051B1 (en) * 1999-12-29 2003-11-11 Koninklijke Philips Electronics N.V. Zero delay mask for galois LFSR
US7895253B2 (en) * 2001-11-30 2011-02-22 Analog Devices, Inc. Compound Galois field engine and Galois field divider and square root engine and method
EP1343265B1 (en) * 2002-03-07 2006-05-31 STMicroelectronics S.r.l. A process for generating codes for CDMA communications, system and computer program
US7398287B2 (en) * 2002-08-19 2008-07-08 Analog Devices, Inc. Fast linear feedback shift register engine
US7114116B2 (en) * 2002-09-13 2006-09-26 Sun Microsystems, Inc. Accelerated Galois data integrity crosscheck system and method
FR2851385A1 (en) * 2003-02-14 2004-08-20 France Telecom Jamming code generating device for universal mobile telecommunication system communication, has restoring unit to restore protected state in primary memory of pseudo-random generator before any generation of one of M sub-codes
US7286589B1 (en) 2003-08-29 2007-10-23 National Semiconductor Corporation Method and apparatus for generation of downlink scrambling code in wideband CDMA mobile devices
US7324662B2 (en) * 2004-05-21 2008-01-29 Nanyang Technological University Method, software, and device for hiding data in binary image, while preserving image quality
WO2006085038A1 (en) * 2005-02-14 2006-08-17 France Telecom Method system and device for generation of a pseudo-random data sequence
US8289946B2 (en) * 2007-08-14 2012-10-16 Qualcomm Incorporated Reference signal generation in a wireless communication system
KR101037520B1 (en) * 2008-12-02 2011-05-26 주식회사 팬택 Method and apparatus for scrambling sequence generation in a broadband wireless communication system

Also Published As

Publication number Publication date
EP2381584A4 (en) 2014-01-22
JP2012516073A (en) 2012-07-12
KR20100085415A (en) 2010-07-29
EP2381584B1 (en) 2018-08-08
KR100991957B1 (en) 2010-11-04
US8559480B2 (en) 2013-10-15
WO2010085066A2 (en) 2010-07-29
CN102282790B (en) 2014-11-26
CN102282790A (en) 2011-12-14
EP2381584A2 (en) 2011-10-26
US20110274193A1 (en) 2011-11-10
WO2010085066A3 (en) 2010-10-21

Similar Documents

Publication Publication Date Title
JP5228113B2 (en) Scrambling code generation apparatus and method in wireless communication system
JP5230820B2 (en) Method and apparatus for generating a pseudo-random sequence in a broadband wireless communication system
JP3640923B2 (en) Scrambling code generation apparatus and method in mobile communication system
FI107094B (en) The method updates the linear feedback shift register of the code generator
Pupeza et al. Efficient generation of interleavers for IDMA
WO2004112271A1 (en) Communication device and communication method
EP1237292A2 (en) Apparatus and method for coding/decoding TFCI bits in an asynchronous CDMA communication system
JP2007151201A (en) Method and apparatus for generating stream of cipher
Hwang et al. Efficient Implementation of a Pseudorandom Sequence Generator for High‐Speed Data Communications
TWI594590B (en) Information transmission method and device
Fúster-Sabater Generation of cryptographic sequences by means of difference equations
WO2013155785A1 (en) Scrambling code generation method, apparatus and scrambling code processing apparatus
EP1111784B1 (en) A method and an electrical device for efficient multi-rate pseudo random noise (PN) sequence generation
JP3712669B2 (en) Generation of pseudo-random noise (PN) sequences controlled by self-clocking
KR100625248B1 (en) Apparatus and method for generating ranging pseudo noise code
JP5131550B2 (en) Spreading code calculation device, communication system, transmission device, reception device, and program
Wong et al. New lightweight AES S-box using LFSR
James et al. Application of residue number system in the generation of PN-sequences for CDMA systems
KR101212289B1 (en) Apparatus and method for ranging code generation in broadband wireless access communication system
KR101459044B1 (en) Apparatus and Method for Efficiently Generating OVSF Code using 2-Stage Scheme in Wireless Communication System
Ali et al. Bit distribution of binary sequence generated by trace function and Legendre symbol over sub extension field
KR100331872B1 (en) Method of generating a pilot sequences, the sequences are used for a frame synchronization
Palisetty et al. Secure OFDM based on Coupled Linear Congruential Generator and its FPGA Prototype
US8315291B2 (en) Method and apparatus for generating scrambling codes
JP2010130623A (en) Diffusion-code generator, communication system, transmitter, receiver, and program

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

R150 Certificate of patent or registration of utility model

Ref document number: 5228113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250