JP5226288B2 - Liquid crystal display device and driving circuit for liquid crystal display device - Google Patents
Liquid crystal display device and driving circuit for liquid crystal display device Download PDFInfo
- Publication number
- JP5226288B2 JP5226288B2 JP2007323728A JP2007323728A JP5226288B2 JP 5226288 B2 JP5226288 B2 JP 5226288B2 JP 2007323728 A JP2007323728 A JP 2007323728A JP 2007323728 A JP2007323728 A JP 2007323728A JP 5226288 B2 JP5226288 B2 JP 5226288B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- vcc
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 114
- 238000012423 maintenance Methods 0.000 claims description 46
- 238000001514 detection method Methods 0.000 claims description 38
- 239000010409 thin film Substances 0.000 claims description 32
- 239000003990 capacitor Substances 0.000 claims description 25
- 230000007423 decrease Effects 0.000 claims description 21
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 24
- 238000007599 discharging Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
本発明は、液晶表示装置に係り、より詳しくは、パワーオフ(power-off)時、非正常的な画像の表示が防げる液晶表示装置及び液晶表示装置用駆動回路に関する。 The present invention relates to a liquid crystal display device, and more particularly, when the power-off (power-off), relates to a liquid crystal display device and a liquid crystal display device driving circuits display abnormal images can be prevented.
一般的な液晶表示装置の画像駆動原理は、液晶の光学的異方性と分極性質を利用する。液晶は、構造が細く長いために、配列の方向性を有する光学的異方性と、電界内に置かれる場合にその大きさによって分子配列の方向性が変化する分極性質を帯びる。液晶表示装置は、液晶層を間に相互に所定距離離隔して向かい合う面で各々電界生成電極が形成される1組の透明基板で構成される液晶パネルを必然の構成要素とし、両電極間の電界変化によって液晶分子の配列方向を任意に調節して、これによる光透過率を変化させて多様な画像を表現する。 The general image driving principle of a liquid crystal display device uses the optical anisotropy and polarization properties of liquid crystal. Since the liquid crystal has a thin and long structure, it has an optical anisotropy having a directionality of the alignment and a polarization property in which the directionality of the molecular arrangement changes depending on the size when placed in an electric field. A liquid crystal display device has a liquid crystal panel composed of a pair of transparent substrates each having an electric field generating electrode formed on surfaces facing each other with a predetermined distance between the liquid crystal layers. The arrangement direction of the liquid crystal molecules is arbitrarily adjusted by changing the electric field, and the light transmittance is changed to express various images.
液晶表示装置は、薄膜トランジスタ及び画素電極が形成されるアレイ基板と、カラーフィルター及び共通電極が形成されるカラーフィルター基板を所定距離離隔して合着し、両基板間に液晶物質を注入して構成される液晶パネルと、この液晶パネルの電気的駆動のための駆動回路とで構成される。 A liquid crystal display device is configured by joining an array substrate on which a thin film transistor and a pixel electrode are formed and a color filter substrate on which a color filter and a common electrode are formed with a predetermined distance therebetween, and injecting a liquid crystal material between the substrates. And a drive circuit for electrically driving the liquid crystal panel.
図1は、一般的な液晶表示装置の基本構成を概略的に示したブロック図であって、画像を表示する液晶パネル10と、この液晶パネル10を駆動する複数の駆動回路60を示している。 FIG. 1 is a block diagram schematically showing a basic configuration of a general liquid crystal display device, and shows a liquid crystal panel 10 for displaying an image and a plurality of drive circuits 60 for driving the liquid crystal panel 10. .
図1に示したように、液晶パネル10は、ガラスを利用した基板上に、複数のゲートライン(GL1ないしGLn)と複数のデータライン(DL1ないしDLm)が交差して配置され、この交差地点を画素領域として定義し、各々の画素領域には、薄膜トランジスタTと液晶キャパシターClc及び貯蔵キャパシターCstが構成され画像を表示する。 As shown in FIG. 1, the liquid crystal panel 10 includes a plurality of gate lines (GL1 to GLn) and a plurality of data lines (DL1 to DLm) arranged on a glass substrate. Is defined as a pixel region, and in each pixel region, a thin film transistor T, a liquid crystal capacitor Clc, and a storage capacitor Cst are configured to display an image.
タイミングコントローラー20は、外部システム(図示せず)から入力される複数の制御信号を利用して複数のドライブ集積回路で構成されたゲートドライバ30と、複数のドライブ集積回路で構成されたデータドライバ40を駆動するための制御信号を生成して供給する。 The timing controller 20 includes a gate driver 30 composed of a plurality of drive integrated circuits and a data driver 40 composed of a plurality of drive integrated circuits using a plurality of control signals input from an external system (not shown). A control signal for driving is generated and supplied.
ゲートドライバ30は、タイミングコントローラー20から入力される制御信号に応答して液晶パネル10上に配列された薄膜トランジスタTのオン/オフ制御を行うが、液晶パネル10上のゲートラインGL1ないしGLnを1水平同期時間1H毎に順次イネーブルさせることによって、液晶パネル10上の薄膜トランジスタTを1ライン分毎順次駆動させ、データドライバ40から供給されるアナログデータ信号を各薄膜トランジスタTに接続されたピクセルに印加させる。 The gate driver 30 performs on / off control of the thin film transistors T arranged on the liquid crystal panel 10 in response to a control signal input from the timing controller 20. The gate driver 30 controls the gate lines GL1 to GLn on the liquid crystal panel 10 by one horizontal. By sequentially enabling each synchronization time 1H, the thin film transistors T on the liquid crystal panel 10 are sequentially driven for each line, and an analog data signal supplied from the data driver 40 is applied to the pixels connected to the respective thin film transistors T.
データドライバ40は、タイミングコントローラー20から入力される制御信号に応答して、入力データの基準電圧を選択し、選択した基準電圧を液晶パネル10に供給して液晶分子の回転角度を制御する。 The data driver 40 selects the reference voltage of the input data in response to the control signal input from the timing controller 20 and supplies the selected reference voltage to the liquid crystal panel 10 to control the rotation angle of the liquid crystal molecules.
電源部50は、各構成部20、30、40の動作電源を供給すると共に液晶パネル10の共通電極電圧を生成して供給する。
The
このような構造の液晶表示装置において、パワーオフ時には、各薄膜トランジスタTもオフされ、液晶キャパシターClc及び貯蔵キャパシターCstに既に充電されていたデータ信号が放電されずに残留し、所定時間液晶パネルが駆動され画面上に残像が残ったり、非正常的な画面が駆動されたりする。 In the liquid crystal display device having such a structure, at the time of power-off, each thin film transistor T is also turned off, and the data signals already charged in the liquid crystal capacitor Clc and the storage capacitor Cst remain without being discharged, and the liquid crystal panel is driven for a predetermined time. And an afterimage may remain on the screen or an abnormal screen may be driven.
本発明は、液晶表示装置のパワーオフ時に画素に残留するデータ信号を放電する液晶表示装置及び液晶表示装置用駆動回路を提供することを目的とする。 The present invention aims to provide a liquid crystal display device and a liquid crystal display device driving circuits to discharge the data signals remaining in the pixel at power-off of the liquid crystal display device.
前述したような目的を達成するために、本発明による液晶表示装置は、複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数の薄膜トランジスタを備える液晶パネルと;外部システムから制御信号及びデータ信号の供給を受けて、前記制御信号に対応してゲートドライバ及びデータドライバを制御し、前記データ信号を前記データドライバに供給するタイミングコントローラーと;前記タイミングコントローラー及び前記ゲートドライバに連結されて、パワーオフ時に、前記複数の薄膜トランジスタを予め定められた維持時間の間ターンオンさせる放電回路と;前記ゲートドライバ、データドライバ、放電回路、タイミングコントローラー及び液晶パネルの駆動電源を供給する電源部とを含み、前記放電回路は、前記ゲートドライバから出力されるゲート駆動信号の後尾側を一定電圧降下させるためのフリッカー除去信号FLKと、前記駆動電源が印加される状態では高電位を維持し前記駆動電源が遮断されれば低電位を維持する電源管理信号DPMを、前記タイミングコントローラーから入力して、前記電源管理信号DPMを用いて決められた前記維持時間の間前記複数の薄膜トランジスタをすべてターンオンするための放電信号ALL_Hを前記ゲートドライバに出力し、前記放電回路は、前記フリッカー除去信号FLKと、入力されるVCC駆動電圧の大きさによって前記電源管理信号DPMを前記維持時間の間維持させるために、前記VCC駆動電圧が基準電圧より低い場合にハイレベルからローレベルに前記維持時間の間漸次減少する波形を有する電源維持信号DPM_VCCを前記タイミングコントローラーから入力し、前記放電信号ALL_Hを出力し、前記VCC駆動電圧が基準電圧より高い場合に前記フリッカー除去信号FLKを変調フリッカー信号V_FLKとして出力し、前記VCC駆動電圧が基準電圧より低い場合に前記電源維持信号DPM_VCCを前記変調フリッカー信号V_FLKとして出力する第1回路と;前記第1回路から供給される変調フリッカー信号V_FLKを用いて生成され、前記VCC駆動電圧が基準電圧より高い場合に前記フリッカー除去信号FLKに対応して周期的にハイレベル電圧からローレベル電圧に減少し、前記VCC駆動電圧が基準電圧より低い場合に前記電源維持信号DPM_VCCに対応して前記ハイレベル電圧から前記ローレベル電圧に減少する放電維持信号VGH_Mを前記ゲートドライバに出力する第2回路とを含むことを特徴とする。
また、本発明による液晶表示装置は、複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数の薄膜トランジスタを備える液晶パネルと;外部システムから制御信号及びデータ信号の供給を受けて、前記制御信号に対応してゲートドライバ及びデータドライバを制御し、前記データ信号を前記データドライバに供給するタイミングコントローラーと;前記タイミングコントローラー及び前記ゲートドライバに連結されて、パワーオフ時に、前記複数の薄膜トランジスタを予め定められた維持時間の間ターンオンさせる放電回路と;前記ゲートドライバ、データドライバ、放電回路、タイミングコントローラー及び液晶パネルの駆動電源を供給する電源部とを含み、前記放電回路は、前記ゲートドライバから出力されるゲート駆動信号の後尾側を一定電圧降下させるためのフリッカー除去信号FLKと、前記駆動電源が印加される状態では高電位を維持し前記駆動電源が遮断されれば低電位を維持する電源管理信号DPMを、前記タイミングコントローラーから入力して、前記電源管理信号DPMを用いて決められた前記維持時間の間前記複数の薄膜トランジスタをすべてターンオンするための放電信号ALL_Hを前記ゲートドライバに出力し、前記放電回路は、前記放電信号ALL_Hを生成する第1回路と;入力されるVCC駆動電圧の大きさによって前記電源管理信号DPMを前記維持時間の間維持させるために、前記VCC駆動電圧が基準電圧より低い場合にハイレベルからローレベルに前記維持時間の間漸次減少する波形を有する電源維持信号DPM_VCCを前記VCC駆動電圧が基準電圧より低い場合に第1変調フリッカー信号V_FLK1として出力する第2回路と;前記フリッカー除去信号FLKと、ゲートシフトクロック信号GSCの入力を受けて、前記フリッカー除去信号FLKまたはゲートシフトクロック信号GSCを前記VCC駆動電圧が基準電圧より高い場合に第2変調フリッカー信号V_FLK2信号として出力する第3回路と;前記第2及び第3回路から供給される前記第1及び第2変調フリッカー信号V_FLK1、V_FLK2を用いて生成され、前記VCC駆動電圧が基準電圧より高い場合に前記第2変調フリッカー信号V_FLK2に対応して周期的にハイレベル電圧からローレベル電圧に減少し、前記VCC駆動電圧が基準電圧より低い場合に前記第1変調フリッカー信号V_FLK1に対応して前記ハイレベル電圧から前記ローレベル電圧に減少する放電維持信号VGH_Mを前記ゲートドライバに供給する第4回路とを含むことを特徴とする。
また、本発明による液晶表示装置用駆動回路は、複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数のスイッチング素子を備える液晶表示装置用駆動回路において、前記複数のデータラインに複数のデータ信号を印加するためのデータドライバと;前記複数のゲートラインに複数のゲート信号を印加するためのゲートドライバと;前記データドライバ及びゲートドライバに複数の制御信号を提供するためのタイミングコントローラーと;駆動電圧を生成する電源部と;前記駆動電圧によって前記ゲートドライバに放電信号ALL_H及び放電維持信号VGH_Mを印加するための放電回路とを含み、前記放電回路は、前記ゲートドライバから出力されるゲート駆動信号の後尾側を一定電圧降下させるためのフリッカー除去信号FLKと、前記駆動電源が印加される状態では高電位を維持し前記駆動電源が遮断されれば低電位を維持する電源管理信号DPMを、前記タイミングコントローラーから入力して、前記電源管理信号DPMを用いて決められた維持時間の間前記複数の薄膜トランジスタをすべてターンオンするための前記放電信号ALL_Hを前記ゲートドライバに出力し、前記放電回路は、前記駆動電圧と基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記放電信号ALL_Hを出力し、前記タイミングコントローラーに応答して電源維持信号DPM_VCCを前記維持時間の間維持させるために、前記駆動電圧が前記基準電圧より低い場合にハイレベルからローレベルに前記維持時間の間漸次減少する波形を有する電源維持信号DPM_VCCを供給し、前記駆動電圧が前記基準電圧より高い場合、前記タイミングコントローラーに応答してフリッカー除去信号FLKを供給する第1回路と;前記電源維持信号DPM_VCCと前記フリッカー除去信号FLKをのいずれかを用いて生成され、前記駆動電圧が基準電圧より高い場合に前記フリッカー除去信号FLKに対応して周期的にハイレベル電圧からローレベル電圧に減少し、前記駆動電圧が基準電圧より低い場合に前記電源維持信号DPM_VCCに対応して前記ハイレベル電圧から前記ローレベル電圧に減少する前記放電維持信号VGH_Mを出力する第2回路とを含むことを特徴とする。
また、本発明による液晶表示装置用駆動回路は、複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数のスイッチング素子を備える液晶表示装置用駆動回路において、前記複数のデータラインに複数のデータ信号を印加するためのデータドライバと;前記複数のゲートラインに複数のゲート信号を印加するためのゲートドライバと;前記データドライバ及びゲートドライバに複数の制御信号を提供するためのタイミングコントローラーと;駆動電圧を生成する電源部と;前記駆動電圧によって前記ゲートドライバに放電信号ALL_H及び放電維持信号VGH_Mを印加するための放電回路とを含み、前記放電回路は、前記ゲートドライバから出力されるゲート駆動信号の後尾側を一定電圧降下させるためのフリッカー除去信号FLKと、前記駆動電源が印加される状態では高電位を維持し前記駆動電源が遮断されれば低電位を維持する電源管理信号DPMを、前記タイミングコントローラーから入力して、前記電源管理信号DPMを用いて決められた維持時間の間前記複数の薄膜トランジスタをすべてターンオンするための前記放電信号ALL_Hを前記ゲートドライバに出力し、前記放電回路は、前記駆動電圧と基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記放電信号ALL_Hを出力する第1回路と;前記駆動電圧と前記基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記タイミングコントローラーに応答して前記電源管理信号DPMを前記維持時間の間維持させるために、前記駆動電圧が前記基準電圧より低い場合にハイレベルからローレベルに前記維持時間の間漸次減少する波形を有する電源維持信号DPM_VCCを供給する第2回路と;前記駆動電圧と前記基準電圧とを比較して前記駆動電圧が前記基準電圧より高い場合、前記タイミングコントローラーに応答してフリッカー除去信号FLKを供給する第3回路と;前記電源維持信号DPM_VCCと前記フリッカー除去信号FLKのいずれかを用いて生成され、前記駆動電圧が基準電圧より高い場合に前記フリッカー除去信号FLKに対応して周期的にハイレベル電圧からローレベル電圧に減少し、前記駆動電圧が基準電圧より低い場合に前記電源維持信号DPM_VCCに対応して前記ハイレベル電圧から前記ローレベル電圧に減少する前記放電維持信号VGH_Mを前記ゲートドライバに出力する第4回路とを含むことを特徴とする。
さらに、本発明による液晶表示装置用駆動回路は、複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数のスイッチング素子を備える液晶表示装置用駆動回路において、前記複数のデータラインに複数のデータ信号を印加するためのデータドライバと;前記複数のゲートラインに複数のゲート信号を印加するためのゲートドライバと;前記データドライバ及びゲートドライバに複数の制御信号を提供するためのタイミングコントローラーと;駆動電圧を生成する電源部と;前記駆動電圧によって前記ゲートドライバに放電信号ALL_H及び放電維持信号VGH_Mを印加するための放電回路とを含み、前記放電回路は、前記ゲートドライバから出力されるゲート駆動信号の後尾側を一定電圧降下させるためのフリッカー除去信号FLKと、前記駆動電源が印加される状態では高電位を維持し前記駆動電源が遮断されれば低電位を維持する電源管理信号DPMを、前記タイミングコントローラーから入力して、前記電源管理信号DPMを用いて決められた維持時間の間前記複数の薄膜トランジスタをすべてターンオンするための放電信号ALL_Hを前記ゲートドライバに出力し、前記放電回路は、前記駆動電圧と基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記放電信号ALL_Hを出力する第1回路と;前記駆動電圧と前記基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記タイミングコントローラーに応答して前記電源管理信号DPMを前記維持時間の間維持させるために、前記駆動電圧が前記基準電圧より低い場合にハイレベルからローレベルに前記維持時間の間漸次減少する波形を有する電源維持信号DPM_VCCを供給し、前記駆動電圧が前記基準電圧より高い場合、前記タイミングコントローラーに応答してフリッカー除去信号FLKを供給する第2回路と;前記電源維持信号DPM_VCCと前記フリッカー除去信号FLKのいずれかを用いて生成され、前記駆動電圧が基準電圧より高い場合に前記フリッカー除去信号FLKに対応して周期的にハイレベル電圧からローレベル電圧に減少し、前記駆動電圧が基準電圧より低い場合に前記電源維持信号DPM_VCCに対応して前記ハイレベル電圧から前記ローレベル電圧に減少する前記放電維持信号VGH_Mを前記ゲートドライバに出力する第3回路とを含むことを特徴とする。
In order to achieve the above-described object, a liquid crystal display device according to the present invention includes a plurality of gate lines and data lines, and a liquid crystal panel including a plurality of thin film transistors connected to the plurality of gate lines and data lines; supplied with control signals and data signals from the system, the control controls the gate driver and the data driver in response to the signal, the timing controller supplies the data signal before Symbol data driver; wherein the timing controller and the gate A discharge circuit coupled to a driver and configured to turn on the plurality of thin film transistors for a predetermined sustain time when the power is turned off; and supply power for driving the gate driver, data driver, discharge circuit, timing controller, and liquid crystal panel Including power supply The discharge circuit comprises a flicker removing signal FLK for the tail-side a certain voltage drop in the gate driving signal outputted from the gate driver, the driving power source to maintain a high potential is cut off in a state in which the driving power is applied the power management signal DPM to maintain a low potential when it is, to input from the timing controller, a discharge signal for turning on all of the plurality of thin film transistors during the maintenance time determined by using the power management signal DPM outputs ALL_H to the gate driver, wherein the discharge circuit, said flicker removing signal FLK, by the magnitude of VCC driving voltage input in order to maintain during the maintenance time of the power management signal DPM, the VCC drive When the voltage is lower than the reference voltage, it is gradually increased from the high level to the low level during the maintenance time. Power storage signal DPM_VCC with reduced waveform inputted from the timing controller, and outputs the discharge signal ALL_H, outputs said flicker removing signal FLK when the VCC driving voltage is higher than the reference voltage as a modulation flicker signal V_FLK, A first circuit for outputting the power maintaining signal DPM_VCC as the modulation flicker signal V_FLK when the VCC drive voltage is lower than a reference voltage ; and generated by using the modulation flicker signal V_FLK supplied from the first circuit , and the VCC Corresponding to the flicker removal signal FLK when the driving voltage is higher than the reference voltage, it periodically decreases from the high level voltage to the low level voltage, and when the VCC driving voltage is lower than the reference voltage, it corresponds to the power maintenance signal DPM_VCC. Before the high level voltage Characterized in that the discharge sustain signal VGH_M reduced to a low level voltage and a second circuit for outputting to the gate driver.
The liquid crystal display according to the present invention includes a liquid crystal panel including a plurality of gate lines and data lines, and a plurality of thin film transistors connected to the plurality of gate lines and data lines; and supply of control signals and data signals from an external system receiving, by controlling the gate driver and the data driver in response to the control signal, the data signal and the timing controller supplies before Symbol data driver; is connected to the timing controller and the gate driver, during power off A discharge circuit that turns on the plurality of thin film transistors for a predetermined sustain time ; and a power supply unit that supplies driving power to the gate driver, data driver, discharge circuit, timing controller, and liquid crystal panel, and the discharge circuit The gated Maintained and the flicker removing signal FLK for the trailing side of the gate drive signals for a predetermined voltage drop is outputted from the driver, in a state in which the driving power is applied to the low potential when it is cut off the driving power to maintain the high potential the power management signal DPM to, and received from the timing controller, a discharge signal ALL_H for turning all the plurality of thin film transistors during the maintenance time determined by using the power management signal DPM in the gate driver output The discharge circuit includes: a first circuit that generates the discharge signal ALL_H; and the VCC drive voltage is set to maintain the power management signal DPM during the sustain time according to the magnitude of the input VCC drive voltage. It has a waveform that gradually decreases from the high level to the low level during the sustain time when it is lower than the reference voltage A second circuit for outputting a power maintaining signal DPM_VCC as a first modulation flicker signal V_FLK1 when the VCC drive voltage is lower than a reference voltage ; receiving the flicker removal signal FLK and the gate shift clock signal GSC ; is supplied from the pre-Symbol second and third circuit; third circuit and for outputting a second modulated flicker signals V_FLK2 signal when the serial flicker removal signal FLK or gate shift clock signal GSC the VCC driving voltage is higher than the reference voltage The first and second modulation flicker signals V_FLK1 and V_FLK2 are generated, and when the VCC driving voltage is higher than a reference voltage, the high level voltage is periodically changed from the high level voltage corresponding to the second modulation flicker signal V_FLK2. When the VCC drive voltage is lower than the reference voltage Characterized in that it comprises a fourth circuit for supplying a discharge sustain signal VGH_M which correspond to the first modulated flicker signals V_FLK1 reduced to the low level voltage from the high level voltage to the gate driver.
The liquid crystal display device driving circuit according to the present invention includes a plurality of gate lines and data lines, and a plurality of switching elements connected to the plurality of gate lines and data lines. A data driver for applying a plurality of data signals to a plurality of data lines; a gate driver for applying a plurality of gate signals to the plurality of gate lines; and providing a plurality of control signals to the data driver and the gate driver A timing controller for generating a driving voltage; and a discharging circuit for applying a discharging signal ALL_H and a sustaining signal VGH_M to the gate driver according to the driving voltage, the discharging circuit including the gate driver A constant voltage drop on the tail side of the gate drive signal output from And the flicker removing signal FLK for, the power management signal DPM in a state in which the driving power is applied, the driving power source to maintain a high potential to maintain a low potential when it is cut off, by entering from the timing controller, outputs the discharge signal ALL_H for turning all the plurality of thin film transistors for maintaining a time determined by using the power management signal DPM in the gate driver, wherein the discharge circuit, and the driving voltage and the reference voltage If the drive voltage compared to is lower than the reference voltage, and outputs the discharge signal ALL_H, the power storage signal DPM_VCC in response to said timing controller in order to maintain during the maintenance time, the driving voltage is the reference A waveform that gradually decreases from the high level to the low level during the sustain time when the voltage is lower than the voltage. A first circuit for supplying a flicker removal signal FLK in response to the timing controller when the driving voltage is higher than the reference voltage; and the power supply maintenance signal DPM_VCC and the flicker removal signal FLK It generated using either wo of decreased from cyclically high level voltage to the low level voltage in response to the flicker removing signal FLK when the driving voltage is higher than the reference voltage, the driving voltage is higher than the reference voltage And a second circuit that outputs the discharge sustain signal VGH_M that decreases from the high level voltage to the low level voltage in response to the power source sustain signal DPM_VCC .
The liquid crystal display device driving circuit according to the present invention includes a plurality of gate lines and data lines, and a plurality of switching elements connected to the plurality of gate lines and data lines. A data driver for applying a plurality of data signals to a plurality of data lines; a gate driver for applying a plurality of gate signals to the plurality of gate lines; and providing a plurality of control signals to the data driver and the gate driver A timing controller for generating a driving voltage; and a discharging circuit for applying a discharging signal ALL_H and a sustaining signal VGH_M to the gate driver according to the driving voltage, the discharging circuit including the gate driver A constant voltage drop on the tail side of the gate drive signal output from And the flicker removing signal FLK for, the power management signal DPM in a state in which the driving power is applied, the driving power source to maintain a high potential to maintain a low potential when it is cut off, by entering from the timing controller, outputs the discharge signal ALL_H for turning all the plurality of thin film transistors for maintaining a time determined by using the power management signal DPM in the gate driver, wherein the discharge circuit, and the driving voltage and the reference voltage A first circuit that outputs the discharge signal ALL_H when the drive voltage is lower than the reference voltage in comparison; and the drive voltage is lower than the reference voltage by comparing the drive voltage with the reference voltage; said power management signal DPM in response to the timing controller in order to maintain during the maintenance time, the drive voltage The drive by comparing the reference voltage and the drive voltage; second circuit and for supplying power storage signal DPM_VCC with gradually decreasing waveform between the reference voltage the maintenance time from the high level to the low level when a lower A third circuit for supplying a flicker removal signal FLK in response to the timing controller if the voltage is higher than the reference voltage; and generated by using either the power maintenance signal DPM_VCC or the flicker removal signal FLK , and the driving When the voltage is higher than the reference voltage, the voltage periodically decreases from the high level voltage to the low level voltage corresponding to the flicker removal signal FLK, and when the driving voltage is lower than the reference voltage, the power maintenance signal DPM_VCC The sustaining signal VGH_M that decreases from the high level voltage to the low level voltage is applied in advance. Characterized in that it comprises a fourth circuit which outputs to the gate driver.
Furthermore, the liquid crystal display device driving circuit according to the present invention includes a plurality of gate lines and data lines, and a plurality of switching elements connected to the plurality of gate lines and data lines. A data driver for applying a plurality of data signals to a plurality of data lines; a gate driver for applying a plurality of gate signals to the plurality of gate lines; and providing a plurality of control signals to the data driver and the gate driver A timing controller for generating a driving voltage; and a discharging circuit for applying a discharging signal ALL_H and a sustaining signal VGH_M to the gate driver according to the driving voltage, the discharging circuit including the gate driver A constant voltage drop at the tail side of the gate drive signal output from And the flicker removing signal FLK for make a power management signal DPM in a state in which the driving power is applied, the driving power source to maintain a high potential to maintain a low potential when it is cut off, by entering from the timing controller, A discharge signal ALL_H for turning on all of the plurality of thin film transistors is output to the gate driver for a sustain time determined using the power management signal DPM, and the discharge circuit compares the drive voltage with a reference voltage. A first circuit that outputs the discharge signal ALL_H when the drive voltage is lower than the reference voltage; and the timing when the drive voltage is lower than the reference voltage by comparing the drive voltage with the reference voltage; said power management signal DPM in response to the controller in order to maintain during the maintenance time, the drive voltage Serial reference voltage supplies power sustain signal DPM_VCC with gradually decreasing waveform during the maintenance time from the high level to the low level when the lower, when the driving voltage is higher than the reference voltage, in response to said timing controller a second circuit for supplying a flicker removing signal FLK; generated using any of the said power supply sustain signals DPM_VCC flicker removal signal FLK, corresponding to the flicker removing signal FLK when the driving voltage is higher than the reference voltage The discharge sustaining signal periodically decreases from a high level voltage to a low level voltage and decreases from the high level voltage to the low level voltage in response to the power source maintaining signal DPM_VCC when the driving voltage is lower than a reference voltage. characterized in that it comprises a third circuit for outputting VGH_M to the gate driver To.
本発明による液晶表示装置は、液晶表示装置のパワーオフ時に、画素に残留するデータ信号を放電して非正常的な画像の表示を防ぐ。 In the liquid crystal display device according to the present invention, when the liquid crystal display device is powered off, a data signal remaining in the pixel is discharged to prevent display of an abnormal image.
また、一つまたは二つの電圧検出ICで三つの電圧検出ICの機能をする駆動回路を具現して費用節減の效果がある。 In addition, a drive circuit that functions as three voltage detection ICs may be implemented by one or two voltage detection ICs, thereby reducing costs.
第1の実施の形態
図2は、本発明による液晶表示装置における薄膜トランジスタの放電ループを説明するための一画素の等価回路図である。図2に示したように、本発明による液晶表示装置は、パワーオフ後、薄膜トランジスタTに連結されているゲートラインGLを通じて所定のターンオン電圧を印加して、液晶キャパシターClc及び貯蔵キャパシターCstに既に充電されていたデータ信号を放電する放電回路(discharging circuit)を含む。
First Embodiment FIG. 2 is an equivalent circuit diagram of one pixel for explaining a discharge loop of a thin film transistor in a liquid crystal display device according to the present invention. As shown in FIG. 2, the liquid crystal display device according to the present invention, after power-off, applies a predetermined turn-on voltage through the gate line GL connected to the thin film transistor T to charge the liquid crystal capacitor Clc and the storage capacitor Cst. A discharging circuit for discharging the data signal that has been generated.
図3は、本発明の第1の実施の形態による液晶表示装置の構造を概略的に示したブロック図である。図3に示したように、本発明の第1の実施の形態による液晶表示装置は、画像を表示する液晶パネル100と、この液晶パネル100を駆動する複数の駆動回路160で構成される。
FIG. 3 is a block diagram schematically showing the structure of the liquid crystal display device according to the first embodiment of the present invention. As shown in FIG. 3, the liquid crystal display device according to the first embodiment of the present invention includes a
液晶パネル100は、ガラスを利用した基板上に複数のゲートライン(GL1ないしGLn)と複数のデータライン(DL1ないしDLm)が交差して配置され、この交差地点を画素領域として定義し、各々の画素領域には、薄膜トランジスタTと液晶キャパシターClc及び貯蔵キャパシターCstが構成され画像を表示する。
In the
駆動回路160は、タイミングコントローラー120、ゲートドライバ130、データドライバ140、電源部150、放電回路190を含む。
The
タイミングコントローラー120は、外部システム(図示せず)から入力される複数の制御信号を利用して複数のドライブ集積回路で構成されたゲートドライバ130を駆動するためのゲート出力イネーブル信号(以下、GOE)と、ゲートシフトクロック信号(以下、GSC)と、ゲートスタートパルス信号(以下、GSP)などのゲート制御信号を生成して、これを供給する。
The
また、タイミングコントローラー120は、複数のドライブ集積回路で構成されたデータドライバ140を駆動するためのソース出力イネーブル信号(以下、SOE)と、ソースサンプリングクロック信号(以下、SSC)と、極性反転信号(以下、POL)と、ソーススタートパルス信号(以下、SSP)などのデータ制御信号を生成すると共にデータ信号(Vdata)を供給する。
The
そして、タイミングコントローラー120は、放電回路190の駆動に使用されるフリッカー除去信号FLK、電源維持信号DPM_VCCを生成してゲートシフトクロック信号GSCと共に放電回路190に供給する。
The
ゲートドライバ130は、タイミングコントローラー120から入力される制御信号に応答して液晶パネル100上に配列された薄膜トランジスタTのオン/オフ制御を行うが、液晶パネル100上のゲートライン(GL1ないしGLn)を1水平同期時間1Hずつ順にイネーブルさせることによって液晶パネル100上の薄膜トランジスタTを1ライン分ずつ順に駆動させデータドライバ140から供給されるアナログデータ信号を各薄膜トランジスタTに接続されたピクセルに印加させる。
The
データドライバ140は、タイミングコントローラー120から入力される制御信号に応答して、入力データの基準電圧を選択し、選択した基準電圧を液晶パネル100に供給して液晶分子の回転角度を制御する。
The
電源部150は、各構成部120、130、140の動作電源VCC/VDD/GNDを供給し、特に、薄膜トランジスタTのターンオン/オフ電圧であるゲートハイ電圧VGH及びゲートロー電圧VGLを生成してゲートドライバ120に供給し、液晶パネル100の共通電極電圧Vcomを生成して供給する。
The
また、放電回路190は、放電信号ALL_Hを生成して及び放電信号ALL_Hを所定期間維持する四つの回路(図4参照)で構成され、入力される動作電源VCC/VDD/GNDのうち、VCC電圧が2.5V以下になる場合、ハイレベルの電圧レベルである放電信号ALL_Hを生成し、これを通じてゲートドライバ120を制御し、ゲートライン(GL1ないしGLm)にハイレベルの信号を印加して薄膜トランジスタTを全てターンオンさせる。
In addition, the
さらに、放電回路190は、放電信号ALL_Hを所定期間維持する放電維持信号VGH_Mを生成してゲートドライバ130に供給する。
Furthermore, the
以下、図4と図5Aないし図5Cを参照して、本発明の第1の実施の形態による液晶表示装置の駆動回路を説明する。図4は、放電回路190の構造を概略的に示したブロック図である。図4に示したように、本発明の放電回路190は、VCC/VDD/GND信号の入力を受けて駆動する第1ないし第4回路192、194、196、198で構成されている。
Hereinafter, a driving circuit of the liquid crystal display device according to the first embodiment of the present invention will be described with reference to FIGS. 4 and 5A to 5C. FIG. 4 is a block diagram schematically showing the structure of the
より詳しくは、第1回路192は、入力されるVCC電圧が2.5V以下になる場合、ハイレベルの電圧信号を出力する。この信号は、放電信号ALL_Hであって、ゲートドライバ(図3の130)に供給される。
More specifically, the
図5Aに示したように、このような第1回路192は、第1電圧検出IC192aで具現され、この第1電圧検出IC192aの外部には、適切な信号の印加のため、第1抵抗R1及び第1キャパシターC1をさらに備える。
As shown in FIG. 5A, the
第2回路194は、入力されるVCC電圧が2.5V以下になる場合、第4回路198に電源維持信号DPM_VCCを第1変調フリッカー信号V_FLK1として入力する。ここで、電源維持信号DPM_VCCは、電源管理信号DPMが1.6Vで所定期間維持される信号であって、電源管理信号DPMは、液晶表示装置に電源が印加される状態では高電位を維持して、この液晶表示装置に電源が遮断されると、低電位を維持する信号であり、データ信号Vdataのスタート時点を決める。
The
図5Bに示したように、例えば、このような第2回路194は、第2電圧検出IC194aで具現され、この第2電圧検出IC194aの外部には、適切な信号の印加のため、第2抵抗R2、第2キャパシターC2及びPNP型の第1トランジスタT1をさらに備える。
As shown in FIG. 5B, for example, the
第3回路196は、フリッカー除去信号FLKまたはゲートシフトクロック信号GSCの入力を受けて、また入力されるVCC電圧が2.5V以下になる場合、第4回路198に供給されるフリッカー除去信号FLKを制限する。ここで、フリッカー除去信号FLKは、液晶表示装置で発生するフリッカーを除去するための信号であって、出力されるゲート駆動信号の後尾側を一定電圧降下させる役割をするためのものであり、ゲートシフトクロック信号GSCの一週期内に相対的に長い高電位区間と、相対的に短い低電位区間を有して印加される信号である。すなわち、VCC電圧が2.5V以上では、タイミングコントローラー(図3の120)からフリッカー除去信号FLKの入力を受けて第2変調フリッカー信号V_FLK2として第4回路198に供給して、VCC電圧が2.5V以下では、第4回路198に信号を供給しない。この時、フリッカー除去信号FLKの代わりにゲートシフトクロック信号GSCを第2変調フリッカー信号V_FLK2として供給することもできる。
The
図5Cに示したように、このような第3回路196は、第3電圧検出IC196aで具現され、この第3電圧検出IC196aの外部には、適切な信号の印加のため、第4ないし第8抵抗(R4ないしR8)、第3キャパシターC3及びNPN型の第2トランジスタT2をさらに備える。
As shown in FIG. 5C, the
第4回路198は、パワーブロックであって、第1及び第2フリッカー変調信号V_FLK1、V_FLK2に対応し、放電維持信号VGH_Mを生成して、これをゲートドライバ(図3の130)に供給する。従って、第4回路198は、VCC電圧が2.5V以上の場合、すなわち、液晶表示装置のパワーオンの時には、ゲート駆動信号を、フリッカー除去信号FLKを利用して変調(modulation)することによって放電維持信号VGH_Mとしてゲートドライバ(図3の130)に供給する。そして、第4回路198は、VCC電圧が2.5V以下の場合、すなわち、液晶表示装置のパワーオフの時には、ゲート駆動信号を、電源維持信号DPM_VCCを利用して変調することによって放電維持信号VGH_Mとしてゲートドライバ(図3の130)に供給して放電信号ALL_Hの維持時間を決める。
The
次に、図6と図7A及び図7Bを参照して、第1の実施の形態の第2及び第3回路を、一つの電圧検出ICで具現した本発明の第2の実施の形態による液晶表示装置及びこれの駆動回路を説明する。 Next, referring to FIG. 6, FIG. 7A and FIG. 7B, the liquid crystal according to the second embodiment of the present invention in which the second and third circuits of the first embodiment are implemented by one voltage detection IC. A display device and a driving circuit thereof will be described.
第2の実施の形態
図6は、本発明の第2の実施の形態による液晶表示装置の放電回路を示したブロック図である。放電回路290を除いた残りの液晶パネル及び駆動回路は、図3に示したのと同一であって、図7A及び図7Bは、各々本発明の第2の実施の形態による液晶表示装置の放電回路の第1及び第2回路を示した回路図である。
Second Embodiment FIG. 6 is a block diagram showing a discharge circuit of a liquid crystal display device according to a second embodiment of the present invention. The remaining liquid crystal panel and driving circuit excluding the
図6に示したように、本発明の第2の実施の形態による放電回路290は、VCC/VDD/GND信号の入力を受けて駆動する第1ないし第3回路292、294、298で構成されている。
As shown in FIG. 6, the
ここで、第3回路298は、第1の実施の形態による放電回路190の第4回路(図4の198)と同一回路で、放電維持信号VGH_Mを生成するパワーブロックである。
Here, the
より詳しくは、第1回路292は、入力されるVCC電圧が2.5V以下になる場合、ハイレベルの電圧信号を出力する。この信号は、放電信号ALL_Hであって、ゲートドライバ(図3の120)に供給される。
More specifically, the
一方、第2回路294は、VCC電圧が2.5V以下になる場合、第3回路298に電源維持信号DPM_VCCを変調フリッカー信号V_FLKとして入力する。すなわち、VCC電圧が2.5V以上では、タイミングコントローラー(図3の120)からフリッカー除去信号FLKの入力を受けて第3回路298に変調フリッカー信号V_FLKとして供給し、VCC電圧が2.5V未満では、タイミングコントローラー(図3の120)から電源維持信号DPM_VCCの入力を受けて第3回路298に変調フリッカー信号V_FLKとして供給する。
On the other hand, the
また、第3回路298は、変調フリッカー信号V_FLKに対応し、放電維持信号VGH_Mを生成して、これをゲートドライバ(図3の130)に供給する。
Further, the
図7Aに示したように、第1回路292は、第1電圧検出IC292aで具現され、第1電圧検出IC292aの外部には、適切な信号の印加のため、第1抵抗R11及び第1キャパシターC11をさらに備える。
As shown in FIG. 7A, the
一方、図7Bに示したように、第2回路294は、第2電圧検出IC294aで具現され、第2電圧検出IC294aの外部には、適切な信号印加のため、第2ないし第4抵抗(R12ないしR14)と、第2キャパシターC12と、NPN型の第1トランジスタT11と、PNP型の第2トランジスタT12をさらに備える。
On the other hand, as shown in FIG. 7B, the
より詳しくは、第1トランジスタT11は、ベースが第2電圧検出IC294aの出力端Voutに連結され、コレクターがフリッカー除去信号FLKの入力端に連結され、エミッターが変調フリッカー信号V_FLKの出力端に連結される。また、第2トランジスタT12は、ベースが第2電圧検出IC294aの出力端Voutに連結され、エミッターが電源維持信号DPM_VCCの入力端に連結され、コレクターが変調フリッカー信号V_FLKの出力端に連結される構造である。
More specifically, the first transistor T11 has a base connected to the output terminal Vout of the second
これに従い、VCC電圧と第1及び第2トランジスタT11、T12のオン/オフ状態と変調フリッカー信号V_FLKの出力端の信号を比較して説明すると、下記の表1のようになる。 According to this, the VCC voltage, the on / off states of the first and second transistors T11 and T12, and the signal at the output end of the modulation flicker signal V_FLK are compared and described as shown in Table 1 below.
従って、第2回路294は、VCC電圧が2.5V以上の場合は、フリッカー信号FLKを変調フリッカー信号V_FLKとして第3回路298に供給し、VCC電圧が2.5v未満の場合は、電源維持信号DPM_VCCを変調フリッカー信号として第3回路298に供給し、第3回路298は、変調フリッカー信号V_FLKを利用して放電維持信号VGH_Mを生成してゲートドライバ(図3の130)に供給する。これによって、二つの電圧検出IC292a、294aによって三つの電圧検出IC(図5Aないし図5Cの19)の機能をする駆動回路を具現することができる。
Therefore, the
次に、図面を参照して、第1の実施の形態の第1ないし第3回路を、一つの電圧検出ICで具現した本発明の第3の実施の形態による液晶表示装置及びこれの駆動回路を説明する。 Next, with reference to the drawings, a liquid crystal display device according to a third embodiment of the present invention in which the first to third circuits of the first embodiment are implemented by one voltage detection IC, and a driving circuit thereof Will be explained.
第3の実施の形態
図8は、本発明の第3の実施の形態による液晶表示装置の放電回路を示したブロック図である。放電回路390を除いた残りの液晶パネル及び駆動回路は、図3に示したのと同一であって、図9は、本発明の第3の実施の形態による液晶表示装置の放電回路の第1回路を示した回路図である。
Third Embodiment FIG. 8 is a block diagram showing a discharge circuit of a liquid crystal display device according to a third embodiment of the present invention. The remaining liquid crystal panel and driving circuit excluding the
図8に示したように、本発明の第3の実施の形態による放電回路390は、VCC/VDD/GND信号の入力を受けて駆動する第1及び第2回路392、398で構成されている。
As shown in FIG. 8, the
ここで、第2回路398は、第1の実施の形態による放電回路(図4の190)の第4回路(図4の198)と同一な回路である。
Here, the
より詳しくは、第1回路392は、入力されるVCC電圧が2.5V以下になる場合、ハイレベルの電圧信号を出力する。この信号は、放電信号ALL_Hであって、ゲートドライバ(図3の120)に供給される。
More specifically, the
また、VCC電圧が2.5V以下になる場合、第2回路398に電源維持信号DPM_VCCを変調フリッカー信号V_FLKとして入力する。すなわち、VCC電圧が2.5V以上では、タイミングコントローラー(図3の120)からフリッカー除去信号FLKの入力を受けて変調フリッカー信号V_FLKとして第2回路298に供給して、VCC電圧が2.5V以下では、第2回路298に電源維持信号DPM_VCCを変調フリッカー信号V_FLKとして供給する。
Further, when the VCC voltage becomes 2.5 V or less, the power supply maintenance signal DPM_VCC is input to the
第2回路398は、パワーブロックであって、変調フリッカー信号V_FLKに対応し、放電維持信号VGH_Mを生成して、これをゲートドライバ(図3の130)に供給する。
The
図9に示したように、例えば、このような第1回路392は、電圧検出IC392aで具現され、この電圧検出IC392aの外部には、適切な信号の印加のため、第1ないし第3抵抗(R21ないしR23)、第1キャパシターC21)、NPN型の第1トランジスタT21と、PNP型の第2トランジスタT22をさらに備える。
As shown in FIG. 9, for example, the
より詳しくは、NPN型の第1トランジスタT21は、ベースが電圧検出IC392aの出力端Voutに連結され、コレクターがフリッカー除去信号FLKの入力端に連結され、エミッターが変調フリッカー信号V_FLKの出力端に連結される。また、PNP型の第2トランジスタT22は、ベースが電圧検出IC398aの出力端Voutに連結され、エミッターが電源維持信号DPM_VCCの入力端に連結され、コレクターが変調フリッカー信号の出力端に連結される構造である。
More specifically, the NPN first transistor T21 has a base connected to the output terminal Vout of the
これに従って、VCC電圧と第1及び第2トランジスタT21、T22のオン/オフ状態と変調フリッカー信号V_FLKの出力端の信号を比較して説明すると、下記の表2のようになる。 According to this, the VCC voltage, the ON / OFF state of the first and second transistors T21 and T22, and the signal at the output end of the modulation flicker signal V_FLK are compared and described as shown in Table 2 below.
従って、第1回路392は、VCC電圧が2.5V以上の場合は、フリッカー信号FLKを変調フリッカー信号V_FLKとして第2回路398に供給し、VCC電圧が2.5V未満の場合は、放電信号ALL_Hをゲートドライバ(図3の130)に供給すると同時に、電源維持信号DPM_VCCを変調フリッカー信号として第2回路398に供給して、第2回路398は、変調フリッカー信号V_FLKを利用して放電維持信号VGH_Mを生成してゲートドライバ(図3の130)に供給する。これによって、一つの電圧検出ICとして三つの電圧検出ICの機能をする駆動回路を具現することができる。
Therefore, the
第4の実施の形態
図10は、本発明の第4の実施の形態による液晶表示装置の放電回路の第1回路を示した回路図である。図10に示したように、第1回路492は、電圧検出IC492aで具現され、この電圧検出IC492aの外部には、適切な信号の印加のため、第1ないし第4抵抗(R31ないしR34)、第1キャパシターC31、NPN型の第1トランジスタT31と、PNP型の第2トランジスタT32をさらに備える。
Fourth Embodiment FIG. 10 is a circuit diagram showing a first circuit of a discharge circuit of a liquid crystal display device according to a fourth embodiment of the present invention. As shown in FIG. 10, the
より詳しくは、NPN型の第1トランジスタT31は、ベースが電圧検出IC492aの出力端Voutに連結され、コレクターがフリッカー除去信号FLKまたはゲートシフトクロック信号GSCの入力端に連結され、エミッターが変調フリッカー信号V_FLKの出力端に連結される。また、PNP型の第2トランジスタT32は、ベースが電圧検出IC498aの出力端Voutに連結され、エミッターが電源維持信号DPM_VCCの入力端に連結され、コレクターが変調フリッカー信号の出力端に連結される構造である。ここで、第1及び第4抵抗R31、R34は、比較的に低い抵抗値を有して、第1及び第4抵抗R31、R34のいずれかが連結されフリッカー除去信号FLKとゲートシフトクロック信号GSCのいずれかを第1トランジスタT31に供給する。
More specifically, the NPN-type first transistor T31 has a base connected to the output terminal Vout of the
従って、第1回路492は、VCC電圧が2.5V以上の場合は、フリッカー信号FLKまたはゲートシフトクロック信号GSCを変調フリッカー信号V_FLKとして第2回路(図示せず)に供給して、VCC電圧が2.5V未満の場合は、放電信号ALL_Hをゲートドライバ(図3の130)に供給すると同時に、電源維持信号DPM_VCCを変調フリッカー信号として第2回路(図示せず)に供給する。
Therefore, the
図11は、本発明の第1ないし第4の実施の形態による液晶表示装置の動作時の信号波形を示した波形図である。図11に示したように、ゲートシフトクロック信号GSCがイネーブルされた後、これに同期して所定の遅延期間後、ゲートライン(GL1ないしGLn)が順にイネーブルされ、ゲート出力イネーブル信号GOEによって前/後のゲートライン(GL1ないしGLn)とより確実に区分されるようになり、以後、放電信号ALL_Hがイネーブルされると、これに同期して全てのゲートライン(GL1ないしGLn)が同時にイネーブルされる。全ての画素に充電されている電荷を放電するに十分な時間の間、放電信号ALL_Hによって全てのゲートライン(GL1ないしGLn)が同時にイネーブルされるのが望ましく、この時間は、約3msec以上である。 FIG. 11 is a waveform diagram showing signal waveforms during operation of the liquid crystal display device according to the first to fourth embodiments of the present invention. As shown in FIG. 11, after the gate shift clock signal GSC is enabled, the gate lines GL1 to GLn are sequentially enabled after a predetermined delay period in synchronization with the gate shift clock signal GSC. When the discharge signal ALL_H is subsequently enabled, all the gate lines (GL1 to GLn) are simultaneously enabled in synchronization with the subsequent gate lines (GL1 to GLn). . It is desirable that all the gate lines (GL1 to GLn) are simultaneously enabled by the discharge signal ALL_H for a time sufficient to discharge the charges charged in all the pixels, and this time is about 3 msec or more. .
上記では、本発明の好ましい実施の形態を参照して説明しているが、該当する技術分野の熟練した当業者は、特許請求の範囲に記載された本発明の技術的思想及び領域から逸脱しない範囲内において本発明を多様に修正及び変更することができることを理解できるであろう。 Although the foregoing has been described with reference to the preferred embodiments of the present invention, those skilled in the relevant art will not depart from the spirit and scope of the invention as described in the claims. It will be understood that various modifications and changes can be made to the present invention within the scope.
100:液晶パネル 120:タイミングコントローラー
130:ゲートドライバ 140:データドライバ
150:電源部 160:駆動回路
190:放電回路
100: Liquid crystal panel 120: Timing controller 130: Gate driver 140: Data driver 150: Power supply unit 160: Drive circuit 190: Discharge circuit
Claims (22)
外部システムから制御信号及びデータ信号の供給を受けて、前記制御信号に対応してゲートドライバ及びデータドライバを制御し、前記データ信号を前記データドライバに供給するタイミングコントローラーと;
前記タイミングコントローラー及び前記ゲートドライバに連結されて、パワーオフ時に、前記複数の薄膜トランジスタを予め定められた維持時間の間ターンオンさせる放電回路と;
前記ゲートドライバ、データドライバ、放電回路、タイミングコントローラー及び液晶パネルの駆動電源を供給する電源部と
を含み、
前記放電回路は、
前記ゲートドライバから出力されるゲート駆動信号の後尾側を一定電圧降下させるためのフリッカー除去信号FLKと、前記駆動電源が印加される状態では高電位を維持し前記駆動電源が遮断されれば低電位を維持する電源管理信号DPMを、前記タイミングコントローラーから入力して、前記電源管理信号DPMを用いて決められた前記維持時間の間前記複数の薄膜トランジスタをすべてターンオンするための放電信号ALL_Hを前記ゲートドライバに出力し、
前記放電回路は、
前記フリッカー除去信号FLKと、入力されるVCC駆動電圧の大きさによって前記電源管理信号DPMを前記維持時間の間維持させるために、前記VCC駆動電圧が基準電圧より低い場合にハイレベルからローレベルに前記維持時間の間漸次減少する波形を有する電源維持信号DPM_VCCを前記タイミングコントローラーから入力し、前記放電信号ALL_Hを出力し、前記VCC駆動電圧が基準電圧より高い場合に前記フリッカー除去信号FLKを変調フリッカー信号V_FLKとして出力し、前記VCC駆動電圧が基準電圧より低い場合に前記電源維持信号DPM_VCCを前記変調フリッカー信号V_FLKとして出力する第1回路と;
前記第1回路から供給される変調フリッカー信号V_FLKを用いて生成され、前記VCC駆動電圧が基準電圧より高い場合に前記フリッカー除去信号FLKに対応して周期的にハイレベル電圧からローレベル電圧に減少し、前記VCC駆動電圧が基準電圧より低い場合に前記電源維持信号DPM_VCCに対応して前記ハイレベル電圧から前記ローレベル電圧に減少する放電維持信号VGH_Mを前記ゲートドライバに出力する第2回路と
を含むことを特徴とする液晶表示装置。 A liquid crystal panel including a plurality of gate lines and data lines, and a plurality of thin film transistors connected to the plurality of gate lines and data lines;
Supplied with control signals and data signals from the external system, it controls the gate driver and the data driver in response to the control signal, and a timing controller for supplying the data signal before Symbol data driver;
A discharge circuit connected to the timing controller and the gate driver to turn on the plurality of thin film transistors for a predetermined sustain time when the power is turned off;
A power supply unit that supplies driving power for the gate driver, data driver, discharge circuit, timing controller, and liquid crystal panel,
The discharge circuit is:
A flicker removal signal FLK for lowering the trailing side of the gate drive signal output from the gate driver by a constant voltage, and a high potential when the drive power supply is applied and a low potential when the drive power supply is cut off. the power management signal DPM to maintain, with input from the timing controller, wherein the power management signal DPM the gate driver discharge signal ALL_H for turning all the plurality of thin film transistors during the maintenance time were determined using the Output to
The discharge circuit is:
In order to maintain the power management signal DPM during the sustain period according to the flicker removal signal FLK and the magnitude of the input VCC drive voltage , the high level is changed to the low level when the VCC drive voltage is lower than a reference voltage. A power maintenance signal DPM_VCC having a waveform that gradually decreases during the sustain time is input from the timing controller, the discharge signal ALL_H is output, and the flicker removal signal FLK is modulated when the VCC driving voltage is higher than a reference voltage. A first circuit that outputs as a signal V_FLK and outputs the power supply maintaining signal DPM_VCC as the modulation flicker signal V_FLK when the VCC drive voltage is lower than a reference voltage ;
Generated using the modulation flicker signal V_FLK supplied from the first circuit, and periodically decreases from a high level voltage to a low level voltage corresponding to the flicker removal signal FLK when the VCC drive voltage is higher than a reference voltage. and, a second circuit for outputting a sustaining signal VGH_M decreasing in response to the power storage signal DPM_VCC when the VCC drive voltage is lower than the reference voltage from the high level voltage to the low level voltage to the gate driver A liquid crystal display device comprising:
ことを特徴とする請求項1に記載の液晶表示装置。 The timing controller generates a plurality of gate control signals for controlling the gate driver, and the plurality of gate control signals include a gate output enable signal GOE, a gate shift clock signal GSC, and a gate start pulse signal GSP. The liquid crystal display device according to claim 1.
ことを特徴とする請求項1に記載の液晶表示装置。 The timing controller generates a plurality of data control signals for controlling the data driver, and the plurality of data control signals include a source output enable signal SOE, a source sampling clock signal SSC, a polarity inversion signal POL, and a source start pulse. The liquid crystal display device according to claim 1, comprising a signal SSP.
外部システムから制御信号及びデータ信号の供給を受けて、前記制御信号に対応してゲートドライバ及びデータドライバを制御し、前記データ信号を前記データドライバに供給するタイミングコントローラーと;
前記タイミングコントローラー及び前記ゲートドライバに連結されて、パワーオフ時に、前記複数の薄膜トランジスタを予め定められた維持時間の間ターンオンさせる放電回路と;
前記ゲートドライバ、データドライバ、放電回路、タイミングコントローラー及び液晶パネルの駆動電源を供給する電源部と
を含み、
前記放電回路は、
前記ゲートドライバから出力されるゲート駆動信号の後尾側を一定電圧降下させるためのフリッカー除去信号FLKと、前記駆動電源が印加される状態では高電位を維持し前記駆動電源が遮断されれば低電位を維持する電源管理信号DPMを、前記タイミングコントローラーから入力して、前記電源管理信号DPMを用いて決められた前記維持時間の間前記複数の薄膜トランジスタをすべてターンオンするための放電信号ALL_Hを前記ゲートドライバに出力し、
前記放電回路は、
前記放電信号ALL_Hを生成する第1回路と;
入力されるVCC駆動電圧の大きさによって前記電源管理信号DPMを前記維持時間の間維持させるために、前記VCC駆動電圧が基準電圧より低い場合にハイレベルからローレベルに前記維持時間の間漸次減少する波形を有する電源維持信号DPM_VCCを前記VCC駆動電圧が基準電圧より低い場合に第1変調フリッカー信号V_FLK1として出力する第2回路と;
前記フリッカー除去信号FLKと、ゲートシフトクロック信号GSCの入力を受けて、前記フリッカー除去信号FLKまたはゲートシフトクロック信号GSCを前記VCC駆動電圧が基準電圧より高い場合に第2変調フリッカー信号V_FLK2信号として出力する第3回路と;
前記第2及び第3回路から供給される前記第1及び第2変調フリッカー信号V_FLK1、V_FLK2を用いて生成され、前記VCC駆動電圧が基準電圧より高い場合に前記第2変調フリッカー信号V_FLK2に対応して周期的にハイレベル電圧からローレベル電圧に減少し、前記VCC駆動電圧が基準電圧より低い場合に前記第1変調フリッカー信号V_FLK1に対応して前記ハイレベル電圧から前記ローレベル電圧に減少する放電維持信号VGH_Mを前記ゲートドライバに供給する第4回路と
を含むことを特徴とする液晶表示装置。 A liquid crystal panel including a plurality of gate lines and data lines, and a plurality of thin film transistors connected to the plurality of gate lines and data lines;
Supplied with control signals and data signals from the external system, it controls the gate driver and the data driver in response to the control signal, and a timing controller for supplying the data signal before Symbol data driver;
A discharge circuit connected to the timing controller and the gate driver to turn on the plurality of thin film transistors for a predetermined sustain time when the power is turned off;
A power supply unit that supplies driving power for the gate driver, data driver, discharge circuit, timing controller, and liquid crystal panel,
The discharge circuit is:
A flicker removal signal FLK for lowering the trailing side of the gate drive signal output from the gate driver by a constant voltage, and a high potential when the drive power supply is applied and a low potential when the drive power supply is cut off. the power management signal DPM to maintain, with input from the timing controller, wherein the power management signal DPM the gate driver discharge signal ALL_H for turning all the plurality of thin film transistors during the maintenance time were determined using the Output to
The discharge circuit is:
A first circuit for generating the discharge signal ALL_H;
In order to maintain the power management signal DPM during the sustain period according to the magnitude of the input VCC drive voltage, when the VCC drive voltage is lower than a reference voltage, the voltage gradually decreases from the high level to the low level during the sustain period. A second circuit for outputting a power supply maintaining signal DPM_VCC having a waveform to be output as a first modulation flicker signal V_FLK1 when the VCC drive voltage is lower than a reference voltage ;
Said flicker removing signal FLK, receives an input of a gate shift clock signal GSC, a pre-Symbol flicker removal signal FLK or gate shift clock signal GSC as a second modulated flicker signals V_FLK2 signal when the VCC driving voltage is higher than the reference voltage A third circuit to output;
Said front SL supplied from the second and third circuit first and second modulated flicker signals V_FLK1, generated using the V_FLK2, corresponding to said second modulated flicker signals V_FLK2 when the VCC driving voltage is higher than the reference voltage Then, it periodically decreases from a high level voltage to a low level voltage, and when the VCC driving voltage is lower than a reference voltage, it decreases from the high level voltage to the low level voltage corresponding to the first modulation flicker signal V_FLK1. And a fourth circuit for supplying a discharge sustain signal VGH_M to the gate driver .
ことを特徴とする請求項4に記載の液晶表示装置。 5. The liquid crystal display device according to claim 4, wherein the first circuit includes a resistor and a capacitor, and one voltage detection IC that outputs the discharge signal ALL_H according to a magnitude of the VCC driving voltage.
ことを特徴とする請求項4に記載の液晶表示装置。 The second circuit includes a plurality of resistors, a capacitor, a switching element that controls an output of the power supply maintenance signal DPM_VCC as the first modulation flicker signal V_FLK1, and the switching element according to the magnitude of the VCC driving voltage. The liquid crystal display device according to claim 4, further comprising a voltage detection IC that determines on / off.
ことを特徴とする請求項6に記載の液晶表示装置。 The liquid crystal display device according to claim 6, wherein the switching element is a PNP-type bipolar transistor.
ことを特徴とする請求項4に記載の液晶表示装置。 The third circuit includes a plurality of resistors, a capacitor, a switching element that controls the output of the flicker removal signal FLK or the gate shift clock signal GSC as the second modulation flicker signal V_FLK2, and the magnitude of the VCC drive voltage. The liquid crystal display device according to claim 4, further comprising: a voltage detection IC that determines ON / OFF of the switching element.
ことを特徴とする請求項8に記載の液晶表示装置。 The liquid crystal display device according to claim 8, wherein the switching element is an NPN bipolar transistor.
ことを特徴とする請求項4に記載の液晶表示装置。 The liquid crystal display device according to claim 4, wherein the discharge circuit generates the discharge signal ALL_H when the magnitude of the VCC drive voltage is 2.5 V or less.
ことを特徴とする請求項1に記載の液晶表示装置。 The first circuit includes a plurality of resistors, a capacitor, a first switching element that controls the output of the flicker removal signal FLK as the modulation flicker signal V_FLK, and the modulation flicker signal V_FLK of the power maintenance signal DPM_VCC. A second switching element that controls output; and a voltage detection IC that outputs the discharge signal ALL_H and determines on / off of the first and second switching elements according to the magnitude of the VCC drive voltage. The liquid crystal display device according to claim 1.
ことを特徴とする請求項11に記載の液晶表示装置。 The liquid crystal display device according to claim 11, wherein the first switching element is an NPN-type bipolar transistor, and the second switching element is a PNP-type bipolar transistor.
前記複数のデータラインに複数のデータ信号を印加するためのデータドライバと;
前記複数のゲートラインに複数のゲート信号を印加するためのゲートドライバと;
前記データドライバ及びゲートドライバに複数の制御信号を提供するためのタイミングコントローラーと;
駆動電圧を生成する電源部と;
前記駆動電圧によって前記ゲートドライバに放電信号ALL_H及び放電維持信号VGH_Mを印加するための放電回路と
を含み、
前記放電回路は、
前記ゲートドライバから出力されるゲート駆動信号の後尾側を一定電圧降下させるためのフリッカー除去信号FLKと、前記駆動電源が印加される状態では高電位を維持し前記駆動電源が遮断されれば低電位を維持する電源管理信号DPMを、前記タイミングコントローラーから入力して、前記電源管理信号DPMを用いて決められた維持時間の間前記複数の薄膜トランジスタをすべてターンオンするための前記放電信号ALL_Hを前記ゲートドライバに出力し、
前記放電回路は、
前記駆動電圧と基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記放電信号ALL_Hを出力し、前記タイミングコントローラーに応答して電源維持信号DPM_VCCを前記維持時間の間維持させるために、前記駆動電圧が前記基準電圧より低い場合にハイレベルからローレベルに前記維持時間の間漸次減少する波形を有する電源維持信号DPM_VCCを供給し、前記駆動電圧が前記基準電圧より高い場合、前記タイミングコントローラーに応答してフリッカー除去信号FLKを供給する第1回路と;
前記電源維持信号DPM_VCCと前記フリッカー除去信号FLKをのいずれかを用いて生成され、前記駆動電圧が基準電圧より高い場合に前記フリッカー除去信号FLKに対応して周期的にハイレベル電圧からローレベル電圧に減少し、前記駆動電圧が基準電圧より低い場合に前記電源維持信号DPM_VCCに対応して前記ハイレベル電圧から前記ローレベル電圧に減少する前記放電維持信号VGH_Mを出力する第2回路と
を含むことを特徴とする液晶表示装置用駆動回路。 In a driving circuit for a liquid crystal display device comprising a plurality of gate lines and data lines, and a plurality of switching elements connected to the plurality of gate lines and data lines,
A data driver for applying a plurality of data signals to the plurality of data lines;
A gate driver for applying a plurality of gate signals to the plurality of gate lines;
A timing controller for providing a plurality of control signals to the data driver and the gate driver;
A power supply for generating a drive voltage;
A discharge circuit for applying a discharge signal ALL_H and a discharge sustain signal VGH_M to the gate driver according to the driving voltage;
The discharge circuit is:
A flicker removal signal FLK for lowering the trailing side of the gate drive signal output from the gate driver by a constant voltage, and a high potential when the drive power supply is applied and a low potential when the drive power supply is cut off. the power management signal DPM to maintain, with input from the timing controller, the discharge signal ALL_H the gate driver to turn on all of said plurality of thin film transistors for maintaining a time determined by using the power management signal DPM Output to
The discharge circuit is:
If the drive voltage is lower than the reference voltage by comparing the drive voltage with a reference voltage, the discharge signal ALL_H is output , and the power maintenance signal DPM_VCC is maintained for the maintenance time in response to the timing controller. Further, when the driving voltage is lower than the reference voltage, a power maintenance signal DPM_VCC having a waveform that gradually decreases from the high level to the low level during the sustaining time is supplied, and when the driving voltage is higher than the reference voltage, A first circuit for providing a flicker removal signal FLK in response to the timing controller;
When the drive voltage is higher than a reference voltage, the power maintenance signal DPM_VCC and the flicker removal signal FLK are generated, and the high level voltage is periodically changed from the high level voltage corresponding to the flicker removal signal FLK. And a second circuit that outputs the discharge sustain signal VGH_M that decreases from the high level voltage to the low level voltage in response to the power sustain signal DPM_VCC when the drive voltage is lower than a reference voltage. A drive circuit for a liquid crystal display device.
ことを特徴とする請求項13に記載の液晶表示装置用駆動回路。 The discharge signal ALL_H for turning on all of the plurality of switching elements is applied to the gate driver when the discharge circuit detects that the drive voltage is lower than a reference voltage. 14. A driving circuit for a liquid crystal display device according to item 13.
ことを特徴とする請求項13に記載の液晶表示装置用駆動回路。 The drive circuit for a liquid crystal display device according to claim 13 , wherein the power supply maintenance signal DPM_VCC is a signal for maintaining a power management signal DPM for controlling a plurality of operation power supplies during the maintenance time .
ことを特徴とする請求項15に記載の液晶表示装置用駆動回路。 16. The driving circuit for a liquid crystal display device according to claim 15 , wherein the power maintenance signal DPM_VCC determines a start time of the plurality of data signals.
前記複数のデータラインに複数のデータ信号を印加するためのデータドライバと;
前記複数のゲートラインに複数のゲート信号を印加するためのゲートドライバと;
前記データドライバ及びゲートドライバに複数の制御信号を提供するためのタイミングコントローラーと;
駆動電圧を生成する電源部と;
前記駆動電圧によって前記ゲートドライバに放電信号ALL_H及び放電維持信号VGH_Mを印加するための放電回路と
を含み、
前記放電回路は、
前記ゲートドライバから出力されるゲート駆動信号の後尾側を一定電圧降下させるためのフリッカー除去信号FLKと、前記駆動電源が印加される状態では高電位を維持し前記駆動電源が遮断されれば低電位を維持する電源管理信号DPMを、前記タイミングコントローラーから入力して、前記電源管理信号DPMを用いて決められた維持時間の間前記複数の薄膜トランジスタをすべてターンオンするための前記放電信号ALL_Hを前記ゲートドライバに出力し、
前記放電回路は、
前記駆動電圧と基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記放電信号ALL_Hを出力する第1回路と;
前記駆動電圧と前記基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記タイミングコントローラーに応答して前記電源管理信号DPMを前記維持時間の間維持させるために、前記駆動電圧が前記基準電圧より低い場合にハイレベルからローレベルに前記維持時間の間漸次減少する波形を有する電源維持信号DPM_VCCを供給する第2回路と;
前記駆動電圧と前記基準電圧とを比較して前記駆動電圧が前記基準電圧より高い場合、前記タイミングコントローラーに応答してフリッカー除去信号FLKを供給する第3回路と;
前記電源維持信号DPM_VCCと前記フリッカー除去信号FLKのいずれかを用いて生成され、前記駆動電圧が基準電圧より高い場合に前記フリッカー除去信号FLKに対応して周期的にハイレベル電圧からローレベル電圧に減少し、前記駆動電圧が基準電圧より低い場合に前記電源維持信号DPM_VCCに対応して前記ハイレベル電圧から前記ローレベル電圧に減少する前記放電維持信号VGH_Mを前記ゲートドライバに出力する第4回路と
を含むことを特徴とする液晶表示装置用駆動回路。 In a driving circuit for a liquid crystal display device comprising a plurality of gate lines and data lines, and a plurality of switching elements connected to the plurality of gate lines and data lines,
A data driver for applying a plurality of data signals to the plurality of data lines;
A gate driver for applying a plurality of gate signals to the plurality of gate lines;
A timing controller for providing a plurality of control signals to the data driver and the gate driver;
A power supply for generating a drive voltage;
A discharge circuit for applying a discharge signal ALL_H and a discharge sustain signal VGH_M to the gate driver according to the driving voltage;
The discharge circuit is:
A flicker removal signal FLK for lowering the trailing side of the gate drive signal output from the gate driver by a constant voltage, and a high potential when the drive power supply is applied and a low potential when the drive power supply is cut off. the power management signal DPM to maintain, with input from the timing controller, the discharge signal ALL_H the gate driver to turn on all of said plurality of thin film transistors for maintaining a time determined by using the power management signal DPM Output to
The discharge circuit is:
A first circuit that compares the drive voltage with a reference voltage and outputs the discharge signal ALL_H when the drive voltage is lower than the reference voltage;
When the drive voltage is lower than the reference voltage by comparing the drive voltage and the reference voltage, the drive voltage is set to maintain the power management signal DPM for the sustain time in response to the timing controller. A second circuit for supplying a power maintenance signal DPM_VCC having a waveform that gradually decreases from the high level to the low level during the sustain time when lower than the reference voltage ;
A third circuit that compares the drive voltage with the reference voltage and supplies a flicker removal signal FLK in response to the timing controller when the drive voltage is higher than the reference voltage;
When the driving voltage is higher than a reference voltage, the power maintenance signal DPM_VCC and the flicker removal signal FLK are periodically generated from a high level voltage to a low level voltage corresponding to the flicker removal signal FLK. A fourth circuit for outputting to the gate driver the discharge sustain signal VGH_M that decreases and decreases from the high level voltage to the low level voltage in response to the power source sustain signal DPM_VCC when the drive voltage is lower than a reference voltage ; A drive circuit for a liquid crystal display device comprising:
前記第2回路は、第2キャパシターと、第1トランジスタと、第2電圧検出ICとを含み、
前記第3回路は、第3キャパシターと、第2トランジスタと、第3電圧検出ICとを含む
ことを特徴とする請求項17に記載の液晶表示装置用駆動回路。 The first circuit includes a first capacitor and a first voltage detection IC,
The second circuit includes a second capacitor, a first transistor, and a second voltage detection IC,
The drive circuit for a liquid crystal display device according to claim 17 , wherein the third circuit includes a third capacitor, a second transistor, and a third voltage detection IC.
前記複数のデータラインに複数のデータ信号を印加するためのデータドライバと;
前記複数のゲートラインに複数のゲート信号を印加するためのゲートドライバと;
前記データドライバ及びゲートドライバに複数の制御信号を提供するためのタイミングコントローラーと;
駆動電圧を生成する電源部と;
前記駆動電圧によって前記ゲートドライバに放電信号ALL_H及び放電維持信号VGH_Mを印加するための放電回路と
を含み、
前記放電回路は、
前記ゲートドライバから出力されるゲート駆動信号の後尾側を一定電圧降下させるためのフリッカー除去信号FLKと、前記駆動電源が印加される状態では高電位を維持し前記駆動電源が遮断されれば低電位を維持する電源管理信号DPMを、前記タイミングコントローラーから入力して、前記電源管理信号DPMを用いて決められた維持時間の間前記複数の薄膜トランジスタをすべてターンオンするための放電信号ALL_Hを前記ゲートドライバに出力し、
前記放電回路は、
前記駆動電圧と基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記放電信号ALL_Hを出力する第1回路と;
前記駆動電圧と前記基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記タイミングコントローラーに応答して前記電源管理信号DPMを前記維持時間の間維持させるために、前記駆動電圧が前記基準電圧より低い場合にハイレベルからローレベルに前記維持時間の間漸次減少する波形を有する電源維持信号DPM_VCCを供給し、前記駆動電圧が前記基準電圧より高い場合、前記タイミングコントローラーに応答してフリッカー除去信号FLKを供給する第2回路と;
前記電源維持信号DPM_VCCと前記フリッカー除去信号FLKのいずれかを用いて生成され、前記駆動電圧が基準電圧より高い場合に前記フリッカー除去信号FLKに対応して周期的にハイレベル電圧からローレベル電圧に減少し、前記駆動電圧が基準電圧より低い場合に前記電源維持信号DPM_VCCに対応して前記ハイレベル電圧から前記ローレベル電圧に減少する前記放電維持信号VGH_Mを前記ゲートドライバに出力する第3回路と
を含むことを特徴とする液晶表示装置用駆動回路。 In a driving circuit for a liquid crystal display device comprising a plurality of gate lines and data lines, and a plurality of switching elements connected to the plurality of gate lines and data lines,
A data driver for applying a plurality of data signals to the plurality of data lines;
A gate driver for applying a plurality of gate signals to the plurality of gate lines;
A timing controller for providing a plurality of control signals to the data driver and the gate driver;
A power supply for generating a drive voltage;
A discharge circuit for applying a discharge signal ALL_H and a discharge sustain signal VGH_M to the gate driver according to the driving voltage;
The discharge circuit is:
A flicker removal signal FLK for lowering the trailing side of the gate drive signal output from the gate driver by a constant voltage, and a high potential when the drive power supply is applied and a low potential when the drive power supply is cut off. Is supplied from the timing controller, and a discharge signal ALL_H for turning on all the plurality of thin film transistors for a maintenance time determined by using the power management signal DPM is input to the gate driver. Output,
The discharge circuit is:
A first circuit that compares the drive voltage with a reference voltage and outputs the discharge signal ALL_H when the drive voltage is lower than the reference voltage;
If the driving voltage by comparing the reference voltage and the drive voltage is lower than the reference voltage, said power management signal DPM in response to said timing controller in order to maintain during the maintenance time, the drive voltage A power maintenance signal DPM_VCC having a waveform that gradually decreases from the high level to the low level when the voltage is lower than the reference voltage is supplied during the sustain time, and in response to the timing controller when the driving voltage is higher than the reference voltage. A second circuit for supplying a flicker removal signal FLK ;
When the driving voltage is higher than a reference voltage, the power maintenance signal DPM_VCC and the flicker removal signal FLK are periodically generated from a high level voltage to a low level voltage corresponding to the flicker removal signal FLK. A third circuit for outputting to the gate driver the discharge sustain signal VGH_M that decreases and decreases from the high level voltage to the low level voltage in response to the power source sustain signal DPM_VCC when the drive voltage is lower than a reference voltage ; A drive circuit for a liquid crystal display device comprising:
前記第2回路は、第2キャパシターと、第1トランジスタと、第2トランジスタと、第2電圧検出ICとを含む
ことを特徴とする請求項19に記載の液晶表示装置用駆動回路。 The first circuit includes a first capacitor and a first voltage detection IC,
The drive circuit for a liquid crystal display device according to claim 19 , wherein the second circuit includes a second capacitor, a first transistor, a second transistor, and a second voltage detection IC.
ことを特徴とする請求項13に記載の液晶表示装置用駆動回路。 The first circuit includes a capacitor, a first transistor that outputs the power maintenance signal DPM_VCC, a second transistor that outputs the control signal, and a first voltage detection IC that controls the first and second transistors. The drive circuit for a liquid crystal display device according to claim 13.
前記第2トランジスタは、NPN型のバイポーラ形トランジスタである
ことを特徴とする請求項21に記載の液晶表示装置用駆動回路。 The first transistor is a PNP-type bipolar transistor,
The drive circuit for a liquid crystal display device according to claim 21 , wherein the second transistor is an NPN bipolar transistor.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060138514 | 2006-12-29 | ||
KR10-2006-0138514 | 2006-12-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165226A JP2008165226A (en) | 2008-07-17 |
JP5226288B2 true JP5226288B2 (en) | 2013-07-03 |
Family
ID=39611529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007323728A Active JP5226288B2 (en) | 2006-12-29 | 2007-12-14 | Liquid crystal display device and driving circuit for liquid crystal display device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5226288B2 (en) |
KR (1) | KR101480313B1 (en) |
CN (1) | CN101211543B (en) |
TW (1) | TWI374431B (en) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101537412B1 (en) * | 2008-12-26 | 2015-07-17 | 엘지디스플레이 주식회사 | Liquid crystal display and driving method thereof |
CN103123770B (en) * | 2011-11-18 | 2017-04-12 | 联咏科技股份有限公司 | Power management circuit and gate electrode pulse modulation circuit thereof |
KR101473843B1 (en) | 2012-04-25 | 2014-12-17 | 엘지디스플레이 주식회사 | Liquid crystal display |
KR102113737B1 (en) * | 2013-12-31 | 2020-05-21 | 엘지디스플레이 주식회사 | Liquid crystal display device And a method of driving the same |
JP2015197484A (en) * | 2014-03-31 | 2015-11-09 | シャープ株式会社 | Liquid crystal display device and manufacturing method of liquid crystal display device |
KR102168790B1 (en) * | 2014-09-15 | 2020-10-23 | 엘지디스플레이 주식회사 | Display device and power supply |
KR102148488B1 (en) * | 2014-09-22 | 2020-08-27 | 엘지디스플레이 주식회사 | Power Supply Circuit of Display Device |
KR102235400B1 (en) * | 2014-09-25 | 2021-04-02 | 엘지디스플레이 주식회사 | Display device and the method for driving the same |
TWI562126B (en) * | 2015-09-30 | 2016-12-11 | Hon Hai Prec Ind Co Ltd | Liquid crystal display device and discharge control method thereof |
KR102450256B1 (en) * | 2015-09-30 | 2022-09-30 | 엘지디스플레이 주식회사 | Liquid Crystal Display |
CN105513529A (en) * | 2016-02-23 | 2016-04-20 | 深圳市华星光电技术有限公司 | Display panel drive circuit and quality test method thereof |
KR102460990B1 (en) * | 2018-08-29 | 2022-10-31 | 엘지디스플레이 주식회사 | Driving voltage supply circuit, display panel and device |
CN113066447B (en) * | 2020-01-02 | 2022-06-21 | 深圳富泰宏精密工业有限公司 | Electronic device and display screen control method |
CN114708840B (en) * | 2022-03-31 | 2023-10-24 | 福州京东方光电科技有限公司 | Display driving method, driving circuit and display device |
CN114822402B (en) | 2022-06-30 | 2022-09-20 | 惠科股份有限公司 | Drive circuit, display module and display device |
CN115933237A (en) * | 2022-12-16 | 2023-04-07 | 业成科技(成都)有限公司 | Display device and operation method thereof |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4716463A (en) * | 1986-10-24 | 1987-12-29 | Zenith Electronics Corporation | Power down sense circuit |
JP2655328B2 (en) * | 1987-12-25 | 1997-09-17 | ホシデン株式会社 | How to clear the LCD display when the power is turned off |
JPH02272490A (en) * | 1989-04-14 | 1990-11-07 | Hitachi Ltd | Liquid crystal display device and power source unit for liquid crystal display device |
JP3173200B2 (en) * | 1992-12-25 | 2001-06-04 | ソニー株式会社 | Active matrix type liquid crystal display |
JP3454003B2 (en) * | 1996-03-29 | 2003-10-06 | セイコーエプソン株式会社 | Liquid crystal display |
JP3827823B2 (en) * | 1996-11-26 | 2006-09-27 | シャープ株式会社 | Liquid crystal display image erasing device and liquid crystal display device including the same |
JPH10333642A (en) * | 1997-05-27 | 1998-12-18 | Internatl Business Mach Corp <Ibm> | Liquid crystal display device |
JP3658722B2 (en) * | 1998-11-24 | 2005-06-08 | カシオ計算機株式会社 | Liquid crystal display |
CN1226713C (en) * | 2001-11-19 | 2005-11-09 | 华邦电子股份有限公司 | Circuit and method for quick eliminating off afterimage of liquid crystel display |
JP2003216103A (en) * | 2002-01-23 | 2003-07-30 | Sanyo Electric Co Ltd | Display device |
JP3870862B2 (en) * | 2002-07-12 | 2007-01-24 | ソニー株式会社 | Liquid crystal display device, control method thereof, and portable terminal |
JP4120409B2 (en) | 2003-01-22 | 2008-07-16 | ソニー株式会社 | Liquid crystal display |
JP4544827B2 (en) * | 2003-03-31 | 2010-09-15 | シャープ株式会社 | Liquid crystal display |
CN1845233A (en) * | 2005-04-06 | 2006-10-11 | 中华映管股份有限公司 | LCD and method for improving its ghost phenomenon |
-
2007
- 2007-05-09 KR KR20070045036A patent/KR101480313B1/en active IP Right Grant
- 2007-11-21 TW TW096144125A patent/TWI374431B/en active
- 2007-12-14 JP JP2007323728A patent/JP5226288B2/en active Active
- 2007-12-26 CN CN2007103011671A patent/CN101211543B/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN101211543B (en) | 2011-01-12 |
KR101480313B1 (en) | 2015-01-08 |
TWI374431B (en) | 2012-10-11 |
JP2008165226A (en) | 2008-07-17 |
KR20080063020A (en) | 2008-07-03 |
CN101211543A (en) | 2008-07-02 |
TW200828252A (en) | 2008-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5226288B2 (en) | Liquid crystal display device and driving circuit for liquid crystal display device | |
US8125424B2 (en) | Liquid crystal display device and driving method thereof | |
US8432343B2 (en) | Liquid crystal display device and driving method thereof | |
US10706804B2 (en) | Shift register, image display including the same, and method of driving the same | |
JP2009109970A (en) | Liquid crystal display device | |
KR20030015033A (en) | Power of sequence for apparatus and driving for method thereof | |
KR20090075517A (en) | Pixel driving circuit and display apparatus having the same | |
US9190023B2 (en) | Liquid crystal display device and method of driving the same | |
CN107564448B (en) | Display control and touch control device, and display and touch detection panel unit | |
KR20070070928A (en) | Driving apparatus and liquid crystal display comprising the same | |
US9704450B2 (en) | Driver IC for display panel | |
KR101589752B1 (en) | Liquid crystal display | |
KR101241139B1 (en) | Liquid display device and driving method the same | |
KR101747758B1 (en) | Method of driving display panel and display apparatus for performing the same | |
KR20090005500A (en) | Driving apparatus for liquid crystal display device and method for driving the same | |
KR101785339B1 (en) | Common voltage driver and liquid crystal display device including thereof | |
KR101773193B1 (en) | Active Matrix Display | |
CN211181608U (en) | Power supply time sequence control circuit and display device | |
JP4830424B2 (en) | Drive device | |
KR101327875B1 (en) | LCD and drive method thereof | |
KR102283377B1 (en) | Display device and gate driving circuit thereof | |
KR20080046934A (en) | Liquid crystal display and method of driving the same | |
KR101217158B1 (en) | Liquid crystal display device | |
KR100848961B1 (en) | Method of Driving Liquid Crystal Display Module and Apparatus thereof | |
KR20110075414A (en) | Liquid crystal display device and method of driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5226288 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |