JP5225938B2

JP5225938B2 - Magnetic sensor device

Info

Publication number: JP5225938B2
Application number: JP2009137667A
Authority: JP
Inventors: 大介村岡; 稔有山; 友生挽地; 学藤村
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2009-06-08
Filing date: 2009-06-08
Publication date: 2013-07-03
Anticipated expiration: 2029-06-08
Also published as: TWI447418B; CN101907691B; JP2010281801A; KR20100131929A; KR101355738B1; CN101907691A; US20100308815A1; US8193807B2; TW201111821A

Description

本発明は、磁界強度を電気信号に変換する磁気センサ装置に関し、例えば折りたたみ式携帯電話機やノートパソコン等における開閉状態検知用センサ、またはモータの回転位置検知センサに利用される磁気センサ装置に関する。 The present invention relates to a magnetic sensor device that converts a magnetic field intensity into an electric signal, and more particularly to a magnetic sensor device that is used as an open / close state detection sensor or a rotational position detection sensor of a motor in a foldable mobile phone or a notebook computer.

折りたたみ式携帯電話機やノートパソコン等における開閉状態検知用センサとして、またモータの回転位置検知センサとして磁気センサ装置が用いられている（例えば、特許文献１参照）。その磁気センサ装置の回路図を図７に示す。 A magnetic sensor device is used as a sensor for detecting an open / close state in a foldable mobile phone, a notebook computer, or the like, and as a rotational position detection sensor of a motor (for example, see Patent Document 1). A circuit diagram of the magnetic sensor device is shown in FIG.

磁気センサ装置は、磁電変換素子（例えばホール素子）によって磁界強度または磁束密度に比例した電圧を出力し、その出力電圧を増幅器で増幅し、比較器を用いて判定する（Ｈ信号かＬ信号の二値で出力する）。磁電変換素子の出力電圧は微小であるため、磁電変換素子が持つオフセット電圧（素子オフセット電圧）や、増幅器や比較器が持つオフセット電圧（入力オフセット電圧）、または変換装置内のノイズが問題となる。素子オフセット電圧は、主に磁電変換素子がパッケージから受ける応力等により発生する。入力オフセット電圧は、主に増幅器の入力回路を構成する素子の特性ばらつき等により発生する。ノイズは、主に回路を構成する単体トランジスタが持つフリッカ雑音、単体トランジスタや抵抗素子が持つ熱雑音により発生する。 The magnetic sensor device outputs a voltage proportional to the magnetic field strength or magnetic flux density by a magnetoelectric conversion element (for example, a Hall element), amplifies the output voltage by an amplifier, and determines using a comparator (H signal or L signal). (Binary output). Since the output voltage of the magnetoelectric conversion element is very small, the offset voltage (element offset voltage) possessed by the magnetoelectric conversion element, the offset voltage (input offset voltage) possessed by the amplifier or the comparator, or noise in the conversion device becomes a problem. . The element offset voltage is mainly generated by a stress that the magnetoelectric conversion element receives from the package. The input offset voltage is mainly generated due to variations in the characteristics of elements constituting the input circuit of the amplifier. Noise is generated mainly by flicker noise of a single transistor constituting a circuit and thermal noise of a single transistor or a resistance element.

上述の磁電変換素子や増幅器が持つオフセット電圧の影響を低減するため、図７に示した磁気センサ装置は、以下の構成となっている。図７に示した磁気センサ装置は、ホール素子１と、ホール素子１の第一検出状態と第二検出状態とを切り替えるスイッチ切替回路２と、スイッチ切替回路２の二つの出力端子の電圧差（Ｖ１−Ｖ２）を増幅する差動増幅器３と、差動増幅器３の一方の出力端子が一端に接続される容量Ｃ１と、差動増幅器３の他方の出力端子と容量Ｃ１の他端との間に接続されるスイッチＳ１と、比較器４とを有する構成となっている。ここで、第一検出状態は、端子ＡとＣから電源電圧を入力し、端子ＢとＤから検出電圧を出力する。また、第二検出状態は、端子ＢとＤから電源電圧を入力し、端子ＡとＣから検出電圧を出力する。 In order to reduce the influence of the offset voltage of the above-described magnetoelectric conversion element and amplifier, the magnetic sensor device shown in FIG. 7 has the following configuration. The magnetic sensor device shown in FIG. 7 includes a Hall element 1, a switch switching circuit 2 that switches between a first detection state and a second detection state of the Hall element 1, and a voltage difference between two output terminals of the switch switching circuit 2 ( V1-V2) is amplified, a capacitor C1 having one output terminal of the differential amplifier 3 connected to one end, and between the other output terminal of the differential amplifier 3 and the other end of the capacitor C1. And a comparator 4 connected to the switch S1. Here, in the first detection state, the power supply voltage is input from the terminals A and C, and the detection voltage is output from the terminals B and D. In the second detection state, a power supply voltage is input from terminals B and D, and a detection voltage is output from terminals A and C.

磁電変換素子の差動出力電圧をＶｈ、差動増幅器の増幅率をＧ、差動増幅器の入力オフセット電圧をＶｏａとする。第一検出状態では、スイッチＳ１がＯＮし、容量Ｃ１にＶｃ１＝（Ｖ３−Ｖ４）＝Ｇ（Ｖｈ１＋Ｖｏａ）が充電される。続いて第二検出状態では、スイッチＳ１がＯＦＦし、Ｖｃ２＝（Ｖ３−Ｖ４）＝Ｇ（−Ｖｈ２＋Ｖｏａ）が出力される。ここで、Ｖ５−Ｖ６＝Ｖ３−Ｖｃ１−Ｖ４＝Ｖｃ２−Ｖｃ１＝−Ｇ（Ｖｈ１＋Ｖｈ２）となり、入力オフセット電圧の影響が相殺される。また、磁電変換素子の検出電圧Ｖｈ１とＶｈ２は、一般に同相の有効信号成分と逆相の素子オフセット成分とを持つため、上述の出力電圧は素子オフセット成分の影響も取り除かれる。 The differential output voltage of the magnetoelectric conversion element is Vh, the amplification factor of the differential amplifier is G, and the input offset voltage of the differential amplifier is Voa. In the first detection state, the switch S1 is turned ON, and the capacitor C1 is charged with Vc1 = (V3−V4) = G (Vh1 + Voa). Subsequently, in the second detection state, the switch S1 is turned OFF and Vc2 = (V3−V4) = G (−Vh2 + Voa) is output. Here, V5−V6 = V3−Vc1−V4 = Vc2−Vc1 = −G (Vh1 + Vh2), and the influence of the input offset voltage is offset. Further, since the detection voltages Vh1 and Vh2 of the magnetoelectric conversion element generally have an in-phase effective signal component and an anti-phase element offset component, the above-described output voltage also eliminates the influence of the element offset component.

特開２００１−３３７１４７号公報JP 2001-337147 A

しかしながら、上述したような従来の磁気センサ装置では、後段に接続される比較器４の入力オフセット電圧を取り除くことができず、検出磁界強度にばらつきが生じるという課題がある。 However, in the conventional magnetic sensor device as described above, there is a problem that the input offset voltage of the comparator 4 connected in the subsequent stage cannot be removed, and the detected magnetic field strength varies.

そこで、本発明の目的は、比較的簡単な回路構成で素子オフセット電圧と、増幅器および比較器の入力オフセット電圧の影響を取り除き、磁界強度を高精度に検出できる磁気センサ装置を提供することである。 Accordingly, an object of the present invention is to provide a magnetic sensor device capable of detecting the magnetic field strength with high accuracy by removing the influence of the element offset voltage and the input offset voltage of the amplifier and the comparator with a relatively simple circuit configuration. .

従来のこのような問題点を解決するために、本発明の磁気センサ装置は以下のような構成とした。 In order to solve such conventional problems, the magnetic sensor device of the present invention has the following configuration.

磁電変換素子の第一端子対および第二端子対が接続され、電源電圧が印加される端子対と磁界強度の検出電圧を出力する端子対とを切り替え制御し、検出電圧を出力する第一出力端子及び第二出力端子を有するスイッチ切替回路と、スイッチ切換回路の第一出力端子及び第二出力端子が各々第一入力端子及び第二入力端子に接続され、検出電圧を差動増幅した結果を出力する第一出力端子及び第二出力端子を有する差動増幅器と、差動増幅器の第一出力端子と一方の端子が接続された第一容量と、差動増幅器の第二出力端子と一方の端子が接続された第二スイッチと、第一容量の他方の端子と第一入力端子が接続され、第二スイッチの他方の端子と第二入力端子が接続され、該入力端子に入力される電圧の比較結果を出力端子に出力する比較器と、比較器の第一入力端子と出力端子との間に接続された第一スイッチと、比較器の第二入力端子に一端が接続された第二容量と、第二容量の他方の端子に接続された検出電圧設定回路と、を備える磁気センサ装置。 A first output that outputs a detection voltage by switching between a terminal pair to which a power supply voltage is applied and a terminal pair that outputs a detection voltage of the magnetic field strength is connected to the first terminal pair and the second terminal pair of the magnetoelectric conversion element. A switch switching circuit having a terminal and a second output terminal, and a first output terminal and a second output terminal of the switch switching circuit connected to the first input terminal and the second input terminal, respectively, and a result obtained by differentially amplifying the detection voltage. A differential amplifier having a first output terminal and a second output terminal for output; a first capacitor connected to one terminal of the differential amplifier; and a second output terminal of the differential amplifier The voltage of the second switch to which the terminal is connected, the other terminal of the first capacitor and the first input terminal are connected, the other terminal of the second switch and the second input terminal are connected, and the input to the input terminal That outputs the result of comparison to the output terminal A first switch connected between the first input terminal and the output terminal of the comparator, a second capacitor having one end connected to the second input terminal of the comparator, and the other terminal of the second capacitor And a connected detection voltage setting circuit.

本発明の磁気センサ装置によれば、スイッチと容量を有効的に活用することにより簡便な回路構成で、磁気センサ装置を構成する磁電変換素子、差動増幅器、比較器において発生するオフセット成分を取り除くことが可能とる。また、磁界強度の検出電圧レベルを精度よく設定することが出来る。従って、高精度な磁界強度の検出を可能とする磁気センサ装置を提供することが出来る。 According to the magnetic sensor device of the present invention, the offset component generated in the magnetoelectric transducer, the differential amplifier, and the comparator constituting the magnetic sensor device is removed with a simple circuit configuration by effectively utilizing the switch and the capacitor. Take possible. In addition, the detection voltage level of the magnetic field strength can be set with high accuracy. Therefore, it is possible to provide a magnetic sensor device that can detect magnetic field strength with high accuracy.

本発明の磁気センサ装置の回路図である。It is a circuit diagram of the magnetic sensor apparatus of this invention. 本発明の磁気センサ装置のスイッチ制御信号のタイミングチャートの一例である。It is an example of the timing chart of the switch control signal of the magnetic sensor apparatus of this invention. 本発明の磁気センサ装置のスイッチ制御信号のタイミングチャートの他の例である。It is another example of the timing chart of the switch control signal of the magnetic sensor device of the present invention. 本発明の磁気センサ装置の差動増幅器の一例を示す回路図である。It is a circuit diagram which shows an example of the differential amplifier of the magnetic sensor apparatus of this invention. 本発明の磁気センサ装置の差動増幅器の他の例を示す回路図である。It is a circuit diagram which shows the other example of the differential amplifier of the magnetic sensor apparatus of this invention. 本発明の磁気センサ装置のアナログスイッチの一例を示す回路図である。It is a circuit diagram which shows an example of the analog switch of the magnetic sensor apparatus of this invention. 従来の磁気センサ装置の回路図である。It is a circuit diagram of the conventional magnetic sensor apparatus.

以下、本発明の実施の形態について、図面に基づいて詳細に説明する。本発明の磁気センサ装置は、折りたたみ式携帯電話機やノートパソコン等における開閉状態検知センサや、モータの回転位置検知センサなど、磁界強度の状態を検知するセンサとして幅広く利用されている。以下の実施形態では、磁電変換素子を用いた磁気センサ装置について説明するが、本発明の変換装置は磁界強度に応じて電圧出力を行う磁電変換素子の代わりに、加速度や圧力などに応じて同様に電圧出力がなされる変換素子を用いることもできる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The magnetic sensor device of the present invention is widely used as a sensor for detecting the state of magnetic field strength, such as an open / closed state detection sensor in a foldable mobile phone or a notebook computer, or a rotational position detection sensor of a motor. In the following embodiments, a magnetic sensor device using a magnetoelectric conversion element will be described. However, the conversion device of the present invention is similar to an acceleration or pressure instead of a magnetoelectric conversion element that outputs a voltage according to the magnetic field strength. Alternatively, a conversion element that outputs a voltage can be used.

図１は、本発明の磁気センサ装置の回路図である。本発明の磁気センサ装置は、磁電変換素子であるホール素子１と、スイッチ切替回路２と、差動増幅器３と、比較器４と、検出電圧設定回路５と、第一容量Ｃ１及び第二容量Ｃ２と、第一スイッチＳ１及び第二スイッチＳ２と、を備える。 FIG. 1 is a circuit diagram of a magnetic sensor device of the present invention. The magnetic sensor device of the present invention includes a Hall element 1 that is a magnetoelectric conversion element, a switch switching circuit 2, a differential amplifier 3, a comparator 4, a detection voltage setting circuit 5, a first capacitor C1, and a second capacitor. C2, a first switch S1, and a second switch S2.

ホール素子１は、第一端子対Ａ―Ｃと第二端子対Ｂ―Ｄとを有する。スイッチ切替回路２は、ホール素子１の各端子Ａ、Ｂ、ＣおよびＤと接続される４つの入力端子と、第一出力端子及び第二出力端子を有する。差動増幅器３は、スイッチ切換回路２の第一出力端子及び第二出力端子が各々接続される第一入力端子及び第二入力端子と、第一出力端子及び第二出力端子とを有する。第一容量Ｃ１は、差動増幅器３の第一出力端子に一方の端子が接続される。第二スイッチＳ２は、差動増幅器３の第二出力端子に一方の端子が接続される。比較器４は、第一入力端子に第一容量Ｃ１の他方の端子が接続され、第二入力端子に第二スイッチＳ２の他方の端子が接続され、それぞれに入力される電圧の比較結果を出力端子に出力する。第一スイッチＳ１は、比較器４の第一入力端子と出力端子との間に接続される。第二容量Ｃ２は、比較器４の第二入力端子に一方の端子が接続される。検出電圧設定回路５は、第二容量Ｃ２の他方の端子に接続される。検出電圧設定回路５は、電源端子ＶＤＤと接地端子ＧＮＤの間に接続されるブリーダ抵抗と、各抵抗の接続点と第二容量Ｃ２の他方の端子とを接続するスイッチ回路を有している。 The Hall element 1 has a first terminal pair AC and a second terminal pair BD. The switch switching circuit 2 has four input terminals connected to the terminals A, B, C, and D of the Hall element 1, a first output terminal, and a second output terminal. The differential amplifier 3 has a first input terminal and a second input terminal to which the first output terminal and the second output terminal of the switch switching circuit 2 are respectively connected, and a first output terminal and a second output terminal. One terminal of the first capacitor C <b> 1 is connected to the first output terminal of the differential amplifier 3. One terminal of the second switch S <b> 2 is connected to the second output terminal of the differential amplifier 3. The comparator 4 has the first input terminal connected to the other terminal of the first capacitor C1, the second input terminal connected to the other terminal of the second switch S2, and outputs a comparison result of the voltages input to the respective terminals. Output to the terminal. The first switch S <b> 1 is connected between the first input terminal and the output terminal of the comparator 4. One terminal of the second capacitor C <b> 2 is connected to the second input terminal of the comparator 4. The detection voltage setting circuit 5 is connected to the other terminal of the second capacitor C2. The detection voltage setting circuit 5 includes a bleeder resistor connected between the power supply terminal VDD and the ground terminal GND, and a switch circuit that connects a connection point of each resistor and the other terminal of the second capacitor C2.

スイッチ切替回路２は、ホール素子１の第一端子対Ａ―Ｃに電源電圧を入力し、第二端子対Ｂ―Ｄから検出電圧を出力する第一検出状態と、第二端子対Ｂ―Ｄに電源電圧を入力し、第一端子対Ａ―Ｃから検出電圧を出力する第二検出状態とを切り替える機能を有する。 The switch switching circuit 2 inputs a power supply voltage to the first terminal pair AC of the Hall element 1 and outputs a detection voltage from the second terminal pair BD, and a second terminal pair BD Has a function of switching between a second detection state in which a power supply voltage is input to and a detection voltage is output from the first terminal pair AC.

差動増幅器３は、図４に示したようなインスツルメンテーションアンプ構成をしている。差動増幅器３は、差動増幅器１１、１２と抵抗Ｒ１１、Ｒ１２、Ｒ１３を備える。差動増幅器１１及び１２は、それぞれ非反転増幅器として動作する。差動増幅器３の第一入力端子が差動増幅器１１の非反転入力端子に接続され、第二入力端子が差動増幅器１２の非反転入力端子に接続され、第一出力端子が差動増幅器１１の出力端子に接続され、第二出力端子が差動増幅器１２の出力端子に接続される。差動増幅器３は、このようなインスツルメンテーションアンプ構成とすることにより、差動入力における同相ノイズの影響を抑制することが可能となる。ここで、差動増幅器１１及び１２の増幅率が等しく設定されているとする。 The differential amplifier 3 has an instrumentation amplifier configuration as shown in FIG. The differential amplifier 3 includes differential amplifiers 11 and 12 and resistors R11, R12, and R13. The differential amplifiers 11 and 12 each operate as a non-inverting amplifier. The first input terminal of the differential amplifier 3 is connected to the non-inverting input terminal of the differential amplifier 11, the second input terminal is connected to the non-inverting input terminal of the differential amplifier 12, and the first output terminal is the differential amplifier 11. The second output terminal is connected to the output terminal of the differential amplifier 12. By adopting such an instrumentation amplifier configuration, the differential amplifier 3 can suppress the influence of common-mode noise on the differential input. Here, it is assumed that the amplification factors of the differential amplifiers 11 and 12 are set equal.

スイッチＳ１及びＳ２は、図６に示すようなアナログスイッチを用いる。アナログスイッチは、入力端子と出力端子の間に直列に接続された２つのトランスミッションゲートで構成される。入力端子側のトランスミッションゲートは、ＮＭＯＳトランジスタＭ３１とＰＭＯＳトランジスタＭ３２で構成される。出力端子側のトランスミッションゲートは、各々のソースとドレインを短絡したＮＭＯＳトランジスタＭ３３及びＰＭＯＳトランジスタＭ３４で構成される。ここで、ＮＭＯＳトランジスタＭ３３は、ＮＭＯＳトランジスタＭ３１と等しいＬ長、半分のＷ長に設定する。同様に、ＰＭＯＳトランジスタＭ３４は、ＰＭＯＳトランジスタＭ３２と等しいＬ長、半分のＷ長に設定する。そして、ＮＭＯＳトランジスタＭ３１とＰＭＯＳトランジスタＭ３４のゲートには信号ΦＡが入力され、ＰＭＯＳトランジスタＭ３２とＮＭＯＳトランジスタＭ３３のゲートには信号ΦＡを反転した信号が入力される。ここで、図６で示すアナログスイッチは、出力端子側にノイズを発生させないので、第一スイッチＳ１は第一容量Ｃ１側が出力端子とし、第二スイッチＳ２は第二容量Ｃ２側が出力端子とする。 The switches S1 and S2 use analog switches as shown in FIG. The analog switch is composed of two transmission gates connected in series between an input terminal and an output terminal. The transmission gate on the input terminal side includes an NMOS transistor M31 and a PMOS transistor M32. The transmission gate on the output terminal side is composed of an NMOS transistor M33 and a PMOS transistor M34 whose respective sources and drains are short-circuited. Here, the NMOS transistor M33 is set to an L length equal to the NMOS transistor M31 and a half W length. Similarly, the PMOS transistor M34 is set to L length equal to the PMOS transistor M32 and half W length. A signal ΦA is input to the gates of the NMOS transistor M31 and the PMOS transistor M34, and a signal obtained by inverting the signal ΦA is input to the gates of the PMOS transistor M32 and the NMOS transistor M33. Here, since the analog switch shown in FIG. 6 does not generate noise on the output terminal side, the first switch S1 has an output terminal on the first capacitor C1 side, and the second switch S2 has an output terminal on the second capacitor C2 side.

次に、本発明の磁気センサ装置の動作を説明する。第一の実施形態として、差動増幅器３は図４の構成として、図２のスイッチ制御信号のタイミングチャートで各スイッチが駆動されるものとする。 Next, the operation of the magnetic sensor device of the present invention will be described. As a first embodiment, the differential amplifier 3 is configured as shown in FIG. 4, and each switch is driven by the switch control signal timing chart of FIG.

検出動作の一周期Ｔは、上述のスイッチ切替回路２の動作によって、第一検出状態Ｔ１と第二検出状態Ｔ２とに分かれている。また、各スイッチの開閉によって第１サンプルフェーズＦ１、第２サンプルフェーズＦ２、比較フェーズＦ３に分かれている。第１サンプルフェーズＦ１は、ホール素子１、差動増幅器３、比較器４のオフセット成分を容量Ｃ１及びＣ２に記憶する。第２サンプルフェーズＦ２は、磁界強度の検出電圧レベル設定の準備をする。比較フェーズＦ３は、磁界強度に応じて決まる電圧と検出電圧レベルとの比較を行う。 One cycle T of the detection operation is divided into a first detection state T1 and a second detection state T2 by the operation of the switch switching circuit 2 described above. Further, the first sample phase F1, the second sample phase F2, and the comparison phase F3 are divided by opening and closing each switch. In the first sample phase F1, the offset components of the Hall element 1, the differential amplifier 3, and the comparator 4 are stored in the capacitors C1 and C2. In the second sample phase F2, preparation for setting the detection voltage level of the magnetic field strength is made. In the comparison phase F3, the voltage determined according to the magnetic field strength is compared with the detected voltage level.

第１サンプルフェーズＦ１では、ホール素子１は第一検出状態Ｔ１になり、スイッチＳ１、Ｓ２およびＳ３はＯＮする。Ｓ１がＯＮすることで、比較器４はボルテージフォロア回路として動作する。従って、容量Ｃ１には電圧Ｖ３と電圧Ｖ５の差分ΔＣ１が充電される。 In the first sample phase F1, the Hall element 1 is in the first detection state T1, and the switches S1, S2, and S3 are turned on. When S1 is turned ON, the comparator 4 operates as a voltage follower circuit. Therefore, the capacitor C1 is charged with the difference ΔC1 between the voltage V3 and the voltage V5.

ΔＣ１＝Ｖ３−Ｖ５・・・（１）
第２サンプルフェーズＦ２では、ホール素子１は第二検出状態Ｔ２になり、スイッチＳ１がＯＦＦする。容量Ｃ１にはΔＣ１が保持されているので、電圧Ｖ５は式（２）で表される。 ΔC1 = V3−V5 (1)
In the second sample phase F2, the Hall element 1 enters the second detection state T2, and the switch S1 is turned OFF. Since ΔC1 is held in the capacitor C1, the voltage V5 is expressed by Expression (2).

Ｖ５＝Ｖ３−ΔＣ１・・・（２）
また容量Ｃ２には電圧Ｖ６と電圧Ｖ８の差分ΔＣ２が充電される。 V5 = V3-ΔC1 (2)
The capacitor C2 is charged with a difference ΔC2 between the voltage V6 and the voltage V8.

ΔＣ２＝Ｖ６−Ｖ８＝Ｖ６−Ｖｒ１・・・（３）
比較フェーズＦ３では、スイッチＳ２とＳ３がＯＦＦし、スイッチＳ４ａがＯＮする。そうすると、容量Ｃ２にはΔＣ２が保持されるため、電圧Ｖ６は式（４）で表される。 ΔC2 = V6-V8 = V6-Vr1 (3)
In the comparison phase F3, the switches S2 and S3 are turned off and the switch S4a is turned on. Then, since ΔC2 is held in the capacitor C2, the voltage V6 is expressed by Expression (4).

Ｖ６＝Ｖ８＋ΔＣ２＝Ｖｒ２＋ΔＣ２・・・（４）
最終的に、式（２）で表される電圧Ｖ５と式（４）で表される電圧Ｖ６の電圧が比較器４において比較され、Ｈ信号（ＶＤＤ）またはＬ信号（ＧＮＤ）が出力される。 V6 = V8 + ΔC2 = Vr2 + ΔC2 (4)
Finally, the voltage V5 expressed by the equation (2) and the voltage V6 expressed by the equation (4) are compared in the comparator 4, and the H signal (VDD) or the L signal (GND) is output. .

次に、ホール素子１の出力端子対における差動出力電圧をＶｈ、同相電圧をＶｃｍ（≒ＶＤＤ/２）、差動増幅器３の増幅率をＧとして、有効信号成分の伝達について説明する。上述の式（１）〜（４）に基づいて算出する。
第１サンプルフェーズＦ１では、各ノードの電圧は以下となる。 Next, transmission of an effective signal component will be described, assuming that the differential output voltage at the output terminal pair of the Hall element 1 is Vh, the common-mode voltage is Vcm (≈VDD / 2), and the amplification factor of the differential amplifier 3 is G. It calculates based on the above-mentioned formula (1)-(4).
In the first sample phase F1, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ＋Ｖｈ/２、Ｖ２＝Ｖｃｍ−Ｖｈ/２・・・（５）
Ｖ３＝Ｖｃｍ＋ＧＶｈ/２、Ｖ４＝Ｖｃｍ−ＧＶｈ/２・・・（６）
Ｖ５＝Ｖ７＝Ｖ６＝Ｖ４＝Ｖｃｍ−ＧＶｈ/２・・・（７）
ΔＣ１＝Ｖ３−Ｖ５＝ＧＶｈ・・・（８）
第２サンプルフェーズＦ２では、各ノードの電圧は以下となる。 V1 = Vcm + Vh / 2, V2 = Vcm−Vh / 2 (5)
V3 = Vcm + GVh / 2, V4 = Vcm−GVh / 2 (6)
V5 = V7 = V6 = V4 = Vcm-GVh / 2 (7)
ΔC1 = V3-V5 = GVh (8)
In the second sample phase F2, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ−Ｖｈ/２、Ｖ２＝Ｖｃｍ＋Ｖｈ/２・・・（９）
Ｖ３＝Ｖｃｍ−ＧＶｈ/２、Ｖ４＝Ｖｃｍ＋ＧＶｈ/２・・・（１０）
Ｖ５＝Ｖ３−ΔＣ１＝Ｖｃｍ−３ＧＶｈ/２・・・（１１）
ΔＣ２＝Ｖ６−Ｖ８＝Ｖｃｍ＋ＧＶｈ/２−Ｖｒ１・・・（１２）
比較フェーズＦ３では、各ノードの電圧は以下となる。 V1 = Vcm−Vh / 2, V2 = Vcm + Vh / 2 (9)
V3 = Vcm−GVh / 2, V4 = Vcm + GVh / 2 (10)
V5 = V3-ΔC1 = Vcm−3GVh / 2 (11)
ΔC2 = V6-V8 = Vcm + GVh / 2-Vr1 (12)
In the comparison phase F3, the voltage of each node is as follows.

Ｖ５＝Ｖｃｍ−３ＧＶｈ/２・・・（１３）
Ｖ６＝Ｖｒ２＋ΔＣ２＝Ｖｃｍ＋ＧＶｈ/２＋Ｖｒ２−Ｖｒ１・・・（１４）
Ｖ６−Ｖ５＝２ＧＶｈ＋Ｖｒ２−Ｖｒ１・・・（１５）
従って、比較フェーズＦ３で比較器４において、信号成分２ＧＶｈとブリーダ抵抗の抵抗比で決まる検出電圧成分（Ｖｒ１−Ｖｒ２）が比較される。 V5 = Vcm-3GVh / 2 (13)
V6 = Vr2 + ΔC2 = Vcm + GVh / 2 + Vr2-Vr1 (14)
V6-V5 = 2GVh + Vr2-Vr1 (15)
Therefore, in the comparison phase F3, the comparator 4 compares the detected voltage component (Vr1-Vr2) determined by the resistance ratio of the signal component 2GVh and the bleeder resistance.

次に、ホール素子１の素子オフセット電圧をＶｏｈとして同様の計算を行う。上述の計算ではホール素子１の出力電圧成分が第一検出状態と第二検出状態とで逆相としているため、素子オフセット成分は同相となる。
第１サンプルフェーズＦ１では、各ノードの電圧は以下となる。 Next, the same calculation is performed with the element offset voltage of the Hall element 1 as Voh. In the above calculation, since the output voltage component of the Hall element 1 is in opposite phase between the first detection state and the second detection state, the element offset component is in phase.
In the first sample phase F1, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ＋Ｖｏｈ/２、Ｖ２＝Ｖｃｍ−Ｖｏｈ/２・・・（１６）
Ｖ３＝Ｖｃｍ＋ＧＶｏｈ/２、Ｖ４＝Ｖｃｍ−ＧＶｏｈ/２・・・（１７）
Ｖ５＝Ｖ７＝Ｖ６＝Ｖ４＝Ｖｃｍ−ＧＶｏｈ/２・・・（１８）
ΔＣ１＝Ｖ３−Ｖ５＝ＧＶｏｈ・・・（１９）
第２サンプルフェーズＦ２では、各ノードの電圧は以下となる。 V1 = Vcm + Voh / 2, V2 = Vcm−Voh / 2 (16)
V3 = Vcm + GVoh / 2, V4 = Vcm−GVoh / 2 (17)
V5 = V7 = V6 = V4 = Vcm-GVoh / 2 (18)
ΔC1 = V3-V5 = GVoh (19)
In the second sample phase F2, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ＋Ｖｏｈ/２、Ｖ２＝Ｖｃｍ−Ｖｏｈ/２・・・（２０）
Ｖ３＝Ｖｃｍ＋ＧＶｏｈ/２、Ｖ４＝Ｖｃｍ−ＧＶｏｈ/２・・・（２１）
Ｖ５＝Ｖ３−ΔＣ１＝Ｖｃｍ−ＧＶｏｈ/２・・・（２２）
ΔＣ２＝Ｖ６−Ｖ８＝Ｖｃｍ−ＧＶｏｈ/２−Ｖｒ１・・・（２３）
比較フェーズＦ３では、各ノードの電圧は以下となる。 V1 = Vcm + Voh / 2, V2 = Vcm−Voh / 2 (20)
V3 = Vcm + GVoh / 2, V4 = Vcm−GVoh / 2 (21)
V5 = V3-ΔC1 = Vcm-GVoh / 2 (22)
ΔC2 = V6-V8 = Vcm-GVoh / 2-Vr1 (23)
In the comparison phase F3, the voltage of each node is as follows.

Ｖ５＝Ｖｃｍ−ＧＶｏｈ/２・・・（２４）
Ｖ６＝Ｖｒ２＋ΔＣ２＝Ｖｃｍ−ＧＶｏｈ/２＋Ｖｒ２−Ｖｒ１・・・（２５）
Ｖ６−Ｖ５＝Ｖｒ２−Ｖｒ１・・・（２６）
従って、比較フェーズＦ３において素子オフセット成分は取り除かれる。 V5 = Vcm−GVoh / 2 (24)
V6 = Vr2 + ΔC2 = Vcm−GVoh / 2 + Vr2−Vr1 (25)
V6-V5 = Vr2-Vr1 (26)
Therefore, the element offset component is removed in the comparison phase F3.

次に、差動増幅器３の第一入力端子における入力オフセット電圧をＶｏａ１、第二入力端子における入力オフセット電圧をＶｏａ２、比較器４の入力オフセット電圧をＶｏａ３として同様の計算を行う。
第１サンプルフェーズＦ１では、各ノードの電圧は以下となる。 Next, the same calculation is performed assuming that the input offset voltage at the first input terminal of the differential amplifier 3 is Voa1, the input offset voltage at the second input terminal is Voa2, and the input offset voltage of the comparator 4 is Voa3.
In the first sample phase F1, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ、Ｖ２＝Ｖｃｍ・・・（２７）
Ｖ３＝Ｖｃｍ＋ＧＶｏａ１、Ｖ４＝Ｖ６＝Ｖｃｍ＋ＧＶｏａ２・・・（２８）
Ｖ５＝Ｖ７＝Ｖ６＋Ｖｏａ３＝Ｖｃｍ＋ＧＶｏａ２＋Ｖｏａ３・・・（２９）
ΔＣ１＝Ｖ３−Ｖ５＝ＧＶｏａ１−ＧＶｏａ２−Ｖｏａ３・・・（３０）
第２サンプルフェーズＦ２では、各ノードの電圧は以下となる。 V1 = Vcm, V2 = Vcm (27)
V3 = Vcm + GVoa1, V4 = V6 = Vcm + GVoa2 (28)
V5 = V7 = V6 + Voa3 = Vcm + GVoa2 + Voa3 (29)
ΔC1 = V3-V5 = GVoa1-GVoa2-Voa3 (30)
In the second sample phase F2, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ、Ｖ２＝Ｖｃｍ・・・（３１）
Ｖ３＝Ｖｃｍ＋ＧＶｏａ１、Ｖ４＝Ｖ６＝Ｖｃｍ＋ＧＶｏａ２・・・（３２）
Ｖ５＝Ｖ３−ΔＣ１＝Ｖｃｍ＋ＧＶｏａ２＋Ｖｏａ３・・・（３３）
ΔＣ２＝Ｖ６−Ｖ８＝Ｖｃｍ＋ＧＶｏａ２−Ｖｒ１・・・（３４）
比較フェーズＦ３では、各ノードの電圧は以下となる。 V1 = Vcm, V2 = Vcm (31)
V3 = Vcm + GVoa1, V4 = V6 = Vcm + GVoa2 (32)
V5 = V3-ΔC1 = Vcm + GVoa2 + Voa3 (33)
ΔC2 = V6-V8 = Vcm + GVoa2-Vr1 (34)
In the comparison phase F3, the voltage of each node is as follows.

Ｖ５＝Ｖｃｍ＋ＧＶｏａ２＋Ｖｏａ３・・・（３５）
Ｖ６＝Ｖｒ２＋ΔＣ２＝Ｖｃｍ＋ＧＶｏａ２＋Ｖｒ２−Ｖｒ１・・・（３６）
ここで、比較時における比較器４の入力オフセット成分を考慮する、すなわち比較時にはＶ６にＶｏａ３を加算して比較される。 V5 = Vcm + GVoa2 + Voa3 (35)
V6 = Vr2 + ΔC2 = Vcm + GVoa2 + Vr2-Vr1 (36)
Here, the input offset component of the comparator 4 at the time of comparison is taken into consideration, that is, at the time of comparison, Voa3 is added to V6 for comparison.

（Ｖ６＋Ｖｏａ３）−Ｖ５＝Ｖｒ２−Ｖｒ１・・・（３７）
従って、比較フェーズＦ３において差動増幅器３および比較器４の入力オフセット成分は取り除かれる。 (V6 + Voa3) −V5 = Vr2−Vr1 (37)
Therefore, the input offset components of the differential amplifier 3 and the comparator 4 are removed in the comparison phase F3.

以上をまとめると、上述式（１５）、（２６）、（３７）で示されるように、本発明の磁気センサ装置では、ホール素子１、差動増幅器３、比較器４において発生する全てのオフセット成分を取り除くことが出来る。また、磁界強度の検出電圧レベルをブリーダ抵抗の抵抗比のみで任意に設定することができる。結果として、磁電変換素子で検出される信号成分のみが上述のブリーダ抵抗の抵抗比で設定した検出電圧と比較され、高精度の磁界強度の検出が実現される。 In summary, as shown in the above formulas (15), (26), and (37), in the magnetic sensor device of the present invention, all offsets generated in the Hall element 1, the differential amplifier 3, and the comparator 4. Ingredients can be removed. Further, the detection voltage level of the magnetic field strength can be arbitrarily set only by the resistance ratio of the bleeder resistance. As a result, only the signal component detected by the magnetoelectric conversion element is compared with the detection voltage set by the resistance ratio of the bleeder resistance, and the magnetic field strength can be detected with high accuracy.

なお、上述のホール素子１の同相電圧を、第一検出状態と第二検出状態とで共通の同相電圧Ｖｃｍとしたが、異なる電圧であっても同様の結果となる。 The common-mode voltage of the Hall element 1 described above is the common-mode voltage Vcm common to the first detection state and the second detection state, but the same result is obtained even if the voltages are different.

また、本発明の磁気センサ装置は、比較器４の各々入力端子に容量Ｃ１及びＣ２が接続される構成なので、各々入力端子に接続されるスイッチが開閉する瞬間のクロックフィードスルーノイズやチャージインジェクションノイズの影響を抑制することが出来る。更に、スイッチＳ１及びＳ２は、図６に示すアナログスイッチを用いているので、上記ノイズの影響をさらに抑制することができる。従って、磁気センサ装置は高精度な磁界強度の検出が可能となる。また、図６に示すアナログスイッチは、スイッチＳ３、Ｓ４ａ、Ｓ４ｂに用いても良い。 In addition, since the magnetic sensor device of the present invention is configured such that the capacitors C1 and C2 are connected to the input terminals of the comparator 4, the clock feedthrough noise and the charge injection noise at the moment when the switches connected to the input terminals are opened and closed. Can be suppressed. Furthermore, since the switches S1 and S2 use the analog switch shown in FIG. 6, the influence of the noise can be further suppressed. Therefore, the magnetic sensor device can detect the magnetic field intensity with high accuracy. Further, the analog switch shown in FIG. 6 may be used for the switches S3, S4a, and S4b.

次に、本発明の磁気センサ装置の動作を、差動増幅器３が図５の構成であるとして説明する。 Next, the operation of the magnetic sensor device of the present invention will be described assuming that the differential amplifier 3 has the configuration shown in FIG.

図５に示す差動増幅器３は、差動増幅器２１、２２と抵抗Ｒ２１、Ｒ２２を備える。差動増幅器２１は非反転増幅器として、差動増幅器２２はボルテージフォロアとして動作する。差動増幅器３の第一入力端子が差動増幅器２１の非反転入力端子に接続され、第二入力端子が差動増幅器２２の非反転入力端子に接続され、第一出力端子が差動増幅器２１の出力端子に接続され、第二出力端子が差動増幅器２２の出力端子に接続される。本構成において、上述の式（５）〜（３７）で示された計算を、有効信号成分と各オフセット成分を混合した形で同様に行う。
第１サンプルフェーズＦ１では、各ノードの電圧は以下となる。 The differential amplifier 3 shown in FIG. 5 includes differential amplifiers 21 and 22 and resistors R21 and R22. The differential amplifier 21 operates as a non-inverting amplifier, and the differential amplifier 22 operates as a voltage follower. The first input terminal of the differential amplifier 3 is connected to the non-inverting input terminal of the differential amplifier 21, the second input terminal is connected to the non-inverting input terminal of the differential amplifier 22, and the first output terminal is the differential amplifier 21. The second output terminal is connected to the output terminal of the differential amplifier 22. In this configuration, the calculations represented by the above equations (5) to (37) are similarly performed in a form in which the effective signal component and each offset component are mixed.
In the first sample phase F1, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ＋Ｖｈ/２＋Ｖｏｈ/２・・・（３８）
Ｖ２＝Ｖｃｍ−Ｖｈ/２−Ｖｏｈ/２・・・（３９）
Ｖ３＝Ｖｃｍ−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２
＋Ｇ（Ｖｈ＋Ｖｏｈ＋Ｖｏａ１−Ｖｏａ２）・・・（４０）
Ｖ４＝Ｖ６＝Ｖｃｍ−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２・・・（４１）
Ｖ５＝Ｖ７＝Ｖｃｍ−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２＋Ｖｏａ３・・・（４２）
ΔＣ１＝Ｇ（Ｖｈ＋Ｖｏｈ＋Ｖｏａ１−Ｖｏａ２）−Ｖｏａ３・・・（４３）
第２サンプルフェーズＦ２では、各ノードの電圧は以下となる。 V1 = Vcm + Vh / 2 + Voh / 2 (38)
V2 = Vcm−Vh / 2−Voh / 2 (39)
V3 = Vcm−Vh / 2−Voh / 2 + Voa2
+ G (Vh + Voh + Voa1-Voa2) (40)
V4 = V6 = Vcm−Vh / 2−Voh / 2 + Voa2 (41)
V5 = V7 = Vcm−Vh / 2−Voh / 2 + Voa2 + Voa3 (42)
ΔC1 = G (Vh + Voh + Voa1-Voa2) −Voa3 (43)
In the second sample phase F2, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ−Ｖｈ/２＋Ｖｏｈ/２・・・（４４）
Ｖ２＝Ｖｃｍ＋Ｖｈ/２−Ｖｏｈ/２・・・（４５）
Ｖ３＝Ｖｃｍ＋Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２
＋Ｇ（−Ｖｈ＋Ｖｏｈ＋Ｖｏａ１−Ｖｏａ２）・・・（４６）
Ｖ４＝Ｖ６＝Ｖｃｍ＋Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２・・・（４７）
Ｖ５＝Ｖｃｍ＋Ｖｈ/２−Ｖｏｈ/２−２ＧＶｈ＋Ｖｏａ２＋Ｖｏａ３・・・（４８）
ΔＣ２＝Ｖｃｍ＋Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２−Ｖｒ１・・・（４９）
比較フェーズＦ３では、各ノードの電圧は以下となる。 V1 = Vcm−Vh / 2 + Voh / 2 (44)
V2 = Vcm + Vh / 2−Voh / 2 (45)
V3 = Vcm + Vh / 2-Voh / 2 + Voa2
+ G (-Vh + Voh + Voa1-Voa2) (46)
V4 = V6 = Vcm + Vh / 2−Voh / 2 + Voa2 (47)
V5 = Vcm + Vh / 2−Voh / 2-2GVh + Voa2 + Voa3 (48)
ΔC2 = Vcm + Vh / 2−Voh / 2 + Voa2−Vr1 (49)
In the comparison phase F3, the voltage of each node is as follows.

Ｖ５＝Ｖｃｍ＋Ｖｈ/２−Ｖｏｈ/２−２ＧＶｈ＋Ｖｏａ２＋Ｖｏａ３・・・（５０）
Ｖ６＝Ｖｃｍ＋Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２＋Ｖｒ２−Ｖｒ１・・・（５１）
ここで、比較時における比較器４の入力オフセット成分を考慮する、すなわち比較時には電圧Ｖ６に電圧Ｖｏａ３を加算して比較される。 V5 = Vcm + Vh / 2−Voh / 2-2GVh + Voa2 + Voa3 (50)
V6 = Vcm + Vh / 2−Voh / 2 + Voa2 + Vr2−Vr1 (51)
Here, the input offset component of the comparator 4 at the time of comparison is considered, that is, at the time of comparison, the voltage Voa3 is added to the voltage V6 for comparison.

（Ｖ６＋Ｖｏａ３）−Ｖ５＝２ＧＶｈ＋Ｖｒ２−Ｖｒ１・・・（５２）
従って、比較フェーズＦ３において信号成分２ＧＶｈとブリーダ抵抗における抵抗比で決まる検出電圧成分（Ｖｒ１−Ｖｒ２）が比較される。すなわち、差動増幅器３は、図５の構成であっても、同様の効果が得られる。 (V6 + Voa3) −V5 = 2GVh + Vr2−Vr1 (52)
Therefore, in the comparison phase F3, the signal component 2GVh and the detection voltage component (Vr1-Vr2) determined by the resistance ratio in the bleeder resistance are compared. That is, even if the differential amplifier 3 has the configuration of FIG.

ここで、比較フェーズＦ３におけるノード電圧Ｖ５とＶ６は、式（５０）、（５１）から分かるように、差動増幅器３によって増幅されたオフセット成分は含まれない。従って、比較時に比較器４の各々入力端子に増幅されたオフセット成分が存在しないため、比較器４の同相入力電圧範囲を有効に活用することができる。このことは、より低電源電圧の環境下においても磁気センサ装置の正常動作が可能となることをも示す。 Here, the node voltages V5 and V6 in the comparison phase F3 do not include the offset component amplified by the differential amplifier 3, as can be seen from the equations (50) and (51). Accordingly, since there is no amplified offset component at each input terminal of the comparator 4 at the time of comparison, the common-mode input voltage range of the comparator 4 can be used effectively. This also indicates that the magnetic sensor device can operate normally even in an environment with a lower power supply voltage.

なお、ホール素子１の同相電圧を第一検出状態と第二検出状態とで共通の同相電圧Ｖｃｍとしたが、異なる同相電圧であっても、比較される成分に影響はなく、同様の結果となる。 The common-mode voltage of the Hall element 1 is the common common-mode voltage Vcm in the first detection state and the second detection state. However, even if the common-mode voltages are different, there is no effect on the components to be compared, and similar results are obtained. Become.

次に、図３に示すスイッチ制御信号で動作する場合について説明する。図３に示すタイミングチャートでは、検出動作の一周期Ｔは、各スイッチの開閉によって第１サンプルフェーズＦ１と比較フェーズＦ３に分かれている。第１サンプルフェーズＦ１は、ホール素子１、差動増幅器３、比較器４のオフセット成分を容量Ｃ１及びＣ２に記憶する。比較フェーズＦ３は、磁界強度に応じて決まる電圧と検出電圧レベルとの比較を行う。 Next, a description will be given of the case of operating with the switch control signal shown in FIG. In the timing chart shown in FIG. 3, one cycle T of the detection operation is divided into a first sample phase F1 and a comparison phase F3 by opening and closing each switch. In the first sample phase F1, the offset components of the Hall element 1, the differential amplifier 3, and the comparator 4 are stored in the capacitors C1 and C2. In the comparison phase F3, the voltage determined according to the magnetic field strength is compared with the detected voltage level.

ΔＣ１＝Ｖ３−Ｖ５・・・（５３）
また容量Ｃ２には電圧Ｖ６と電圧Ｖ８の差分ΔＣ２が充電される。 ΔC1 = V3−V5 (53)
The capacitor C2 is charged with a difference ΔC2 between the voltage V6 and the voltage V8.

ΔＣ２＝Ｖ６−Ｖ８＝Ｖ６−Ｖｒ１・・・（５４）
比較フェーズＦ３では、ホール素子１は第二検出状態Ｔ２になり、スイッチＳ１がＯＦＦする。容量Ｃ１にはΔＣ１が保持されているので、電圧Ｖ５は式（５５）で表される。 ΔC2 = V6-V8 = V6-Vr1 (54)
In the comparison phase F3, the Hall element 1 enters the second detection state T2, and the switch S1 is turned OFF. Since ΔC1 is held in the capacitor C1, the voltage V5 is expressed by Expression (55).

Ｖ５＝Ｖ３−ΔＣ１・・・（５５）
同時にスイッチＳ２、Ｓ３がＯＦＦし、スイッチＳ４ａがＯＮする。すると容量Ｃ２にはΔＣ２が保持されているので、電圧Ｖ６は式（５６）で表される。 V5 = V3-ΔC1 (55)
At the same time, the switches S2 and S3 are turned off and the switch S4a is turned on. Then, since ΔC2 is held in the capacitor C2, the voltage V6 is expressed by Expression (56).

Ｖ６＝Ｖ８＋ΔＣ２＝Ｖｒ２＋ΔＣ２・・・（５６）
従って、式（５５）で表される電圧Ｖ５と式（５６）で表される電圧Ｖ６が比較器４において比較され、Ｈ信号（ＶＤＤ）またはＬ信号（ＧＮＤ）が出力される。 V6 = V8 + ΔC2 = Vr2 + ΔC2 (56)
Therefore, the voltage V5 expressed by the equation (55) and the voltage V6 expressed by the equation (56) are compared in the comparator 4, and the H signal (VDD) or the L signal (GND) is output.

次に、ホール素子１の出力端子対における差動出力電圧をＶｈ、同相電圧をＶｃｍ（≒ＶＤＤ/２）、素子オフセット電圧をＶｏｈ、差動増幅器３の増幅率をＧ、第一入力端子における入力オフセット電圧をＶｏａ１、第二入力端子における入力オフセット電圧をＶｏａ２、比較器４の入力オフセット電圧をＶｏａ３として、信号伝達の計算を行う。上述の式（５３）〜（５６）に基づいて算出する。なお、ホール素子１の出力電圧成分を第一検出状態Ｔ１と第二検出状態Ｔ２で逆相とするため、素子オフセット成分は同相となる。
第１サンプルフェーズＦ１では、各ノードの電圧は以下となる。 Next, the differential output voltage at the output terminal pair of the Hall element 1 is Vh, the common-mode voltage is Vcm (≈VDD / 2), the element offset voltage is Voh, the amplification factor of the differential amplifier 3 is G, and the first input terminal is The signal transmission is calculated by setting the input offset voltage as Voa1, the input offset voltage at the second input terminal as Voa2, and the input offset voltage of the comparator 4 as Voa3. It calculates based on the above-mentioned formula (53)-(56). In addition, since the output voltage component of the Hall element 1 is in reverse phase in the first detection state T1 and the second detection state T2, the element offset component is in phase.
In the first sample phase F1, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ＋Ｖｈ/２＋Ｖｏｈ/２・・・（５７）
Ｖ２＝Ｖｃｍ−Ｖｈ/２−Ｖｏｈ/２・・・（５８）
Ｖ３＝Ｖｃｍ＋Ｇ（Ｖｈ/２＋Ｖｏｈ/２＋Ｖｏａ１）・・・（５９）
Ｖ４＝Ｖ６＝Ｖｃｍ＋Ｇ（−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２）・・・（６０）
Ｖ５＝Ｖ７＝Ｖｃｍ＋Ｇ（−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２）＋Ｖｏａ３
・・・（６１）
ΔＣ１＝Ｇ（Ｖｈ＋Ｖｏｈ＋Ｖｏａ１−Ｖｏａ２）−Ｖｏａ３・・・（６２）
ΔＣ２＝Ｖｃｍ＋Ｇ（−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２）−Ｖｒ１・・・（６３）
比較フェーズＦ３では、各ノードの電圧は以下となる。 V1 = Vcm + Vh / 2 + Voh / 2 (57)
V2 = Vcm−Vh / 2−Voh / 2 (58)
V3 = Vcm + G (Vh / 2 + Voh / 2 + Voa1) (59)
V4 = V6 = Vcm + G (−Vh / 2−Voh / 2 + Voa2) (60)
V5 = V7 = Vcm + G (−Vh / 2−Voh / 2 + Voa2) + Voa3
... (61)
ΔC1 = G (Vh + Voh + Voa1-Voa2) −Voa3 (62)
ΔC2 = Vcm + G (−Vh / 2−Voh / 2 + Voa2) −Vr1 (63)
In the comparison phase F3, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ−Ｖｈ/２＋Ｖｏｈ/２・・・（６４）
Ｖ２＝Ｖｃｍ＋Ｖｈ/２−Ｖｏｈ/２・・・（６５）
Ｖ３＝Ｖｃｍ＋Ｇ（−Ｖｈ/２＋Ｖｏｈ/２＋Ｖｏａ１）・・・（６６）
Ｖ５＝Ｖｃｍ＋Ｇ（−３Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２）＋Ｖｏａ３・・・（６７）
Ｖ６＝Ｖｃｍ＋Ｇ（−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２）＋Ｖｒ２−Ｖｒ１・・・（６８）
ここで、比較時における比較器４の入力オフセット成分を考慮する、すなわち比較時には電圧Ｖ６に電圧Ｖｏａ３を加算して比較される。 V1 = Vcm−Vh / 2 + Voh / 2 (64)
V2 = Vcm + Vh / 2−Voh / 2 (65)
V3 = Vcm + G (−Vh / 2 + Voh / 2 + Voa1) (66)
V5 = Vcm + G (-3Vh / 2-Voh / 2 + Voa2) + Voa3 (67)
V6 = Vcm + G (−Vh / 2−Voh / 2 + Voa2) + Vr2−Vr1 (68)
Here, the input offset component of the comparator 4 at the time of comparison is considered, that is, at the time of comparison, the voltage Voa3 is added to the voltage V6 for comparison.

（Ｖ６＋Ｖｏａ３）−Ｖ５＝ＧＶｈ＋Ｖｒ２−Ｖｒ１・・・（６９）
従って、比較フェーズＦ３において信号成分ＧＶｈとブリーダ抵抗における抵抗比で決まる検出電圧成分（Ｖｒ１−Ｖｒ２）が比較される。図２のタイミングチャートの場合と比較すると、有効信号成分が半分の大きさにはなるが、第２サンプルフェーズＦ２が不要となるメリットがある。 (V6 + Voa3) −V5 = GVh + Vr2−Vr1 (69)
Accordingly, in the comparison phase F3, the signal component GVh and the detection voltage component (Vr1-Vr2) determined by the resistance ratio in the bleeder resistance are compared. Compared with the timing chart of FIG. 2, the effective signal component is halved, but there is an advantage that the second sample phase F2 is not necessary.

また、上述の式（５７）〜（６９）の計算では、差動増幅器３は図４のインスツルメンテーションアンプ構成を用いた場合を想定しているが、図５の回路構成を用いてもよい。この場合の計算も同様に行うと以下のように示される。
第１サンプルフェーズＦ１では、各ノードの電圧は以下となる。 Further, in the calculations of the above equations (57) to (69), it is assumed that the differential amplifier 3 uses the instrumentation amplifier configuration of FIG. 4, but the circuit configuration of FIG. Good. If the calculation in this case is performed in the same way, it is shown as follows.
In the first sample phase F1, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ＋Ｖｈ/２＋Ｖｏｈ/２・・・（７０）
Ｖ２＝Ｖｃｍ−Ｖｈ/２−Ｖｏｈ/２・・・（７１）
Ｖ３＝Ｖｃｍ−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２
＋Ｇ（Ｖｈ＋Ｖｏｈ＋Ｖｏａ１−Ｖｏａ２）・・・（７２）
Ｖ４＝Ｖ６＝Ｖｃｍ−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２・・・（７３）
Ｖ５＝Ｖ７＝Ｖｃｍ−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２＋Ｖｏａ３・・・（７４）
ΔＣ１＝Ｇ（Ｖｈ＋Ｖｏｈ＋Ｖｏａ１−Ｖｏａ２）−Ｖｏａ３・・・（７５）
ΔＣ２＝Ｖｃｍ−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２−Ｖｒ１・・・（７６）
比較フェーズＦ３では、各ノードの電圧は以下となる。 V1 = Vcm + Vh / 2 + Voh / 2 (70)
V2 = Vcm−Vh / 2−Voh / 2 (71)
V3 = Vcm−Vh / 2−Voh / 2 + Voa2
+ G (Vh + Voh + Voa1-Voa2) (72)
V4 = V6 = Vcm−Vh / 2−Voh / 2 + Voa2 (73)
V5 = V7 = Vcm−Vh / 2−Voh / 2 + Voa2 + Voa3 (74)
ΔC1 = G (Vh + Voh + Voa1-Voa2) −Voa3 (75)
ΔC2 = Vcm−Vh / 2−Voh / 2 + Voa2−Vr1 (76)
In the comparison phase F3, the voltage of each node is as follows.

Ｖ１＝Ｖｃｍ−Ｖｈ/２＋Ｖｏｈ/２・・・（７７）
Ｖ２＝Ｖｃｍ＋Ｖｈ/２−Ｖｏｈ/２・・・（７８）
Ｖ３＝Ｖｃｍ＋Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２
＋Ｇ（−Ｖｈ＋Ｖｏｈ＋Ｖｏａ１−Ｖｏａ２）・・・（７９）
Ｖ５＝Ｖｃｍ＋Ｖｈ/２−Ｖｏｈ/２−２ＧＶｈ＋Ｖｏａ２＋Ｖｏａ３・・・（８０）
Ｖ６＝Ｖｃｍ−Ｖｈ/２−Ｖｏｈ/２＋Ｖｏａ２＋Ｖｒ２−Ｖｒ１・・・（８１）
ここで、比較時における比較器４の入力オフセット成分を考慮する、すなわち比較時には電圧Ｖ６に電圧Ｖｏａ３を加算して比較される。 V1 = Vcm−Vh / 2 + Voh / 2 (77)
V2 = Vcm + Vh / 2−Voh / 2 (78)
V3 = Vcm + Vh / 2-Voh / 2 + Voa2
+ G (-Vh + Voh + Voa1-Voa2) (79)
V5 = Vcm + Vh / 2−Voh / 2-2GVh + Voa2 + Voa3 (80)
V6 = Vcm−Vh / 2−Voh / 2 + Voa2 + Vr2−Vr1 (81)
Here, the input offset component of the comparator 4 at the time of comparison is considered, that is, at the time of comparison, the voltage Voa3 is added to the voltage V6 for comparison.

（Ｖ６＋Ｖｏａ３）−Ｖ５＝（２Ｇ−１）Ｖｈ＋Ｖｒ２−Ｖｒ１・・・（８２）
従って、比較フェーズＦ３において信号成分（２Ｇ−１）Ｖｈとブリーダ抵抗における抵抗比で決まる検出電圧成分（Ｖｒ１−Ｖｒ２）が比較される。 (V6 + Voa3) −V5 = (2G−1) Vh + Vr2−Vr1 (82)
Therefore, in the comparison phase F3, the signal component (2G-1) Vh and the detection voltage component (Vr1-Vr2) determined by the resistance ratio in the bleeder resistance are compared.

なお、図３に示すスイッチ制御信号で動作する場合には、ホール素子１の同相電圧を第一検出状態と第二検出状態とで共通の同相電圧Ｖｃｍとする必要がある。 In the case of operating with the switch control signal shown in FIG. 3, it is necessary to set the common mode voltage of the Hall element 1 to the common common mode voltage Vcm in the first detection state and the second detection state.

以上、図２または図３のタイミングチャートを用いて説明した磁気センサ装置の駆動方法において、一つの検出周期Ｔは、Ｓ極またはＮ極のどちらか一つの磁気強度を検知する。従って、Ｓ極とＮ極の両方の磁気強度を検知する場合は、検出周期Ｔを２回繰り返す。ここで、Ｓ極とＮ極とでは、ホール素子１の出力端子対に出力される差動検出電圧Ｖｈが逆相になる。すなわち、比較器４に入力される信号成分は、Ｓ極とＮ極を検知する場合で符号が逆転する。従って、検出電圧設定回路５で設定する検出電圧も、電圧が同じで符号が逆の検出電圧を必要とする。しかしながら、電圧が同じで符号が逆の検出電圧を出力するようにブリーダ抵抗を構成とした場合、抵抗の製造バラツキが検出電圧に影響を及ぼす可能性がある。 As described above, in the method for driving the magnetic sensor device described with reference to the timing chart of FIG. 2 or FIG. 3, one detection period T detects the magnetic intensity of either the S pole or the N pole. Therefore, when detecting the magnetic intensity of both the S pole and the N pole, the detection cycle T is repeated twice. Here, in the S pole and the N pole, the differential detection voltage Vh output to the output terminal pair of the Hall element 1 is in reverse phase. That is, the sign of the signal component input to the comparator 4 is reversed when the S pole and the N pole are detected. Accordingly, the detection voltage set by the detection voltage setting circuit 5 also requires a detection voltage having the same voltage but the opposite sign. However, when the bleeder resistor is configured to output a detection voltage having the same voltage but the opposite sign, the manufacturing variation of the resistor may affect the detection voltage.

そこで、スイッチ切替回路２は、Ｓ極とＮ極の検出において、ホール素子１の出力端子対と差動増幅器３の入力端子の接続が入れ替わるように制御する。このようにスイッチ切替回路２が制御することで、検出電圧設定回路５で設定する検出電圧も、符号が逆の検出電圧を必要としないので、図１の回路構成とすることが出来る。従って、抵抗回路は半分で構成することが出来、抵抗の製造バラツキが検出電圧に影響を及ぼすこともない。 Therefore, the switch switching circuit 2 performs control so that the connection between the output terminal pair of the Hall element 1 and the input terminal of the differential amplifier 3 is switched in detection of the S pole and the N pole. By controlling the switch switching circuit 2 in this way, the detection voltage set by the detection voltage setting circuit 5 does not require a detection voltage having the opposite sign, so that the circuit configuration of FIG. 1 can be obtained. Therefore, the resistor circuit can be formed in half, and the manufacturing variation of the resistor does not affect the detection voltage.

また、検出電圧設定回路５のスイッチＳ４ｂは検出電圧にヒステリシスを設けるために備えている。スイッチＳ４ａによって設定された磁界強度が検出された場合、次の検出周期Ｔの比較フェーズＦ３でＯＮするスイッチがＳ４ｂに変更される。同様に、磁界強度の検出が解除された場合、次の検出周期Ｔの比較フェーズＦ３でＯＮするスイッチがＳ４ａに変更される。これにより磁界強度検出、解除時におけるチャタリングを抑制することができる。 Further, the switch S4b of the detection voltage setting circuit 5 is provided for providing hysteresis to the detection voltage. When the magnetic field strength set by the switch S4a is detected, the switch that is turned on in the comparison phase F3 of the next detection cycle T is changed to S4b. Similarly, when the detection of the magnetic field strength is canceled, the switch that is turned on in the comparison phase F3 of the next detection cycle T is changed to S4a. Thereby, chattering at the time of magnetic field intensity detection and cancellation can be suppressed.

また、検出電圧設定回路５の各スイッチは、ホール素子１から出力される有効信号成分の符号に応じてＧＮＤ側からＳ３、Ｓ４ｂ、Ｓ４ａの順序で接続する場合もある。 The switches of the detection voltage setting circuit 5 may be connected in the order of S3, S4b, and S4a from the GND side according to the sign of the effective signal component output from the Hall element 1.

さらには、本発明における磁気センサ装置は、交番検知（たとえばモータの回転検知）用途に使用することもできる。交番検知は一方（例えばＳ極）の極性のみの検知を行う状態から、その一方の極性が検知されると他方（Ｎ極）の極性のみの検知を行う状態に切り換わる磁気センサ装置である。 Furthermore, the magnetic sensor device according to the present invention can be used for alternation detection (for example, rotation detection of a motor). The alternating detection is a magnetic sensor device that switches from a state in which only one polarity (for example, S pole) is detected to a state in which only the polarity of the other (N pole) is detected when one polarity is detected.

また、図２または図３のタイミングチャートにおいて、検出周期Ｔと検出周期Ｔの間に一定期間のスタンバイ期間を設け、磁気センサ装置の平均消費電流を抑える駆動方法とした場合でも、同様の効果が得られる。 Further, in the timing chart of FIG. 2 or FIG. 3, the same effect can be obtained even when a standby method of a certain period is provided between the detection period T and the detection period T to reduce the average current consumption of the magnetic sensor device. can get.

１ホール素子
２スイッチ切替回路
３差動増幅器
４比較器
５検出電圧設定回路
１１、１２、２１、２２差動増幅器 DESCRIPTION OF SYMBOLS 1 Hall element 2 Switch switching circuit 3 Differential amplifier 4 Comparator 5 Detection voltage setting circuit 11, 12, 21, 22 Differential amplifier

Claims

磁電変換素子に印加される磁界強度に応じて論理出力を行う磁気センサ装置であって、
前記磁電変換素子の第一端子対および第二端子対が接続され、電源電圧が印加される端子対と磁界強度の検出電圧を出力する端子対とを切り替え制御し、前記検出電圧を出力する第一出力端子及び第二出力端子を有するスイッチ切替回路と、
前記スイッチ切換回路の第一出力端子及び第二出力端子が各々第一入力端子及び第二入力端子に接続され、前記検出電圧を差動増幅した結果を出力する第一出力端子及び第二出力端子を有する差動増幅器と、
前記差動増幅器の第一出力端子と一方の端子が接続された第一容量と、
前記差動増幅器の第二出力端子と一方の端子が接続された第二スイッチと、
前記第一容量の他方の端子と第一入力端子が接続され、前記第二スイッチの他方の端子と第二入力端子が接続され、該入力端子に入力される電圧の比較結果を出力端子に出力する比較器と、
前記比較器の第一入力端子と出力端子との間に接続された第一スイッチと、
前記比較器の第二入力端子に一端が接続された第二容量と、
前記第二容量の他方の端子に接続された検出電圧設定回路と、
を備えることを特徴とする磁気センサ装置。 A magnetic sensor device that performs logic output according to the magnetic field strength applied to the magnetoelectric transducer,
A first terminal pair and a second terminal pair of the magnetoelectric conversion element are connected, and are controlled to switch between a terminal pair to which a power supply voltage is applied and a terminal pair that outputs a magnetic field strength detection voltage, and to output the detection voltage. A switch switching circuit having one output terminal and a second output terminal;
The first output terminal and the second output terminal of the switch switching circuit are connected to the first input terminal and the second input terminal, respectively, and output the result of differential amplification of the detection voltage. A differential amplifier having
A first capacitor to which the first output terminal of the differential amplifier and one terminal are connected;
A second switch having one terminal connected to the second output terminal of the differential amplifier;
The other terminal of the first capacitor and the first input terminal are connected, the other terminal of the second switch and the second input terminal are connected, and the comparison result of the voltage input to the input terminal is output to the output terminal A comparator to
A first switch connected between a first input terminal and an output terminal of the comparator;
A second capacitor having one end connected to the second input terminal of the comparator;
A detection voltage setting circuit connected to the other terminal of the second capacitor;
A magnetic sensor device comprising:

前記検出電圧設定回路は、電源端子と接地端子の間に直列に接続される第一抵抗、第二抵抗、及び第三抵抗を有するブリーダ抵抗と、
前記第一抵抗と前記第二抵抗の接続点と、前記第二容量の他方の端子の間に設けられた第三スイッチと、
前記第二抵抗と前記第三抵抗の接続点と、前記第二容量の他方の端子の間に設けられた第四スイッチと、
を備えることを特徴とする請求項１に記載の磁気センサ装置。 The detection voltage setting circuit includes a bleeder resistor having a first resistor, a second resistor, and a third resistor connected in series between a power supply terminal and a ground terminal;
A connection point between the first resistor and the second resistor, and a third switch provided between the other terminal of the second capacitor;
A fourth switch provided between a connection point of the second resistor and the third resistor, and the other terminal of the second capacitor;
The magnetic sensor device according to claim 1, comprising:

前記検出電圧設定回路は、
さらに前記ブリーダ抵抗に第四抵抗を有し、
前記第三抵抗と前記第四抵抗の接続点と、前記第二容量の他方の端子の間に設けられた第五スイッチを備えることを特徴とする請求項２に記載の磁気センサ装置。 The detection voltage setting circuit includes:
Furthermore, the bleeder resistor has a fourth resistor,
The magnetic sensor device according to claim 2, further comprising a fifth switch provided between a connection point of the third resistor and the fourth resistor and the other terminal of the second capacitor.

前記スイッチ切替回路は、
前記磁電変換素子の第一端子対に電源電圧を入力し、第二端子対から検出電圧を出力する第一検出状態と、
前記磁電変換素子の第二端子対に電源電圧を入力し、第一端子対から検出電圧を出力する第二検出状態と、
を切り替え機能を有することを特徴とする請求項２に記載の磁気センサ装置。 The switch switching circuit is
A first detection state in which a power supply voltage is input to the first terminal pair of the magnetoelectric transducer and a detection voltage is output from the second terminal pair;
A second detection state in which a power supply voltage is input to the second terminal pair of the magnetoelectric transducer and a detection voltage is output from the first terminal pair;
The magnetic sensor device according to claim 2, further comprising a switching function.

前記第一検出状態において、前記第一スイッチ、前記第二スイッチ、及び前記第三スイッチが閉じ、前記第四スイッチが開いている第一サンプルフェーズと、
前記第二検出状態において、前記第二スイッチ、及び前記第三スイッチが閉じ、前記第一スイッチ、及び前記第四スイッチが開いている第二サンプルフェーズと、
前記第二検出状態において、前記第一スイッチ、前記第二スイッチ、及び前記第三スイッチが開き、前記第四スイッチが閉じている比較フェーズと、
によって前記磁電変換素子に印加される磁界強度に応じて論理出力を行うことを特徴とする請求項４に記載の磁気センサ装置。 In the first detection state, the first sample phase in which the first switch, the second switch, and the third switch are closed and the fourth switch is open,
A second sample phase in which the second switch and the third switch are closed and the first switch and the fourth switch are opened in the second detection state;
In the second detection state, a comparison phase in which the first switch, the second switch, and the third switch are open and the fourth switch is closed;
The magnetic sensor device according to claim 4, wherein a logic output is performed according to a magnetic field intensity applied to the magnetoelectric conversion element.

前記第一検出状態において、前記第一スイッチ、前記第二スイッチ、及び前記第三スイッチが閉じ、前記第四スイッチが開いている第一サンプルフェーズと、
前記第二検出状態において、前記第一スイッチ、前記第二スイッチ、及び前記第三スイッチが開き、前記第四スイッチが閉じている比較フェーズと、
によって前記磁電変換素子に印加される磁界強度に応じて論理出力を行うことを特徴とする請求項４に記載の磁気センサ装置。 In the first detection state, the first sample phase in which the first switch, the second switch, and the third switch are closed and the fourth switch is open,
In the second detection state, a comparison phase in which the first switch, the second switch, and the third switch are open and the fourth switch is closed;
The magnetic sensor device according to claim 4, wherein a logic output is performed according to a magnetic field intensity applied to the magnetoelectric conversion element.