JP5225333B2 - Switching power supply circuit - Google Patents
Switching power supply circuit Download PDFInfo
- Publication number
- JP5225333B2 JP5225333B2 JP2010155469A JP2010155469A JP5225333B2 JP 5225333 B2 JP5225333 B2 JP 5225333B2 JP 2010155469 A JP2010155469 A JP 2010155469A JP 2010155469 A JP2010155469 A JP 2010155469A JP 5225333 B2 JP5225333 B2 JP 5225333B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- control
- signal
- counter
- dpfm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は,スイッチング電源回路に関する。 The present invention relates to a switching power supply circuit.
DC−DCコンバータ等のスイッチング電源回路は,スイッチング素子を制御することで,電源電圧から所望の電圧を生成する。このとき,スイッチング素子はDPWM(Digital Pulse Width Modulation)で制御される場合が多い。DPWM制御には,カウンタが利用される(例えば、特許文献1参照)。回路構成が簡易で,比較的安価にDPWM制御を実現できるためである。 A switching power supply circuit such as a DC-DC converter generates a desired voltage from a power supply voltage by controlling a switching element. At this time, the switching element is often controlled by DPWM (Digital Pulse Width Modulation). A counter is used for DPWM control (for example, refer patent document 1). This is because the circuit configuration is simple and DPWM control can be realized at a relatively low cost.
しかし,DPWM制御のDC−DCコンバータは,重負荷時には効率が良いが,軽負荷時には効率が悪くなる。これに対して,DPFM(Digital Pulse Frequency Modulation)制御のDC−DCコンバータは,軽負荷時には効率が良く,重負荷時には効率が低下する。このため,DPWM制御とDPFM制御を切り替え可能であることが,望ましい。 ところで,DPWM制御にカウンタ方式を用いた場合,カウンタの全ビットが0から1になるまでの時間でスイッチング周波数が決まる。このため,カウンタを用いた場合に,スイッチング周波数を変えること,即ち,DPWM制御とDPFM制御とを両立することは困難である。 However, the DPWM controlled DC-DC converter is efficient at heavy loads, but is inefficient at light loads. On the other hand, a DPFM (Digital Pulse Frequency Modulation) controlled DC-DC converter is efficient at light loads and decreases at heavy loads. For this reason, it is desirable that DPWM control and DPFM control can be switched. By the way, when the counter method is used for DPWM control, the switching frequency is determined by the time from when all the bits of the counter become 0 to 1. For this reason, when the counter is used, it is difficult to change the switching frequency, that is, to achieve both DPWM control and DPFM control.
本発明は,カウンタを利用したDPWM制御とDPFM制御の切り替えが可能なスイッチング電源回路を提供することを目的とする。 An object of the present invention is to provide a switching power supply circuit capable of switching between DPWM control and DPFM control using a counter.
本発明の一態様に係るスイッチング電源回路は,出力電圧と基準電圧との電圧差に基づき,第1,第2の値の間の第3の値を連続的に決定する決定部と,第3の値を平均化して,第4の値を生成する平均化部と,第1,第2の値の間で,周期的に積算するカウンタ及び第1,第2のスイッチング素子を交互に切り替えて駆動する駆動部を備え、第3の値が第1の基準値を超えている場合又は第4の値が第2の基準値を超えている場合に、パルス幅変調モードで第1,第2のスイッチング素子を切換えるPWM制御部と,第3の値が第1の基準値以下で、かつ、第4の値が第2の基準値以下である場合にカウンタの積算を停止させて、パルス周波数変調モードで第1,第2のスイッチング素子を切換えるPFM制御部と,を具備することを特徴とする。 A switching power supply circuit according to an aspect of the present invention includes a determination unit that continuously determines a third value between the first and second values based on a voltage difference between an output voltage and a reference voltage; Averaging unit that averages the values of the first and second values, and a counter that periodically accumulates between the first and second values and the first and second switching elements are alternately switched. A first driving unit configured to drive the first and second pulse width modulation modes when the third value exceeds the first reference value or the fourth value exceeds the second reference value. A PWM control unit for switching the switching elements, and when the third value is less than or equal to the first reference value and the fourth value is less than or equal to the second reference value, the counter integration is stopped and the pulse frequency And a PFM control unit that switches the first and second switching elements in a modulation mode. To.
本発明によれば,カウンタを利用したDPWM制御とDPFM制御の切り替えが可能なスイッチング電源回路を提供できる。 According to the present invention, a switching power supply circuit capable of switching between DPWM control and DPFM control using a counter can be provided.
以下,図面を参照して,本発明の実施の形態を詳細に説明する。
(第1の実施の形態)
図1は本発明の第1実施形態に係るDC−DCコンバータ(buck converter)100を示す回路図である。
DC−DCコンバータ100は,直流の入力電圧Vinを直流の出力電圧Voに変換する電源回路である。この出力電圧Voは負荷Rの駆動に用いられる。この負荷Rは,例えば,コンピュータ等の電子機器,あるいはその構成要素(一例として,CPU,DSP)であり,回路上は抵抗として表現されている。
ここで,出力電圧Vo(t)は,基準信号Vrefに基づいて制御される。即ち,低電力の基準信号Vrefによって,大電力の出力電圧Voを制御し,負荷Rに印加する。
後述するように,DC−DCコンバータ100は,DPWM制御とDPFM制御を負荷の大小で切り替える。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1 is a circuit diagram showing a DC-DC converter (buck converter) 100 according to a first embodiment of the present invention.
The DC-
Here, the output voltage Vo (t) is controlled based on the reference signal Vref. That is, the high power output voltage Vo is controlled by the low power reference signal Vref and applied to the load R.
As will be described later, the DC-
DC−DCコンバータ100は,FET(Field Effect Transistor)111,112,平滑回路120,制御信号生成部130,DPWM(Digital Pulse Width Modulation)コントローラ140,AND演算器150,LPF(Low Pass Filter)170,DPFM(Digital Pulse Frequency Modulation)コントローラ(Controller)180を備える。
これらの構成要素は適宜に集積化できる。例えば,制御信号生成部130,DPWMコントローラ140,AND演算器150,LPF170,DPFMコントローラ180を集積回路で一体的に構成できる。
The DC-
These components can be appropriately integrated. For example, the control
FET(Field Effect Transistor)111,112は,入力電圧Vinに互いに直列に接続されるスイッチング素子である。FET111,112は,入力電圧Vinの電源に対する位置関係に基づき,高電圧側(High-side),低電圧側(Low-side)に区分される。
FETs (Field Effect Transistors) 111 and 112 are switching elements connected in series to the input voltage Vin. The
高電圧側のFET111がON状態で低電圧側のFET112がOFF状態の場合,入力電圧Vinの電源から平滑回路120に電流が流入する。一方,高電圧側のFET111がOFF状態で低電圧側のFET112がON状態の場合,平滑回路120からグランドに電流が流出する。即ち,FET111,112のON/OFF状態を切り替えることで,平滑回路120に流入,流出する電流を制御できる。この制御によって,出力電圧Voを調節することが可能となる。FET111,112は,DPWMコントローラ140によって制御される。なお,この詳細は後述する。
When the high
平滑回路120は,コイルLとコンデンサCで構成され,FET111,112のスイッチング制御によって流入する脈流を平滑化して直流に変換する。
平滑回路120は,高電圧側のFET111と低電圧側のFET112との間に接続されている。この結果,平滑回路120からの出力電圧Voは,入力電圧Vinより低くなる。即ち,DC−DCコンバータ100は,降圧形である。後述のように,FET111,112,コイルLの配置を変更することで,昇圧型のDC−DCコンバータを構成できる。
The
The
制御信号生成部130は,差分器131,補償器(compensator)132を有し,DPWMコントローラ140を制御するための制御信号dc(t)を生成する。制御信号生成部130は,後述のカウンタ141の最小積算値と最大積算値の間の値を連続的に決定する決定部として機能する。
差分器131は,出力電圧Vo(t)と基準電圧Vrefとの差分を表現する差分信号e(t)を生成する。この差分信号e(t)は,基準信号Vrefに対する出力電圧Voの誤差を表現することから,誤差信号と言っても良い。即ち,差分器131は,次の式(1)に示すように,出力電圧Vo(t)と基準電圧Vrefの差分をA/D変換して差分信号e(t)として出力する。
e(t)=Vo(t)−Vref …式(1)
The
The
e (t) = Vo (t) −Vref Equation (1)
補償器(compensator)132は,差分信号e(t)に基づき制御信号dc(t)を生成する。制御信号Dcの生成には,PID(proportional, integral, and derivative)制御,PI(proportional and integral)制御を利用できる。
PID制御では,以下の式(2)に示されるように,差分信号e(t),その積算値(積分)Σe(t),および差分値(微分)Δe(t)の3つの要素によって制御信号dc(t)を生成する。
PI制御では,以下の式(3)に示されるように,差分信号e(t),その積算値(積分)Σe(t)の2つの要素によって制御信号dc(t)を生成する。
A
In PID control, as shown in the following equation (2), control is performed by three elements: a differential signal e (t), an integrated value (integral) Σe (t), and a differential value (differential) Δe (t). A signal dc (t) is generated.
In the PI control, as shown in the following formula (3), the control signal dc (t) is generated by two elements of the difference signal e (t) and its integrated value (integration) Σe (t).
dc(t)=A1・e(t)+B1・Σe(t)+C1・Δe(t)…式(2)
dc(t)=A2・e(t)+B2・Σe(t) …式(3)
Δe(t)=e(t)−e(t−Δt)
A1〜C1,A2,B2:定数
t:時間,Δt:時間差(後述のクロック間隔と同じ)
dc (t) = A1 · e (t) + B1 · Σe (t) + C1 · Δe (t) (2)
dc (t) = A2 · e (t) + B2 · Σe (t) Equation (3)
Δe (t) = e (t) −e (t−Δt)
A1 to C1, A2, B2: constant t: time, Δt: time difference (same as clock interval described later)
一般のPID制御,PI制御では,差分信号e(t)の積分,微分が用いられる。本実施形態では,クロック信号CKに対応して,差分信号e(t)が差分器131から離散的に出力されることから,積分,微分に換えて,積算,差分を用いている。
なお,定数A1〜C1,A2,B2は,制御信号生成部130にテーブルとして記憶させておくことができる。
In general PID control and PI control, integration and differentiation of the differential signal e (t) are used. In this embodiment, since the difference signal e (t) is discretely output from the
The constants A1 to C1, A2 and B2 can be stored in the control
図2は,補償器132の構成例を表すブロック図である。ここでは,PI制御によって制御信号dc(t)を生成している。この図での制御内容を次の式(4)に示す。
dc(t)= Krnd・e(t)
+R1rnd・(Σe(t)+ΣΣe(t)
+R2rnd・(Σe(t)+Prnd・ΣΣe(t)) …式(4)
即ち,図2のブロック図には,差分信号e(t)の2回積算ΣΣe(t)まで考慮したPI制御が表されている。
FIG. 2 is a block diagram illustrating a configuration example of the
dc (t) = Krnd · e (t)
+ R1rnd · (Σe (t) + ΣΣe (t)
+ R2rnd · (Σe (t) + Prnd · ΣΣe (t)) Equation (4)
That is, the block diagram of FIG. 2 shows PI control that takes into account up to twice integration ΣΣe (t) of the difference signal e (t).
補償器132で生成される制御信号dc(t)は,後述するカウンタ141の積算範囲(最小積算値〜最大積算値)の値を表現する。この表現は直接的,間接的の何れでも差し支えない。即ち,制御信号dc(t)はこの積算範囲の値自体を直接表現する必要はなく,この値への対応付けが可能であれば,表現形式は特に問題とはならない。
以下,この制御信号自体のみならず,制御信号が表す値としても,記号dc(t)を用いる。後述するDc(t)も同様とする。
A control signal dc (t) generated by the
Hereinafter, the symbol dc (t) is used not only as the control signal itself but also as a value represented by the control signal. The same applies to Dc (t) described later.
後述するように,値dc(t)とカウンタ141の積算値Ncが一致するときに,FET111,112のON/OFFが切り替えられる。このことは,制御信号dc(t)が高電圧側のFET111のON時間に対応することを意味する。また,DPWM制御時において,制御信号dc(t)はFET111,112の時比率(デューティ比=高電圧側のFET111のON時間/全駆動時間)に対応する。
As will be described later, when the value dc (t) matches the integrated value Nc of the
DPWMコントローラ140は,カウンタ141および切替制御部142を有し,DPWMを制御する。
カウンタ141は,最小積算値(例えば,0)と最大積算値(例えば,2n−1,n:自然数)の間で,信号CSを繰り返し(周期的に)積算する。即ち,カウンタ141の積算値Ncが最大積算値に達すると,積算値Ncが最小積算値にリセットされ,積算が続行される。
The
The
この信号CSは,AND演算器150によるクロック信号CK,エネーブル信号ENのAND演算によって生成される。エネーブル信号ENがH状態のとき,信号CSのH/L状態はクロック信号CKのH/L状態と同一となる。また,エネーブル信号ENがL状態のとき,クロック信号CKのH/L状態に依らず,信号CSのH/L状態は常にL状態となる。即ち,エネーブル信号ENはカウンタ141によるクロック信号CKの積算の開始,停止を制御する信号である。
This signal CS is generated by AND operation of the clock signal CK and the enable signal EN by the AND
AND演算器150は,クロック信号CK,エネーブル信号ENをAND演算することで,カウンタ141によるクロック信号CKの積算の停止,開始を制御する。
なお,このAND演算器150に換えてOR演算器を用いて,カウンタ141によるクロック信号CKの積算の停止,開始を制御することも可能である。この場合には,エネーブル信号ENのH/Lを逆にする(Hアクティブ(High Active)とする)。具体的には,第2の実施形態で説明する。
なお,Hアクティブはエネーブル信号ENがH状態のときカウンタ141での積算が停止することを意味する。Lアクティブはエネーブル信号ENがL状態のときカウンタ141での積算が停止することを意味する。以下の実施形態も同様とする。
The AND
Note that it is also possible to control the stop and start of the integration of the clock signal CK by the
Note that H active means that the integration in the
カウンタ141は,DPFMコントローラ180からのリセット信号RSによりリセットされる。即ち,リセット信号RSがHになると,カウンタ141の積算値Ncが最小積算値にセットされ,積算が再開される。このとき,低電圧側のFET112から高電圧側のFET111に駆動が切り替えられる。低電圧側のFET112のON時間を調整することで,DPFM制御が実行される。
カウンタ141は,積算値Ncと値dc(t)とが一致したときに,切り替え信号TSをDPFMコントローラ180に出力する。DPFMコントローラ180での制御に用いるためである。
The
The
切替制御部142は,カウンタ141の積算値Ncおよび制御信号dcによって,FET111,112の動作の切り替えを制御する。即ち,切替制御部142は,第1,第2のスイッチング素子を交互に切り替えて駆動する駆動部として機能する。
切替制御部142は,カウンタ141の積算値Ncが値dcより小さいとき,高電圧側のFET111をON状態とし,低電圧側のFET112をOFF状態とする。このとき,平滑回路120に入力電圧Vinが印加される。
切替制御部142は,カウンタ141の積算値Ncが値dc以上のとき,高電圧側のFET111をOFF状態とし,低電圧側のFET112をON状態とする。このとき,平滑回路120がグランドに接続される。
The switching
When the integrated value Nc of the
When the integrated value Nc of the
LPF(Low Pass Filter)170は,カットオフ周波数fcを有し,制御信号dc(t)の低周波成分を通過させるフィルタである。LPF170を通過することで,制御信号dcが制御信号Dcに変換される。言い換えると,LPF170は,制御信号dc(t)から高周波成分を除去することで,平均化(平滑化)された制御信号Dc(t)を生成する。LPF170は,第3の値を平均化して,第4の値を生成する平均化部として機能する。
An LPF (Low Pass Filter) 170 is a filter having a cut-off frequency fc and passing a low-frequency component of the control signal dc (t). By passing through the
DPFMコントローラ180は,制御信号dc(t),Dc(t),差分信号e(t),切り替え信号TS,クロック信号CKに基づいて,リセット信号RS,エネーブル信号ENを生成する。なお,制御信号dc(t),Dc(t)の何れか一方のみを用いることも可能である。
既述のように,リセット信号RSは,カウンタ141をリセットすることで,低電圧側のFET112のON時間を調整するための信号である。この結果,DPFM制御が実行される。
DPFMコントローラ180は,カウンタ141の積算値を最小積算値にリセットする制御部,カウンタ141の積算を停止させる積算停止部,およびカウンタ141の積算を再開させる積算再開部として機能する。
既述のように,エネーブル信号ENは,カウンタ141によるクロック信号CKの積算の実行,停止を制御する信号である。カウンタ141を停止することで,カウンタ141での消費電力が低減される。
リセット信号RS,エネーブル信号ENの生成の詳細は後述する。
The
As described above, the reset signal RS is a signal for adjusting the ON time of the
The
As described above, the enable signal EN is a signal that controls execution and stop of the integration of the clock signal CK by the
Details of generation of the reset signal RS and the enable signal EN will be described later.
(DC−DCコンバータ100の動作)
図3は,DC−DCコンバータ100,特にDPFMコントローラ180の動作手順を表すフロー図である。また,図4,図5はそれぞれDPWM制御,DPFM制御時の動作波形図である。
(1)値dc(t),Dc(t)に基づく条件判断(ステップS11,S12)
DPFMコントローラ180は,値dc(t),Dc(t)それぞれが基準値dmin,Dmin以下であるとの条件を満たすか否かを判断する。重負荷,軽負荷に応じて,DPWM制御,DPFM制御を切り替えるためである。
(Operation of DC-DC converter 100)
FIG. 3 is a flowchart showing an operation procedure of the DC-
(1) Condition determination based on values dc (t) and Dc (t) (steps S11 and S12)
The
(2)条件を満たさない場合(DPWMモード)
ステップS11,S12何れかの条件を満たさない場合,DC−DCコンバータ100はDPWM制御状態(DPWMモード)となる(ステップS13)。この状態では,エネーブル信号ENは常時H状態であり,リセット信号RSは常時L状態である。
図4に示すように,カウンタ141がクロック信号CKを積算し,最小積算値Ncmin(0)と最大積算値Ncmax(2n−1)の間で積算値Ncが周期的に変化する。
(2) When the condition is not satisfied (DPWM mode)
If either of the conditions in steps S11 and S12 is not satisfied, the DC-
As shown in FIG. 4, the
カウンタ141の積算値Ncと値dcの大小関係に基づいて,切替制御部142がFET111,112のON/OFF状態を制御する。即ち,カウンタ141の積算値Ncが値dcより小さいときは,高電圧側のFET111がON状態となる。カウンタ141の積算値Ncが値dc以上のときは,低電圧側のFET112がON状態となる。
Based on the magnitude relationship between the integrated value Nc and the value dc of the
このように,FET111,112が交互にON状態となる。FET111,112それぞれのON周期Ts11,Ts12,全周期Ts1は次の式(11)で定まる。
Ts11=(dc−Ncmin)・Δt=dc・Δt
Ts12=(Ncmax−dc+1)・Δt=(2n−dc)・Δt
Ts1 =(Ncmax−Ncmin)・Δt=2n・Δt …(11)
Δt: クロック間隔(Δt=1/ft(クロック周波数))
In this way, the
Ts11 = (dc−Ncmin) · Δt = dc · Δt
Ts12 = (Ncmax−dc + 1) · Δt = (2 n −dc) · Δt
Ts1 = (Ncmax−Ncmin) · Δt = 2 n · Δt (11)
Δt: Clock interval (Δt = 1 / ft (clock frequency))
また,時比率(デューティ比)Rdは,値dcより,次の式(12)で定まる。
Rd=Ts11/Ts1
=dc/2n …(12)
The duty ratio (duty ratio) Rd is determined by the following equation (12) from the value dc.
Rd = Ts11 / Ts1
= Dc / 2 n (12)
以上のように,DPWMモードでは,周期Ts1が一定であり,時比率Rdが制御信号dc(t)によって制御される。 As described above, in the DPWM mode, the cycle Ts1 is constant and the duty ratio Rd is controlled by the control signal dc (t).
(3)条件を満たす場合(DPFMモード)
ステップS11,S12双方の条件を満たす場合,DC−DCコンバータ100はDPFM制御状態(DPFMモード)となる(ステップS14,S15)。
1)DPFMモードでも,切替制御部142がFET111,112のON/OFF状態を制御する。即ち,カウンタ141の積算値Ncが値dcより小さいときは,高電圧側のFET111がON状態となる。カウンタ141の積算値Ncが値dc以上のときは,低電圧側のFET112がON状態となる。
即ち,DPFMモードでのFET111のON周期Ts21は,DPWMモードでのFET111のON周期Ts11に等しい。
Ts21=Ts11 …(13)
(3) When the condition is satisfied (DPFM mode)
When the conditions of both steps S11 and S12 are satisfied, the DC-
1) Even in the DPFM mode, the switching
That is, the ON cycle Ts21 of the
Ts21 = Ts11 (13)
2)DPFMモードの場合,カウンタ141の積算値Ncが値dcに等しいときに,カウンタ141での積算が停止される(ステップS14)。カウンタ141での電力の消費を低減するためである。即ち,エネーブル信号ENをL状態にすることで,クロック信号CKの如何に依らず,カウンタ141に入力される信号CSが常時L状態となる。カウンタ141の積算値Ncが値dcに等しいことは,切り替え信号TSにより判断できる。
このとき,切替制御部142によって,低電圧側のFET112がON状態となる。カウンタ141の積算が停止されても,この状態はそのまま継続する。
2) In the DPFM mode, when the integrated value Nc of the
At this time, the switching
3)差分e(t)が基準値emin以上か否かが判断される(ステップS15)。FET111,112の切り替え時期を決定するためである。
・差分e(t)が基準値emin以下の場合,低電圧側のFET112のON状態が継続する(ステップS14)。差分信号e(t)が大きいことは,平滑回路120への電力の供給過剰を意味するからである。
3) It is determined whether or not the difference e (t) is greater than or equal to the reference value emin (step S15). This is for determining the switching time of the
When the difference e (t) is less than or equal to the reference value emin, the ON state of the low
・差分e(t)が基準値eminより大きい場合,カウンタ141がリセットされると共に,積算が再開される(ステップS16)。即ち,リセット信号RSが1クロックだけH状態となる(リセットパルスの生成)。また,これと共に,エネーブル信号ENがH状態に設定される。なお,リセットパルスの生成にクロック信号CKが用いられる。
When the difference e (t) is larger than the reference value emin, the
カウンタ141の積算値Ncが最小積算値にリセットされる結果,原則として,切替制御部142がFET111側をON状態にする(カウンタ141の最小積算値と制御信号dcの表現値とが等しい場合を除く)。これは,DPFMモードの1周期Ts2の終了を意味する。即ち,FET112側のON状態が続く時間T22は,カウンタ141の積算値が値dcに等しくなってから,差分e(t)が基準値eminより小さくなるまでの時間である。
As a result of resetting the integrated value Nc of the
このDPFM制御時の低電圧側ON周期Ts22は,カウンタ141の積算に直接影響されない。このため,この時間Ts2lはDPWM制御時の低電圧側時間Ts1lから変化する。時間Ts22と時間Ts12の差がスイッチング時間差ΔTsである。
Ts22=Ts12+ΔTs2
Ts2 =Ts1+ΔTs2 …(14)
The low voltage side ON cycle Ts22 during the DPFM control is not directly affected by the integration of the
Ts22 = Ts12 + ΔTs2
Ts2 = Ts1 + ΔTs2 (14)
その後,カウンタ141によるクロック信号CKの積算が再開され,ステップS11に戻って,DPWMモード,DPFMモードの何れで動作するかが判断される。
Thereafter, the integration of the clock signal CK by the
以上のように,DC−DCコンバータ100では,DPWM制御,DPFM制御の何れにおいてもカウンタ141を用いている。この結果,比較的簡単な回路構成で,DPWM制御,DPFM制御を切り替え,DC−DCコンバータ100の効率の向上が可能となる。
また,DC−DCコンバータ100ではDPFM制御時にスイッチング時間差ΔTs,ひいてはスイッチング周期Tsを変化できる。
また,DC−DCコンバータ100ではDPFM制御時にカウンタ141が停止している期間があるため,その分消費電力を抑えられる。
As described above, the DC-
Further, the DC-
Further, in the DC-
(第2の実施の形態)
図6は本発明の第2実施形態に係るDC−DCコンバータ(buck converter)200を示す回路図である。
DC−DCコンバータ200は,FET(Field Effect Transistor)111,112,平滑回路120,制御信号生成部130,DPWM(Digital Pulse Width Modulation)コントローラ240,OR演算器250,LPF(Low Pass Filter)170,DPFM(Digital Pulse Frequency Modulation)コントローラ280を備える。
(Second Embodiment)
FIG. 6 is a circuit diagram showing a DC-DC converter (buck converter) 200 according to the second embodiment of the present invention.
The DC-
DPFMコントローラ280は,制御信号dc(t),Dc(t),切り替え信号TS,クロック信号CKに基づいて,リセット信号RS,エネーブル信号ENを生成する。なお,この詳細は後述する。
The
(DC−DCコンバータ200の動作)
図7は,DC−DCコンバータ200,特にDPFMコントローラ280の動作手順を表すフロー図である。また,図8は,図7のフロー図の動作状態の遷移を表す模式図である。
図7のフロー図は,第1の実施形態でのステップS15に換えてステップS25,S26が配置されている点が異なる。即ち,DPFM制御からDPWM制御に切り替える判断基準が異なる。
(Operation of DC-DC converter 200)
FIG. 7 is a flowchart showing an operation procedure of the DC-
The flowchart of FIG. 7 differs in that steps S25 and S26 are arranged instead of step S15 in the first embodiment. That is, the criteria for switching from DPFM control to DPWM control are different.
図8は,制御信号dc(t)とDPWM/DPFMモード間の遷移との関係を表す。ここでは,判り易いように,制御信号Dc(t)による制御は記載を省略している。
DPWMモードからDPFMモードへの遷移は値dc(t)が基準値dminより小さくなったときに生じる(ステップS21)。一方,DPFMモードからDPWMモードへの遷移は値dcが基準値dmax以上のときに生じる(ステップS25)。即ち,DPWMモードからDPFMモードへの遷移時の基準値dminと,DPFMモードからDPWMモードへの遷移時の基準値dmaxとが異なる(dmax>dmin)。基準値dmax,dminの間は,その前のモードがそのまま維持されている(一種の不感帯)。
FIG. 8 shows the relationship between the control signal dc (t) and the transition between the DPWM / DPFM modes. Here, the control by the control signal Dc (t) is omitted for easy understanding.
The transition from the DPWM mode to the DPFM mode occurs when the value dc (t) becomes smaller than the reference value dmin (step S21). On the other hand, the transition from the DPFM mode to the DPWM mode occurs when the value dc is greater than or equal to the reference value dmax (step S25). That is, the reference value dmin at the time of transition from the DPWM mode to the DPFM mode is different from the reference value dmax at the time of transition from the DPFM mode to the DPWM mode (dmax> dmin). Between the reference values dmax and dmin, the previous mode is maintained as it is (a kind of dead zone).
図9は,DC−DCコンバータ200,特にDPFMコントローラ280の動作手順の他の例を表すフロー図である。図10は,図9のフロー図の動作状態の遷移を表す模式図である。
ここでは,制御信号dc(t),Dc(t)の基準値dth,Dthはそれぞれ単一である。
但し,基準値が単一だと,DPWM/DPFMモード間での遷移が煩雑に起こり,DC−DCコンバータ200の動作が不安定になるおそれがある。遷移の方向によって基準値dmax,dminを異ならせることで,DPWM/DPFMモード間での過剰な遷移を防止し,DC−DCコンバータ200の動作の不安定化防止を図ることができる。
FIG. 9 is a flowchart showing another example of the operation procedure of the DC-
Here, the reference values dth and Dth of the control signals dc (t) and Dc (t) are single.
However, if the reference value is single, the transition between the DPWM / DPFM modes may be complicated and the operation of the DC-
ここで,遷移の方向によって基準値を異ならせることは,図7と異なる動作手順によっても可能である。
図11は,DC−DCコンバータ200,特にDPFMコントローラ280の動作手順の他の例を表すフロー図である。図12は,図10のフロー図の動作状態の遷移を表す模式図である。この例では,基準値dmax,基準値dminの間が不感帯ではない。しかし,この動作手順でも,DPWM/DPFMモード間での過剰な遷移を防止し,DC−DCコンバータ200の動作の不安定化を図ることができる。
Here, it is possible to change the reference value depending on the direction of transition by an operation procedure different from that in FIG.
FIG. 11 is a flowchart showing another example of the operation procedure of the DC-
図13は,DPFM制御時の動作波形図である。なお,DPWM制御時の動作波形は第1の実施形態と同様なので省略する。
図13の動作波形では,第1の実施形態とエネーブル信号ENのH/Lが逆になっている。即ち,本実施形態のエネーブル信号ENは,L状態でクロック信号CKの積算を実行し,H状態でクロック信号CKの積算を停止するHアクティブ(High Active)である。これは,クロック信号CKの積算の制御にOR演算器250を用いていることと対応する。エネーブル信号ENがH状態のとき,クロック信号CKの状態の如何によらず,信号CSを常時H状態となる。カウンタ241での積算は入力する信号CSのパルスの立ち上がりで動作することから(エッジ動作),信号CSを常時H状態にすることで,カウンタ2
41での積算が停止される。
FIG. 13 is an operation waveform diagram during DPFM control. The operation waveform at the time of DPWM control is the same as that in the first embodiment, and is omitted.
In the operation waveform of FIG. 13, the H / L of the enable signal EN is opposite to that of the first embodiment. That is, the enable signal EN of the present embodiment is H active (High Active) in which the integration of the clock signal CK is executed in the L state and the integration of the clock signal CK is stopped in the H state. This corresponds to the use of the
The integration at 41 is stopped.
図13の動作波形では,リセット信号RSがH状態からL状態になることで,カウンタ241の積算値Ncが最小積算値にセットされ,積算が再開される。即ち,本実施形態でのリセット信号RSはHアクティブ(High Active)である。このように,リセット信号RSは,Hアクティブ(High Active),Lアクティブ(Low Active)のどちらでもよい。
In the operation waveform of FIG. 13, when the reset signal RS changes from the H state to the L state, the integrated value Nc of the
以上の点を除き,本実施形態に係るDPFM制御時の動作波形は第1の実施形態の動作波形と同様である。
なお,このOR演算器250に換えてAND演算器を用いて,カウンタによるクロック信号CKの積算の停止,開始を制御することも可能である。この場合には,エネーブル信号ENのH/Lを逆にして,第1の実施形態と同様にLアクティブ(low Active)とする。
以上から判るように,図11の動作波形と図4の動作波形は互いに入れ替え可能である。
上記の点を除き,本実施形態は第1の実施形態と同様なので,その他の説明を省略する。
Except for the above points, the operation waveform at the time of DPFM control according to the present embodiment is the same as the operation waveform of the first embodiment.
Note that it is also possible to control the stop and start of the integration of the clock signal CK by the counter using an AND calculator instead of the
As can be seen from the above, the operation waveforms in FIG. 11 and the operation waveforms in FIG. 4 can be interchanged.
Except for the above points, the present embodiment is the same as the first embodiment, and the other description is omitted.
(第3の実施の形態)
図14は本発明の第3実施形態に係るDC−DCコンバータ(buck onverter)300を示す回路図である。
DC−DCコンバータ300は,FET(Field Effect Transistor)111,112,平滑回路120,制御信号生成部130,DPWM(Digital Pulse Width Modulation)コントローラ140,AND演算器150,LPF(Low Pass Filter)170,DPFM(Digital Pulse Frequency Modulation)コントローラ380,電圧検知器390を備える。
(Third embodiment)
FIG. 14 is a circuit diagram showing a DC-DC converter (buck onverter) 300 according to a third embodiment of the present invention.
The DC-
DPFMコントローラ380は,制御信号dc(t),Dc(t),切り替え信号TS,クロック信号CKに基づいて,リセット信号RS,エネーブル信号ENを生成する。また,入力電圧Vinに基づいて,基準値dmax,dmin,Dmax,Dminを決定する。即ち,DPFMコントローラ380は,第1,第2,第3,第4の基準値を決定する基準決定部として機能する。なお,この詳細は後述する。
電圧検知器390は,入力電圧VinをA/D変換してDPFMコントローラ380に出力する。
The
The voltage detector 390 A / D converts the input voltage Vin and outputs it to the
(DC−DCコンバータ300の動作)
図15は,DC−DCコンバータ300,特にDPFMコントローラ380の動作手順を表すフロー図である。
図15のフロー図は,第2の実施形態に対して,ステップS31が追加されている点が異なる。入力電圧Vinの変動に対応するためである。
入力電圧Vinが変動すると,値dcが変化する。例えば,入力電圧Vinが定格より低くなると,高電圧側のFET111がONになる時間が長くなる。従い,値dcは大きくなる。このため,入力電圧Vinの変動に対応して,基準値dmax,dmin,Dmax,Dminを調節することが好ましい。
入力電圧Vinの値に対応する基準値dmax,dmin,Dmax,Dminをテーブルに記憶させておく。DPFMコントローラ380は,このテーブルを参照して,電圧検知器390が検知した入力電圧Vinに対応する基準値dmax,dmin,Dmax,Dminを決定する。
この点を除いて,本実施形態は第2の実施形態と同様なので,詳細な説明を省略する。
(Operation of DC-DC converter 300)
FIG. 15 is a flowchart showing the operation procedure of the DC-
The flowchart of FIG. 15 is different from the second embodiment in that step S31 is added. This is to cope with fluctuations in the input voltage Vin.
When the input voltage Vin changes, the value dc changes. For example, when the input voltage Vin becomes lower than the rating, the time for which the high-
Reference values dmax, dmin, Dmax, Dmin corresponding to the value of the input voltage Vin are stored in the table. The
Except for this point, the present embodiment is the same as the second embodiment, and a detailed description thereof will be omitted.
(第4の実施の形態)
図16は本発明の第4実施形態に係るDC−DCコンバータ(buck converter)400を示す回路図である。
DC−DCコンバータ400は,FET(Field Effect Transistor)111,112,平滑回路120,制御信号生成部130,DPWM(Digital Pulse Width Modulation)コントローラ140,AND演算器350,DPFM(Digital Pulse Frequency Modulation)コントローラ480,電流検知器490を備える。
(Fourth embodiment)
FIG. 16 is a circuit diagram showing a DC-DC converter (buck converter) 400 according to the fourth embodiment of the present invention.
The DC-
DPFMコントローラ480は,電流Ilow,切り替え信号TS,クロック信号CKに基づいて,リセット信号RS,エネーブル信号ENを生成する。なお,この詳細は後述する。
電流検知器490は,検知器本体491およびA/D変換器492を備える。
検知器本体491は,低電圧側のFET112を通過する電流Ilowを検知する。A/D変換器492は,検知器本体491で検知された電流IlowをA/D変換してDPFMコントローラ480に出力する。
The
The
The
(DC−DCコンバータ400の動作)
図17は,DC−DCコンバータ400,特にDPFMコントローラ480の動作手順を表すフロー図である。また,図18は,DPFM制御時の動作波形図である。
ここで,図16は,FET112での電流Ilowと,負荷Rでの電流ILとを表している。FET112での電流IlowはFET112のON状態時にのみ流れ,FET112のOFF状態時には流れない。FET111での電流IhighはFET111のON状態時にのみ流れ,FET111のOFF状態時には流れない。
また,負荷Rでの電流ILは電流Ihigh,Ilowの総和になる。FET111のON状態では電流ILは電流Ihighに等しく,FET112のON状態では電流ILは電流Ilowに等しい。
(Operation of DC-DC converter 400)
FIG. 17 is a flowchart showing the operation procedure of the DC-
Here, FIG. 16 shows the current I low in the
The current IL at the load R is the sum of the currents I high and I low . In the ON state of the
(1)検知器本体491で検知された電流Ilowが基準値Ithと等しいか否かを判断する(ステップS41)。
1)電流Ilowが基準値Ithと等しくなければ,DC−DCコンバータ100はDPWMモードで動作する(ステップS42,図16の時刻t5より前)。
(1) It is determined whether or not the current I low detected by the
1) If the current I low is not equal to the reference value Ith, the DC-
制御信号生成部130によって,FET111,112が交互にON,OFFする。このON/OFFに伴って電流ILが変動する。FET111がON状態のとき電流ILが
増加する。FET112がON状態のとき電流ILが減少する(このとき,IL=Ilow)。
電流Ilowが変化しても基準値Ithと等しくなければ,DPWMモードは保持される。後述するように,電流Ilowが基準値Ithより小さくならないように制御されるので,この場合,電流Ilowは基準値Ithより大きい。
基準値Ithは固定値とすることができる。また,入力電圧Vinと基準値Ithの対応関係を表すテーブルを用意しておいてもよい。この場合,入力電圧Vinを検知し,このテーブルを参照することで,基準値Ithを決定する。
The
Even if the current I low changes, if it is not equal to the reference value Ith, the DPWM mode is maintained. As will be described later, since the current I low is controlled not to be smaller than the reference value Ith, in this case, the current I low is larger than the reference value Ith.
The reference value Ith can be a fixed value. In addition, a table representing the correspondence between the input voltage Vin and the reference value Ith may be prepared. In this case, the reference value Ith is determined by detecting the input voltage Vin and referring to this table.
2)電流Ilowが基準値Ithに等しくなると,カウンタ141はリセットされ,積算が再開される(ステップS43,図16の時刻t5)。
時刻t5の直前では,FET112がON状態である。FET111がON状態のときには,電流Ilowが0であることから,電流Ilowが基準値Ithに等しくなることはない(基準値Ithは,0より大きい値が設定される)。
2) When the current I low becomes equal to the reference value Ith, the
Just before time t5, the
カウンタ141がリセットされることで,FET111がON状態となる(高電圧側(High-side):ON,低電圧側(Low-side)):OFF)。PWM制御時でFET112がON状態になる時刻t2より時間ΔTs前にFET112がON状態になったとしている。この場合,FET111,112のON/OFFの周期Tsを時間ΔTs4短くなっている。
When the
(2)カウンタ141の積算値Ncが制御信号dcの表現値Ndcに等しくなった時点で,カウンタ141の積算を停止する(ステップS44,時刻t7)。
エネーブル信号NEをL状態にすることで,カウンタ141の積算が停止され,消費電力の低減が図られる。
このとき,制御信号生成部130によって,低電圧側のFET112がON状態となる。
その後,電流Ilowが基準値Ithに等しくなった時点で,FET111がON状態となる(ステップS41,S42,時刻t8)。
(2) When the integrated value Nc of the
By setting the enable signal NE to the L state, the integration of the
At this time, the low
Thereafter, when the current I low becomes equal to the reference value Ith, the
(第5の実施の形態)
図19は本発明の第5実施形態に係るDC−DCコンバータ500を示す回路図である。
DC−DCコンバータ500は,FET111,112,平滑回路120,制御信号生成部530,DPWMコントローラ140,AND演算器150,LPF170,DPFMコントローラ180を備える。
(Fifth embodiment)
FIG. 19 is a circuit diagram showing a DC-
The DC-
制御信号生成部530は,差分器531,補償器532,パラメータテーブル533を有し,制御信号dc(t)を生成する。
差分器531は,基準電圧Vref1〜Vref5いずれかと出力電圧Vo(t)との差分を表現する差分信号e(t)を生成する。即ち,基準電圧Vref1〜Vref5の選択が可能であり,選択された基準電圧に対応するように出力電圧Voが制御される。
The control
The
なお,基準電圧の選択は,ハードウェア,ソフトウェアの何れでも実現可能である。例えば,基準電圧を切り替えるスイッチをDC−DCコンバータ500に付加することで,ユーザによる基準電圧の選択が可能となる。
The selection of the reference voltage can be realized by either hardware or software. For example, by adding a switch for switching the reference voltage to the DC-
補償器532は,差分信号e(t)に基づき制御信号dc(t)を生成する。このとき,差分信号e(t)に基づき制御パラメータ(例えば,式(2),(3)の定数A1〜C1,A2,B2)が変更される。この変更に,パラメータテーブル533が用いられる。差分信号e(t)に応じて制御パラメータを変更することで,出力電圧Voのより精密な制御が可能となる。
パラメータテーブル533は,補償器532の制御パラメータを記憶する。例えば,差分信号e(t)の値(またはその範囲)と,制御パラメータとを対応して記憶する。
The
The parameter table 533 stores control parameters for the
以上のように,本実施形態では,基準電圧の選択と制御パラメータの変更が可能となる。この点を除いて,本実施形態は第1の実施形態と同様なので,詳細な説明を省略する。
なお,本実施形態の構成は第1の実施形態以外の他の実施形態にも適用可能である。また,基準電圧の選択と制御パラメータの変更のいずれか一方のみを適用しても差し支えない。
As described above, in this embodiment, it is possible to select the reference voltage and change the control parameter. Except for this point, the present embodiment is the same as the first embodiment, and a detailed description thereof will be omitted.
The configuration of the present embodiment can be applied to other embodiments other than the first embodiment. In addition, only one of the selection of the reference voltage and the change of the control parameter may be applied.
(その他の実施形態)
本発明の実施形態は上記の実施形態に限られず拡張,変更可能であり,拡張,変更した実施形態も本発明の技術的範囲に含まれる。
上記実施形態では,降圧形DC−DCコンバータ(buck converter)について説明した。これに限らず,他のDC−DCコンバータにおいても,本発明を同様に実施して同様の効果を得ることができる。例えば,昇圧型のDC−DCコンバータへの適用が考えられる。FET111とコイルLを入れ替え,コイルLに入力電圧Vinを供給する。このようにすると,コイルLはチョークコイルとして機能し,出力電圧Voとして入力電圧Vinより高い電圧を得ることができる。
上記実施形態では,クロック信号CKとエネーブル信号ENとのAND演算,OR演算によってカウンタ141に入力する信号CSを制御している。これに換えて,カウンタ141自体に信号を送ってカウンタでの積算を停止,再開しても良い。
(Other embodiments)
Embodiments of the present invention are not limited to the above-described embodiments, and can be expanded and modified. The expanded and modified embodiments are also included in the technical scope of the present invention.
In the above embodiment, the step-down DC-DC converter (buck converter) has been described. However, the present invention is not limited to this, and the same effect can be obtained by implementing the present invention in the same manner. For example, application to a step-up DC-DC converter is conceivable. The
In the above embodiment, the signal CS input to the
100…DC−DCコンバータ,111,112…FET,120…平滑回路,130
…制御信号生成部,131…差分器,132…補償器,140…DPWMコントローラ,
141…カウンタ,142…切替制御部,150…AND演算器,170…LPF,18
0…DPFMコントローラ
100: DC-DC converter, 111, 112: FET, 120: smoothing circuit, 130
... control signal generation unit, 131 ... differentiator, 132 ... compensator, 140 ... DPWM controller,
141 ... Counter, 142 ... Switching control unit, 150 ... AND computing unit, 170 ... LPF, 18
0 ... DPFM controller
Claims (1)
前記第3の値を平均化して,第4の値を生成する平均化部と,
前記第1,第2の値の間で,周期的に積算するカウンタ及び第1,第2のスイッチング素子を交互に切り替えて駆動する駆動部を備え、前記第3の値が第1の基準値を超えている場合又は前記第4の値が第2の基準値を超えている場合に、パルス幅変調モードで前記第1,第2のスイッチング素子を切換えるPWM制御部と,
前記第3の値が第1の基準値以下で、かつ、前記第4の値が第2の基準値以下である場合に前記カウンタの積算を停止させて、パルス周波数変調モードで前記第1,第2のスイッチング素子を切換えるPFM制御部と,
を具備することを特徴とするスイッチング電源回路。 A determination unit that continuously determines a third value between the first and second values based on a voltage difference between the output voltage and the reference voltage;
An averaging unit that averages the third value to generate a fourth value;
A counter that periodically accumulates between the first and second values; and a drive unit that alternately switches the first and second switching elements to drive the third value, wherein the third value is a first reference value. A PWM controller that switches the first and second switching elements in a pulse width modulation mode when the second value exceeds the second reference value;
When the third value is less than or equal to the first reference value and the fourth value is less than or equal to the second reference value, the counting of the counter is stopped, and the first and the first values in the pulse frequency modulation mode are stopped. A PFM controller for switching the second switching element;
A switching power supply circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010155469A JP5225333B2 (en) | 2010-07-08 | 2010-07-08 | Switching power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010155469A JP5225333B2 (en) | 2010-07-08 | 2010-07-08 | Switching power supply circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006128213A Division JP4592638B2 (en) | 2006-05-02 | 2006-05-02 | Switching power supply circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010220476A JP2010220476A (en) | 2010-09-30 |
JP5225333B2 true JP5225333B2 (en) | 2013-07-03 |
Family
ID=42978681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010155469A Expired - Fee Related JP5225333B2 (en) | 2010-07-08 | 2010-07-08 | Switching power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5225333B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8143874B2 (en) * | 2009-03-20 | 2012-03-27 | Maxim Integrated Products, Inc. | Switch-mode power supply (SMPS) controller integrated circuit determining operating characteristics from filter component information |
JP5927109B2 (en) * | 2012-12-26 | 2016-05-25 | コーセル株式会社 | Switching power supply |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5925577A (en) * | 1982-08-03 | 1984-02-09 | Mitsubishi Electric Corp | Switching regulator |
JP3258923B2 (en) * | 1997-02-26 | 2002-02-18 | 株式会社東芝 | Semiconductor integrated circuit device |
JP2003070242A (en) * | 2001-08-28 | 2003-03-07 | Seiko Instruments Inc | Switching regulator |
JP3647811B2 (en) * | 2002-01-22 | 2005-05-18 | 東北パイオニア株式会社 | DC-DC converter circuit |
JP2004297925A (en) * | 2003-03-27 | 2004-10-21 | Tohoku Pioneer Corp | Dc-dc converter |
JP4592638B2 (en) * | 2006-05-02 | 2010-12-01 | 株式会社東芝 | Switching power supply circuit |
-
2010
- 2010-07-08 JP JP2010155469A patent/JP5225333B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010220476A (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4592638B2 (en) | Switching power supply circuit | |
JP5211959B2 (en) | DC-DC converter | |
US11303212B2 (en) | Peak-buck peak-boost current-mode control for switched step-up step-down regulators | |
JP4720821B2 (en) | DC-DC converter and power supply control semiconductor integrated circuit | |
JP4985003B2 (en) | DC-DC converter | |
US7560911B2 (en) | Step-up/step-down switching regulator | |
TWI543512B (en) | Power converter and power conversion method | |
JP5034399B2 (en) | Switching regulator | |
US7403365B2 (en) | Over-current detection circuit and method for power-supply device | |
US11394291B2 (en) | Ripple voltage control circuit and control method thereof | |
JP2008029159A (en) | Dc-dc converter | |
JP2008228514A (en) | Switching regulator and operation control method therefor | |
WO2012164787A1 (en) | Buck-boost converter | |
KR101919625B1 (en) | Current controlling mode DC-DC Converter | |
JP4548100B2 (en) | DC-DC converter | |
TWI625923B (en) | Dc-dc converting circuit and multi-phase power controller thereof | |
JP5225333B2 (en) | Switching power supply circuit | |
JP2005218157A (en) | Dc/dc converter and control method of dc-dc converter | |
TWI482403B (en) | Dc-dc converter operating in pulse width modulation mode or pulse-skipping mode and switching method thereof | |
US8344703B2 (en) | Variable on-time control method for high light-load efficiency, small output voltage ripple, and audible-noise-free operation | |
JP4966252B2 (en) | Switching power supply | |
JP5645466B2 (en) | Power supply control circuit and electronic device | |
JP2005341712A (en) | Power supply unit | |
JP4645591B2 (en) | Power supply | |
JP2007195363A (en) | Dc-dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130312 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |