JP5223715B2 - レベル判定装置の判定方法 - Google Patents
レベル判定装置の判定方法 Download PDFInfo
- Publication number
- JP5223715B2 JP5223715B2 JP2009030997A JP2009030997A JP5223715B2 JP 5223715 B2 JP5223715 B2 JP 5223715B2 JP 2009030997 A JP2009030997 A JP 2009030997A JP 2009030997 A JP2009030997 A JP 2009030997A JP 5223715 B2 JP5223715 B2 JP 5223715B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- signal
- switch
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
図1は本実施の形態に係るレベル判定装置100の構成の一例を示すブロック図である。レベル判定装置100はサンプルホールド回路40、調整部14、コンパレータ13を有する。
図2は遅延部19の詳細な回路図の一例である。遅延部191はインバータ51、52、可変容量53を有する。インバータ51、52は遅延部191に入力されたクロック35の電流振幅をスイッチ17が駆動できるレベルにまで増幅し、クロック31を出力する。クロック35は通常オシレータを用いて供給される。オシレータの駆動能力がスイッチ17を駆動するために必要な駆動能力に対して小さい場合、オシレータの出力を増幅するためにインバータを用いる。なお、インバータの数は2段に限定されるものではなく、3段以上であってもよい。
図3は、制御部21がコンパレータ13の出力する判定信号37に応じて遅延部19、20の遅延時間を設定する制御手順をフローチャートで示したものである。制御部21は信号CS、CE、クロックCC、判定信号37を入力とし、信号33、34を出力とする。信号CSは制御部21の遅延部19、20に対する制御動作の有効・無効を切り替える信号である。信号CSの論理が‘1’の場合に、制御部21は遅延時間の設定動作をする。信号CSの論理が‘1’の間、制御部21は、遅延部19、20に出力する信号33、34の内容を保持する。信号CEは遅延部19,20への遅延時間設定動作の開始・終了を制御する信号である。信号CEの論理が‘0’になると、制御部21は遅延時間判定動作を開始する。信号CEの論理が‘1’になると、制御部21は遅延時間判定動作を終了し、信号CSの論理が‘1’である限り判定終了時の遅延時間を設定し続ける。制御クロックCCは、制御部21が信号33、34の値を加算または減算するタイミングを決定するクロックである。
図4は調整部14の調整動作をタイミングチャートで表したものである。信号CSの論理が‘1’になり信号CEの論理が‘0’になると調整部14は調整動作を開始する。
図7はコンパレータ13の入力を差動入力とした場合の、コンパレータ13のレベル判定誤差を補正するレベル判定装置103である。レベル判定装置103はコンパレータ13、サンプルホールド回路43a、43b、調整部14aを有する。
図9は調整部14aの調整動作をタイミングチャートで表したものである。調停部14aの調停動作は調停部14の調停動作と基本的に同じであり、図4と同一の符号を付した波形についてはその説明を省略する。
14 調整部
19、20、191、192 遅延部
21 制御部
35 クロック
40、41、42、43a、43b サンプルホールド回路
100、101、102、103 レベル判定装置
Claims (5)
- サンプルホールド回路と、基準電圧と該サンプルホールド回路から出力される出力電圧とを比較するコンパレータとを有するレベル判定装置のレベル判定方法であって、
該サンプルホールド回路の該出力電圧を該基準電圧に向かってあらかじめ決められた変化率で、第一時間変化させる出力ステップと、
該第一時間を変化させながら、該第一時間経過後の該出力電圧と該基準電圧との比較結果に応じた論理レベルを有する判定信号を該コンパレータに出力させ該判定信号の該論理レベルを検出する判定ステップと、
該論理レベルが変化した場合に該第一時間を固定する調整ステップと、
該サンプルホールド回路に入力信号の電圧をサンプルさせ、該入力信号の電圧と該第一時間経過後の該出力電圧に応じたアナログ信号電圧を出力させ、該コンパレータに該基準電圧と該アナログ信号電圧とを比較させる比較ステップと
を有するレベル判定方法。 - 該サンプルホールド回路は、該入力信号を一方の電極で受ける容量素子と、該容量素子の他方の電極と第一電圧源との間に接続された第一スイッチと、該容量素子の他方の電極と第二電圧源との間に接続された第二スイッチとを有し、該出力ステップにおいて、該サンプルホールド回路は該容量素子の他方の電極の電圧を出力電圧として出力し、該第一スイッチがオフするタイミングと該第二スイッチがオフするタイミングとの時間差によって該第一時間が設定されることを特徴とする、請求項1に記載のレベル判定方法。
- 基準電圧と第一電圧または第二電圧との比較結果に応じた論理レベルを有する判定信号を出力するコンパレータと、
調整時には該第一電圧を出力し、入力信号のサンプル時には、該入力信号の電圧と該第一電圧に応じた該第二電圧を出力するサンプルホールド回路と、
該第一電圧を該基準電圧に向かってあらかじめ決められた変化率で第一時間変化させ、該第一時間を変化させながら該第一時間経過後の該第一電圧と該基準電圧を比較し、該判定信号の該論理レベルが変化した場合に該第一時間を固定する調整部と
を有するレベル判定装置。 - 該サンプルホールド回路は、容量素子と、該容量素子の一方の電極と第一電圧源との間に接続された第一スイッチと、該容量素子の一方の電極と第二電圧源との間に接続された第二スイッチと、該入力信号を入力する入力部と該容量素子の他方の電極との間に接続された第三スイッチとを有し、
該調整部は、第一遅延時間遅延させたクロックを該第一スイッチに送る第一遅延部と、第二遅延時間遅延させた該クロックを該第二スイッチに送る第二遅延部と、差分が該第一時間となるように該第一遅延時間と該第二遅延時間とを設定し、該調整時には該第三スイッチをオフし該サンプル時には該第三スイッチをオンオフする制御部とを有する、請求項3に記載のレベル判定装置。 - 基準電圧と第一電圧または第二電圧との差分に応じた検出電圧を出力するアンプと、
調整時には該第一電圧を出力し、入力信号のサンプル時には、該入力信号の電圧と該第一電圧に応じた該第二電圧を出力するサンプルホールド回路と、
該第一電圧を該基準電圧に向かってあらかじめ決められた変化率で第一時間変化させ、該第一時間を変化させながら該第一時間経過後の該検出電圧に応じて該第一時間を固定するか否かを判断する調整部と
を有する増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030997A JP5223715B2 (ja) | 2009-02-13 | 2009-02-13 | レベル判定装置の判定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030997A JP5223715B2 (ja) | 2009-02-13 | 2009-02-13 | レベル判定装置の判定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010187269A JP2010187269A (ja) | 2010-08-26 |
JP5223715B2 true JP5223715B2 (ja) | 2013-06-26 |
Family
ID=42767635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009030997A Expired - Fee Related JP5223715B2 (ja) | 2009-02-13 | 2009-02-13 | レベル判定装置の判定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223715B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2396463A1 (fr) * | 1977-06-30 | 1979-01-26 | Ibm France | Circuit pour compenser les decalages du zero dans les dispositifs analogiques et application de ce circuit a un convertisseur analogique-numerique |
JPH0685562A (ja) * | 1992-09-07 | 1994-03-25 | Hitachi Ltd | オフセットキャンセル回路付き比較器 |
JPH118557A (ja) * | 1997-06-16 | 1999-01-12 | Nec Corp | A/d変換器 |
-
2009
- 2009-02-13 JP JP2009030997A patent/JP5223715B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010187269A (ja) | 2010-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107807511B (zh) | 校正设备和方法、校正设备制造方法和集成电路构造方法 | |
JP5407685B2 (ja) | 逐次比較型ad変換器及び逐次比較型ad変換器の動作クロック調整方法 | |
US8587466B2 (en) | System and method for a successive approximation analog to digital converter | |
US7864093B2 (en) | Pulse phase difference detecting circuit and A/D converter using the same | |
CN103208981B (zh) | 比较器和放大器 | |
US7705763B2 (en) | A-D convert apparatus | |
US20110304490A1 (en) | Low power comparator for use in sar adcs | |
JP5481809B2 (ja) | コンパレータ回路及びそれを有するアナログデジタルコンバータ | |
US8901937B2 (en) | Foreground techniques for comparator calibration | |
US8493250B2 (en) | Comparator offset cancellation in a successive approximation analog-to-digital converter | |
US8339296B2 (en) | Amplifying circuit and analog-digital converting circuit including same | |
US7773010B2 (en) | A/D converter comprising a voltage comparator device | |
US10804860B2 (en) | Gain amplifier for reducing inter-channel error | |
US11196438B1 (en) | High resolution analog to digital converter with factoring and background clock calibration | |
US20150358006A1 (en) | Method for detecting hysteresis characteristic of comparator and semiconductor device | |
US20060049855A1 (en) | Integrated circuit | |
JP5223715B2 (ja) | レベル判定装置の判定方法 | |
US20080297232A1 (en) | Charge pump circuit and slice level control circuit | |
JP5699908B2 (ja) | Ad変換回路及びad変換方法 | |
US9310776B1 (en) | High-speed analog-to-digital converter and method | |
JP2007243656A (ja) | A/d変換器 | |
US20230046171A1 (en) | Comparator offset correction | |
Baby | Design of Comparator with Offset Calibration for High-Speed ADCs | |
US10396814B2 (en) | Reference voltage control circuit for a two-step flash analog-to-digital converter | |
JP2010028160A (ja) | サンプルホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |