JP5211570B2 - 半導体装置用ビルドアップ配線板 - Google Patents
半導体装置用ビルドアップ配線板 Download PDFInfo
- Publication number
- JP5211570B2 JP5211570B2 JP2007194953A JP2007194953A JP5211570B2 JP 5211570 B2 JP5211570 B2 JP 5211570B2 JP 2007194953 A JP2007194953 A JP 2007194953A JP 2007194953 A JP2007194953 A JP 2007194953A JP 5211570 B2 JP5211570 B2 JP 5211570B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating resin
- resin layer
- thermal expansion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 113
- 229920005989 resin Polymers 0.000 claims description 108
- 239000011347 resin Substances 0.000 claims description 108
- 239000011229 interlayer Substances 0.000 claims description 103
- 239000000463 material Substances 0.000 claims description 86
- 239000000758 substrate Substances 0.000 claims description 49
- 239000011521 glass Substances 0.000 claims description 40
- 239000004744 fabric Substances 0.000 claims description 35
- 238000009413 insulation Methods 0.000 claims description 14
- 239000003822 epoxy resin Substances 0.000 description 17
- 229920000647 polyepoxide Polymers 0.000 description 17
- 239000011342 resin composition Substances 0.000 description 14
- 229920001187 thermosetting polymer Polymers 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000003795 chemical substances by application Substances 0.000 description 10
- 239000011889 copper foil Substances 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 9
- 229920003986 novolac Polymers 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000000704 physical effect Effects 0.000 description 7
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000002904 solvent Substances 0.000 description 5
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 4
- PXKLMJQFEQBVLD-UHFFFAOYSA-N bisphenol F Chemical compound C1=CC(O)=CC=C1CC1=CC=C(O)C=C1 PXKLMJQFEQBVLD-UHFFFAOYSA-N 0.000 description 4
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000002966 varnish Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 238000011417 postcuring Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 2
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- ZRALSGWEFCBTJO-UHFFFAOYSA-N Guanidine Chemical compound NC(N)=N ZRALSGWEFCBTJO-UHFFFAOYSA-N 0.000 description 2
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000004305 biphenyl Substances 0.000 description 2
- 235000010290 biphenyl Nutrition 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229930003836 cresol Natural products 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000003063 flame retardant Substances 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- QQOWHRYOXYEMTL-UHFFFAOYSA-N triazin-4-amine Chemical compound N=C1C=CN=NN1 QQOWHRYOXYEMTL-UHFFFAOYSA-N 0.000 description 2
- 239000002759 woven fabric Substances 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- HECLRDQVFMWTQS-RGOKHQFPSA-N 1755-01-7 Chemical compound C1[C@H]2[C@@H]3CC=C[C@@H]3[C@@H]1C=C2 HECLRDQVFMWTQS-RGOKHQFPSA-N 0.000 description 1
- VPWNQTHUCYMVMZ-UHFFFAOYSA-N 4,4'-sulfonyldiphenol Chemical compound C1=CC(O)=CC=C1S(=O)(=O)C1=CC=C(O)C=C1 VPWNQTHUCYMVMZ-UHFFFAOYSA-N 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- CHJJGSNFBQVOTG-UHFFFAOYSA-N N-methyl-guanidine Natural products CNC(N)=N CHJJGSNFBQVOTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000323 aluminium silicate Inorganic materials 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- SWSQBOPZIKWTGO-UHFFFAOYSA-N dimethylaminoamidine Natural products CN(C)C(N)=N SWSQBOPZIKWTGO-UHFFFAOYSA-N 0.000 description 1
- HNPSIPDUKPIQMN-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Al]O[Al]=O HNPSIPDUKPIQMN-UHFFFAOYSA-N 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012765 fibrous filler Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、半導体装置用ビルドアップ配線板に関するものである。
最近の携帯機器における小型・高密度化、高速化の進展は目覚しく、これに搭載される半導体パッケージも小型化、薄型化してきている。その代表的な半導体パッケージとして、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）やＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）が挙げられる。ＰｏＰは半導体パッケージを多段に積層する構造となっているため、各半導体パッケージは薄くある必要がある。また、ＳｉＰにおいてもＩＣチップを多段に積層するため、ＩＣチップやパッケージ基板を薄型化して、半導体パッケージの厚みを薄型化する必要がある。このような背景から、パッケージ基板の薄型化の要求は年々厳しくなってきている。パッケージ基板を薄くするためには、ベースとなるコア基材を薄型化するとともに、微細配線可能なビルドアップ層間絶縁樹脂を用いてビルドアップ積層数を削減することが有効である。しかしながら、パッケージ基板が薄肉化した場合、ＩＣチップを実装した後のパッケージ反りが増大する傾向にある。最近のパッケージはＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）方式で組み立てられ、ダイシングによって個片化されるため、室温時のパッケージ反りが大きい場合、ダイシングできなくなる。
また、二次接続用はんだボールピッチも０．５ｍｍ程度と狭ピッチであるため、リフロー実装時のパッケージ反りが大きい場合、リフロー実装できなくなる。このことから、ＰｏＰやＳｉＰに代表される薄型の半導体パッケージにおいて、パッケージ反りの低減は重要課題の一つとなっている。
また、二次接続用はんだボールピッチも０．５ｍｍ程度と狭ピッチであるため、リフロー実装時のパッケージ反りが大きい場合、リフロー実装できなくなる。このことから、ＰｏＰやＳｉＰに代表される薄型の半導体パッケージにおいて、パッケージ反りの低減は重要課題の一つとなっている。
これら課題に対応するためには、基板材料面からのアプローチとして、コア基材や層間絶縁樹脂の低熱膨張化が有効であり、低熱膨張基材として下記の特許文献１、２が公知となっている。特許文献１がコア基材に、特許文献２が層間絶縁樹脂に関するものであり、いずれも低熱膨張化が図られている。これら低熱膨張コア基材及び層間絶縁樹脂をパッケージ基板に適用することで、ＩＣチップとの熱膨張係数差が小さくなり、パッケージ反りの低減が期待できる。しかしながら、パッケージ基板の厚みは年々薄くなる傾向にあり、基材の低熱膨張化だけではパッケージ反りを十分に低減できなくなってきている。
本発明の目的は、パッケージ基板が薄型化しても、室温時及びリフロー実装時のパッケージ反りを抑制でき、半導体パッケージを個片化する際のダイシング性や実装基板へのリフロー実装を十分に確保することにできるビルドアップ配線板を提供することにある。
通常、コア基材の表裏に積層される層間絶縁樹脂は、コア基材を中心に表裏で対照となるように同じ材料が配置される。例えば、表側の層間絶縁材料がガラスクロスを用いない形態であれば、裏側の層間絶縁材料も同様に、ガラスクロスを用いない層間絶縁材料が用いられる。表側の層間絶縁材料がガラスクロスに含浸したプリプレグであれば、裏側の層間絶縁材料も同様のものが用いられる。これは、コア基材を中心に表裏の材料特性を合わせることで配線板単体の反り変形を抑制するためである。しかしながら、ビルドアップ配線板の対照性を維持しつつ、パッケージ反りを低減することは、上述した通り、非常に困難になってきており、基板材料構成を最適化することで、パッケージ反りを低減することが重要である。
本発明者らは上記の課題を解決するために、鋭意検討を重ねた結果、コア基材の表側と裏側に積層される層間絶縁材料の平面方向の熱膨張係数を変えることで、上記目的を達成し得ることを見出し、本発明を完成するに至った。
すなわち、本発明は以下に関する。
１． 配線を有するコア基材の表面Ａと表面Ｂに、層間絶縁樹脂層と配線層が少なくとも一層ずつ積層され、各配線層及びコア基材の配線がインナービアホールを介して電気的に接続されることによってビルドアップ配線層が形成されたビルドアップ配線板において、半導体素子が実装される表面Ａ側の層間絶縁樹脂層の平面方向の熱膨張係数が、実装基板に実装される表面Ｂ側の層間絶縁樹脂層の平面方向の熱膨張係数より大きいことを特徴とする半導体装置用ビルドアップ配線板。
２． 表面Ａ側の層間絶縁樹脂層の少なくとも一層がガラスクロスを含まず、表面Ｂ側の層間絶縁樹脂層の少なくとも一層がガラスクロスを含み、ガラスクロスを含まない層間絶縁樹脂層数が、表面Ｂ側よりも表面Ａ側で多いことを特徴とする項１記載の半導体装置用ビルドアップ配線板。
１． 配線を有するコア基材の表面Ａと表面Ｂに、層間絶縁樹脂層と配線層が少なくとも一層ずつ積層され、各配線層及びコア基材の配線がインナービアホールを介して電気的に接続されることによってビルドアップ配線層が形成されたビルドアップ配線板において、半導体素子が実装される表面Ａ側の層間絶縁樹脂層の平面方向の熱膨張係数が、実装基板に実装される表面Ｂ側の層間絶縁樹脂層の平面方向の熱膨張係数より大きいことを特徴とする半導体装置用ビルドアップ配線板。
２． 表面Ａ側の層間絶縁樹脂層の少なくとも一層がガラスクロスを含まず、表面Ｂ側の層間絶縁樹脂層の少なくとも一層がガラスクロスを含み、ガラスクロスを含まない層間絶縁樹脂層数が、表面Ｂ側よりも表面Ａ側で多いことを特徴とする項１記載の半導体装置用ビルドアップ配線板。
本発明により、パッケージ基板が薄型化しても、室温時及びリフロー実装時のパッケージ反りを抑制でき、半導体パッケージを個片化する際のダイシング性や実装基板へのリフロー実装を十分に確保することにできるビルドアップ配線板を提供することが可能となった。
本発明において、配線を有するコア基材としては、例えば、板状のコア基材の両面又はコア基材の両面とコア基材内部に形成された配線パターンがコア基材を貫通するめっきスルーホールで電気的に接続された両面プリント配線板が挙げられる。コア基材内部に形成された配線パターンは、１層のみであっても２層以上であってもよい。コア基材の材質としては、従来用いられているものでもよく、特に制限はない。通常、熱硬化性樹脂及びその硬化剤を必須成分として含有するコア基材材料の加熱加圧硬化物が好適である。エポキシ樹脂としては、例えば、ビフェニル型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等が挙げられる。硬化剤としては、特に制限はないが、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡ型ノボラック樹脂、アミノトリアジンノボラック樹脂、ビスマレイミド含有アミノトリアジンノボラック樹脂等が好ましい。コア基材材料は、必要に応じて難燃剤、充てん剤（例えば、無機粉末充てん剤、ガラスクロス等の繊維状充てん剤）等を含有していてもよい。
本発明に用いられるビルドアップ配線板の層間絶縁樹脂層の材質は、特に制限はないが、通常、熱硬化性樹脂組成物の硬化物や、そのガラスクロス含有物が好ましい。熱硬化性樹脂組成物は特に限定するものではないが、好ましくは、耐めっき液性、耐熱性、耐絶縁性を考慮し、エポキシ樹脂及び熱硬化剤の混合物がよい。エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂等を用いることができる。熱硬化剤としては、例えば、アミン系硬化剤、グアニジン系硬化剤、イミダゾール系硬化剤、フェノール系硬化剤、酸無水物系硬化剤等を用いることができる。
また、難燃剤としてハロゲン含有樹脂、リン含有樹脂、窒素含有樹脂等を併用しても良い。また、必要に応じてアルミナ、シリカ、無機水和物充てん剤アルミノケイ酸塩、水酸化アルミニウム等の無機充てん剤を添加してもよい。
熱硬化剤の量は、エポキシ基に対して０．５〜１．５当量とすることが好ましく、０．７５〜１．２５当量とすることがより好ましい。無機充てん剤の量は、溶剤を除く全固形分中で２０〜８０重量％とすることが好ましく、３０〜７０重量％とすることがより好ましい。
通常、上記の熱硬化性樹脂組成物を用いて、熱硬化性樹脂組成物がＢ−ステージ化したシート状の層間絶縁樹脂材料を作製し、この層間絶縁樹脂材料を用いて層間絶縁樹脂層を形成する。層間絶縁樹脂材料の作製に際し、熱硬化性樹脂組成物は、基材、例えば、ガラス織布やガラス不織布等のガラスクロスに含浸し、乾燥してＢステージ化してもよい。また、熱硬化性樹脂組成物のワニス溶液を基材に含浸することなく、乾燥してＢステージ化して製造してもよい。
ガラスクロスを含有する層間絶縁樹脂材料（プリプレグ）を用いて形成される層間絶縁樹脂層は、ガラスクロスを含有しない層間絶縁樹脂材料を用いて形成される層間絶縁樹脂層と比較して、平面方向の熱膨張係数が小さい傾向があるので、コア基材の表面Ｂ側（実装基板に実装される側）に用いることが好ましい。コア基材の表面Ａ側の層間絶縁樹脂層の形成にガラスクロスを含有する層間絶縁樹脂材料を用いる場合には、表面Ｂ側に、ガラスクロスを含有する層間絶縁樹脂材料を用いた層間絶縁樹脂層の総数が多くなるようにすることが好ましい。また、コア基材には、配線板全体の熱膨張を小さくするために、ガラスクロスを含有したものを用いることが好ましい。
コア基材の厚みは、特に制限はないが、０．０５〜０．３ｍｍであることが好ましく、０．０８〜０．２５ｍｍであることがより好ましい。コア基材の厚みが０．０５ｍｍ未満であると、基板単体での反りが増大する傾向があり、０．３ｍｍを超えると、パッケージ反り低減効果が小さくなる傾向がある。
層間絶縁樹脂層の厚みは、０．０１５〜０．１ｍｍであることが好ましく、０．０２〜０．０８ｍｍであることがより好ましい。０．０１５ｍｍ未満であると、パッケージ反り低減効果が小さくなる傾向があり、０．１ｍｍを超えると、基板単体の反りが増大する傾向がある。
層間絶縁樹脂層の厚みは、０．０１５〜０．１ｍｍであることが好ましく、０．０２〜０．０８ｍｍであることがより好ましい。０．０１５ｍｍ未満であると、パッケージ反り低減効果が小さくなる傾向があり、０．１ｍｍを超えると、基板単体の反りが増大する傾向がある。
配線層及びコア基材の配線パターンの材質としては、銅等が挙げられる。配線層及びコア基材の配線パターンの厚みは、０．００３〜０．０２ｍｍであることが好ましく、０．００５〜０．０１８ｍｍであることがより好ましい。０．００３ｍｍ未満であると、基板剛性がなくなり、基板単体の反りが増大する傾向があり、０．０２ｍｍを超えると、層間絶縁樹脂層の形成が難しくなる傾向がある。
上記コア基材、層間絶縁樹脂層及び配線層を積層したビルドアップ配線板は通常の方法で作製され、特に限定するものではない。例えば、銅箔を両面に貼り合わせた銅張りガラス布−エポキシ樹脂積層板（コア基材）をエッチングすることによって表裏の回路（導体パターン）を形成する。表裏の回路表面に酸化還元処理を行う。必要に応じて、コア基材にスルーホール形成及びスルーホール内壁めっき処理を行う。熱硬化性樹脂組成物からなるワニス溶液を所定の厚みに塗工し、乾燥することによってＢステージ状態の層間絶縁樹脂材料を作製する。この層間絶縁樹脂材料を、表面の回路を形成した基板（コア基材）の片面（表面Ａ）上に配置し、真空加圧式ラミネータ等により、真空下で加温加圧積層した後、熱風循環式乾燥機内で乾燥（例えば、１２０℃３０分及び１８０℃３０分）し、樹脂が熱硬化してなる層間絶縁樹脂層を形成する。同様に、熱硬化性樹脂組成物からなるワニス溶液をガラス織布に含浸し、乾燥することによってＢステージ状態にした層間絶縁樹脂材料（プリプレグ）を、裏面の回路を形成した基板（コア基材）の裏面（表面Ｂ）上に配置し、真空加圧式ラミネータ等により、真空下で加温加圧積層した後、熱風循環式乾燥機内で乾燥（例えば、１２０℃３０分及び１８０℃３０分）し、プリプレグが熱硬化してなる層間絶縁樹脂層を形成する。その後、炭酸ガスレーザ等により、インナービアホールを形成するための所定の加工を行い、セミアディティブ工法によって、表裏の層間絶縁樹脂層上に配線層として回路を形成する。必要に応じて、回路保護用にソルダレジストを塗布してもよい。材料特性の異なる層間絶縁材料を非対称に配置したことによって生じる配線板単体の反りについては、基板内にスリットを設けることで、また、基板枠部の上下残銅率を変えることで低減が可能である。さらには、基板をスチール製の枠に固定することでも反りを抑制することが可能である。
本発明の半導体装置用ビルドアップ配線板は、配線を有するコア基材の表面Ａと表面Ｂに、層間絶縁樹脂層と配線層が少なくとも一層ずつ積層され、各配線層及びコア基材の配線がインナービアホールを介して電気的に接続されることによってビルドアップ配線層が形成されたビルドアップ配線板において、半導体素子が実装される表面Ａ側の層間絶縁樹脂層の平面方向の熱膨張係数が、実装基板に実装される表面Ｂ側の層間絶縁樹脂層の平面方向の熱膨張係数より大きいことを特徴としている。また、表面Ａ側の層間絶縁樹脂層の少なくとも一層がガラスクロスを含まず、表面Ｂ側の層間絶縁樹脂層の少なくとも一層がガラスクロスを含み、ガラスクロスを含まない層間絶縁樹脂層数が、表面Ｂ側よりも表面Ａ側で多いことが好ましい。
なお、本発明において、層間絶縁樹脂層の平面方向の熱膨張係数及びコア基材の平面方向の熱膨張係数とは、層間絶縁樹脂層及びコア基材の厚み方向に垂直な方向での線膨張係数を意味する。また、表面Ａ側の層間絶縁樹脂層の平面方向の熱膨張係数が表面Ｂ側の層間絶縁樹脂層の平面方向の熱膨張係数より大きいとは、表面Ａ側の層間絶縁樹脂層のガラス転移温度以下、以上の温度における層間絶縁樹脂層の平面方向の熱膨張係数のいずれもが、表面Ｂ側の層間絶縁樹脂層のガラス転移温度以下、以上の温度における層間絶縁樹脂層の平面方向の熱膨張係数のいずれよりも大きいことを意味する。
また、コア基材の表面Ａ側及び／又は表面Ｂ側に層間絶縁樹脂層が２層以上積層されている場合、層間絶縁樹脂層の平面方向の熱膨張係数とは、複合材料としての熱膨張係数を意味する。複合材料の熱膨張係数は、簡易的に下記のSchaperyの式(I)より算出できることが知られている。
ここで、αｍは複合材料の熱膨張係数、αａは第１の層間絶縁樹脂層の熱膨張係数、αｂは第２の層間絶縁樹脂層の熱膨張係数、Ｅａは第１の層間絶縁樹脂層の弾性率、Ｅｂは第２の層間絶縁樹脂層の弾性率、φａは第１の層間絶縁樹脂層の体積分率、φｂは第２の層間絶縁樹脂層の体積分率である。
本発明に用いられるガラスクロスを含まない層間絶縁樹脂層の平面方向の熱膨張係数は２５×１０−６／℃〜６０×１０−６／℃の範囲が好ましく、３０×１０−６／℃〜６０×１０−６／℃であることがより好ましい。熱膨張係数が２５×１０−６／℃より小さくなると非対称の効果が得られなくなる傾向があり、逆に６０×１０−６／℃より大きくなると、反り低減効果は大きくなるものの、基板単体の反りが増加し、半導体素子を実装することが困難になることがあるからである。特にフリップチップを実装する場合は、基板単体の反りが大きくなると実装不具合が生じ易くなるため、層間絶縁樹脂層の平面方向の熱膨張係数は２５×１０−６／℃から５０×１０−６／℃の範囲が好ましい。
一方、本発明に用いられるガラスクロスを含む層間絶縁樹脂層の平面方向の熱膨張係数は８×１０−６／℃〜２５×１０−６／℃の範囲が好ましく、８×１０−６／℃〜１５×１０−６／℃であることがより好ましい。熱膨張係数が８×１０−６／℃より小さくなると材料の弾性係数が増加する傾向にあり、加工時に樹脂にクラックが生じ易くなり、逆に２５×１０−６／℃より大きくなると、反り低減効果が得られなくなることがあるからである。
また、表面Ａ側の層間絶縁樹脂層の平面方向の熱膨張係数は、表面Ｂ側の層間絶縁樹脂層の平面方向の熱膨張係数の２〜６倍であることが好ましく、３〜５倍であることがより好ましい。
コア基材の平面方向の熱膨張係数は、特に制限はないが、８×１０−６／℃〜１５×１０−６／℃であることが好ましく、８×１０−６／℃〜１２×１０−６／℃であることがより好ましい。
また、表面Ａ側の層間絶縁樹脂層の平面方向の熱膨張係数は、表面Ｂ側の層間絶縁樹脂層の平面方向の熱膨張係数の２〜６倍であることが好ましく、３〜５倍であることがより好ましい。
コア基材の平面方向の熱膨張係数は、特に制限はないが、８×１０−６／℃〜１５×１０−６／℃であることが好ましく、８×１０−６／℃〜１２×１０−６／℃であることがより好ましい。
本発明に用いられる表裏の層間絶縁樹脂層の層数は同じであっても、異なっても良い。例えば、表側（表面Ａ側）にガラスクロスを含まない層間絶縁樹脂層を１層、裏側（表面Ｂ側）にガラスクロスを含む層間絶縁樹脂層を１層としても良いし、表側（表面Ａ側）にガラスクロスを含まない層間絶縁樹脂層を２層、裏側（表面Ｂ側）にガラスクロスを含む層間絶縁樹脂層を２層としても良い。また、表側（表面Ａ側）にガラスクロスを含む層間絶縁樹脂層を１層とガラスクロスを含まない層間絶縁樹脂層を１層、裏側（表面Ｂ側）にガラスクロスを含む層間絶縁樹脂層を２層としても良い。また、表側（表面Ａ側）にガラスクロスを含まない層間絶縁樹脂層を２層、裏側（表面Ｂ側）にガラスクロスを含む層間絶縁樹脂層を１層としても良く、裏側層間絶縁樹脂層の平面方向の熱膨張係数が、表側層間絶縁樹脂層の平面方向の熱膨張係数よりも小さくなるように、層構成を選択することができる。
本発明のビルドアップ配線板の総厚みは０．４ｍｍ以下が好ましく、さらには０．３ｍｍ以下が好ましい。ビルドアップ配線板の総厚みが０．４ｍｍより厚い場合は、基板剛性が高く、反り発生が顕著でないため、本発明の基板構成を適用しても反り低減効果が小さいからである。
以上、本発明で得られるビルドアップ配線板はＩＣチップを実装した後の室温及びリフロー温度でのパッケージ反りが小さく、特に薄物の半導体パッケージ用ビルドアップ基板に最適である。
以下に本実施例及び下記実施例比較例において用いた材料を説明する。また、各材料の上記物性値は、各材料の硬化物の物性値であり、これら硬化物を得るために行った処理条件を以下に示す。
アンダフィル材は、ＣＥＬ−Ｃ−３７２０（日立化成工業株式会社製、商品名）を用いた。アンダフィル材の硬化条件は１６５℃、２時間で行った。
ソルダレジストは、ＳＲ７２００Ｇ（日立化成工業株式会社製、商品名）を用いた。ソルダレジストの乾燥条件は８０℃、２０分、露光条件は室温で３００ｍＪ／ｃｍ2、後硬化条件は１５０℃、１時間で行った。
アンダフィル材は、ＣＥＬ−Ｃ−３７２０（日立化成工業株式会社製、商品名）を用いた。アンダフィル材の硬化条件は１６５℃、２時間で行った。
ソルダレジストは、ＳＲ７２００Ｇ（日立化成工業株式会社製、商品名）を用いた。ソルダレジストの乾燥条件は８０℃、２０分、露光条件は室温で３００ｍＪ／ｃｍ2、後硬化条件は１５０℃、１時間で行った。
層間絶縁樹脂層Ａは、ＡＳ−ＺＩＩ（日立化成工業株式会社製、商品名、ガラスクロス非含有樹脂組成物）を用いて形成した。層間絶縁樹脂層Ａ形成のためのＢ−ステージ化物は、ＰＥＴフィルム上に樹脂組成物ワニスを塗布した後、溶剤除去後の樹脂厚みが０．０４ｍｍとなるように１００℃、５分乾燥して作製した。ラミネート条件は、９０℃で圧力０．５ＭＰａ・ｓ、真空度５ｈＰａ・ｓで６０秒間とし、後硬化条件は１７０℃６０分で行った。
コア基材Ａは、両面に厚み０．０１２ｍｍのベタ銅箔が張り合わされたＭＣＬ−Ｅ−６７９ＦＧ（Ｓ）（日立化成工業株式会社製、商品名、ガラスクロス含有樹脂組成物（プリプレグ））を用いて形成した。ガラスクロスはＧＡ−２１１６を用いた。コア基材Ａのプリプレグは、溶剤除去後の樹脂組成物含有率が５０重量％となるように１００℃、５分乾燥して作製した。硬化させてコア基材（又は層間絶縁樹脂層）とするためのプレス条件は１７５℃、９０分、２．５ＭＰａで行った。
コア基材Ｂは、両面に厚み０．０１２ｍｍのベタ銅箔が張り合わされたＭＣＬ−Ｅ−６７９Ｆ（Ｒ）（ 日立化成工業株式会社製、商品名、ガラスクロス含有樹脂組成物（プリプレグ））を用いた。ガラスクロスはＧＡ−２１１６を用いた。コア基材Ｂのプリプレグは、溶剤除去後の樹脂組成物含有率が溶剤除去後５０重量％となるように１００℃、５分乾燥して作製した。硬化させてコア基材（又は層間絶縁樹脂層）とするためのプレス条件は１７５℃、９０分、２．５ＭＰａで行った。
コア基材Ａ及びコア基材Ｂの両面に張り合わされた銅箔は、通常、配線形成のためにパターン化されるが、以下の実施例及び比較例においてはパターン化は行わなかった。また、各層間絶縁樹脂層上の配線層は、通常、サブトラクティブ工法やセミアディティブ工法によって信号パターン、電源パターン、グラウンドパターンが形成され、必要に応じて層間はビア接続される。しかしながら、以下の実施例及び比較例においては、このような配線層を形成する代わりに、厚さ０．０１２ｍｍのベタ銅箔を層間絶縁樹脂層の形成と同時にラミネートによって張り合わせ、パターン化もビア接続も行わなかった。ラミネート条件は、９０℃で圧力０．５ＭＰａ・ｓ、真空度５ｈＰａ・ｓで６０秒間とし、後硬化条件は１７０℃６０分で行った。
以下、実施例をもとに説明する。
（実施例１）
以下に記載する材料構成でビルドアップ配線板を作製し、パッケージ反りを測定した。コア基材１３、銅箔１４、層間絶縁樹脂層１５及びソルダレジスト１６からなるビルドアップ配線板上にペリフェラルタイプのＩＣチップ１１を実装し、ＩＣチップ１１とビルドアップ配線板とのギャップにアンダフィル材１２を注入し、硬化した場合の室温（２５℃）とリフロー実装温度（２６０℃）でのパッケージ反りを測定した。図１にパッケージ構造の概略を示す。アンダフィル材１２の硬化温度は１６５℃、２時間で行った。ビルドアップ配線板サイズは１５ｍｍ角で厚みは総厚で０．３ｍｍである。コア基材１３の厚みは０．１ｍｍ、コア基材表裏の銅箔１４の厚みは０．０１２ｍｍ、層間絶縁樹脂層１５は表裏に一層ずつ形成され、厚みはいずれも０．０４ｍｍである。各層間絶縁樹脂層１５上には、さらに銅箔１４が０．０１２ｍｍ施され、最外層のソルダレジソト１６の厚みは０．０３ｍｍである。ＩＣチップ１１のサイズは、８．８ｍｍ角で厚みは０．１４ｍｍである。はんだバンプ１７は０．１２ｍｍピッチである。
（実施例１）
以下に記載する材料構成でビルドアップ配線板を作製し、パッケージ反りを測定した。コア基材１３、銅箔１４、層間絶縁樹脂層１５及びソルダレジスト１６からなるビルドアップ配線板上にペリフェラルタイプのＩＣチップ１１を実装し、ＩＣチップ１１とビルドアップ配線板とのギャップにアンダフィル材１２を注入し、硬化した場合の室温（２５℃）とリフロー実装温度（２６０℃）でのパッケージ反りを測定した。図１にパッケージ構造の概略を示す。アンダフィル材１２の硬化温度は１６５℃、２時間で行った。ビルドアップ配線板サイズは１５ｍｍ角で厚みは総厚で０．３ｍｍである。コア基材１３の厚みは０．１ｍｍ、コア基材表裏の銅箔１４の厚みは０．０１２ｍｍ、層間絶縁樹脂層１５は表裏に一層ずつ形成され、厚みはいずれも０．０４ｍｍである。各層間絶縁樹脂層１５上には、さらに銅箔１４が０．０１２ｍｍ施され、最外層のソルダレジソト１６の厚みは０．０３ｍｍである。ＩＣチップ１１のサイズは、８．８ｍｍ角で厚みは０．１４ｍｍである。はんだバンプ１７は０．１２ｍｍピッチである。
各構成材料の物性値を示す。熱膨張係数は平面方向の線膨張係数を意味する。ＩＣチップ１１は、弾性率が１８６ＧＰａ、熱膨張係数が３×１０-6／℃である。銅箔１４は、弾性率が１２３ＧＰａ、熱膨張係数が１７×１０-6／℃である。はんだバンプ１７はＳｎ−３．０Ａｇ−０．５Ｃｕを用い、弾性率が４１．６ＧＰａ、熱膨張係数が２１．５×１０-6／℃である。アンダフィル材１２は、Ｔｇが７５℃、Ｔｇ以下の弾性率と熱膨張係数は９．５ＧＰａ、３５×１０-6／℃、Ｔｇ以上の弾性率と熱膨張係数は５０ＭＰａ、１１５×１０-6／℃である。ソルダレジスト１６は、Ｔｇが８０℃、Ｔｇ以下の弾性率と熱膨張係数は６ＧＰａ、４０×１０-6／℃、Ｔｇ以上の弾性率と熱膨張係数は１００ＭＰａ、１６０×１０-6／℃である。コア基材１３表層の層間絶縁樹脂層１５には層間絶縁樹脂層Ａを用い、Ｔｇが１６０℃、Ｔｇ以下の弾性率と熱膨張係数は５．９ＧＰａ、４３×１０-6／℃、Ｔｇ以上の弾性率と熱膨張係数は５０ＭＰａ、１３２×１０-6／℃である。コア基材１３には、コア基材Ａを用い、Ｔｇが１８０℃、Ｔｇ以下の弾性率と熱膨張係数は２７ＧＰａ、１５×１０-6／℃、Ｔｇ以上の弾性率と熱膨張係数は１５ＧＰａ、１０．５×１０-6／℃である。コア基材裏層の層間絶縁樹脂層１５にはコア基材Ａのプリプレグを用いた。物性値は上記コア基材Ａと同様である。
パッケージ反りの方向は図２に示す通り、凸方向を（−）方向、凹方向を（＋）方向と定義した。パッケージ対角方向のパッケージ端部の値を反り量とした。表面粗さ計を用いて、反り評価を行った結果、室温時のパッケージ反りは−０．０７４ｍｍ、リフロー実装時のパッケージ反りは０．０２４ｍｍであった。
（実施例２）
実施例１のコア基材１３に、コア基材Ｂを用いた。コア基材Ｂは、Ｔｇが１６５℃、Ｔｇ以下の弾性率と熱膨張係数は３０ＧＰａ、１３×１０-6／℃、Ｔｇ以上の弾性率と熱膨張係数は１５ＧＰａ、８．５×１０-6／℃である。パッケージ構造、その他材料構成及び物性値は、実施例１記載のものと同様である。表面粗さ計を用いて、反り評価を行った結果、室温時のパッケージ反りは−０．１３０ｍｍ、リフロー実装時のパッケージ反りは０．０２０ｍｍであった。
実施例１のコア基材１３に、コア基材Ｂを用いた。コア基材Ｂは、Ｔｇが１６５℃、Ｔｇ以下の弾性率と熱膨張係数は３０ＧＰａ、１３×１０-6／℃、Ｔｇ以上の弾性率と熱膨張係数は１５ＧＰａ、８．５×１０-6／℃である。パッケージ構造、その他材料構成及び物性値は、実施例１記載のものと同様である。表面粗さ計を用いて、反り評価を行った結果、室温時のパッケージ反りは−０．１３０ｍｍ、リフロー実装時のパッケージ反りは０．０２０ｍｍであった。
（実施例３）
実施例１のコア基材１３表層（表面Ａ側）の層間絶縁樹脂層１５に層間絶縁樹脂層Ａを２段積層（厚み０．０８ｍｍ）したものを用いた。この場合の室温時のパッケージ反りは−０．０６５ｍｍ、リフロー実装時のパッケージ反りは０．０１３ｍｍであった。
実施例１のコア基材１３表層（表面Ａ側）の層間絶縁樹脂層１５に層間絶縁樹脂層Ａを２段積層（厚み０．０８ｍｍ）したものを用いた。この場合の室温時のパッケージ反りは−０．０６５ｍｍ、リフロー実装時のパッケージ反りは０．０１３ｍｍであった。
（実施例４）
実施例２のコア基材１３表層（表面Ａ側）の層間絶縁樹脂層１５に層間絶縁樹脂層Ａを２段積層（厚み０．０８ｍｍ）したものを用いた。この場合の室温時のパッケージ反りは−０．０７０ｍｍ、リフロー実装時のパッケージ反りは０．０１５ｍｍであった。
実施例２のコア基材１３表層（表面Ａ側）の層間絶縁樹脂層１５に層間絶縁樹脂層Ａを２段積層（厚み０．０８ｍｍ）したものを用いた。この場合の室温時のパッケージ反りは−０．０７０ｍｍ、リフロー実装時のパッケージ反りは０．０１５ｍｍであった。
（比較例１）
次に、比較例を示す。従来の基板構成は表裏に同じ材質の層間絶縁樹脂層１５が形成されているため、まず、コア基材１３の表裏（表面Ａ側及び表面Ｂ側）に層間絶縁樹脂層Ａを適用した場合のパッケージ反りを測定した。パッケージ構造、その他材料構成及び物性値は、実施例１記載のものと同様である。この場合の室温時のパッケージ反りは−０．２４４ｍｍ、リフロー実装時のパッケージ反りは０．１１６ｍｍであった。
次に、比較例を示す。従来の基板構成は表裏に同じ材質の層間絶縁樹脂層１５が形成されているため、まず、コア基材１３の表裏（表面Ａ側及び表面Ｂ側）に層間絶縁樹脂層Ａを適用した場合のパッケージ反りを測定した。パッケージ構造、その他材料構成及び物性値は、実施例１記載のものと同様である。この場合の室温時のパッケージ反りは−０．２４４ｍｍ、リフロー実装時のパッケージ反りは０．１１６ｍｍであった。
（比較例２）
次に、コア基材１３の表裏（表面Ａ側及び表面Ｂ側）の層間絶縁樹脂層の形成にコア基材Ａのプリプレグを適用した場合のパッケージ反りを測定した。パッケージ構造、その他材料構成及び物性値は、実施例１記載のものと同様である。この場合の室温時のパッケージ反りは−０．２５９ｍｍ、リフロー実装時のパッケージ反りは０．１３５ｍｍであった。
次に、コア基材１３の表裏（表面Ａ側及び表面Ｂ側）の層間絶縁樹脂層の形成にコア基材Ａのプリプレグを適用した場合のパッケージ反りを測定した。パッケージ構造、その他材料構成及び物性値は、実施例１記載のものと同様である。この場合の室温時のパッケージ反りは−０．２５９ｍｍ、リフロー実装時のパッケージ反りは０．１３５ｍｍであった。
本発明のビルドアップ配線板は、ＩＣチップを実装した後の室温（２５℃）及びリフロー温度でのパッケージ反りが小さく、特に薄物の半導体パッケージ用ビルドアップ基板に最適である。尚、本実施例では、ビルドアップ配線板にＩＣチップがフェイスダウンでフリップチップ実装される場合について示したが、本発明はこれに限定するものではなく、ＩＣチップがフェイスアップで実装され、ワイヤボンドによって接続される場合も同様の効果が得られる。
１０ ビルドアップ配線板
１１ ＩＣチップ
１２ アンダフィル材
１３ コア基材
１４ 銅箔
１５ 層間絶縁樹脂層
１６ ソルダレジスト
１７ はんだバンプ
１１ ＩＣチップ
１２ アンダフィル材
１３ コア基材
１４ 銅箔
１５ 層間絶縁樹脂層
１６ ソルダレジスト
１７ はんだバンプ
Claims (1)
- 配線を有するコア基材の表面Ａと表面Ｂに、層間絶縁樹脂層と配線層が少なくとも一層ずつ積層され、各配線層及びコア基材の配線がインナービアホールを介して電気的に接続されることによってビルドアップ配線層が形成されたビルドアップ配線板において、半導体素子が実装される表面Ａ側の層間絶縁樹脂層の平面方向の熱膨張係数が、実装基板に実装される表面Ｂ側の層間絶縁樹脂層の平面方向の熱膨張係数より大きく、表面Ａ側の層間絶縁樹脂層の少なくとも一層がガラスクロスを含まず、表面Ｂ側の層間絶縁樹脂層の少なくとも一層がガラスクロスを含み、ガラスクロスを含まない層間絶縁樹脂層数が、表面Ｂ側よりも表面Ａ側で多いことを特徴とする半導体装置用ビルドアップ配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007194953A JP5211570B2 (ja) | 2007-04-24 | 2007-07-26 | 半導体装置用ビルドアップ配線板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007114147 | 2007-04-24 | ||
| JP2007114147 | 2007-04-24 | ||
| JP2007194953A JP5211570B2 (ja) | 2007-04-24 | 2007-07-26 | 半導体装置用ビルドアップ配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008294387A JP2008294387A (ja) | 2008-12-04 |
| JP5211570B2 true JP5211570B2 (ja) | 2013-06-12 |
Family
ID=40168768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007194953A Active JP5211570B2 (ja) | 2007-04-24 | 2007-07-26 | 半導体装置用ビルドアップ配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5211570B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252916A (ja) * | 2008-04-04 | 2009-10-29 | Nec Electronics Corp | 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法 |
| JP5350829B2 (ja) * | 2009-02-16 | 2013-11-27 | 日本特殊陶業株式会社 | 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板 |
| JPWO2012133839A1 (ja) * | 2011-03-30 | 2014-07-28 | 日本電気株式会社 | 機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法 |
| KR101939236B1 (ko) * | 2011-11-10 | 2019-01-16 | 삼성전자 주식회사 | 기판 및 이를 포함하는 전자 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217514A (ja) * | 2000-02-03 | 2001-08-10 | Denso Corp | 多層配線基板 |
| JP2002111226A (ja) * | 2000-09-26 | 2002-04-12 | Tdk Corp | 複合多層基板およびそれを用いたモジュール |
| JP2002344100A (ja) * | 2001-05-21 | 2002-11-29 | Sumitomo Electric Ind Ltd | 基板用誘電体材料及びその製造方法 |
| JP2003229509A (ja) * | 2002-02-01 | 2003-08-15 | Cmk Corp | 多層プリント配線板 |
| JP3856743B2 (ja) * | 2002-08-30 | 2006-12-13 | 日本特殊陶業株式会社 | 多層配線基板 |
| JP4276227B2 (ja) * | 2005-11-09 | 2009-06-10 | 富士通株式会社 | 多層プリント配線板 |
-
2007
- 2007-07-26 JP JP2007194953A patent/JP5211570B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008294387A (ja) | 2008-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5115645B2 (ja) | 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置 | |
| US8212365B2 (en) | Printed wiring board and manufacturing method thereof | |
| KR20100134017A (ko) | 다층 회로 기판, 절연 시트 및 다층 회로 기판을 이용한 반도체 패키지 | |
| KR20090108834A (ko) | 절연시트, 동박적층판 및 인쇄회로기판의 제조방법과 이를이용한 인쇄회로기판 | |
| JP6480650B2 (ja) | 金属張積層板、プリント配線基板、半導体パッケージ、半導体装置および金属張積層板の製造方法 | |
| JP4924871B2 (ja) | 複合基板および配線板 | |
| WO2014119178A1 (ja) | 実装構造体の製造方法 | |
| JP5211570B2 (ja) | 半導体装置用ビルドアップ配線板 | |
| KR101044105B1 (ko) | 휨 발생 방지를 위한 기판의 제조방법 | |
| JP2008085106A (ja) | プリント配線板 | |
| JP5056787B2 (ja) | 積層板、多層プリント配線板および半導体装置 | |
| KR101167429B1 (ko) | 반도체 패키지의 제조방법 | |
| JP2003246849A (ja) | エポキシ樹脂組成物、ならびにそれを用いたプリプレグ、積層板及びプリント配線板 | |
| JP4877175B2 (ja) | 電子材料積層板用の織物とプリプレグ、並びに積層板 | |
| JP4774215B2 (ja) | 多層プリント配線基板 | |
| US10111335B2 (en) | Printed wiring board | |
| JP5194601B2 (ja) | 多層回路基板及び半導体装置 | |
| JP5152432B2 (ja) | 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置 | |
| EP3512315B1 (en) | Printed wiring board and printed circuit board | |
| JP5292847B2 (ja) | 半導体素子搭載基板 | |
| JP2009088380A (ja) | 半導体装置の製造方法及びこの製造方法により得られた半導体装置 | |
| JP2004128481A (ja) | 配線基板およびその製造方法 | |
| JP2010129942A (ja) | 回路基板及びその製造方法並びに半導体装置及びその製造方法 | |
| JP2005159201A (ja) | 配線基板およびその製造方法 | |
| US20180049327A1 (en) | Printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130211 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5211570 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |