JP5210273B2 - Arbitrary signal generator - Google Patents
Arbitrary signal generator Download PDFInfo
- Publication number
- JP5210273B2 JP5210273B2 JP2009217484A JP2009217484A JP5210273B2 JP 5210273 B2 JP5210273 B2 JP 5210273B2 JP 2009217484 A JP2009217484 A JP 2009217484A JP 2009217484 A JP2009217484 A JP 2009217484A JP 5210273 B2 JP5210273 B2 JP 5210273B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- arbitrary
- signal processing
- frequency
- processing module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
本発明は、広帯域の任意波形の目的信号を生成する任意信号発生装置に関する。 The present invention relates to an arbitrary signal generator that generates a target signal having a wideband arbitrary waveform.
従来、パルスレーダ等に用いられるパルス幅の小さい信号を生成する技術として、ステップリカバリダイオード、アバランシェダイオード、高速論理ゲート等を用いて目的信号を生成する技術が知られている。これらの技術は、アナログ信号処理によりパルス幅の小さい信号を生成する技術であり、温度や湿度等の環境変化による回路特性の変化、素子や材料の特性の経年変化等により、性能が変化する虞がある。 Conventionally, as a technique for generating a signal having a small pulse width used in a pulse radar or the like, a technique for generating a target signal using a step recovery diode, an avalanche diode, a high-speed logic gate, or the like is known. These technologies generate a signal with a small pulse width by analog signal processing, and the performance may change due to changes in circuit characteristics due to environmental changes such as temperature and humidity, and changes in the characteristics of elements and materials over time. There is.
また、アナログ信号処理用の回路は、一度作成されると、その後の変更が困難であり、仕様や目的の変更に対して必ずしも自由度が高いとは言えない。例えば、レーダ用の信号発生装置としての用途の場合、レーダの割り当て周波数が変更されても、アナログ回路では対応困難である。さらに、送信波のスペクトルを変更する場合、外付けのフィルタを変更する等の対策が必要であるが、アナログ回路では、送信スペクトルの形状やレベルを適応的に変更することは困難である。 Further, once an analog signal processing circuit is created, subsequent changes are difficult, and it cannot be said that the degree of freedom is necessarily high with respect to changes in specifications and purposes. For example, in the case of an application as a signal generator for radar, even if the assigned frequency of the radar is changed, it is difficult to cope with an analog circuit. Further, when changing the spectrum of the transmission wave, it is necessary to take measures such as changing an external filter. However, it is difficult for the analog circuit to adaptively change the shape and level of the transmission spectrum.
このため、近年では、デジタル信号処理によって目的信号を生成する技術が採用されることが多い。このデジタル信号処理による信号発生装置としては、例えば特許文献１に開示されているようなダイレクトデジタルシンセサイザ（Direct Digital Synthesizer;DDS）が知られている。ＤＤＳは、波形データの入ったメモリの指定アドレスを更新して行き、その指定アドレスのデータをＤ／Ａ変換によりアナログ波形に変換することで、任意の波形を発生させる技術である。
For this reason, in recent years, a technique for generating a target signal by digital signal processing is often employed. For example, a direct digital synthesizer (DDS) as disclosed in
しかしながら、特許文献１に開示されているようなＤＤＳによる信号発生装置は、基準クロック周波数に同期してその基準クロックの有理数倍の周期を有する信号波形をデジタル的に合成した後、Ｄ／Ａ変換を行っている。よって、サンプリング定理により、目的信号に含まれる最高周波数の２倍以上のサンプリング周波数でＤ／Ａ変換器を動作させなければならない。このため、目的信号のパルス幅を小さくすると、必要とされるサンプリング周波数がパルス幅に反比例して高くなる。よって、生成可能な信号の周波数には限界がある。
However, a signal generator using DDS as disclosed in
本発明は上記事情に鑑みてなされたもので、比較的低い周波数のサンプリング周波数を用いつつ、生成する信号の周波数帯域を拡張することができ、より高周波域までの任意波形の信号を生成可能な任意信号発生装置を提供することを目的としている。 The present invention has been made in view of the above circumstances, and can expand the frequency band of a signal to be generated while using a relatively low sampling frequency, and can generate a signal having an arbitrary waveform up to a higher frequency range. An object is to provide an arbitrary signal generator.
上記目的を達成するため、本発明による任意信号発生装置は、広帯域の任意波形の目的信号を生成する任意信号発生装置であって、周波数領域毎の入力データに基づいて、互いに異なる周波数領域の信号を生成する複数の信号生成部と、上記複数の信号生成部からの出力を合成する信号合成部と、上記信号合成部で合成された合成信号の通過と遮断を行い、上記目的信号として出力するスイッチ部と、上記複数の信号生成部の各々に周波数領域毎の上記入力データが入力されてから各信号生成部で生成された出力信号が上記信号合成部に到達するまでの時間の差に相当する位相差分でもって上記入力データの位相を補正すると共に、上記時間の差に起因する上記合成信号の不連続部分を上記スイッチ部を介して除去する制御部とを備えることを特徴とする。 In order to achieve the above object, an arbitrary signal generator according to the present invention is an arbitrary signal generator that generates a target signal having a wideband arbitrary waveform, and signals in different frequency domains based on input data for each frequency domain. A plurality of signal generators for generating signals, a signal synthesizer for synthesizing outputs from the plurality of signal generators, and passing and blocking the synthesized signal synthesized by the signal synthesizer, and outputting the target signal Corresponds to the difference in time from when the input data for each frequency domain is input to the switch unit and each of the plurality of signal generation units until the output signal generated by each signal generation unit reaches the signal synthesis unit the Rutotomoni to correct complement the phase of the input data with a phase difference of a discontinuity of the combined signal due to the difference between the time on SL and a control unit for removing through the switch unit And features.
本発明によれば、比較的低い周波数のサンプリング周波数で動作しながら、発生信号の周波数帯域を拡張することができ、より高周波域までの任意波形の信号を生成することが可能となる。 According to the present invention, the frequency band of a generated signal can be expanded while operating at a sampling frequency of a relatively low frequency, and a signal having an arbitrary waveform up to a higher frequency can be generated.
以下、図面を参照して本発明の実施の形態を説明する。
図１に示す任意信号発生装置１は、所望する任意の周波数の目的信号を複数の異なる周波数帯域に分割してデジタル信号処理し、生成した各信号を合成することにより、目的信号を得るものである。本実施の形態においては、図２に示すようなスペクトルを有する最高周波数Ｆmaxの目的信号を生成するものとする。このとき周波数をｆ，複素スペクトルをＨ(ｆ)で表わすとすれば、複素スペクトルは、Ｈ(ｆ)＝Ｈ＊(−ｆ)を満たす。但し、＊は共役複素数を示すものとする。
Embodiments of the present invention will be described below with reference to the drawings.
An
このようなスペクトルを有する信号をデジタル信号処理により生成するには、サンプリング定理より２Ｆmax以上のサンプリング周波数が必要となる。しかしながら、デジタル信号処理可能な周波数は限られており、目的信号の最高周波数Ｆmaxが高い場合には、直接的に信号を生成することは困難である。 In order to generate a signal having such a spectrum by digital signal processing, a sampling frequency of 2Fmax or more is required from the sampling theorem. However, the frequency at which digital signal processing is possible is limited, and it is difficult to directly generate a signal when the maximum frequency Fmax of the target signal is high.
そこで、０（直流成分）からＦmaxまでの周波数領域を複数の領域に分割し、各周波数領域で生成した信号を合成することで、目的信号を得る。周波数領域の分割数は、任意の自然数で良く、また、分割領域は均等でも不均等でも良い。例えば、本出願人が先に提出した特願２００８−２９９９３７号に詳述されているように、目的信号を総ポイント数Ｎで離散フーリエ変換し、離散フーリエ変換したデータを複数組に分割して並列処理することにより、必要なサンプリング周波数を低減しつつ目的信号を合成することができる。 Therefore, the frequency region from 0 (DC component) to Fmax is divided into a plurality of regions, and a signal generated in each frequency region is synthesized to obtain a target signal. The number of divisions in the frequency domain may be an arbitrary natural number, and the division domain may be uniform or non-uniform. For example, as detailed in Japanese Patent Application No. 2008-299937 filed earlier by the present applicant, the target signal is subjected to discrete Fourier transform with the total number of points N, and the discrete Fourier transform data is divided into a plurality of sets. By performing parallel processing, it is possible to synthesize the target signal while reducing the required sampling frequency.
本実施の形態においては、０（直流成分）からＦmaxまでの周波数領域を均等に４分割し、第１〜第４の４つの信号処理モジュール（信号生成部）Ｍ１，Ｍ２，Ｍ３，Ｍ４で各周波数領域の信号を生成する例について説明する。分割した周波数領域は、周波数の低い方から順にＡ，Ｂ，Ｃ，Ｄとする。 In the present embodiment, the frequency region from 0 (DC component) to Fmax is equally divided into four, and each of the first to fourth signal processing modules (signal generation units) M1, M2, M3, and M4 An example of generating a frequency domain signal will be described. The divided frequency regions are A, B, C, and D in order from the lowest frequency.
第１〜第４の信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４は、マイクロコンピュータ（ＣＰＵ）を中心として構成される制御部としてのコントローラ２から入力されるスペクトル情報（振幅、位相）に基づいて、それぞれ、周波数領域Ａ，Ｂ，Ｃ，Ｄの信号を分割生成する。各信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４で生成された信号は、信号合成部としての混合器３で合成され、スイッチ部４を介して出力される。
The first to fourth signal processing modules M1, M2, M3, and M4 are based on spectrum information (amplitude and phase) input from the
スイッチ部４は、後述するように、合成信号の通過と遮断により、各モジュール間の信号生成処理時間の差や信号伝達時間の差による合成信号の歪みを除去した信号を得るためのものである。このスイッチ部４は、例えば、ＦＥＴやＰＩＮダイオード等の半導体デバイスを用いて構成され、コントローラ２により信号の通過と遮断が制御される。
As will be described later, the switch unit 4 is for obtaining a signal from which the distortion of the combined signal due to the difference in signal generation processing time between the modules and the difference in signal transmission time is removed by passing and blocking the combined signal. . The switch unit 4 is configured using, for example, a semiconductor device such as an FET or a PIN diode, and the passage and blocking of signals are controlled by the
コントローラ２は、目的信号を離散フーリエ変換してＡ，Ｂ，Ｃ，Ｄの４つの周波数領域の信号成分に分割し、それぞれのスペクトル情報を、第１〜第４の信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４に入力データとして与える。各信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４は、同様の構成であり、それぞれ、コントローラ２からの離散データをデジタル信号処理するデジタル信号生成モジュールＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４を備えている。
The
各デジタル信号生成モジュールＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４は、ハードウェア実装、ソフトウェア実装、或いはハードウェア処理とソフトウェア処理の混在実装によって構成することができる。例えば、各デジタル信号生成モジュールＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４をハードウェアで構成する場合には、離散フーリエ変換された複素スペクトルを逆離散フーリエ変換する逆離散フーリエ変換器、逆離散フーリエ変換された並列データを直列データ（シリアルデータ）に変換する並直列変換器、並直列変換器の出力データを逓倍するインターポレータ、逓倍された信号から所望の周波数帯域のスペクトルを取り出す複素バンドパスフィルタ（複素ＢＰＦ）、複素ＢＰＦからの出力を、Ｉ（In-Phase；同相成分）信号とＱ（Quadrature；直交成分）信号とに分離するＩＱ分離器等によって構成することができる。 Each digital signal generation module SG1, SG2, SG3, SG4 can be configured by hardware implementation, software implementation, or a mixed implementation of hardware processing and software processing. For example, when each digital signal generation module SG1, SG2, SG3, SG4 is configured by hardware, an inverse discrete Fourier transformer that performs an inverse discrete Fourier transform on a complex spectrum that has been subjected to a discrete Fourier transform, or a parallel that has been subjected to an inverse discrete Fourier transform. A parallel-serial converter that converts data into serial data (serial data), an interpolator that multiplies the output data of the parallel-serial converter, and a complex bandpass filter (complex BPF) that extracts a spectrum of a desired frequency band from the multiplied signal ), An output from the complex BPF can be configured by an IQ separator or the like that separates an I (In-Phase) signal and a Q (Quadrature) signal.
各デジタル信号生成モジュールＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４には、それぞれ、ＩＱ分離されたデジタル信号をアナログ信号に変換するＤ／Ａ変換器５ａ，５ｂが接続されている。更に、Ｄ／Ａ変換器５ａ，５ｂの後段に、Ｄ／Ａ変換されたアナログ信号をフィルタリングしてスプリアス（不必要な成分）を除去するローパスフィルタ（ＬＰＦ）６ａ，６ｂが接続され、ＬＰＦ６ａからのＩ信号とＬＰＦ６ｂからのＱ信号とが直交変調器７にて直交変調される。
Each digital signal generation module SG1, SG2, SG3, SG4 is connected to D /
各信号処理モジュールＭ１，Ｍ２，Ｍ３，Ｍ４の各直交変調器７で直交変調された信号は、混合器３で合成され、合成信号がスイッチ部４を介して出力される。すなわち、本実施の形態における任意信号発生装置１は、精度の高いデジタル信号生成処理と高周波アナログ信号処理を組み合わせて信号処理モジュールを構成し、複数の信号処理モジュールを並列接続することで帯域幅を増加することができる。つまり、周波数領域の複素スペクトルを、低サンプリングクロックで動作する複数のモジュールで分割処理し、それぞれの出力を合成することにより、広帯域の目的信号を生成することができる。
The signals orthogonally modulated by the
個別には、第１の信号処理モジュールＭ１は、図３に示すように、Ａ領域の信号を−Ｆmax／８だけシフトした信号を、デジタル信号生成モジュールＳＧ１で生成する。このとき、複素信号処理を施せば、最低限必要とされるサンプリング周波数はＦmax／４となり、図２に示す信号を直接生成するのに比べて、サンプリング周波数を８分の１に低減することができる。 Individually, as shown in FIG. 3, the first signal processing module M1 generates a signal obtained by shifting the signal in the A region by −Fmax / 8 by the digital signal generation module SG1. At this time, if complex signal processing is performed, the minimum required sampling frequency is Fmax / 4, and the sampling frequency can be reduced to 1/8 compared to the direct generation of the signal shown in FIG. it can.
デジタル信号生成モジュールＳＧ１の出力は複素数であるため、その実数部と虚数部の信号をＤ／Ａ変換器５ａ，５ｂで別々にＤ／Ａ変換し、アナログ信号に変換する。Ｄ／Ａ変換の際に生じるイメージ信号は、Ｄ／Ａ変換器５ａ，５ｂの後段に位置するＬＰＦ６ａ，６ｂで除去する。更に、直交変調器７にて、ＬＰＦ６ａ，６ｂの出力信号に対してｅｘｐ(ｊ・２π・(１／８)・Ｆmax・ｔ)を乗算して周波数帯域をシフトさせ、その実数部をとれば、図４に示すようなスペクトルが得られる。但し、ｔは連続時間変数である。
Since the output of the digital signal generation module SG1 is a complex number, the signals of the real part and the imaginary part are D / A converted separately by the D /
尚、このとき、直流以外の複素振幅は、大きさが半分になってしまう。この対策としては、デジタル信号生成モジュールＳＧ１に入力する複素スペクトルデータのうち、直流成分だけを予め１／２倍しておく、或いは、直流成分以外の複素振幅を予め２倍しておく等の対策を取れば良い。 At this time, the magnitude of the complex amplitude other than DC is halved. As countermeasures, for example, only the DC component of the complex spectrum data input to the digital signal generation module SG1 is halved in advance, or the complex amplitude other than the DC component is doubling in advance. Just take it.
次に、第２の信号処理モジュールＭ２は、図５に示すように、Ｂ領域の信号を、−Ｆmax／４−Ｆmax／８＝−(３／８)・Ｆmaxだけシフトした信号を、デジタル信号生成モジュールＳＧ２で生成する。このとき、複素信号処理を施せば、必要とされるサンプリング周波数はＦmax／４となり、図２に示す信号を直接生成するのに比べて、サンプリング周波数を８分の１に低減することができる。 Next, as shown in FIG. 5, the second signal processing module M2 converts a signal obtained by shifting the signal in the B region by −Fmax / 4−Fmax / 8 = − (3/8) · Fmax into a digital signal. Generated by the generation module SG2. At this time, if complex signal processing is performed, the required sampling frequency is Fmax / 4, and the sampling frequency can be reduced to 1/8 compared to directly generating the signal shown in FIG.
この場合においても、デジタル信号生成モジュールＳＧ２の出力は複素数であるため、その実数部と虚数部の信号をそれぞれＤ／Ａ変換して、アナログ信号に変換する。Ｄ／Ａ変換器５ａ，５ｂの出力信号に含まれるイメージ信号は、ＬＰＦ６ａ，６ｂで除去される。そして、ＬＰＦ６ａ，６ｂの出力信号に対して直交変調器７にてｅｘｐ(ｊ・２π・(３／８)・Ｆmax・ｔ)を乗算し、その実数部をとれば、図６に示すようなスペクトルが得られる。
Also in this case, since the output of the digital signal generation module SG2 is a complex number, the signals of the real part and the imaginary part are respectively D / A converted and converted into analog signals. The image signals included in the output signals of the D /
以下、第３，４の信号処理モジュールＭ３，Ｍ４においても、同様の処理を行う。但し、第３の信号処理モジュールＭ３においては、図７に示すように、Ｃ領域の信号を−(５／８)・Ｆmaxだけシフトした信号をデジタル信号生成モジュールＳＧ３で生成する。更に、デジタル信号生成モジュールＳＧ３の出力に、直交変調器７でｅｘｐ(ｊ・２π・(５／８)・Ｆmax・ｔ)を乗算し、その実数部を出力する。この結果得られる信号のスペクトルは、図８に示される。
Hereinafter, similar processing is performed in the third and fourth signal processing modules M3 and M4. However, in the third signal processing module M3, as shown in FIG. 7, a signal obtained by shifting the signal in the C region by − (5/8) · Fmax is generated by the digital signal generation module SG3. Further, the output of the digital signal generation module SG3 is multiplied by exp (j · 2π · (5/8) · Fmax · t) by the
また、第４の信号処理モジュールＭ４においては、図９に示すように、Ｄ領域の信号を−(７／８)・Ｆmaxだけシフトした信号をデジタル信号生成モジュールＳＧ４で生成する。そして、デジタル信号生成モジュールＳＧ４の出力に、直交変調器７でｅｘｐ(ｊ・２π・(７／８)・Ｆmax・ｔ)を乗算し、その実数部を出力する。この結果得られる信号のスペクトルは、図１０に示される。
Further, in the fourth signal processing module M4, as shown in FIG. 9, a signal obtained by shifting the signal in the D region by − (7/8) · Fmax is generated by the digital signal generation module SG4. The
最後に、第１〜第４の信号処理モジュールＭ１〜Ｍ４の出力波を、混合器３にて合成すれば、元の信号（図２参照）のスペクトルを再生することが可能となる。しかしながら、実際には各モジュール間で信号伝達時間が異なるため、そのままでは、合成波形が歪む虞がある。そこで、コントローラ２は、各信号処理モジュール間の遅延時間差に相当する初期位相分で各信号処理モジュールの入力データを補正し、各信号処理モジュール間の相対位相を調整する。
Finally, if the output waves of the first to fourth signal processing modules M1 to M4 are synthesized by the mixer 3, the spectrum of the original signal (see FIG. 2) can be reproduced. However, since the signal transmission time is actually different between the modules, the synthesized waveform may be distorted as it is. Therefore, the
ここで、モジュール間の信号伝達時間の相違による合成波形の歪みについて説明する。尚、ここでは、説明を簡略化するため、信号処理の基本となる正弦波を用い、第１の信号処理モジュールＭ１の出力と第２の信号処理モジュールＭ２の出力とを合成するものとして説明する。 Here, the distortion of the composite waveform due to the difference in signal transmission time between modules will be described. Here, in order to simplify the description, a description will be given assuming that a sine wave that is the basis of signal processing is used and the output of the first signal processing module M1 and the output of the second signal processing module M2 are combined. .
先ず、第１の信号処理モジュールＭ１は、信号生成に要する処理時間がゼロで、以下の（１）式で表わされる正弦波を出力するものとする。このときの信号は、図１１に実線の細線で示される波形となる。
ｓｉｎ(ω0・ｔ) ｔ≧０ …（１）
０ ｔ＜０
First, it is assumed that the first signal processing module M1 outputs a sine wave represented by the following equation (1) with zero processing time required for signal generation. The signal at this time has a waveform indicated by a solid thin line in FIG.
sin (ω 0 · t) t ≧ 0 (1)
0 t <0
同様に、第２の信号処理モジュールＭ２は、信号生成に要する処理時間がゼロで、以下の（２）式で表わされる正弦波を出力するものとする。このときの信号は、図１１に破線で示される波形となる。
ｓｉｎ(２・ω0・ｔ) ｔ≧０ …（２）
０ ｔ＜０
Similarly, it is assumed that the second signal processing module M2 outputs a sine wave represented by the following equation (2) with zero processing time required for signal generation. The signal at this time has a waveform indicated by a broken line in FIG.
sin (2 · ω 0 · t) t ≧ 0 (2)
0 t <0
また、第１，第２の信号処理モジュールＭ１，Ｍ２の各出力は、それぞれ遅延時間と減衰のない理想伝送路を経由して混合器３に入力されるものとする。以下、混合器３の遅延と減衰はないものとすると、混合器３の合成出力波形は、図１１に実線の太線で示す波形となる。 The outputs of the first and second signal processing modules M1 and M2 are input to the mixer 3 via ideal transmission paths having no delay time and no attenuation. Hereinafter, assuming that there is no delay and attenuation of the mixer 3, the combined output waveform of the mixer 3 is a waveform indicated by a solid thick line in FIG.
次に、第１の信号処理モジュールＭ１の信号生成に要する処理時間がτ1、第２の信号処理モジュールＭ２の信号生成に要する処理時間が(τ1＋Δτ1）である場合について考える。このとき、第１，第２の信号処理モジュールＭ１，Ｍ２の各出力信号は、それぞれ、伝搬遅延時間τ2,(τ2＋Δτ2）の伝送路を介して混合器３に入力されるものとする。 Next, consider a case where the processing time required for signal generation of the first signal processing module M1 is τ1, and the processing time required for signal generation of the second signal processing module M2 is (τ1 + Δτ1). At this time, it is assumed that the output signals of the first and second signal processing modules M1 and M2 are input to the mixer 3 via the transmission path of the propagation delay time τ2, (τ2 + Δτ2), respectively.
処理時間τ1を要する第１の信号処理モジュールＭ１の出力（正弦波）は、以下の（３）式で表される。
ｓｉｎ(ω0・(ｔ-τ1) ｔ≧τ1 …（３）
０ ｔ＜τ1
The output (sine wave) of the first signal processing module M1 that requires the processing time τ1 is expressed by the following equation (3).
sin (ω 0 · (t−τ1) t ≧ τ1 (3)
0 t <τ1
（３）式の信号が遅延時間τ2で減衰のない伝送路を通過した後の信号は、以下の（４）式で表わすことができる。（４）式の信号は、図１２に実線の細線で示される波形となる。
ｓｉｎ(ω0・(ｔ-τ1-τ2) ｔ≧τ1＋τ2 …（４）
０ ｔ＜τ1＋τ2
The signal after the signal of the expression (3) passes through the transmission line without attenuation at the
sin (ω 0 · (t−τ1-τ2) t ≧ τ1 + τ2 (4)
0 t <τ1 + τ2
一方、処理時間(τ1＋Δτ1）を要する第２の信号処理モジュールＭ２の出力（正弦波）は、以下の（５）式で表される。
ｓｉｎ(ω0・(ｔ-τ1-Δτ1) ｔ≧τ1＋Δτ1 …（５）
０ ｔ＜τ1＋Δτ1
On the other hand, the output (sine wave) of the second signal processing module M2 requiring the processing time (τ1 + Δτ1) is expressed by the following equation (5).
sin (ω 0 · (t−τ 1 −Δτ 1) t ≧
0 t <τ1 + Δτ1
（５）式の信号が遅延時間(τ2＋Δτ2)で減衰のない伝送路を通過した後の信号は、以下の（６）式で表わすことができる。（６）式の信号は、図１２に破線で示される波形となる。
ｓｉｎ(ω0・(ｔ-τ1-τ2-Δτ1-Δτ2) ｔ≧τ1＋τ2＋Δτ1＋Δτ2…（６）
０ ｔ＜τ1＋τ2＋Δτ1＋Δτ2
The signal after the signal of the formula (5) passes through the transmission line without attenuation with the delay time (τ2 + Δτ2) can be expressed by the following formula (6). The signal of equation (6) has a waveform indicated by a broken line in FIG.
sin (ω 0 · (t−τ 1 −
0 t <τ1 + τ2 + Δτ1 + Δτ2
混合器３に入力される第１の信号処理モジュールＭ１の出力波形は、時間遅れτ1＋τ2を伴う。同様に、混合器３に入力される第２の信号処理モジュールＭ２の出力波形は、τ1＋τ2＋Δτ1＋Δτ2の信号遅れを有している。その結果、第１の信号処理モジュールＭ１の波形と第２の信号処理モジュールＭ２の波形とをそのまま合成すると、図１３に実線の太線で示すような遅延時間に比例した歪みが生じる。 The output waveform of the first signal processing module M1 input to the mixer 3 is accompanied by a time delay τ1 + τ2. Similarly, the output waveform of the second signal processing module M2 input to the mixer 3 has a signal delay of τ1 + τ2 + Δτ1 + Δτ2. As a result, when the waveform of the first signal processing module M1 and the waveform of the second signal processing module M2 are synthesized as they are, distortion proportional to the delay time as shown by the solid thick line in FIG. 13 occurs.
ここで、第１の信号処理モジュールＭ１の時間遅れを基準にした第２の信号処理モジュールＭ２の時間遅れは、(Δτ1＋Δτ2)であることに注目する。この時間遅れ(Δτ1＋Δτ2)に相当する第２の信号処理モジュールＭ２の信号の位相遅れは、以下の（７）式となる。
２・ω0・(Δτ1＋Δτ2) …（７）
Note that the time delay of the second signal processing module M2 with respect to the time delay of the first signal processing module M1 is (Δτ1 + Δτ2). The phase delay of the signal of the second signal processing module M2 corresponding to this time delay (Δτ1 + Δτ2) is expressed by the following equation (7).
2 ・ ω 0・ (Δτ1 ＋ Δτ2) (7)
従って、（７）式の位相量を第２の信号処理モジュールＭ２の初期位相に加算して信号処理を行わせることにより、混合器３に入力される第２の信号処理モジュールＭ２の出力波形は、図１４に破線で示す波形とすることができる。このときの第１の信号処理モジュールＭ１の出力波形と第２の信号処理モジュールＭ２の出力波形とを合成した波形は、図１５に実線の太線で示される。 Therefore, by adding the phase amount of the equation (7) to the initial phase of the second signal processing module M2 and performing signal processing, the output waveform of the second signal processing module M2 input to the mixer 3 is The waveform shown by a broken line in FIG. A waveform obtained by synthesizing the output waveform of the first signal processing module M1 and the output waveform of the second signal processing module M2 at this time is indicated by a solid thick line in FIG.
先に説明した遅延のない信号が理想伝送路を経由した場合の波形を示す図１１と、上述の図１５とを比較すると、図１５に示す信号は、立ち上がり部分で波形が大きく歪んでいるが、それ以降は、図１１に示す信号を時間(τ1＋τ2)だけ遅らせた信号と等しくなっていることが分かる。従って、図１５で示される合成信号の立ち上がり部分を混合器３の後段に設けたスイッチ部４で除去すれば、図１６に示すように、スペクトル漏れを抑圧して品質の高い出力信号を得ることができる。 Comparing FIG. 11 showing the waveform when the signal without delay described above passes through the ideal transmission line and FIG. 15 described above, the signal shown in FIG. 15 is greatly distorted at the rising portion. After that, it can be seen that the signal shown in FIG. 11 is equal to the signal delayed by time (τ1 + τ2). Therefore, if the rising portion of the synthesized signal shown in FIG. 15 is removed by the switch unit 4 provided at the subsequent stage of the mixer 3, as shown in FIG. 16, a spectral output is suppressed and a high-quality output signal can be obtained. Can do.
各信号処理モジュールの遅延時間差は、予め第１の信号処理モジュールＭ１を基準として実際に計測した値或いはシミュレーションによって求めた値がコントローラ２にストアされている。コントローラ２は、信号処理モジュール毎の遅延時間差に相当する初期位相分で各信号処理モジュールへ入力するスペクトル情報（位相）を補正し、更に、信号処理モジュール毎の遅延時間差に起因した出力データの立ち上がり部分，立下り部分の少なくとも一方の不連続点を、混合器３の出力段に設けたスイッチ部４を介して除去する。
As the delay time difference of each signal processing module, a value actually measured in advance with reference to the first signal processing module M1 or a value obtained by simulation is stored in the
尚、図１５の合成信号の立ち上がり部分を、窓関数処理やフィルタ処理により滑らかにするようにしても良く、これによっても同等の効果を得ることができる。 Note that the rising portion of the synthesized signal in FIG. 15 may be smoothed by window function processing or filter processing, and the same effect can be obtained by this.
以上のように、本実施の形態における任意信号発生装置１は、精度の高いデジタル信号生成処理と高周波アナログ信号処理とを組み合わせて信号処理モジュールを構成し、複数の信号処理モジュールを並列接続するだけで帯域幅を増加することができる。各信号処理モジュールへの入力データには、各信号処理モジュールの遅延時間に相当する位相差分を初期位相として補正することにより、各信号処理モジュール間の同期を容易にとることができる。出力信号の立ち上がりに現れるデータの不連続点は、スイッチにより除去することができ、品質の高い信号を得ることができる。
As described above, the arbitrary
また、変調に逆離散フーリエ変換を使えば、各サブスペクトルの振幅と位相を直接に制御できる。そのため送信信号の周波数とスペクトルを自由に設定できるようになる。よって、目的信号として例えばレーダ送信信号を生成する場合には、ターゲットの特性、ターゲットの距離、測定分解能に応じて最適なレーダ送信信号を効果的に生成することができる。しかも、目的信号をデジタル信号処理を基本として生成するため、動作環境変化や経年変化による特性変化が小さい任意信号発生装置を実現することができる。 In addition, if inverse discrete Fourier transform is used for modulation, the amplitude and phase of each subspectrum can be directly controlled. Therefore, the frequency and spectrum of the transmission signal can be set freely. Therefore, when a radar transmission signal is generated as the target signal, for example, an optimal radar transmission signal can be effectively generated according to the target characteristics, the target distance, and the measurement resolution. In addition, since the target signal is generated on the basis of digital signal processing, it is possible to realize an arbitrary signal generator that has a small change in characteristics due to changes in the operating environment and aging.
尚、以上では、連続信号を複数の信号処理モジュールで分割生成した際の位相同期の確立について説明したが、パルス信号やバースト信号を分割生成する場合も同様である。すなわち、各信号処理モジュール間の遅延時間差に相当する位相量分を、各信号処理モジュールへ入力するデータの初期位相に対して加算或いは減算し、更に、所望のパルス信号やバースト信号を２サイクル以上繰り返し出力し、その立ち上がり部分と立下り部分との少なくとも一方をスイッチで除去することにより、連続波を生成する場合と同様に、各信号処理モジュール間の同期を容易に取ることができる。 In the above, the establishment of phase synchronization when a continuous signal is divided and generated by a plurality of signal processing modules has been described, but the same applies to the case where a pulse signal and a burst signal are divided and generated. That is, the phase amount corresponding to the delay time difference between each signal processing module is added to or subtracted from the initial phase of the data input to each signal processing module, and a desired pulse signal or burst signal is added for two cycles or more. By repeatedly outputting and removing at least one of the rising and falling portions with a switch, the signal processing modules can be easily synchronized as in the case of generating a continuous wave.
次に、本発明の実施の第２形態について説明する。第２形態は、第１形態と同様の構成でパルス繰り返し周期とパルス幅を可変可能とするものである。以下、第１形態と相違する部分を中心に説明する。 Next, a second embodiment of the present invention will be described. In the second mode, the pulse repetition period and the pulse width can be varied with the same configuration as the first mode. Hereinafter, a description will be given centering on portions that are different from the first embodiment.
第２形態では、第１〜第４の信号処理モジュールＭ１〜Ｍ４のデジタル信号生成モジュールＳＧ１〜ＳＧ４にて、総ポイント数Ｎの逆離散フーリエ変換を行う。時間領域の目的信号の離散フーリエ変換値が、第１形態と同様、コントローラ２から各デジタル信号生成モジュールＳＧ１〜ＳＧ４に分配され、各デジタル信号生成モジュールＳＧ１〜ＳＧ４において、逆離散フーリエ変換が実施される。各デジタル信号生成モジュールＳＧ１〜ＳＧ４は、それぞれデータ保持用のメモリを備えており、各メモリに逆離散フーリエ変換の結果得られた１周期の時間Ｔ分のデータを保存する。
In the second embodiment, the digital signal generation modules SG1 to SG4 of the first to fourth signal processing modules M1 to M4 perform the inverse discrete Fourier transform of the total number N of points. As in the first embodiment, the discrete Fourier transform value of the target signal in the time domain is distributed from the
各デジタル信号生成モジュールＳＧ１〜ＳＧ４は、メモリにストアされた１周期分のデータと、任意の数のゼロとを交互に出力することにより、出力パルス信号の繰り返し周波数を任意に可変することが可能になる。また、各デジタル信号生成モジュールＳＧ１〜ＳＧ４に供給するクロック周波数を可変すると、生成されるパルス幅はクロック周波数と反比例する。これらの特徴を組み合わせれば、パルス幅とパルス繰り返し周期を離散時間ステップで任意に設定することが可能となる。 Each digital signal generation module SG1 to SG4 can change the repetition frequency of the output pulse signal arbitrarily by alternately outputting the data for one period stored in the memory and an arbitrary number of zeros. become. Further, if the clock frequency supplied to each digital signal generation module SG1 to SG4 is varied, the generated pulse width is inversely proportional to the clock frequency. By combining these features, it is possible to arbitrarily set the pulse width and pulse repetition period in discrete time steps.
この場合、実際には、第１形態で説明したように複数のモジュール間には遅延時間の差が存在するため、各モジュール間の時間同期を実現するためには、コントローラ２による調整が必要となる。以下では、説明を簡略化するため、第１の信号処理モジュールＭ１と第２の信号処理モジュールＭ２との２つの信号処理モジュールの出力を合成する場合について説明する。
In this case, in fact, as described in the first embodiment, there is a difference in delay time between the plurality of modules. Therefore, adjustment by the
第１の信号処理モジュールＭ１は、図１７に実線の細線で示す波形のように、逆離散フーリエ変換の結果得られた周波数１／Ｔの正弦波を１周期分出力する。また、第２の信号処理モジュールＭ２は、図１７に破線の波形で示すように、周波数２／Ｔ正弦波を２周期分出力する。続いて、信号処理モジュールＭ１，Ｍ２は、共に２Ｔの期間、ゼロを出力する。以後、図１７に示すように、正弦波出力とゼロ出力を繰り返すものとする。
The first signal processing module M1 outputs a sine wave having a frequency of 1 / T obtained as a result of the inverse discrete Fourier transform for one cycle, as shown by a solid thin line in FIG. Further, the second signal processing module M2 outputs a
ここで、第１の信号処理モジュールＭ１の遅延時間が、第２の信号処理モジュールＭ２の遅延時間と全く等しい場合を考える。このとき、第１の信号処理モジュールＭ１の出力と第２の信号処理モジュールＭ２の出力とを合成した出力信号は、図１７に実線の太線で示す波形となる。挿入するゼロの数を変えれば、パルス繰り返し周波数を自由に可変することができる。また、各信号処理モジュールに供給するクロック周波数を可変にすれば、パルス幅を可変とすることができる。 Here, consider a case where the delay time of the first signal processing module M1 is exactly the same as the delay time of the second signal processing module M2. At this time, an output signal obtained by synthesizing the output of the first signal processing module M1 and the output of the second signal processing module M2 has a waveform indicated by a solid thick line in FIG. If the number of zeros to be inserted is changed, the pulse repetition frequency can be freely varied. Further, if the clock frequency supplied to each signal processing module is made variable, the pulse width can be made variable.
次に、第２の信号処理モジュールＭ２の遅延時間が第１の信号処理モジュールＭ１の遅延時間に対して若干大きい場合を考える。この場合、第１の信号処理モジュールＭ１と第２の信号処理モジュールＭ２との合成信号は、図１８に実線の太線で示す波形となり、図１７と比較すれば大きく歪んでいることがわかる。 Next, consider a case where the delay time of the second signal processing module M2 is slightly larger than the delay time of the first signal processing module M1. In this case, the combined signal of the first signal processing module M1 and the second signal processing module M2 has a waveform indicated by a solid thick line in FIG. 18, and is greatly distorted as compared with FIG.
このため、以下の処理を行う。第２の信号処理モジュールＭ２の遅延時間と第１の信号処理モジュールＭ１の遅延時間との差に相当する位相差を、第２の信号処理モジュールＭ２の出力信号の初期位相に加算する。第１の信号処理モジュールＭ１は、周波数１／Ｔの正弦波を２周期分出力する。第２の信号処理モジュールＭ２は、補正した初期位相を有する周波数２／Ｔの正弦波を４周期分出力する。その結果得られた合成信号を図１９に実線の太線で示す。
For this reason, the following processing is performed. A phase difference corresponding to the difference between the delay time of the second signal processing module M2 and the delay time of the first signal processing module M1 is added to the initial phase of the output signal of the second signal processing module M2. The first signal processing module M1 outputs a sine wave having a frequency of 1 / T for two periods. The second signal processing module M2 outputs a sine wave of
図１９に示す合成信号において、時間Ｔから２Ｔの区間は、図１８で示した遅延時間差がない場合に得られる合成信号を時間Ｔだけ遅延させた信号に等しい。そこで、０からＴまでの期間と２Ｔから３Ｔまでの期間とを、混合器３の後段に位置するスイッチ部４により除去すると、図２０に示した信号が得られる。この波形は、図１７の信号を時間Ｔだけ遅らせた波形となっている。 In the combined signal shown in FIG. 19, the section from time T to 2T is equal to a signal obtained by delaying the combined signal obtained when there is no delay time difference shown in FIG. Therefore, when the period from 0 to T and the period from 2T to 3T are removed by the switch unit 4 located at the subsequent stage of the mixer 3, the signal shown in FIG. 20 is obtained. This waveform is a waveform obtained by delaying the signal of FIG.
具体的には、第１形態と同様、コントローラ２で目的信号の１周期分を離散フーリエ変換し、そのスペクトル情報（振幅、位相）を分割して第１〜第４の信号処理モジュールＭ１〜Ｍ４の各デジタル信号生成モジュールＳＧ１〜ＳＧ４にそれぞれ入力する。続いて各信号処理モジュールＭ１〜Ｍ４の遅延時間差に相当する位相量だけ、各デジタル信号生成モジュールＳＧ１〜ＳＧ４に入力するスペクトル情報の初期位相を補正する。
Specifically, as in the first embodiment, the
そして、この初期位相を補正したスペクトル情報に基づいて各信号処理モジュールＭ１〜Ｍ４で生成出力される信号を混合器３で合成し、その合成出力に含まれる不要信号をスイッチ部４で除去する。これにより、各信号処理モジュール間の遅延時間差の影響を除去することができる。 Based on the spectrum information with the corrected initial phase, the signals generated and output by the signal processing modules M1 to M4 are combined by the mixer 3, and unnecessary signals included in the combined output are removed by the switch unit 4. Thereby, the influence of the delay time difference between each signal processing module can be removed.
この場合、信号処理モジュールが、平坦な通過特性を有していない場合には、信号処理モジュールに入力するスペクトル情報の振幅を補正したい量だけ加減することにより、信号処理モジュールの通過特性を平坦にすることができる。更に、任意信号発生装置の外部に存在する伝送路の周波数特性が平坦でない場合には、各信号処理モジュールに設定するスペクトル情報にプリディストーション処理を施すことにより、伝送路の周波数特性を補正することも可能である。尚、プリディストーション処理は、予め逆特性の非線形歪を加えておくことで歪補償を行う非線形信号処理である。 In this case, when the signal processing module does not have a flat pass characteristic, the pass characteristic of the signal processing module is flattened by adjusting the amplitude of the spectrum information input to the signal processing module by an amount to be corrected. can do. Further, when the frequency characteristics of the transmission path existing outside the arbitrary signal generator are not flat, the frequency characteristics of the transmission path are corrected by applying predistortion processing to the spectrum information set in each signal processing module. Is also possible. The predistortion process is a non-linear signal process that performs distortion compensation by adding a non-linear distortion having a reverse characteristic in advance.
第２形態では、第１形態と同様、信号処理モジュールの並列数に応じて、各モジュールに必要なサンプリング周波数を効果的に低減することができるばかりでなく、出力信号の繰り返し周期を離散時間ステップで任意に設定することができる。更に、各信号処理モジュールに供給するクロック信号の周波数を可変にすれば、生成する信号のパルス幅を任意に設定することが可能となる。 In the second embodiment, as in the first embodiment, not only can the sampling frequency required for each module be effectively reduced according to the number of parallel signal processing modules, but also the repetition period of the output signal is set to a discrete time step. Can be set arbitrarily. Furthermore, if the frequency of the clock signal supplied to each signal processing module is made variable, the pulse width of the generated signal can be arbitrarily set.
この場合、逆離散フーリエ変換にて信号生成を行うことは、直交周波数多重分割（Orthogonal Frequency Division Multiplexing）方式による変調と等価であるため、サブキャリアの一部若しくは全てを使ってデータ通信用の送信波を生成することができる。すなわち、本実施の形態の任意信号発生装置は、１つの信号発生装置でレーダ等の送信波とデータ通信のＯＦＤＭ被変調波とを時分割方式で生成することができる。 In this case, since signal generation by inverse discrete Fourier transform is equivalent to modulation by an orthogonal frequency division multiplexing (Orthogonal Frequency Division Multiplexing) method, transmission for data communication using part or all of the subcarriers Waves can be generated. That is, the arbitrary signal generator of this embodiment can generate a transmission wave such as a radar and an OFDM modulated wave for data communication in a time division manner with one signal generator.
１ 任意信号発生装置
２ コントローラ
３ 混合器
４ スイッチ部
Ｍ１〜Ｍ４ 信号処理モジュール
ＳＧ１〜ＳＧ４ デジタル信号生成モジュール
DESCRIPTION OF
Claims (5)
周波数領域毎の入力データに基づいて、互いに異なる周波数領域の信号を生成する複数の信号生成部と、
上記複数の信号生成部からの出力を合成する信号合成部と、
上記信号合成部で合成された合成信号の通過と遮断を行い、上記目的信号として出力するスイッチ部と、
上記複数の信号生成部の各々に周波数領域毎の上記入力データが入力されてから各信号生成部で生成された出力信号が上記信号合成部に到達するまでの時間の差に相当する位相差分でもって上記入力データの位相を補正すると共に、上記時間の差に起因する上記合成信号の不連続部分を上記スイッチ部を介して除去する制御部と
を備えることを特徴とする任意信号発生装置。 An arbitrary signal generator for generating a wideband arbitrary waveform target signal,
Based on input data for each frequency domain, a plurality of signal generators that generate different frequency domain signals,
A signal synthesis unit for synthesizing outputs from the plurality of signal generation units;
A switch unit that performs passage and blocking of the synthesized signal synthesized by the signal synthesis unit and outputs the signal as the target signal;
A phase difference corresponding to a difference in time from when the input data for each frequency domain is input to each of the plurality of signal generators until the output signal generated by each signal generator reaches the signal synthesizer. arbitrary waveform generator, characterized in that it comprises a control unit for removing through the switch section discontinuities of the composite signal due to the difference between Rutotomoni, upper Symbol time to correct complement the phase of the input data with apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009217484A JP5210273B2 (en) | 2009-09-18 | 2009-09-18 | Arbitrary signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009217484A JP5210273B2 (en) | 2009-09-18 | 2009-09-18 | Arbitrary signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011066815A JP2011066815A (en) | 2011-03-31 |
| JP5210273B2 true JP5210273B2 (en) | 2013-06-12 |
Family
ID=43952542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009217484A Expired - Fee Related JP5210273B2 (en) | 2009-09-18 | 2009-09-18 | Arbitrary signal generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5210273B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420589A (en) * | 2011-11-18 | 2012-04-18 | 北京航天测控技术有限公司 | Signal generator |
| DE102013207464B4 (en) * | 2013-04-24 | 2023-07-13 | Rohde & Schwarz Gmbh & Co. Kg | Measuring method and measuring device for measuring broadband measuring signals |
-
2009
- 2009-09-18 JP JP2009217484A patent/JP5210273B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011066815A (en) | 2011-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5604702B2 (en) | Method and apparatus for bandpass digital / analog converter | |
| JP3984284B2 (en) | Improved time-interleaved analog-to-digital converter and high-speed signal processing system using the same | |
| US6441694B1 (en) | Method and apparatus for generating digitally modulated signals | |
| JP2010127645A (en) | Arbitrary signal generator | |
| JP5337157B2 (en) | Test apparatus and test method | |
| JP5210273B2 (en) | Arbitrary signal generator | |
| JP2004328436A (en) | A/d converter | |
| US9191190B2 (en) | Methods and apparatus for digital host-lock mode in a transceiver | |
| JP2006279425A (en) | A/d converter | |
| WO2013186942A1 (en) | Exciter and quadrature error correction method | |
| JP2013135401A (en) | Resampling device, digital modulation signal generation device using the same, and resampling method | |
| JPH11122636A (en) | Video signal transmitter | |
| JP2012013455A (en) | Discretionary waveform signal generating device | |
| CN107769778B (en) | Signal sampling device and signal sampling calibration method | |
| JP4563561B2 (en) | SIN (X) / X compensation circuit | |
| JP4521007B2 (en) | Noise signal generator | |
| JP2006211112A (en) | Broadband d/a converter and broadband power amplifier | |
| JP5208211B2 (en) | Test apparatus and test method | |
| US11018925B1 (en) | Method and apparatus for use in polar transmitter to perform nonlinear distortion estimation and compensation | |
| JP2012004699A (en) | Polar modulator | |
| JP5009641B2 (en) | Signal generator | |
| JP4792907B2 (en) | FM modulation apparatus and method, and communication apparatus using the same | |
| WO2022234766A1 (en) | Signal generator and discretionary waveform generation method | |
| Liu et al. | An ultra-high timing resolution pulse generator with spur suppression and correction of errors based on real-time computation | |
| JP2023504732A (en) | Using Stable, Adjustable Active-Feedback Analog Filters in Frequency Synthesis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5210273 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |