JP5208701B2 - Insulation inspection method and insulation inspection apparatus - Google Patents
Insulation inspection method and insulation inspection apparatus Download PDFInfo
- Publication number
- JP5208701B2 JP5208701B2 JP2008309708A JP2008309708A JP5208701B2 JP 5208701 B2 JP5208701 B2 JP 5208701B2 JP 2008309708 A JP2008309708 A JP 2008309708A JP 2008309708 A JP2008309708 A JP 2008309708A JP 5208701 B2 JP5208701 B2 JP 5208701B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- conductor pattern
- insulation
- circuit board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
本発明は、複数の回路基板が面付けされた多面付け基板における各回路基板に形成されている各導体パターンの間の絶縁状態を検査する絶縁検査方法および絶縁検査装置に関するものである。 The present invention relates to an insulation inspection method and an insulation inspection apparatus for inspecting an insulation state between conductor patterns formed on each circuit board in a multi-sided board on which a plurality of circuit boards are attached.
この種の絶縁検査方法に従って検査処理を実行可能に構成された絶縁検査装置として、出願人は、特開2003−98216号公報において回路基板検査装置を開示している。出願人が開示しているこの回路基板検査装置では、第1X−Y移動機構および第2X−Y移動機構(以下、区別しないときには「移動機構」ともいう)に第1検査プローブおよび第2検査プローブ(以下、区別しないときには「検査プローブ」ともいう)がそれぞれ取り付けられると共に、制御装置が両移動機構を制御して載置台上の回路基板に両検査プローブを接触させて電気的に検査する構成が採用されている。具体的には、出願人が開示している回路基板検査装置では、図4に示すように、一例として、回路基板110a〜110dの4個(以下、区別しないときには「回路基板110」ともいう)が面付けされた多面付け基板100(図3参照)を検査対象として検査する際に、両検査プローブを導体パターンP1〜P40(以下区別しないときには「導体パターンP」ともいう)に対して順次接触させ、両プローブを接触させた導体パターンP,Pの間の電気的信号のレベルに基づいて絶縁状態を検査する。なお、図4では、出願人が開示している回路基板検査装置の図示しない検査部における電圧供給部の高電位出力部に接続されている検査プローブを「H」として図示すると共に、電圧供給部の低電位出力部に接続されている検査プローブを「L」として図示している。
As an insulation inspection apparatus configured to be able to execute inspection processing according to this type of insulation inspection method, the applicant discloses a circuit board inspection apparatus in Japanese Patent Application Laid-Open No. 2003-98216. In this circuit board inspection apparatus disclosed by the applicant, the first inspection probe and the second inspection probe are used as the first XY movement mechanism and the second XY movement mechanism (hereinafter also referred to as “movement mechanism” when not distinguished). (Hereinafter also referred to as “inspection probe” when not distinguished), and a control device controls both moving mechanisms to bring both inspection probes into contact with the circuit board on the mounting table for electrical inspection. It has been adopted. Specifically, in the circuit board inspection apparatus disclosed by the applicant, as shown in FIG. 4, as an example, four
さらに具体的には、第1回の検査として、一方の検査プローブを多面付け基板100における回路基板110aの導体パターンP1に接触させると共に他方の検査プローブを導体パターンP2に接触させた状態において、電圧供給部から両検査プローブを介して導体パターンP1,P2の間に検査用電圧を供給し、その状態において測定した電気的信号のレベルに基づいて導体パターンP1,P2の間の絶縁状態を検査する。次いで、第2回の検査として、一方の検査プローブを導体パターンP1に接触させた状態を維持すると共に他方の検査プローブを導体パターンP3に接触させて絶縁状態を検査する。続いて、第3回の検査として、一方の検査プローブを導体パターンP1に接触させた状態を維持すると共に他方の検査プローブを導体パターンP4に接触させて絶縁状態を検査する。また、第44回の検査として、一方の検査プローブを導体パターンP8に接触させると共に他方の検査プローブを導体パターンP10に接触させて絶縁状態を検査した後に、第45回の検査として、一方の検査プローブを導体パターンP9に接触させると共に他方の検査プローブを導体パターンP10に接触させて絶縁状態を検査する。これにより、多面付け基板100における1枚目の回路基板110aについての検査が完了する。
More specifically, as the first inspection, in the state where one inspection probe is in contact with the conductor pattern P1 of the
次いで、第46回の検査として、一方の検査プローブを回路基板110bの導体パターンP11に接触させると共に他方の検査プローブを導体パターンP12に接触させて絶縁状態を検査した後に、第47回の検査として、一方の検査プローブを導体パターンP11に接触させた状態を維持すると共に他方の検査プローブを導体パターンP13に接触させて絶縁状態を検査する。この後、第48回から第90回の検査として、上記の回路基板110aに対する第3回から第45回の検査時と同様の手順で導体パターンP11〜P20の相互間の絶縁状態をそれぞれ検査する。これにより、多面付け基板100における2枚目の回路基板110bについての検査が完了する。この後、第91回から第135回の検査によって3枚目の回路基板110cに形成されている導体パターンP21〜P30の絶縁状態を検査すると共に、第136回から第180回の検査によって4枚目の回路基板110dに形成されている導体パターンP31〜P40の絶縁状態を検査する。
Next, as the 46th inspection, one inspection probe is brought into contact with the conductor pattern P11 of the
このように、出願人が開示している回路基板検査装置では、多面付け基板100を構成する各回路基板110に形成されている各導体パターンPに対する両検査プローブの接触態様を変更して複数回に亘って絶縁状態を検査し、回路基板110上のすべての導体パターンPの絶縁状態が良好であったときには、その回路基板110を良品と検査する。この場合、出願人が開示している回路基板検査装置において各回路基板110に対して実施される上記の検査方法は、「総当たりスキャン検査」として、下記の非特許文献1に開示されている。
ところが、出願人が開示している回路基板検査装置には、以下の改善すべき課題がある。すなわち、出願人が開示している回路基板検査装置では、各導体パターンPに対する一対の検査プローブの接触態様を変更して複数回に亘って導体パターンP,P間の絶縁状態を検査することによって各回路基板110の良否を検査している。この場合、この検査方法では、各回路基板110内のM個の導体パターンがすべて良好であると検査するのに必要な(検査対象の多面付け基板が良品であると検査するのに必要な)検査回数Cが、「C=M(M−1)/2」との式によって表される。したがって、「M=10」の上記の回路基板110に形成されているすべての導体パターンPの絶縁状態を検査するためには、検査回数C=10(10−1)/2=45回の検査が必要となっている。また、上記の多面付け基板100では、回路基板110a〜110dの4個が面付けされているため、1枚の多面付け基板100に形成されているすべての導体パターンPの絶縁状態を検査するためには、45×4=180回の検査が必要となっている。このため、多面付け基板を構成する各回路基板上に形成される導体パターンPの数が徐々に増加する傾向がある今日、多面付け基板の1枚当りに要する検査時間の一層の短縮を図りたいとの要求があり、この点を改善するのが好ましい。
However, the circuit board inspection apparatus disclosed by the applicant has the following problems to be improved. That is, in the circuit board inspection apparatus disclosed by the applicant, the contact state of the pair of inspection probes with respect to each conductor pattern P is changed, and the insulation state between the conductor patterns P and P is inspected a plurality of times. The quality of each circuit board 110 is inspected. In this case, in this inspection method, it is necessary to inspect that all M conductor patterns in each circuit board 110 are good (necessary to inspect that the multi-sided substrate to be inspected is a non-defective product). The number of inspections C is expressed by an expression “C = M (M−1) / 2”. Therefore, in order to inspect the insulation state of all the conductor patterns P formed on the circuit board 110 with “M = 10”, the number of inspections C = 10 (10−1) / 2 = 45 inspections. Is required. In the
本発明は、かかる改善すべき課題に鑑みてなされたものであり、多面付け基板の絶縁検査に要する時間を短縮し得る絶縁検査方法および絶縁検査装置を提供することを主目的とする。 The present invention has been made in view of such a problem to be improved, and it is a main object of the present invention to provide an insulation inspection method and an insulation inspection apparatus that can shorten the time required for insulation inspection of a multi-sided substrate.
上記目的を達成すべく請求項1記載の絶縁検査方法は、一対の検査用プローブを別個独立して移動させて検査対象の複数の回路基板が面付けされた多面付け基板における当該各回路基板に形成されている複数の導体パターンに当該一対の検査用プローブを接触させると共に、当該一対の検査用プローブのうちの一方を電圧供給部における高電位を出力する高電位出力部に接続し、かつ、当該一対の検査用プローブのうちの他方を電圧供給部における低電位を出力する低電位出力部に接続した状態において、当該一対の検査用プローブを介して前記電圧供給部から検査用電圧を供給して前記各導体パターンのうちの前記一方の検査用プローブを接触させた第1の導体パターンと当該各導体パターンのうちの前記他方の検査用プローブを接触させた第2の導体パターンとの間の電気的パラメータを測定し、当該測定した電気的パラメータに基づいて当該第1の導体パターンおよび当該第2の導体パターンの間の絶縁状態を検査する検査処理を前記各導体パターンに対する前記一対の検査用プローブの接触態様を変更して複数回に亘って実行することによって当該各導体パターンの間の絶縁状態をそれぞれ検査する絶縁検査方法であって、N個(Nは、2以上の自然数)の前記回路基板が面付けされた前記多面付け基板を検査対象として検査するときに、前記複数回の検査処理として、当該N個の回路基板毎の前記第1の導体パターンおよび前記第2の導体パターンの間の絶縁状態を、N組の前記検査用プローブを使用して当該第1の導体パターン同士を互いに同電位にすると共に当該第2の導体パターン同士を互いに同電位にした状態で当該各回路基板に対して同時に検査する第1の検査処理を前記接触態様を変更して複数回に亘って実行する。
In order to achieve the above object, an insulation inspection method according to
請求項2記載の絶縁検査方法は、請求項1記載の絶縁検査方法において、前記第1の検査処理時において前記絶縁状態を不良と検査したときに、前記各回路基板毎に前記第1の導体パターンおよび前記第2の導体パターンの間の絶縁状態を個別的に検査する第2の検査処理を実行する。
The insulation inspection method according to
請求項3記載の絶縁検査装置は、一対の検査用プローブを別個独立して移動させて検査対象の複数の回路基板が面付けされた多面付け基板における当該各回路基板に形成されている複数の導体パターンに当該一対の検査用プローブを接触させるプローブ移動機構と、前記一対の検査用プローブを介して当該各導体パターンに検査用電圧を供給する電圧供給部と、前記検査用電圧を供給させた状態において前記各導体パターンのうちの前記電圧供給部における高電位を出力する高電位出力部に接続された前記検査用プローブが接触している第1の導体パターンと当該各導体パターンのうちの当該電圧供給部における低電位を出力する低電位出力部に接続された前記検査用プローブが接触している第2の導体パターンとの間の電気的パラメータを測定して当該測定した電気的パラメータに基づいて当該第1の導体パターンおよび当該第2の導体パターンの間の絶縁状態を検査する検査処理を実行する検査部とを備え、当該検査部が前記プローブ移動機構を制御して前記各導体パターンに対する前記一対の検査用プローブの接触態様を変更させると共に前記電圧供給部を制御して前記検査用電圧を供給させて複数回の前記検査処理を実行することによって前記各導体パターンの間の絶縁状態をそれぞれ検査する絶縁検査装置であって、前記検査部が、N個(Nは、2以上の自然数)の前記回路基板が面付けされた前記多面付け基板を検査対象として検査するときに、前記複数回の検査処理として、当該N個の回路基板毎の前記第1の導体パターンおよび前記第2の導体パターンの間の絶縁状態を、N組の前記検査用プローブを使用して当該第1の導体パターン同士を互いに同電位にすると共に当該第2の導体パターン同士を互いに同電位にした状態で当該各回路基板に対して同時に検査する第1の検査処理を前記接触態様を変更して複数回に亘って実行する。
According to a third aspect of the present invention, there is provided the insulation inspection apparatus according to
請求項1記載の絶縁検査方法および請求項3記載の絶縁検査装置によれば、N個の回路基板が面付けされた多面付け基板を検査対象として検査するときに、N個の回路基板毎の第1の導体パターンおよび第2の導体パターンの間の絶縁状態を、N組の検査用プローブを使用して第1の導体パターン同士を互いに同電位にすると共に第2の導体パターン同士を互いに同電位にした状態で各回路基板に対して同時に検査する第1の検査処理を各導体パターンに対する一対の検査用プローブの接触態様を変更して複数回に亘って実行することにより、第1の検査処理時に各回路基板内の第1の導体パターンおよび第2の導体パターンの間の絶縁状態をすべての回路基板に対して同時に検査する分だけ、1枚の多面付け基板を検査するのに要する検査処理の回数を十分に低減することができる。したがって、この絶縁検査方法および絶縁検査装置によれば、すべての導体パターンの相互間における絶縁状態の良否を検査しつつ多面付け基板の絶縁検査に要する時間を十分に短縮することができる。
According to the insulation inspection method according to
また、請求項2記載の絶縁検査方法によれば、第1の検査処理時において絶縁状態を不良と検査したときに、各回路基板毎に第1の導体パターンおよび第2の導体パターンの間の絶縁状態を個別的に検査する第2の検査処理を実行することにより、多面付け基板の絶縁検査に要する時間を十分に短縮しつつ、絶縁不良の生じている導体パターンを確実に特定することができる。 According to the insulation inspection method of the second aspect, when the insulation state is inspected as defective during the first inspection process, the gap between the first conductor pattern and the second conductor pattern is determined for each circuit board. By performing the second inspection process for individually inspecting the insulation state, the time required for the insulation inspection of the multi-sided substrate can be sufficiently shortened, and the conductor pattern in which the insulation failure has occurred can be specified reliably. it can.
以下、本発明に係る絶縁検査方法および絶縁検査装置の最良の形態について、添付図面を参照して説明する。 Hereinafter, the best mode of an insulation inspection method and an insulation inspection apparatus according to the present invention will be described with reference to the accompanying drawings.
最初に、絶縁検査装置1の構成について、図面を参照して説明する。
First, the configuration of the
図1に示す絶縁検査装置1は、本発明に係る絶縁検査装置の一例であって、本発明に係る絶縁検査方法に従って図3に示す多面付け基板(多面取り基板)100における各回路基板110a〜110dの良否を検査可能に構成されている。この場合、多面付け基板100は、本発明における多面付け基板の一例であって、前述したように、一例として、導体パターンP1〜P10が形成されている回路基板110a、導体パターンP11〜P20が形成されている回路基板110b、導体パターンP21〜P30が形成されている回路基板110c、および導体パターンP31〜P40が形成されている回路基板110dの4個(本発明における「N」が「4」の例:以下、区別しないときには「回路基板110」ともいう)が面付けされている。なお、同図では、本発明についての理解を容易とするために、多面付け基板100の一方の面側だけを図示すると共に、導体パターンP1〜P40(以下、区別しないときには「導体パターンP」ともいう)について、各回路基板110内において隣り合う各導体パターンP,Pの間隔を等間隔で図示している。一方、図1に示すように、絶縁検査装置1は、プローブ機構2、接続切替部3、電圧供給部4、測定部5、操作部6、表示部7、制御部8および記憶部9を備えている。
An
プローブ機構2は、移動機構11H1〜11H4,11L1〜11L4(以下、区別しないときには「移動機構11」ともいう)と、検査用プローブ12H1〜12H4,12L1〜12L4(本発明における「N組」が「4組」の例:以下、区別しないときには「検査用プローブ12」ともいう)とを備えている。各移動機構11は、制御部8からの制御信号S2に従って各検査用プローブ12を多面付け基板100における各回路基板110上の各導体パターンP(各検査ポイント)に対して接触させる。また、各検査用プローブ12は、一例としてピン状の伸縮型プローブで構成されている。この場合、この例では、検査用プローブ12H1〜12H4(以下、これらを総称して「検査用プローブ12H」ともいう)が本発明における「一方の検査用プローブ」に相当し、接続切替部3によって電圧供給部4における高電位(以下、「H電位」ともいう)を出力する高電位出力部4Hに接続されている。また、この例では、検査用プローブ12L1〜12L4(以下、これらを総称して「検査用プローブ12L」ともいう)が本発明における「他方の検査用プローブ」に相当し、電圧供給部4における低電位(一例として、接地電位:以下、「L電位」ともいう)を出力する低電位出力部4Lに接続されている。接続切替部3は、制御部8からの制御信号S1に従って、上記の各検査用プローブ12を電圧供給部4の高電位出力部4Hおよび低電位出力部4Lのいずれかに接続する。
The
電圧供給部4は、本発明における電圧供給部の一例であって、制御部8からの制御信号S3に従って図示しない定電圧源から上記の高電位出力部4H(H電位)および低電位出力部4L(L電位)の間に検査用電圧(直流定電圧)Vを印加することにより、上記の各検査用プローブ12を介して各回路基板110における各導体パターンPに検査用電圧Vを供給する。測定部5は、電圧測定部5aおよび電流測定部5bを備えて、制御部8および接続切替部3と相俟って本発明における検査部を構成する。電圧測定部5aは、電圧供給部4からの検査用電圧Vの供給によって生じる各導体パターンP,P(検査用プローブ12Hが接続された導体パターンP、および検査用プローブ12Lが接続された導体パターンP)の間の電圧(電位差:本発明における電気的パラメータの一例)を検出して、その電圧値を示す測定データDvを制御部8に出力する。電流測定部5bは、電圧供給部4からの検査用電圧Vの供給によって上記の導体パターンP,P間を導通する電流を検出して、その電流値(本発明における電気的パラメータの他の一例)を示す測定データDiを制御部8に出力する。操作部6は、電源スイッチや検査開始スイッチ等の各種のスイッチを備えて構成されて、各スイッチの操作に対応する操作信号を出力する。表示部7は、制御部8の制御に従って検査結果等の各種の画像を表示する。
The voltage supply unit 4 is an example of the voltage supply unit in the present invention, and the high
制御部8は、絶縁検査装置1を総括的に制御する。具体的には、制御部8は、操作部6から出力される操作信号に従って絶縁検査処理を実行することにより、多面付け基板100上(各回路基板110上)の導体パターンP,P間の絶縁状態を検査する。より具体的には、制御部8は、後述するようにして、記憶部9に記憶されている検査手順データDtに従って接続切替部3に制御信号S1を出力することにより、高電位出力部4Hおよび低電位出力部4Lと各検査用プローブ12との接続を切り替えさせる。また、制御部8は、プローブ機構2の各移動機構11に制御信号S2を出力することによって各検査用プローブ12を多面付け基板100における各回路基板110上の各導体パターンPにそれぞれ接触させると共に、電圧供給部4に制御信号S3を出力することによって各検査用プローブ12を介して導体パターンP,Pの間に検査用電圧Vを供給させる。さらに、制御部8は、測定部5を制御して測定処理を実行させる。また、制御部8は、電圧測定部5aから出力される測定データDvおよび電流測定部5bから出力される測定データDiに基づいて導体パターンP,Pの間の抵抗値を演算すると共に、その演算結果と記憶部9に記憶されている検査用基準データDc(基準抵抗値)とを比較して各回路基板110の良否(各導体パターンP,Pの間の絶縁状態)を検査する。
The
記憶部9は、上記の検査手順データDtや検査用基準データDcなどを記憶する。この場合、この絶縁検査装置1では、上記の検査手順データDtは、図2に示すように、多面付け基板100上の導体パターンP1〜P40のすべてを各回路基板110毎にグループ分けして、本発明における第1の検査処理を実行するためのデータで構成されている。具体的には、検査手順データDtとしては、多面付け基板100に対する複数回の検査処理時に各導体パターンPをどのようにグループ分けして検査するか(各導体パターンPがいずれの回路基板110上の導体パターンPであるか)を特定可能なデータと、検査用プローブ12H,12Lをいずれの導体パターンPに接触させるか(各検査処理時に一対の導体パターンP,PをH電位およびL電位のいずれの電位と同電位とするか)を特定可能なデータとで構成されている。なお、図2では、検査用プローブ12Hを「H」として図示すると共に、検査用プローブ12Lを「L」として図示している。この場合、この絶縁検査装置1では、後述するようにして、本発明における第1の検査処理時において、出願人が開示している回路基板検査装置において各回路基板110に対して順次実行していた検査方法(総当たりスキャン検査)を各回路基板110に対して同時に実行して各回路基板110内の各導体パターンP間の絶縁状態を検査する。
The
次に、絶縁検査装置1を用いて多面付け基板100における各回路基板110の良否(各回路基板110上の導体パターンPの絶縁状態)を検査する絶縁検査方法およびその際の絶縁検査装置1の動作について、図面を参照して説明する。
Next, an insulation inspection method for inspecting the quality of each circuit board 110 (insulation state of the conductor pattern P on each circuit board 110) on the
まず、検査対象の多面付け基板100を図外の基板保持部に保持させた後に、操作部6を操作して検査開始を指示する。この際には、制御部8が、操作部6から出力された操作信号に従って、絶縁検査処理を開始する。この絶縁検査処理では、制御部8は、まず、接続切替部3に制御信号S1を出力することにより、各検査用プローブ12Hを電圧供給部4の高電位出力部4H(H電位)に共通的に接続させると共に、各検査用プローブ12Lを電圧供給部4の低電位出力部4L(L電位)に共通的に接続させる。この場合、この絶縁検査装置1では、各検査用プローブ12H,12Lを電圧供給部4の高電位出力部4Hおよび低電位出力部4Lに対して共通的に接続して1つの測定部5によって以下の測定処理を実行する構成を採用している。したがって、例えば、検査用プローブ12H1,12L1用の電圧供給部4および測定部5と、検査用プローブ12H2,12L2用の電圧供給部4および測定部5と、検査用プローブ12H3,12L3用の電圧供給部4および測定部5と、検査用プローブ12H4,12L4用の電圧供給部4および測定部5とをそれぞれ用意して各回路基板110毎の導体パターンP,P間の絶縁検査を並行して実行する構成と比較して、絶縁検査装置1の製造コストを十分に低減することが可能となっている。
First, after the
次いで、制御部8は、記憶部9に記憶されている検査手順データDtに従い、図2に示すように、多面付け基板100に対する第1回の検査処理として、移動機構11H1,11L1を制御して回路基板110aに形成されている導体パターンP1,P2に検査用プローブ12H1,12L1を接触させ、移動機構11H2,11L2を制御して回路基板110bに形成されている導体パターンP11,P12に検査用プローブ12H2,12L2を接触させ、移動機構11H3,11L3を制御して回路基板110cに形成されている導体パターンP21,P22に検査用プローブ12H3,12L3を接触させ、移動機構11H4,11L4を制御して回路基板110dに形成されている導体パターンP31,P32に検査用プローブ12H4,12L4を接触させる。
Next, the
続いて、制御部8は、各回路基板110毎の検査用プローブ12Hを接触させた導体パターンP(本発明における第1の導体パターン)と検査用プローブ12Lを接触させた導体パターンP(本発明における第2の導体パターン)との間の絶縁状態をすべての回路基板110に対して同時に検査する検査処理(本発明における第1の検査処理)を実行する。具体的には、制御部8は、電圧供給部4に制御信号S3を出力することによって検査用電圧Vの供給を開始させる。この際に、測定部5では、電圧測定部5aが、上記の第1の導体パターンと第2の導体パターンとの間の電位差を測定して測定データDvを出力すると共に、電流測定部5bが、上記の第1の導体パターンおよび第2の導体パターンの間を導通する電流の電流値を測定して測定データDiを出力する。
Subsequently, the
また、制御部8は、測定部5から出力された測定データDv,Diに基づいて、上記の第1の導体パターンおよび第2の導体パターンの間の抵抗値(絶縁抵抗値)を演算する。さらに、制御部8は、電圧供給部4に制御信号S3を出力して検査用電圧Vの供給を停止させると共に、演算した絶縁抵抗値と、記憶部9に記憶されている検査用基準データDc(基準抵抗値)とを比較して、第1の導体パターンおよび第2の導体パターンの間の絶縁状態を各回路基板110に対して同時に検査する。この際に、演算した絶縁抵抗値が基準抵抗値以上のときには、制御部8は、第1の導体パターンおよび第2の導体パターンの間の絶縁状態が良好と判定して、その判定結果を記憶部9に記憶させる。一方、演算した絶縁抵抗値が基準抵抗値に満たないときには、制御部8は、第1の導体パターンおよび第2の導体パターンの間に絶縁不良が生じていると判定して、その判定結果を記憶部9に記憶させる。これにより、多面付け基板100に対する第1回の検査処理が完了する。
Further, the
続いて、制御部8は、多面付け基板100に対する第2回の検査処理として、移動機構11H1〜11H4を制御して検査用プローブ12H1〜12H4を導体パターンP1,P11,P21,P31に接触させた状態を維持させると共に、移動機構11L1〜11L4を制御して検査用プローブ12L1〜12L4を導体パターンP3,P13,P23,P33にそれぞれ接触させる。次いで、制御部8は、電圧供給部4を制御して検査用電圧Vの供給を開始させ、これに応じて、測定部5が上記したように測定データDv,Diを出力する。また、制御部8は、測定部5から出力された測定データDv,Diに基づいて、上記の第1の導体パターンおよび第2の導体パターンの間の抵抗値(絶縁抵抗値)を演算する。また、制御部8は、演算結果と検査用基準データDcとを比較して、第1の導体パターンおよび第2の導体パターンの間の絶縁状態を各回路基板110に対して同時に検査して検査結果(判定結果)を記憶部9に記憶させる。これにより、多面付け基板100に対する第2回の検査処理が完了する。
Subsequently, the
次いで、制御部8は、多面付け基板100に対する第3回〜第9回までの各検査処理として、移動機構11H1〜11H4を制御して検査用プローブ12H1〜12H4を導体パターンP1,P11,P21,P31に接触させた状態を維持させると共に、移動機構11L1〜11L4を制御して検査用プローブ12L1〜12L4を接触させる導体パターンPを導体パターンP4,P14,P24,P34から導体パターンP10,P20,P30,P40に向かってそれぞれ1つずつ順に変更させる。また、制御部8は、上記の第1回および第2回の両検査処理時と同様にして、第1の導体パターンおよび第2の導体パターンの間の絶縁状態を各回路基板110に対して同時に検査して検査結果(判定結果)を記憶部9に記憶させる。さらに、制御部8は、多面付け基板100に対する第10回〜第17回までの各検査処理時には、移動機構11H1〜11H4を制御して検査用プローブ12H1〜12H4を導体パターンP2,P12,P22,P32に接触させてその状態を維持させると共に、移動機構11L1〜11L4を制御して検査用プローブ12L1〜12L4を接触させる導体パターンPを導体パターンP3,P13,P23,P33から導体パターンP10,P20,P30,P40に向かってそれぞれ1つずつ順に変更させ、その都度、第1の導体パターンおよび第2の導体パターンの間の絶縁状態を各回路基板110に対して同時に検査して検査結果(判定結果)を記憶部9に記憶させる。
Next, the
この後、制御部8は、多面付け基板100に対する第18回〜第45回までの各検査処理として、各検査用プローブ12H,12Lを接触させる導体パターンPを検査手順データDtに従って変更させて(各導体パターンPに対する検査用プローブ12H,12Lの接触態様を変更させて)、その都度、第1の導体パターンおよび第2の導体パターンの間の絶縁状態を各回路基板110に対して同時に検査して検査結果(判定結果)を記憶部9に記憶させる。これにより、多面付け基板100に対する45回の第1の検査処理が完了し、この第45回の第1の検査処理の完了時点において、各回路基板110を構成する回路基板110a〜110dのすべてについて、導体パターンP,Pの間に絶縁不良が生じているか否かの検査が完了する。したがって、45回の検査処理のすべてにおいて、絶縁状態が良好であったときには、制御部8は、その多面付け基板100を良品の多面付け基板100と判定して、一連の検査処理を終了する。
Thereafter, the
この場合、1枚の多面付け基板に対する第1の検査処理の処理回数(検査回数)Cは、前述したように、各回路基板110に形成されている導体パターンPの数を「M」としたときに、「C=M(M−1)/2」との式によって表される。したがって、回路基板110に形成されている導体パターンPの数が10(すなわち、「M=10」)のこの例では、各回路基板110毎のすべての導体パターンPの絶縁状態を検査するためには、上記したように、検査回数C=10(10−1)/2=45回の検査(第1の検査処理)が必要となっている。また、出願人が開示している回路基板検査装置による検査方法では、前述したように、各回路基板110に対して上記の45回の検査処理を順次実行するため、1枚の多面付け基板100の良否を検査するのに要する検査処理の回数は、上記の45回に、多面付け基板100を構成している回路基板110の数(この例では、「4」)を乗じた180回となっている。これに対して、この絶縁検査装置1による絶縁検査方法では、上記したように、各回路基板110に対する45回の第1の検査処理を各回路基板110に対して同時に実行しているため、1枚の多面付け基板100が良品であると検査するのに要する検査処理の回数が45回(出願人が開示している回路基板検査装置による検査方法の回数に対して1/4)となっている。
In this case, the number of times of the first inspection processing (number of inspections) C for one multi-sided substrate is “M”, as described above, where the number of conductor patterns P formed on each circuit board 110 is “M”. Sometimes expressed by the equation “C = M (M−1) / 2”. Therefore, in this example in which the number of conductor patterns P formed on the circuit board 110 is 10 (that is, “M = 10”), in order to inspect the insulation state of all the conductor patterns P for each circuit board 110 As described above, the number of inspections C = 10 (10-1) / 2 = 45 inspections (first inspection process) is required. Further, in the inspection method using the circuit board inspection apparatus disclosed by the applicant, as described above, since the 45 times of inspection processes are sequentially performed on each circuit board 110, one
一方、この絶縁検査装置1では、上記の45回の第1の検査処理時のいずれかにおいて絶縁状態を不良と検査したときには、各回路基板110毎に上記の第1の導体パターンおよび第2の導体パターンの間の絶縁状態を個別的に検査する検査処理(本発明における第2の検査処理)を実行する。
On the other hand, in this
具体的には、例えば第44回の検査処理時に絶縁不良が生じていると検査したときには、制御部8は、一例として、まず、上記の回路基板110aに対する第2の検査処理を実行する。より具体的には、制御部8は、移動機構11H1,11L1を制御して検査用プローブ12H1,12L1を導体パターンP8(本発明における第1の導体パターン)および導体パターンP10(本発明における第2の導体パターン)にそれぞれ接触させた状態において、上記の第1の導体パターンおよび第2の導体パターンの間の絶縁状態を検査する。この際に、絶縁状態が良好と検査したときには、制御部8は、回路基板110bに対する第2の検査処理を実行する。具体的には、移動機構11H2,11L2を制御して検査用プローブ12H2,12L2を導体パターンP18(本発明における第1の導体パターン)および導体パターンP20(本発明における第2の導体パターン)にそれぞれ接触させた状態において、上記の第1の導体パターンおよび第2の導体パターンの間の絶縁状態を検査する。
Specifically, for example, when it is inspected that an insulation failure has occurred during the 44th inspection process, for example, the
この際に、絶縁不良が生じていると検査したときには、制御部8は、導体パターンP18,P20の間に絶縁不良が生じている(回路基板110bが不良である)との検査結果(判定結果)を記憶部9に記憶させた後に、回路基板110c,110dに対する第2の検査処理をそれぞれ実行し、導体パターンP28,P30の間の絶縁状態、および導体パターンP38,P40の間の絶縁状態をそれぞれ検査して検査結果(判定結果:一例として、良好との検査結果)を記憶部9に記憶させる。この後、制御部8は、導体パターンP18,P20の間に絶縁不良が生じた不良の多面付け基板100として、この多面付け基板100についての一連の検査処理を終了する。なお、この例では、多面付け基板100についての第2の検査処理を4回に亘って実行しているため、多面付け基板100を構成する各回路基板110のうちのいずれの導体パターンP,Pの間に不良が生じているかを特定するのに要した検査回数が49回となっている。
At this time, when it is inspected that an insulation failure has occurred, the
このように、この絶縁検査装置1、および絶縁検査装置1による絶縁検査方法によれば、N個(この例では、N=4個)の回路基板110a〜110dが面付けされた多面付け基板100を検査対象として検査するときに、各回路基板110毎の本発明における第1の導体パターン(検査用プローブ12Hが接触している導体パターンP)および本発明における第2の導体パターン(検査用プローブ12Lが接触している導体パターンP)の間の絶縁状態を、N組(この例では、N=4組)の検査用プローブ12H,12Lを使用して第1の導体パターン同士を互いに同電位(この例では、H電位)にすると共に第2の導体パターン同士を互いに同電位(この例では、L電位)にした状態で各回路基板110に対して同時に検査する検査処理(第1の検査処理)を各導体パターンPに対する各検査用プローブ12H,12Lの接触態様を変更して複数回に亘って実行することにより、第1の検査処理時に各回路基板110内の第1の導体パターンおよび第2の導体パターンの間の絶縁状態をすべての回路基板110に対して同時に検査する分だけ、1枚の多面付け基板100を検査するのに要する検査処理の回数を十分に低減することができる。したがって、この絶縁検査装置1、および絶縁検査装置1による絶縁検査方法によれば、すべての導体パターンP1〜P40の相互間における絶縁状態の良否を検査しつつ多面付け基板100の絶縁検査に要する時間を十分に短縮することができる。
As described above, according to the
また、この絶縁検査装置1、および絶縁検査装置1による絶縁検査方法によれば、本発明における第1の検査処理時において絶縁状態を不良と検査したときに、各回路基板110毎に本発明における第1の導体パターンおよび第2の導体パターンの間の絶縁状態を個別的に検査する検査処理(第2の検査処理)を実行することにより、多面付け基板100の絶縁検査に要する時間を十分に短縮しつつ、絶縁不良の生じている導体パターンP,Pを確実に特定することができる。
Further, according to the
なお、本発明は、上記の構成に限定されない。例えば、4個の回路基板110a〜110dが面付けされた多面付け基板100を検査対象として検査する例について説明したが、検査対象の多面付け基板を構成する回路基板の数(本発明における「N」)は「4」に限定されず、「2」、「3」または「5以上」の個数の回路基板が面付けされた多面付け基板(図示せず)を検査対象として検査することができる。また、本発明における第1の検査処理において絶縁状態を不良と検査したときに、本発明における第2の検査処理を実行することなく、例えば第1の検査処理を完了した時点において、多面付け基板を不良として一連の検査処理を終了する方法および構成や、第1の検査処理時に不良と検査した時点において、他のすべての検査処理を実行することなく、多面付け基板を不良として一連の検査処理を終了する方法および構成を採用することができる。このような方法および構成を採用することにより、不良の多面付け基板についての検査時間を一層短縮することができる。
In addition, this invention is not limited to said structure. For example, the example in which the
1 絶縁検査装置
2 プローブ機構
3 接続切替部
4 電圧供給部
4H 高電位出力部
4L 低電位出力部
5 測定部
8 制御部
11H1〜11H4,11L1〜11L4 移動機構
12H1〜12H4,12L1〜12L4 検査用プローブ
100 多面付け基板
110a〜110d 回路基板
Dt 検査手順データ
P1〜P40 導体パターン
S1〜S3 制御信号
V 検査用電圧
DESCRIPTION OF
Claims (3)
N個(Nは、2以上の自然数)の前記回路基板が面付けされた前記多面付け基板を検査対象として検査するときに、前記複数回の検査処理として、当該N個の回路基板毎の前記第1の導体パターンおよび前記第2の導体パターンの間の絶縁状態を、N組の前記検査用プローブを使用して当該第1の導体パターン同士を互いに同電位にすると共に当該第2の導体パターン同士を互いに同電位にした状態で当該各回路基板に対して同時に検査する第1の検査処理を前記接触態様を変更して複数回に亘って実行する絶縁検査方法。 The pair of test probes to a plurality of conductor patterns in which a plurality of circuit boards to be inspected is moved by independently a pair of test probes are formed in the respective circuit board in the multi with substrate that is imposition One of the pair of inspection probes is connected to a high potential output section that outputs a high potential in the voltage supply section, and the other of the pair of inspection probes is connected to a low potential section in the voltage supply section. In a state of being connected to a low potential output unit that outputs a potential, an inspection voltage is supplied from the voltage supply unit via the pair of inspection probes and the one inspection probe of the conductor patterns is contacted An electrical parameter between the first conductor pattern made to contact and the second conductor pattern in contact with the other inspection probe of the conductor patterns The inspection process for inspecting the insulation state between the first conductor pattern and the second conductor pattern based on the measured electrical parameter is changed in the contact mode of the pair of inspection probes with respect to the conductor patterns. Insulation inspection method for inspecting the insulation state between each conductor pattern by performing over a plurality of times,
When inspecting the multi-sided substrate on which the N (N is a natural number of 2 or more) circuit boards are inspected as an inspection target, the inspection for each of the N circuit boards is performed as the plurality of inspection processes. The insulation state between the first conductor pattern and the second conductor pattern is set such that the first conductor patterns have the same potential using the N sets of inspection probes, and the second conductor pattern. An insulation inspection method in which a first inspection process for simultaneously inspecting each circuit board in a state where they are at the same potential is performed a plurality of times by changing the contact mode.
前記検査部は、N個(Nは、2以上の自然数)の前記回路基板が面付けされた前記多面付け基板を検査対象として検査するときに、前記複数回の検査処理として、当該N個の回路基板毎の前記第1の導体パターンおよび前記第2の導体パターンの間の絶縁状態を、N組の前記検査用プローブを使用して当該第1の導体パターン同士を互いに同電位にすると共に当該第2の導体パターン同士を互いに同電位にした状態で当該各回路基板に対して同時に検査する第1の検査処理を前記接触態様を変更して複数回に亘って実行する絶縁検査装置。 The pair of test probes to a plurality of conductor patterns in which a plurality of circuit boards to be inspected is moved by independently a pair of test probes are formed in the respective circuit board in the multi with substrate that is imposition A probe moving mechanism to be contacted, a voltage supply unit that supplies a voltage for inspection to each conductor pattern via the pair of inspection probes, and the conductor pattern among the conductor patterns in a state where the voltage for inspection is supplied A first conductor pattern that is in contact with the inspection probe connected to a high potential output unit that outputs a high potential in the voltage supply unit and a low potential that outputs a low potential in the voltage supply unit among the conductor patterns. An electrical parameter between the second conductor pattern in contact with the inspection probe connected to the potential output unit is measured, and the measured electrical parameter is measured. An inspection unit that performs an inspection process for inspecting an insulation state between the first conductor pattern and the second conductor pattern based on the data, and the inspection unit controls the probe moving mechanism to By changing the contact mode of the pair of inspection probes with respect to each conductor pattern and controlling the voltage supply unit to supply the inspection voltage and performing the inspection process a plurality of times, between the conductor patterns An insulation inspection device for inspecting the insulation state of each
When the inspection unit inspects the multi-sided substrate on which the N (N is a natural number of 2 or more) circuit boards are inspected as an inspection target, the inspection unit performs the N times as the inspection process. The insulation state between the first conductor pattern and the second conductor pattern for each circuit board is set so that the first conductor patterns have the same potential with each other using N sets of the inspection probes. An insulation inspection apparatus for performing a first inspection process for simultaneously inspecting each circuit board in a state where the second conductor patterns are at the same potential with each other by changing the contact mode and performing a plurality of times.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008309708A JP5208701B2 (en) | 2008-12-04 | 2008-12-04 | Insulation inspection method and insulation inspection apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008309708A JP5208701B2 (en) | 2008-12-04 | 2008-12-04 | Insulation inspection method and insulation inspection apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010133819A JP2010133819A (en) | 2010-06-17 |
JP5208701B2 true JP5208701B2 (en) | 2013-06-12 |
Family
ID=42345253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008309708A Expired - Fee Related JP5208701B2 (en) | 2008-12-04 | 2008-12-04 | Insulation inspection method and insulation inspection apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5208701B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5818513B2 (en) * | 2011-05-27 | 2015-11-18 | 日置電機株式会社 | Insulation inspection device and insulation inspection method |
JP6182974B2 (en) * | 2013-05-20 | 2017-08-23 | 日本電産リード株式会社 | Board inspection method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59122554U (en) * | 1983-02-08 | 1984-08-17 | 株式会社フジクラ | Printed circuit board inspection equipment |
JP4068248B2 (en) * | 1998-12-28 | 2008-03-26 | 日本電産リード株式会社 | Insulation inspection apparatus for substrate and insulation inspection method thereof |
JP2003098216A (en) * | 2001-09-27 | 2003-04-03 | Hioki Ee Corp | Circuit board inspection device |
JP2008002823A (en) * | 2006-06-20 | 2008-01-10 | Nidec-Read Corp | Substrate inspecting device and substrate inspection method |
-
2008
- 2008-12-04 JP JP2008309708A patent/JP5208701B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010133819A (en) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5215149B2 (en) | Insulation inspection method and insulation inspection apparatus | |
JP2008002823A (en) | Substrate inspecting device and substrate inspection method | |
JP5215148B2 (en) | Insulation inspection device and insulation inspection method | |
JP5215072B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5208701B2 (en) | Insulation inspection method and insulation inspection apparatus | |
JP2006105795A (en) | Insulation inspection method and insulation inspection device | |
JP5208787B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
KR20130009646A (en) | Substrate inspecting apparatus and substrate inspecting method | |
JP5004010B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP2010133836A (en) | Insulation inspection method and insulation inspection device | |
JP5160332B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5191805B2 (en) | Inspection apparatus and inspection method | |
JP5420303B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5425709B2 (en) | Insulation inspection device and insulation inspection method | |
JP5430892B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
TW201439562A (en) | Inspecting apparatus and inspecting method | |
JP5329160B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2010014597A (en) | Mobile contact inspection apparatus | |
JP2013205026A (en) | Substrate inspection device and substrate inspection method | |
JP2008185509A (en) | Device of inspecting circuit board | |
JP5160331B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP4999143B2 (en) | Board inspection equipment | |
JP2017101947A (en) | Substrate inspection device and substrate inspection method | |
JP5496599B2 (en) | Insulation inspection device and insulation inspection method | |
JP5828697B2 (en) | Circuit board inspection apparatus and circuit board inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5208701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |