JP5206154B2 - Wiring board manufacturing method - Google Patents

Wiring board manufacturing method Download PDF

Info

Publication number
JP5206154B2
JP5206154B2 JP2008168617A JP2008168617A JP5206154B2 JP 5206154 B2 JP5206154 B2 JP 5206154B2 JP 2008168617 A JP2008168617 A JP 2008168617A JP 2008168617 A JP2008168617 A JP 2008168617A JP 5206154 B2 JP5206154 B2 JP 5206154B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
solder
wiring board
peripheral substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008168617A
Other languages
Japanese (ja)
Other versions
JP2010010442A (en
Inventor
元亨 西沢
フローレンス クーレイ ナワラゲ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008168617A priority Critical patent/JP5206154B2/en
Publication of JP2010010442A publication Critical patent/JP2010010442A/en
Application granted granted Critical
Publication of JP5206154B2 publication Critical patent/JP5206154B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Description

本発明は配線基板の製造方法に関するものであり、例えば、半導体チップを実装するために形成された狭ピッチのペリフェラル電極上にはんだ接合に必要な量の予備はんだ層を再現性良く形成するための構成に関するものである。   The present invention relates to a method for manufacturing a wiring board, for example, for forming a preliminary solder layer in an amount necessary for solder bonding on a narrow pitch peripheral electrode formed for mounting a semiconductor chip with good reproducibility. Concerning configuration.

近年、電子機器の小型化・高性能化に伴い、表面実装する電子部品の端子ピッチの微細化が進んでいる。特に、携帯電話やデジタルカメラ、デジタルビデオなどの民生向け小型機器においては、多ピンＬＳＩ（大規模集積回路装置）の実装は、ＬＳＩの外周部に配置されたスタッドバンプと回路基板に形成された基板電極とをフリップチップ接合により直接接続することが一般的になってきている。   In recent years, with the miniaturization and high performance of electronic devices, the terminal pitch of electronic components to be surface-mounted has been miniaturized. In particular, in small consumer devices such as mobile phones, digital cameras, and digital video, the mounting of multi-pin LSIs (Large Scale Integrated Circuit Devices) was formed on stud bumps and circuit boards placed on the outer periphery of the LSI. It has become common to directly connect substrate electrodes to each other by flip chip bonding.

基板電極とＬＳＩのＡｕスタッドバンプとを接合する場合、封止樹脂を硬化させる時に発生する接圧力によって接合する圧接方式がある。しかし、この圧接方式では、大きな接合加重が必要で、パッドピッチ微細化に伴い位置ずれが発生し、また、基板電極とスタッドバンプは金属結合を持たないため、アンダーフィル樹脂が劣化すると、接圧力低下によるオープンが発生してしまう。   When bonding the substrate electrode and the LSI Au stud bump, there is a pressure contact method in which the contact is generated by the contact pressure generated when the sealing resin is cured. However, with this pressure welding method, a large bonding load is required, displacement occurs as the pad pitch becomes finer, and the substrate electrode and stud bump do not have a metal bond. Opening due to decline occurs.

一方で、基板電極に予め予備はんだを形成しておき、ＬＳＩのＡｕスタッドバンプとの間でＡｕはんだ接合を行う方法もある。代表的なものにスーパージャフィット（ＳＪ）法がある（例えば、特許文献１参照）。ＳＪ法では、プリント基板電極部にのみ粘着性を付与させ、この粘着力によって半田粉を電極上のみに付着させ、フラックスを塗布してリフローすることで、予備はんだを形成している。   On the other hand, there is a method in which preliminary solder is formed in advance on the substrate electrode and Au solder bonding is performed between the Au stud bumps of the LSI. A typical example is a super just (SJ) method (see, for example, Patent Document 1). In the SJ method, the pre-solder is formed by imparting adhesiveness only to the printed circuit board electrode part, attaching solder powder only on the electrode by this adhesive force, applying flux, and reflowing.

また、従来のペースト印刷法と同様に、メタルマスクを用いて周囲のソルダーレジスト領域を含む広い範囲にペースト印刷を行い、その後のリフロー、洗浄によって各電極への予備はんだを形成する所謂全面印刷プリコート法も提案されている（例えば、特許文献２或いは非特許文献１参照）。   In addition, as in the conventional paste printing method, a so-called full-surface printing precoat is used, in which paste printing is performed over a wide range including the surrounding solder resist region using a metal mask, and then preliminary solder is formed on each electrode by reflow and washing. A method has also been proposed (see, for example, Patent Document 2 or Non-Patent Document 1).

ここで、図６及び図７を参照して、従来の全面印刷プリコート法を説明する。例えば、まず、図６（ａ）に示すような基板４１にストレート型のペリフェラル基板電極４２を設けたペリフェラル基板４０に対して、図６（ｂ）に示すようにはんだペースト４４を全面に印刷する。なお、この時、はんだペースト４４を印刷する前にストレート型のペリフェラル基板電極４２の両端部をソルダーレジスト４３で覆っておく。   Here, with reference to FIG. 6 and FIG. 7, the conventional full surface printing precoat method is demonstrated. For example, first, a solder paste 44 is printed on the entire surface as shown in FIG. 6B on a peripheral substrate 40 in which a straight peripheral substrate electrode 42 is provided on a substrate 41 as shown in FIG. 6A. . At this time, both ends of the straight type peripheral substrate electrode 42 are covered with the solder resist 43 before the solder paste 44 is printed.

次いで、図６（ｃ）に示すようにリフロー処理を行ってストレート型のペリフェラル基板電極４２の上に予備はんだ層４５を形成したのち、図６（ｄ）に示すように洗浄処理してはんだペースト４４の残渣４６を除去することによってはんだをプリコートしたペリフェラル基板４０が得られる。   Next, a reflow process is performed as shown in FIG. 6C to form a preliminary solder layer 45 on the straight type peripheral substrate electrode 42, and then a cleaning process is performed as shown in FIG. By removing the residue 46 of 44, the peripheral substrate 40 pre-coated with solder is obtained.

この時、図７（ａ）に示すように、ストレート型のペリフェラル基板電極４２を６０μｍピッチで設けたペリフェラル基板４０において、ストレート型のペリフェラル基板電極４２の電極長さをＬ、電極幅をＷとした時、Ｌ／Ｗ≦４の場合に、プリコート形状が悪化（欠落）することなく予備はんだ層４５が形成できることが報告されている。   At this time, as shown in FIG. 7A, in the peripheral substrate 40 in which the straight type peripheral substrate electrodes 42 are provided at a pitch of 60 μm, the electrode length of the straight type peripheral substrate electrode 42 is L and the electrode width is W. In this case, it has been reported that when L / W ≦ 4, the preliminary solder layer 45 can be formed without deteriorating (missing) the precoat shape.

さらに、図７（ｂ）に示すように、プリコート形状の安定化のために、Ａｕスタッドバンプとの接合箇所のみ電極幅の大きい幅太のパッド部４８を形成したＨＶ（Ｈｉｇｈ Ｖｏｌｕｍｅ）タイプのペリフェラル基板電極４７も提案されている。   Further, as shown in FIG. 7B, in order to stabilize the precoat shape, an HV (High Volume) type peripheral in which a thick pad portion 48 having a large electrode width is formed only at the joint portion with the Au stud bump. A substrate electrode 47 has also been proposed.

このＨＶ型のストレート型のペリフェラル基板電極４７において、全体の電極長さをＬ１、主要部の電極幅をＷ、幅太のパッド部４８の電極長さをＬ２、幅太のパッド部４８の電極幅をＷ２とした場合、Ｌ２／Ｌ１が０．５程度の比率において、好ましいはんだプリコートができ、はんだ高さ１５μｍ、標準偏差２μｍの予備はんだ層４５が形成可能であることが報告されている。なお、この時、Ｗ１＝２０μｍ、Ｗ２＝３０〜３５μｍにしている。
特開平０９−０３６５３３号公報 特開２００８−０８０３９６号公報 ＨＡＲＩＭＡ Ｑｕａｒｔｅｒｌｙ，Ｎｏ．９１，ｐ．１−６，２００７ In this HV type straight type peripheral substrate electrode 47, the entire electrode length is L 1 , the main part electrode width is W, the wide pad part 48 is L 2 , and the wide pad part 48 is wide. When the electrode width of W 2 is W 2 , a preferable solder pre-coating can be performed at a ratio of L 2 / L 1 of about 0.5, and a preliminary solder layer 45 having a solder height of 15 μm and a standard deviation of 2 μm can be formed. It has been reported. At this time, W 1 = 20 μm and W 2 = 30 to 35 μm.
JP 09-036533 A JP 2008-080396 A HARIMA Quarterly, No. 91, p. 1-6, 2007

しかし、高集積化のために電極ピッチがさらに狭くなると、上述の特許文献２に示されるように、封止樹脂へのボイド発生防止などの観点から、基板表面の電極を表層のソルダーレジスト内に埋め込んだ、基板表面の電極の段差のほとんどない表面電極埋め込み（フラット）基板が使用される。   However, when the electrode pitch is further narrowed for high integration, the electrode on the surface of the substrate is placed in the solder resist on the surface layer from the viewpoint of preventing the generation of voids in the sealing resin, as described in Patent Document 2 above. An embedded surface electrode embedded (flat) substrate having almost no step between electrodes on the substrate surface is used.

このようなフラット基板に上述した全面印刷プリコート法を適用する場合、リフロー時に、溶媒の粘性が下がり、ペーストの状態で一箇所に集まったり、ペースト中の有機成分が蒸発した後に、溶融したはんだが一箇所に集まってしまうという問題があるので、この事情を図８を参照して説明する。   When applying the above-described full surface printing pre-coating method to such a flat substrate, during reflow, the viscosity of the solvent decreases, and the molten solder gathers in one place in the paste state or the organic component in the paste evaporates. This situation will be described with reference to FIG. 8 because there is a problem of gathering in one place.

図８に示すように、基板４１上に所定ピッチで設けたストレート型のペリフェラル基板電極４２をソルダーレジスト４３で埋め込んだペリフェラル基板４０に全面印刷プリコート法を適用すると、ペーストの状態で一箇所に集まったり、ペースト中の有機成分が蒸発した後に、溶融したはんだが一箇所に集まってしまうことにより、冷却後、各ストレート型のペリフェラル基板電極４２に形成される予備はんだ層４５の量や高さが均一にならない。また、はんだブリッジ４９が発生してしまうという課題もある。   As shown in FIG. 8, when the whole surface printing pre-coating method is applied to the peripheral substrate 40 in which the straight type peripheral substrate electrodes 42 provided on the substrate 41 at a predetermined pitch are embedded with the solder resist 43, they are collected in one place in a paste state. After the organic component in the paste evaporates, the molten solder collects in one place, so that the amount and height of the preliminary solder layer 45 formed on each straight type peripheral substrate electrode 42 after cooling are reduced. Not uniform. There is also a problem that the solder bridge 49 is generated.

この様なストレート型のペリフェラル基板電極４２に全面印刷プリコート法で予備はんだ層４５を形成する際、電極パッド部に効率的にはんだを集め、かつ互いに隣接するストレート型のペリフェラル基板電極４２間のはんだブリッジ４９を防ぐためには、基板樹脂部を疎水性を有するシランカップリング剤で疎水処理することが簡易かつ有効である。   When the preliminary solder layer 45 is formed on the straight type peripheral substrate electrode 42 by the whole surface printing precoat method, the solder is efficiently collected on the electrode pad portion, and the solder between the straight type peripheral substrate electrodes 42 adjacent to each other. In order to prevent the bridge 49, it is simple and effective to subject the substrate resin portion to a hydrophobic treatment with a hydrophobic silane coupling agent.

しかしながら、このようなシランカップリング剤を用いて樹脂基板表面の樹脂部分のみを疎水性付与可能な物質で修飾する場合、隣接する電極部まで疎水化されてしまい、ペースト印刷後にリフローした際に、ペーストの金属成分が効率的に電極上に集まらないという問題が発生する。   However, when such a silane coupling agent is used to modify only the resin part of the resin substrate surface with a substance capable of imparting hydrophobicity, the adjacent electrode part is hydrophobized, and when reflowing after paste printing, There arises a problem that the metal component of the paste is not efficiently collected on the electrode.

したがって、本発明は、基板電極に予備はんだを全面印刷プリコート法で形成する際に、ブリッジを発生させることなく、且つ、均一なはんだ量の予備はんだを予め定めた位置に再現性良く形成することを目的とする。   Therefore, according to the present invention, when the preliminary solder is formed on the substrate electrode by the whole surface printing precoat method, the preliminary solder having a uniform solder amount is formed with good reproducibility without generating a bridge. With the goal.

本発明の一観点からは、基板上に形成された電極領域に末端基としてチオール基を有する有機物を付与する工程と、次いで、前記基板の表面に疎水性を付与する工程と、次いで、前記有機物を除去する工程と、次いで、前記電極領域にはんだを付着する工程とを有することを特徴とする配線基板の製造方法が提供される。 From one aspect of the present invention, the step of applying the steps of applying an organic substance having a thiol group as a terminal group in the electrode region formed on the substrate, then, the hydrophobic surface of the substrate, then, the organic material There is provided a method for manufacturing a wiring board, comprising the steps of: removing and then attaching a solder to the electrode region.

開示の配線基板の製造方法によれば、微細電極の特定箇所のみに予備はんだ層を堆積することができ、各電極への予備はんだ量の均一化が図れるとともに、はんだブリッジを防止することができる。それによって、従来不可能であった狭い電極ピッチへの予備はんだ形成が可能となり、半導体装置の高性能化に寄与するところが大きい。   According to the disclosed method for manufacturing a wiring board, a preliminary solder layer can be deposited only at a specific location of a fine electrode, the amount of preliminary solder applied to each electrode can be made uniform, and solder bridges can be prevented. . As a result, it is possible to form a pre-solder with a narrow electrode pitch, which has been impossible in the past, which greatly contributes to high performance of the semiconductor device.

ここで、本発明の実施の形態を説明するが、本発明は、樹脂と基板電極とが微細ピッチで、交互に配列する状態の基板表面の樹脂部を疎水化するとともに、電極部のみを選択的に親水化することにより、微細ピッチ電極への予備はんだを形成するものであるので、図１乃至図４を参照して説明する。   Here, an embodiment of the present invention will be described. In the present invention, the resin portion on the substrate surface in a state where the resin and the substrate electrode are alternately arranged at a fine pitch is hydrophobized and only the electrode portion is selected. Since the preliminary solder is formed on the fine pitch electrode by making it hydrophilic, it will be described with reference to FIGS.

図１乃至図３は、本発明の実施の形態の配線基板の製造方法の工程説明図であり、まず、図１（ａ）及び（ｂ）に示すように、ベースを樹脂で形成した多層配線基板１１の表面にペリフェラル基板電極１２を設けるとともに、ペリフェラル基板電極１２の周囲をソルダーレジスト１３で埋め込むことによってペリフェラル基板１０を構成する。   FIG. 1 to FIG. 3 are process explanatory views of a method of manufacturing a wiring board according to an embodiment of the present invention. First, as shown in FIGS. 1A and 1B, a multilayer wiring in which a base is formed of a resin. The peripheral substrate electrode 12 is provided on the surface of the substrate 11 and the periphery of the peripheral substrate electrode 12 is embedded with a solder resist 13 to constitute the peripheral substrate 10.

この場合、図１（ａ）に示すように、ペリフェラル基板電極１２は多層配線基板１１の表面に、後にフリップチップボンディングする半導体チップに設けたペリフェラル電極、例えば、Ａｕスタッドバンプに対応した位置に所定のピッチで設ける。   In this case, as shown in FIG. 1A, the peripheral substrate electrode 12 is predetermined on the surface of the multilayer wiring substrate 11 at a position corresponding to a peripheral electrode provided on a semiconductor chip to be flip-chip bonded later, for example, an Au stud bump. The pitch is provided.

また、このペリフェラル基板電極１２はストレート型でも良いし、或いは、ＨＶ型でも良いが、全体として長尺パターンになるように形成する。このように、長尺パターンとすることによって、後述するリフロー工程において溶融したはんだが表面張力により丸まって中央部に集まるので、ペリフェラル基板電極１２の幅が狭くなってもＡｕスタッドバンプとの接合位置に形成する予備はんだ層を十分な高さに形成することができる。   The peripheral substrate electrode 12 may be a straight type or an HV type, but is formed to have a long pattern as a whole. In this way, by forming a long pattern, the solder melted in the reflow process to be described later is rounded by the surface tension and gathered in the center, so even if the width of the peripheral substrate electrode 12 is reduced, the bonding position with the Au stud bump The preliminary solder layer to be formed can be formed to a sufficient height.

次いで、図１（ｃ）に示すように、ペリフェラル基板１０の表面全体をＯ２プラズマ処理することによって、ソルダーレジスト１３の表面に水酸基（−ＯＨ）を付与して、後工程におけるシランカップリング剤の付与を容易にする。
その後、Ｏ２プラズマ処理することによって、ペリフェラル基板電極１２の表面に生じた酸化膜を除去する。 Next, as shown in FIG. 1C, the entire surface of the peripheral substrate 10 is subjected to O 2 plasma treatment to give a hydroxyl group (—OH) to the surface of the solder resist 13, so that a silane coupling agent in a subsequent process is obtained. Making it easier to apply.
Thereafter, the oxide film generated on the surface of the peripheral substrate electrode 12 is removed by O 2 plasma treatment.

次いで、図２（ｄ）に示すように、ペリフェラル基板１０の表面全体にチオールの単分子膜１４を形成する。この時、チオールの単分子膜１４はペリフェラル基板電極１２の表面上にのみに選択的に付与されることになる。   Next, as shown in FIG. 2D, a thiol monomolecular film 14 is formed on the entire surface of the peripheral substrate 10. At this time, the thiol monomolecular film 14 is selectively applied only to the surface of the peripheral substrate electrode 12.

次いで、図２（ｅ）に示すように、ペリフェラル基板電極１２の中央部の予備はんだを付けたい箇所以外のチオールの単分子膜１４をＵＶ照射により除去して、ペリフェラル基板電極１２の中央部以外の表面を露出させる。   Next, as shown in FIG. 2 (e), the thiol monomolecular film 14 other than the portion where the preliminary solder is to be attached at the central portion of the peripheral substrate electrode 12 is removed by UV irradiation to remove the portion other than the central portion of the peripheral substrate electrode 12. To expose the surface.

次いで、図２（ｆ）に示すように、疎水性のシランカップリング剤１５を基板表面全体に付与する。この時、チオールの単分子膜１４が付与された箇所はチオールの先端のアルキル基がシランカップリング剤１５との結合を阻害するためマスクとなり、チオールの単分子膜１４が付与された箇所にはシランカップリング剤１５が付着しない。   Next, as shown in FIG. 2F, a hydrophobic silane coupling agent 15 is applied to the entire substrate surface. At this time, the portion to which the thiol monomolecular film 14 is applied becomes a mask because the alkyl group at the tip of the thiol inhibits the bonding with the silane coupling agent 15, and the portion to which the thiol monomolecular film 14 is provided is Silane coupling agent 15 does not adhere.

次いで、図３（ｇ）に示すように、再び、ＵＶ照射を行うことによってマスクとなっていたチオールの単分子膜１４を除去してペリフェラル基板電極１２の中央部を露出させる。次いで、図３（ｈ）に示すように、ペリフェラル基板電極１２と、ペリフェラル基板電極１２の間に設けたソルダーレジスト１３からなる電極領域にはんだペースト１６を全面印刷する。   Next, as shown in FIG. 3G, again, UV irradiation is performed to remove the thiol monomolecular film 14 serving as a mask to expose the central portion of the peripheral substrate electrode 12. Next, as shown in FIG. 3 (h), the entire surface of the solder paste 16 is printed on the electrode region composed of the peripheral substrate electrode 12 and the solder resist 13 provided between the peripheral substrate electrodes 12.

次いで、図３（ｉ）に示すように、はんだペースト１６をリフロー処理することによりペリフェラル基板電極１２の中央部に予備はんだ層１７を形成する。図３（ｊ）は予備はんだ形成後の概略的要部断面図であり、ＨＶ型のペリファラル基板電極１２の中央部のみに予備はんだ層１７が均一に形成されることになる。   Next, as shown in FIG. 3I, the preliminary solder layer 17 is formed at the center of the peripheral substrate electrode 12 by reflowing the solder paste 16. FIG. 3J is a schematic cross-sectional view of the main part after the preliminary solder is formed, and the preliminary solder layer 17 is uniformly formed only at the center of the HV type peripheral substrate electrode 12.

この実施の形態におけるチオール基を有する化合物としては、一般式Ｃn Ｘ2n-1ＳＨ（３≦ｎ≦２０、Ｘ＝ＨまたはＦ）で表されるアルカンチオールを用いる。アルカンチオールとしては、例えば、プロパンチオール、ブタンチオール、ペンタンチオール、ヘキサンチオール、ヘプタンチオール、オクタンチオール、ノナンチオール、デカンチオール、ウンデカンチオール、または、これらの水素の一部または全部がフッ素で置換された有機化合物が挙げられる。 Examples of the compound having a thiol group in this embodiment, the general formula C n X 2n - 1S H using an alkanethiol represented by (3 ≦ n ≦ 20, X = H or F). As the alkanethiol, for example, propanethiol, butanethiol, pentanethiol, hexanethiol, heptanethiol, octanethiol, nonanethiol, decanethiol, undecanethiol, or some or all of these hydrogens are substituted with fluorine. An organic compound is mentioned.

また、チオール基を有する化合物に代わる使用可能な化合物としては、一般式（Ｃn Ｈ2n+1）m ＮＨ3-m （３≦ｎ≦２０、ｍ＝１，２）で表されるアミン類を用いることができる。このようなアミン類としては、例えば、プロピルアミン、ブチルアミン、ペンチルアミン、ヘプチルアミン、オクチルアミン、ノニルアミン、ジエチルアミンやこれらの構造異性体、有機セレン分子、有機テルル分子、ニトリル化合物などが挙げられる。 As usable compounds in place of compounds having a thiol group, amines represented by the general formula (C n H 2n + 1 ) m NH 3-m (3 ≦ n ≦ 20, m = 1, 2) Can be used. Examples of such amines include propylamine, butylamine, pentylamine, heptylamine, octylamine, nonylamine, diethylamine and their structural isomers, organic selenium molecules, organic tellurium molecules, and nitrile compounds.

また、疎水性のシランカップリング剤としては、フッ素化シランカップリング剤が好適である。フッ素化シランカップリング剤としては、例えば、ＳＩＰ６７１６．３、ＳＩＴ８１７０．０、ＳＩＴ８１７４．０、ＳＩＴ８１７５．０（いずれもＧＥＬＥＳＴ Ｉｎｃ．社製商品型番）などが挙げられる。   As the hydrophobic silane coupling agent, a fluorinated silane coupling agent is suitable. Examples of the fluorinated silane coupling agent include SIP 6716.3, SIT 8170.0, SIT 8174.0, SIT 8175.0 (all are product numbers manufactured by GELEST Inc.) and the like.

また、フッ素化シランカップリング剤以外の使用可能なカップリング剤としては、ＲＳｉＸ3 、Ｒ2 ＳｉＸ2 、Ｒ3 ＳｉＸなどが挙げられる。ここで、Ｒはメチル基、エチル基、プロピル基、イソプロピル基、ブチル基、イソブチル基、ターシャリブチル基等のアルキル基、Ｘはメトキシ基、エトキシ基等のアルコキシ基または塩素等のハロゲン置換基である。 Examples of usable coupling agents other than the fluorinated silane coupling agent include RSiX 3 , R 2 SiX 2 , and R 3 SiX. Here, R is an alkyl group such as a methyl group, an ethyl group, a propyl group, an isopropyl group, a butyl group, an isobutyl group or a tertiary butyl group, and X is an alkoxy group such as a methoxy group or an ethoxy group, or a halogen substituent such as chlorine. It is.

また、はんだペーストとしては狭いピッチ化に対応するために、最大粒径が２０μｍ以下で、融点が２５０℃以下の金属粒子を含んだはんだペーストを用いる。入手容易性等の観点からはＳｎはんだペーストが典型的なものである。   Further, as a solder paste, a solder paste containing metal particles having a maximum particle diameter of 20 μm or less and a melting point of 250 ° C. or less is used in order to cope with a narrow pitch. Sn solder paste is typical from the viewpoint of availability and the like.

以上を前提として、次に、図１乃至図３を借用して本発明の実施例１の配線基板の製造方法を説明する。まず、図１（ｂ）に示すように、ペリフェラル基板１０として電極ピッチが４０μｍのフリップチップ接合用のＣｕ製のペリフェラル基板電極１２を有する京セラＳＬＣ社製の樹脂基板を用意する。この樹脂基板においてはペリフェラル基板電極１２とその周囲を埋め込むソルダーレジスト１３の高さが等しくなっている。   Based on the above, a method for manufacturing a wiring board according to the first embodiment of the present invention will be described next with reference to FIGS. First, as shown in FIG. 1B, a resin substrate manufactured by Kyocera SLC having a peripheral substrate electrode 12 made of Cu for flip chip bonding with an electrode pitch of 40 μm is prepared as a peripheral substrate 10. In this resin substrate, the heights of the peripheral substrate electrode 12 and the solder resist 13 filling the periphery thereof are equal.

次いで、図１（ｃ）に示すように、ペリフェラル基板１０全体を真空チャンバー中で酸素プラズマ処理を行うことにより樹脂基板表面のソルダーレジスト１３の表面に−ＯＨ基を付与する。なお、この時の処理条件は、Ｏ2 圧力を１０Ｐａとし、印加電力を１００Ｗとして、例えば、１０分間酸素プラズマ中に晒す。
次いで、ペリフェラル基板１０の表面を、例えば、５％の濃度の塩酸でで処理することによって、ペリフェラル基板電極１２の表面に形成された酸化膜を除去する。 Next, as shown in FIG. 1C, an oxygen plasma treatment is performed on the entire peripheral substrate 10 in a vacuum chamber to impart —OH groups to the surface of the solder resist 13 on the surface of the resin substrate. The processing conditions at this time are, for example, 10 minutes exposure to oxygen plasma with an O 2 pressure of 10 Pa and an applied power of 100 W.
Next, the surface of the peripheral substrate 10 is treated with, for example, 5% hydrochloric acid to remove the oxide film formed on the surface of the peripheral substrate electrode 12.

次いで、図２（ｄ）に示すように、ペリフェラル基板１０全体を、末端基にチオール基を含む有機物である、例えば、１１−メルカプトウンデカン酸の２％エタノール水溶液に１時間浸漬することでＣｕ製のペリフェラル基板電極１２全体にチオアルコールの単分子膜１４を付与する。   Next, as shown in FIG. 2 (d), the entire peripheral substrate 10 is immersed in a 2% ethanol aqueous solution of 11-mercaptoundecanoic acid, which is an organic substance containing a thiol group as a terminal group, for 1 hour. A monomolecular film 14 of thioalcohol is applied to the entire peripheral substrate electrode 12.

次いで、図２（ｅ）に示すように、チオアルコールの単分子膜１４を残したい部分をマスクしてＵＶ露光することで、必要箇所以外のチオアルコールの単分子膜１４を除去する。なお、このＵＶ露光において、例えば、波長が１７２ｎｍのＸｅエキシマランプを用いて、光強度８．４ｍＷ／ｃｍ2 で２０分間照射する。 Next, as shown in FIG. 2E, the portion of the thioalcohol monomolecular film 14 to be left is masked and UV-exposed to remove the thioalcohol monomolecular film 14 other than the necessary portions. In this UV exposure, for example, irradiation is performed with a light intensity of 8.4 mW / cm 2 for 20 minutes using a Xe excimer lamp having a wavelength of 172 nm.

次いで、図２（ｆ）に示すように、ペリフェラル基板１０全体を、例えば、フッ素含有シランカップリング剤のエタノール溶液に浸漬することで、ペリフェラル基板電極１２のチオアルコール形成箇所以外の箇所にフッ素化シランカップリング剤からなるシランカップリング剤１５を付与する。   Next, as shown in FIG. 2 (f), the entire peripheral substrate 10 is immersed in, for example, an ethanol solution of a fluorine-containing silane coupling agent, thereby fluorinating the peripheral substrate electrode 12 at locations other than the thioalcohol formation location. A silane coupling agent 15 made of a silane coupling agent is applied.

次いで、図３（ｇ）に示すように、再び、ＵＶ露光することによってマスクとして作用したチオアルコールの単分子膜１４を除去してペリフェラル基板電極１２の中央部の表面を露出させる。なお、このＵＶ露光においても、例えば、波長が１７２ｎｍのＸｅエキシマランプを用いて、光強度８．４ｍＷ／ｃｍ2 で２０分間照射する。 Next, as shown in FIG. 3G, the surface of the central portion of the peripheral substrate electrode 12 is exposed by removing the thioalcohol monomolecular film 14 that has acted as a mask by UV exposure again. Also in this UV exposure, for example, irradiation is performed for 20 minutes at a light intensity of 8.4 mW / cm 2 using a Xe excimer lamp having a wavelength of 172 nm.

次いで、図３（ｈ）に示すように、例えば、最大粒径が２０μｍ以下で平均粒径０．１μｍのＳｎナノ粒子３．０ｇ、臭化水素酸エチルアミン０．３ｇ、グリセリン１．５５ｇ、水０．１５ｇを混ぜ、ロールミルを用いて２時間混練することで作製したＳｎペーストをはんだペースト１６をスクリーン印刷法により電極形成領域に対して全面印刷する。   Next, as shown in FIG. 3 (h), for example, 3.0 g of Sn nanoparticles having a maximum particle size of 20 μm or less and an average particle size of 0.1 μm, 0.3 g of ethylamine hydrobromide, 1.55 g of glycerin, water Sn paste prepared by mixing 0.15 g and kneading for 2 hours using a roll mill is printed on the entire surface of the electrode forming area by solder printing 16 using a screen printing method.

次いで、はんだリフロー装置を用いて、例えば、２５０℃で３０秒の条件でＮ2 フロー処理を行う。リフロー処理後の基板を、例えば、イソプロパノールで洗浄し、さらに、濃度３％の塩酸水溶液で洗浄することにより、残渣ならびに基板ソルダーレジスト上に残ったＳｎ粒子を除去する。 Next, using a solder reflow apparatus, for example, N 2 flow treatment is performed at 250 ° C. for 30 seconds. The substrate after the reflow treatment is washed with, for example, isopropanol and further washed with an aqueous hydrochloric acid solution having a concentration of 3%, thereby removing the residue and Sn particles remaining on the substrate solder resist.

以上の処理により、図３（ｉ）及び（ｊ）に示すようにペリフェラル基板電極１２の接合部電極パッドとなる中央部の上には、平均高さ約１０．０μｍのＳｎからなる予備はんだ層１７が形成された。この場合、予備はんだ層１７の高さは±１μｍ以内のばらつき内にあり、はんだブリッジは発生しなかった。   By the above processing, a preliminary solder layer made of Sn having an average height of about 10.0 μm is formed on the central portion to be the joint electrode pad of the peripheral substrate electrode 12 as shown in FIGS. 17 was formed. In this case, the height of the preliminary solder layer 17 was within a variation within ± 1 μm, and no solder bridge was generated.

次に、本発明の効果を検証するために比較試料を作製した。
〔比較例〕
京セラＳＬＣ社製の、実施例と同じ基板を用い、上述の実施例１で説明した表面処理をせずに、実施例と同じ組成のＳｎペーストをスクリーン印刷法により印刷する。印刷後、はんだリフロー装置を用いて、２５０℃、３０秒の同じ条件でＮ2 リフロー処理を行う。リフロー処理後の基板をイソプロパノールで洗浄し、さらに、濃度３％の塩酸水溶液で洗浄する実施例１と同じ洗浄条件で洗浄することにより、残渣ならびに基板ソルダーレジスト上に残ったＳｎ粒子を除去した。 Next, a comparative sample was produced in order to verify the effect of the present invention.
[Comparative Example]
Using the same substrate as the example manufactured by Kyocera SLC, Sn paste having the same composition as the example is printed by the screen printing method without performing the surface treatment described in the above-described example 1. After printing, N2 reflow treatment is performed under the same conditions of 250 ° C. and 30 seconds using a solder reflow apparatus. The substrate after the reflow treatment was washed with isopropanol, and further washed under the same cleaning conditions as in Example 1 in which the substrate was washed with a 3% concentration hydrochloric acid aqueous solution to remove residues and Sn particles remaining on the substrate solder resist.

図４は、比較例の構成説明図であり、図４（ａ）は概念的平面図であり、図４（ｂ）は、図４（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概念的断面図である。図に示すように、このペリフェラル基板１０においては、一部のペリフェラル基板電極１２上のみに直径３０μｍ以上のＳｎ粒子２１が堆積し、その両隣の電極上には、Ｓｎ層２２の堆積が１μｍ以下であった。また、はんだブリッジ２３が多数観察された。   FIG. 4 is a configuration explanatory diagram of a comparative example, FIG. 4 (a) is a conceptual plan view, and FIG. 4 (b) is taken along the alternate long and short dash line connecting AA 'in FIG. 4 (a). It is a conceptual sectional view. As shown in the figure, in this peripheral substrate 10, Sn particles 21 having a diameter of 30 μm or more are deposited only on a part of the peripheral substrate electrodes 12, and an Sn layer 22 is deposited on the adjacent electrodes by 1 μm or less. Met. Many solder bridges 23 were observed.

このように、本発明の実施例１においては、予備はんだ層１７を形成する以外の領域を疎水性にしているので、ペリフェラル基板電極１２の接合部電極パッドとなる中央部の上のみに、均一な高さの予備はんだ層１７を再現性良く形成することができる。   As described above, in Example 1 of the present invention, since the region other than the formation of the preliminary solder layer 17 is made hydrophobic, it is uniform only on the central portion that becomes the bonding portion electrode pad of the peripheral substrate electrode 12. The preliminary solder layer 17 having a high height can be formed with good reproducibility.

また、予備はんだ層１７を形成する以外の領域を疎水性にする際に、マスク剤としてそれ自体が疎水性であり、且つ、ＵＶ照射により容易に除去が可能な末端基にチオール基を有する有機物を使用しているので、疎水化工程が簡素化される。なお、この末端基にチオール基を有する有機物は、疎水性を有するシランカップリング剤を選択的に形成するためのマスクの作用をするだけであるので単分子膜で十分である。   Further, when the region other than the preliminary solder layer 17 is made hydrophobic, the organic material having a thiol group at the end group which is itself hydrophobic as a masking agent and can be easily removed by UV irradiation. Is used, the hydrophobization process is simplified. In addition, since the organic substance having a thiol group at the terminal group only acts as a mask for selectively forming a hydrophobic silane coupling agent, a monomolecular film is sufficient.

以降は、図５（ａ）に示すように、再び、酸素プラズマ処理することにより、シランカップリング剤１５を除去する。この時の酸素プラズマ処理条件もＯ2 圧を１０Ｐａとして、１００Ｗの電力で１０分間とする。このように、シランカップリング剤１５をペリフェラル基板１０の表面から除去することによって表面が親水性となるので、次のアンダーフィル工程においてアンダーフィルの注入が容易になる。 Thereafter, as shown in FIG. 5A, the silane coupling agent 15 is removed by performing oxygen plasma treatment again. The oxygen plasma treatment conditions at this time are set to 10 Pa with an electric power of 100 W with an O 2 pressure of 10 Pa. Thus, since the surface becomes hydrophilic by removing the silane coupling agent 15 from the surface of the peripheral substrate 10, the underfill can be easily injected in the next underfill process.

次いで、図５（ｂ）に示すように、Ａｕスタッドバンプ３１を形成したＬＳＩチップ３０をフリップチップボンディングして、Ａｕスタッドバンプ３１と予備はんだ層１７とをはんだ接合させる。次いで、ＬＳＩチップ３０とペリフェラル基板１０との間にエポキシ樹脂等のアンダーフィル樹脂３２を注入して熱硬化することによって、半導体パッケージ基板が完成する。   Next, as shown in FIG. 5B, the LSI chip 30 on which the Au stud bump 31 is formed is flip-chip bonded, and the Au stud bump 31 and the preliminary solder layer 17 are soldered together. Next, an underfill resin 32 such as an epoxy resin is injected between the LSI chip 30 and the peripheral substrate 10 and thermally cured to complete the semiconductor package substrate.

なお、この半導体パッケージ基板は、ペリフェラル基板１０の他方の主面に形成されたＢＧＡ（ボールグリッドアレイ）等を介してマザーボードに搭載され、このマザーボードが電子機器に取り付けられる。   The semiconductor package substrate is mounted on a motherboard via a BGA (ball grid array) formed on the other main surface of the peripheral substrate 10, and the motherboard is attached to an electronic device.

以上、本発明の実施の形態及び実施例１を説明してきたが、本発明は、実施の形態及び実施例１に示した条件に限られるものではない。例えば、実施例１においては、ペリフェラル基板電極をＨＶ型の電極で構成しているが、ストレート型の電極にも適用されることは言うまでもない。   Although the embodiment and Example 1 of the present invention have been described above, the present invention is not limited to the conditions shown in the embodiment and Example 1. For example, in the first embodiment, the peripheral substrate electrode is composed of an HV type electrode, but it goes without saying that it is also applicable to a straight type electrode.

また、上記の実施例１においては、ペリフェラル基板電極がソルダーレジストで埋め込まれたフラット基板として説明しているが、ペリフェラル基板電極の表面がソルダーレジストの表面より突出した基板にも適用されるものである。   In the first embodiment, the flat substrate is described in which the peripheral substrate electrode is embedded with the solder resist. However, the present invention is also applicable to a substrate in which the surface of the peripheral substrate electrode protrudes from the surface of the solder resist. is there.

ここで、実施例１を含む本発明の実施の形態に関して、以下の付記を開示する。
（付記１） 基板上に形成された電極領域に末端基としてチオール基を有する有機物を付与する工程と、
次いで、前記基板の表面に疎水性を付与する工程と、
次いで、前記有機物を除去する工程と、
次いで、前記電極領域にはんだを付着する工程と
を有することを特徴とする配線基板の製造方法。
（付記２） 前記電極領域にはんだを付着する工程が、少なくとも前記電極領域と該電極領域の間の基板の表面全面にはんだペーストを設ける工程と、次いで、はんだペーストをリフローする工程とを含むことを特徴とする付記１に記載の配線基板の製造方法。
（付記３） 前記はんだペーストが、最大粒径が２０μｍ以下で、融点が２５０℃以下の金属粒子を含むペーストであることを特徴とする付記２に記載の配線基板の製造方法。
（付記４） 前記有機物の除去を、紫外線照射により行うことを特徴とする付記１乃至３に記載の配線基板の製造方法。
（付記５） 前記有機物は、少なくともアルキル基またはフッ素化アルキル基を有する骨格を含むことを特徴とする付記１乃至４のいずれか１に記載の配線基板の製造方法。
（付記６） 前記有機物は、単分子膜として付与されることを特徴とする付記５に記載の配線基板の製造方法。
（付記７） 前記疎水性を付与する工程は、疎水性を有するシランカップリング剤を付与する工程であることを特徴とする付記１乃至６のいずれか１に記載の配線基板の製造方法。
（付記８） 前記疎水性シランカップリング剤が、フッ素化シランカップリング剤であることを特徴とする付記７に記載の配線基板の製造方法。
（付記９） 前記有機物を付与する工程の前処理として、前記基板の表面に水酸基を付与する工程を有することを特徴とする付記１乃至８のいずれか１に記載の配線基板の製造方法。
（付記１０） 前記水酸基を付与した後に、前記電極の表面に生じた酸化膜を除去する工程を有することを特徴とする付記９に記載の配線基板の製造方法。
Here, regarding the embodiment of the present invention including Example 1, the following additional notes are disclosed.
(Additional remark 1) The process of providing the organic substance which has a thiol group as a terminal group to the electrode area | region formed on the board | substrate,
Next, imparting hydrophobicity to the surface of the substrate;
Next, the step of removing the organic matter,
And a step of attaching solder to the electrode region.
(Supplementary Note 2) The step of attaching solder to the electrode region includes a step of providing a solder paste on at least the entire surface of the substrate between the electrode region and the electrode region, and then a step of reflowing the solder paste. The manufacturing method of the wiring board according to appendix 1, wherein:
(Supplementary note 3) The method for manufacturing a wiring board according to supplementary note 2, wherein the solder paste is a paste containing metal particles having a maximum particle size of 20 μm or less and a melting point of 250 ° C. or less.
(Additional remark 4) The said organic substance is removed by ultraviolet irradiation, The manufacturing method of the wiring board of Additional remark 1 thru | or 3 characterized by the above-mentioned.
(Additional remark 5) The said organic substance contains the frame | skeleton which has an alkyl group or a fluorinated alkyl group at least, The manufacturing method of the wiring board of any one of Additional remark 1 thru | or 4 characterized by the above-mentioned.
(Additional remark 6) The said organic substance is provided as a monomolecular film, The manufacturing method of the wiring board of Additional remark 5 characterized by the above-mentioned.
(Supplementary note 7) The method for manufacturing a wiring board according to any one of supplementary notes 1 to 6, wherein the step of imparting hydrophobicity is a step of imparting a hydrophobic silane coupling agent.
(Additional remark 8) The said hydrophobic silane coupling agent is a fluorinated silane coupling agent, The manufacturing method of the wiring board of Additional remark 7 characterized by the above-mentioned.
(Additional remark 9) The manufacturing method of the wiring board of any one of Additional remark 1 thru | or 8 which has the process of providing a hydroxyl group to the surface of the said board | substrate as pre-processing of the process of providing the said organic substance.
(Additional remark 10) After providing the said hydroxyl group, it has the process of removing the oxide film produced on the surface of the said electrode, The manufacturing method of the wiring board of Additional remark 9 characterized by the above-mentioned.

本発明の実施の形態の配線基板の製造方法の途中までの工程説明図である。It is process explanatory drawing to the middle of the manufacturing method of the wiring board of embodiment of this invention. 本発明の実施の形態の配線基板の製造方法の図１以降の途中までの工程説明図である。It is process explanatory drawing to the middle after FIG. 1 of the manufacturing method of the wiring board of embodiment of this invention. 本発明の実施の形態の配線基板の製造方法の図２以降の工程説明図である。It is process explanatory drawing after FIG. 2 of the manufacturing method of the wiring board of embodiment of this invention. 比較例の構成説明図である。It is a structure explanatory view of a comparative example. 半導体パッケージ基板の製造工程の工程説明図である。It is process explanatory drawing of the manufacturing process of a semiconductor package board | substrate. 従来の全面印刷プリコート法の工程説明図である。It is process explanatory drawing of the conventional full surface printing precoat method. 予備はんだ層のプリコート状態のペリフェラル基板電極の形状依存性の説明図である。It is explanatory drawing of the shape dependence of the peripheral board | substrate electrode of the precoat state of a preliminary solder layer. 従来の問題点の説明図である。It is explanatory drawing of the conventional problem.

符号の説明Explanation of symbols

１０ ペリフェラル基板
１１ 多層配線基板
１２ ペリフェラル基板電極
１３ ソルダーレジスト
１４ 単分子膜
１５ シランカップリング剤
１６ はんだペースト
１７ 予備はんだ層
２１ Ｓｎ粒子
２２ Ｓｎ層
２３ はんだブリッジ
３０ ＬＳＩチップ
３１ Ａｕスタッドバンプ
３２ アンダーフィル樹脂
４０ ペリフェラル基板
４１ 基板
４２ ペリフェラル基板電極
４３ ソルダーレジスト
４４ はんだペースト
４５ 予備はんだ層
４７ ペリフェラル基板電極
４６ 残渣
４８ パッド部
４９ はんだブリッジ DESCRIPTION OF SYMBOLS 10 Peripheral board 11 Multilayer wiring board 12 Peripheral board electrode 13 Solder resist 14 Monomolecular film 15 Silane coupling agent 16 Solder paste 17 Pre-solder layer 21 Sn particle 22 Sn layer 23 Solder bridge 30 LSI chip 31 Au stud bump 32 Underfill resin 40 Peripheral substrate 41 Substrate 42 Peripheral substrate electrode 43 Solder resist 44 Solder paste 45 Pre-solder layer 47 Peripheral substrate electrode 46 Residual 48 Pad portion 49 Solder bridge

Claims (5)

基板上に形成された電極領域に末端基としてチオール基を有する有機物を付与する工程と、
次いで、前記基板の表面に疎水性を付与する工程と、
次いで、前記有機物を除去する工程と、
次いで、前記電極領域にはんだを付着する工程と
を有することを特徴とする配線基板の製造方法。 A step of applying an organic substance having a thiol group as a terminal group to an electrode region formed on the substrate;
Next, imparting hydrophobicity to the surface of the substrate;
Next, the step of removing the organic matter,
And a step of attaching solder to the electrode region. 前記有機物の除去を、紫外線照射により行うことを特徴とする請求項１に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 1, wherein the organic substance is removed by ultraviolet irradiation. 前記有機物は、少なくともアルキル基またはフッ素化アルキル基を有する骨格を含むことを特徴とする請求項１または２に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 1, wherein the organic substance includes a skeleton having at least an alkyl group or a fluorinated alkyl group. 前記疎水性を付与する工程は、疎水性を有するシランカップリング剤を付与する工程であることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板の製造方法。 4. The method for manufacturing a wiring board according to claim 1, wherein the step of imparting hydrophobicity is a step of imparting a hydrophobic silane coupling agent. 前記有機物を付与する工程の前処理として、前記基板の表面に水酸基を付与する工程を有することを特徴とする請求項１乃至４のいずれか１項に記載の配線基板の製造方法。 5. The method of manufacturing a wiring board according to claim 1, further comprising a step of imparting a hydroxyl group to the surface of the substrate as a pretreatment of the step of imparting the organic substance.
JP2008168617A 2008-06-27 2008-06-27 Wiring board manufacturing method Expired - Fee Related JP5206154B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008168617A JP5206154B2 (en) 2008-06-27 2008-06-27 Wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008168617A JP5206154B2 (en) 2008-06-27 2008-06-27 Wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JP2010010442A JP2010010442A (en) 2010-01-14
JP5206154B2 true JP5206154B2 (en) 2013-06-12

Family

ID=41590569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008168617A Expired - Fee Related JP5206154B2 (en) 2008-06-27 2008-06-27 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP5206154B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168289A (en) * 1985-01-21 1986-07-29 ソニー株式会社 Electric part mounted printed circuit board and manufacture thereof
JPS63278296A (en) * 1986-12-10 1988-11-15 Minoru Tsuda Printed-circuit board and its manufacture
JPH06326451A (en) * 1993-05-12 1994-11-25 Canon Inc Soldering method
JP3606047B2 (en) * 1998-05-14 2005-01-05 セイコーエプソン株式会社 Substrate manufacturing method
JP2002185129A (en) * 2000-12-15 2002-06-28 Olympus Optical Co Ltd Method for preventing insulation degradation of circuit board
JP4387074B2 (en) * 2001-08-21 2009-12-16 パナソニック株式会社 Method for manufacturing printed wiring board

Also Published As

Publication number Publication date
JP2010010442A (en) 2010-01-14

Similar Documents

Publication Publication Date Title
KR101175482B1 (en) flip chip mounting method and bump forming method
JP2003338522A (en) Electronic part with bump electrode and its manufacturing method
KR101940237B1 (en) Method for Manufacturing Solder on Pad on Fine Pitch PCB Substrate and Flip Chip Bonding Method of Semiconductor Using The Same
JP2009105139A (en) Wiring board and manufacturing method thereof, and semiconductor device
JP2005322915A (en) Surface-mounting attachment of component
JP2006202905A (en) Method of manufacturing semiconductor device and method of processing electric connection
JP2006245189A (en) Flip-chip mounting method and mounting structure of semiconductor device
US11456269B2 (en) Prevention of bridging between solder joints
US9674952B1 (en) Method of making copper pillar with solder cap
KR100765146B1 (en) Solder paste and method of forming solder bumps using the same
JPWO2004054339A1 (en) Solder supply method
JP4702271B2 (en) Method for forming conductive bump
JP5206154B2 (en) Wiring board manufacturing method
JP4453919B2 (en) Manufacturing method of electronic component with bump electrode
TW201414386A (en) Method of manufacturing printed circuit board
JP5147723B2 (en) Electrode structure
KR101228904B1 (en) Method for manufacturing a bump by employing a micro-ball system
JP2006100844A (en) Electronic component with bump electrode
KR100863772B1 (en) Fabrication method of solder ball using a mold with cavity
US7538021B2 (en) Removing dry film resist residues using hydrolyzable membranes
TWI613741B (en) Solder bump manufacturing method
KR101069980B1 (en) Method for forming solder bump
KR101019385B1 (en) Method for self-arranging of solder balls for packaging and soldering using the same
JP4703835B2 (en) Under bump metal, bump for semiconductor device, semiconductor device with conductive ball
JP2008004938A (en) Method for attaching solder to rewiring

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees