JP5206009B2 - フォルトトレラントコンピュータ、同期制御方法、及びプログラム - Google Patents
フォルトトレラントコンピュータ、同期制御方法、及びプログラム Download PDFInfo
- Publication number
- JP5206009B2 JP5206009B2 JP2008035938A JP2008035938A JP5206009B2 JP 5206009 B2 JP5206009 B2 JP 5206009B2 JP 2008035938 A JP2008035938 A JP 2008035938A JP 2008035938 A JP2008035938 A JP 2008035938A JP 5206009 B2 JP5206009 B2 JP 5206009B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- units
- unit
- control unit
- clock cycles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000001360 synchronised effect Effects 0.000 title claims description 8
- 238000007726 management method Methods 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Hardware Redundancy (AREA)
Description
本発明は、複数の演算部を備え、当該複数の演算部が同じ演算を行うフォルトトレラントコンピュータ、その同期制御方法、及びそのプログラムに関する。
フォルトトレラントコンピュータは、複数の演算部と複数のＩＯ部とを備え、各ＩＯ部は、複数の演算部から同時にＩＯ命令を受信した場合に、複数の演算部が同期していると判別し、ＩＯ処理を行う。
例えば、特許文献１のフォルトトレラントコンピュータは、クロック源、クロック源が出力するクロックをカウントする動作カウンタ、タイミング調整部、演算部等から構成されるシステムを複数、備える。そして、動作カウンタがカウントしたカウント値に基づいて、タイミング調整部に、複数の演算部がＩＯ命令を発行するタイミングを調整させる。このフォルトトレラントコンピュータは、複数のクロック源を備えるため、クロック源が単一障害点になることがない。
特開２００７−２４９５１８号公報
しかし、特許文献１のフォルトトレラントコンピュータは、タイミング調整部等を備えており、装置の構成が複雑であった。
また、ＩＯ部から各演算部へ同じ命令を配信する場合に、配信された命令は、各演算部のシステムクロックのずれに対応していなかった。
本発明は、上記問題点に鑑みてなされたもので、複数の演算部と複数のクロック源とを備える簡便なフォルトトレラントコンピュータ、その同期制御方法、及びそのプログラムを提供することを目的とする。
また、ＩＯ部から各演算部へ同じ命令を配信する場合に、配信された命令は、各演算部のシステムクロックのずれに対応していなかった。
本発明は、上記問題点に鑑みてなされたもので、複数の演算部と複数のクロック源とを備える簡便なフォルトトレラントコンピュータ、その同期制御方法、及びそのプログラムを提供することを目的とする。
上記目的を達成するために、本発明の第１の観点に係るフォルトトレラントコンピュータは、
独立した複数のクロック源と、当該複数のクロック源毎に接続され、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行い、同じＩＯ命令を発行する複数の演算部と、当該複数の演算部が入出力するデータを検証する中間制御部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成され、
前記演算部は、それぞれ、
前記クロック源から供給されたシステムクロックのクロックサイクル数を計数し、計数結果を前記中間制御部に送信するクロック管理部を備え、
前記中間制御部は、
前記複数の演算部がそれぞれ発行した複数のＩＯ命令を受信して比較し、一致するか否かを判別し、一致すると判別した場合に、当該ＩＯ命令を前記入出力部に供給するＩＯ比較部と、
複数の前記クロック管理部が送信した複数の計数結果を比較して、クロックサイクル数の差がある場合には、前記ＩＯ比較部が当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のＩＯ命令を受信して比較するように調整するＦＴ制御部と、を備え、
前記ＦＴ制御部は、
前記入出力部から前記演算部への転送命令を受信すると、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部毎に当該転送命令を配信する、
ことを特徴とする。
独立した複数のクロック源と、当該複数のクロック源毎に接続され、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行い、同じＩＯ命令を発行する複数の演算部と、当該複数の演算部が入出力するデータを検証する中間制御部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成され、
前記演算部は、それぞれ、
前記クロック源から供給されたシステムクロックのクロックサイクル数を計数し、計数結果を前記中間制御部に送信するクロック管理部を備え、
前記中間制御部は、
前記複数の演算部がそれぞれ発行した複数のＩＯ命令を受信して比較し、一致するか否かを判別し、一致すると判別した場合に、当該ＩＯ命令を前記入出力部に供給するＩＯ比較部と、
複数の前記クロック管理部が送信した複数の計数結果を比較して、クロックサイクル数の差がある場合には、前記ＩＯ比較部が当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のＩＯ命令を受信して比較するように調整するＦＴ制御部と、を備え、
前記ＦＴ制御部は、
前記入出力部から前記演算部への転送命令を受信すると、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部毎に当該転送命令を配信する、
ことを特徴とする。
本発明の第２の観点に係る同期制御方法は、
独立した複数のクロック源と、当該複数のクロック源毎に接続され、且つ、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行う複数の演算部と、当該複数の演算部が入出力するデータを検証する中間制御部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成されるフォルトトレラントコンピュータの同期制御方法であって、
前記複数の演算部が、前記クロック源それぞれから前記複数の演算部に供給された複数のシステムクロックのクロックサイクル数を計数する計数ステップと、
前記中間制御部が、前記計数ステップで計数した複数のシステムクロックのクロックサイクル数の差があるか否かを判別する判別ステップと、
前記中間制御部が、前記複数の演算部がそれぞれ発行した複数のＩＯ命令を比較して、一致するか否かを判別し、一致すると判別した場合に、当該ＩＯ命令を前記入出力部に供給する比較ステップと、
前記中間制御部が、前記判別ステップで前記クロックサイクル数の差がある場合には、前記比較ステップで当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のＩＯ命令を受信して比較するように調整する調整ステップと、
前記中間制御部が、前記入出力部が受信した前記演算部への転送命令を、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部に当該転送命令を配信する配信ステップと、を備える、
ことを特徴とする。
独立した複数のクロック源と、当該複数のクロック源毎に接続され、且つ、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行う複数の演算部と、当該複数の演算部が入出力するデータを検証する中間制御部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成されるフォルトトレラントコンピュータの同期制御方法であって、
前記複数の演算部が、前記クロック源それぞれから前記複数の演算部に供給された複数のシステムクロックのクロックサイクル数を計数する計数ステップと、
前記中間制御部が、前記計数ステップで計数した複数のシステムクロックのクロックサイクル数の差があるか否かを判別する判別ステップと、
前記中間制御部が、前記複数の演算部がそれぞれ発行した複数のＩＯ命令を比較して、一致するか否かを判別し、一致すると判別した場合に、当該ＩＯ命令を前記入出力部に供給する比較ステップと、
前記中間制御部が、前記判別ステップで前記クロックサイクル数の差がある場合には、前記比較ステップで当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のＩＯ命令を受信して比較するように調整する調整ステップと、
前記中間制御部が、前記入出力部が受信した前記演算部への転送命令を、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部に当該転送命令を配信する配信ステップと、を備える、
ことを特徴とする。
本発明の第３の観点に係るプログラムは、
独立した複数のクロック源と、当該複数のクロック源毎に接続され、且つ、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行う複数の演算部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成されるフォルトトレラントコンピュータを、
前記クロック源それぞれから前記複数の演算部に供給された複数のシステムクロックのクロックサイクル数を計数する計数手段、
前記計数手段が計数した複数のシステムクロックのクロックサイクル数の差があるか否かを判別する判別手段、
前記複数の演算部がそれぞれ発行した複数のＩＯ命令を比較して、一致するか否かを判別し、一致すると判別した場合に、当該ＩＯ命令を前記入出力部に供給する比較手段、
前記判別手段が前記クロックサイクル数の差があると判別した場合には、前記比較手段が当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のＩＯ命令を受信して比較するように調整する調整手段、
前記入出力部が受信した前記演算部への転送命令を、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部に配信する配信手段、
として機能させることを特徴とする。
独立した複数のクロック源と、当該複数のクロック源毎に接続され、且つ、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行う複数の演算部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成されるフォルトトレラントコンピュータを、
前記クロック源それぞれから前記複数の演算部に供給された複数のシステムクロックのクロックサイクル数を計数する計数手段、
前記計数手段が計数した複数のシステムクロックのクロックサイクル数の差があるか否かを判別する判別手段、
前記複数の演算部がそれぞれ発行した複数のＩＯ命令を比較して、一致するか否かを判別し、一致すると判別した場合に、当該ＩＯ命令を前記入出力部に供給する比較手段、
前記判別手段が前記クロックサイクル数の差があると判別した場合には、前記比較手段が当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のＩＯ命令を受信して比較するように調整する調整手段、
前記入出力部が受信した前記演算部への転送命令を、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部に配信する配信手段、
として機能させることを特徴とする。
本発明によれば、複数の演算部と複数のクロック源とを備えるフォルトトレラントコンピュータにおいて、簡便な装置の構成を実現することが出来る。
以下、本発明の実施形態に係るフォルトトレラントコンピュータ１００について説明する。フォルトトレラントコンピュータ１００は、図１に示すように、クロック源１０，２０と、演算部３０，４０と、中間制御部５０と、ＩＯデバイス６０とを備える。
クロック源１０は、システムクロックを生成して演算部３０に供給する。また、クロック源２０は、システムクロックを生成して演算部４０に供給する。ただし、クロック源１０とクロック源２０とは、それぞれ独立している。
演算部３０は、ＣＰＵ（Central Processing Unit）等であり、クロック源１０より供給されたシステムクロックに基づいて動作し、中間制御部５０にＩＯ命令を発行する。また、演算部３０は、クロック管理部３１を備える。
クロック管理部３１は、クロック源１０より供給されたシステムクロックのクロックサイクル数を計測し、計測結果を中間制御部５０に送信する。
また、演算部４０は、ＣＰＵ（Central Processing Unit）等であり、クロック源２０より供給されたシステムクロックに基づいて動作し、中間制御部５０にＩＯ命令を発行する。また、演算部４０は、クロック管理部４１を備える。
クロック管理部４１は、クロック源２０より供給されたシステムクロックのクロックサイクル数を計測し、計測結果を中間制御部５０に送信する。
中間制御部５０は、演算部３０，４０より供給されたＩＯ命令を検証し、ＩＯデバイス６０に送信する。また、中間制御部５０は、ＩＯデバイス６０より供給された転送命令を演算部３０，４０に転送する。
中間制御部５０は、ＦＴ制御部５１とＩＯ比較部５２とを備える。
ＩＯ比較部５２は、演算部３０，４０がそれぞれ発行したＩＯ命令を比較して、一致するか否かを判別し、一致すると判別した場合に、ＩＯ命令をＩＯデバイス６０に供給する。
ＦＴ制御部５１は、クロック管理部３１，４１が送信した計数結果を比較して、クロックサイクル数の差がある場合には、その差に基づいて、ＩＯ比較部５２が演算部３０，４０からのＩＯ命令を受信するタイミング及びそれらを比較するタイミングを調整する。
ＦＴ制御部５１は、ＩＯデバイス６０から演算部３０，４０への転送命令を受信すると、クロック管理部３１，４１が送信したクロックサイクル数の差に基づいて、異なったタイミングで、演算部３０，４０に転送命令を送信する、
ＦＴ制御部５１は、ＩＯデバイス６０から演算部３０，４０への転送命令を受信すると、クロック管理部３１，４１が送信したクロックサイクル数の差に基づいて、異なったタイミングで、演算部３０，４０に転送命令を送信する、
以下、上記構成のフォルトトレラントコンピュータ１００の動作を説明する。
演算部３０，４０内のクロック管理部３１，４１は、システムの同期リセット信号が解除されたタイミングで、クロックサイクル数の計数を開始する。クロック管理部３１，４１は、計数したクロックサイクル数をＦＴ制御部５１に送信し、ＦＴ制御部５１はクロック管理部３１，４１から送信されたクロックサイクル数の比較判定を実施する。クロックサイクル数が一致していないと判定された時は、ＦＴ制御部５１は、演算部３０，４０からのＩＯ命令の有無を判定する。そして、有効なＩＯ命令が有ると判定された時は、ＦＴ制御部５１は、クロックサイクル数の差違を、ＩＯ比較部５２による演算部３０，４０からのＩＯ命令の受信及び比較のタイミングに反映させる。
例えば、図２に示すように、クロック管理部３１が計数したクロックサイクル数が、クロック管理部４１が計数したクロックサイクル数より１クロック少ない場合には、演算部３０が行う処理は、演算部４０が行う処理より１クロック遅れている。そこで、ＩＯ比較部５２は、演算部４０が発行したＩＯ命令を受信してから１クロック経過した後に、演算部３０が発行したＩＯ命令を受信する。そして、ＩＯ比較部５２は、それらのＩＯ命令を比較する。
次に、ＦＴ制御部５１は、ＩＯデバイス６０から演算部３０，４０への転送命令の有無の判定を行う。有効な命令が有ると判定された時は、ＦＴ制御部５１は、演算部３０，４０への命令の転送タイミングにクロックサイクル数の差違を反映させる。
例えば、クロック管理部３１が計数したクロックサイクル数が、クロック管理部４１が計数したクロックサイクル数より１クロック少ない場合には、演算部３０は、演算部４０より１クロック遅れている。そこで、ＦＴ制御部５１は、演算部４０に転送命令を送信してから１クロック経過した後に、演算部３０に同じ転送命令を送信する。
例えば、図２に示すように、クロック管理部３１が計数したクロックサイクル数が、クロック管理部４１が計数したクロックサイクル数より１クロック少ない場合には、演算部３０が行う処理は、演算部４０が行う処理より１クロック遅れている。そこで、ＩＯ比較部５２は、演算部４０が発行したＩＯ命令を受信してから１クロック経過した後に、演算部３０が発行したＩＯ命令を受信する。そして、ＩＯ比較部５２は、それらのＩＯ命令を比較する。
次に、ＦＴ制御部５１は、ＩＯデバイス６０から演算部３０，４０への転送命令の有無の判定を行う。有効な命令が有ると判定された時は、ＦＴ制御部５１は、演算部３０，４０への命令の転送タイミングにクロックサイクル数の差違を反映させる。
例えば、クロック管理部３１が計数したクロックサイクル数が、クロック管理部４１が計数したクロックサイクル数より１クロック少ない場合には、演算部３０は、演算部４０より１クロック遅れている。そこで、ＦＴ制御部５１は、演算部４０に転送命令を送信してから１クロック経過した後に、演算部３０に同じ転送命令を送信する。
次に、本発明の実施形態に係るフォルトトレラントコンピュータ１００が行う同期制御処理を、図３のフローチャートを参照して詳細に説明する。
システムの同期リセット信号が解除されると、演算部３０，４０内のクロック管理部３１，４１は、クロックサイクル数の計数を開始する（ステップＳ１１０）。
クロック管理部３１，４１は、計数したクロックサイクル数の情報をＦＴ制御部５１に送信する（ステップＳ１２０）。
ＦＴ制御部５１は、クロック管理部３１，４１からそれぞれクロックサイクル数の情報を受信すると、それらのクロックサイクル数が一致しているか否かを判別する（ステップＳ１３０）。
クロックサイクル数が一致していないと判別された場合には（Ｓ１３０；ＮＯ）、ＦＴ制御部５１は、一致していない旨をＩＯ比較部５２に通知し、ＩＯ比較部５２は、その通知を受けると、演算部３０，４０より有効なＩＯ命令を受信したか否かを判別する（ステップＳ１４０）。
有効なＩＯ命令を受信していないと判別した場合には（Ｓ１４０；ＮＯ）、ＩＯ比較部５２は、その旨をＦＴ制御部５１に通知し、処理をステップＳ１８０に進める。
有効なＩＯ命令を受信したと判別した場合には（Ｓ１４０；ＹＥＳ）、ＩＯ比較部５２は、クロックサイクル数の差違を、演算部３０，４０からのＩＯ命令の受信及び比較のタイミングに反映させ（ステップＳ１５０）、演算部３０，４０からのＩＯ命令が一致するか否かを判別する（ステップＳ１６０）。
演算部３０，４０からのＩＯ命令が一致していないと判別した場合には（Ｓ１６０；ＮＯ）、ＩＯ比較部５２は、その旨をＦＴ制御部５１に通知し、処理をステップＳ１８０に進める。
演算部３０，４０からのＩＯ命令が一致したと判別した場合には（Ｓ１６０；ＹＥＳ）、ＩＯ比較部５２は、ＩＯ命令をＩＯデバイス６０に転送し（ステップＳ１７０）、ＩＯ命令を転送した旨をＦＴ制御部５１に通知し、処理をステップＳ１８０に進める。
ＩＯ比較部５２よりＩＯ命令が一致していない又は転送された旨の通知を受けると、ＦＴ制御部５１は、ＩＯデバイス６０より演算部３０，４０への有効な転送命令を受信したか否かを判別する（ステップＳ１８０）。
有効な転送命令を受信していないと判別した場合には（Ｓ１８０；ＮＯ）、ＦＴ制御部５１は、その旨をクロック管理部３１，４１に通知し、処理をステップＳ１２０に戻す。
有効な転送命令を受信したと判別した場合には（Ｓ１８０；ＹＥＳ）、ＦＴ制御部５１は、クロックサイクル数の差異に基づいて、転送タイミングを調整し、それぞれ異なるタイミングで演算部３０，４０に転送命令を転送し（ステップＳ１９０）、転送命令を転送した旨をクロック管理部３１，４１に通知し、処理をステップＳ１２０に戻す。
クロックサイクル数が一致していると判別された場合には（Ｓ１３０；ＹＥＳ）、ＦＴ制御部５１は、一致している旨をＩＯ比較部５２に通知し、ＩＯ比較部５２は、その通知を受けると、演算部３０，４０より有効なＩＯ命令を受信したか否かを判別する（ステップＳ２００）。
有効なＩＯ命令を受信していないと判別した場合には（Ｓ２００；ＮＯ）、ＩＯ比較部５２は、その旨をＦＴ制御部５１に通知し、処理をステップＳ２３０に進める。
有効なＩＯ命令を受信したと判別した場合には（Ｓ２００；ＹＥＳ）、ＩＯ比較部５２は、演算部３０，４０からのＩＯ命令が一致するか否かを判別する（ステップＳ２１０）。
演算部３０，４０からのＩＯ命令が一致していないと判別した場合には（Ｓ２１０；ＮＯ）、ＩＯ比較部５２は、その旨をＦＴ制御部５１に通知し、処理をステップＳ２３０に進める。
演算部３０，４０からのＩＯ命令が一致したと判別した場合には（Ｓ２１０；ＹＥＳ）、ＩＯ比較部５２は、ＩＯ命令をＩＯデバイス６０に転送し（ステップＳ２２０）、ＩＯ命令を転送した旨をＦＴ制御部５１に通知し、処理をステップＳ２３０に進める。
ＩＯ比較部５２よりＩＯ命令が一致していない又は転送された旨の通知を受けると、ＦＴ制御部５１は、ＩＯデバイス６０より演算部３０，４０への有効な転送命令を受信したか否かを判別する（ステップＳ２３０）。
有効な転送命令を受信していないと判別した場合には（Ｓ２３０；ＮＯ）、ＦＴ制御部５１は、その旨をクロック管理部３１，４１に通知し、処理をステップＳ１２０に戻す。
有効な転送命令を受信したと判別した場合には（Ｓ２３０；ＹＥＳ）、ＦＴ制御部５１は、同じタイミングで演算部３０，４０に転送命令を転送し（ステップＳ１９０）、転送命令を転送した旨をクロック管理部３１，４１に通知し、処理をステップＳ１２０に戻す。
このようにして、同期制御処理によれば、演算部３０，４０からのＩＯ命令の受信及び比較のタイミングの調整を行い、また、ＩＯデバイス６０から演算部３０，４０への命令の転送タイミングの調整を行うことで、簡便にクロックサイクル数の差異を補正し、同期動作を継続させることが出来る。
なお、本発明は上記実施形態に限定されず、種々の応用及び変形が可能である。
上記実施形態において、フォルトトレラントコンピュータ１００は、それぞれ二つの演算部及びクロック源を備えていたが、三つ以上の演算部及びクロック源を備えるようにして、三つ以上のシステムクロックのクロックサイクル数の差に基づいて、ＩＯ命令の比較タイミングと、ＩＯデバイスから演算部への命令の転送タイミングとを調整してもよい。
また、その他、具体的な細部構成等についても適宜変更可能である。
１０ クロック源
２０ クロック源
３０ 演算部
３１ クロック管理部
４０ 演算部
４１ クロック管理部
５０ 中間制御部
５１ ＦＴ制御部
５２ ＩＯ比較部
６０ ＩＯデバイス
１００ フォルトトレラントコンピュータ
２０ クロック源
３０ 演算部
３１ クロック管理部
４０ 演算部
４１ クロック管理部
５０ 中間制御部
５１ ＦＴ制御部
５２ ＩＯ比較部
６０ ＩＯデバイス
１００ フォルトトレラントコンピュータ
Claims (3)
- 独立した複数のクロック源と、当該複数のクロック源毎に接続され、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行い、同じＩＯ命令を発行する複数の演算部と、当該複数の演算部が入出力するデータを検証する中間制御部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成され、
前記演算部は、それぞれ、
前記クロック源から供給されたシステムクロックのクロックサイクル数を計数し、計数結果を前記中間制御部に送信するクロック管理部を備え、
前記中間制御部は、
前記複数の演算部がそれぞれ発行した複数のＩＯ命令を受信して比較し、一致するか否かを判別し、一致すると判別した場合に、当該ＩＯ命令を前記入出力部に供給するＩＯ比較部と、
複数の前記クロック管理部が送信した複数の計数結果を比較して、クロックサイクル数の差がある場合には、前記ＩＯ比較部が当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のＩＯ命令を受信して比較するように調整するＦＴ制御部と、を備え、
前記ＦＴ制御部は、
前記入出力部から前記演算部への転送命令を受信すると、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部毎に当該転送命令を配信する、
ことを特徴とするフォルトトレラントコンピュータ。 - 独立した複数のクロック源と、当該複数のクロック源毎に接続され、且つ、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行う複数の演算部と、当該複数の演算部が入出力するデータを検証する中間制御部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成されるフォルトトレラントコンピュータの同期制御方法であって、
前記複数の演算部が、前記クロック源それぞれから前記複数の演算部に供給された複数のシステムクロックのクロックサイクル数を計数する計数ステップと、
前記中間制御部が、前記計数ステップで計数した複数のシステムクロックのクロックサイクル数の差があるか否かを判別する判別ステップと、
前記中間制御部が、前記複数の演算部がそれぞれ発行した複数のＩＯ命令を比較して、一致するか否かを判別し、一致すると判別した場合に、当該ＩＯ命令を前記入出力部に供給する比較ステップと、
前記中間制御部が、前記判別ステップで前記クロックサイクル数の差がある場合には、前記比較ステップで当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のＩＯ命令を受信して比較するように調整する調整ステップと、
前記中間制御部が、前記入出力部が受信した前記演算部への転送命令を、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部に当該転送命令を配信する配信ステップと、を備える、
ことを特徴とする同期制御方法。 - 独立した複数のクロック源と、当該複数のクロック源毎に接続され、且つ、接続されたクロック源より供給されたシステムクロックに基づいて同じ演算を行う複数の演算部と、当該複数の演算部と他装置とのデータの送受信を制御する入出力部と、から構成されるフォルトトレラントコンピュータを、
前記クロック源それぞれから前記複数の演算部に供給された複数のシステムクロックのクロックサイクル数を計数する計数手段、
前記計数手段が計数した複数のシステムクロックのクロックサイクル数の差があるか否かを判別する判別手段、
前記複数の演算部がそれぞれ発行した複数のＩＯ命令を比較して、一致するか否かを判別し、一致すると判別した場合に、当該ＩＯ命令を前記入出力部に供給する比較手段、
前記判別手段が前記クロックサイクル数の差があると判別した場合には、前記比較手段が当該クロックサイクル数の差に基づいた異なるタイミングで前記複数のＩＯ命令を受信して比較するように調整する調整手段、
前記入出力部が受信した前記演算部への転送命令を、前記クロックサイクル数の差に基づいて、前記複数の演算部毎に異なったタイミングで、前記複数の演算部に配信する配信手段、
として機能させることを特徴とするプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008035938A JP5206009B2 (ja) | 2008-02-18 | 2008-02-18 | フォルトトレラントコンピュータ、同期制御方法、及びプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008035938A JP5206009B2 (ja) | 2008-02-18 | 2008-02-18 | フォルトトレラントコンピュータ、同期制御方法、及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009193504A JP2009193504A (ja) | 2009-08-27 |
| JP5206009B2 true JP5206009B2 (ja) | 2013-06-12 |
Family
ID=41075436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008035938A Expired - Fee Related JP5206009B2 (ja) | 2008-02-18 | 2008-02-18 | フォルトトレラントコンピュータ、同期制御方法、及びプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5206009B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5635815B2 (ja) * | 2010-06-14 | 2014-12-03 | 株式会社日立製作所 | コンピュータシステム及びその制御方法 |
| JP6197585B2 (ja) | 2013-11-01 | 2017-09-20 | 富士通株式会社 | 情報処理装置、及び、情報処理装置の制御方法 |
| DE112015007095B4 (de) | 2015-12-03 | 2018-11-22 | Mitsubishi Electric Corporation | Multiplexsystem |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU616213B2 (en) * | 1987-11-09 | 1991-10-24 | Tandem Computers Incorporated | Method and apparatus for synchronizing a plurality of processors |
| JPH0773059A (ja) * | 1993-03-02 | 1995-03-17 | Tandem Comput Inc | フォールトトレラント型コンピュータシステム |
| JPH086800A (ja) * | 1994-06-16 | 1996-01-12 | Toshiba Corp | データ処理装置及びマイクロプロセッサ |
| JPH08241217A (ja) * | 1995-03-07 | 1996-09-17 | Hitachi Ltd | 情報処理装置 |
| US6141769A (en) * | 1996-05-16 | 2000-10-31 | Resilience Corporation | Triple modular redundant computer system and associated method |
| JP2004046599A (ja) * | 2002-07-12 | 2004-02-12 | Nec Corp | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
| JP4161276B2 (ja) * | 2004-12-17 | 2008-10-08 | 日本電気株式会社 | フォルトトレラントコンピュータ装置およびその同期化方法 |
| JP4752552B2 (ja) * | 2006-03-15 | 2011-08-17 | 日本電気株式会社 | データ処理装置とその同期方法 |
-
2008
- 2008-02-18 JP JP2008035938A patent/JP5206009B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009193504A (ja) | 2009-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7996714B2 (en) | Systems and methods for redundancy management in fault tolerant computing | |
| US7340630B2 (en) | Multiprocessor system with interactive synchronization of local clocks | |
| JP2006229956A (ja) | 複数のオペレーショナルフライトプログラムの同期化 | |
| JP3965699B2 (ja) | 情報処理装置および情報処理方法 | |
| JP2007060400A (ja) | 通信タイミング制御方法および通信タイミング制御システム | |
| JP5206009B2 (ja) | フォルトトレラントコンピュータ、同期制御方法、及びプログラム | |
| CN107947888B (zh) | 一种基于网络通信的任务级同步方法 | |
| JP2015018315A (ja) | ストレージ制御装置、制御装置および制御プログラム | |
| JP6301752B2 (ja) | 情報サービス表示システムおよび時刻同期方法 | |
| JP6055019B2 (ja) | 複数のｃｐｕモジュールを備えるｐｌｃシステム及び制御方法 | |
| US20060047862A1 (en) | Automatic hardware data link initialization | |
| JP5866077B2 (ja) | 情報管理方法及びデバイス | |
| JP4752552B2 (ja) | データ処理装置とその同期方法 | |
| KR20170088267A (ko) | 멀티 스크린을 통해 출력되는 영상을 소프트웨어를 이용하여 동기화하기 위한 방법 및 그 장치 | |
| JP2007122410A (ja) | バス調停回路及びバス調停方法 | |
| JP2016157247A (ja) | 情報処理装置 | |
| JP2011123756A (ja) | 安全制御装置、及びその安全制御プログラム | |
| JP2017068353A (ja) | ユニット間での同期制御機能を有する数値制御システム | |
| TWI571712B (zh) | 多重容錯控制系統及其同步方法 | |
| JP2014157386A (ja) | データ処理システム | |
| US9703315B2 (en) | Transmission device and time synchronization method | |
| EP3647961A1 (en) | Arithmetic processing apparatus and control method of arithmetic processing apparatus | |
| JP2010118020A (ja) | リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム | |
| KR102622110B1 (ko) | 디바이스간 통신 데이터 동기화 방법 | |
| JP5604799B2 (ja) | フォールトトレラントコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5206009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |