JP5205098B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP5205098B2
JP5205098B2 JP2008083498A JP2008083498A JP5205098B2 JP 5205098 B2 JP5205098 B2 JP 5205098B2 JP 2008083498 A JP2008083498 A JP 2008083498A JP 2008083498 A JP2008083498 A JP 2008083498A JP 5205098 B2 JP5205098 B2 JP 5205098B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
layers
semiconductor light
dbr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008083498A
Other languages
English (en)
Other versions
JP2009239034A (ja
Inventor
寛郎 田崎
雅之 中野
進 辻川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2008083498A priority Critical patent/JP5205098B2/ja
Publication of JP2009239034A publication Critical patent/JP2009239034A/ja
Application granted granted Critical
Publication of JP5205098B2 publication Critical patent/JP5205098B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、半導体発光素子およびその製造方法に関するものであって、特に高光出力性能を有する半導体発光素子およびその製造方法に関する。
近年、LED(半導体発光素子)の用途の多様化と共に、LEDの光出力の向上が求められている。一般に、発光ダイオードの製造には、主にLPE(Liquid Phase Epitaxy:液相エピタキシャル)法やMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相成長)法が利用されているが、高光出力性能を得るために、活性層を超格子構造に形成し、活性層における内部量子効率を高めることが可能なMOCVD法を用いるのが有利であることが知られている。
また、LEDの光出力を向上させる方法として、LED中に、屈折率nの異なる複数の半導体層を発光波長λの1/4nの厚みで交互に積層して形成したDBR(分布ブラッグ反射器:Distributed Bragg Reflector)層を設ける技術が知られている。このようなDBR層を設けることにより、光の干渉効果を用いた高い反射率を得ることができる。
さらに、特許文献1には、LEDの側面を塩酸からなるエッチング液および硫酸と過酸化水素と水との混合物からなるエッチング液を用いてエッチングすることにより、ダイシングの際に発生するダイシング歪層を除去することで、発光輝度を向上させ、かつ、劣化の生じにくくすることができるGaP発光素子チップの表面処理方法が開示されている。
特開平4−354382号公報
また、特許文献2には、硫酸と過酸化水素と水との混合物からなるエッチング液を用いてLEDの側面のダイシング歪みを除去した後、フッ化水素酸からなるエッチング液を用いて、この側面を微細な凹凸を有する面となす処理を行うことにより、発光領域から発光した光の外部取り出し効率を大きくし、発光素子の発光出力を高くする方法が開示されている。
特開1994−151959号公報
これら特許文献1および2に記載された技術は、いずれもLPE法を用いて厚く形成されたAlGaAs系またはGaP系等のLEDに対しては、光出力向上に関して効果を奏するものである。しかしながら、MOCVD法を用いて、例えばGaAs基板上にAlGaInP系の薄膜を形成したようなLEDに関しては、上記エッチング液に対する基板と薄膜とのエッチング速度の違いから、薄く形成されたLEDの形状を維持できないという問題があった。
また、MOCVD法を用いて形成したLEDは、LPE法を用いて形成したLEDよりも薄く形成されるものであり、側面の表面積が小さいため、特許文献2に記載されたような凹凸を形成することによる効果は小さく、高光出力を得ることは難しいという問題があった。
本発明の目的は、DBR積層体を構成する2種類の層のうちの少なくとも一方の層の面積の適正化を図ることにより、高光出力性能を有することができる半導体発光素子およびその製造方法を提供することにある。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)基板の上面の側に、DBR積層体、下側クラッド層、活性層、上側クラッド層および第1電極層を有し、前記基板の下面の側に第2電極層を有する半導体発光素子において、前記DBR積層体は、第1層と、該第1層と屈折率の異なる第2層とを交互に複数層積層してなり、これら第1層および第2層のうち少なくとも一方の層が前記活性層の面積よりも小さい面積を有し、前記第1層の外径寸法と前記第2層の外径寸法とが異なることを特徴とする半導体発光素子。
(2)前記活性層の面積よりも小さい面積を有する前記層の外形寸法は、前記活性層の外形寸法の0.8以上1.0未満である上記(1)に記載の半導体発光素子。
(3)前記第1層および第2層がいずれもAl、Ga、In、As、Pのうちいずれかの組み合わせで構成される化合物半導体材料からなる上記(1)または(2)に記載の半導体発光素子。
(4)MOCVD法を用いて、基板の上面の側に、DBR積層体、下側クラッド層、活性層、上側クラッド層および第1電極層を順次形成する工程と、前記基板の下面の側に第2電極層を形成する工程とを有し、前記DBR積層体は、第1層と、該第1層と屈折率の異なる第2層とを交互に複数層積層して形成される半導体発光素子の製造方法において、前記DBR積層体を形成し、ダイシングした後に、前記DBR積層体を構成する第1層および第2層のうち少なくとも一方の層の周縁部に対して選択エッチングを施す工程を有することを特徴とする半導体発光素子の製造方法。
(5)前記選択エッチングは、前記第1層および第2層のうち少なくとも一方の層の外形寸法が、前記活性層の外形寸法の0.8以上1.0未満になるまで行う上記(4)に記載の半導体発光素子の製造方法。
(6)前記第1層および第2層がいずれもAl、Ga、In、As、Pのうちいずれかの組み合わせで構成される化合物半導体材料からなる請求項または上記(4)または(5)に記載の半導体発光素子の製造方法。
本発明の半導体発光素子は、第1層と、該第1層と屈折率の異なる第2層とを交互に複数層積層してなるDBR積層体を有し、これら第1層および第2層のうち少なくとも一方の層が活性層よりも小さい面積を有し、前記第1層の外径寸法と前記第2層の外径寸法とが異なることにより、光出力性能を向上させることができる。
また、本発明の半導体発光素子の製造方法は、高屈折材料からなる第1層と低屈折材料からなる第2層とを交互に複数層積層してDBR積層体を形成する工程を有し、ダイシングした後に、前記DBR積層体を形成する第1層および第2層のうち少なくとも一方の層の周縁部に対して選択エッチングを施す工程を有することによって、半導体発光素子の光出力性能を向上させることができる。
すなわち、本発明者らは、鋭意研究の結果、DBR積層体を形成する第1層および第2層のうち少なくとも一方の層が活性層よりも小さい面積を有することにより、(a)選択エッチングされたDBR積層体の周縁部に向かって放射された光が、多方向へ反射されるようになり、外部へ効果的に取り出されるようになり、(b)エッチングさせた周縁部(半導体層と空気層)のDBR構造の反射特性が高くなるということを見出したのである。
次に、本発明の半導導体発光素子の実施形態について図面を参照しながら説明する。図1は、この発明に従う半導体発光素子の断面構造を模式的に示したものである。
図1に示す発光素子1は、基板2の上面2aの側に、DBR積層体3、下側クラッド層4、活性層5、上側クラッド層6および第1電極層7を有し、前記基板2の下面2bの側に第2電極層8を有し、前記DBR積層体3は、第1層3aと、この第1層3aと屈折率の異なる第2層3bとを交互に複数層積層して構成されたものであり、このような構成を採用することにより、光取り出し効率を向上させ、活性層5における電流密度を増大させ、半導体発光素子1の光出力性能を向上させることを可能にしたものである。
前記基板2を構成する好適な材料としては、例えばGaAsが挙げられ、また、前記DBR積層体3を構成する前記第1層3aおよび第2層3bとしては、例えばAlP、InP、GaP、AlAs、GaAs、InAsが挙げられる他、これらの3元または4元の混晶組成により更に屈折率を変えることができる。具体的には、前記第1層が第2層に比べて高屈折率を持つ場合を例にすると、前記第1層3aとしては、例えば屈折率が3.2〜3.45である(AlxGa1-x)yIn1-yPが挙げられ、前記第2層3bとしては、例えば屈折率が3.0〜3.25である(AlxGa1-x)yIn1-yPが挙げられ、前記各層4〜6を構成する好適な材料としては、例えば下側クラッド層4をSe deped-Al0.48In0.52P、活性層5を(Al0.05Ga0.95)0.56In0.44P/Ga0.43In0.57Pからなる多重量子井戸、上側クラッド層6をMg deped-Al0.48In0.52Pとする場合が挙げられる。
また、前記基板2は、好適には100〜450μmの厚さを有し、前記DBR積層体3は、ブラッグ反射の条件となるd=λ/4n(λ:発光波長、n:自然数)にて厚さを構成することが好ましい。
前記活性層5よりも小さい面積を有する前記層の外形寸法W1は、前記活性層5の外形寸法W3の0.8以上1.0未満であるのが好ましい。ここで、「外形寸法」とは、半導体発光素子1の横断面における幅方向の長さのことをいう。前記活性層5よりも小さい面積を有する前記層の外形寸法W1が、前記活性層5の外形寸法W3以上となる場合(W1≧W3)には、活性層5における電流密度を十分に増大させることができず、また、光取り出し効率を十分に向上させることができない可能性がある。
一方、前記活性層5よりも小さい面積を有する前記層の外形寸法W1が、前記活性層5の外形寸法W3の0.8倍未満の場合には、LED外周部の機械的強度が低下し、薄く形成されたDBR積層体3および発光部の形状を維持できなくなる可能性がある。なお、図1は前記第1層3aと前記第2層3bのうち、前記第1層3aのみが前記活性層5よりも小さい面積を有する場合のみを示したものであるが、前記第2層3bのみが前記活性層5よりも小さい面積を有してもよいし、前記第1層3aおよび前記第2層3bがいずれも前記活性層5よりも小さい面積を有してもよいが、好適には、前記第1層3aと前記第2層3bのいずれか一方のみが前記活性層5よりも小さい面積を有するのが好ましい。DBR積層体3の側面の表面積が大きくなり、取り出し効率の向上効果が見込めるためである。
次に、本発明の半導体発光素子の製造方法の実施形態について図面を参照しながら説明する。図2〜5は、この発明に従う半導体発光素子の製造工程における一段階をそれぞれ示したものである。
図2に示すように、MOCVD法を用いて、基板2の上面2aの側に、DBR積層体3、下側クラッド層4、活性層5、上側クラッド層6を順次形成する。その後、図3に示すように、前記上側クラッド層6上に第1電極層7を、前記基板2の下面2bの側に第2電極層8を形成する。なお、前記上側クラッド層6の形成後、前記電極層の形成前に、研削・研磨工程により前記構造体の厚みを調整するのが好ましい。
前記第1電極層7は、前記上側クラッド層6の上に、例えばAuZn/Auなどの材料を蒸着法により蒸着した後、所定の熱処理により合金化して形成されるのが好ましい。前記第2電極層8は、前記基板2の下面2bの側に、例えばAuGe/Ni/Auなどの材料を蒸着法により蒸着した後、所定の熱処理により合金化して形成されるのが好ましい。さらには、前記第1電極層7の上に、パッド電極層を、例えばTi/Auなどの材料を蒸着法により蒸着する方が好ましい。なお電極の形状・サイズの形成に付いては、図4に示すように、フォトリソグラフィー法を用いて、第1電極層7の直径が例えば80〜150μmとなるようパターニングを行うのが好ましい。
前記構造体のダイシング・エキスパンド後に、前記DBR積層体3を構成する第1層3aおよび第2層3bのうち少なくとも一方の層の周縁部に対して所定の選択エッチングを施す。
図5に示すように、前記選択エッチングは、前記第1層3aおよび第2層3bのうち少なくとも一方の層の外形寸法W1が、前記活性層5の外形寸法W3の0.8以上1.0未満になるまで行うのが好ましい。前記選択エッチングが施された前記層の外形寸法W1が前記活性層5の外形寸法W3以上となる場合(W1≧W3)は、活性層5における電流密度を十分に増大させることができず、また、光取り出し効率も十分に向上させることができない可能性がある。一方、前記選択エッチングが施された前記層の外形寸法W1が前記活性層5の外形寸法W3の0.8倍未満の場合には、薄く形成されたLEDの形状を維持できなくなる可能性がある。
前記選択エッチングに用いられるエッチング液は、前記DBR積層体3を構成する前記第1層3aおよび前記第2層3bの材料に応じて好適な組成のエッチング液を用いることができ、前記DBR積層体3の材料が例えばAlGaInP系の場合には、NaOHaq(1mol/L):H(30%)=1:1の液組成を有するエッチング液を用いるのが好ましく、AlGaAs系の場合には、例えば、公知のNHOHおよびHを含むエッチング液を用いるのが好ましい。いずれの条件においても第1層3aと第2層3bとのエッチング量に相違が現れるため、結果として、図5に示すようなチップ形状になる。
なお、図1〜5に示した実施形態は一例であって、本発明はこの実施形態に限定されるものではない。
(実施例1)
GaAs基板(厚さ:350μm)の上面の側に、n−DBR積層体(総厚:1.0〜4.0μm)、n−下側クラッド層、i−活性層、p−上側クラッド層(3層の総厚:5〜10μm)をMOCVD法によりエピタキシャル成長させた後、研削・研磨工程において約200μmに厚みを調整した。なお、前記n−DBR積層体は、高屈折率を有する(Al0.05Ga0.95)0.515In0.485Pからなる第1層(膜厚:46.5nm)と低屈折率を有する(Al0.95Ga0.05)0.513In0.487Pからなる第2層(膜厚:49.4nm)とを交互に20.5層(合計1967.4nm)積層して形成した。
その後、GaAs基板の下面の側に、n−第2電極層(AuGe/Ni)を蒸着法により形成し、加熱炉において熱処理を施した。また、p−上側クラッド層上にp−電極層(AuZn/Au)を蒸着法により形成し、フォトリソグラフィー法を用いてパターニング(p面電極径Φ110μm)を行い、熱処理を施した。
次に、p−電極層上にp−パッド電極層(Ti/Au)を蒸着法により形成し、フォトリソグラフィー法を用いてパターニング(p面電極径Φ110μm)を行った。その後、ダイシング工程において一辺が250μmの正方形状のチップに切断し、エキスパンドを行った。
ダイシングした後、前記DBR積層体を構成する第1層および第2層のうちの高屈折率の第1層の周縁部に対して、室温条件で、NaOHaq(1mol/L):H(30%)=1:1(体積比)のエッチング液を用いて選択エッチングを1分間施した。
その後、銀ペーストを用いて、ステム上にマウントし、金ワイヤーで接続して半導体発光素子を作製した。
(実施例2)
選択エッチングを3分間施すこと以外は実施例1と同様の半導体発光素子を作製した。
(実施例3)
選択エッチングを5分間施すこと以外は実施例1と同様の半導体発光素子を作製した。
(実施例4)
選択エッチングを8分間施すこと以外は実施例1と同様の半導体発光素子を作製した。
(実施例5)
選択エッチングを15分間施すこと以外は実施例1と同様の半導体発光素子を作製した。
(比較例1)
選択エッチングを行わないこと以外は実施例1と同様の半導体発光素子を作製した。
上記実施例1〜5および比較例1の半導体発光素子に20mAの順方向電流を流した場合の光出力Po(mW)を測定した結果を表1に示す。また、図6に、表1に示すDBR積層体の第1層の外形寸法W1および活性層の外形寸法W3の差の半分と、電流20mA通電時の積分球による光出力Poとの関係を示すグラフを示す。エッチング量はSEMを用いて観察した。
Figure 0005205098
表1に示すように、実施例1〜5は比較例1に比べて光出力が向上していることが分かる。また図6に示すように、外形寸法差の半分が大きくなるほど光出力は向上し、外形寸法差の半分が10μmの実施例4では、比較例1に比べて25%の光出力向上が認められ、外形寸法差の半分が21.0umの実施例5では、比較例1に比べて32%の光出力向上が認められた。本実施例ではいずれも比較例と順方向電圧の値は変わらず、極めて大きな光取り出し効率の向上効果が認められた。
本発明は、第1層と、該第1層と屈折率の異なる第2層とを交互に複数層積層してなるDBR積層体を有し、これら第1層および第2層のうち少なくとも一方の層が活性層よりも小さい面積を有することにより、高光出力性能有する半導体発光素子を提供することができる。
また、本発明は、第1層と、該第1層と屈折率の異なる第2層とを交互に複数層積層してDBR積層体を形成する工程を有し、ダイシングした後に、前記DBR積層体を形成する第1層および第2層のうち少なくとも一方の層の周縁部に対して選択エッチングを施す工程を有することによって、高光出力性能を有する半導体発光素子の製造方法を提供することができる。
本発明に従う半導体発光素子の断面構造を示す模式図である。 本発明に従う半導体発光素子の製造工程における一段階を示す模式図である。 本発明に従う半導体発光素子の製造工程における一段階を示す模式図である。 本発明に従う半導体発光素子の製造工程における一段階を示す模式図である。 本発明に従う半導体発光素子の製造工程における一段階を示す模式図である。 DBR積層体の第1層の外形寸法W1および活性層の外形寸法W3の差の半分と、光出力Poとの関係を示すグラフである。
符号の説明
1 半導体発光素子
2 基板
2a 上面
2b 下面
3 DBR積層体
3a 第1層
3b 第2層
4 下側クラッド層
5 活性層
6 上側クラッド層
7 上側電極
8 下側電極
W1、W2、W3 外形寸法

Claims (6)

  1. 基板の上面の側に、DBR積層体、下側クラッド層、活性層、上側クラッド層および第1電極層を有し、前記基板の下面の側に第2電極層を有する半導体発光素子において、
    前記DBR積層体は、第1層と、該第1層と屈折率の異なる第2層とを交互に複数層積層してなり、これら第1層および第2層のうち少なくとも一方の層が前記活性層の面積よりも小さい面積を有し、前記第1層の外径寸法と前記第2層の外径寸法とが異なることを特徴とする半導体発光素子。
  2. 前記活性層の面積よりも小さい面積を有する前記層の外形寸法は、前記活性層の外形寸法の0.8以上1.0未満である請求項1に記載の半導体発光素子。
  3. 前記第1層および第2層がいずれもAl、Ga、In、As、Pのうちいずれかの組み合わせで構成される化合物半導体材料からなる請求項1または2に記載の半導体発光素子。
  4. MOCVD法を用いて、基板の上面の側に、DBR積層体、下側クラッド層、活性層、上側クラッド層および第1電極層を順次形成する工程と、前記基板の下面の側に第2電極層を形成する工程とを有し、前記DBR積層体は、第1層と、該第1層と屈折率の異なる第2層とを交互に複数層積層して形成される半導体発光素子の製造方法において、
    前記DBR積層体を形成し、ダイシングした後に、前記DBR積層体を構成する第1層および第2層のうち少なくとも一方の層の周縁部に対して選択エッチングを施す工程を有することを特徴とする半導体発光素子の製造方法。
  5. 前記選択エッチングは、前記第1層および第2層のうち少なくとも一方の層の外形寸法が、前記活性層の外形寸法の0.8以上1.0未満になるまで行う請求項4に記載の半導体発光素子の製造方法。
  6. 前記第1層および第2層がいずれもAl、Ga、In、As、Pのうちいずれかの組み合わせで構成される化合物半導体材料からなる請求項4または5に記載の半導体発光素子の製造方法。
JP2008083498A 2008-03-27 2008-03-27 半導体発光素子およびその製造方法 Active JP5205098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008083498A JP5205098B2 (ja) 2008-03-27 2008-03-27 半導体発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008083498A JP5205098B2 (ja) 2008-03-27 2008-03-27 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009239034A JP2009239034A (ja) 2009-10-15
JP5205098B2 true JP5205098B2 (ja) 2013-06-05

Family

ID=41252627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008083498A Active JP5205098B2 (ja) 2008-03-27 2008-03-27 半導体発光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP5205098B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5961557B2 (ja) 2010-01-27 2016-08-02 イェイル ユニヴァーシティ GaNデバイスのための導電率ベースの選択的エッチング及びその用途
KR101305793B1 (ko) * 2011-06-30 2013-09-06 한국광기술원 발광소자 및 이의 제조방법
US9583353B2 (en) 2012-06-28 2017-02-28 Yale University Lateral electrochemical etching of III-nitride materials for microfabrication
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
CN107078190B (zh) 2014-09-30 2020-09-08 耶鲁大学 用于GaN垂直微腔面发射激光器(VCSEL)的方法
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
EP3298624B1 (en) 2015-05-19 2023-04-19 Yale University A method and device concerning iii-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
JP6601243B2 (ja) * 2016-01-29 2019-11-06 日亜化学工業株式会社 発光素子及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4120600B2 (ja) * 2004-02-26 2008-07-16 信越半導体株式会社 発光素子の製造方法
JP2005311072A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 発光素子および照明装置

Also Published As

Publication number Publication date
JP2009239034A (ja) 2009-10-15

Similar Documents

Publication Publication Date Title
JP5205098B2 (ja) 半導体発光素子およびその製造方法
JP5521478B2 (ja) 窒化物半導体発光素子の製造方法及び窒化物半導体発光素子
US7745843B2 (en) Semiconductor light emitting device
JP6608352B2 (ja) 半導体発光素子およびその製造方法
JP5352248B2 (ja) 窒化物半導体発光素子およびその製造方法
JP6452651B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
KR20080087175A (ko) 반도체 발광 소자
KR102441461B1 (ko) 반도체 발광소자 및 그 제조방법
JP2009010215A (ja) 半導体発光素子
JP2007281037A (ja) 半導体発光素子及びその製造方法
WO2007097411A1 (ja) 2波長半導体発光装置及びその製造方法
JP6785331B2 (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
JP4831107B2 (ja) 半導体発光素子
JP2010251531A (ja) 半導体発光素子
JP5164641B2 (ja) 電流狭窄型半導体発光素子の製造方法
JP2007234707A (ja) 半導体発光素子
JP2010212401A (ja) 光半導体装置及びその製造方法
JP5277066B2 (ja) 半導体発光素子およびその製造方法
JP2006295057A (ja) 半導体発光素子およびその製法
WO2019189514A1 (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
KR101550200B1 (ko) Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법
JP5734250B2 (ja) 電流狭窄型半導体発光素子
JP4771142B2 (ja) 垂直共振器型発光ダイオード
WO2022130806A1 (ja) フォトニック結晶面発光レーザおよびその製造方法
KR101305793B1 (ko) 발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

R150 Certificate of patent or registration of utility model

Ref document number: 5205098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250