JP5204775B2 - ターボ符号の符号化装置及び方法 - Google Patents
ターボ符号の符号化装置及び方法 Download PDFInfo
- Publication number
- JP5204775B2 JP5204775B2 JP2009524554A JP2009524554A JP5204775B2 JP 5204775 B2 JP5204775 B2 JP 5204775B2 JP 2009524554 A JP2009524554 A JP 2009524554A JP 2009524554 A JP2009524554 A JP 2009524554A JP 5204775 B2 JP5204775 B2 JP 5204775B2
- Authority
- JP
- Japan
- Prior art keywords
- bit string
- arbitrary
- bit
- parity
- string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/353—Adaptation to the channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3994—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using state pinning or decision forcing, i.e. the decoded sequence is forced through a particular trellis state or a particular set of trellis states or a particular decoded symbol
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
本発明は、たとえば、以下も提供する。
(項目1)
任意ビット列を生成する任意ビット発生器;
情報ビット列と上記任意ビット列が独立的に入力されるインターリーバ;
上記情報ビット列と上記任意ビット列が独立的に入力されて第1のパリティビット列を生成する第1の構成符号器;及び、
上記インターリーバの出力を入力を受けて第2のパリティビット列を生成する第2の構成符号器を含むターボ符号の符号化装置。
(項目2)
項目1において、
上記任意ビット発生器は、上記任意ビット列を上記情報ビット列に対して独立的に生成するターボ符号の符号化装置。
(項目3)
項目1において、
上記第1の構成符号器と上記第2の構成符号器は、お互いに同じ構造の二重二進再帰的組織型畳み込み符号(duo−binary recursive systematic convolution code)であるターボ符号の符号化装置。
(項目4)
項目1において、
上記情報ビット列による組織ビット列、上記第1のパリティビット列、上記第2のパリティビット列を多重化する多重化器をさらに含むターボ符号の符号化装置。
(項目5)
項目4において、
上記組織ビット列には上記任意ビット列が含まれないターボ符号の符号化装置。
(項目6)
情報ビット列に独立的な任意ビット列を生成する段階;及び、
上記情報ビット列と上記任意ビット列を符号化してパリティビット列を生成する段階を含むターボ符号の符号化方法。
(項目7)
項目6において、
上記パリティビット列を生成する段階は、
上記情報ビット列と上記任意ビット列を符号化して第1のパリティビット列を生成する段階と、
上記情報ビット列と上記任意ビット列をインターリービングし、インターリービングされたビット列を符号化して第2のパリティビット列を生成する段階と、を含むターボ符号の符号化方法。
(項目8)
項目7において、
上記情報ビット列と上記任意ビット列は、独立的にインターリービングされるターボ符号の符号化方法。
110 CRCインコーダ
120 チャネルインコーダ
130 変調器
140 伝送回路
190、290 アンテナ
200 受信器
210 受信回路
220 復調器
230 チャネルデコーダ
300、400、500、700 符号化装置
310、410、510、710 任意ビット発生器
320、420、520、720 インターリーバ
330、430、530、730 第1の構成符号器
340、440、540、740 第2の構成符号器
350、750 多重化器
433a、433b、433c、443a、443b、443c 遅延器
436a、436b、436c、436d、446a、446b、446c、446d、モジュロ-2加算器
Y1、W1 第1のパリティビット列
Y2、W2 第2のパリティビット列
600 復号化装置
610 任意ビット挿入器
630 ターボデコーダ
650 任意ビット除去器
631、632 構成復号器
633、634 インターリーバ
635 デインターリーバ
650 任意ビット除去器
Claims (3)
- ターボ符号を用いて情報ビット列を符号化する装置であって、
前記装置は、
任意ビット列を生成するように構成された任意ビット発生器であって、前記任意ビット列の長さは、前記情報ビット列の長さと等しい、任意ビット発生器と、
インターリービングされた情報ビット列と、インターリービングされた任意ビット列とを生成するように構成されたインターリーバであって、前記インターリービングされた情報ビット列及び前記インターリービングされた任意ビット列は、前記情報ビット列及び前記任意ビット列をインターリービングすることによって生成される、インターリーバと、
前記情報ビット列及び前記任意ビット列から第1のパリティビット列を生成するように構成された第1の構成符号器と、
前記インターリービングされた情報ビット列及び前記インターリービングされた任意ビット列から第2のパリティビット列を生成するように構成された第2の構成符号器と、
前記情報ビット列、前記第1のパリティビット列及び前記第2のパリティビット列に関連した組織ビット列を生成するように構成された多重化器と
を含み、
前記第1の構成符号器は、前記情報ビット列及び前記任意ビット列を加算するモジュロ−2加算器を含み、
前記第2の構成符号器は、前記インターリービングされた情報ビット列及び前記インターリービングされた任意ビット列を加算するモジュロ−2加算器を含む、装置。 - 請求項1に記載の装置であって、
前記第1の構成符号器と前記第2の構成符号器は、二重二進再帰的組織型畳み込み符号の同一の構造を有する、装置。 - 請求項1に記載の装置であって、
前記組織ビット列は、前記情報ビット列のコピーである、装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060076990A KR101283862B1 (ko) | 2006-08-16 | 2006-08-16 | 터보 부호의 부호화 장치 및 방법 |
KR10-2006-0076990 | 2006-08-16 | ||
PCT/KR2007/003912 WO2008020712A1 (en) | 2006-08-16 | 2007-08-16 | Method and apparatus for turbo encoding |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010500841A JP2010500841A (ja) | 2010-01-07 |
JP5204775B2 true JP5204775B2 (ja) | 2013-06-05 |
Family
ID=39082218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009524554A Expired - Fee Related JP5204775B2 (ja) | 2006-08-16 | 2007-08-16 | ターボ符号の符号化装置及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8214727B2 (ja) |
EP (1) | EP2055009B1 (ja) |
JP (1) | JP5204775B2 (ja) |
KR (1) | KR101283862B1 (ja) |
CN (1) | CN101523734B (ja) |
WO (1) | WO2008020712A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008055139B4 (de) * | 2008-12-23 | 2010-12-09 | Secutanta Gmbh | Verfahren zum Empfangen eines Datenblocks |
CN101710850B (zh) * | 2008-12-26 | 2013-10-30 | 三星电子株式会社 | 卷积Turbo编码方法及实现编码方法的设备 |
US20110072117A1 (en) * | 2009-09-23 | 2011-03-24 | Rovi Technologies Corporation | Generating a Synthetic Table of Contents for a Volume by Using Statistical Analysis |
KR20110055410A (ko) * | 2009-11-18 | 2011-05-25 | 삼성전자주식회사 | 통신 시스템에서 데이터 송수신 방법 및 장치 |
WO2011062424A2 (en) | 2009-11-18 | 2011-05-26 | Samsung Electronics Co., Ltd. | Method and apparatus for transmitting and receiving data in a communication system |
US8386902B1 (en) * | 2009-12-16 | 2013-02-26 | Raytheon Company | Method and apparatus for rational puncturing of forward error correcting codes |
US8938663B2 (en) * | 2012-01-24 | 2015-01-20 | Broadcom Corporation | Modem architecture for joint source channel decoding |
US9053698B2 (en) | 2012-01-24 | 2015-06-09 | Broadcom Corporation | Jitter buffer enhanced joint source channel decoding |
US9037942B2 (en) | 2012-01-24 | 2015-05-19 | Broadcom Corporation | Modified joint source channel decoder |
KR101907943B1 (ko) | 2012-01-31 | 2018-12-19 | 삼성전자주식회사 | 통신 시스템에서 데이터 송/수신 장치 및 방법 |
US9130595B1 (en) | 2013-11-07 | 2015-09-08 | The United States Of America As Represented By The Secretary Of The Navy | System and method for acceleration effect correction using turbo-encoded data with cyclic redundancy check |
CN108111250A (zh) * | 2016-11-25 | 2018-06-01 | 晨星半导体股份有限公司 | 用于通信***中回旋码解码装置的解码方法及相关的判断模块 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2675971B1 (fr) * | 1991-04-23 | 1993-08-06 | France Telecom | Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants. |
CN1144377C (zh) * | 1998-04-18 | 2004-03-31 | 三星电子株式会社 | 信道编码装置 |
BR9906479B1 (pt) * | 1998-06-05 | 2013-01-22 | dispositivo de codificaÇço de canal, e, processo de codificaÇço de canal. | |
US6298463B1 (en) * | 1998-07-31 | 2001-10-02 | Nortel Networks Limited | Parallel concatenated convolutional coding |
CN1509093A (zh) * | 1998-08-06 | 2004-06-30 | ���ǵ�����ʽ���� | 通信***中的信道编码/解码 |
AU731794B2 (en) * | 1998-08-20 | 2001-04-05 | Samsung Electronics Co., Ltd. | Device and method for inserting previously known bits in input stage of channel encoder |
US6675348B1 (en) * | 1999-08-13 | 2004-01-06 | Hughes Electronics Corporation | Turbo-like forward error correction encoder and decoder with improved weight spectrum and reduced degradation in the waterfall performance region |
US6810502B2 (en) * | 2000-01-28 | 2004-10-26 | Conexant Systems, Inc. | Iteractive decoder employing multiple external code error checks to lower the error floor |
DE10008064B4 (de) * | 2000-02-22 | 2009-07-02 | Siemens Ag | Verfahren zum Anpassen der einem Turbo-Codierer zuzuführenden Datenblöcke und entsprechende Kommunikationsvorrichtung |
JP3673165B2 (ja) * | 2000-11-28 | 2005-07-20 | シャープ株式会社 | デジタル伝送システム、符号化装置、復号装置、および当該デジタル伝送システムにおけるデータ処理方法 |
KR100464360B1 (ko) * | 2001-03-30 | 2005-01-03 | 삼성전자주식회사 | 고속 패킷 데이터 전송 이동통신시스템에서 패킷 데이터채널에 대한 효율적인 에너지 분배 장치 및 방법 |
US7051261B1 (en) * | 2002-10-29 | 2006-05-23 | Lattice Semiconductor Corporation | Turbo encoder with reduced processing delay |
KR100770902B1 (ko) | 2004-01-20 | 2007-10-26 | 삼성전자주식회사 | 고속 무선 데이터 시스템을 위한 가변 부호율의 오류 정정부호 생성 및 복호 장치 및 방법 |
KR100896684B1 (ko) * | 2004-01-27 | 2009-05-14 | 삼성전자주식회사 | 수신 성능이 향상된 디지털 방송 송수신 시스템 및 그의신호처리방법 |
US7490282B2 (en) * | 2004-11-04 | 2009-02-10 | Intel Corporation | Method and apparatus of turbo encoder |
WO2006062296A2 (en) * | 2004-12-11 | 2006-06-15 | Electronics And Telecommunications Research Institute | Encoding system using a non-binary turbo code and an encoding method thereof |
JP4717072B2 (ja) * | 2005-08-12 | 2011-07-06 | 富士通株式会社 | 送信装置 |
US8601355B2 (en) * | 2008-05-28 | 2013-12-03 | Texas Instruments Incorporated | System and method for determining parity bit soft information at a turbo decoder output |
-
2006
- 2006-08-16 KR KR1020060076990A patent/KR101283862B1/ko not_active IP Right Cessation
-
2007
- 2007-08-16 US US12/377,841 patent/US8214727B2/en active Active
- 2007-08-16 CN CN2007800375918A patent/CN101523734B/zh not_active Expired - Fee Related
- 2007-08-16 EP EP07807983.7A patent/EP2055009B1/en not_active Not-in-force
- 2007-08-16 JP JP2009524554A patent/JP5204775B2/ja not_active Expired - Fee Related
- 2007-08-16 WO PCT/KR2007/003912 patent/WO2008020712A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP2055009A4 (en) | 2010-06-09 |
US20100199145A1 (en) | 2010-08-05 |
EP2055009A1 (en) | 2009-05-06 |
JP2010500841A (ja) | 2010-01-07 |
EP2055009B1 (en) | 2013-10-16 |
WO2008020712A1 (en) | 2008-02-21 |
KR20080015547A (ko) | 2008-02-20 |
US8214727B2 (en) | 2012-07-03 |
CN101523734A (zh) | 2009-09-02 |
CN101523734B (zh) | 2012-12-26 |
KR101283862B1 (ko) | 2013-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5204775B2 (ja) | ターボ符号の符号化装置及び方法 | |
US10574390B2 (en) | Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems | |
JP6096922B2 (ja) | チェック・イレギュラ非システマチックiraコードのエンコーディングおよびデコーディングのシステムおよび方法 | |
JP3349114B2 (ja) | 誤り訂正符号化装置及び復号装置 | |
US20110022925A1 (en) | Turbo Coding for Upstream and Downstream Transmission in Cable Systems | |
JP2002530007A (ja) | 遠隔通信システムにおいて高品質伝送を提供するための方法および装置 | |
KR20100127174A (ko) | 인코더, 디코더, 인코딩 및 디코딩 방법 | |
Bhargava et al. | Coding theory and its applications in communication systems | |
Riediger et al. | Application of Reed-Solomon codes with erasure decoding to type-II hybrid ARQ transmission | |
Aadil et al. | Reusable IP core for forward error correcting codes | |
Al-Moliki et al. | Concatenated RS-convolutional codes for cooperative wireless communication | |
Xu et al. | Iterative decoding for geran mbms |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121004 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |