JP5200130B2 - Manufacturing method of wafer level CSP - Google Patents
Manufacturing method of wafer level CSP Download PDFInfo
- Publication number
- JP5200130B2 JP5200130B2 JP2011062223A JP2011062223A JP5200130B2 JP 5200130 B2 JP5200130 B2 JP 5200130B2 JP 2011062223 A JP2011062223 A JP 2011062223A JP 2011062223 A JP2011062223 A JP 2011062223A JP 5200130 B2 JP5200130 B2 JP 5200130B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- recess
- electrode pad
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は半導体素子を収納する小型パッケージの製造方法に関するものである。 The present invention relates to a method for manufacturing a small package for housing a semiconductor element.
携帯電話、デジタルカメラなど電子携帯機器は、小型、軽量化のニーズが高く、電子機器を構成する電子部品は、より小さく、より薄く、より軽いものが要求される。現在、小型携帯電子機器において、BGA、CSPといった小型パッケージが適用されており、今後、ベアチップ実装あるいはウエハレベルで組立が可能なチップスケールの超小型パッケージが導入されることが予想される。特に、ウエハレベルで形成されるCSP(チップサイズパッケージ、またはチップスケールパッケージ)は、従来のBGA、CSPよりも小さく、ベアチップよりも取り扱いが容易であるため、次世代のパッケージとして注目される。 Electronic mobile devices such as mobile phones and digital cameras are highly demanded for miniaturization and weight reduction, and electronic components constituting the electronic devices are required to be smaller, thinner and lighter. Currently, small packages such as BGA and CSP are applied to small portable electronic devices, and it is expected that chip-scale ultra-small packages that can be assembled on the bare chip or at the wafer level will be introduced in the future. In particular, a CSP (chip size package or chip scale package) formed at a wafer level is attracting attention as a next-generation package because it is smaller than conventional BGA and CSP and easier to handle than a bare chip.
代表的なウエハレベルCSPの断面構造を図8に示す。その製造方法は、次に示すプロセスで製造される。ウエハプロセスが終了した半導体基板15をバックグラインドで500μm程度まで研削し、半導体基板15上にポリイミドなどの保護膜17を形成し、電極パッド16およびその他の必要部分を開口させる。次に銅の再配線層18をメッキ法によって形成し、電極をアレイ状に再配置する。外部接続用の電極を形成するためメッキ法で銅ポスト19を形成し、次に、モールド樹脂20を封止する。最後に基板実装用のバンプ電極21をボールマウンターもしくはスクリーン印刷で形成する。従来は、以上の方法で、ウエハレベルのCSPの製造が行なわれてきた。
A sectional structure of a typical wafer level CSP is shown in FIG. The manufacturing method is manufactured by the following process. The
しかし、前記ウエハレベルCSPにおいては、外部接続用の電極を形成するために、銅のポストを形成させる必要がある。銅ポストは、バンプ電極または実装基板と接続するためポスト面は完全に銅を露出させる必要があるが、銅ポストは、メッキ形成されるためポストの高さのバラツキが生じ、ポスト上面にモールド樹脂が付着し半田ボールとの接合信頼性が低下する問題が生じる。また、ポストの高さのバラツキを吸収するためには、モールド装置のトランスファ圧力を高精度にし、さらに特殊フィルムを使用する必要があり、パッケージの製造コストが高くなってしまうという問題が生じる。さらに、銅ポストがモールド樹脂の流動抵抗となり樹脂がウエハ面上に均一に拡がらず、樹脂の未充填が生じ、組立歩留りが低下する問題を引き起こす。 However, in the wafer level CSP, it is necessary to form a copper post in order to form an electrode for external connection. Since the copper post is connected to the bump electrode or the mounting substrate, the post surface must be completely exposed to copper, but the copper post is plated, resulting in variations in the height of the post. This causes a problem that the bonding reliability with the solder ball is lowered. Further, in order to absorb the variation in post height, it is necessary to increase the transfer pressure of the molding apparatus with high accuracy and to use a special film, resulting in a problem that the manufacturing cost of the package becomes high. Furthermore, the copper post becomes the flow resistance of the mold resin, and the resin does not spread uniformly on the wafer surface, causing the problem that the resin is not filled and the assembly yield is lowered.
また、基板接合用のバンプ電極はモールド樹脂封止側の銅ポスト上に形成するためバンプ電極の形成は、電解メッキ法が使用できず、ボールマウントあるいはスクリーン印刷法により行われる。そのため、100μm以下の狭ピッチバンプ電極の形成は困難になる。 Further, since the bump electrode for substrate bonding is formed on the copper post on the mold resin sealing side, the bump electrode cannot be formed by electrolytic plating, but is performed by ball mounting or screen printing. Therefore, it becomes difficult to form a narrow pitch bump electrode of 100 μm or less.
本発明のウエハレベルCSPは、基板接合用の電極をウエハ裏面に形成し、銅ポストを使用しない構造である。また、基板実装用の電極がモールド封止面にないため、上記課題をすべて解消することができる。 The wafer level CSP of the present invention has a structure in which an electrode for substrate bonding is formed on the back surface of a wafer and a copper post is not used. Moreover, since there are no substrate mounting electrodes on the mold sealing surface, all of the above problems can be solved.
本発明のウエハレベルCSPは、ウエハ裏面側に基板実装用の電極を有し、その構造は、スクライブライン上の特定箇所に形成したスルーホールの側面を利用して、ウエハ表裏間の電気接合をとることで実現する。スルーホールはシリコン基板のスクライブライン上をハーフエッチングして凹部を形成した後に裏面研磨することで形成される。 The wafer level CSP of the present invention has a substrate mounting electrode on the back side of the wafer, and the structure is such that electrical bonding between the front and back of the wafer is performed using the side surface of the through hole formed at a specific location on the scribe line. It is realized by taking. The through hole is formed by half-etching the scribe line of the silicon substrate to form a recess and then polishing the back surface.
本発明のウエハレベルCSPは、外部接続用の電極を形成するための銅のポストを形成する必要がなく、ポストのバラツキを吸収させるためのモールド装置の改良、特殊フィルムの使用する必要がなくなり、パッケージの製造コストが低くできる。銅ポストがないためモールド樹脂が流動抵抗を受けずにウエハ面上に均一に拡がるため、樹脂の未充填が生じず、組立歩留りが向上する。また、基板接合用のバンプはモールド樹脂封止面側にないため、 半田ボールマウント、スクリーン印刷法のほか電解メッキ法によるバンプ形成ができ、100μm以下の狭ピッチバンプ電極の形成が可能になる。 The wafer level CSP of the present invention does not require the formation of a copper post for forming an electrode for external connection, improves the molding apparatus to absorb post variations, and eliminates the need to use a special film. The manufacturing cost of the package can be reduced. Since there is no copper post, the mold resin spreads uniformly on the wafer surface without receiving flow resistance, so that the resin is not filled and assembly yield is improved. In addition, since there are no bumps for substrate bonding on the mold resin sealing surface side, bumps can be formed by electrolytic plating as well as solder ball mount and screen printing, and a narrow pitch bump electrode of 100 μm or less can be formed.
次に、本発明の実施例を、図面を参照しながら説明する。図1は、本発明の第1実施例を表した上面図で、図2から図4は断面図である。第1実施例のウエハレベルCSPの構造を図面を参照しながら説明する。 Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a top view showing a first embodiment of the present invention, and FIGS. 2 to 4 are sectional views. The structure of the wafer level CSP of the first embodiment will be described with reference to the drawings.
パッケージ組立に用いられる半導体回路形成後のウエハは、図2(a)に示すように、半導体基板1に電極パッド2が形成され、電極パット2の上層にチッ化シリコンなどの保護膜3が電極パッド2およびスクライブライン4上を除く部分に形成した形態とする。
As shown in FIG. 2A, the wafer after the formation of the semiconductor circuit used for package assembly has an
第1の工程は、図2(b)に示すようにスクライブラインエリアの特定箇所にハーフエッチング箇所5を選択的にウエットエッチングし、約50〜100μm深さの凹部を形成する。
In the first step, as shown in FIG. 2B, the
次に図2(c)に示すようにポリイミドなどの絶縁膜6をウエハ全面に形成し、図2(d)に示すように電極パッド2およびスクライブライン上のハーフエッチング箇所5を選択的に開口する。このときに凹部の底面の絶縁膜は除去するが、凹部の側面には絶縁膜が残るようにする。
Next, as shown in FIG. 2C, an
次に、2000Å〜5000Å厚さの銅をスパッタリングにより成膜した後、図3(a)に示すようにレジスト7を所望形状にパターニングし、図3(b)に示す厚さ約20〜50μm程度の銅、アルミなどの金属配線層8をメッキ法によって形成し、そして、レジスト7を除去してから、その上層に必要に応じて、ポリイミドなどの絶縁層9を全面に形成させる。
Next, after forming a copper film having a thickness of 2000 to 5000 mm by sputtering, the
次に図3(c)に示すように半導体回路の保護、パッケージのハンドリング、放熱性などを向上させる目的でトランスファモールドあるいはポッティングなどで厚さ30μm〜100μm程度のモールド樹脂10を半導体回路側全面に封止する。
Next, as shown in FIG. 3C, a
次に、図3(d)に示すようにシリコン基板1を実装用途に従い、厚さ20μm〜200μmにバックグラインドする。バックグラインドにより金属配線8のうちハーフエッチング箇所5の凹部に埋め込まれた部分の端面が裏面側に露出する。
Next, as shown in FIG. 3D, the silicon substrate 1 is back-ground to a thickness of 20 μm to 200 μm according to the mounting application. Due to the back grinding, the end surface of the portion of the
次に図4(a)に示すように、半導体基板1の研削面にポリイミドなどの絶縁膜11を成膜した後、所望形状にパターニングする図4(b)。次に、銅などの金属膜をウエハ裏面全面にスパッタなどの方法で成膜した後、レジストをパターニングし、図4(c)に示すように厚さ10〜50μm程度の電極パッド12を半導体基板1の裏面の所望の位置にメッキなどの方法で形成する。そして、電極パッドのパターニングに用いたレジストは除去する。
Next, as shown in FIG. 4A, after an
最後に、図5に示すようにスクライブラインの中心をスクライブ幅の50%程度の切りしろでダイシングしパッケージを個片にする。上述の方法で、半導体基板1の裏面に実装用の電極パッド12を有するウエハレベルのパッケージを提供することができる。
Finally, as shown in FIG. 5, the center of the scribe line is diced at a cutting margin of about 50% of the scribe width to divide the package into individual pieces. By the above-described method, a wafer level package having the
次に、本発明の第二の実施例について説明する。図6は、本発明の第2実施例を表した断面図である。半導体基板1の表面の一部に電極パッド2を形成し、電極パッド2の周囲に保護膜3と、保護膜3の上に絶縁膜6が形成され、最上層に絶縁膜9が形成されている。そして半導体基板1の裏面の一部に、絶縁膜11と電極パッドが形成されている。図6に示すように、第2の実施例は、モールド樹脂封止を行なわない構造のため、パッケージの厚さを100μm以下にすることができ、ICカードなど用途に対応することができる。
Next, a second embodiment of the present invention will be described. FIG. 6 is a sectional view showing a second embodiment of the present invention. An
次に、本発明の第3の実施例について説明する。図7は、本発明の第3の実施例を表した断面図である。図7に示すように、第3の実施例は、ウエハ裏面の実装用電極パッドにボールマウント法、スクリーン印刷法ほか電界メッキ法によってバンプ電極13が形成できるため、100μm以下の狭ピッチのバンプ形成を可能にする。この時は、ウエハ裏面に形成した絶縁膜をエラストマなどの緩衝材14を代替えに使用すると実装基板とバンプ間の応力を吸収し、実装時の信頼性が向上する。
Next, a third embodiment of the present invention will be described. FIG. 7 is a sectional view showing a third embodiment of the present invention. As shown in FIG. 7, in the third embodiment, bump
1 半導体基板
2 電極パッド
3 保護膜
4 スクライブエリア
5 ハーフエッチング箇所
6 絶縁膜
7 レジスト
8 金属配線層
9 絶縁層
10 モールド樹脂
11 絶縁膜
12 電極パッド
13 バンプ電極
14 緩衝材
15 半導体基板
16 電極パッド
17 保護膜
18 再配線層
19 銅ポスト
20 モールド樹脂
21 バンプ電極
DESCRIPTION OF SYMBOLS 1
Claims (4)
用意された前記半導体ウエハのスクライブライン内の特定箇所を選択的にハーフエッチングし、底面と側面を有する凹部を形成する工程と、
第1の絶縁膜を前記凹部が形成された前記半導体ウエハの全面に形成した後、前記凹部の側面には前記第1の絶縁膜を残し、前記第1の電極パッド上と前記凹部の底面に形成された前記第1の絶縁膜を除去し開口する工程と、
前記第1の電極パッド上と前記凹部の底面に形成された前記第1の絶縁膜が除去された前記半導体ウエハの表面に、第1のレジストを定められた形状にパターニングした後、前記第1の電極パッドから前記凹部を覆う金属配線層を形成し、その後前記第1のレジストを除去する工程と、
前記金属配線層を覆う絶縁層を前記半導体ウエハの全面に形成する工程と、
前記絶縁層を形成した後に、前記凹部の前記底面から前記金属配線層を露出させるとともに前記半導体ウエハの半導体基板が所望の厚さになるよう裏面側から研削する工程と、
研削された前記半導体基板の裏面の定められた領域に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜を覆う金属膜を前記半導体基板の前記裏面の全面に成膜し、パターニングされた第2のレジストにより実装用の第2の電極パッドを前記第2の絶縁膜の表面に形成し、その後前記第2のレジストを除去する工程と、
前記スクライブラインの中央をダイシングし個片化する工程と、からなるウエハレベルCSPの製造方法。 Preparing a semiconductor wafer provided with a plurality of semiconductor circuits each having a first electrode pad;
The specific location of the scribe line was prepared the semiconductor wafer is selectively half-etching, and a step that forms the shape of the recess having a bottom and side surfaces,
After forming the first insulating film on the entire surface of the semiconductor wafer in which the recess is formed, the first insulating film is left on the side surface of the recess, and is formed on the first electrode pad and on the bottom surface of the recess. Removing and opening the formed first insulating film;
After patterning a first resist into a predetermined shape on the surface of the semiconductor wafer from which the first insulating film formed on the first electrode pad and on the bottom surface of the recess is removed, the first resist is patterned. Forming a metal wiring layer covering the recess from the electrode pad , and then removing the first resist ;
Forming an insulating layer covering the metal wiring layer on the entire surface of the semiconductor wafer;
After forming the insulating layer, exposing the metal wiring layer from the bottom surface of the recess and grinding from the back side so that the semiconductor substrate of the semiconductor wafer has a desired thickness;
Forming a second insulating film in a predetermined region on the back surface of the ground semiconductor substrate;
A metal film covering the second insulating film is formed on the entire back surface of the semiconductor substrate, and a second electrode pad for mounting is formed on the surface of the second insulating film by a patterned second resist. Forming and then removing the second resist ;
A method of manufacturing a wafer level CSP, comprising: a step of dicing and dividing the center of the scribe line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011062223A JP5200130B2 (en) | 2011-03-22 | 2011-03-22 | Manufacturing method of wafer level CSP |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011062223A JP5200130B2 (en) | 2011-03-22 | 2011-03-22 | Manufacturing method of wafer level CSP |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001057277A Division JP4921645B2 (en) | 2001-03-01 | 2001-03-01 | Wafer level CSP |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011135098A JP2011135098A (en) | 2011-07-07 |
JP5200130B2 true JP5200130B2 (en) | 2013-05-15 |
Family
ID=44347415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011062223A Expired - Fee Related JP5200130B2 (en) | 2011-03-22 | 2011-03-22 | Manufacturing method of wafer level CSP |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5200130B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5312638B2 (en) | 2011-06-17 | 2013-10-09 | キヤノン株式会社 | Process cartridge, electrophotographic image forming apparatus, and process cartridge assembling method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648684A (en) * | 1995-07-26 | 1997-07-15 | International Business Machines Corporation | Endcap chip with conductive, monolithic L-connect for multichip stack |
JPH10135270A (en) * | 1996-10-31 | 1998-05-22 | Casio Comput Co Ltd | Semiconductor device and manufacture thereof |
JPH11251316A (en) * | 1998-03-02 | 1999-09-17 | Toshiba Corp | Manufacture of multi-chip semiconductor device |
JP2000105987A (en) * | 1998-09-28 | 2000-04-11 | Kenwood Corp | Md recording/reproducing device |
KR100315030B1 (en) * | 1998-12-29 | 2002-04-24 | 박종섭 | Manufacturing method of semiconductor package |
JP2002198463A (en) * | 2000-12-26 | 2002-07-12 | Canon Inc | Chip size package and its manufacturing method |
-
2011
- 2011-03-22 JP JP2011062223A patent/JP5200130B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011135098A (en) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9165878B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
TWI357643B (en) | Wafer level package with die receiving through-hol | |
JP5215605B2 (en) | Manufacturing method of semiconductor device | |
US20220384288A1 (en) | Semiconductor package and method of fabricating the same | |
TWI387077B (en) | Chip rearrangement package structure and the method thereof | |
KR100660604B1 (en) | Devices and packages using thin metal | |
US20080136004A1 (en) | Multi-chip package structure and method of forming the same | |
KR101538573B1 (en) | Manufacturing method of semiconductor device and semiconductor device thereof | |
JP2008258621A (en) | Semiconductor device package structure and formation method thereof | |
KR20130129058A (en) | Packaging with interposer frame | |
US9548220B2 (en) | Method of fabricating semiconductor package having an interposer structure | |
JP2006203079A (en) | Semiconductor device and method for manufacturing the same | |
JP6125209B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20140081858A (en) | Package assembly including a semiconductor substrate with stress relief structure | |
JP2008258604A (en) | Semiconductor device package having multi-chips with side-by-side configuration and manufacturing method thereof | |
US9142523B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6213554B2 (en) | Semiconductor device | |
US9576873B2 (en) | Integrated circuit packaging system with routable trace and method of manufacture thereof | |
JP2008211125A (en) | Semiconductor device and its manufacturing method | |
US11721654B2 (en) | Ultra-thin multichip power devices | |
JP2016136613A (en) | Semiconductor device manufacturing method and semiconductor device | |
JP4887170B2 (en) | Manufacturing method of semiconductor device | |
JP4921645B2 (en) | Wafer level CSP | |
JP5200130B2 (en) | Manufacturing method of wafer level CSP | |
US20070281393A1 (en) | Method of forming a trace embedded package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5200130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |