JP5197474B2

JP5197474B2 - Method for manufacturing silicon carbide semiconductor device

Info

Publication number: JP5197474B2
Application number: JP2009100778A
Authority: JP
Inventors: 壮之古橋; 寿一谷岡; 友勝渡辺; 昌之今泉
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-04-17
Filing date: 2009-04-17
Publication date: 2013-05-15
Anticipated expiration: 2029-04-17
Also published as: JP2010251589A

Description

本発明は、炭化珪素半導体装置の製造方法に関し、特に、二酸化珪素／炭化珪素界面の界面準位密度を低減する炭化珪素半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a silicon carbide semiconductor device, and more particularly to a method for manufacturing a silicon carbide semiconductor device that reduces the interface state density at the silicon dioxide / silicon carbide interface.

炭化珪素(ＳｉＣ)は珪素と同様に、熱酸化により二酸化珪素(ＳｉＯ₂)膜を形成することができる。炭化珪素は優れた物性値を持ち、高耐圧、低損失なパワーデバイスの実現を可能にする。しかしながら、炭化珪素／二酸化珪素界面には伝導帯に近い多くの界面準位が存在する。この伝導帯に近い界面準位により、ＭＯＳＦＥＴ（MOS field effect transistor）のチャネル移動度はバルク中の電子移動度に比べて極めて小さくなり、オン抵抗値が理想的な値よりも高くなる。 Similar to silicon, silicon carbide (SiC) can form a silicon dioxide (SiO ₂ ) film by thermal oxidation. Silicon carbide has excellent physical properties and enables the realization of a power device with high breakdown voltage and low loss. However, there are many interface states close to the conduction band at the silicon carbide / silicon dioxide interface. Due to the interface state close to the conduction band, the channel mobility of a MOSFET (MOS field effect transistor) becomes extremely smaller than the electron mobility in the bulk, and the on-resistance value becomes higher than an ideal value.

そこで、界面準位を不活性化するために、一酸化窒素(ＮＯ)や一酸化二窒素(Ｎ₂Ｏ)などの窒素酸化物ガス雰囲気中やアンモニア(ＮＨ₃)ガス雰囲気中での熱処理が行われるが、その中でも一酸化窒素ガスによる酸窒化処理が効果的である。 Therefore, in order to inactivate the interface states, heat treatment in a nitrogen oxide gas atmosphere such as nitric oxide (NO) or dinitrogen monoxide (N ₂ O) or in an ammonia (NH ₃ ) gas atmosphere is performed. Of these, oxynitriding with nitrogen monoxide gas is effective.

この一酸化窒素ガス雰囲気での熱処理法は、炭化珪素基板上に二酸化珪素膜を形成した後、生成したカーボンクラスタを一酸化窒素ガスに含まれる窒素原子によって、電気的に不活性化、もしく大気中に外方拡散するというものである。 In this heat treatment method in a nitrogen monoxide gas atmosphere, after a silicon dioxide film is formed on a silicon carbide substrate, the generated carbon clusters are electrically inactivated by nitrogen atoms contained in the nitrogen monoxide gas. It diffuses out into the atmosphere.

しかしながら、一酸化窒素ガスは高温になるほど分解しやすく、２ＮＯ→Ｎ₂＋Ｏ₂の反応によって発生する酸素が炭化珪素を酸化し、新たに界面準位を生じる可能性がある。また、酸素が界面欠陥の不活性化に寄与する窒素と結合し、酸化膜外へと拡散することにより、界面欠陥が再び活性化することが考えられる。すなわち、酸窒化処理中には一酸化窒素ガスによる窒化と同時に酸素が窒化を妨げ、窒化効率を低下させるものと考えられる。 However, nitric oxide gas is easily decomposed as the temperature rises, and oxygen generated by the reaction of 2NO → N ₂ + O ₂ may oxidize silicon carbide to newly generate an interface state. Further, it is conceivable that the interface defect is activated again when oxygen is combined with nitrogen contributing to the inactivation of the interface defect and diffuses out of the oxide film. In other words, during the oxynitriding process, it is considered that oxygen simultaneously prevents nitriding with nitrogen monoxide gas and reduces nitriding efficiency.

効率的な酸窒化処理を行うには、一酸化窒素ガスの分解を抑制し、酸素に対する一酸化窒素の比をできるだけ大きくすることが好ましい。この比を増加させる手段として、特許文献１では、不活性ガスと一酸化窒素ガスとの混合ガス雰囲気中で熱処理を行う手法が開示されている。この方法では、一酸化窒素ガスが１００％の場合に比べて、ガス中に含まれる酸素量が減少し、酸素による酸化の進行が減少するとされている。 In order to perform an efficient oxynitriding treatment, it is preferable to suppress decomposition of nitric oxide gas and to increase the ratio of nitric oxide to oxygen as much as possible. As means for increasing this ratio, Patent Document 1 discloses a method of performing heat treatment in a mixed gas atmosphere of an inert gas and nitric oxide gas. In this method, the amount of oxygen contained in the gas is reduced and the progress of oxidation by oxygen is reduced as compared with the case where the nitrogen monoxide gas is 100%.

特開２００５−１０９３９６号公報JP 2005-109396 A

以上説明したように、従来の、炭化珪素半導体装置の製造方法では、界面準位の大幅な低減や信頼性に優れた界面の形成を実現することが難しかった。 As described above, in the conventional method for manufacturing a silicon carbide semiconductor device, it has been difficult to realize a significant reduction in interface states and formation of an interface with excellent reliability.

本発明は上記のような問題点を解消するためになされたものであり、二酸化珪素層を有する炭化珪素半導体装置において、量産性に優れた実用的なプロセスを用いて、炭化珪素基板と二酸化珪素膜との間の界面準位を大幅に低減することができ、デバイスとしての信頼性と電気特性が優れた炭化珪素半導体装置を提供することを目的とする。 The present invention has been made to solve the above-described problems. In a silicon carbide semiconductor device having a silicon dioxide layer, a silicon carbide substrate and silicon dioxide are produced using a practical process with excellent mass productivity. An object of the present invention is to provide a silicon carbide semiconductor device capable of greatly reducing the interface state between the film and having excellent device reliability and electrical characteristics.

本発明に係る請求項１記載の炭化珪素半導体装置の製造方法は、炭化珪素層を備える炭化珪素半導体装置の製造方法であって、炭化珪素層に接するように二酸化珪素膜を形成する工程(ａ)と、前記二酸化珪素膜上に、該二酸化珪素膜中よりも膜中での酸素の拡散に要するエネルギーが高い酸化防止絶縁膜を形成する工程(ｂ)と、前記酸化防止絶縁膜を形成した後、窒素酸化物ガスを含んだ雰囲気中で熱処理して、前記二酸化珪素膜と前記炭化珪素層との界面を窒化する工程(ｃ)と、前記工程(ｃ)の後に、前記酸化防止絶縁膜を除去する工程（ｄ）とを備え、前記工程(ｂ)において、前記酸化防止絶縁膜は、酸窒化珪素、窒化珪素、酸化アルミニウム、酸化クロム、酸化チタニウム、酸化ジルコニウムおよび酸化タンタルから選択される何れかの絶縁物で構成される。 A method for manufacturing a silicon carbide semiconductor device according to claim 1 of the present invention is a method for manufacturing a silicon carbide semiconductor device including a silicon carbide layer, wherein the step of forming a silicon dioxide film in contact with the silicon carbide layer (a And (b) forming an antioxidant insulating film having a higher energy required for oxygen diffusion in the film than in the silicon dioxide film, and forming the antioxidant insulating film on the silicon dioxide film. A step (c) of nitriding the interface between the silicon dioxide film and the silicon carbide layer by heat treatment in an atmosphere containing a nitrogen oxide gas; and the antioxidant insulating film after the step (c). In the step (b) , the antioxidant insulating film is selected from silicon oxynitride, silicon nitride, aluminum oxide, chromium oxide, titanium oxide, zirconium oxide, and tantalum oxide. Either It is constructed at the edge thereof.

本発明に係る請求項１記載の炭化珪素半導体装置の製造方法によれば、二酸化珪素膜上に、該二酸化珪素膜中よりも膜中での酸素の拡散に要するエネルギーが高い酸化防止絶縁膜を形成し、窒素酸化物ガスを含んだ雰囲気中で熱処理するので、酸化防止絶縁膜を設けずに窒化する場合に比べて、窒化処理中の新たな酸化が抑制され、界面準位密度をさらに低減することができる。また、工程(ｃ)の後に、酸化防止絶縁膜を除去する工程（ｄ）を備えるので、酸化防止絶縁膜が二酸化珪素膜上に存在することによるＭＯＳＦＥＴの閾値電圧やゲート耐圧が影響を受けることを防止できる。
According to the method for manufacturing a silicon carbide semiconductor device according to claim 1 of the present invention, an antioxidant insulating film having a higher energy required for diffusion of oxygen in the film than on the silicon dioxide film is formed on the silicon dioxide film. Since it is formed and heat-treated in an atmosphere containing nitrogen oxide gas, new oxidation during nitriding is suppressed and interface state density is further reduced compared to nitriding without an anti-oxidation insulating film can do. Further, since the step (d) for removing the anti-oxidation insulating film is provided after the step (c), the threshold voltage of the MOSFET and the gate withstand voltage due to the presence of the anti-oxidation insulating film on the silicon dioxide film are affected. Can be prevented.

本発明に係る実施の形態１の炭化珪素半導体装置の製造方法で形成されたＭＯＳＦＥＴの構成を示す断面図である。It is sectional drawing which shows the structure of MOSFET formed with the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 酸窒化珪素膜および二酸化珪素積層膜中での酸素の拡散に要するエネルギーを説明する図である。It is a figure explaining the energy required for the diffusion of oxygen in a silicon oxynitride film and a silicon dioxide laminated film. 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態１の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 1 which concerns on this invention. 本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention. 本発明に係る実施の形態２の炭化珪素半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the silicon carbide semiconductor device of Embodiment 2 which concerns on this invention.

＜実施の形態１＞
図１は、本発明の実施の形態１に係る炭化珪素半導体装置の製造方法によって製造されるＭＯＳＦＥＴ（MOS field effect transistor）１００の断面構造を示す図である。 <Embodiment 1>
FIG. 1 is a diagram showing a cross-sectional structure of a MOSFET (MOS field effect transistor) 100 manufactured by the method for manufacturing a silicon carbide semiconductor device according to the first embodiment of the present invention.

なお、「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と称す）においては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。 The term “MOS” has been used for a metal / oxide / semiconductor laminated structure in the past, and is an acronym for Metal-Oxide-Semiconductor. However, in particular, in a field effect transistor having a MOS structure (hereinafter, simply referred to as “MOS transistor”), materials for a gate insulating film and a gate electrode have been improved from the viewpoint of recent integration and improvement of a manufacturing process.

例えばＭＯＳトランジスタにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。 For example, in a MOS transistor, polycrystalline silicon has been adopted instead of metal as a material of a gate electrode mainly from the viewpoint of forming a source / drain in a self-aligned manner. From the viewpoint of improving electrical characteristics, a material having a high dielectric constant is adopted as a material for the gate insulating film, but the material is not necessarily limited to an oxide.

従って「ＭＯＳ」という用語は必ずしも金属／酸化物／半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。すなわち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有する。 Therefore, the term “MOS” is not necessarily limited to the metal / oxide / semiconductor stacked structure, and is not presumed in this specification. That is, in view of the common general knowledge, “MOS” is not only an abbreviation derived from the word source, but also has a meaning including widely a laminated structure of a conductor / insulator / semiconductor.

図１に示すようにＭＯＳＦＥＴ１００は、第１導電型の炭化珪素基板１の主面上に形成される第１導電型の炭化珪素エピタキシャル層で構成されたドリフト層２（炭化珪素層）と、このドリフト層２の上層部に、所定の深さで互いに間隔を開けて形成される第２導電型の２つのベース領域３ａと、２つのベース領域３ａのそれぞれの表面内に、ベース領域３ａよりも浅く形成された第１導電型のソース領域４ａと、２つのソース領域４ａ間に跨るように形成され、２つのソース領域４ａ、ベース領域３ａおよびドリフト層２に接するゲート酸化膜５と、ゲート酸化膜５上に形成された酸化防止絶縁膜６とを備えている。ここで、炭化珪素基板１、ドリフト層２、ベース領域３ａおよびソース領域４ａを炭化珪素基体１０と呼称する。 As shown in FIG. 1, MOSFET 100 includes a drift layer 2 (silicon carbide layer) composed of a first conductivity type silicon carbide epitaxial layer formed on a main surface of a first conductivity type silicon carbide substrate 1, and this Two base regions 3a of the second conductivity type formed in the upper layer portion of the drift layer 2 at a predetermined depth and spaced from each other, and in the respective surfaces of the two base regions 3a, than the base region 3a A shallow first-conductivity-type source region 4a, a gate oxide film 5 formed so as to straddle between the two source regions 4a, and in contact with the two source regions 4a, the base region 3a, and the drift layer 2; And an antioxidant insulating film 6 formed on the film 5. Here, silicon carbide substrate 1, drift layer 2, base region 3 a and source region 4 a are referred to as silicon carbide substrate 10.

また、２つのソース領域４ａ上にはそれぞれソース電極８ａが接するように形成され、酸化防止絶縁膜６上にはゲート電極７が形成され、また、炭化珪素基板１のドリフト層２が形成された主面とは反対側の主面上にはドレイン電極９が形成されている。ここで、ゲート電極７は、酸化防止絶縁膜６上において、２つのベース領域３ａおよびドリフト層２の上方を覆うとともに、２つのソース領域４ａのそれぞれの端縁部の上方にまで延在するように形成されている。 Further, the source electrode 8a is formed on the two source regions 4a, the gate electrode 7 is formed on the antioxidant insulating film 6, and the drift layer 2 of the silicon carbide substrate 1 is formed. A drain electrode 9 is formed on the main surface opposite to the main surface. Here, the gate electrode 7 covers the upper side of the two base regions 3a and the drift layer 2 on the antioxidant insulating film 6 and extends to the upper side of the respective edge portions of the two source regions 4a. Is formed.

このような構成を有するＭＯＳＦＥＴ１００においては、ゲート電極７に所定の電圧が印加されると、このゲート電極７直下のベース領域３ａの表面内に反転チャネル層が形成され、２つのソース領域４ａとドリフト層２との間に電荷の流れる経路が形成される。 In the MOSFET 100 having such a configuration, when a predetermined voltage is applied to the gate electrode 7, an inversion channel layer is formed in the surface of the base region 3a immediately below the gate electrode 7, and the two source regions 4a and the drift are formed. A path through which charges flow is formed between the layer 2.

ＭＯＳＦＥＴ１００がｎチャネル型である場合、多数キャリアは電子であり、ソース領域４ａからドリフト層２へ流れ込む電子は、ドレイン電極９に印加される電圧により形成される電界の作用を受けてドリフト層２および炭化珪素基板１を介してドレイン電極９に到達する。従って、ゲート電極７に電圧を印加して反転チャネル層を形成することで、ドレイン電極９からソース電極８ａに電流が流れることになる。 When MOSFET 100 is an n-channel type, majority carriers are electrons, and electrons flowing from source region 4a to drift layer 2 are subjected to the action of an electric field formed by a voltage applied to drain electrode 9, and drift layer 2 and The drain electrode 9 is reached through the silicon carbide substrate 1. Therefore, by applying a voltage to the gate electrode 7 to form the inversion channel layer, a current flows from the drain electrode 9 to the source electrode 8a.

一方、ＭＯＳＦＥＴ１００がｐチャネル型である場合、多数キャリアが正孔の場合には、ドレイン電極９から注入される正孔が、ドリフト層２を介してベース領域３ａに到達し、次いで、ゲート電極７に所定の電圧が印加されることでベース領域３ａ表面内に形成された反転チャネル層を介してソース電極８ａの電位に従ってソース領域４ａに流れ込む。これにより、電流がドレイン電極９からソース電極８ａに流れることになる。 On the other hand, when MOSFET 100 is a p-channel type, when majority carriers are holes, holes injected from drain electrode 9 reach base region 3a via drift layer 2, and then gate electrode 7 A predetermined voltage is applied to the source region 4a according to the potential of the source electrode 8a through the inversion channel layer formed in the surface of the base region 3a. As a result, a current flows from the drain electrode 9 to the source electrode 8a.

次に、製造工程を順に示す図２〜図１３を用いてＭＯＳＦＥＴ１００の製造方法について説明する。 Next, a method for manufacturing MOSFET 100 will be described with reference to FIGS.

まず、図２に示す工程において、第１導電型の炭化珪素基板１上に、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法を用いたエピタキシャル結晶成長により第１導電型の炭化珪素エピタキシャル層を形成してドリフト層２とする。 First, in the step shown in FIG. 2, a first conductivity type silicon carbide epitaxial layer is formed on a first conductivity type silicon carbide substrate 1 by epitaxial crystal growth using a chemical vapor deposition (CVD) method. The drift layer 2 is formed.

炭化珪素基板１の面方位としては（０００１）面、（０００−１）面、（１１−２０）面などを用いることができる。また、この炭化珪素基板１のポリタイプとしては、４Ｈ、６Ｈ、および３Ｃの何れかを用いることができる。 As the plane orientation of silicon carbide substrate 1, (0001) plane, (000-1) plane, (11-20) plane, or the like can be used. As the polytype of silicon carbide substrate 1, any of 4H, 6H, and 3C can be used.

また、ドリフト層２の厚さは、５〜５０μｍ程度であれば良く、不純物濃度は１×１０¹⁵〜１×１０¹⁸ｃｍ^-3程度であれば良い。 The thickness of the drift layer 2 may be about 5 to 50 μm, and the impurity concentration may be about 1 × 10 ¹⁵ to 1 × 10 ¹⁸ cm ⁻³ .

上述の条件でドリフト層２を形成することにより、数１００Ｖ〜３ｋＶ以上の耐圧を有する縦型高耐圧ＭＯＳＦＥＴを実現することができる。 By forming the drift layer 2 under the above conditions, a vertical high voltage MOSFET having a withstand voltage of several hundred V to 3 kV or more can be realized.

次に、図３に示す工程において、ドリフト層２上に、後にベース領域３ａとなる領域が露出するように開口部を有するマスクＲＭ１を、写真製版技術を用いて形成する。このマスクＲＭ１は、レジスト材、二酸化珪素および窒化珪素を単独で、あるいは組み合わせて構成され、不純物注入阻止マスクとして使用される。 Next, in the step shown in FIG. 3, a mask RM1 having an opening is formed on the drift layer 2 so as to expose a region that will later become the base region 3a by using a photoengraving technique. This mask RM1 is composed of a resist material, silicon dioxide and silicon nitride alone or in combination, and is used as an impurity implantation blocking mask.

マスクＲＭ１の形成後、マスクＲＭ１の上方から第２導電型の不純物をイオン注入し、一対のベース領域３ａを形成する。 After the formation of the mask RM1, ions of a second conductivity type are ion-implanted from above the mask RM1, thereby forming a pair of base regions 3a.

ここで、ＭＯＳＦＥＴ１００をｎチャネル型とする場合、ベース領域３ａに導入される第２導電型の不純物としては、ボロン（Ｂ）またはアルミニウム（Ａｌ）が使用可能であり、またｐチャネル型とする場合は、第２導電型の不純物として、リン（Ｐ）または窒素（Ｎ）を使用可能である。 Here, when the MOSFET 100 is an n-channel type, boron (B) or aluminum (Al) can be used as the second conductivity type impurity introduced into the base region 3a, and the p-channel type is used. Can use phosphorus (P) or nitrogen (N) as the second conductivity type impurity.

ベース領域３ａの深さは、ドリフト層２の厚さを超えないことが要求され、その深さとしては、例えば０．５〜３μｍとする。 The depth of the base region 3a is required not to exceed the thickness of the drift layer 2, and the depth is, for example, 0.5 to 3 μm.

また、ベース領域３ａの第２導電型の不純物濃度は、ドリフト層２における第１導電型の不純物濃度を超える濃度に設定し、例えば１×１０¹⁷〜１×１０¹⁹ｃｍ^-3とする。 The impurity concentration of the second conductivity type in the base region 3a is set to a concentration exceeding the impurity concentration of the first conductivity type in the drift layer 2, for example, 1 × 10 ¹⁷ to 1 × 10 ¹⁹ cm ⁻³ .

次に、マスクＲＭ１を除去した後、図４に示す工程において、後にソース領域４ａとなるベース領域３ａの一部領域が露出するように開口部を有するマスクＲＭ２を、写真製版技術を用いて形成する。このマスクＲＭ２は、レジスト材、二酸化珪素および窒化珪素を単独で、あるいは組み合わせて構成され、不純物注入阻止マスクとして使用される。 Next, after removing the mask RM1, in the step shown in FIG. 4, a mask RM2 having an opening is formed using a photoengraving technique so that a partial region of the base region 3a that will later become the source region 4a is exposed. To do. This mask RM2 is composed of a resist material, silicon dioxide and silicon nitride alone or in combination, and is used as an impurity implantation blocking mask.

マスクＲＭ２の形成後、マスクＲＭ２の上方から第１導電型の不純物をイオン注入し、２つのベース領域３ａのそれぞれの表面内にソース領域４ａを形成して炭化珪素基体１０を得る。 After the formation of mask RM2, impurities of the first conductivity type are ion-implanted from above mask RM2 to form source region 4a in the respective surfaces of two base regions 3a to obtain silicon carbide substrate 10.

ここで、ＭＯＳＦＥＴ１００をｎチャネル型とする場合、ソース領域４ａに導入される第１導電型の不純物としては、リン（Ｐ）または窒素（Ｎ）などを使用することができ、また、ｐチャネル型とする場合は、ボロン（Ｂ）またはアルミニウム（Ａｌ）などを使用することができる。 Here, when the MOSFET 100 is an n-channel type, phosphorus (P), nitrogen (N), or the like can be used as the first conductivity type impurity introduced into the source region 4a. In this case, boron (B), aluminum (Al), or the like can be used.

ソース領域４ａの深さは、ベース領域３ａの深さよりも浅く設定され、ソース領域４ａの第１導電型の不純物濃度は、例えば１×１０¹⁸〜１×１０²¹ｃｍ^-3程度であれば良い。 The depth of the source region 4a is set to be shallower than the depth of the base region 3a, and the impurity concentration of the first conductivity type of the source region 4a may be, for example, about 1 × 10 ¹⁸ to 1 × 10 ²¹ cm ^−3. .

次に、マスクＲＭ２を除去した後、基体１０を熱処理装置を用いて、炭化珪素基体１０を例えば１３００〜１９００℃の高温条件下で、例えば３０秒〜１時間程度熱処理を行うことにより、イオン注入された不純物の電気的な活性化を行う。 Next, after removing the mask RM2, the silicon substrate 10 is subjected to heat treatment under a high temperature condition of, for example, 1300 to 1900 ° C., for example, for about 30 seconds to 1 hour by using a heat treatment apparatus, thereby performing ion implantation. The activated impurities are electrically activated.

次に、図５に示す工程において、炭化珪素基体１０を、例えば水（Ｈ₂Ｏ）を含んだ水蒸気雰囲気中で加熱することにより炭化珪素基体１０表面を熱酸化する。これにより、炭化珪素基体１０の表面に、平均厚さが、約４０ｎｍの二酸化珪素膜５１を形成する。この熱酸化時の酸化温度は１０００℃以上であり、好ましくは１１００℃以上１３００℃以下である。なお、二酸化珪素膜５１は、大気中や酸素ガス雰囲気中での熱酸化により形成しても良い。これらの方法を採用することで、耐圧の優れたゲート酸化膜５を得ることができる。 Next, in the step shown in FIG. 5, the surface of the silicon carbide substrate 10 is thermally oxidized by heating the silicon carbide substrate 10 in, for example, a water vapor atmosphere containing water (H ₂ O). Thereby, a silicon dioxide film 51 having an average thickness of about 40 nm is formed on the surface of silicon carbide substrate 10. The oxidation temperature during the thermal oxidation is 1000 ° C. or higher, preferably 1100 ° C. or higher and 1300 ° C. or lower. Note that the silicon dioxide film 51 may be formed by thermal oxidation in the air or in an oxygen gas atmosphere. By adopting these methods, the gate oxide film 5 having an excellent breakdown voltage can be obtained.

また、二酸化珪素膜５１は、ＣＶＤ法を用いて堆積する方法を採っても良い。この方法を採用することで、炭化珪素と二酸化珪素界面での炭素量を低減することができる。 Further, the silicon dioxide film 51 may be deposited using a CVD method. By adopting this method, the amount of carbon at the silicon carbide / silicon dioxide interface can be reduced.

二酸化珪素膜５１の形成後、図６に示す工程において、化学的気相成長炉（ＣＶＤ炉）内に炭化珪素基体１０を導入し、ＣＶＤ法により、二酸化珪素膜５１上に酸窒化珪素（Ｓｉ_xＯＮ_y）膜６１を形成する。 After the formation of the silicon dioxide film 51, in the step shown in FIG. 6, the silicon carbide substrate 10 is introduced into a chemical vapor deposition furnace (CVD furnace), and silicon oxynitride (Si) is formed on the silicon dioxide film 51 by the CVD method. _x ON _y ) film 61 is formed.

この酸窒化珪素膜６１の膜厚は、酸化防止の観点からは十分に厚いほうが良いが、一酸化窒素が二酸化珪素膜５１まで到達しないことや、ＭＯＳＦＥＴ１００の閾値電圧が酸窒化珪素膜６１の厚さに影響を受けることなどを考慮して、１〜５０ｎｍとすることが望ましい。
The thickness of the silicon oxynitride film 61 is preferably sufficiently thick from the viewpoint of preventing oxidation. However, nitrogen monoxide does not reach the silicon dioxide film 51, and the threshold voltage of the MOSFET 100 is the thickness of the silicon oxynitride film 61 . In consideration of being affected by the thickness, the thickness is preferably 1 to 50 nm.

なお、ＣＶＤ法による酸窒化珪素膜６１の形成に使用される材料ガスについては、珪素源として、例えば、シラン、ジクロロシラン、四塩化珪素などを用いることができる。また、窒素源として、例えば、窒素（Ｎ、Ｎ₂）、アンモニアを用いることができ、材料ガスの分解には、熱励起、プラズマ励起、光励起などの方法を用いることができる。 For the material gas used for forming the silicon oxynitride film 61 by the CVD method, for example, silane, dichlorosilane, silicon tetrachloride, or the like can be used as a silicon source. Further, as the nitrogen source, for example, nitrogen (N, N ₂ ) or ammonia can be used, and the material gas can be decomposed by a method such as thermal excitation, plasma excitation, or photoexcitation.

また酸窒化珪素膜６１を形成する代わりに、二酸化珪素より酸素が拡散しにくい窒化珪素（ＳｉＮ）、酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化クロム（Ｃｒ₂Ｏ₃）、酸化チタニウム（ＴｉＯ₂）、酸化ジルコニウム（ＺｒＯ₂）および酸化タンタル（Ｔａ₂Ｏ₅）の何れかによって絶縁膜を形成しても良い。 Further, instead of forming the silicon oxynitride film 61, silicon nitride (SiN), aluminum oxide (Al ₂ O ₃ ), chromium oxide (Cr ₂ O ₃ ), titanium oxide (TiO ₂ ), in which oxygen is less diffused than silicon dioxide. The insulating film may be formed of any one of zirconium oxide (ZrO ₂ ) and tantalum oxide (Ta ₂ O ₅ ).

酸窒化珪素膜６１の形成後、ＣＶＤ炉内を降温し、降温後に炭化珪素基体１０をＣＶＤ炉から取り出し、酸窒化珪素膜６１が堆積された炭化珪素基体１０を窒化処理反応炉に導入する。そして、窒化処理反応炉を昇温し、炉内が所定の処理温度に到達した時点で、この炉内を、一酸化窒素ガスまたは一酸化二窒素ガス雰囲気で置換し、この窒素酸化物ガス雰囲気および処理温度を所定の時間（条件により１０分〜１０時間）維持することにより、図７に示す窒化処理を行う。 After the formation of the silicon oxynitride film 61, the temperature in the CVD furnace is lowered. After the temperature is lowered, the silicon carbide substrate 10 is taken out from the CVD furnace, and the silicon carbide substrate 10 on which the silicon oxynitride film 61 is deposited is introduced into the nitriding treatment reactor. Then, the temperature of the nitriding reaction furnace is raised, and when the inside of the furnace reaches a predetermined processing temperature, the inside of the furnace is replaced with a nitrogen monoxide gas or dinitrogen monoxide gas atmosphere. The nitriding treatment shown in FIG. 7 is performed by maintaining the processing temperature for a predetermined time (10 minutes to 10 hours depending on conditions).

この窒化処理反応炉内における窒化処理のためのガスについては、上述したガス以外に、窒素、アルゴン、ヘリウムまたはクリプトンなどの不活性ガスで希釈した一酸化窒素ガスまたは一酸化二窒素ガスを用いても良く、また一酸化窒素ガスと一酸化二窒素ガスとを混合して用いても良い。これらのガスを使用することで、窒化を効率的に進めることができる。 As a gas for nitriding treatment in the nitriding reactor, nitrogen monoxide gas or dinitrogen monoxide gas diluted with an inert gas such as nitrogen, argon, helium or krypton is used in addition to the above-described gas. Alternatively, a mixture of nitrogen monoxide gas and nitrous oxide gas may be used. By using these gases, nitriding can be efficiently advanced.

また、窒化処理温度としては、９００℃〜１４５０℃が望ましい。これは、９００℃以下の低温では、窒化速度が非常に遅く、窒素原子による界面準位の不活性化がほとんど進行しないためである。また、１４５０℃以上の高温条件下では、一酸化窒素または一酸化二窒素中の分解により生じる酸素による熱酸化が進行し、新たな界面準位が増加するためである。 The nitriding temperature is desirably 900 ° C. to 1450 ° C. This is because, at a low temperature of 900 ° C. or lower, the nitriding rate is very slow, and the inactivation of interface states by nitrogen atoms hardly proceeds. Further, under high temperature conditions of 1450 ° C. or higher, thermal oxidation by oxygen generated by decomposition in nitrogen monoxide or dinitrogen monoxide proceeds, and a new interface state increases.

この窒化処理により、二酸化珪素と炭化珪素との界面の界面準位を低減できる。この効果について、図７におけるドリフト層２、二酸化珪素膜５１および酸窒化珪素膜６１の積層部分"Ａ"の詳細を示す図８を用いてさらに説明する。 By this nitriding treatment, the interface state at the interface between silicon dioxide and silicon carbide can be reduced. This effect will be further described with reference to FIG. 8 showing details of the stacked portion “A” of the drift layer 2, the silicon dioxide film 51 and the silicon oxynitride film 61 in FIG. 7.

図８に示されるように、ドリフト層２と二酸化珪素膜５１との間には、炭化珪素／二酸化珪素界面ＳＦが形成されている。 As shown in FIG. 8, a silicon carbide / silicon dioxide interface SF is formed between drift layer 2 and silicon dioxide film 51.

ここで、二酸化珪素膜５１中では、酸素の拡散に要する活性化エネルギーは１．２４ｅＶであり、界面準位の不活性化のための窒化に必要な活性化エネルギー（Ｅａ）は２．３ｅＶである。 Here, in the silicon dioxide film 51, the activation energy required for oxygen diffusion is 1.24 eV, and the activation energy (Ea) required for nitridation for inactivating the interface state is 2.3 eV. is there.

この活性化エネルギーを熱エネルギーから得ることで、酸素は二酸化珪素膜５１中を十分に拡散することができ、二酸化珪素／炭化珪素界面ＳＦでは新たな酸化が進む。一方、酸窒化珪素膜６１中では酸素の拡散速度が低く抑えられ、その拡散に要する活性化エネルギーは３．６７ｅＶである。 By obtaining this activation energy from thermal energy, oxygen can sufficiently diffuse through the silicon dioxide film 51, and new oxidation proceeds at the silicon dioxide / silicon carbide interface SF. On the other hand, the diffusion rate of oxygen is kept low in the silicon oxynitride film 61, and the activation energy required for the diffusion is 3.67 eV.

このように、酸窒化珪素膜６１中では酸素の拡散に要する活性化エネルギーが大きいので、界面の窒化に必要な活性化エネルギー（２．３ｅＶ）を確保したとしても、二酸化珪素／炭化珪素界面ＳＦでの酸化を抑制することができる。すなわち、例えば一酸化窒素ガスが高温下で窒素（Ｎ₂）と酸素（Ｏ₂）とに分解した場合、酸窒化珪素膜６１が存在しないと、酸素は二酸化珪素膜５１中を拡散しやすいので、分解で生じた酸素がドリフト層２に達し、炭化珪素を酸化して新たに界面準位を生じるが、二酸化珪素膜５１上が酸窒化珪素膜６１で覆われていると、界面の窒化に必要な活性化エネルギーを窒素に与えた場合でも、そのエネルギーでは酸素は酸窒化珪素膜６１中を十分に拡散することができない。従って、分解で生じた酸素が酸窒化珪素膜６１を通過してドリフト層２に達することが抑制されるので、二酸化珪素／炭化珪素界面ＳＦでの酸化を抑制することができる。 Thus, since the activation energy required for oxygen diffusion is large in the silicon oxynitride film 61, even if the activation energy (2.3 eV) necessary for nitriding the interface is ensured, the silicon dioxide / silicon carbide interface SF. Oxidation can be suppressed. That is, for example, when nitrogen monoxide gas decomposes into nitrogen (N ₂ ) and oxygen (O ₂ ) at a high temperature, oxygen easily diffuses in the silicon dioxide film 51 if the silicon oxynitride film 61 is not present. The oxygen generated by the decomposition reaches the drift layer 2 and oxidizes silicon carbide to newly generate an interface state. However, if the silicon dioxide film 51 is covered with the silicon oxynitride film 61, the interface is nitrided. Even when necessary activation energy is applied to nitrogen, oxygen cannot sufficiently diffuse in the silicon oxynitride film 61 with the energy. Therefore, oxygen generated by decomposition is prevented from passing through the silicon oxynitride film 61 and reaching the drift layer 2, so that oxidation at the silicon dioxide / silicon carbide interface SF can be suppressed.

また、酸窒化珪素膜６１中での一酸化窒素の拡散に要する活性化エネルギーは２．５４ｅＶであり、界面の窒化に必要な活性化エネルギー（２．３ｅＶ）とほぼ変わらない。従って、二酸化珪素膜５１上に酸窒化珪素膜６１を形成した場合でも、酸窒化珪素膜６１によって一酸化窒素の拡散が妨げられることはなく、酸素の拡散のみが防止されるので、二酸化珪素／炭化珪素界面ＳＦでの窒化効率を向上することができる。二酸化珪素／炭化珪素界面ＳＦの窒化が進めば、界面準位が不活性化され、界面準位密度を低減して、チャネル移動度を高めることができる。 In addition, the activation energy required for diffusion of nitric oxide in the silicon oxynitride film 61 is 2.54 eV, which is almost the same as the activation energy (2.3 eV) required for nitriding the interface. Therefore, even when the silicon oxynitride film 61 is formed on the silicon dioxide film 51, the silicon oxynitride film 61 does not prevent the diffusion of nitrogen monoxide, and only the diffusion of oxygen is prevented. The nitriding efficiency at the silicon carbide interface SF can be improved. As the nitridation of the silicon dioxide / silicon carbide interface SF proceeds, the interface states are deactivated, the interface state density can be reduced, and the channel mobility can be increased.

なお、窒化処理中の酸素拡散を抑制する絶縁膜としては、二酸化珪素膜に比べて膜中での酸素拡散が抑制される絶縁物であれば良く、例えば、酸化アルミニウム（Ｏ_2:Ｅａ＝〜６．５ｅＶ）、酸化チタニウム（Ｏ_2:Ｅａ＝〜２．４７ｅＶ）、酸化ジルコニウム（Ｏ_2:Ｅａ＝２．２９ｅＶ）を使用可能である。また、窒化珪素、酸化クロム、酸化タンタルについても同様の効果が見込まれる。これらを使用することで、二酸化珪素／炭化珪素界面ＳＦの窒化が進み、界面準位密度を低減して、チャネル移動度を高めることができる。 The insulating film that suppresses oxygen diffusion during the nitriding treatment may be an insulating film that suppresses oxygen diffusion in the film as compared with the silicon dioxide film. For example, aluminum oxide (O _2: Ea = ˜ 6.5 eV), titanium oxide (O _2: Ea = ˜2.47 eV), zirconium oxide (O _2: Ea = 2.29 eV) can be used. Similar effects are expected for silicon nitride, chromium oxide, and tantalum oxide. By using these, nitridation of the silicon dioxide / silicon carbide interface SF proceeds, the interface state density can be reduced, and the channel mobility can be increased.

図７に示す窒化処理の後、窒化処理反応炉内の雰囲気を、不活性ガス雰囲気に切り替え、所定時間の間、窒化処理の温度を維持して、完全に炉内雰囲気を不活性ガスに切り替える。その後、炭化珪素基体１０を取り出し可能な温度にまで降温し、炭化珪素基体１０を炉外へ取り出す。これにより、窒化処理工程を終了する。 After the nitriding treatment shown in FIG. 7, the atmosphere in the nitriding reaction furnace is switched to an inert gas atmosphere, and the temperature of the nitriding treatment is maintained for a predetermined time to completely switch the furnace atmosphere to an inert gas. . Thereafter, the temperature is lowered to a temperature at which silicon carbide substrate 10 can be taken out, and silicon carbide substrate 10 is taken out of the furnace. Thereby, the nitriding treatment step is completed.

なお、以上の説明においては、炭化珪素基体１０の熱酸化工程、酸窒化珪素膜６１の化学的気相成長工程および窒化処理をそれぞれ別個の装置を用いて行う例を示している。しかしながら、化学的気相成長工程および窒化処理が、同一の装置内で連続的に実施しても良い。この場合、炭化珪素基体１０の装置間移動に伴う温度の昇降温時間を低減することができ、プロセス時間をより短縮できるとともに、装置間移動に伴う炭化珪素基体１０の汚染も低減できる。 In the above description, an example is shown in which the thermal oxidation process of silicon carbide substrate 10, the chemical vapor deposition process of silicon oxynitride film 61, and the nitriding process are performed using separate apparatuses. However, the chemical vapor deposition process and the nitriding treatment may be performed continuously in the same apparatus. In this case, the temperature raising / lowering time associated with the movement of silicon carbide substrate 10 between devices can be reduced, the process time can be further shortened, and contamination of silicon carbide substrate 10 associated with the movement between devices can also be reduced.

次に、図９に示す工程において、酸窒化珪素膜６１上にゲート電極を構成するゲート電極用膜７１を成膜し、次いで、ゲート電極用膜７１上に、ゲート電極をパターニングするためのマスクＲＭ３を写真製版技術を用いて形成する。このマスクＲＭ３は、ゲート電極の平面形状に合わせてパターニングされ、断面形状としては、２つのベース領域３ａおよびドリフト層２の上方を覆うとともに、２つのソース領域４ａのそれぞれの端縁部の上方にまで延在するようにパターニングされる。 Next, in the step shown in FIG. 9, a gate electrode film 71 constituting a gate electrode is formed on the silicon oxynitride film 61, and then a mask for patterning the gate electrode on the gate electrode film 71 is formed. RM3 is formed using photoengraving techniques. This mask RM3 is patterned in accordance with the planar shape of the gate electrode, and as a cross-sectional shape, it covers the top of the two base regions 3a and the drift layer 2 and is located above the respective edge portions of the two source regions 4a. It is patterned to extend to

なお、ゲート電極用膜７１の材質としては、ｎ型またはｐ型の多結晶珪素（ポリシリコン）であっても良く、ｎ型またはｐ型の多結晶炭化珪素であっても良く、また、アルミニウム、チタニウム、モリブデン、タンタル、ニオブおよびタングステンなどの低抵抗高融点金属であっても良く、また、低抵抗高融点金属の窒化物を用いても良い。 The material of the gate electrode film 71 may be n-type or p-type polycrystalline silicon (polysilicon), n-type or p-type polycrystalline silicon carbide, and aluminum. Further, a low-resistance refractory metal such as titanium, molybdenum, tantalum, niobium, or tungsten may be used, and a nitride of a low-resistance refractory metal may be used.

次に、図１０に示す工程において、マスクＲＭ３をエッチングマスクとしてゲート電極用膜７１の不要部分をエッチングにより除去してゲート電極７を形成する。このエッチング方法は、ゲート電極用膜７１の材質に応じて適宜に選択されるが、下地となる酸窒化珪素膜６１とのエッチング選択比が得られるエッチング方法を使用する。 Next, in the step shown in FIG. 10, the gate electrode 7 is formed by removing unnecessary portions of the gate electrode film 71 by etching using the mask RM3 as an etching mask. This etching method is appropriately selected according to the material of the gate electrode film 71, but an etching method that can obtain an etching selection ratio with the silicon oxynitride film 61 as a base is used.

なお、ゲート電極７は、一対のソース領域４ａと、例えば１０ｎｍ〜５μｍの範囲で平面的に見て重なり合うように形成されることが望ましい。これにより、ゲート電極７の端部（特にゲート長方向）におけるフリンジ効果の影響を抑制して、均一にベース領域３ａ表面に電圧を印加し、ベース領域３ａの表面内に確実に反転チャネル層を形成することができる。 Note that the gate electrode 7 is desirably formed so as to overlap with the pair of source regions 4a in a range of 10 nm to 5 μm, for example. This suppresses the influence of the fringe effect at the end of the gate electrode 7 (particularly in the gate length direction), uniformly applies a voltage to the surface of the base region 3a, and ensures that the inverted channel layer is formed within the surface of the base region 3a Can be formed.

ゲート電極７のパターニング後、図１１に示す工程において、酸窒化珪素膜６１上にゲート電極７を完全に覆うように、二酸化珪素膜５１および酸窒化珪素膜６１のパターニングのためのマスクＲＭ４を写真製版技術を用いて形成する。 After patterning the gate electrode 7, in the step shown in FIG. 11, the mask RM 4 for patterning the silicon dioxide film 51 and the silicon oxynitride film 61 is photographed so as to completely cover the silicon oxynitride film 61. It is formed using plate making technology.

なお、マスクＲＭ４は、ゲート電極７のゲート長方向の長さよりも長く形成され、これによって次工程で形成されるゲート酸化膜５および酸化防止絶縁膜６のゲート長方向の長さが、ゲート電極７よりも長く形成される。 The mask RM4 is formed to be longer than the length of the gate electrode 7 in the gate length direction, whereby the gate oxide film 5 and the antioxidant insulating film 6 formed in the next step have a length in the gate length direction. It is formed longer than 7.

そして、マスクＲＭ３をエッチングマスクとして酸窒化珪素膜６１および二酸化珪素膜５１の不要部分を、ウェットエッチングまたはドライエッチングにより除去することにより、図１２に示されるように、ゲート酸化膜５上が酸化防止絶縁膜６で覆われ、酸化防止絶縁膜６上にゲート電極７が積層された積層体が形成され、当該積層体のゲート長方向の２つの側面外方に、それぞれソース領域４ａの表面が露出した構成が得られる。 Then, unnecessary portions of the silicon oxynitride film 61 and the silicon dioxide film 51 are removed by wet etching or dry etching using the mask RM3 as an etching mask, so that the gate oxide film 5 is prevented from being oxidized as shown in FIG. A stacked body covered with the insulating film 6 and having the gate electrode 7 stacked on the antioxidant insulating film 6 is formed, and the surface of the source region 4a is exposed outside the two side surfaces in the gate length direction of the stacked body. The obtained configuration is obtained.

図１２に示されるように、ゲート酸化膜５および酸化防止絶縁膜６は、ゲート電極７よりもゲート長方向の長さが長く形成され、次工程で形成されるソース電極８ａとゲート電極７の間を確実に電気的に分離することができる。 As shown in FIG. 12, the gate oxide film 5 and the anti-oxidation insulating film 6 are formed longer in the gate length direction than the gate electrode 7, and the source electrode 8 a and the gate electrode 7 formed in the next process are formed. The gap can be reliably electrically separated.

次に、図１３に示す工程において、酸化防止絶縁膜６およびゲート電極７を覆うようにマスクＲＭ５を写真製版技術を用いて形成する。このマスクＲＭ５は酸化防止絶縁膜６の平面形状に合わせてパターニングされ、ゲート酸化膜５および酸化防止絶縁膜６の側面は覆わないようにパターニングされる。その後、マスクＲＭ５上を含めて基板全面に及ぶように導電膜を形成した後、リフトオフによりマスクＲＭ５上に付着した導電膜を除去することで、ソース領域４ａの露出した表面上に、ソース電極８ａを形成する。 Next, in the step shown in FIG. 13, a mask RM5 is formed by photolithography so as to cover the antioxidant insulating film 6 and the gate electrode. The mask RM5 is patterned in accordance with the planar shape of the antioxidant insulating film 6, and is patterned so as not to cover the side surfaces of the gate oxide film 5 and the antioxidant insulating film 6. Thereafter, a conductive film is formed so as to cover the entire surface of the substrate including the mask RM5, and then the conductive film attached on the mask RM5 is removed by lift-off, whereby the source electrode 8a is formed on the exposed surface of the source region 4a. Form.

ソース電極８ａの材料には、アルミニウム、ニッケル、チタニウムおよび金、またはこれらの複合物を用いることができ、その形成方法としては、スパッタリング法あるいはＭＯＣＶＤ法などを用いることができる。 As the material of the source electrode 8a, aluminum, nickel, titanium and gold, or a composite thereof can be used. As a formation method thereof, a sputtering method, an MOCVD method, or the like can be used.

この後、炭化珪素基板１の裏面（ＭＯＳＦＥＴが形成された側とは反対側の主面）にドレイン電極９を形成することにより、図１に示したＭＯＳＦＥＴ１００の主要部が完成する。 Thereafter, drain electrode 9 is formed on the back surface of silicon carbide substrate 1 (the main surface opposite to the side on which the MOSFET is formed), whereby the main part of MOSFET 100 shown in FIG. 1 is completed.

なお、ドレイン電極９の材料には、アルミニウム、ニッケル、チタニウムおよび金、またはこれらの複合物を用いることができ、その形成方法としては、スパッタリング法あるいはＭＯＣＶＤ法などを用いることができる。 Note that aluminum, nickel, titanium and gold, or a composite thereof can be used as the material of the drain electrode 9, and as a formation method thereof, a sputtering method, an MOCVD method, or the like can be used.

また、ソース領域４ａと炭化珪素基板１の裏面に対するオーミック接触を得るために、ソース電極８ａおよびドレイン電極９を形成した後に、１０００℃程度の熱処理を行っても良い。 Further, in order to obtain ohmic contact between the source region 4a and the back surface of the silicon carbide substrate 1, heat treatment at about 1000 ° C. may be performed after the source electrode 8a and the drain electrode 9 are formed.

以上説明した、実施の形態１に係る炭化珪素半導体装置の製造方法によれば、ゲート酸化膜５を形成するための二酸化珪素膜５１上に酸窒化珪素膜６１を形成した状態で窒化処理を行うので、二酸化珪素／炭化珪素界面ＳＦでの酸化が抑制され、二酸化珪素／炭化珪素界面ＳＦの品質が改善され、オン抵抗を低減するなどＭＯＳＦＥＴの特性が向上し、省エネルギー化を計ることができる。また、炭化珪素半導体装置であるので、同じ電力スペックであれば、シリコン半導体装置に比べて小型化も可能である。 According to the method for manufacturing the silicon carbide semiconductor device according to the first embodiment described above, nitriding is performed with silicon oxynitride film 61 formed on silicon dioxide film 51 for forming gate oxide film 5. Therefore, oxidation at the silicon dioxide / silicon carbide interface SF is suppressed, the quality of the silicon dioxide / silicon carbide interface SF is improved, the on-resistance is reduced, the MOSFET characteristics are improved, and energy saving can be achieved. Moreover, since it is a silicon carbide semiconductor device, if it is the same electric power specification, size reduction is possible compared with a silicon semiconductor device.

＜実施の形態２＞
実施の形態１の炭化珪素半導体装置の製造方法においては、ゲート酸化膜５を形成するための二酸化珪素膜５１上に酸窒化珪素膜６１を形成した状態で窒化処理を行い、ゲート酸化膜５上に酸化防止絶縁膜６が形成された状態でゲート電極７を成膜する方法を示したが、実施の形態２に係る炭化珪素半導体装置の製造方法においては、窒化処理後に酸窒化珪素膜６１を除去することを特徴とするものである。 <Embodiment 2>
In the method for manufacturing the silicon carbide semiconductor device of the first embodiment, nitriding is performed in a state where silicon oxynitride film 61 is formed on silicon dioxide film 51 for forming gate oxide film 5, and gate oxide film 5 is formed. Although the method of forming the gate electrode 7 with the oxidation-preventing insulating film 6 formed thereon is shown, in the method for manufacturing the silicon carbide semiconductor device according to the second embodiment, the silicon oxynitride film 61 is formed after the nitriding treatment. It is characterized by removing.

以下、製造工程を順に示す図１４〜図２０を用いてＭＯＳＦＥＴ２００の製造方法について説明する。なお、ＭＯＳＦＥＴ２００の構成については、最終工程を示す図２０に示される。なお、図１〜図１３を用いて説明したＭＯＳＦＥＴ１００と同一の構成については同一の符号を付して説明を省略し、また、同じ工程については図を引用するものとし、説明は省略する。 Hereinafter, a method for manufacturing MOSFET 200 will be described with reference to FIGS. The configuration of MOSFET 200 is shown in FIG. 20 showing the final process. Note that the same components as those of the MOSFET 100 described with reference to FIGS. 1 to 13 are denoted by the same reference numerals and description thereof is omitted, and the same steps are referred to in the drawings, and description thereof is omitted.

図１〜図８を用いて説明した工程を経て、二酸化珪素膜５１上に酸窒化珪素膜６１（あるいは窒化珪素、酸化アルミニウム、酸化クロム、酸化チタニウム、酸化ジルコニウム、酸化タンタルの何れから選択した絶縁膜）を形成した状態で窒化処理を行った後、酸窒化珪素膜６１をウェットエッチング、プラズマエッチングおよびリアクティブイオンエッチングの何れか、もしくはこれらを組み合わせて除去することで、図１４に示すように、再び二酸化珪素膜５１の表面を露出させる。 Through the steps described with reference to FIGS. 1 to 8, the silicon oxynitride film 61 (or insulation selected from any of silicon nitride, aluminum oxide, chromium oxide, titanium oxide, zirconium oxide, and tantalum oxide) is formed on the silicon dioxide film 51. As shown in FIG. 14, the silicon oxynitride film 61 is removed by wet etching, plasma etching, reactive ion etching, or a combination of these, after performing nitriding with the film formed. Then, the surface of the silicon dioxide film 51 is exposed again.

次に、図１５に示す工程において、二酸化珪素膜５１上にゲート電極を構成するゲート電極用膜７１を成膜し、次いで、ゲート電極用膜７１上に、ゲート電極をパターニングするためのマスクＲＭ１１を写真製版技術を用いて形成する。このマスクＲＭ１１は、ゲート電極の平面形状に合わせてパターニングされ、断面形状としては、２つのベース領域３ａおよびドリフト層２の上方を覆うとともに、２つのソース領域４ａのそれぞれの端縁部の上方にまで延在するようにパターニングされる。 Next, in a step shown in FIG. 15, a gate electrode film 71 constituting a gate electrode is formed on the silicon dioxide film 51, and then a mask RM11 for patterning the gate electrode on the gate electrode film 71 is formed. Is formed using a photoengraving technique. The mask RM11 is patterned in accordance with the planar shape of the gate electrode, and has a cross-sectional shape that covers the upper portions of the two base regions 3a and the drift layer 2 and is located above the respective edge portions of the two source regions 4a. It is patterned to extend to

次に、図１６に示す工程において、マスクＲＭ１１をエッチングマスクとしてゲート電極用膜７１の不要部分をエッチングにより除去してゲート電極７を形成する。このエッチング方法は、ゲート電極用膜７１の材質に応じて適宜に選択されるが、下地となる二酸化珪素膜５１とのエッチング選択比が得られるエッチング方法を使用する。 Next, in the step shown in FIG. 16, unnecessary portions of the gate electrode film 71 are removed by etching using the mask RM11 as an etching mask to form the gate electrode 7. This etching method is appropriately selected according to the material of the gate electrode film 71, but an etching method that can obtain an etching selectivity with respect to the silicon dioxide film 51 as a base is used.

ゲート電極７のパターニング後、図１７に示す工程において、二酸化珪素膜５１上にゲート電極７を完全に覆うように、二酸化珪素膜５１のパターニングのためのマスクＲＭ１２を写真製版技術を用いて形成する。 After the patterning of the gate electrode 7, in the step shown in FIG. 17, a mask RM12 for patterning the silicon dioxide film 51 is formed on the silicon dioxide film 51 by using a photoengraving technique so as to completely cover the gate electrode 7. .

なお、マスクＲＭ１２は、ゲート電極７のゲート長方向の長さよりも長く形成され、これによって次工程で形成されるゲート酸化膜５のゲート長方向の長さが、ゲート電極７よりも長く形成される。 The mask RM12 is formed longer than the length of the gate electrode 7 in the gate length direction, whereby the gate oxide film 5 formed in the next step is formed longer than the gate electrode 7 in the gate length direction. The

次に、マスクＲＭ３をエッチングマスクとして二酸化珪素膜５１の不要部分を、ウェットエッチングまたはドライエッチングにより除去することにより、図１８に示されるように、ゲート酸化膜５上にゲート電極７が積層された積層体が形成され、当該積層体のゲート長方向の２つの側面外方に、それぞれソース領域４ａの表面が露出した構成が得られる。 Next, unnecessary portions of the silicon dioxide film 51 are removed by wet etching or dry etching using the mask RM3 as an etching mask, whereby the gate electrode 7 is laminated on the gate oxide film 5 as shown in FIG. A stacked body is formed, and a structure is obtained in which the surface of the source region 4a is exposed outside the two side surfaces of the stacked body in the gate length direction.

図１８に示されるように、ゲート酸化膜５は、ゲート電極７よりもゲート長方向の長さが長く形成され、次工程で形成されるソース電極８ａとゲート電極７の間を確実に電気的に分離することができる。 As shown in FIG. 18, the gate oxide film 5 is formed to have a length in the gate length direction longer than that of the gate electrode 7, and it is ensured that there is an electrical connection between the source electrode 8 a and the gate electrode 7 formed in the next step. Can be separated.

次に、図１９に示す工程において、ゲート電極７を覆うようにマスクＲＭ１３を写真製版技術を用いて形成する。このマスクＲＭ１３は、ゲート酸化膜５の平面形状に合わせてパターニングされ、ゲート酸化膜５の側面は覆わないようにパターニングされる。その後、マスクＲＭ１３上を含めて基板全面に及ぶように導電膜を形成した後、リフトオフによりマスクＲＭ１３上に付着した導電膜を除去することで、ソース領域４ａの露出した表面上に、ソース電極８ａを形成する。 Next, in the step shown in FIG. 19, a mask RM13 is formed using a photoengraving technique so as to cover the gate electrode. The mask RM13 is patterned in accordance with the planar shape of the gate oxide film 5, and is patterned so as not to cover the side surfaces of the gate oxide film 5. Thereafter, a conductive film is formed so as to cover the entire surface of the substrate including the mask RM13, and then the conductive film attached to the mask RM13 is removed by lift-off, whereby the source electrode 8a is formed on the exposed surface of the source region 4a. Form.

この後、炭化珪素基板１の裏面（ＭＯＳＦＥＴが形成された側とは反対側の主面）にドレイン電極９を形成することにより、図２０に示すようにＭＯＳＦＥＴ２００の主要部が完成する。 Thereafter, drain electrode 9 is formed on the back surface of silicon carbide substrate 1 (the main surface opposite to the side where the MOSFET is formed), thereby completing the main part of MOSFET 200 as shown in FIG.

以上説明した、実施の形態１に係る炭化珪素半導体装置の製造方法によれば、窒化処理後に酸窒化珪素膜６１（あるいは窒化珪素、酸化アルミニウム、酸化クロム、酸化チタニウム、酸化ジルコニウム、酸化タンタルの何れから選択した絶縁膜）を除去するので、酸化防止絶縁膜がゲート酸化膜５上に存在することによるＭＯＳＦＥＴの閾値電圧やゲート耐圧が影響を受けることを防止できる。 According to the method for manufacturing the silicon carbide semiconductor device according to the first embodiment described above, any one of silicon oxynitride film 61 (or silicon nitride, aluminum oxide, chromium oxide, titanium oxide, zirconium oxide, tantalum oxide after nitriding treatment) Therefore, it is possible to prevent the threshold voltage of the MOSFET and the gate breakdown voltage from being affected by the presence of the anti-oxidation insulating film on the gate oxide film 5.

なお、上記においては、酸窒化珪素膜６１を完全に除去する例を示したが、完全に除去するのではなく、ＭＯＳＦＥＴに所定の閾値電圧やゲート耐圧を与えるために、除去する膜厚を制御するものとし、二酸化珪素膜５１上に酸窒化珪素膜６１を残す構成としても良い。 In the above, the example in which the silicon oxynitride film 61 is completely removed has been shown. However, in order to give a predetermined threshold voltage and gate breakdown voltage to the MOSFET, the film thickness to be removed is controlled. The silicon oxynitride film 61 may be left on the silicon dioxide film 51.

また、実施の形態１および２においては、ＭＯＳＦＥＴを例に採って説明したが、この発明は、炭化珪素基板上に形成される二酸化珪素膜をゲート絶縁膜として有するＩＧＢＴなどの絶縁ゲート型トランジスタ素子に適用することもできる。 In the first and second embodiments, the MOSFET has been described as an example. However, the present invention is an insulated gate transistor element such as an IGBT having a silicon dioxide film formed on a silicon carbide substrate as a gate insulating film. It can also be applied to.

この絶縁ゲート型トランジスタとしては、ソース、ゲートおよびドレイン電極が同一主表面上に形成される横型半導体素子へも適用であり、この場合は、高い移動度を有し、高速動作するパワーデバイス実現することができる。 This insulated gate transistor is also applicable to a lateral semiconductor element in which the source, gate and drain electrodes are formed on the same main surface. In this case, a power device having high mobility and operating at high speed is realized. be able to.

また、本発明は、シャロートレンチ分離（ＳＴＩ：Shallow Trench Isolation）法やＬＯＣＯＳ（Local Oxide of Silicon）法による素子分離絶縁膜と炭化珪素層との界面での界面準位の低減にも応用できる。 The present invention can also be applied to reduction of the interface state at the interface between the element isolation insulating film and the silicon carbide layer by the shallow trench isolation (STI) method or the LOCOS (Local Oxide of Silicon) method.

１炭化珪素基板、２ドリフト層、５ゲート酸化膜、６酸化防止絶縁膜、７ゲート電極、５１二酸化珪素膜、６１酸窒化珪素膜。 DESCRIPTION OF SYMBOLS 1 Silicon carbide substrate, 2 Drift layer, 5 Gate oxide film, 6 Antioxidation insulating film, 7 Gate electrode, 51 Silicon dioxide film, 61 Silicon oxynitride film

Claims

炭化珪素層を備える炭化珪素半導体装置の製造方法であって、
(ａ)炭化珪素層に接するように二酸化珪素膜を形成する工程と、
(ｂ)前記二酸化珪素膜上に、該二酸化珪素膜中よりも膜中での酸素の拡散に要するエネルギーが高い酸化防止絶縁膜を形成する工程と、
(ｃ)前記酸化防止絶縁膜を形成した後、窒素酸化物ガスを含んだ雰囲気中で熱処理して、前記二酸化珪素膜と前記炭化珪素層との界面を窒化する工程と、
(ｄ）前記工程(ｃ)の後に、前記酸化防止絶縁膜を除去する工程と、を備え、
前記工程(ｂ)において、
前記酸化防止絶縁膜は、酸窒化珪素、窒化珪素、酸化アルミニウム、酸化クロム、酸化チタニウム、酸化ジルコニウムおよび酸化タンタルから選択される何れかの絶縁物で構成されることを特徴とする、炭化珪素半導体装置の製造方法。 A method for manufacturing a silicon carbide semiconductor device comprising a silicon carbide layer,
(a) forming a silicon dioxide film in contact with the silicon carbide layer;
(b) forming on the silicon dioxide film an antioxidant insulating film having a higher energy required for oxygen diffusion in the film than in the silicon dioxide film;
(c) nitriding the interface between the silicon dioxide film and the silicon carbide layer by forming a heat treatment in an atmosphere containing a nitrogen oxide gas after forming the antioxidant insulating film ;
(d) after the step (c), the step of removing the antioxidant insulating film ,
Wherein in the step (b),
The oxidation-preventing insulating film is composed of any insulator selected from silicon oxynitride, silicon nitride, aluminum oxide, chromium oxide, titanium oxide, zirconium oxide, and tantalum oxide, and a silicon carbide semiconductor Device manufacturing method.

前記工程(ａ)は、
前記炭化珪素層を大気、酸素ガス雰囲気および水を含んだ水蒸気雰囲気の何れかの雰囲気に曝して加熱することで前記二酸化珪素膜を形成する工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。 The step (a)
2. The silicon carbide semiconductor device according to claim 1, comprising a step of forming the silicon dioxide film by exposing the silicon carbide layer to any one of air, an oxygen gas atmosphere, and a water vapor atmosphere containing water to heat the silicon carbide layer. Production method.

前記工程(ａ)は、
化学気相成長法により、前記二酸化珪素膜を形成する工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。 The step (a)
The method for manufacturing a silicon carbide semiconductor device according to claim 1, comprising a step of forming the silicon dioxide film by chemical vapor deposition.

前記工程(ｃ)は、
前記窒素酸化物ガスとして、一酸化窒素（ＮＯ）ガス、一酸化二窒素（Ｎ₂Ｏ）ガス、および二酸化窒素（ＮＯ₂）ガスから選択された少なくとも１種のガス含んだ雰囲気中で前記熱処理を行う工程を含む、請求項１記載の炭化珪素半導体装置の製造方法。 The step (c)
The heat treatment in an atmosphere containing at least one gas selected from nitrogen monoxide (NO) gas, dinitrogen monoxide (N ₂ O) gas, and nitrogen dioxide (NO ₂ ) gas as the nitrogen oxide gas The manufacturing method of the silicon carbide semiconductor device of Claim 1 including the process of performing.

前記炭化珪素半導体装置はＭＯＳＦＥＴを含み、
前記二酸化珪素膜は、前記ＭＯＳＦＥＴのゲート酸化膜を構成する、請求項１記載の炭化珪素半導体装置の製造方法。 The silicon carbide semiconductor device includes a MOSFET,
The method for manufacturing a silicon carbide semiconductor device according to claim 1 , wherein the silicon dioxide film constitutes a gate oxide film of the MOSFET .