JP5197440B2

JP5197440B2 - 光電変換装置

Info

Publication number: JP5197440B2
Application number: JP2009046072A
Authority: JP
Inventors: 大介井上; 友壽衣笠
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-02-27
Filing date: 2009-02-27
Publication date: 2013-05-15
Anticipated expiration: 2029-02-27
Also published as: JP2010200276A

Description

本発明は、光電変換を行うセンサセル部と信号蓄積を行うメモリセル部とを有する光電変換装置に関する。

光電変換装置、特にＣＭＯＳ型センサにおいて、光電変換により得られる信号を精度良く取り出すために信号に付加されているノイズを除去する技術が特許文献１に示されている。さらに、その技術をオートフォーカス（以下、ＡＦとも記す。）センサに適用したものが特許文献２に示されている。近年では、ＡＦ機能に関しＡＦ測距点の多点化の要求が高まり、画素の高密度配置に有利とされるエリア型の位相差検出型ＡＦセンサとして提案されている。

特開平９−２００６１４号公報特開平９−２００６２９号公報

前述のようなＡＦ測距点の高密度化の要求に対しては、さらなる回路構成の簡略化並びに素子数の削減を含めた周辺回路の縮小化が課題となっている。

光電変換装置において信号に付加されているノイズの除去に対しては、前記特許文献１の実施形態１に示されるセンサセル部、メモリセル部及び転送系回路部から成る回路構成により実現することが可能である。しかしながら、光電変換された電荷を蓄積する光信号蓄積動作中に、光信号に応じたゲイン制御を行うためのリアルタイムＡＧＣ（オートゲインコントロール）を行うためには、前記特許文献１の実施形態２に示されるような回路構成が必要であった。すなわち、転送系回路部からセンサセル部へのフィードバックを可能にするためにスイッチＭＯＳトランジスタを設ける必要があった。逆に言い換えると、前記特許文献１の実施形態１に示されるような素子数を削減した回路構成ではリアルタイムＡＧＣを行うことができなかった。

また、前記特許文献１に記載のものでは、センサセル部とメモリセル部とは転送系回路部を介して接続されている。そのため、センサセル部とメモリセル部とは互いに離れて配置され、信号を読み出すための反転アンプ（反転増幅器）もセンサセル部とメモリセル部とがそれぞれ個別に具備していた。

本発明は、このような事情に鑑みてなされたものであり、従来と比較して、より少ない回路素子数で、リアルタイムＡＧＣを行うことができる光電変換装置を提供することを目的とする。

本発明に係る光電変換装置は、光電変換により得られた信号を反転増幅して出力するセンサセル部と、該信号を蓄積し、反転増幅して出力するメモリセル部と、前記センサセル部と前記メモリセル部とが接続された共通出力線が第１のノードに接続され、該第１のノードに第１のスイッチを介して接続される転送容量を有し、前記センサセル部及び前記メモリセル部から出力された信号を転送する転送回路部と、前記第１のスイッチと前記転送容量との間の相互接続点と、電源とに接続された第２のスイッチとを備えることを特徴とする。
前記構成によれば、センサセル部及びメモリセル部にそれぞれ対応して個別にスイッチを設けなくとも、センサセル部及びメモリセル部の各々への転送回路部からのフィードバックが可能となる。

本発明によれば、転送回路部からのフィードバックを可能にするためのスイッチをセンサセル部とメモリセル部が個別に具備する必要がない。したがって、従来と比較してスイッチ数を削減し、より少ない素子数で光蓄積、リアルタイムＡＧＣ、信号読み出し動作が可能となる。

本発明の第１の実施形態における光電変換装置の構成例を示す図である。第１の実施形態における光電変換装置の動作を示すタイミングチャートである。エリア型ＡＦセンサレイアウトの一部を示した模式図である。第１の実施形態における光電変換装置を適用したエリア型ＡＦセンサレイアウトの例を示す模式図である。第２の実施形態におけるエリア型ＡＦセンサレイアウトの例を示す模式図である。

以下、本発明の実施形態を図面に基づいて説明する。

（第１の実施形態）
本発明の第１の実施形態について説明する。
図１は、第１の実施形態における光電変換装置の構成例を示す回路図である。また、図２は、第１の実施形態における光電変換装置の動作を示すタイミングチャートである。

図１に示すように、第１の実施形態における光電変換装置は、センサセル部ＳＣ、メモリセル部ＭＣ、及び転送回路部ＴＣを有する。センサセル部ＳＣとメモリセル部ＭＣとが共通出力線ＣＬに共通に接続され、その共通出力線ＣＬが転送回路部ＴＣのノード（第１のノード）ＮＡに接続されている。センサセル部ＳＣは、光電変換により得られた信号を反転増幅して出力する。メモリセル部ＭＣは、その信号を蓄積し反転増幅して出力する。転送回路部ＴＣは、センサセル部ＳＣ及びメモリセル部ＭＣから出力された信号を転送する。

なお、図１においては、共通出力線ＣＬにそれぞれセンサセル部ＳＣ、転送回路部ＴＣ、メモリセル部ＭＣが各１つ設けられている例を示しているが、これに限定されるものではない。例えば、第１の実施形態における光電変換装置において、センサセル部ＳＣ及びメモリセル部ＭＣは複数配置してエリアセンサとして機能することができる。

次に、センサセル部ＳＣ、メモリセル部ＭＣ、及び転送回路部ＴＣの各ブロックについて説明する。

センサセル部ＳＣは、フォトダイオードＰＤ、ＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳトランジスタ」と称す。）Ｍ１１、Ｍ１２、及び書き込みスイッチＰＰＳ１を有する。書き込みスイッチＰＰＳ１は、ＭＯＳトランジスタである。書き込みスイッチＰＰＳ１を構成するＭＯＳトランジスタは、ＰＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳトランジスタ」と称す。）、ＣＭＯＳ（Complementary ＭＯＳ）トランジスタのいずれであっても良い。ＰＭＯＳトランジスタＭ１２は、信号φＳＬ１によってオン／オフ制御され、セレクトスイッチとして機能する。また、書き込みスイッチＰＰＳ１は、信号φＰＳ１によってオン／オフ制御される。出力形式はゲインが（−１）の反転アンプである。反転アンプ（反転増幅器）は、ＰＭＯＳトランジスタＭ１１と負荷素子としての負荷ＭＯＳトランジスタＭ１３とで構成される。ＭＯＳトランジスタＭ１３は、信号φＬによってオン／オフ制御される。

メモリセル部ＭＣは、フォトダイオードＰＤがフレームメモリ容量ＣＭに置き換わっている以外は、センサセル部ＳＣと同じ構成である。メモリセル部ＭＣは、フレームメモリ容量ＣＭ、ＰＭＯＳトランジスタＭ３１、Ｍ３２、及び書き込みスイッチＰＰＳ２を有する。書き込みスイッチＰＰＳ２は、ＭＯＳトランジスタである。書き込みスイッチＰＰＳ２を構成するＭＯＳトランジスタは、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、ＣＭＯＳトランジスタのいずれであっても良い。ＰＭＯＳトランジスタＭ３２は、信号φＳＬ２によってオン／オフ制御され、セレクトスイッチとして機能する。また、書き込みスイッチＰＰＳ２は、信号φＰＳ２によってオン／オフ制御される。出力形式はゲインが（−１）の反転アンプである。反転アンプ（反転増幅器）は、ＰＭＯＳトランジスタＭ３１と負荷素子としての負荷ＭＯＳトランジスタＭ１３とで構成される。なお、センサセル部ＳＣ及びメモリセル部ＭＣの各々における反転アンプ（反転増幅器）は、負荷素子としての負荷ＭＯＳトランジスタＭ１３を共有しているが、それぞれ個別に負荷素子（負荷ＭＯＳトランジスタ）を設けても良いことは勿論である。

転送回路部ＴＣは、トランスファースイッチ（第１のスイッチ）ＰＦＴ、フィードバックスイッチ（第３のスイッチ）ＰＦＢ、転送容量ＣＴ、及びＮＭＯＳソースフォロワ回路（転送アンプ）を有する。トランスファースイッチ（第１のスイッチ）ＰＦＴは、ノードＮＡに接続された共通出力線ＣＬと転送回路部ＴＣとの接続をオン／オフするためのスイッチである。転送容量ＣＴは、トランスファースイッチＰＦＴを介してノードＮＡに接続されている。ＮＭＯＳソースフォロワ回路（転送アンプ）は、転送容量ＣＴの電位を読み出すための回路であり、入力ＮＭＯＳトランジスタＭ２１と定電流源で構成される。ＮＭＯＳソースフォロワ回路（転送アンプ）の入力部は、転送容量ＣＴに接続されている。また、ＮＭＯＳソースフォロワ回路（転送アンプ）の出力部は、出力端ＯＵＴ２に接続されるとともに、フィードバックスイッチＰＦＢを介してノードＮＡに接続されている。

トランスファースイッチＰＦＴ及びフィードバックスイッチＰＦＢは、ＭＯＳトランジスタである。トランスファースイッチＰＦＴ及びフィードバックスイッチＰＦＢをそれぞれ構成するＭＯＳトランジスタは、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、ＣＭＯＳトランジスタのいずれであっても良い。トランスファースイッチＰＦＴ及びフィードバックスイッチＰＦＢはそれぞれ信号φＦＴ及び信号φＦＢによってオン／オフ制御される。転送容量ＣＴとＭＯＳトランジスタＭ２１のゲートは定電圧ＶＧＲでリセットされ、そのリセットを行うためのスイッチＮＭＯＳトランジスタＭ２３は、信号φＧＲによってオン／オフ制御される。また、フォトダイオードＰＤ（センサセル部ＳＣ）及びフレームメモリ容量ＣＭ（メモリセル部ＭＣ）とを定電圧ＶＲＳでリセットするためのスイッチＮＭＯＳトランジスタＭ２２は、トランスファースイッチＰＦＴと転送容量ＣＴとの相互接続点に接続される。この第２のスイッチとしてのスイッチＮＭＯＳトランジスタＭ２２は、信号φＲＳによってオン／オフ制御される。

メモリセル部ＭＣからの光信号読み出しは反転アンプ出力で、シフトレジスタのシフトパルスφＨによってＭＯＳトランジスタＭ２４がオン／オフ制御されて順次出力線に読み出される。読み出された光信号は最終的にバッファアンプを介して出力端ＯＵＴに出力される。

次に、第１の実施形態における光電変換装置の動作を、図２を参照して説明する。
図２において、ＰＭＯＳトランジスタに入力される信号は、／（バー）信号表記としてハイレベルでＰＭＯＳトランジスタが導通することを表現している。

期間（１）では、まず、信号φＲＳ、φＦＴ、φＰＳ１、及びφＰＳ２はハイレベルにされ、センサセル部ＳＣとメモリセル部ＭＣとがリセットされる。また、同時に信号φＧＲの逆相信号である信号／φＧＲもハイレベルにされ転送回路部ＴＣ内の転送容量ＣＴもリセットされる。

次に、信号φＲＳ、／φＧＲ、φＰＳ１、及びφＰＳ２がローレベルにされる。続いて、信号φＳＬ１の逆相信号である信号／φＳＬ１と信号φＬの逆相信号である信号／φＬがハイレベルにされ、センサセル部ＳＣのリセット後のセンサノイズＮｓが共通出力線ＣＬに読み出されて転送容量ＣＴに書き込まれる。書き込み終了時に信号φＦＴはローレベルにされる。

期間（２）では、ＭＯＳトランジスタＭ２１のゲートに入力される電位はＶＧＲ＋Ｎｓとなっており、信号φＦＢがハイレベルにされることで、ソースフォロワ回路により共通出力線ＣＬに出力される。その直後、信号φＰＳ１がハイレベルにされ、センサノイズＮｓに転送回路部ＴＣのノイズＮｔを加えたノイズ（Ｎｓ＋Ｎｔ）がセンサセル部ＳＣに入力される。その後、信号φＰＳ１及びφＦＢはローレベルにされる。

次に、期間（３）では、信号φＦＴがハイレベルにされ、さらにセンサセル部ＳＣの反転アンプを動作させるため信号／φＳＬ１及び／φＬ１がハイレベルにされる。これにより、センサセル部ＳＣからは反転アンプ出力（−（Ｎｓ＋Ｎｔ））にセンサノイズＮｓが加算された信号、すなわち（−Ｎｔ）が出力される。このとき信号／φＧＲがハイレベルになることにより、転送回路部ＴＣ内の転送容量ＣＴ間にはＶＧＲ＋Ｎｔの信号が保持される。続いて、信号／φＧＲがローレベルにされ、転送容量ＣＴの片側の電極をフローティングにする。また、信号φＦＴがローレベルにされる。

次に、期間（４）では、信号φＦＢがハイレベルにされ、さらに信号φＲＳ及びメモリセル部ＭＣ内のフレームメモリ容量ＣＭにノイズを書き込むために信号φＰＳ２がハイレベルにされる。これにより、転送容量ＣＴの共通出力線ＣＬ側の電極は電位ＶＲＳとなり、ノイズＮｔ分変動するため、転送容量ＣＴの他方の電極の電位もＮｔ分変動する。したがって、ソースフォロワ回路から出力されてメモリセル部ＭＣに入力されるノイズは２Ｎｔとなる。その後、信号φＰＳ２及びφＦＢはローレベルにされる。

次に、期間（５）では、センサセル部ＳＣは光信号蓄積動作期間に入り、光信号をリアルタイムモニタして出力設定ゲインを制御するリアルタイムＡＧＣ動作を行う。ここで、センサセル部ＳＣに蓄積される光信号をＳ₁とする。以下に、リアルタイムＡＧＣ期間中の動作を説明する。

ソースフォロワ回路の入力を定電圧ＶＧＲに固定するための信号／φＧＲがハイレベルにされるとともに、共通出力線ＣＬの電位を定電圧ＶＲＳに固定するために信号φＦＴがハイレベルにされる。なお、信号φＲＳはハイレベルを維持している。これにより、転送容量ＣＴの両電極の電位をそれぞれ定電圧ＶＧＲ、ＶＲＳにする。さらに、信号／φＧＲがローレベルにされ、転送容量ＣＴの他方（ソースフォロワ回路側）の電極をフローティングにする。

その後、期間（６）では、信号／φＳＬ１及び／φＬがハイレベルにされ、センサセル部ＳＣからは反転出力（−（Ｓ₁＋Ｎｓ＋Ｎｔ））にセンサノイズＮｓが加算され、結果として（−（Ｓ₁＋Ｎｔ））が出力され転送回路部ＴＣに入力される。これにより、転送容量ＣＴの共通出力線ＣＬ側の電位が（−（Ｓ₁＋Ｎｔ））分変動するため、転送容量ＣＴの他方の電極の電位はＶＧＲ−（Ｓ₁＋Ｎｔ）となる。そして、転送回路部ＴＣから出力する際、転送回路部ＴＣのノイズＮｔが加算されるため、出力端ＯＵＴ２からは光信号（−Ｓ₁）が出力される。以上で、光信号（−Ｓ₁）をモニタしてリアルタイムＡＧＣを行う。

期間（７）では、信号／φＳＬ１、／φＬ、／φＧＲがハイレベルにされる。これにより、転送容量ＣＴの他方（ソースフォロワ回路側）の電極は定電圧ＶＧＲに固定され、転送容量ＣＴの共通出力線ＣＬ側の電極は電位ＶＲＳから（−（Ｓ₂＋Ｎｔ））分変動する。ここで、光信号蓄積動作期間が終了後の光信号を（−Ｓ₂）としている。

次に、期間（８）では、信号φＳＬ２の逆相信号である信号／φＳＬ２、及び信号／φＬがハイレベルにされ、メモリセル部ＭＣに蓄えられていたノイズ２Ｎｔが反転アンプを介して読み出される。その際、メモリセル部ＭＣのノイズＮｍが加算されるため、結果として（−２Ｎｔ＋Ｎｍ）が転送容量ＣＴの共通出力線ＣＬ側の電極に読み出される。ここで、転送容量ＣＴには（−２Ｎｔ＋Ｎｍ）−（−（Ｓ₂＋Ｎｔ））＝Ｓ₂−Ｎｔ＋Ｎｍ分の電位変動量が書き込まれている。

期間（９）において、信号φＦＴがローレベルにされ、信号φＦＢ及びφＰＳ２がハイレベルにされると、転送回路部ＴＣのノイズＮｔが加算されて（Ｓ₂＋Ｎｍ）が転送回路部ＴＣからメモリセル部ＭＣに書き込まれる。

次に、信号φＰＳ２及びφＦＢがローレベルにされ、メモリセル部ＭＣの反転アンプを動作させるための信号／φＳＬ２、／φＬ及び共通出力線ＣＬからＭＯＳトランジスタＭ２４までの間を導通させるための信号φＦＴがハイレベルにされる。これにより、反転信号（−（Ｓ₂＋Ｎｍ））にメモリセル部ＭＣのノイズＮｍが加算されて、最終的にノイズ成分が除去された（−Ｓ₂）がメモリセル部ＭＣから出力される。これを、列毎に順次、信号φＨをハイレベルにして読み出す。

以上のように、センサセル部ＳＣ及びメモリセル部ＭＣのそれぞれに対して個別にフィードバックを可能にするためのスイッチを設けなくとも、センサセル部ＳＣへの転送回路部ＴＣからのフィードバックが可能となる。これにより、素子数を削減した回路構成でもセンサのランダムノイズを除去した光信号（−Ｓ₁）を用いたリアルタイムＡＧＣ動作が可能となり、最終的な信号（−Ｓ₂）もセンサのランダムノイズを含まない高Ｓ／Ｎ比の信号が得られる。

図３は、エリア型ＡＦセンサレイアウトの構成の一部を示した模式図である。図３（Ａ）には、比較のための従来のエリア型ＡＦセンサレイアウトの一部を示しており、図３（Ｂ）には、本実施形態における光電変換装置を適用したエリア型ＡＦセンサレイアウトの例の一部を示している。

図３において、２次元のセンサアレイが３行×９列に配置されている。センサセル部１０はセンサ部１１と画素アンプ１２で構成される。センサ部１１は図１におけるフォトダイオードＰＤを表し、画素アンプ１２はＭＯＳトランジスタＭ１１〜Ｍ１３からなる読み出し回路を示す。したがって、図３におけるセンサセル部１０と図１におけるセンサセル部ＳＣとは一致するものである。画素アンプ１２はゲインが（−１）の反転アンプである。また、転送回路部１３は図１における転送回路部ＴＣと一致し、メモリセル部１４は図１におけるメモリセル部ＭＣと一致している。シフトレジスタ１５は図１におけるＭＯＳトランジスタＭ２４を駆動させるために信号φＨを出力させるための走査回路である。このシフトレジスタによって列毎に順次光信号を読み出す。

各画素の中央に記載した黒丸は、各画素の重心を示している。各画素の重心の位置は、ＡＦセンサでは光学的に決められている。したがって、図３（Ａ）に示される構成を図３（Ｂ）に示される構成に置き換える際には、黒丸で示した重心の位置は変わらないように配置される。

図４は、第１の実施形態における光電変換装置を適用した半導体基板上に形成されたエリア型ＡＦセンサレイアウトの全体の一例を示す模式図である。図４における横目Ａ像２５０画素×１８行のうち９列画素×３行を抜き出したものが図３に示した構成に相当する。

図４に示すエリア型ＡＦセンサは位相差検出型ＡＦセンサであるため、基準部（Ａ像）と参照部（Ｂ像）とで一対をなし、クロス測距が行えるように縦目、横目でそれぞれ配置されている。縦目は１５０画素×４２列の画素アレイで構成され、横目は２５０画素×１８行の画素アレイで構成されている。縦目及び横目のそれぞれに斜線部で示す周辺回路部が配置されている。

図４に示すように縦目周辺回路部と横目Ａ像及び横目Ｂ像とでレイアウト上の余裕がなく、周辺回路部の面積が画素の高密度配置の足かせとなっていることが分かる。また、周辺回路部を配置するだけの十分な面積を確保した場合には、横目Ａ像及び横目Ｂ像を外側へ移動させることになりチップ面積の増大につながることは明らかである。

図３（Ａ）において、センサセル部１０とメモリセル部１４とは転送回路部１３を間に挟んで接続されているため、センサセル部１０とメモリセル部１４とは互いに離れて配置されている。また、周辺回路部は、転送回路部１３、メモリセル部１４、及びシフトレジスタ１５から構成されている。転送回路部１３には不図示の共通出力線に接続するため、フィードバックラインがセンサセル部１０（上方向）とメモリセル部１４（下方向）とに合計２系統存在する。そのため、配線は２系統存在し、それぞれにフィードバックスイッチを構成するＭＯＳトランジスタ及びトランスファースイッチを構成するＭＯＳトランジスタの１組が存在することとなる。したがって、フィードバックスイッチを構成するＭＯＳトランジスタ及びトランスファースイッチを構成するＭＯＳトランジスタは合計２個ずつ存在することとなる。

図３（Ｂ）では、センサセル部１０とメモリセル部１４とが交互に配置され、センサセル部１０のセンサ部１１と、それに対応するメモリセル部１４とは互いに隣接して配置する。このため、周辺回路として占有していたメモリセル部１４を、光学系仕様を維持したままセンサセル部１０に取り込むことによって、周辺回路部は転送回路部１３及びシフトレジスタ１５から構成されることになる。

また、図３（Ｂ）においては、センサセル部１０とメモリセル部１４とが転送回路部１３を間に挟んで配置される構成ではない。そのため、図示しない共通出力線に接続するフィードバックラインも１系統に削減され、素子数もフィードバックスイッチを構成するＭＯＳトランジスタ及びトランスファースイッチを構成するＭＯＳトランジスタが各１個ずつ削減される。したがって、周辺回路部の面積はさらに縮小化される。

図３（Ａ）に示されるものを図３（Ｂ）に示されるもので置き換えることにより、センサセル部の開口は若干減少する。しかしながら、ＡＦセンサの各画素の重心は変わらない。また、周辺回路の下端が上昇することで、空いた空間に図４においては重なってしまう、目を配置することが可能となる。感度を若干犠牲にするデメリットより、別の目を配置できることの効果のほうがはるかに大きい。なお、前述した説明では、３行の配置の構成を例示して説明したが、行数が増えるほど回路面積の縮小化の効果は向上し、数十行の配置になると周辺回路部面積の縮小効果はさらに大きくなることは明らかである。

以上のように、本実施形態における光電変換装置をＡＦセンサに適用すると、素子数削減により周辺回路面積が小さくなるため、光学系仕様を維持したままより多くの画素を高密度に配置することが可能となる。したがって、ＡＦ測距点数の多点化が容易となり、チップ面積の増大を防いで低コストでＡＦ測距点数を多点化したＡＦセンサを提供することができる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図５は、第２の実施形態における光電変換装置を適用したエリア型ＡＦセンサレイアウトの構成の一部を示す模式図であり、図３（Ｂ）とは異なる配置順でレイアウトした一例を示している。

本発明の実施形態における光電変換装置は、図１から明らかなように、転送回路部から見て、センサセル部とメモリセル部は並列に接続されている。そのため、転送回路部から見たセンサセル部とメモリセル部の配置の自由度は高い。

第２の実施形態では、メモリセル部１４をアレイ状に配置したメモリセル部アレイは、センサセル部１０をアレイ状に配置したセンサセル部アレイを挟んで転送回路部１３と反対側に配置されている。すなわち、メモリセル部アレイ、センサセル部アレイ、転送回路部１３の順で配置されている。

また、図示していないが、センサセル部アレイと転送回路部１３の間にメモリセル部アレイを配置することも可能である。すなわち、センサセル部アレイ、メモリセル部アレイ、転送回路部１３の順に配置することも可能である。

このように図１に示したような回路構成とすることで、周辺回路部のレイアウトの自由度が高くなる。すなわち、周辺回路部の占有面積を分散して配置することが可能となるため、センサセル部アレイの高密度な配置を実現することができる。なお、図５においては、３行の配置の構成を例示したが、行数が増えるほど回路面積の縮小化の効果は向上し、数十行の配置になると周辺回路部面積の縮小効果はさらに大きくなることは明らかである。

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

ＰＤフォトダイオード
Ｍ１１〜Ｍ１３、Ｍ２３、Ｍ３１、Ｍ３２ＰチャネルＭＯＳトランジスタ
Ｍ２１、Ｍ２２、Ｍ２４ＮチャネルＭＯＳトランジスタ
ＣＴ転送容量
ＣＭフレームメモリ容量
ＳＣセンサセル部
ＴＣ転送回路部
ＭＣメモリセル部
ＣＬ共通出力線
１０センサセル部
１１センサ部
１２画素アンプ
１３転送回路部
１４メモリセル部
１５シフトレジスタ

Claims

光電変換により得られた信号を反転増幅して出力するセンサセル部と、
該信号を蓄積し、反転増幅して出力するメモリセル部と、
前記センサセル部と前記メモリセル部とが接続された共通出力線が第１のノードに接続され、該第１のノードに第１のスイッチを介して接続される転送容量を有し、前記センサセル部及び前記メモリセル部から出力された信号を転送する転送回路部と、
前記第１のスイッチと前記転送容量との間の相互接続点と、電源とに接続された第２のスイッチとを備えることを特徴とする光電変換装置。
前記センサセル部と前記メモリセル部とが、前記反転増幅を行う反転増幅器の負荷素子を共有することを特徴とする請求項１記載の光電変換装置。
前記転送回路部は、前記転送容量に入力部が接続された転送アンプを有し、
該転送アンプの出力部が第３のスイッチを介して前記第１のノードに接続されていることを特徴とする請求項１又は２記載の光電変換装置。
前記センサセル部と、該センサセル部に対応する前記メモリセル部とは隣接して配置され、かつ前記センサセル部と前記メモリセル部とは交互に配置されていることを特徴とする請求項１〜３の何れか１項に記載の光電変換装置。
前記センサセル部をアレイ状に配置したセンサセル部アレイと、前記メモリセル部をアレイ状に配置したメモリセル部アレイとが、隣接して配置されていることを特徴とする請求項１〜４の何れか１項に記載の光電変換装置。
前記メモリセル部アレイ、前記センサセル部アレイ、前記転送回路部の順に配置されていることを特徴とする請求項５記載の光電変換装置。
前記センサセル部アレイ、前記メモリセル部アレイ、前記転送回路部の順に配置されていることを特徴とする請求項５記載の光電変換装置。
前記第２のスイッチは、前記センサセル部、前記メモリセル部、前記転送容量、及び前記共通出力線をリセットするスイッチであることを特徴とする請求項１〜７の何れか１項に記載の光電変換装置。