JP5194635B2 - セラミック多層基板及びその製造方法 - Google Patents

セラミック多層基板及びその製造方法 Download PDF

Info

Publication number
JP5194635B2
JP5194635B2 JP2007214083A JP2007214083A JP5194635B2 JP 5194635 B2 JP5194635 B2 JP 5194635B2 JP 2007214083 A JP2007214083 A JP 2007214083A JP 2007214083 A JP2007214083 A JP 2007214083A JP 5194635 B2 JP5194635 B2 JP 5194635B2
Authority
JP
Japan
Prior art keywords
insulating layer
ceramic
wiring electrode
green sheet
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007214083A
Other languages
English (en)
Other versions
JP2009049205A (ja
Inventor
良二 中村
明彦 鎌田
隆男 岡野
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007214083A priority Critical patent/JP5194635B2/ja
Publication of JP2009049205A publication Critical patent/JP2009049205A/ja
Application granted granted Critical
Publication of JP5194635B2 publication Critical patent/JP5194635B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明はセラミック多層基板及びその製造方法に関し、詳しくは、内部に配線電極を備えたセラミック多層基板の構造とその製造方法に関する。
セラミック多層基板を備えた積層電子部品は、複数の絶縁層の間に、抵抗、キャパシタ、インダクタなどの回路素子を構成する配線電極が配置されている。
このような積層電子部品を製造するために、セラミックグリーンシート上に配線電極を形成し、その上に別のグリーンシートを積層すると、配線電極近傍で空隙が発生したり、セラミックグリーンシート表面が平坦にならないことがある。これに対しては、配線電極の形状に対応した凹部をグリーンシートに形成し、その凹部に配線電極を形成することにより、配線電極による段差を解消すれば、改善できる。
例えば特許文献1には、図9の断面図に示すように、グリーンシート80にレーザ加工で形成した凹部内に、配線電極82を配置することが提案されている。
特開平7−106175号公報
しかし、特許文献1の方法で製造する場合には、高価なレーザ装置が必要になり、また凹部を加工するための工程が必要になる。
一方、積層電子部品の製造方法として、上述のシート積層法のほかに、配線電極及び絶縁体部分をペースト等の印刷により形成する印刷方法も知られている。しかし、印刷法を用いた場合、絶縁体部分用のセラミックペーストは、配線電極用のペーストに比べ、柔らかく、かつ粘性も低いため、絶縁体部分が配線電極よりも低くなり、配線電極部が凸状に突出し、積層数が増加すると、積層体表面の平坦性が悪くなるという問題があった。
本発明は、かかる実情に鑑み、シート積層法と印刷法による問題を改善することを目的とし、セラミック多層基板の内部に配線電極を設けても、低コストかつ簡単な工程で、セラミック多層基板の平坦性を確保することができる、セラミック多層基板の構造及び製造方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成したセラミック多層基板を提供する。
セラミック多層基板は、(a)第1の絶縁層と、(b)前記第1の絶縁層に接して配置された第2の絶縁層と、(c)前記第2の絶縁層のみに埋設された配線電極と、(d)前記第2の絶縁層に関して前記第1の絶縁層とは反対側において前記第2の絶縁層に接して配置された他の絶縁層とを備える。前記第1の絶縁層及び他の絶縁層は、セラミックグリーンシートが焼結してなる。前記第2の絶縁層は、セラミックペーストが焼結してなり、空孔が形成されている。前記第2の絶縁層は、積層方向から透視したときに前記配線電極に重なる第1部分と、該第1部分以外の第2部分とからなる。前記第1部分の空孔含有率が、前記第2部分の空孔含有率よりも低い。好ましくは、前記配線電極の厚みが、前記第2の絶縁層の厚みの半分以上である。
上記構成によれば、例えば、第1の絶縁層を形成するためのセラミックグリーンシート上に、配線電極を、第1の絶縁層に接するように、又は第1の絶縁層から離れるように配置し、配線電極が第1の絶縁層には埋設されていない状態で、第2の絶縁層を形成するためのセラミックぺーストを、配線電極を覆うように配置することにより、セラミックグリーンシートにレーザ加工で凹部を形成して該凹部に配線電極を配置する場合よりも低コストかつ簡単な工程で、セラミック多層基板の内部に配線電極を設けることができる。
また、セラミックグリーンシートとセラミックペーストを併用して絶縁層を形成することで、セラミックペーストだけで絶縁層を形成する場合よりも、セラミック多層基板の平坦性を確保することができる。
第2の絶縁層には、第2の絶縁層を形成するためのセラミックぺーストに含まれる泡によって、空孔が形成される。空孔は、絶縁性を低下させる原因となる。配線電極の厚みが第2の絶縁層の厚みの半分以上であれば、配線電極の上又は下の第2の絶縁層が薄くなるため、この部分の空孔含有率が、第2の絶縁層の他の部分の空孔含有率よりも小さくなる。そのため、第2の絶縁層の空孔含有率が一定である場合(例えば、セラミックグリーンシートにレーザ加工で凹部を形成した場合)に比べると、絶縁性を向上させることができる。
また、本発明は、上記課題を解決するために、以下のように構成した他のセラミック多層基板を提供する。
セラミック多層基板は、(a)第1の絶縁層と、(b)前記第1の絶縁層に接して配置された第2の絶縁層と、(c)前記第1の絶縁層に接して配置され、前記第2の絶縁層のみに埋設された配線電極と、(d)前記第2の絶縁層に関して前記第1の絶縁層とは反対側において前記第2の絶縁層に接して配置された他の絶縁層とを備える。前記第1の絶縁層及び他の絶縁層は、セラミックグリーンシートが焼結してなる。前記第2の絶縁層は、セラミックペーストが焼結してなり、空孔が形成されている。前記第2の絶縁層は、積層方向から透視したときに前記配線電極に重なる第1部分と、該第1部分以外の第2部分とからなる。前記第1部分の空孔含有率が、前記第2部分の空孔含有率よりも低い。
上記構成によれば、例えば、第1の絶縁層を形成するためのセラミックグリーンシート上に、配線電極を、第1の絶縁層に接するように配置し、配線電極が第1の絶縁層には埋設されていない状態で、第2の絶縁層を形成するためのセラミックぺーストを、配線電極を覆うように配置することにより、セラミックグリーンシートにレーザ加工で凹部を形成して該凹部に配線電極を配置する場合よりも低コストかつ簡単な工程で、セラミック多層基板の内部に配線電極を設けることができる。
また、セラミックグリーンシートとセラミックペーストを併用して絶縁層を形成することで、セラミックペーストだけで絶縁層を形成する場合よりも、セラミック多層基板の平坦性を確保することができる。
第2の絶縁層には、第2の絶縁層を形成するためのセラミックぺーストに含まれる泡によって、空孔が形成される。空孔は、絶縁性を低下させる原因となる。第2の絶縁層の第1部分の空孔含有率が、第2の絶縁層の第2部分の空孔含有率よりも低いと、第2の絶縁層の空孔含有率が一定である場合(例えば、セラミックグリーンシートにレーザ加工で凹部を形成した場合)に比べると、絶縁性を向上させることができる。
また、本発明は、上記課題を解決するために、以下のように構成したさらに別のセラミック多層基板を提供する。
セラミック多層基板は、(a)第1の絶縁層と、(b)前記第1の絶縁層に接して配置された第2の絶縁層と、(c)その周囲全体が前記第2の絶縁層で覆われるように、前記第2の絶縁層に埋設された配線電極と、(d)前記第2の絶縁層に関して前記第1の絶縁層とは反対側において前記第2の絶縁層に接して配置された他の絶縁層とを備える。前記第1の絶縁層及び他の絶縁層は、セラミックグリーンシートが焼結してなる。前記第2の絶縁層は、セラミックペーストが焼結してなり、空孔が形成されている。前記第2の絶縁層は、積層方向から透視したときに前記配線電極に重なる第1部分と、該第1部分以外の第2部分とからなる。前記第1部分の空孔含有率が、前記第2部分の空孔含有率よりも低い。
上記構成によれば、例えば、第1の絶縁層を形成するためのセラミックグリーンシート上に、第2の絶縁層の一部を形成するためのセラミックぺーストを配置し、このセラミックペースト上に配線電極を配置し、配線電極が第1の絶縁層から離れている状態、すなわち第1の絶縁層には埋設されていない状態で、第2の絶縁層の残りの部分を形成するためのセラミックぺーストを、配線電極を覆うように配置することにより、セラミックグリーンシートにレーザ加工で凹部を形成して該凹部に配線電極を配置する場合よりも低コストかつ簡単な工程で、セラミック多層基板の内部に配線電極を設けることができる。
また、セラミックグリーンシートとセラミックペーストを併用して絶縁層を形成することで、セラミックペーストだけで絶縁層を形成する場合よりも、セラミック多層基板の平坦性を確保することができる。
第2の絶縁層には、第2の絶縁層を形成するためのセラミックぺーストに含まれる泡によって、空孔が形成される。空孔は、絶縁性を低下させる原因となる。第2の絶縁層の第1部分の空孔含有率が、第2の絶縁層の第2部分の空孔含有率よりも低いと、第2の絶縁層の空孔含有率が一定である場合(例えば、セラミックグリーンシートにレーザ加工で凹部を形成した場合)に比べると、絶縁性を向上させることができる。
好ましくは、上記各構成において、前記第2の絶縁層の空孔含有率が、0.1vol%以上、かつ30vol%以下である。
第2の絶縁層の空孔含有率が0.1vol%以上であると、第2の絶縁層に発生する応力を緩和する効果が十分になる。第2の絶縁層の空孔含有率が30vol%以下であると、めっき工程でめっき液が基板内部に侵入しないので、空孔に残存しためっき液によるマイグレーションや、耐電圧の低下を引き起こす絶縁破壊が起こりにくい。
また、本発明は、上記課題を解決するために、以下のように構成したセラミック多層基板の製造方法を提供する。
セラミック多層基板の製造方法は、(1)未焼成のセラミックグリーンシートを含む基材上に、配線電極を配置する、第1のステップと、(2)前記配線電極を覆うように、前記基材上にセラミックペーストを塗布する、第2のステップと、(3)少なくとも前記セラミックペースト上に未焼成のセラミックグリーンシートを含む他の基材を、前記他の基材が前記セラミックペーストに接するように圧着して、未焼成セラミック積層体を形成する、第3のステップと、(4)前記未焼成セラミック積層体を焼成して、前記セラミックグリーンシート及び前記セラミックペーストを焼結させる、第4のステップとを含む。焼成済みの前記セラミック積層体により、前記セラミックグリーンシートが焼結した第1の絶縁層及び他の絶縁層の間に、前記セラミックペーストが焼結した第2の絶縁層が配置され、前記第2の絶縁層に空孔が形成されているセラミック多層基板を形成する。前記第2の絶縁層は、積層方向から透視したときに前記配線電極に重なる第1部分と、該第1部分以外の第2部分とからなる。前記第1部分の空孔含有率が、前記第2部分の空孔含有率よりも低い。
上記第1のステップにおいて、セラミックグリーンシートのみからなる基材に電極を配置しても、セラミックグリーンシート上にセラミックペーストが塗布された基材を用い、この基材のセラミックペースト上に配線電極を配置してもよい。
上記方法によれば、セラミックグリーンシートにレーザ加工で凹部を形成して該凹部に配線電極を配置する場合よりも低コストかつ簡単な工程で、セラミック多層基板の内部に配線電極を設けることができる。また、セラミックグリーンシートとセラミックペーストを併用して絶縁層を形成することで、セラミックペーストだけで絶縁層を形成する場合よりも、セラミック多層基板の平坦性を確保することができる。
本発明によれば、セラミック多層基板の内部に配線電極を設けても、低コストかつ簡単な工程で、セラミック多層基板の平坦性を確保することができる。
以下、本発明の実施の形態について、図1〜図8を参照しながら説明する。
図1の断面図に概略構成を示すように、セラミック多層基板10は、セラミックの絶縁層が積層された基板本体12の内部に、配線電極16と、内部配線17と、層間接続ビア導体18とが配置され、基板本体12の側面に外部電極20が形成されている。
配線電極16は、抵抗、キャパシタ、インダクタなどの回路素子を構成する。層間接続ビア導体18は、異なる層の配線電極16や内部配線17の間を電気的に接続する。配線電極16と、内部配線17と、層間接続ビア導体18とによって、任意の周波数の電気信号のみを取り出すための回路等が形成される。
外部電極20は、内部配線17を介して、基板本体12内の回路に電気的に接続されている。外部電極20は、セラミック多層基板10をプリント配線基板等の外部回路基板に実装する場合の電気的接続を行うために用いる。外部電極20は、必要に応じて、セラミック多層基板10を外部回路基板に実装するための位置合わせ用マークのために使用してもよい。
基板本体12の絶縁層は、セラミックグリーンシートが焼結してなる第1の絶縁層13と、セラミックペーストが焼結してなる第2の絶縁層14とを含む。配線電極16は、第2の絶縁層14のみに埋設されていている。
図2の断面図に示すセラミック多層基板10aのように、配線電極16が埋設されている2層以上の第2の絶縁層14aを備えてもよい。
図3の要部断面図に示すように、第2の絶縁層14に埋設された配線電極16は、第1の絶縁層13sに接し、第2の絶縁層14は第1の絶縁層13s,13tに接している。
第2の絶縁層14には、第2の絶縁層14を形成するためのセラミックぺーストに含まれる泡によって、空孔15が形成されている。空孔15は、絶縁性を低下させる原因となる。
例えば、配線電極16の厚みが第2の絶縁層14の厚みの半分以上になるように形成されている。この場合、第2の絶縁層14となるセラミックペーストがスキージなどによって印刷され、配線電極16上のセラミックペースト中の泡は、他の部分のペースト中の泡よりも少なくなる。そのため、絶縁層14は、配線電極16の上の第1部分14s(積層方向から透視したときに配線電極16に重なる部分の空孔含有率が、第2の絶縁層14の第1部分14s以外の第2部分14tの空孔含有率よりも小さくなる。このように第2の絶縁層14の第1部分14sの空孔含有率を小さくすることによって、第2の絶縁層14の空孔含有率が一定である場合に比べると、絶縁性を向上させることができる。
第2の絶縁層14の空孔含有率が、上記のように第1部分14sと第2部分14tで異なれば、配線電極16の厚みが第2の絶縁層14の厚みの半分より小さい場合でも、同様に、絶縁性を向上させることができる。
図5は、図3のように第2の絶縁層14に配線電極16を埋設する工程を示す要部断面図である。
まず、図5(a)に示すように、配線電極16を、第1の絶縁層13sになるセラミックグリーンシートの主面上に形成し、次いで、図5(b)に示すように、配線電極16を覆うように、第2の絶縁層14になるセラミックペーストを塗布する。そして、図5(c)に示すように、第2の絶縁層14になるセラミックペースト上に、他の第1の絶縁層13tになるセラミックグリーンシートを積層する。
なお、第2の絶縁層14になるセラミックペーストの粘度が低い場合、図5(d)に示すように配線電極16の上部でセラミックペーストがなだらかな凸状の断面形状を示すことがある。この場合、他の第1の絶縁層13tとなるセラミックグリーンシートを積層し、圧着する際の圧力により配線電極16の上部のセラミックペースト内の泡が第2部分14tである配線電極16の左右側面部に押し出される。これにより、第1部分14sの空孔含有率を小さくすることができる。
配線電極を形成する際、セラミックグリーンシートは仮硬化させている。これにより、セラミックグリーンシート上は硬くて平坦な状態となっている。このセラミックグリーンシート表面に配線電極を形成し、その配線電極を覆うようにセラミックペーストを塗布して第2の絶縁層を形成する。このとき、セラミックグリーンシートが硬化しており、さらに、粘性が低いセラミックペーストを塗布するため、第2の絶縁層の表面を平坦に形成することができる。
第2の絶縁層はセラミックペーストで形成するため、その内部に泡を含んでいる。セラミックペーストを乾燥・硬化させると、その泡が空孔となって第2の絶縁層内に残る。このように第2の絶縁層内に空孔を備えることにより、基板焼成時や冷却時に基板に加わる応力や基板実装時の加熱による熱応力を、空孔により緩和することができる。また、上下配線電極間で容量やカプラなどの線路結合デバイスを構成した場合、その空孔数により電極間の容量あるいは結合を調整できるため、回路設計の自由度を向上させることもできる。
セラミックペーストは、特許文献1で使用されているセラミックグリーンシートやセラミックスラリ等より粘度が低いため、配線電極が厚い場合でも、その絶縁層表面を平坦化することができる。
また、同じ絶縁層内に隣り合うように配線電極を形成した場合、粘度の低いセラミックペーストが配線電極間に隙間なく充填されるため、基板焼成時に電極とセラミックペーストの収縮量の差によるセラミック部のクラックの発生を防止することができ、両者の接合強度を向上させることにより、配線電極の剥離による不良発生を防止することもできる。
さらに、配線電極を形成した絶縁層の上の表面を平坦化することができ、配線電極周囲にもセラミックペーストが配置されているため、多層基板形成圧着時の圧力がその絶縁層に均等に加わり、配線電極のつぶれを防止することができる。これにより、膜厚の厚い配線電極を形成することができる。
図3の構成に代え、図4の要部断面図に示すように、第2の絶縁層14bの内部に配線電極16が完全に埋設され、配線電極16が第1の絶縁層13s,13tから完全に離れ、配線電極16が第1の絶縁層13s,13tに接していない構成としてもよい。
空孔15を含有する第2の絶縁層14bは、配線電極16と第1の絶縁層13s,13tとの間の第1部分14x,14yにおける空孔含有率が、第1部分14x,14y以外の第2部分14zにおける空孔含有率よりも低い。第2の絶縁層14の第1部分14x,14yは、積層方向から透視したときに配線電極16に重なる部分である。
応力発生が大きな場合は、図4に示すように、配線電極16全体を、空孔15を多く含有する第2の絶縁層で覆うことで、応力緩和の度合いを強めることができる。
また、後に述べる挿入損失低減を目的に、必要に応じて誘電率や誘電損失を任意にコントロールするために、図3のように構成することも可能である。
図6は、図4のように第2の絶縁層14bに配線電極を配置する工程を示す要部断面図である。
まず、図6(a)に示すように、第1の絶縁層13sになるセラミックグリーンシート上に、第2の絶縁層14bの一部14sを形成するためのセラミックぺーストを塗布し、次いで、図6(b)に示すように、その上に配線電極16を配置する。次いで、図6(c)に示すように、第2の絶縁層14bの残りの部分14tとなるセラミックぺーストを、配線電極16を覆うように塗布する。そして、図6(d)に示すように、その上に、他の第1の絶縁層13となるセラミックグリーンシートを積層する。
本発明のセラミック多層基板は、高周波信号を流した場合、電磁波が空孔を避けるようにして発散する。したがって、配線電極中の電極端に集中しやすい電流密度は分散される。このため、本発明のセラミック多層基板は、高周波信号の減衰を抑制することが可能になる。
すなわち、本発明のセラミック多層基板は、図8に示すような等価回路において、In側から挿入した高周波信号50により、他方に信号52が流れる。このとき、配線電極同士の電磁界の結合66が大きくなると、点線の矢印53で示すように、一方の配線電極に打ち消す信号52以外の信号が流れる。このため、挿入損失が大きくなる。
本発明のセラミック多層基板は、第2の絶縁層に空孔を含有しているので、誘電率が低くなり、容量の結合が減少するため、挿入損失が低減する。さらに、本発明のセラミック多層基板は、セラミック粉の粒径や溶剤に溶けないような樹脂をセラミックペーストに含有させることにより空孔含有率のコントロールが可能である。したがって、本発明のセラミック多層基板は、誘電率コントロールが可能になり、挿入損失低減に大きく寄与する。
本発明のセラミック多層基板の内部配線、配線電極、層間接続ビア導体及び外部電極は、CuやAg、Ni、Al等で形成できる。本発明の多層セラミック基板は、内部配線、配線電極、層間接続ビア及び外部電極と共に一括焼成可能である。
また、セラミック多層基板のセラミック材料は、一般にセラミック多層基板に適用されるアルミナ(Al)やジルコニア(ZrO)、カルシア(CaCO)、酸化ネオジウム(Nd)、酸化チタン(TiO)等を主成分とする。セラミック多層基板のセラミック材料は、セラミック焼結体であればいずれの材料も適用できる。セラミック多層基板のセラミック材料は、特にジルコニア−カルシア質焼結体や、酸化ネオジウム一酸化チタン質焼結体から成るものが望ましい。
例えば、ジルコニア−カルシア質焼結体は、ジルコニア(Zro)、カルシア(CaO)等の原料粉末に有機バインダと有機溶剤、可塑剤、分散剤等を添加混合される。セラミックスラリは、周知のドクターブレード法等のシート形成法により形成される。セラミックグリーンシートは、所定の打ち抜き加工を施される。セラミック多層基板は、セラミックグリーンシートを複数枚積層し、約900℃の温度で焼成することにより得られる。
さらに、第2の絶縁層の空孔含有率は、0.1〜30.0vol%の範囲であることが望ましい。
第2の絶縁層の空孔含有率が、0.1vol%未満の場合、発生する応力の緩和が十分にされない。このため、セラミック多層基板をプリント配線基板等にはんだで実装する加熱で、セラミックと配線電極の熱膨張差によって、配線電極とセラミックの間にクラック等が発生する。
また、第2の絶縁層の空孔含有率が、30.0Vol%より多くなると、めっき工程でめっき液が基板内部に侵入にする。このため、セラミック多層基板は、空孔にめっき液が残存し、マイグレーションを引き起こしやすくなる。めっき液は、金属イオン等を含む電解質だからである。また、セラミック多層基板は、耐電圧の低下を伴うため、絶縁破壊を起こしやすくなる。めっき液は、金属イオン等を含む電解質だからである。
したがって空孔含有率は、0.1〜30.0vol%の範囲が好ましい。
次に、セラミック多層基板の製造方法について説明する。
(1)まず、セラミック材料を含むセラミックグリーンシートを用意する。
セラミックグリーンシートは、セラミックスラリを乾燥させて作製する。セラミックスラリは、セラミック材料の粉末と有機ビヒクルを混合して作製する。セラミックスラリは、例えば、ZrO;40wt%〜55wt%、CaCO;35wt%〜45wt%、CaO−SiO−B−LiO−Al−MgO系ガラス;5wt%〜15wt%、その他不純物;0wt%〜10wt%からなる混合物を、有機溶剤、可塑剤等からなる有機ビヒクル中に分散させ、調製する。
セラミック材料は、(a)SiO;50wt%〜60wt%、BaCO、Al;0wt%〜10wt%、CaCO;0wt%〜10wt%、BC;0wt%〜10wt%系セラミック、ZrO;20wt%〜35wt%、SiO;20wt%〜30wt%、SrCO;15wt%〜25wt%、BaCO;15wt%〜25WT%、Al;0wt%〜10wt%、TiO;0wt%〜10wt%の系セラミック、(b)フェライト等の磁性体材料、(c)チタン酸バリウム等の誘電体材料、等を使用することもできる。
セラミックグリーンシートは、前述のセラミックスラリを、ドクターブレード法等でシート状に形成して、約80℃の温風等で乾燥させて得られる。
セラミックグリーンシートは、印刷法により形成した未焼結の厚膜印刷層であってもよい。
セラミックグリーンシートは、1050℃以下の温度で焼結する低温焼結セラミックグリーンシートが好ましい。なぜならば、配線電極、内部配線等の材料が、Cu等の金属であるからである。
(2)次いで、必要に応じて、セラミックグリーンシートに貫通孔(ビア)を加工して層間接続ビアを形成したり、セラミックグリーンシートに配線電極や内部配線を形成したりする。貫通孔(ビア)は、パンチング等により加工する。層間接続ビアは、貫通孔に導体ペーストを印刷により埋め込む等の方法で形成する。配線電極や内部配線は、層間接続ビア有り又は無しのセラミックグリーンシートに対して、導体ペーストを用いてスクリーン印刷等により印刷する等の方法により形成する。
導体ペーストには、例えば導体材料粉末をペースト化したものを用いる。導体材料粉末には、低抵抗材料のAg、Cu、Al、Au、Pt等の金属を主成分としたものが好ましい。導体ペーストは、上記の主成分の金属粉末に対して、所定の割合で有機ビヒクルを所定量加え、攪拌、混練して作製する。ただし、主成分粉末、添加成分粉末、有機ビヒクルなどの配合の順序は、特に制約はない。
なお、導体ペースト中に含まれる金属粉末の含有量は、60wt%〜95wt%が好ましい。
金属粉末の含有量が、60wt%未満の場合、焼成後の収縮体積量が多くなる。このため、高膜厚の配線の場合、収縮体積量が大きくなりすぎてセラミック基板中で空隙となる。したがって、含有量が60wt%未満は、信頼性の点で問題となる。
一方、金属粉末の含有量が、95wt%より多くなると、焼成後の収縮体積量が少なくなる。このため、含有量が95wt%より多いものは、焼成時のセラミックの収縮に追従できなくなる。したがって、含有量が95wt%より多いものは、配線とセラミック基板の界面でクラック等が発生する。
よって、導体ペースト中に含まれる金属粉末の含有量は60wt%〜95wt%が好ましい。
主成分の金属粉末は、粗大粉末や極端な凝集粉末がないものが望ましい。導体ペーストとした後の最大粗粒の粒径が、50μm以下になるようにすることが望ましい。
有機ビヒクルは、有機バインダと有機溶剤を混合したものである。有機バインダは、例えばエチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂等を使用する。
有機溶剤は、例えば、ターピネオール、ジヒドロターピネオール、ジヒドロターピネオールアセテート、ブチルカルビトール、ブチルカルビトールアセテート、テキサノール、アルコール類等を使用する。
導体ペーストの粘度は、印刷性を考慮して、50〜700Pa・sとすることが望ましい。導体ペーストには、必要に応じて、各種の分散剤、可塑剤、活性剤等を添加してもよい。
(3)次いで、図3に示したように構成する場合には、配線電極を形成したセラミックグリーンシート上に、導体ペーストの印刷等の方法で、セラミックペーストを、印刷法、スピンコートあるいは、スプレー等で塗布する。このとき、図5(b)に示したように、セラミックペーストによって配線電極がすべて覆われるように、セラミックペーストを塗布する。
図4に示したように構成する場合には、まず、セラミックグリーンシート上全面にセラミックペーストを印刷し、次いで、セラミックペースト上に配線電極を印刷し、次いで、配線電極をすべて覆うようにセラミックペーストを印刷する。
セラミックペーストは、セラミックグリーンシートと無機成分が同一の組成であるのが望ましい。焼成収縮挙動が近似するからである。
セラミックペーストは、セラミック材料粉末に有機溶剤、可塑剤等からなる有機ビヒクル中に分散し、調製する。
セラミック材料粉末は、例えば、ZrO;40wt%〜55wt%、CaCO;35wt%〜45wt%、CaO−SiO−B−LiO−Al−MgO系ガラス;5wt%〜15wt%、その他不純物;0wt%〜10wt%からなる混合物を主成分とする。
セラミック材料粉末は、上記に示したもののほか、(a)SiO;50wt%〜60wt%、BaCO、AlO;30wt%〜10wt%、CaCO;30wt%〜10wt%、BC;0wt%〜10wt%系セラミック、(b)ZrO;20wt%〜35wt%、SiO;20wt%〜30wt%、SrCO;15wt%〜25WT%、BaCO;15wt%〜25wt%、AlO;30wt%〜10wt%、TiO;0wt%〜10wt%系セラミック、フェライト等の磁性体材料、(c)チタン酸バリウム等の誘電体材料、等を選択してもよい。
セラミック材料粉末には、必要に応じて、Al、Nb、TiO、ホウ珪酸ガラス、珪酸ガラス、アルカリガラスから選ばれた少なくとも一種を、焼結制御剤として添加してもよい。
セラミック材料粉末の平均粒径は、0.1μm〜30μm以下の範囲にあるものを用いることが好ましい。0.1μm〜30μm以下の範囲にあるものは、セラミック材料粉末の極端な凝集が防止される。また、0.1μm〜30μm以下の範囲にあるものは、ペースト化後の最大粗粒を50μm以下の粒径に調整することができる。0.1μm〜30μm以下の範囲にあるものは、セラミックグリーンシートのセラミック材料粉末と同等の粒径になる。このため、0.1μm〜30μm以下の範囲にあるものは、収縮量、収縮開始および収縮速さの点で、セラミックグリーンシートと同程度になる。したがって、0.1μm〜30μm以下の範囲では、セラミックグリーンシートと配線電極の界面のクラックや剥離等が防止される。
有機ビヒクルの有機バインダには、例えばエチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂等を用いる。
有機ビヒクルの有機溶剤には、例えばターピネオール、ブチルカルピトール、ブチルカルピトールアセテート、テキサノール、アルコール類等を用いる。有機ビヒクルには、必要に応じて分散剤、可塑剤、界面活性剤等を添加してもよい。
セラミックペーストは、セラミックペースト全体量に対して、セラミック材料粉末の含有量が5wt%〜50wt%となるように、セラミック系材料粉末を秤量する。
配線電極は、セラミック材料粉末の量が5wt%より少ないと、配線電極近傍のセラミックペーストの厚みが薄くなるため、積層圧着時に配線電極がせん弾力によってつぶれて変形しやすくなる。最悪の場合、配線電極は、隣接の配線電極や内部配線との間で、ショートが生じる。
一方、セラミック材料粉末が50wt%より多くなると、クラックや剥離等が発生しやすくなる。セラミック粉末が、ペースト中で凝集し易くなるためである。このため、セラミックペースト中の密度が不均一になる。よって、配線電極との焼成の焼結挙動の差が大きくなって、クラックや剥離等が発生しやすくなる。
したがって、セラミックペースト中のセラミック材料粉末の含有量は、5wt%〜50wt%とする。
セラミックグリーンシートとセラミックペーストの空孔含有率を異ならせることが必要である。
空孔含有率を異ならせるためには、セラミックペースト中のセラミック材料と有機バインダの含有比率を、セラミックシートの含有比率と異ならせればよい。焼成中に有機バインダが分解飛散し、飛散した部分が空孔として存在するからである。
あるいは、空孔含有率を異ならせるためには、セラミックペースト中にボリビニル等の空孔形成剤等を添加すればよい。焼成中に空孔形成剤が分解飛散し、飛散し、飛散した部分が空孔をして存在するからである。
複数種類のセラミックペーストを用意して、必要に応じてセラミックペーストを複数回塗布してもよい。これによって、セラミックシートに対する接合性を向上させることができる。
(4)次いで、未焼成セラミック積層体を、以下のようにして形成する。まず、セラミックグリーンシートを、少なくとも2枚以上重ね合わせる。次いで、例えば10〜300MPaの圧力下にて、静水圧プレス等によりセラミックグリーンシートを圧着して、未焼成セラミック積層体を形成する。
セラミックグリーンシートに形成された配線電極は、静水圧プレス等で発生するせん断応力によって変形しようとする。しかし、配線電極の周囲にセラミックペーストが存在するため、変形が抑制される。
未焼成セラミック積層体は、さらに積層方向にプレスした後、個々のセラミック多層基板のための積層体チップとなるべき大きさに切断し、積層体チップを形成する。
(5)次いで、積層体チップを、周知のベルト炉やバッチ炉で、セラミックグリーンシートの焼成温度、例えば、850〜1000℃で焼成する。積層体チップの焼成後、セラミック多層基板が得られる。
セラミックグリーンシートの未焼結の絶縁層は、焼成で焼結する。焼成雰囲気は、導体材料がAg等の難酸化性材料の場合は大気雰囲気で行う。焼成雰囲気は、Cu等の易酸化性の材料の場合は、低酸素雰囲気で行う。ただし、導体材料がAg等の場合においては、必要に応じて、低酸素雰囲気で行ってもよい。
以上の工程において、多層セラミック基板は、高膜厚の配線電極のつぶれが、配線電極の周囲に配置されているセラミックペーストにより抑制される。また、セラミックペーストにより形成される第2の絶縁層が空孔を含有しているために、焼成中や焼成後の冷却時に発生する応力が緩和される。
さらに上記工程により製造されたセラミック多層基板は、プリント基板への実装時の加熱等による応力が、セラミックペーストにより形成され空孔を含有する第2の絶縁層によって、緩和される。
したがって、膜厚の厚い配線電極であっても、その周囲の第2の絶縁層にクラックや剥がれが発生することを抑制することが可能になる。
<作製例> 図7(a)の透視図、図7(a)の線B−Bに沿って積層方向に切断した断面図である図7(b)に示すように、基板本体の内部に第1の絶縁層43、第2の絶縁層44、配線電極36及び容量層34を含み、基板本体の側面に外部電極31,32,33が形成されたセラミック多層基板10xの作製例について、説明する。
まず、ZrO;50wt%、CaCO;40wt%、CaO−SiO−B−LiO−Al−MgO系ガラス;10wt%とを、アクリルからなる有機バインダ、トルエン、及びイソプロピレンアルコールからなる有機溶剤およびジ−n−ブチルフタレートからなる可塑剤を含んだ有機ビヒクル中に分散させ、セラミックスラリを調製した。
次いで、このセラミックスラリを用い、ドクターブレード法でグリーンシートを厚み22μmに形成した。
導体ペーストは、導体ペースト中に80wt%含有した主成分のCu粉末に対して、所定の割合で、有機ビヒクルを所定量加え、攪拌、混練することにより作製したものを使用した。
セラミックペーストは、セラミックスラリに用いられるセラミック材料粉末と同じ組成のセラミック材料粉末を固形分(無機成分)として、樹脂(エチルセルロース、アルキッド樹脂)および溶剤(ターピネオール)を攪拌機にて予備混合し、その後混練機で混練して粘度が約130Pa・sになるように作製した。
次いで、セラミックグリーンシート上に、50μm幅の全長15mmの配線電極36を、導体ペーストを用い、印刷法によって、膜厚が約50μmになるように印刷塗布した。
次いで、前記配線電極36が形成された第1の絶縁層用セラミックグリーンシート上全面に対して、第2の絶縁層44になるセラミックペーストを、印刷法によって印刷塗布した。
また、前述の配線電極36の形成と同様に、導体ペーストを使用して、400μm幅の全長800μmの容量電極34を、印刷法によって、膜厚が約20μmになるように印刷塗布したセラミックグリーンシートも用意した。
次いで、配線電極36およびセラミックペーストが塗布された第1の絶縁層用セラミックグリーンシート上に、セラミックグリーンシートを1枚、反対面側に容量電極2層34,38を含みながらセラミックグリーンシートを23枚ずつそれぞれ重ね合わせる。
次いで、150MPaの圧力にて圧着することにより、配線電極、内部配線等を有した未焼成セラミック積層体を作製した。
次いで、得られた未焼成セラミック積層体を、ダイシングによって、3.3mm×0.8mm×0.6mmの大きさに切断し、焼成前の積層体チップを得た。
次いで、得られた積層体チップをアルミナセッターに載置し、950℃1時間で焼成した。焼成後に取り出した積層体チップを、挿入損失評価用セラミック多層基板と呼ぶ。
挿入損失評価用セラミック基板について、5.15GHzの挿入損失をネットワークアナライザーで測定し、−1.50dBより小さなものを不良として判定した。
また、挿入損失評価用セラミック多層基板を用いて、−55℃と125℃の温度をそれぞれ10分間加える履歴を1サイクルとする温度サイクルを、2000サイクルまで実施して、気槽熱衝撃信頼性試験を行った。
気槽熱衝撃信頼性試験後に、デジタルマイクロスコープを用いて、挿入損失評価用セラミック多層基板を削りながら所定の厚みごとに、断面を検査した。
具体的には、配線電極36について、10μm以上のクラック等の欠陥の有無を調査した。配線電極36の周囲の絶縁層について、10μm以上クラック等の欠陥の有無を調べた。
同時に、配線電極36が埋設された第2の絶縁層44について、空孔含有率を調査した。空孔含有率は、単位面積当たりの空孔面積の割合である。具体的には、挿入損失評価用セラミック多層基板をエポキシ樹脂で固定して側面を削りながら、セラミックペーストにより形成された第2の絶縁層の断面をSEM(走査型電子顕微鏡)で観察し、断面画像のコントラスト差から、単位面積当たりの空孔の面積割合を求めた。空孔含有率は、セラミックペーストが含有するセラミック粉の粒径や樹脂によって変わる。
また、挿入損失評価用セラミック多層基板の配線電極36の耐電圧評価として、10Vの電圧を1分間かけて遮断するのを1サイクルとする耐電圧サイクル試験を、1000サイクル実施した。耐電圧サイクル試験は、絶縁抵抗値が1GΩ未満になったものをNGとして判定した。
測定及び判定結果を下記表1に示す。
Figure 0005194635
表中の『○』はOK、『×』はNGを示す。
表1から、信頼性試験において基板欠陥や耐電圧おいて欠陥のない多層セラミック基板であり、良好な高周波特性を得るためには、資料番号2、3、4の多層セラミック基板のように、第2の絶縁層44の空孔含有率が0.1〜30.0vol%の範囲内が必要であることが分かる。
これに対して、第2の絶縁層44の空孔含有率が0.1vol%未満場合、温度サイクル試験によって配線電極36の周囲の絶縁層においてクラックが発生した。また、高周波信号の挿入損失が劣化してしまった。
空孔含有率が30.0vol%より多くなると、温度サイクル試験によって内部導体配線の周囲の第2の絶縁層においてクラックが発生した。また、耐電圧試験によって耐電圧が1GΩ未満になり、高周波信号の挿入損失も劣化してしまった。
<まとめ> 以上のように、セラミック多層基板の内部に配線電極を設けても、低コストかつ簡単な工程で、セラミック多層基板の平坦性を確保することができる。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。
例えば、クラック等の不具合が生じやすい一部の配線電極のみが第2の絶縁層に埋設され、他の配線電極が第2の絶縁層に埋設されていない構成としても構わない。
セラミック多層基板の断面図である。(実施例) セラミック多層基板の断面図である。(変形例) セラミック多層基板の要部拡大断面図である。(実施例) セラミック多層基板の要部拡大断面図である。(変形例) セラミック多層基板の製造工程を示す断面図である。(実施例) セラミック多層基板の製造工程を示す断面図である。(変形例) セラミック多層基板の(a)透視図、(b)要部断面面である。(実施例1) セラミック多層基板の等価回路を示す説明図である。(実施例) セラミック多層基板の断面図である。(従来例)
符号の説明
10,10a,10x セラミック多層基板
13s,13s,13t 第1の絶縁層
14,14a,14b 第2の絶縁層
14s 第1部分
14t 第2部分
14x,14y 第1部分
14z 第2部分
15 空孔
16 配線電極
17 配線電極
18 ビア導体
20,31,32,33 外部電極
36 配線電極
43 第1の絶縁層
44 第2の絶縁層

Claims (6)

  1. 第1の絶縁層と、
    前記第1の絶縁層に接して配置された第2の絶縁層と、
    前記第2の絶縁層のみに埋設された配線電極と、
    前記第2の絶縁層に関して前記第1の絶縁層とは反対側において前記第2の絶縁層に接して配置された他の絶縁層と、
    を備え、
    前記第1の絶縁層及び他の絶縁層は、セラミックグリーンシートが焼結してなり、
    前記第2の絶縁層は、セラミックペーストが焼結してなり、空孔が形成され
    前記第2の絶縁層は、積層方向から透視したときに前記配線電極に重なる第1部分と、該第1部分以外の第2部分とからなり、
    前記第1部分の空孔含有率が、前記第2部分の空孔含有率よりも低いことを特徴とする、セラミック多層基板。
  2. 前記配線電極の厚みが、前記第2の絶縁層の厚みの半分以上であることを特徴とする、請求項1に記載のセラミック多層基板。
  3. 第1の絶縁層と、
    前記第1の絶縁層に接して配置された第2の絶縁層と、
    前記第1の絶縁層に接して配置され、前記第2の絶縁層のみに埋設された配線電極と、
    前記第2の絶縁層に関して前記第1の絶縁層とは反対側において前記第2の絶縁層に接して配置された他の絶縁層と、
    を備え、
    前記第1の絶縁層及び他の絶縁層は、セラミックグリーンシートが焼結してなり、
    前記第2の絶縁層は、セラミックペーストが焼結してなり、空孔が形成され、
    前記第2の絶縁層は、積層方向から透視したときに前記配線電極に重なる第1部分と、該第1部分以外の第2部分とからなり、
    前記第1部分の空孔含有率が、前記第2部分の空孔含有率よりも低いことを特徴とする、セラミック多層基板。
  4. 第1の絶縁層と、
    前記第1の絶縁層に接して配置された第2の絶縁層と、
    その周囲全体が前記第2の絶縁層で覆われるように、前記第2の絶縁層に埋設された配線電極と、
    前記第2の絶縁層に関して前記第1の絶縁層とは反対側において前記第2の絶縁層に接して配置された他の絶縁層と、
    を備え、
    前記第1の絶縁層及び他の絶縁層は、セラミックグリーンシートが焼結してなり、
    前記第2の絶縁層は、セラミックペーストが焼結してなり、空孔が形成され、
    前記第2の絶縁層は、積層方向から透視したときに前記配線電極に重なる第1部分と、該第1部分以外の第2部分とからなり、
    前記第1部分の空孔含有率が、前記第2部分の空孔含有率よりも低いことを特徴とする、セラミック多層基板。
  5. 前記第2の絶縁層の空孔含有率が、0.1vol%以上、かつ30vol%以下であることを特徴とする、請求項1ないし4に記載のセラミック多層基板。
  6. 未焼成のセラミックグリーンシートを含む基材上に、配線電極を配置する、第1のステップと、
    前記配線電極を覆うように、前記基材上にセラミックペーストを塗布する、第2のステップと、
    少なくとも前記セラミックペースト上に未焼成のセラミックグリーンシートを含む他の基材を、前記他の基材が前記セラミックペーストに接するように圧着して、未焼成セラミック積層体を形成する、第3のステップと、
    前記未焼成セラミック積層体を焼成して、前記セラミックグリーンシート及び前記セラミックペーストを焼結させる、第4のステップと、
    を含み、
    焼成済みの前記セラミック積層体により、前記セラミックグリーンシートが焼結した第1の絶縁層及び他の絶縁層の間に、前記セラミックペーストが焼結した第2の絶縁層が配置され、前記第2の絶縁層に空孔が形成されているセラミック多層基板を形成し、
    前記第2の絶縁層は、積層方向から透視したときに前記配線電極に重なる第1部分と、該第1部分以外の第2部分とからなり、
    前記第1部分の空孔含有率が、前記第2部分の空孔含有率よりも低いことを特徴とする、セラミック多層基板の製造方法。
JP2007214083A 2007-08-20 2007-08-20 セラミック多層基板及びその製造方法 Active JP5194635B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007214083A JP5194635B2 (ja) 2007-08-20 2007-08-20 セラミック多層基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007214083A JP5194635B2 (ja) 2007-08-20 2007-08-20 セラミック多層基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009049205A JP2009049205A (ja) 2009-03-05
JP5194635B2 true JP5194635B2 (ja) 2013-05-08

Family

ID=40501157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007214083A Active JP5194635B2 (ja) 2007-08-20 2007-08-20 セラミック多層基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5194635B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6989292B2 (ja) * 2017-05-29 2022-01-05 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3470812B2 (ja) * 1992-02-05 2003-11-25 株式会社村田製作所 セラミック積層電子部品の製造方法
JP2001284819A (ja) * 2000-03-30 2001-10-12 Kyocera Corp 積層回路基板
JP4134693B2 (ja) * 2002-11-20 2008-08-20 日立金属株式会社 セラミック積層基板の製造方法
JP2004235347A (ja) * 2003-01-29 2004-08-19 Kyocera Corp 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP2005085995A (ja) * 2003-09-09 2005-03-31 Ngk Spark Plug Co Ltd セラミック基板の製造方法
CN1701399A (zh) * 2003-09-30 2005-11-23 株式会社村田制作所 单片陶瓷电子元件和制造其的方法
JP2005154207A (ja) * 2003-11-26 2005-06-16 Kyocera Corp グリーンシート、積層成形体、積層基板及びその製造方法
JP2005243931A (ja) * 2004-02-26 2005-09-08 Kyocera Corp ガラスセラミック多層基板、その配線基板及びそれ等の製造方法
JP2007201272A (ja) * 2006-01-27 2007-08-09 Kyocera Corp 配線基板の製造方法

Also Published As

Publication number Publication date
JP2009049205A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
JP5104761B2 (ja) セラミック基板およびその製造方法
TWI436387B (zh) Laminated ceramic electronic parts and manufacturing method thereof
WO2017154692A1 (ja) 複合基板及び複合基板の製造方法
JP2010045209A (ja) 積層セラミック電子部品の製造方法
JP2021168413A (ja) 積層型電子部品
JP4276642B2 (ja) 積層型セラミック電子部品
JP7309666B2 (ja) 多層セラミック基板及び電子装置
JP5194635B2 (ja) セラミック多層基板及びその製造方法
JP4844317B2 (ja) セラミック電子部品およびその製造方法
JP2007173651A (ja) 積層セラミックコンデンサ、コンデンサ内蔵多層配線基板、および積層電子装置
JP4688460B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP5110420B2 (ja) Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP5110419B2 (ja) Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2004273426A (ja) 導電ペーストおよびそれを用いたセラミック多層基板
JP6455633B2 (ja) 多層セラミック基板及び電子装置
JP4817855B2 (ja) コンデンサ内蔵配線基板およびその製造方法
JP4965276B2 (ja) 配線基板
JP5230565B2 (ja) 配線基板
JP2008037675A (ja) 低温焼結セラミック組成物、セラミック基板およびその製造方法、ならびに電子部品
JP2010045212A (ja) 積層セラミック電子部品及びその製造方法
JP2007173625A (ja) 配線基板およびその製造方法
JP2007284297A (ja) グリーンシート、これを用いた多層基板およびその製造方法
JP2006179844A (ja) コンデンサ内蔵配線基板
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2007201272A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5194635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150