JP5188039B2 - 半導体装置及び半導体構成体並びにそれらの製造方法 - Google Patents
半導体装置及び半導体構成体並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP5188039B2 JP5188039B2 JP2006184114A JP2006184114A JP5188039B2 JP 5188039 B2 JP5188039 B2 JP 5188039B2 JP 2006184114 A JP2006184114 A JP 2006184114A JP 2006184114 A JP2006184114 A JP 2006184114A JP 5188039 B2 JP5188039 B2 JP 5188039B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wiring
- semiconductor structure
- upper layer
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
請求項11に記載の発明に係る半導体構成体は、半導体基板と、前記半導体基板下に設けられた複数の外部接続用電極と、前記半導体基板下に設けられた複数の下層配線と、前記半導体基板上の中央部に設けられた複数の上層配線と、前記半導体基板上の周辺部に設けられているとともに、前記上層配線にそれぞれ接続された複数の上層接続パッドと、前記下層配線にそれぞれ接続されて前記下層配線と一体となっているとともに前記半導体基板下から外側に向かって突出され、前記半導体基板の側面に沿って上に折り曲げられ、前記半導体基板上の内側に向かって折り曲げられ、前記上層接続パッドにそれぞれ接合された複数の中継配線と、を備えることを特徴とするものである。
請求項14に記載の発明に係る半導体装置の製造方法は、半導体ウエハ下の各第1の半導体構成体形成領域に複数の下層配線が形成され、前記半導体ウエハ下の各第1の半導体構成体形成領域に複数の外部接続用電極が形成され、前記半導体ウエハ上の各第1の半導体構成体形成領域の中央部に複数の上層配線が形成され、前記半導体ウエハ上の各第1の半導体構成体形成領域の周辺部に複数の上層接続パッドが形成され、前記上層接続パッドが前記上層配線にそれぞれ接続され、複数の中継配線が前記半導体ウエハ下の各第1の半導体構成体形成領域内において前記下層配線にそれぞれ接続され、前記中継配線が前記下層配線と一体となって、前記中継配線が前記半導体ウエハ下の各第1の半導体構成体形成領域から各第1の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出たものを用意する第1工程と、前記第1工程後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを第1の半導体構成体形成領域毎の半導体基板に分割する第2工程と、前記第2工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第3工程と、前記第3工程後に、第2半導体基板および該第2半導体基板下に複数の第2外部接続用電極を有する第2の半導体構成体を前記半導体基板上に搭載して、前記第2外部接続用電極を上層配線に接続する第4工程と、を有することを特徴とするものである。
請求項17に記載の発明に係る半導体構成体の製造方法は、半導体ウエハ下の各半導体構成体形成領域に複数の下層配線が形成され、前記半導体ウエハ下の各半導体形成体形成領域に複数の外部接続用電極が形成され、前記半導体ウエハ上の各半導体形成体形成領域の中央部に複数の上層配線が形成され、前記半導体ウエハ上の各半導体形成体形成領域の周辺部に複数の上層接続パッドが形成され、前記上層接続パッドが前記上層配線にそれぞれ接続され、複数の中継配線が前記半導体ウエハ下の各第1の半導体構成体形成領域内において前記下層配線にそれぞれ接続され、前記中継配線が前記下層配線と一体となって、前記中継配線が前記半導体ウエハ下の各第1の半導体構成体形成領域から各第1の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出たものを用意する第1工程と、前記第1工程後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを半導体形成体形成領域毎の半導体基板に分割する第2工程と、前記第2工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第3工程と、を有することを特徴とするものである。
請求項18に記載の発明に係る半導体構成体の製造方法は、半導体ウエハ下の各半導体形成体形成領域に複数の下層配線を形成するとともに、複数の中継配線を前記半導体ウエハ下の各第1の半導体構成体形成領域内において前記下層配線にそれぞれ接続させて前記中継配線が前記下層配線と一体となるようにして且つ前記中継配線が前記半導体ウエハ下の各第1の半導体構成体形成領域から各第1の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出るようにして、前記中継配線を形成する第1工程と、前記半導体ウエハ上の各半導体形成体形成領域の中央部に複数の上層配線を形成するとともに、複数の上層接続パッドを前記上層配線にそれぞれ接続させるようにして前記上層接続パッドを前記半導体ウエハ上の各半導体形成体形成領域の周辺部に形成する第2工程と、前記半導体ウエハ下の各半導体形成体形成領域に複数の外部接続用電極を形成する第3工程と、前記第1工程、前記第2工程及び前記第3工程の後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを半導体形成体形成領域毎の半導体基板に分割する第4工程と、前記第4工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第5工程と、を有することを特徴とするものである。
図1はこの発明の第1実施形態としての半導体装置の要部の断面図を示す。この半導体装置は平面方形状の第1の半導体構成体1aおよびその上に積層された平面方形状の第2の半導体構成体1bを備えている。この場合、第1、第2の半導体構成体1a、1bは、その平面サイズおよび基本的な構成がほぼ同じであり、一般的には、CSP(chip size package)と呼ばれるものである。
図17はこの発明の第2実施形態としての半導体装置の要部の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、第1の半導体構成体1aにおいて、下地金属層20を含む中継配線21の代わりに、フィルム基板23の一面に中継配線24が設けられたものを用いた点である。
上記各実施形態では、2つの半導体構成体を積層した場合について説明したが、3つ以上の半導体構成体を積層してもよく、例えば、図29に示すこの発明の第3実施形態のように、3つの半導体構成体を積層するようにしてもよい。この半導体装置では、第1の半導体構成体1aと同様の構造の最下層の半導体構成体1c上に第1の半導体構成体1aを接着剤22aを介して積層し、第1の半導体構成体1a上に第2の半導体構成体1bを接着剤22bを介して積層した構造となっている。
例えば、図1において、下地金属層8aを含む配線9aを接続パッド3aに接続されたものと接続されないものとの2種類とし、接続パッド3aに接続されない下地金属層8aを含む配線9aの一端部に下地金属層20を含む中継配線21の下端部を接続するようにしてもよい。また、例えば、図1において、第2の半導体構成体1bの半田ボール12bを省略し、接着剤22の代わりに、異方性導電接着剤を用いるようにしてもよい。さらに、上記各実施形態に示された半導体構成体は一例に過ぎず、本発明の半導体構成体は、集積回路を外部に接続するための外部接続用電極を有する如何なる半導体構成体でも適用可能である。
1b 第2の半導体構成体
2a、2b シリコン基板
3a、3b 接続パッド
4a、4b 絶縁膜
6a、6b 保護膜
9a、9b 配線
10a、10b 柱状電極
11a、11b 封止膜
12a、12b 半田ボール
14 上層配線
16 上層接続パッド
17 上層保護膜
21 中継配線
22 接着剤
23 フィルム基板
24 中継配線
31 半導体ウエハ
32 ダイシングストリート
Claims (19)
- 半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有し、積層された複数の半導体構成体を備え、
前記複数の半導体構成体のうち最上層以外の半導体構成体が、
前記半導体基板下に設けられた複数の下層配線と、
前記半導体基板上の中央部に設けられているとともに、その上に搭載された半導体構成体の外部接続用電極に接続された複数の上層配線と、
前記半導体基板上の周辺部に設けられているとともに、前記上層配線にそれぞれ接続された複数の上層接続パッドと、
前記下層配線にそれぞれ接続されて前記下層配線と一体となっているとともに前記半導体基板下から外側に向かって突出され、前記半導体基板の側面に沿って上に折り曲げられ、前記半導体基板上の内側に向かって折り曲げられ、前記上層接続パッドにそれぞれ接合された複数の中継配線と、を有することを特徴とする半導体装置。 - 請求項1に記載の発明において、
前記最上層以外の半導体構成体が、前記上層配線を覆うようにして前記半導体基板上に設けられた上層保護膜と、前記上層保護膜のうち前記上層配線の接続パッドに対応する部分に形成された第1開口部と、前記上層保護膜のうち前記上層接続パッドに対応する部分に形成された第2開口部と、を更に有し、
前記中継配線が前記第2開口部を通じて前記上層接続パッドに接合され、
前記複数の半導体構成体のうち最下層以外の半導体構成体の外部接続用電極がその下の半導体構成体の第1開口部を通じて上層配線の接続パッドに接続されていることを特徴とする半導体装置。 - 請求項1又は2に記載の発明において、
前記最上層以外の半導体構成体が、前記半導体基板下に設けられているとともに前記下層配線を覆う封止膜を有し、
前記外部接続用電極が柱状電極であり、
前記柱状電極の下面と前記封止膜の下面とが面一になるように前記柱状電極が前記封止膜に埋められていることを特徴とする半導体装置。 - 請求項3に記載の発明において、
前記複数の半導体構成体のうち最上層の半導体構成体が、
前記半導体基板下に設けられた複数の下層配線と、
前記半導体基板下に設けられているとともに前記下層配線を覆う封止膜とを有し、
前記外部接続用電極が柱状電極であり、
前記柱状電極の下面と前記封止膜の下面とが面一になるように前記柱状電極が前記封止膜に埋められていることを特徴とする半導体装置。 - 請求項4に記載の発明において、
前記複数の半導体構成体のうち最下層以外の半導体構成体が前記柱状電極下にそれぞれ設けられた複数の半田ボールを有し、前記半田ボールがその下側の半導体構成体の上層配線にそれぞれ接合されることによって前記最下層以外の半導体構成体がその下側の半導体構成体上に搭載されていることを特徴とする半導体装置。 - 請求項5に記載の発明において、
前記最下層以外の半導体構成体とその下側の半導体構成体との間に設けられ、それらを接着した接着剤を更に備えることを特徴とする半導体装置。 - 請求項4から6の何れか一項に記載の発明において、
前記複数の半導体構成体のうち最下層以外の半導体構成体とその下側の半導体構成体との間に設けられ、それらを接着した異方性導電接着剤を更に備えることを特徴とする半導体装置。 - 請求項3から7の何れか一項に記載の発明において、
前記複数の半導体構成体のうち最下層の半導体構成体が前記柱状電極下に設けられた半田ボールを有することを特徴とする半導体装置。 - 請求項1から8の何れか一項に記載の発明において、
前記複数の半導体構成体のうち最下層以外の半導体構成体の半導体基板の平面サイズは最下層の半導体構成体の半導体基板の平面サイズと同じであることを特徴とする半導体装置。 - 請求項1から8の何れか一項に記載の発明において、
前記複数の半導体構成体のうち最下層以外の半導体構成体の半導体基板の平面サイズは最下層の半導体構成体の半導体基板の平面サイズよりも小さくなっていることを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板下に設けられた複数の外部接続用電極と、
前記半導体基板下に設けられた複数の下層配線と、
前記半導体基板上の中央部に設けられた複数の上層配線と、
前記半導体基板上の周辺部に設けられているとともに、前記上層配線にそれぞれ接続された複数の上層接続パッドと、
前記下層配線にそれぞれ接続されて前記下層配線と一体となっているとともに前記半導体基板下から外側に向かって突出され、前記半導体基板の側面に沿って上に折り曲げられ、前記半導体基板上の内側に向かって折り曲げられ、前記上層接続パッドにそれぞれ接合された複数の中継配線と、を備えることを特徴とする半導体構成体。 - 請求項11に記載の発明において、
前記上層配線を覆うようにして前記半導体基板上に設けられた上層保護膜と、
前記上層保護膜のうち前記上層配線の接続パッドに対応する部分に形成された第1開口部と、
前記上層保護膜のうち前記上層接続パッドに対応する部分に形成された第2開口部と、を更に備え、
前記中継配線が前記第2開口部を通じて前記上層接続パッドに接合されていることを特徴とする半導体構成体。 - 請求項11又は12に記載の発明において、
前記外部接続用電極が前記下層配線の接続パッド部下面に設けられていることを特徴とする半導体構成体。 - 半導体ウエハ下の各第1の半導体構成体形成領域に複数の下層配線が形成され、前記半導体ウエハ下の各第1の半導体構成体形成領域に複数の外部接続用電極が形成され、前記半導体ウエハ上の各第1の半導体構成体形成領域の中央部に複数の上層配線が形成され、前記半導体ウエハ上の各第1の半導体構成体形成領域の周辺部に複数の上層接続パッドが形成され、前記上層接続パッドが前記上層配線にそれぞれ接続され、複数の中継配線が前記半導体ウエハ下の各第1の半導体構成体形成領域内において前記下層配線にそれぞれ接続され、前記中継配線が前記下層配線と一体となって、前記中継配線が前記半導体ウエハ下の各第1の半導体構成体形成領域から各第1の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出たものを用意する第1工程と、
前記第1工程後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを第1の半導体構成体形成領域毎の半導体基板に分割する第2工程と、
前記第2工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第3工程と、
前記第3工程後に、第2半導体基板および該第2半導体基板下に複数の第2外部接続用電極を有する第2の半導体構成体を前記半導体基板上に搭載して、前記第2外部接続用電極を上層配線に接続する第4工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項14に記載の発明において、
前記第1工程において、前記中継配線が隣り合う第1の半導体構成体形成領域の下層配線を接続するように設けられ、
前記第2工程後であって前記第3工程前に、前記中継配線をその中央部で切断することを特徴とする半導体装置の製造方法。 - 請求項14に記載の発明において、
前記第1工程おいて、前記中継配線が隣りの第1の半導体構成体形成領域から延び出た中継配線から分離していることを特徴とする半導体装置の製造方法。 - 半導体ウエハ下の各半導体構成体形成領域に複数の下層配線が形成され、前記半導体ウエハ下の各半導体形成体形成領域に複数の外部接続用電極が形成され、前記半導体ウエハ上の各半導体形成体形成領域の中央部に複数の上層配線が形成され、前記半導体ウエハ上の各半導体形成体形成領域の周辺部に複数の上層接続パッドが形成され、前記上層接続パッドが前記上層配線にそれぞれ接続され、複数の中継配線が前記半導体ウエハ下の各第1の半導体構成体形成領域内において前記下層配線にそれぞれ接続され、前記中継配線が前記下層配線と一体となって、前記中継配線が前記半導体ウエハ下の各第1の半導体構成体形成領域から各第1の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出たものを用意する第1工程と、
前記第1工程後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを半導体形成体形成領域毎の半導体基板に分割する第2工程と、
前記第2工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第3工程と、
を有することを特徴とする半導体構成体の製造方法。 - 半導体ウエハ下の各半導体形成体形成領域に複数の下層配線を形成するとともに、複数の中継配線を前記半導体ウエハ下の各第1の半導体構成体形成領域内において前記下層配線にそれぞれ接続させて前記中継配線が前記下層配線と一体となるようにして且つ前記中継配線が前記半導体ウエハ下の各第1の半導体構成体形成領域から各第1の半導体構成体形成領域の間のダイシングストリートに対応する部分へ延び出るようにして、前記中継配線を形成する第1工程と、
前記半導体ウエハ上の各半導体形成体形成領域の中央部に複数の上層配線を形成するとともに、複数の上層接続パッドを前記上層配線にそれぞれ接続させるようにして前記上層接続パッドを前記半導体ウエハ上の各半導体形成体形成領域の周辺部に形成する第2工程と、
前記半導体ウエハ下の各半導体形成体形成領域に複数の外部接続用電極を形成する第3工程と、
前記第1工程、前記第2工程及び前記第3工程の後に、前記中継配線を残しつつ前記半導体ウエハのうち前記ダイシングストリートに対応する部分を除去することにより、前記半導体ウエハを半導体形成体形成領域毎の半導体基板に分割する第4工程と、
前記第4工程後に、前記中継配線を前記半導体基板の側面に沿って上に折り曲げ、更に前記中継配線を前記半導体基板上の内側に向かって折り曲げ、前記中継配線を前記上層接続パッドにそれぞれ接合する第5工程と、を有することを特徴とする半導体構成体の製造方法。 - 請求項18に記載の発明において、
前記第2工程後であって前記第4工程前に、前記上層配線及び上層接続パッドを上層保護膜で覆うようにして、前記半導体ウエハ上の各半導体構成体径領域に上層保護膜を形成して、前記上層保護膜のうち前記上層配線の接続パッドに対応する部分に第1開口部を形成し、前記上層保護膜のうち前記上層接続パッドに対応する部分に第2開口部を形成する第6工程を更に有し、
前記第5工程において、前記第2開口部を通じて前記中継配線を前記上層接続パッドに接合することを特徴とする半導体構成体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006184114A JP5188039B2 (ja) | 2006-07-04 | 2006-07-04 | 半導体装置及び半導体構成体並びにそれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006184114A JP5188039B2 (ja) | 2006-07-04 | 2006-07-04 | 半導体装置及び半導体構成体並びにそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008016528A JP2008016528A (ja) | 2008-01-24 |
JP5188039B2 true JP5188039B2 (ja) | 2013-04-24 |
Family
ID=39073287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006184114A Expired - Fee Related JP5188039B2 (ja) | 2006-07-04 | 2006-07-04 | 半導体装置及び半導体構成体並びにそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5188039B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3688755B2 (ja) * | 1995-06-12 | 2005-08-31 | 株式会社日立製作所 | 電子部品および電子部品モジュール |
JP4225036B2 (ja) * | 2002-11-20 | 2009-02-18 | 日本電気株式会社 | 半導体パッケージ及び積層型半導体パッケージ |
JP4062305B2 (ja) * | 2004-12-14 | 2008-03-19 | カシオ計算機株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-07-04 JP JP2006184114A patent/JP5188039B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008016528A (ja) | 2008-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4143345B2 (ja) | チップ積層型パッケージ素子及びその製造方法 | |
JP5258567B2 (ja) | 半導体装置及びその製造方法 | |
KR100871709B1 (ko) | 칩 스택 패키지 및 그 제조방법 | |
JP6100480B2 (ja) | 半導体装置およびその製造方法 | |
JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
JP6336298B2 (ja) | 半導体装置 | |
JP2009064897A (ja) | 半導体装置及びその製造方法 | |
JP2010109274A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
US11869844B2 (en) | Semiconductor device | |
US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
JP5033682B2 (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
JP5264640B2 (ja) | 積層型半導体装置及びその製造方法 | |
JP5238985B2 (ja) | 半導体装置の製造方法 | |
JP5188039B2 (ja) | 半導体装置及び半導体構成体並びにそれらの製造方法 | |
JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
JP2010016395A5 (ja) | ||
JP2007287901A (ja) | 半導体装置およびその製造方法 | |
JP2007059493A (ja) | 半導体装置およびその製造方法 | |
JP2007109914A (ja) | 半導体装置の製造方法 | |
JP4987683B2 (ja) | 半導体装置およびその製造方法 | |
KR20010073946A (ko) | 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법 | |
JP2008016527A (ja) | 半導体装置およびその製造方法 | |
JP4522213B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |