JP5182129B2 - Multilayer capacitor and manufacturing method thereof - Google Patents
Multilayer capacitor and manufacturing method thereof Download PDFInfo
- Publication number
- JP5182129B2 JP5182129B2 JP2009021755A JP2009021755A JP5182129B2 JP 5182129 B2 JP5182129 B2 JP 5182129B2 JP 2009021755 A JP2009021755 A JP 2009021755A JP 2009021755 A JP2009021755 A JP 2009021755A JP 5182129 B2 JP5182129 B2 JP 5182129B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- particles
- multilayer capacitor
- dielectric
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、複数の誘電体層が積層された多層キャパシタに関する。 The present invention relates to a multilayer capacitor in which a plurality of dielectric layers are stacked.
キャパシタは、電子機器が発生する雑音を抑制するためのデカップリング・キャパシタ、電子デバイス間の直流電位の相違を解消するためのカップリング・キャパシタ、更にはフィルタの構成部品等として、電子機器に欠かせない部品である。近年の、電子機器の小型化には目覚しいものがあるが、このような電子機器の小型化に合わせてキャパシタの小型化への要求も高まっている。 Capacitors are indispensable for electronic devices as decoupling capacitors for suppressing noise generated by electronic devices, coupling capacitors for eliminating DC potential differences between electronic devices, and filter components. It is a part that does not. In recent years, there is a remarkable reduction in the size of electronic devices, but the demand for downsizing of capacitors is also increasing in accordance with the downsizing of electronic devices.
誘電体層（キャパシタの電極間に配置された絶縁層）をチタン酸バリウム等の強誘電体で形成したセラミックキャパシタは、小型化に適したキャパシタである。 A ceramic capacitor in which a dielectric layer (an insulating layer disposed between electrodes of a capacitor) is formed of a ferroelectric such as barium titanate is a capacitor suitable for miniaturization.
キャパシタを小型化すると、電極面積が小さくなる。従って、キャパシタの構造に変更を加えずに寸法を小型化すると、キャパシタの容量が小さくなってしまう。 When the capacitor is downsized, the electrode area is reduced. Therefore, if the size is reduced without changing the capacitor structure, the capacitance of the capacitor is reduced.
そこで、小型化されたセラミックキャパシタでは、複数の誘電体層と電極層を交互に積層して、電極の総面積が小さくならないようにしている。このようなセラミックキャパシタは、積層セラミックキャパシタと呼ばれている。 Therefore, in a miniaturized ceramic capacitor, a plurality of dielectric layers and electrode layers are alternately stacked so that the total area of the electrodes is not reduced. Such a ceramic capacitor is called a multilayer ceramic capacitor.
積層セラミックキャパシタは、以下のような手順によって製造される。 The multilayer ceramic capacitor is manufactured by the following procedure.
まず、セラミック材料にバインダー等を加えたスラリーを原料として、セラミックグリーンシートを作製する。 First, a ceramic green sheet is prepared using a slurry obtained by adding a binder or the like to a ceramic material.
次に、このセラミックグリーンシートの表面に、内部電極用の材料ペーストをスクリーン印刷する。 Next, a material paste for internal electrodes is screen-printed on the surface of the ceramic green sheet.
次に、このセラミックグリーンシートを複数枚積層し圧着して、グリーンブロックを作製する。 Next, a plurality of ceramic green sheets are laminated and pressure-bonded to produce a green block.
その後、このグリーンブロックを切断して、チップ片を形成する。 Thereafter, the green block is cut to form a chip piece.
次に、このチップ片を、約１３００℃の高温で焼成する。 Next, this chip piece is fired at a high temperature of about 1300 ° C.
次に、このチップ片における左右両端面に、外部電極を形成して積層セラミックキャパシタを完成する。 Next, external electrodes are formed on the left and right end faces of the chip piece to complete the multilayer ceramic capacitor.
上述したように、グリーンブロックを切断して形成したチップ片は、１３００℃で焼成される。従って、チップ片内部に印刷された、内部電極用ペーストも１３００℃の高温に曝される。 As described above, the chip piece formed by cutting the green block is fired at 1300 ° C. Therefore, the internal electrode paste printed inside the chip piece is also exposed to a high temperature of 1300 ° C.
この高温に耐えられるように、内部電極の材料には、融点が１３００℃より高いニッケル（Ni）やパラジウム（Pd）が用いられる。 In order to withstand this high temperature, nickel (Ni) or palladium (Pd) having a melting point higher than 1300 ° C. is used as the material of the internal electrode.
等価直列抵抗(Equivalent Series Resistance; ESR)は、キャパシタの高周波特性を決める重要な素子定数である。キャパシタの等価回路は、真のキャパシタと、ＥＳＲと、ＥＳＬ（Equivalent Series Inductance）の直列回路として表すことができる。従って、キャパシタの高周波特性を改善するためには、ESRを小さくすることが重要である。ここで、ＥＳＲは、主に電極の抵抗値によって決まる。 Equivalent Series Resistance (ESR) is an important element constant that determines the high frequency characteristics of a capacitor. The equivalent circuit of the capacitor can be expressed as a series circuit of a true capacitor, ESR, and ESL (Equivalent Series Inductance). Therefore, in order to improve the high-frequency characteristics of the capacitor, it is important to reduce the ESR. Here, ESR is mainly determined by the resistance value of the electrode.
ところで、積層セラミックキャパシタの電極材料として用いられるＮｉやＰdは、抵抗率がＣｕ等の低抵抗金属に比べ高い。従って、積層セラミックキャパシタの内部電極を、Ｃｕ等の低抵抗金属で形成することができれば、積層セラミックキャパシタのＥＳＲを小さくすることができる。 By the way, Ni and Pd used as the electrode material of the multilayer ceramic capacitor have a higher resistivity than a low resistance metal such as Cu. Therefore, if the internal electrode of the multilayer ceramic capacitor can be formed of a low resistance metal such as Cu, the ESR of the multilayer ceramic capacitor can be reduced.
Ｃｕに並ぶ低抵抗金属としては、Ａｕ，Ａｇ，Ｃｕや、これらを主成分とする合金がある。しかし、これら低抵抗金属の融点は、１０００℃前後である。このため、積層セラミックコンデンサの内部電極をこれら低抵抗金属で形成しようとすると、セラミックグリーンシートを焼成する際、内部電極が溶融し破壊されてしまう。故に、積層セラミックコンデンサの内部電極をＣｕ等の低抵抗金属で形成して、ＥＳＲを低くすることは困難であった。 Examples of low resistance metals lined with Cu include Au, Ag, Cu, and alloys containing these as main components. However, the melting point of these low resistance metals is around 1000 ° C. For this reason, when it is going to form the internal electrode of a multilayer ceramic capacitor with these low resistance metals, when baking a ceramic green sheet, an internal electrode will fuse | melt and will be destroyed. Therefore, it is difficult to lower the ESR by forming the internal electrode of the multilayer ceramic capacitor with a low resistance metal such as Cu.
そこで、本発明の目的は、Ａｕ，Ａｇ，Ｃｕ等の低抵抗金属（これらを主成分とする合金も含む）で内部電極が形成された多層キャパシタ（誘電体層と内部電極が交互に積層されたキャパシタ）を提供することである。 Accordingly, an object of the present invention is to provide a multilayer capacitor (in which dielectric layers and internal electrodes are alternately laminated) in which internal electrodes are formed of a low-resistance metal such as Au, Ag, or Cu (including alloys containing these as main components). Capacitor).
上記の目的を達成するために、本多層キャパシタは、第１の内部電極と、上記第１の内部電極に接続された第１の外部電極と、上記第１の内部電極と交互に配置された第２の内部電極と、上記第２の内部電極に接続された第２の外部電極とを具備する。 To achieve the above object, the multilayer capacitor is alternately arranged with first internal electrodes, first external electrodes connected to the first internal electrodes, and the first internal electrodes. A second internal electrode; and a second external electrode connected to the second internal electrode.
そして、本多層キャパシタは、複数の第１の導体粒子を離隔する第１の誘電体膜と上記第１の導体粒子とを有する第１の絶縁層と、上記第１の絶縁層の少なくても一方の主面に配置され、上記第１の絶縁層より耐圧が高い第２の絶縁層とを有し、上記第１の内部電極と上記第２の内部電極の間に配置された誘電体層とを具備する。 The multilayer capacitor includes a first insulating layer having a first dielectric film separating the plurality of first conductive particles and the first conductive particles, and at least the first insulating layer. A dielectric layer disposed on one main surface, having a second insulating layer having a higher withstand voltage than the first insulating layer, and disposed between the first internal electrode and the second internal electrode It comprises.
本多層キャパシタ及びその製造方法によれば、多層キャパシタの内部電極を、Ａｕ，Ａｇ，Ｃｕ等の低抵抗金属又はこれらを主成分とする低抵抗合金で形成することができる。 According to the multilayer capacitor and the method for manufacturing the multilayer capacitor, the internal electrode of the multilayer capacitor can be formed of a low-resistance metal such as Au, Ag, or Cu, or a low-resistance alloy containing these as a main component.
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof. In addition, the same code | symbol is attached | subjected to the corresponding part even if drawings differ, and the description is abbreviate | omitted.
エアロゾルデポジッション（Aerosol Deposition;ＡＳＤ）は、室温に於ける誘電体の堆積を可能とする成膜方法である。（非特許文献１）。 Aerosol deposition (ASD) is a film forming method that enables deposition of a dielectric at room temperature. (Non-Patent Document 1).
この方法では、原料粉末をガスと共に噴射して加速し、原料粉末を形成する微粒子を高速で基板（下地）に衝突させる。基板に衝突した微粒子は、互いに固着して強固な堆積層を形成する。このように、ＡＳＤでは、衝突時の衝撃によって微粒子が互いに固着する。従って、ＡＳＤによれば、焼成等の高温処理を経ずに、誘電体を成膜することができる。 In this method, the raw material powder is accelerated together with the gas, and the fine particles forming the raw material powder collide with the substrate (base) at a high speed. The fine particles that collide with the substrate adhere to each other and form a strong deposited layer. Thus, in ASD, the fine particles are fixed to each other by the impact at the time of collision. Therefore, according to ASD, a dielectric can be formed without high temperature treatment such as firing.
故に、ＡＳＤを用いて誘電体層を形成すれば、内部電極を高温に曝さずに多層キャパシタを作製することができる。従って、ＡＳＤによれば、内部電極をＡｕ，Ａｇ，Ｃｕ等の低抵抗金属で形成することが可能になる。 Therefore, if the dielectric layer is formed using ASD, a multilayer capacitor can be manufactured without exposing the internal electrode to a high temperature. Therefore, according to ASD, the internal electrode can be formed of a low resistance metal such as Au, Ag, or Cu.
―キャピラリ膜―
誘電体膜によって表面が覆われた導体粒子によって原料粉末を形成し、この原料粉末を用いて誘電体層を形成するとキャパシタの容量が極めて高くなる。この高容量誘電体層について、少し詳しく説明する。
―Capillary membrane―
When a raw material powder is formed of conductive particles whose surface is covered with a dielectric film, and a dielectric layer is formed using this raw material powder, the capacitance of the capacitor becomes extremely high. This high-capacity dielectric layer will be described in a little more detail.
本発明者は、微粒子が集合した粉末をガスと共に噴射して基板に固着させる成膜方法（ASD）を種々研究してきた。その過程で、本発明者は、誘電体膜によって表面が覆われた導体粒子（例えば、表面が酸化されたＡｌ粒子）を原料粉末として、ASDにより金属膜を形成して、その構造及び物性を調べた。 The inventor has conducted various studies on a film forming method (ASD) in which a powder in which fine particles are aggregated is jetted together with a gas to be fixed to a substrate. In the process, the present inventor forms a metal film by ASD using conductive particles whose surface is covered with a dielectric film (for example, Al particles whose surface is oxidized) as a raw material powder, and the structure and physical properties thereof are improved. Examined.
ASDの成膜過程では、微粒子がガスによって音速以上に加速されて、基板に激しく衝突する。その時の衝撃で微粒子が基板に固着し、堆積膜が形成される。 During the ASD film formation process, fine particles are accelerated by the gas at a speed higher than the sound velocity, and violently collide with the substrate. The fine particles adhere to the substrate by the impact at that time, and a deposited film is formed.
基板に固着した微粒子は、衝突時の衝撃によって、原形を止めないほど変形している。従って、導体粒子の表面を覆っていた誘電体膜が、衝突後も導体粒子の表面を覆ったままであるか或いは誘電体膜を突き破って金属微粒子同士が直接固着しているかは不明であった。 The fine particles fixed to the substrate are deformed so as not to stop the original shape due to the impact at the time of collision. Therefore, it was unclear whether the dielectric film covering the surface of the conductor particles remained covering the surface of the conductor particles after the collision, or whether the metal fine particles were directly fixed by breaking through the dielectric film.
この点に関し、ASDにかかわる研究者達は、衝撃時に、活性な新生面が粒子表面を覆う酸化膜等を突き破って出現し、粒子同士が固着すると考えてきた。 In this regard, researchers involved in ASD have thought that, upon impact, the active new surface appears through the oxide film covering the particle surface and the particles adhere to each other.
図１は、酸化アルミニウムによって表面が覆われたＡｌ粉末を、ASDによってアルミニウム箔上に固着させて堆積膜を形成し、その断面を透過電子顕微鏡によって観察した画像の特徴を表した図面である。 FIG. 1 is a drawing showing the characteristics of an image in which an Al powder whose surface is covered with aluminum oxide is fixed on an aluminum foil by ASD to form a deposited film and the cross section is observed with a transmission electron microscope.
堆積膜の形成に用いたＡｌ粉末は、厚さ１０〜１００ｎｍの酸化アルミニウムによって表面が覆われた平均粒径３μｍ±１μｍ（±の後の数字は標準偏差を表す）のＡｌ粒子が集合したものである。ここで、成膜条件は、後述する実施例１のキャピラリ膜（第１の絶縁層４０）と同じである（但し、原料粉末にチタン酸バリウム粒子は混合させない。）。また、Ａｌ粒子の平均粒径は、遠心分離沈降法によって測定したものである（以下の説明でも、同様である。）。 The Al powder used to form the deposited film is a collection of Al particles having an average particle size of 3 μm ± 1 μm (the number after ± represents the standard deviation) whose surface is covered with aluminum oxide having a thickness of 10 to 100 nm. It is. Here, the film forming conditions are the same as those of the capillary film (first insulating layer 40) of Example 1 described later (however, barium titanate particles are not mixed with the raw material powder). Moreover, the average particle diameter of the Al particles is measured by a centrifugal sedimentation method (the same applies to the following description).
図２は、堆積前の微粒子の断面構造を説明する模式図である。図２に示すように、原料粉末を形成する微粒子２は、導体粒子４（ここでは、Ａｌ粒子）の表面全体が誘電体６（ここでは、酸化アルミニウム）によって覆われている。ここで、微粒子２の形状は概ね球形である。
FIG. 2 is a schematic diagram for explaining a cross-sectional structure of fine particles before deposition. As shown in FIG. 2, in the
しかし、微粒子２が基板に衝突して形成された堆積膜中では、図１に示すようにＡｌ粒子８は大きく変形している。一方、個々のＡｌ粒子８は分離しており、粒子間には酸化アルミニウム層１０が介在している。すなわち、堆積膜中でも、Ａｌ粒子８（金属粒子）の表面全体は、酸化アルミニウム（誘電体）によって覆われている。
However, in the deposited film formed by collision of the
ところで、酸化アルミニウム１０は、毛細血管のように堆積膜中に張り巡らされ、Ａｌ粒子８を離隔している（但し、酸化アルミニウム１０は、毛細管ではなく、導体粒子１０の間に介在する絶縁層の連続体である。）。そこで、このように導体粒子を離隔する誘電体膜を、以後、キャピラリと呼ぶこととする。
By the way, the
また、図１に示すような、導体粒子（例えば、Ａｌ粒子８）とキャピラリ（例えば、酸化アルミニウム１０）によって形成された複合体を、以後、キャピラリ膜と呼ぶこととする。 In addition, a complex formed by conductor particles (for example, Al particles 8) and capillaries (for example, aluminum oxide 10) as shown in FIG. 1 is hereinafter referred to as a capillary film.
ところで、図１及び図２を参照して説明したキャピラリ膜の成膜メカニズムは、研究者達が考えてきたような、強い衝撃によって新生面が露出し、粒子同士が強固に密着するというものではない。キャピラリ膜の成膜メカニズムは、粒子コア部を形成する金属が、その表面に形成されている誘電体皮膜を破壊しない程度に塑性変形して、個々の粒子が一体化・固着するというものである。 By the way, the formation mechanism of the capillary film described with reference to FIGS. 1 and 2 does not mean that the new surface is exposed by a strong impact and the particles are firmly adhered to each other as has been considered by researchers. . The capillary film formation mechanism is such that the metal forming the particle core is plastically deformed to such an extent that the dielectric film formed on the surface thereof is not destroyed, and the individual particles are integrated and fixed. .
次に、本発明者は、このようなキャピラリ膜の電気的特性を調べた。個々のＡｌ粒子８が絶縁性の酸化アルミニウム膜１０によって隔離されている構造から予測されるように、キャピラリ膜は、抵抗値が極めて高く絶縁性であった。
Next, the present inventor examined the electrical characteristics of such a capillary membrane. As predicted from the structure in which the
この様な結果に基づいて、本発明者は、キャピラリ膜の活用法の一つとして、キャピラリ膜がキャパシタの誘電体層（キャパシタの電極間に配置される絶縁層）として使用可能か検討することとした。そこで、本発明者は、酸化アルミニウム層で表面が覆われたＡｌ微粒子を原料粉末として形成した上記キャピラリ膜を誘電体層とするキャパシタの単位面積当たりの容量（容量密度）を測定した。アルミニウム箔製の基板を下部電極とし、キャピラリ膜の上面に金属電極を形成して、測定試料を形成した。尚、堆積膜の厚さは、２５０μｍである。 Based on such a result, the present inventor examines whether the capillary film can be used as a dielectric layer of a capacitor (an insulating layer disposed between the electrodes of the capacitor) as one method of utilizing the capillary film. It was. Therefore, the present inventor measured the capacitance (capacitance density) per unit area of the capacitor using the capillary film formed as a raw material powder with Al fine particles whose surface was covered with an aluminum oxide layer as a dielectric layer. A measurement sample was formed by using a substrate made of aluminum foil as a lower electrode and forming a metal electrode on the upper surface of the capillary membrane. The deposited film has a thickness of 250 μm.
測定の結果得られた容量密度は、従来のキャパシタの容量密度を超える、３０μＦ/ｃｍ2という極めて高い値であった。例えば、チタン酸バリウムを誘電体層し、誘電体層の厚さを１μｍと薄くしたセラミックキャパシタ（単層構造）の容量密度は、２．５μF/ｃｍ２である。尚、容量密度は、キャパシタに印加する交流電圧の周波数が１５０ｋHzの時の値である（特に、断らない限り、以後の説明においても同じ。）。 The capacitance density obtained as a result of the measurement was an extremely high value of 30 μF / cm 2 exceeding the capacitance density of the conventional capacitor. For example, the capacitance density of a ceramic capacitor (single layer structure) in which barium titanate is a dielectric layer and the thickness of the dielectric layer is as thin as 1 μm is 2.5 μF / cm 2 . The capacitance density is a value when the frequency of the AC voltage applied to the capacitor is 150 kHz (the same applies to the following description unless otherwise specified).
このように容量密度が高くなった理由は、隣接するＡｌ粒子８同士が、極薄い酸化アルミニウム１０を介して、容量的に結合しているためと考えられる。
The reason why the capacity density is increased in this way is considered to be because the
以上のような知見を得て、本発明者は、ASDで形成した堆積膜を、誘電体層とするキャパシタの検討を進めることとした。 Obtaining the above knowledge, the present inventor decided to proceed with a study of a capacitor using a deposited film formed by ASD as a dielectric layer.
そこで、本発明者は、ASDで形成した堆積膜の容量密度を更に高くする成膜条件を種々検討した。その結果、導体粒子４の表面を覆う誘電体６が薄くなると、容量密度が高くなることが明らかになった。
Therefore, the present inventor has studied various film forming conditions for further increasing the capacity density of the deposited film formed by ASD. As a result, it has been clarified that the capacity density increases as the dielectric 6 covering the surface of the
この事実は、誘電体膜（キャピラリ）によって隔離された導体粒子によって、微小なキャパシタが網の目状に形成され、その結果、キャピラリ膜の容量密度が小さくなることを示唆している。 This fact suggests that a minute capacitor is formed in a mesh shape by the conductor particles isolated by the dielectric film (capillary), and as a result, the capacitance density of the capillary film is reduced.
また、高誘電率材料で形成された微粒子（例えば、チタン酸バリウム（BaTiO3）粒子）を原料粉末に混合すると、堆積膜の容量密度が高なることも明らかなった。 It was also found that when the fine particles (for example, barium titanate (BaTiO 3 ) particles) formed of a high dielectric constant material were mixed with the raw material powder, the capacity density of the deposited film was increased.
図３は、酸化アルミニウムによって表面が覆われたＡｌ粒子とチタン酸バリウム（BaTiO3）微粒子の混合粉末を原料粉末とし、ASDによって形成されたキャピラリ膜の断層像の特徴を説明する図である。ここで、酸化アルミニウムの厚さは１０〜１００ｎｍであり、Ａｌ粉末の粒径は３μｍ±１μｍである。また、チタン酸バリウム微粒子の粒径は１００ｎｍである。そして、上記混合粉末に於けるチタン酸バリウムの割合は、体積比率で５％である（以下、５vol％のように表す）。尚、成膜条件の詳細は、後述する実施例１のキャピラリ膜（第１の絶縁層４０）と同じである。 FIG. 3 is a diagram for explaining the characteristics of a tomographic image of a capillary film formed by ASD using a mixed powder of Al particles whose surface is covered with aluminum oxide and barium titanate (BaTiO 3 ) fine particles as a raw material powder. Here, the thickness of the aluminum oxide is 10 to 100 nm, and the particle size of the Al powder is 3 μm ± 1 μm. The particle diameter of the barium titanate fine particles is 100 nm. And the ratio of the barium titanate in the said mixed powder is 5% by volume ratio (it expresses like 5 vol% hereafter). The details of the film forming conditions are the same as those of the capillary film (first insulating layer 40) of Example 1 described later.
測定の結果、この堆積膜の容量密度は、１００μF/ｃｍ２と非常に高いことが明らかになった。尚、この時の堆積膜の厚さは、１０μｍである。 As a result of the measurement, it was revealed that the capacity density of the deposited film was as extremely high as 100 μF / cm 2 . At this time, the thickness of the deposited film is 10 μm.
図３に示すように、原料粉末に混合されたチタン酸バリウム微粒子１２は、Ａｌ粒子８の表面を覆う酸化アルミニウム１０の連続体（キャピラリ）中に分散された状態で堆積膜（キャピラリ膜）に取り込まれている。
As shown in FIG. 3, the barium titanate
チタン酸バリウムは、比誘電率が３０００と極めて高い誘電体である。このような誘電体粒子が、導体粒子（Ａｌ粒子８）の間に介在する誘電体膜（キャピラリ）１４中に分散されると、誘電体膜（キャピラリ）１４の平均的な誘電率は増加する。このため、堆積膜（キャピラリ膜）の容量密度が、大きくなると考えられる。 Barium titanate is a dielectric having a very high relative dielectric constant of 3000. When such dielectric particles are dispersed in the dielectric film (capillary) 14 interposed between the conductor particles (Al particles 8), the average dielectric constant of the dielectric film (capillary) 14 increases. . For this reason, it is considered that the capacity density of the deposited film (capillary film) increases.
このように、キャピラリ膜を誘電体層としてキャパシタを形成すると、その容量が飛躍的に高くなる。しかし、このようなキャパシタには、耐圧が低いという問題がある。 As described above, when a capacitor is formed using the capillary film as a dielectric layer, the capacitance is remarkably increased. However, such a capacitor has a problem that the breakdown voltage is low.
図４は、図３を参照して説明した堆積膜（キャピラリ膜）を誘電体層１６とするキャパシタ１８の概要を説明する断面図である。図４に示すように、キャパシタ１８は、ASDで形成した誘電体層１６と、この誘電体層１６を上下から挟む上部電極２０と下部電極２２を有している。尚、図４には、チタン酸バリウム微粒子１２が誘電体膜（キャピラリ）１４に分散された堆積膜（キャピラリ膜）を、誘電体層１６とするキャパシタが図示されている。
FIG. 4 is a cross-sectional view for explaining the outline of the
尚、以下の説明は、チタン酸バリウム微粒子１２等の誘電体粒子が分散されていない堆積膜（図１参照）を、誘電体層とするキャパシタにも共通する。
In addition, the following description is common also to the capacitor which uses the deposited film (refer FIG. 1) in which dielectric particles, such as the barium titanate
図４に示すように、誘電体層１６の大半は、導体粒子であるＡｌ粒子８によって占められている。このため、キャパシタ１８に電圧が印加されると、電界はＡｌ粒子８の間に介在する誘電体膜（キャピラリ）１４に印加される。従って、キャパシタ１８の耐圧は、この誘電体膜１４の特性によって決まる。
As shown in FIG. 4, most of the
図５は、キャパシタの耐圧を説明する図である。横軸は、キャパシタに印加される電圧である。縦軸は、キャパシタに流れる電流である。キャパシタに電圧を印加すると、微量のリーク電流２４が流れる。しかし、電圧が増加していくと、ある電圧でブレイク・ダウンが起きて急激に電流が増加する。このように電流が急激に増加する電圧を、キャパシタの耐電圧２６と呼ぶ。そして、耐電圧が高い場合、キャパシタの耐圧が高いという。一方、耐電圧が低い場合、キャパシタの耐圧が低いという。
FIG. 5 is a diagram illustrating the withstand voltage of the capacitor. The horizontal axis is the voltage applied to the capacitor. The vertical axis represents the current flowing through the capacitor. When a voltage is applied to the capacitor, a small amount of leakage current 24 flows. However, as the voltage increases, a breakdown occurs at a certain voltage and the current increases rapidly. The voltage at which the current rapidly increases in this way is called a capacitor withstand
また、異なる材質又は（及び）構造を有する絶縁層を厚さを一定にして電極間に挟んで耐電圧を測定した場合、耐電圧の高い方の絶縁層は、耐電圧の低い方の絶縁層より、耐圧が高いという。一方、耐電圧の低い方の絶縁層は、耐電圧の高い方の絶縁層より、耐圧が低いという。
すなわち、絶縁層の耐圧とは、絶縁層の厚さを一定にした場合の耐電圧の大きさを表す用語である。
In addition, when the withstand voltage is measured by sandwiching an insulating layer having a different material or (and) structure with a constant thickness between the electrodes, the insulating layer with the higher withstand voltage is the insulating layer with the lower withstand voltage. The breakdown voltage is higher. On the other hand, the insulating layer with a lower withstand voltage is said to have a lower withstand voltage than the insulating layer with a higher withstand voltage.
That is, the breakdown voltage of the insulating layer is a term that represents the magnitude of the withstand voltage when the thickness of the insulating layer is constant.
さて、上述したようにキャパシタ１８に印加された電圧は、略すべてＡｌ粒子８間の薄い誘電体膜（キャピラリ）１４に印加される。このため、図１又は図３を参照して説明したような堆積膜（キャピラリ膜）を誘電体層とするキャパシタでは、誘電体膜１４が薄いために、ブレイク・ダウンが起やすくなっている。
As described above, almost all the voltage applied to the
従って、キャピラリ膜を誘電体層とする多層キャパシタの耐圧は低く、高々数Ｖである。 Therefore, the withstand voltage of a multilayer capacitor having a capillary film as a dielectric layer is low and is several volts at most.
―本多層キャパシタ―
上述したように、誘電体層をキャピラリ膜で形成すれば、キャパシタの容量を高くすることができる。ここで、キャピラリ膜は、ＡＳＤによって室温で形成される絶縁層である。
―This multilayer capacitor―
As described above, if the dielectric layer is formed of a capillary film, the capacity of the capacitor can be increased. Here, the capillary film is an insulating layer formed at room temperature by ASD.
従って、多層キャパシタの誘電体層をＡＳＤで形成すれば、内部電極をＡｕ，Ａｇ，Ｃｕ等の低融点金属で形成することが可能になる。 Therefore, if the dielectric layer of the multilayer capacitor is formed of ASD, the internal electrode can be formed of a low melting point metal such as Au, Ag, or Cu.
しかし、キャピラリ膜は、上述したようにブレイク・ダウンを起こしやすい。このため、キャピラリ膜を誘電体層としてキャパシタを形成すると、耐圧が低くなってしまう。 However, the capillary membrane is likely to break down as described above. For this reason, when a capacitor is formed using the capillary film as a dielectric layer, the breakdown voltage is lowered.
そこで、本実施の形態では、耐圧の高い絶縁層（例えば、チタン酸バリウム層）をキャピラリ膜の表面に形成して、誘電体層とする。このようにすれば、上記絶縁層がブレイク・ダウンを抑制して、多層キャパシタの耐圧を高くする。 Therefore, in this embodiment, an insulating layer (for example, a barium titanate layer) having a high withstand voltage is formed on the surface of the capillary film to form a dielectric layer. In this way, the insulating layer suppresses breakdown and increases the breakdown voltage of the multilayer capacitor.
図６は、本実施の形態の多層キャパシタ２８の概要を説明する断面図である。
FIG. 6 is a cross-sectional view for explaining the outline of the
図６に示すように、本多層キャパシタ２８は、複数の第１の内部電極３０と、第１の内部電極３０に接続された第１の外部電極３２を有している。
As shown in FIG. 6, the
また、本多層キャパシタ２８は、第１の内部電極３０の主面に垂直な方向３５で、第１の内部電極３０と交互に配置された、複数の第２の内部電極３４を有している。
また、本多層キャパシタ２８は、第２の内部電極３４に接続された第２の外部電極３６を有している。
The
The
また、本多層キャパシタ２８は、第１の内部電極３０と第２の内部電極３４の間に配置された誘電体層３８を有している。
The
この誘電体層３８は、第１の絶縁層４０と第２の絶縁層４２を有している。
The
図７は、第１の絶縁層４０の構造を説明する断面図である。
FIG. 7 is a cross-sectional view illustrating the structure of the first insulating
第１の絶縁層４０は、複数の導体粒子２９（例えば、Ａｌ粒子）と、この導体粒子を離隔する連続した第１の誘電体膜３１（キャピラリ）とを有するキャピラリ膜である。
The first insulating
一方、第２の絶縁層４２は、第１の絶縁層４０の少なくても一方の主面に形成され、第１の絶縁層４０より耐圧が高い絶縁層である。第２の絶縁層４２は、例えば、チタン酸バリウム層である。
On the other hand, the second insulating
キャピラリ膜（第１の絶縁層４０）及び絶縁層４２は、ＡＳＤによって室温で形成することができる。従って、本多層キャパシタ２８の製造には、高温熱処理を必要としない。故に、本実施の形態によれば、内部電極３０,３４を、Ａｕ，Ａｇ，Ｃｕ等の低抵抗金属（又は、これらを主成分とする合金）で形成することができる。
The capillary film (first insulating layer 40) and the insulating
また、本多層キャパシタ２８の誘電体層３８は、キャピラリ膜（第１の絶縁層４０）によって形成されている。従って、本多層キャパシタ２８の容量を、誘電体層３８を誘電体材料（例えば、チタン酸バリウム）だけで形成した場合より高くなる。
Further, the
更に、本多層キャパシタ２８の誘電体層３８は、キャピラリ膜（第１の絶縁層４０）より、耐圧が高い第２の絶縁層４２（例えば、チタン酸バリウム層）を有している。従って、本実施の形態によれば、多層キャパシタの耐圧を高くすることができる。
Furthermore, the
ところで、図６に示した例では、キャピラリ膜（第１の絶縁層４０）の下面に、第２の絶縁層４２が形成されている。しかし、図８に示すように、キャピラリ膜（第１の絶縁層４０）の上面に、第２の絶縁層４２を形成してもよい。また、図９に示すように、キャピラリ膜（第１の絶縁層４０）の上面及び下面の双方に、第２の絶縁層４２を形成してもよい。
Incidentally, in the example shown in FIG. 6, the second insulating
（１）構 成
図１０は、本実施例の多層キャパシタ４４の概要を説明する断面図である。
(1) Configuration FIG. 10 is a cross-sectional view for explaining the outline of the
本多層キャパシタ４４では、図６を参照して説明した多層キャパシタ２８において、第１の絶縁層４０（キャピラリ膜）と第１の外部電極３２の間、又は第１の絶縁層４０と第２の外部電極３６の間に、第１の絶縁層４０より耐圧が高い第３の絶縁層４６が設けられている。ここで、第３の絶縁層４６は、例えば、チタン酸バリウム層である。
In this
尚、第３の絶縁層４６を、第１の絶縁層４０（キャピラリ膜）と第１の外部電極３２の間、及び第１の絶縁層４０と第２の外部電極３６の間の双方に設けてもよい。
The third insulating
図１１は、本実施例の第１の絶縁層４０（キャピラリ膜）の構成を説明する断面図である。本実施例の第１の誘電体膜４７（キャピラリ）は、導体粒子２９（例えば、Ａｌ粒子）の間に存在する誘電体粒子４９（例えば、チタン酸バリウム粒子）を有している（図１１参照）。 FIG. 11 is a cross-sectional view illustrating the configuration of the first insulating layer 40 (capillary film) of this example. The first dielectric film 47 (capillary) of the present embodiment has dielectric particles 49 (for example, barium titanate particles) present between the conductor particles 29 (for example, Al particles) (FIG. 11). reference).
本多層キャパシタ４４は、第１の外部電極３２及び第２の外部電極３６を外部回路に接続することにより、キャパシタとして動作する。
The
本多層キャパシタ４４によれば、第１の内部電極３０と第２の内部電極３４の間（又は、内部電極と外部電極の間）で起きるブレイク・ダウンだけでなく、第１の外部電極３２と第２の外部電極３６の間で起きるブレイク・ダウンも抑制できる。
According to the
従って、本多層キャパシタ４４によれば、図６乃至８を参照して説明した多層キャパシタ２８より、耐圧が一層高くなる。
Therefore, according to the
また、上記実施の形態で説明したように、本多層キャパシタ４４によれば、内部電極３０,３４を、Ａｕ，Ａｇ，Ｃｕ等の低抵抗金属（これらを主成分とする低抵抗合金も含む）で形成することができる。
Further, as described in the above embodiment, according to the
また、下記「（４）特 性」で説明するように、本多層キャパシタ４４の容量は、誘電体層全体をチタン酸バリウムで形成した多層キャパシタより、格段に高くなる。
Further, as described in “(4) Characteristics” below, the capacity of the
（２）製造方法
図１２乃至１５は、本多層キャパシタ４４の製造方法を説明する工程断面図である。
(2) Manufacturing Method FIGS. 12 to 15 are process cross-sectional views illustrating a method for manufacturing the
（i）第１層目の内部電極の形成工程（図１２（ａ）及び（ｂ）参照）
まず、ガラス基板４８を用意する（図１２（ａ）参照）。
(I) First-layer internal electrode formation step (see FIGS. 12A and 12B)
First, a
次に、ガラス基板４８の上に、第１層目の内部電極の形成予定領域で開口するフォトレジスト膜（図示せず）を形成する。
Next, a photoresist film (not shown) is formed on the
次に、このフォトレジスト膜及び露出したガラス基板４８の表面全体に、スパッタリング法により厚さ１μｍのＣｕ膜を堆積する。その後、余分なＣｕ膜を上記フォトレジスト膜と共に除去して、（内部電極３０となる）第１層目の内部電極５０を形成する（図１２（ｂ）参照）。
Next, a Cu film having a thickness of 1 μm is deposited on the entire surface of the photoresist film and the exposed
（ii）第１層目のチタン酸バリウム層の形成工程（図１２（ｃ）参照）
次に、第１層目の内部電極５０及び露出したガラス基板４８の表面上に、厚さ５μｍのチタン酸バリウム層５２（第２の絶縁層４２）を、ＡＳＤによって堆積する。原料粉末は、平均粒子径５０ｎｍのチタン酸バリウム粒子が集合した粉末である。
(Ii) Step of forming the first barium titanate layer (see FIG. 12C)
Next, a 5 μm-thick barium titanate layer 52 (second insulating layer 42) is deposited on the surface of the first-layer
尚、ＡＳＤによる堆積膜の形成は、下記「（３）ＡＳＤによる成膜方法」に従って実施される。以後の工程でも、同様である。 The deposited film is formed by ASD in accordance with the following “(3) ASD film forming method”. The same applies to the subsequent steps.
（iii）第１層目のキャピラリ膜の形成工程（図１３（ａ）参照）
次に、チタン酸バリウム層５２の上に、第１層目のキャピラリ膜５４（第１の絶縁層４０）の形成予定領域で開口するフォトレジスト膜（図示せず）を形成する。
(Iii) First layer capillary film forming step (see FIG. 13A)
Next, a photoresist film (not shown) is formed on the
次に、このフォトレジスト膜及びチタン酸バリウム層５２の表面に、ＡＳＤによって、厚さ約５０μｍのキャピラリ膜を堆積する。原料粉末は、表面酸化処理の施されたアルミニウム粒子にチタン酸バリウム粒子を、５ｖｏｌ％（体積比）添加した混合粉末である。アルミニウム粒子の平均粒子径は、３μｍ±１μｍである。チタン酸バリウム粒子の平均粒子径は５０ｎｍである。
Next, a capillary film having a thickness of about 50 μm is deposited on the surface of the photoresist film and the
ここで、表面酸化処理とは、例えば、大気中でアルミニウム粒子を５５０℃で５時間、加熱する処理である（以下、同様。）。この表面酸化処理によって、アルミニウム粒子の表面全体に、自然酸化膜より厚い約５ｎｍの酸化アルミニウムが形成される。 Here, the surface oxidation treatment is, for example, a treatment in which aluminum particles are heated in the atmosphere at 550 ° C. for 5 hours (the same applies hereinafter). By this surface oxidation treatment, about 5 nm of aluminum oxide thicker than the natural oxide film is formed on the entire surface of the aluminum particles.
その後、上記フォトレジスト膜と共に余分なキャピラリ膜を除去して、第１層目のキャピラリ膜５４（第１の絶縁層４０）を形成する（図１３（ａ）参照）。 Thereafter, the unnecessary capillary film is removed together with the photoresist film to form a first-layer capillary film 54 (first insulating layer 40) (see FIG. 13A).
（iv）第２層目の内部電極の形成工程（図１３（ｂ）参照）
次に、第１層目のキャピラリ膜５４（第１の絶縁層４０）の上で開口するフォトレジスト膜（図示せず）を形成する。
(Iv) Second layer internal electrode formation step (see FIG. 13B)
Next, a photoresist film (not shown) opening on the first-layer capillary film 54 (first insulating layer 40) is formed.
このフォトレジスト膜をメッキマスクとして、無電解メッキを実施して厚さ１μｍのＣｕ膜を形成する。 Using this photoresist film as a plating mask, electroless plating is performed to form a Cu film having a thickness of 1 μm.
次に、上記フォトレジスト膜と共に余分なＣｕ膜を除去して、第１層目のキャピラリ膜５４の上に、第２層目の内部電極５６を形成する（図１３（ｂ）参照）。
Next, the excess Cu film is removed together with the photoresist film, and a second-layer
（v）第２層目のチタン酸バリウム層の形成工程（図１３（ｃ）参照）
次に、キャピラリ膜５４の脇に露出している第１層目のチタン酸バリウム層５２（第２の絶縁層４２）の表面及び第２層目の内部電極５６の表面に、「（ii）第１層目のチタン酸バリウム層の形成工程」で説明した手順と同様の手順によって、第２層目のチタン酸バリウム層５８（第２の絶縁層４２）を形成する。
(V) Step of forming the second barium titanate layer (see FIG. 13C)
Next, on the surface of the first-layer barium titanate layer 52 (second insulating layer 42) exposed on the side of the
従って、この第２層目のチタン酸バリウム層５６の厚さも、第１層目のチタン酸バリウム層５２と同様、５μｍである。後述する第３層目のチタン酸バリウム層６４の厚さも、同様に５μｍである。
Therefore, the thickness of the second
（vi）第２層目のキャピラリ膜の形成工程（図１４参照）
次に、「（iii）第１層目のキャピラリ膜の形成工程」と同様の手順によって、第２層目のチタン酸バリウム層５８の上に、第２層目のキャピラリ膜６０（第１の絶縁層４０）を形成する。
(Vi) Step of forming the second layer capillary film (see FIG. 14)
Next, the second layer capillary film 60 (first layer is formed on the second layer
従って、第２層目のキャピラリ膜６０の厚さも、第１層目のキャピラリ膜５４と同様、５０μｍである。後述する第３層目のキャピラリ膜６６の厚さも、同様に５０μｍである。
Therefore, the thickness of the second-
（vii）第３層目の内部電極の形成工程（図１５（ａ）参照）
次に、第２層目のキャピラリ膜６０（第１の絶縁層４０）の上に、上記「（iv）第２層目の内部電極の形成工程」と同様の手順によって、第３層目の内部電極６２を形成する。
(Vii) Step of forming the internal electrode of the third layer (see FIG. 15A)
Next, the third layer is formed on the second layer capillary film 60 (first insulating layer 40) by the same procedure as the above-mentioned “(iv) Step of forming the second layer internal electrode”. The
従って、第３層目の内部電極の厚さも、第２層目の内部電極と同様１μｍである。後述する第３層目の内部電極の厚さも、１μｍである。 Accordingly, the thickness of the internal electrode of the third layer is also 1 μm, like the internal electrode of the second layer. The thickness of a third layer internal electrode to be described later is also 1 μm.
（viii）第３層目のチタン酸バリウム層の形成工程（図１５（ｂ）参照）
次に、キャピラリ膜６０の脇に露出しているチタン酸バリウム層５８及び第３層目の内部電極６２の上に、「（v）第２層目のチタン酸バリウム層の形成工程」で説明した手順に従って、第３層目のチタン酸バリウム層６４（第２の絶縁層４２）を形成する。
(Viii) Step of forming the third barium titanate layer (see FIG. 15B)
Next, on the
（ix）第３層目のキャピラリ膜の形成工程（図１６（ａ）参照）
次に、「（iii）第１層目のキャピラリ膜の形成工程」と同様の手順によって、第３層目のチタン酸バリウム層６４の上に、第３層目のキャピラリ膜６６を形成する。
(Ix) Third-layer capillary film forming step (see FIG. 16A)
Next, a third-
（x）第４層目の内部電極の形成工程（図１６（ｂ）参照）
次に、第３層目のキャピラリ膜６６（第１の絶縁層４０）の上に、上記「（iv）第２層目の内部電極の形成工程」と同様の手順によって、第４層目の内部電極６８を形成する。
(X) Step of forming the fourth layer internal electrode (see FIG. 16B)
Next, the fourth layer is formed on the third layer capillary film 66 (first insulating layer 40) by the same procedure as the above-mentioned “(iv) Step of forming the second layer internal electrode”. The
（xi）樹脂層の形成工程（図１７（ａ）参照）
次に、キャピラリ膜６６の脇に露出しているチタン酸バリウム層６４及び内部電極６８の上に、ポリイミド等の樹脂層６９を形成する。
(Xi) Resin layer forming step (see FIG. 17A)
Next, a
（xii）外部電極の形成工程（図１７（ｂ）参照）
次に、以上の工程により作製した構造体の両脇を、ダイサー等によって切除して、各内部電極５０,５６,６２,６８の側面を露出させる。
(Xii) External electrode forming step (see FIG. 17B)
Next, both sides of the structure produced by the above steps are cut out with a dicer or the like to expose the side surfaces of the
次に、内部電極５０,５６,６２,６８の側面が露出した切除面に、導電層７０,７２を形成する。この導電層７０,７２は、例えば、無電解メッキによって形成することができる。或いは、上記切除面に銀ペーストを塗布して、形成してもよい。
Next,
これら導電層７０,７２は、夫々、第１の外部電極３２及び第２の外部電極３６になる。この時、各内部電極の先端と外部電極の間隔は、50μｍになる。すなわち、第３の絶縁層４６の横方向の厚さは、50μｍになる。
The
そして、第１層目の内部電極５０及び第３層目の内部電極６２が、第１の外部電極３２に接続され、第１の内部電極３０になる。一方、第２層目の内部電極５６及び第４層目の内部電極６８が、第２の外部電極３６に接続され、第２の内部電極３４になる。
The first-layer
以上の工程によって、本実施例の多層キャパシタ４４が完成する。
The
本製造方法を纏めると、以下のようになる。 The manufacturing method is summarized as follows.
本製造方法では、第１の絶縁層４０（キャピラリ膜５４,６０,６６）を、ＡＳＤを用いて形成する。
In this manufacturing method, the first insulating layer 40 (
ここで、ＡＳＤは、原料粉末をガスと共に噴射する加速工程と、噴射された上記原料粉末に含まれる粒子を下地に衝突させ、上記粒子を上記下地に固着させる固着工程とを具備する成膜方法である。 Here, ASD is a film forming method comprising an acceleration step of injecting raw material powder together with a gas, and a fixing step of causing particles contained in the injected raw material powder to collide with the base and fixing the particles to the base. It is.
本製造方法では、第１の絶縁層４０（キャピラリ膜）の形成には、第２の誘電体膜（酸化アルミニウム）によって表面が覆われた第２の導体粒子（Ａｌ粒子）を上記粒子（原料粉末を形成する粒子）とする原料粉末を使用する。 In this manufacturing method, the first insulating layer 40 (capillary film) is formed by using the second conductive particles (Al particles) whose surfaces are covered with the second dielectric film (aluminum oxide) as the particles (raw materials). The raw material powder used as particles forming the powder) is used.
尚、本実施例では、原料粉末が、第３の誘電体粒子（チタン酸バリウム粒子）を含んでいる。 In the present embodiment, the raw material powder contains third dielectric particles (barium titanate particles).
また、本製造方法では、第２の絶縁層４２（チタン酸バリウム層５２,５８,６４）を、上記成膜方法（ＡＳＤ）を用い、誘電体粒子（チタン酸バリウム粒子）を上記粒子（原料粉末を形成する粒子）とする上記原料粉末によって形成する。 Further, in this manufacturing method, the second insulating layer 42 (barium titanate layers 52, 58, 64) is formed using the film formation method (ASD), and the dielectric particles (barium titanate particles) are replaced with the particles (raw materials). It is formed with the above raw material powder as particles forming powder.
以上のような工程により、第２の導体粒子（原料粉末中の導体粒子、本実施例ではＡｌ粒子）が、第１の導体粒子２９（キャピラリ膜中の導体粒子、本実施例では酸化アルミニウム）となる（図１１参照）。 Through the above steps, the second conductor particles (conductor particles in the raw material powder, Al particles in this embodiment) are converted into the first conductor particles 29 (conductor particles in the capillary film, aluminum oxide in this embodiment). (See FIG. 11).
また、第２の誘電体膜（第２の導体粒子の表面を覆う誘電体膜、本実施例では酸化アルミニウム）が、第１の誘電体膜４７（キャピラリ）になる（図１１参照）。 Further, the second dielectric film (dielectric film covering the surface of the second conductive particles, aluminum oxide in this embodiment) becomes the first dielectric film 47 (capillary) (see FIG. 11).
また、第３の誘電体粒子（原料粉末中の誘電体粒子、本実施例ではチタン酸バリウム粒子）が、第１の誘電体粒子４９（キャピラリ膜中の誘電体粒子）となる。 Further, the third dielectric particles (dielectric particles in the raw material powder, in this embodiment, barium titanate particles) become the first dielectric particles 49 (dielectric particles in the capillary film).
更に、本製造方法では、キャピラリ膜と外部電極の間に配置される第３の絶縁層４６が、第１の絶縁層（キャピラリ膜５４,６０,６６）の側面に隣接する空所に、第２の絶縁層４２（チタン酸バリウム層５８,６４）の一部として形成される。ここで、第１の絶縁層（キャピラリ膜５４,６０,６６）の側面に隣接する空所とは、露出したチタン酸バリウム層５２,５８の表面上の空間である（図１３（ｂ）及び図１５（ａ）参照）。
Furthermore, in the present manufacturing method, the third insulating
尚、図１３（ｃ）及び図１５（ｂ）に於いて、チタン酸バリウム層５８,６４の内部に示された破線の下側の部分が、第３の絶縁層４６となる。
In FIG. 13C and FIG. 15B, the lower part of the broken line shown inside the barium titanate layers 58 and 64 is the third insulating
また、本製造方法では、第２の絶縁層４２（チタン酸バリウム層５２,５８,６４）も、上記成膜方法（ＡＳＤ）によって、形成される。原料粉末は、第４の誘電体粒子（チタン酸バリウム粒子）を、上記粒子（原料粉末を形成する粒子）とする粉末である。 In the present manufacturing method, the second insulating layer 42 (barium titanate layers 52, 58, 64) is also formed by the film forming method (ASD). The raw material powder is a powder in which the fourth dielectric particles (barium titanate particles) are the above particles (particles forming the raw material powder).
尚、図６、図８、及び図９を参照して説明した、多層キャパシタの第１の絶縁体層４０及び第２の絶縁体層４２も、本実施例と同様に、上記ＡＳＤを用いて製造することができる。
Note that the
（３）ＡＳＤによる成膜方法
図１８は、本発明者が使用してきた、エアロゾルデポジション装置７４の構成を説明する図である。図１８を参照して、キャピラリ膜５４,６０,６６及びチタン酸バリウム層５２,５８,６４の形成に使用する、エアロゾルデポジション（ＡＳＤ）を説明する。
(3) Film Forming Method Using ASD FIG. 18 is a diagram for explaining the configuration of the
エアロゾルデポジション装置７４は、成膜室７６と、排気装置７８と、エアロゾル発生装置８０と、ガス供給装置８２を具備している。ここで、エアロゾル発生装置８０は、エアロゾル発生容器８４と振動器８６を具備している。また、排気装置７８は、ブースターポンプ９８と真空ポンプ１００を具備している。
The
エアロゾルデポジション（ＡＳＤ）は、このエアロゾルデポジション装置７４を用いて、以下の手順に従って実施される。
Aerosol deposition (ASD) is performed using the
まず、基板９６を基板ホルダ１０２に固定する。
First, the
次に、成膜室７６の内部を排気装置７８によって排気する。
Next, the inside of the
次に、原料粉末を、図示されていない真空装置で約８０度に加熱しながら、３０分間真空脱気する。この前処理によって、粉末表面に吸着した水分を除去する。 次に、エアロゾル発生装置８０のエアロゾル発生容器８４に、上記前処理を施した原料粉末８８を充填する。
Next, the raw material powder is vacuum degassed for 30 minutes while being heated to about 80 degrees by a vacuum apparatus (not shown). By this pretreatment, moisture adsorbed on the powder surface is removed. Next, the aerosol-generating
次に、エアロゾル発生装置８０を排気する。排気は、エアロゾル発生装置８０と排気装置７８を接続する、配管１０４に設けられた第１のバルブ１０６を開いて行う。
Next, the
この時、ガス供給装置８２をエアロゾル発生装置８０に接続する、配管１０８に設けられた第２のバルブ１１０は、閉じられている。また、エアロゾル発生装置８０を成膜室７６に接続する配管９０に設けられた第３のバルブ９２も、閉じられている。排気終了後、第１のバルブ１０６は、閉じられる。
At this time, the
次に、振動器８６によって、エアロゾル発生容器８４全体に振動を印加する。振動が加えられたエアロゾル発生容器８４は、原料粉末８８全体を振動させ攪拌する。
Next, vibration is applied to the entire
次に、原料粉末８８の攪拌を継続したまま、第２のバルブ１１０を開いて、ガス供給装置８２からエアロゾル発生容器８４に圧縮ガスを導入する。すると、原料粉末８８を形成する微粒子が圧縮ガスと混合され、圧縮ガス中が浮遊し始める。このようにして、原料粉末８８が、エアロゾル化（浮遊粉塵化）される。
Next, while the stirring of the
次に、配管９０に設けたバルブ９２を開いて、このエアロゾルを、スリット状のノズル９４から成膜室７６に配置した基板９６に向かって噴射する。
Next, the
成膜室は、排気装置７８によって減圧されている。このため、エアロゾル１１１を形成する微粒子は、音速程度の高速で基板９６に向かって噴出する。ノズル９４から噴出した微粒子は、基板９６に衝突し、基板表面に固着する。
The film forming chamber is depressurized by the
以上の工程により、基板上に、堆積膜が形成される。 Through the above steps, a deposited film is formed on the substrate.
（４）特 性
図１９には、本実施例の多層キャパシタ等に関するデータ等を纏めた表１が記載されている。表１には、上記実施の形態に関する多層キャパシタのデータと、後述する比較例１及び比較例２に関するデータも記載されている。
(4) Characteristics FIG. 19 shows Table 1 that summarizes data and the like related to the multilayer capacitor of the present embodiment. Table 1 also includes data on the multilayer capacitor relating to the above-described embodiment and data relating to Comparative Example 1 and Comparative Example 2 described later.
表１の第１列目には、各行に記載されたデータが表す多層キャパシタが何れの例（実施例等）に関するものであるかが記載されている。第２列目には、各多層キャパシタの誘電体層の構造が記載されている。多層キャパシタの構造は、夫々の誘電体層を形成する絶縁層の種類とその厚さによって表されている。 The first column of Table 1 describes which example (example or the like) the multilayer capacitor represented by the data described in each row relates to. In the second column, the structure of the dielectric layer of each multilayer capacitor is described. The structure of the multilayer capacitor is represented by the type and thickness of the insulating layer forming each dielectric layer.
第３列目には、各多層キャパシタの容量密度が記載されている。この容量密度は、誘電体層が３層積層されている場合の値である。尚、容量密度の測定周波数は、１ＭＨｚである。従って、表１に記載された値は、標準的な測定周波数１５０ｋＨｚにおける容量密度より小さくなっている。 In the third column, the capacitance density of each multilayer capacitor is described. This capacity density is a value when three dielectric layers are laminated. Note that the measurement frequency of the capacity density is 1 MHz. Therefore, the values described in Table 1 are smaller than the capacity density at the standard measurement frequency of 150 kHz.
第４列目には、外部端子間に１Ｖを印加した場合のリーク電流密度が記載されている。第５列目には、各多層キャパシタの耐圧が記載されている。 In the fourth column, the leakage current density when 1 V is applied between the external terminals is described. In the fifth column, the breakdown voltage of each multilayer capacitor is described.
表１に示すように、誘電体層を全てキャピラリ膜で形成した多層キャパシタの耐圧は２Ｖと低い（「比較例２」の行、参照）。更に、この多層キャパシタのリーク電流密度は、１０−４Ａ／ｃm２と大きい（詳しくは、後記（比較例２）参照。）。 As shown in Table 1, the breakdown voltage of a multilayer capacitor in which all dielectric layers are formed of a capillary film is as low as 2 V (see the row “Comparative Example 2”). Furthermore, the leakage current density of this multilayer capacitor is as large as 10 −4 A / cm 2 (for details, see the following (Comparative Example 2)).
一方、キャピラリ膜（第１の絶縁層４０）の上面又は下面にチタン酸バリウム層（第２の絶縁層４２）を設けた多層キャパシタでは、リーク電流及び耐圧は、共に改善さている（「実施の形態（図６）」の行及び「実施の形態（図８）」の行、参照）。 On the other hand, in the multilayer capacitor in which the barium titanate layer (second insulating layer 42) is provided on the upper surface or the lower surface of the capillary film (first insulating layer 40), both the leakage current and the breakdown voltage are improved (see “Implementation”). ("Form (Fig. 6)" row and "Embodiment (Fig. 8)" row).
更に、キャピラリ膜（第１の絶縁層４０）の上面及び下面の双方にチタン酸バリウム層（第２の絶縁層４２）を設けた多層キャパシタでは、更に、リーク電流及び耐圧が改善されている（「実施の形態（図９）」の行、参照）。 Furthermore, in the multilayer capacitor in which the barium titanate layer (second insulating layer 42) is provided on both the upper and lower surfaces of the capillary film (first insulating layer 40), the leakage current and the breakdown voltage are further improved ( (See row of “Embodiment (FIG. 9)”).
更に、外部電極とキャピラリ膜の間に、チタン酸バリウム層（第３の絶縁層４６）が設けられた本実施例の多層キャパシタ４４の耐圧は、３０Ｖと著しく改善されている（「実施例」の行、参照）。同様に、リーク電流密度も、１０−８Ａ／ｃｍ２と著しく改善されている。
Furthermore, the withstand voltage of the
これら本実施例の多層キャパシタに関するデータは、誘電体層を全てチタン酸バリウム層で形成した多層キャパシタの耐圧（５０Ｖ）及びリーク電流密度（１０−９Ａ／ｃｍ２）に匹敵する（「比較例１」の行、参照）。 The data regarding the multilayer capacitor of this example is comparable to the breakdown voltage (50 V) and the leakage current density (10 −9 A / cm 2 ) of the multilayer capacitor in which all dielectric layers are formed of a barium titanate layer (“Comparative Example” 1 ”line).
このように、誘電体層を形成するキャピラリ膜（第１の絶縁層）の上面や下面に、チタン酸バリウム層（第２の絶縁層）を設けると、耐圧及びリーク電流が改善される。更に、外部電極と内部電極の間にチタン酸バリウム層（第３の絶縁層）を設けると、耐圧及びリーク電流が著しく改善される。 As described above, when the barium titanate layer (second insulating layer) is provided on the upper surface and the lower surface of the capillary film (first insulating layer) forming the dielectric layer, the breakdown voltage and the leakage current are improved. Furthermore, when a barium titanate layer (third insulating layer) is provided between the external electrode and the internal electrode, the breakdown voltage and the leakage current are remarkably improved.
一方、キャピラリ膜で誘電体層を形成した多層キャパシタ（比較例１以外の多層キャパシタ）の容量密度（3〜10μF/cm2）は、誘電体層を全てチタン酸バリウム層で形成した多層キャパシタ（比較例１）の容量密度（0.3μF/cm2）に比べ、著しく大きい。 On the other hand, the capacitance density (3 to 10 μF / cm 2 ) of a multilayer capacitor (a multilayer capacitor other than Comparative Example 1) in which a dielectric layer is formed with a capillary film is a multilayer capacitor in which the dielectric layers are all formed of a barium titanate layer ( Compared with the capacity density (0.3 μF / cm 2 ) of Comparative Example 1), it is remarkably large.
以上の結果から明らかなように、本実施例等の多層キャパシタによれば、誘電体層が耐圧の低いキャピラリ膜で形成されているにも拘わらず、耐圧が高くなる。しかも、本実施例等の多層キャパシタでは、誘電体層を全てチタン酸バリウム層で形成した多層キャパシタ（すなわち、積層セラミックコンデンサ）に比べ、容量密度が格段に大きくなる。 As is clear from the above results, according to the multilayer capacitor of this example and the like, the withstand voltage is increased even though the dielectric layer is formed of a capillary film having a low withstand voltage. In addition, in the multilayer capacitor of this embodiment or the like, the capacitance density is remarkably higher than that of a multilayer capacitor (that is, a multilayer ceramic capacitor) in which all dielectric layers are formed of a barium titanate layer.
（比較例１）
図２０は、本比較例の多層キャパシタ１１２の概要を説明する断面図である。
(Comparative Example 1)
FIG. 20 is a cross-sectional view for explaining the outline of the
本多層キャパシタ１１２は、図６を参照して説明した多層キャパシタ２８の誘電体層３８全体をチタン酸バリウム層１１４で形成した多層キャパシタである。
The
このチタン酸バリウム層は、実施例１のチタン酸バリウム層５２,５８,６４と同様に、チタン酸バリウム粉体を原料粉末とするＡＳＤによって形成される。尚、各内部電極間に挟まれたチタン酸バリウム層の厚さは、２μｍである。 This barium titanate layer is formed by ASD using barium titanate powder as a raw material powder, similarly to the barium titanate layers 52, 58 and 64 of the first embodiment. The thickness of the barium titanate layer sandwiched between the internal electrodes is 2 μm.
表１に示すように、本多層キャパシタ１１２の耐圧及びリーク電流は、夫々、５０Ｖ及び１０−９Ａ／ｃｍ２である。このように、本多層キャパシタ１１２は、極めて高い耐圧を有している。
As shown in Table 1, the withstand voltage and leakage current of the
一方、本多層キャパシタ１１２の密度容量は、０．３μＦ／ｃｍ２と低い。
On the other hand, the density capacity of the
（比較例２）
図２１は、本比較例の多層キャパシタ１１６の概要を説明する断面図である。
(Comparative Example 2)
FIG. 21 is a cross-sectional view illustrating an outline of the
本多層キャパシタ１１６は、図６を参照して説明した多層キャパシタ２８の誘電体層３８全体をキャピラリ膜１１８で形成した多層キャパシタである。
The
このキャピラリ膜１１８は、実施例１のキャピラリ膜５４,６０,６６と同様の工程により、ＡＳＤによって形成される。尚、各内部電極間に挟まれたキャピラリ膜１１８の厚さは、５０μｍである。
The
表１に示すように、本多層キャパシタ１１６の耐圧及びリーク電流は、夫々、２Ｖ及び１０−４Ａ／ｃｍ２である。このように、本多層キャパシタ１１６の耐圧は低く、リーク電流は大きい。
As shown in Table 1, the withstand voltage and leakage current of the
一方、本多層キャパシタ１１６の密度容量は、１０μＦ／ｃｍ２と高い。
On the other hand, the density capacity of the
（変形例）
また、以上の例では、成膜後のキャピラリ膜には、特段の処理は施されない。しかし、成膜後のキャピラリ膜にレーザ照射（例えば、出力１０ＷのＣＯ２レーザもしくはＹＶＯ４レーザの照射）を施してもよい。このようなレーザ照射を施すとキャピラリ膜が緻密化し、容量が高くなる。
(Modification)
In the above example, no special treatment is applied to the capillary film after film formation. However, laser irradiation (for example, irradiation with a CO 2 laser or
また、以上の例では、キャピラリ膜形成用の原料粉末に含まれる導電性粒子（第２の導体粒子）は、アルミニウム粒子である。しかし、導電性粒子としては、チタン、タンタル、ジルコニウム、シリコン、及びマグネシウム等の弁金属や他の金属の粒子であってもよい。または、原料粉末に含まれる導電性粒子は、これらの弁金属（アルミニウムを含む）や他の金属をその成分とする合金製の粒子であってもよい。 In the above example, the conductive particles (second conductor particles) contained in the raw material powder for forming the capillary film are aluminum particles. However, the conductive particles may be particles of valve metals such as titanium, tantalum, zirconium, silicon, and magnesium, and other metals. Alternatively, the conductive particles contained in the raw material powder may be particles made of an alloy containing these valve metals (including aluminum) or other metals as components.
更に、これら導電体粒子を覆う誘電体膜（第２の誘電体膜）としては、酸化タンタル、酸化チタン、酸化ジルコニウム、酸化ハフニウム、二酸化珪素、窒化シリコン、窒化アルミニウム、窒化タンタル、酸化マグネシウム等の種々の誘電体を用いてもよい。 Furthermore, as the dielectric film (second dielectric film) covering these conductor particles, tantalum oxide, titanium oxide, zirconium oxide, hafnium oxide, silicon dioxide, silicon nitride, aluminum nitride, tantalum nitride, magnesium oxide, etc. Various dielectrics may be used.
尚、導電体粒子を覆う誘電体膜（第２の誘電体膜）の厚さとしては、１０以上１０００ｎｍ以下が好ましく、更に好ましくは、５０ｎｍ以上５００ｎｍ以下である。 Note that the thickness of the dielectric film (second dielectric film) covering the conductive particles is preferably 10 to 1000 nm, more preferably 50 to 500 nm.
また、誘電体で覆われた導電体粒子（第２の導体粒子）と混合されて原料粉末となる誘電体粒子（第３の誘電体粒子）についても同じである。尚、この誘電体粒子の比誘電率は、上記導体粒子の酸化物の比誘電率より高いことが好ましい。例えば、上記誘電体粒子は、比誘電率が８以上の誘電体で形成されていることが好ましい。また、この上記誘電体粒子は、上記導体粒子（第２の導体粒子）より小さいことが好ましい。 The same applies to the dielectric particles (third dielectric particles) that are mixed with the conductor particles (second conductor particles) covered with the dielectric material to become the raw material powder. In addition, it is preferable that the dielectric constant of the dielectric particles is higher than the dielectric constant of the oxide of the conductor particles. For example, the dielectric particles are preferably formed of a dielectric having a relative dielectric constant of 8 or more. The dielectric particles are preferably smaller than the conductor particles (second conductor particles).
例えば、上記誘電体粒子の平均粒径は１μｍ以下であることが好ましい。 For example, the average particle diameter of the dielectric particles is preferably 1 μm or less.
以上の例では、多層キャパシタは個別部品として形成されている。しかし、本多層キャパシタは、多層配線基板内に形成してもよい。その場合には、例えば、第１層目の内部電極は、プリント基板上の銅箔によって、形成される。 In the above example, the multilayer capacitor is formed as an individual component. However, the multilayer capacitor may be formed in a multilayer wiring board. In that case, for example, the internal electrode of the first layer is formed by a copper foil on the printed board.
２・・・微粒子 ４・・・導体粒子 ６・・・誘電体
８・・・Ａｌ粒子 １０・・・酸化アルミニウム
１２・・・チタン酸バリウム微粒子
１４・・・誘電体膜 １６・・・（キャパシタの）誘電体層
１８・・・キャパシタ ２０・・・上部電極
２２・・・下部電極 ２４・・・リーク電流
２６・・・耐電圧 ２８・・・実施の形態の多層キャパシタ
２９・・・導体粒子 ３０・・・第１の内部電極
３１・・・第１の絶縁膜 ３２・・・第１の外部電極
３４・・・第２の内部電極
３５・・・第１の内部電極の主面に垂直な方向
３６・・・第２の外部電極
３８・・・誘電体層（実施の形態） ４０・・・第１の絶縁層
４２・・・第２の絶縁層 ４３・・・誘電体粒子
４４・・・実施例の多層キャパシタ
４６・・・第３の絶縁層 ４７・・・誘電体膜
４８・・・ガラス基板 ４９・・・誘電体粒子
５０・・・第１層目の内部電極 ５２・・・第１層目のチタン酸バリウム層
５４・・・第１層目のキャピラリ膜 ５６・・・第２層目の内部電極
５８・・・第２層目のチタン酸バリウム層
６０・・・第２層目のキャピラリ膜 ６２・・・第３層目の内部電極
６４・・・第３層目のチタン酸バリウム層
６６・・・第３層目のキャピラリ膜 ６８・・・第４層目の内部電極
６９・・・樹脂層
７０,７２・・・導電層 ７４・・・エアロゾルデポジション装置
７６・・・成膜室 ７８・・・排気装置
８０・・・エアロゾル発生装置 ８２・・・ガス供給装置
８４・・・エアロゾル発生容器 ８６・・・振動器
８８・・・原料粉末 ９０・・・配管
９２・・・バルブ ９４・・・ノズル
９６・・・基板 ９８・・・ブースターポンプ
１００・・・真空ポンプ １０２・・・基板ホルダ
１０４・・・配管 １０６・・・第１のバルブ
１０８・・・配管 １１０・・・第２のバルブ
１１１・・・エアロゾル
１１２・・・比較例１の多層キャパシタ １１４・・・チタン酸バリウム層
１１６・・・比較例２の多層キャパシタ １１８・・・キャピラリ膜
2 ...
31 ... 1st insulating
35 ... direction perpendicular to the main surface of the first
Claims (8)
前記第１の内部電極に接続された第１の外部電極と、
前記第１の内部電極と交互に配置された第２の内部電極と、
前記第２の内部電極に接続された第２の外部電極と、
複数の第１の導体粒子を離隔する第１の誘電体膜と前記第１の導体粒子とを有する第１の絶縁層と、前記第１の絶縁層の少なくても一方の主面に配置され、前記第１の絶縁層より耐圧が高い第２の絶縁層とを有し、前記第１の内部電極と前記第２の内部電極の間に配置された誘電体層とを、
具備する多層キャパシタ。 A first internal electrode;
A first external electrode connected to the first internal electrode;
Second internal electrodes arranged alternately with the first internal electrodes;
A second external electrode connected to the second internal electrode;
A first insulating layer having a first dielectric film separating the plurality of first conductive particles and the first conductive particles; and disposed on at least one main surface of the first insulating layer. A dielectric layer disposed between the first internal electrode and the second internal electrode, and a second insulating layer having a higher breakdown voltage than the first insulating layer,
Multi-layer capacitor provided.
前記第１の絶縁層と前記第１の外部電極の間、及び前記第１の絶縁層と前記第２の外部電極の間の何れか一方又は双方に、前記第１の絶縁層より耐圧が高い第３の絶縁層が設けられていることを、
特徴とする多層キャパシタ。 The multilayer capacitor according to claim 1, wherein
The withstand voltage is higher than that of the first insulating layer between the first insulating layer and the first external electrode and / or between the first insulating layer and the second external electrode. That a third insulating layer is provided,
The multilayer capacitor is characterized.
前記第１の絶縁層が、前記第１の導体粒子の間に存在する第１の誘電体粒子を具備することを、
特徴とする多層キャパシタ。 The multilayer capacitor according to claim 1 or 2,
The first insulating layer comprises first dielectric particles present between the first conductor particles;
The multilayer capacitor is characterized.
前記第１の内部電極及び前記第２の内部電極が、Ａｕ，Ａｇ，Ｃｕからなる群から選ばれた何れかの金属又は前記金属を成分とする合金で形成されていることを、
特徴とする多層キャパシタ。 The multilayer capacitor according to any one of claims 1 to 3,
The first internal electrode and the second internal electrode are formed of any metal selected from the group consisting of Au, Ag, Cu or an alloy containing the metal as a component,
The multilayer capacitor is characterized.
前記第１の内部電極に接続された第１の外部電極と、
前記第１の内部電極と交互に配置された第２の内部電極と、
前記第２の内部電極に接続された第２の外部電極と、
複数の第１の導体粒子を離隔する第１の誘電体膜と前記第１の導体粒子とを有する第１の絶縁層と、前記第１の絶縁層の少なくても一方の主面に配置され、前記第１の絶縁層より耐圧が高い第２の絶縁層とを有し、前記第１の内部電極と前記第２の内部電極の間に配置された誘電体層とを具備する多層キャパシタの製造方法であって、
前記第１の絶縁層を、
原料粉末をガスと共に噴射する加速工程と、噴射された前記原料粉末に含まれる粒子を下地に衝突させ、前記粒子を前記下地に固着させる固着工程とを具備する成膜方法を用い、第２の誘電体膜によって表面が覆われた第２の導体粒子を前記粒子とする前記原料粉末によって形成し、
前記第２の絶縁層を、
前記成膜方法を用い、第２の誘電体粒子を前記粒子とする前記原料粉末によって形成し、
前記第２の導体粒子が前記第１の導体粒子となり、前記第２の誘電体膜が前記第１の誘電体膜になる、
多層キャパシタの製造方法。 A first internal electrode;
A first external electrode connected to the first internal electrode;
Second internal electrodes arranged alternately with the first internal electrodes;
A second external electrode connected to the second internal electrode;
A first insulating layer having a first dielectric film separating the plurality of first conductive particles and the first conductive particles; and disposed on at least one main surface of the first insulating layer. And a second insulating layer having a higher withstand voltage than the first insulating layer, and comprising a dielectric layer disposed between the first internal electrode and the second internal electrode. A manufacturing method comprising:
The first insulating layer;
A film forming method comprising: an acceleration step of injecting the raw material powder together with a gas; and a fixing step of causing the particles contained in the injected raw material powder to collide with the base and fixing the particles to the base. Forming the second conductive particles whose surfaces are covered by a dielectric film with the raw material powder as the particles,
The second insulating layer;
Using the film forming method, the second dielectric particles are formed from the raw material powder as the particles,
The second conductor particles become the first conductor particles, and the second dielectric film becomes the first dielectric film;
A method for manufacturing a multilayer capacitor.
前記多層キャパシタが、
前記第１の絶縁層と前記第１の外部電極の間及び前記第１の絶縁層と前記第２の外部電極の間の何れか一方又は双方に、前記第１の絶縁層より耐圧が高い第３の絶縁層を具備し、
前記第３の絶縁層が、
前記第１の絶縁層の側面に隣接する空所に、前記第２の絶縁層の一部として形成されることを、
特徴とする多層キャパシタの製造方法。 In the manufacturing method of the multilayer capacitor according to claim 5,
The multilayer capacitor is
The first insulating layer has a higher withstand voltage than the first insulating layer either or both between the first insulating layer and the first external electrode and between the first insulating layer and the second external electrode. 3 insulation layers,
The third insulating layer comprises:
Formed as a part of the second insulating layer in a space adjacent to a side surface of the first insulating layer;
A method for manufacturing a multilayer capacitor, which is characterized.
前記第１の絶縁層が、前記第１の導体粒子の間に存在する第１の誘電体粒子を具備し、
前記第１の絶縁層の形成に用いられる前記原料粉末が、第３の誘電体粒子を含み、
前記第３の誘電体粒子が前記第１の誘電体粒子となることを、
特徴とする多層キャパシタの製造方法。 In the manufacturing method of the multilayer capacitor according to claim 5 or 6,
The first insulating layer comprises first dielectric particles present between the first conductor particles;
The raw material powder used for forming the first insulating layer includes third dielectric particles,
That the third dielectric particles become the first dielectric particles;
A method for manufacturing a multilayer capacitor, which is characterized.
前記第２の絶縁層を、前記成膜方法を用い、第４の誘電体粒子を前記粒子とする前記原料粉末によって形成することを、
特徴とする多層キャパシタの製造方法。 In the manufacturing method of the multilayer capacitor given in any 1 paragraph of Claims 5 thru / or 7,
Forming the second insulating layer with the raw material powder using the film formation method and the fourth dielectric particles as the particles;
A method for manufacturing a multilayer capacitor, which is characterized.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009021755A JP5182129B2 (en) | 2009-02-02 | 2009-02-02 | Multilayer capacitor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009021755A JP5182129B2 (en) | 2009-02-02 | 2009-02-02 | Multilayer capacitor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010177630A JP2010177630A (en) | 2010-08-12 |
| JP5182129B2 true JP5182129B2 (en) | 2013-04-10 |
Family
ID=42708235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009021755A Active JP5182129B2 (en) | 2009-02-02 | 2009-02-02 | Multilayer capacitor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5182129B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5549494B2 (en) * | 2010-09-10 | 2014-07-16 | 富士通株式会社 | Capacitor and manufacturing method thereof, circuit board, and semiconductor device |
| KR102078014B1 (en) * | 2014-01-08 | 2020-02-17 | 삼성전기주식회사 | Multi-layered ceramic capacitor and method for the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4491214B2 (en) * | 2003-09-29 | 2010-06-30 | 富士通株式会社 | Capacitor element |
| JP2006319205A (en) * | 2005-05-13 | 2006-11-24 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor and its manufacturing method |
| JP5263915B2 (en) * | 2006-07-05 | 2013-08-14 | 富士通株式会社 | Capacitor element manufacturing method |
| JP2008305844A (en) * | 2007-06-05 | 2008-12-18 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor and manufacturing method therefor |
-
2009
- 2009-02-02 JP JP2009021755A patent/JP5182129B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010177630A (en) | 2010-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5930705B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP2009283597A (en) | Laminated electronic component and method for manufacturing the same | |
| JP2010021524A (en) | Multilayer ceramic electronic component and method of manufacturing same | |
| JP4510116B2 (en) | Capacitor manufacturing method, structure, and capacitor | |
| JP2010034503A (en) | Multilayer ceramic electronic component and method for manufacturing thereof | |
| JP2014053584A (en) | Multilayer ceramic electronic component and manufacturing method therefor | |
| JP2009283598A (en) | Multilayer electronic component and its manufacturing method | |
| JP2013149939A (en) | Multilayer ceramic electronic component and fabrication method thereof | |
| JP7336758B2 (en) | Ceramic electronic component, manufacturing method thereof, and electronic device | |
| JP6809865B2 (en) | Ceramic electronic components and their manufacturing methods | |
| JP2014123695A (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| JP2013115422A (en) | Multilayer ceramic electronic component | |
| JP2014011449A (en) | Multilayer ceramic electronic component | |
| JP5182129B2 (en) | Multilayer capacitor and manufacturing method thereof | |
| TW200418051A (en) | Conductive composition and ceramic electronic component | |
| JP5532460B2 (en) | Multilayer ceramic electronic components | |
| US8373966B2 (en) | Structural body, capacitor, and method of fabricating the capacitor | |
| JP7298820B2 (en) | Ceramic electronic component, manufacturing method thereof, and electronic device | |
| JP5512634B2 (en) | Multilayer thin film for ceramic electronic parts and method for producing the same | |
| JP2003115416A (en) | Conductive paste, method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
| JP5177036B2 (en) | Capacitor, structure, and method of manufacturing capacitor | |
| JP4337501B2 (en) | Conductive paste and multilayer ceramic electronic components | |
| JP2012142541A (en) | Nanocomposite powder for inner electrodes of multilayer ceramic electronic components and manufacturing method thereof | |
| JP2003317542A (en) | Conductive paste and multilayer ceramic electronic component | |
| WO2024116935A1 (en) | Ceramic electronic component and manufacturing method for ceramic electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5182129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |