JP5181420B2 - Surface emitting semiconductor laser - Google Patents
Surface emitting semiconductor laser Download PDFInfo
- Publication number
- JP5181420B2 JP5181420B2 JP2006023611A JP2006023611A JP5181420B2 JP 5181420 B2 JP5181420 B2 JP 5181420B2 JP 2006023611 A JP2006023611 A JP 2006023611A JP 2006023611 A JP2006023611 A JP 2006023611A JP 5181420 B2 JP5181420 B2 JP 5181420B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- conductivity type
- semiconductor layer
- type iii
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、面発光半導体レーザに関する。 The present invention relates to a surface emitting semiconductor laser.
非特許文献1には、埋め込みヘテロ構造を有する垂直共振型面発光レーザ(VCSEL)が記載されている。薄膜ウエハ融着技術を用いて、InP系埋め込みヘテロ構造垂直共振型面発光レーザをGaAs−AlAs分布ブラッグリフレクタ上に作製している。この垂直共振型面発光レーザは、InGaAsP多重量子井戸構造を有しており、この多重量子井戸構造を埋め込むためにFeドープInP層およびn型InP層が形成される。この埋め込みにより、電流のブロックおよび横方向への光閉じ込めが達成される。
面発光半導体レーザの電流閉じ込めに、レーザ光を発生するための活性領域をメサ形状に加工した後、その周囲に高抵抗な半導体結晶を堆積して埋め込みヘテロ構造(BH構造)を形成する。この構造によって、注入電流が活性領域のみに閉じ込めされる。電流閉じ込め構造を用いた面発光半導体レーザ(VCSEL)では、アノード電極から活性領域までの電流経路に分布ブラッグリフレクタが含まれている。この分布ブラッグリフレクタは高抵抗である。この面発光半導体レーザでは、
(1)この分布ブラッグリフレクタの抵抗を低くすることが技術的に難しいので、上記電流経路の抵抗を低減することが難しい。
(2)半導体メサを高抵抗な半導体層で埋め込み、そして半導体メサ上に電極を形成する必要があるので、半導体メサの上面の面積を小さくできない。メサ面積を小さくすると、コンタクト面積が小さくなり、この結果、コンタクト抵抗が高くなる。
For current confinement of a surface emitting semiconductor laser, an active region for generating laser light is processed into a mesa shape, and then a high resistance semiconductor crystal is deposited around the active region to form a buried heterostructure (BH structure). With this structure, the injection current is confined only in the active region. In a surface emitting semiconductor laser (VCSEL) using a current confinement structure, a distributed Bragg reflector is included in the current path from the anode electrode to the active region. This distributed Bragg reflector is highly resistive. In this surface emitting semiconductor laser,
(1) Since it is technically difficult to reduce the resistance of the distributed Bragg reflector, it is difficult to reduce the resistance of the current path.
(2) Since it is necessary to embed a semiconductor mesa with a high resistance semiconductor layer and to form an electrode on the semiconductor mesa, the area of the upper surface of the semiconductor mesa cannot be reduced. When the mesa area is reduced, the contact area is reduced, and as a result, the contact resistance is increased.
一方、アノード電極から活性領域までの電流経路のために高抵抗の分布ブラッグリフレクタと異なる半導体領域を形成することできる。この面発光半導体レーザでは、
(3)高抵抗半導体層の埋め込み層、コンタクト層、上部分布ブラッグリフレクタをそれぞれのエピタキシャル成長工程で形成するので、エピタキシャル成長回数が多くなり、プロセスも複雑になる。
(4)メサ形成後に高抵抗半導体層および上部分布ブラッグリフレクタを成長するので、エピタキシャル領域の平坦性が悪くなり、この結果として光学系の損失が多くなる。
On the other hand, a semiconductor region different from the high-resistance distributed Bragg reflector can be formed for the current path from the anode electrode to the active region. In this surface emitting semiconductor laser,
(3) Since the buried layer of the high-resistance semiconductor layer, the contact layer, and the upper distributed Bragg reflector are formed in the respective epitaxial growth steps, the number of times of epitaxial growth increases and the process becomes complicated.
(4) Since the high-resistance semiconductor layer and the upper distributed Bragg reflector are grown after the mesa is formed, the flatness of the epitaxial region is deteriorated, resulting in an increase in the loss of the optical system.
本発明は、このような事情を鑑みてなされたものであり、分布ブラッグリフレクタに起因する抵抗の増加を小さくできる構造を有する面発光半導体レーザを提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a surface emitting semiconductor laser having a structure capable of reducing an increase in resistance caused by a distributed Bragg reflector.
本発明の一側面によれば、面発光半導体レーザは、(a)第1のエリアと該第1のエリアを囲む第2のエリアとを有する主面、並びに所定の軸の方向に交互に配置された第1のIII−V化合物半導体層及び第2のIII−V化合物半導体層を含む第1の分布ブラッグリフレクタと、(b)第1導電型III−V化合物半導体層と、第2導電型III−V化合物半導体層と、前記第1導電型III−V化合物半導体層と前記第2導電型III−V化合物半導体層との間に設けられた活性領域とを含んでおり前記第1の分布ブラッグリフレクタの前記第1のエリア上に設けられた半導体メサと、(c)前記所定の軸の方向に交互に配置された第3のIII−V化合物半導体層及び第4のIII−V化合物半導体層を含んでおり前記半導体メサ上に設けられた第2の分布ブラッグリフレクタと、(d)前記半導体メサを埋め込んでおり第1の第2導電型III−V化合物半導体からなる埋め込み領域と、(e)前記第2の分布ブラッグリフレクタを埋め込んでおり第2の第2導電型III−V化合物半導体からなるスペーサ領域とを備える。面発光半導体レーザは、前記スペーサ領域上に位置しておりIII−V化合物半導体からなるコンタクト層と、前記スペーサ領域および前記コンタクト層上に設けられた電極とを更に備える。前記埋め込み領域の前記第1の第2導電型III−V化合物半導体のバンドギャップエネルギは前記第1導電型III−V化合物半導体層の材料のバンドギャップエネルギより大きく、前記第1導電型III−V化合物半導体層の材料のバンドギャップエネルギは前記活性領域の材料のバンドギャップエネルギより大きく、前記第1の第2導電型III−V化合物半導体からなる前記埋め込み領域は、前記半導体メサ及び前記第1の分布ブラッグリフレクタに接して設けられ、前記第1導電型はn型であり、前記第2導電型はp型である。 According to one aspect of the present invention, the surface emitting semiconductor laser is alternately arranged in the direction of a predetermined axis and (a) a main surface having a first area and a second area surrounding the first area. A first distributed Bragg reflector including the first III-V compound semiconductor layer and the second III-V compound semiconductor layer, and (b) a first conductivity type III-V compound semiconductor layer and a second conductivity type. The first distribution includes an III-V compound semiconductor layer, and an active region provided between the first conductivity type III-V compound semiconductor layer and the second conductivity type III-V compound semiconductor layer. A semiconductor mesa provided on the first area of the Bragg reflector, and (c) a third III-V compound semiconductor layer and a fourth III-V compound semiconductor arranged alternately in the direction of the predetermined axis. A second distributed braggly layer comprising a layer and provided on the semiconductor mesa And (d) a buried region made of the first second-conductivity-type III-V compound semiconductor embedded in the semiconductor mesa, and (e) a second distributed Bragg reflector in which the second second Bragg reflector is buried. And a spacer region made of a conductive type III-V compound semiconductor. The surface emitting semiconductor laser further includes a contact layer located on the spacer region and made of a III-V compound semiconductor, and an electrode provided on the spacer region and the contact layer. The band gap energy of the first second conductivity type III-V compound semiconductor in the buried region is larger than the band gap energy of the material of the first conductivity type III-V compound semiconductor layer, and the first conductivity type III-V. The band gap energy of the material of the compound semiconductor layer is larger than the band gap energy of the material of the active region, and the buried region made of the first second conductivity type III-V compound semiconductor includes the semiconductor mesa and the first Provided in contact with the distributed Bragg reflector, the first conductivity type is n-type, and the second conductivity type is p-type.
この面発光半導体レーザによれば、第2の分布ブラッグリフレクタが半導体メサ上に設けられると共に、半導体メサおよび第2の分布ブラッグリフレクタがそれぞれ埋め込み領域およびスペーサ領域によって埋め込まれるので、第2導電型III−V化合物半導体からなるスペーサ領域を介して、半導体メサの第2導電型III−V化合物半導体層にキャリアが提供される。このため、第2の分布ブラッグリフレクタは、該キャリアのための主要な経路にならない。 According to this surface emitting semiconductor laser, the second distributed Bragg reflector is provided on the semiconductor mesa, and the semiconductor mesa and the second distributed Bragg reflector are buried by the buried region and the spacer region, respectively. Carriers are provided to the second conductivity type III-V compound semiconductor layer of the semiconductor mesa through the spacer region made of the -V compound semiconductor. For this reason, the second distributed Bragg reflector is not the primary path for the carrier.
本発明に係る面発光半導体レーザでは、前記スペーサ領域の前記第2の第2導電型III−V化合物半導体の構成元素は、アルミニウムを含まず、前記第2導電型III−V化合物半導体層の材料の構成元素と同じであることが好ましい。 In the surface emitting semiconductor laser according to the present invention, the constituent element of the second second-conductivity-type III-V compound semiconductor in the spacer region does not contain aluminum, and the material of the second-conductivity-type III-V compound semiconductor layer It is preferable that they are the same as the constituent elements.
本発明に係る面発光半導体レーザでは、前記埋め込み領域の前記第1の第2導電型III−V化合物半導体のバンドギャップエネルギは前記第1導電型III−V化合物半導体層の材料のバンドギャップエネルギ以上であり、前記第1導電型III−V化合物半導体層の材料のバンドギャップエネルギは前記活性領域の材料のバンドギャップエネルギより大きいことが好ましい。 In the surface emitting semiconductor laser according to the present invention, the band gap energy of the first second conductivity type III-V compound semiconductor in the buried region is equal to or higher than the band gap energy of the material of the first conductivity type III-V compound semiconductor layer. Preferably, the band gap energy of the material of the first conductivity type III-V compound semiconductor layer is larger than the band gap energy of the material of the active region.
この面発光半導体レーザによれば、埋め込み領域により、半導体メサにキャリアを閉じ込めることができる。 According to this surface emitting semiconductor laser, carriers can be confined in the semiconductor mesa by the buried region.
本発明に係る面発光半導体レーザでは、前記第2導電型III−V化合物半導体層はGaInP混晶系半導体から成り、前記第1導電型III−V化合物半導体層はGaInP混晶系半導体から成り、前記埋め込み領域はGaInP混晶系半導体から成ることが好ましい。 In the surface emitting semiconductor laser according to the present invention, the second conductivity type III-V compound semiconductor layer is made of a GaInP mixed crystal semiconductor, and the first conductivity type III-V compound semiconductor layer is made of a GaInP mixed crystal semiconductor, The buried region is preferably made of a GaInP mixed crystal semiconductor.
本発明に係る面発光半導体レーザでは、前記活性領域は、V族元素として窒素およびヒ素を少なくとも含むIII−V化合物半導体層を含む。 In the surface emitting semiconductor laser according to the present invention, the active region includes a III-V compound semiconductor layer containing at least nitrogen and arsenic as group V elements.
この面発光半導体レーザによれば、本構造は、V族元素として窒素およびヒ素を少なくとも含むIII−V化合物半導体層、例えばGaInNAs層、を有する活性領域の面発光半導体レーザに好適である。 According to this surface emitting semiconductor laser, this structure is suitable for an active region surface emitting semiconductor laser having a III-V compound semiconductor layer containing at least nitrogen and arsenic as group V elements, for example, a GaInNAs layer.
本発明に係る面発光半導体レーザは、(f)前記スペーサ領域上に位置しておりIII−V化合物半導体からなるコンタクト層と、(g)前記スペーサ領域および前記コンタクト層上に設けられた電極とを更に備える。 A surface-emitting semiconductor laser according to the present invention includes: (f) a contact layer located on the spacer region and made of a III-V compound semiconductor; and (g) an electrode provided on the spacer region and the contact layer. Is further provided.
この面発光半導体レーザによれば、電極からのキャリアは、コンタクト層およびスペーサ層を介して半導体メサに到達する。 According to this surface emitting semiconductor laser, the carriers from the electrodes reach the semiconductor mesa through the contact layer and the spacer layer.
本発明に係る面発光半導体レーザでは、前記第1の分布ブラッグリフレクタと前記埋め込み領域とはpn接合およびpin接合のいずれかを成しており、前記第1導電型III−V化合物半導体層、前記第2導電型III−V化合物半導体層および前記活性領域は、pn接合およびpin接合のいずれかを成しており、前記第1の分布ブラッグリフレクタおよび前記埋め込み領域から成る接合のビルトインポテンシャルは、前記第1導電型III−V化合物半導体層、前記第2導電型III−V化合物半導体層および前記活性領域から成る接合のビルトインポテンシャルより大きい。 In the surface-emitting semiconductor laser according to the present invention, the first distributed Bragg reflector and the buried region form either a pn junction or a pin junction, and the first conductivity type III-V compound semiconductor layer, The second conductive type III-V compound semiconductor layer and the active region form either a pn junction or a pin junction, and the built-in potential of the junction including the first distributed Bragg reflector and the buried region is It is larger than the built-in potential of the junction composed of the first conductivity type III-V compound semiconductor layer, the second conductivity type III-V compound semiconductor layer, and the active region.
この面発光半導体レーザによれば、上記2つの接合のビルトインポテンシャルの差に従って、面発光半導体レーザが動作する。 According to this surface emitting semiconductor laser, the surface emitting semiconductor laser operates according to the difference between the built-in potentials of the two junctions.
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。 The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.
以上説明したように、本発明によれば、分布ブラッグリフレクタに起因する抵抗の増加を小さくできる構造を有する面発光半導体レーザが提供される。 As described above, according to the present invention, a surface emitting semiconductor laser having a structure capable of reducing an increase in resistance caused by a distributed Bragg reflector is provided.
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の面発光半導体レーザに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。 The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, embodiments of the surface emitting semiconductor laser according to the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.
(第1の実施の形態)
図1は、本実施の形態に係る面発光半導体レーザを示す図面である。面発光半導体レーザ11は、第1の分布ブラッグリフレクタ13と、半導体メサ15と、第2の分布ブラッグリフレクタ17と、埋め込み領域19と、スペーサ領域21とを備える。第1の分布ブラッグリフレクタ13は第1および第2のIII−V化合物半導体層23a、23bを含んでおり、第1のIII−V化合物半導体層23a及び第2のIII−V化合物半導体層23bは、所定の軸の方向に交互に配置されている。第1のIII−V化合物半導体層23aの屈折率は第2のIII−V化合物半導体層23bの屈折率と異なる。また、第1の分布ブラッグリフレクタ13は、第1のエリア13aと該第1のエリア13aを囲む第2のエリア13bとを持つ主面13cを有する。半導体メサ15は、第1の分布ブラッグリフレクタ13の第1のエリア13a上に設けられている。半導体メサ15は、第1導電型III−V化合物半導体層25と、第2導電型III−V化合物半導体層27と、活性領域29とを含む。活性領域29は、第1導電型III−V化合物半導体層25と第2導電型III−V化合物半導体層27との間に設けられている。第2の分布ブラッグリフレクタ17は、半導体メサ15上に設けられている。また、第2の分布ブラッグリフレクタ17は、第3のIII−V化合物半導体層31a及び第4のIII−V化合物半導体層31bを含んでおり、第3および第4のIII−V化合物半導体層31a、31bは、所定の軸の方向に交互に配置されている。第3のIII−V化合物半導体層31aの屈折率は第4のIII−V化合物半導体層31bの屈折率と異なる。埋め込み領域19は、半導体メサ15を埋め込んでおり、また第1の第2導電型III−V化合物半導体からなる。スペーサ領域21は、第2の分布ブラッグリフレクタ17を埋め込んでおり、また第2の第2導電型III−V化合物半導体からなる。
(First embodiment)
FIG. 1 is a drawing showing a surface emitting semiconductor laser according to the present embodiment. The surface-emitting
この面発光半導体レーザ11によれば、第2の分布ブラッグリフレクタ17が半導体メサ15上に設けられると共に、半導体メサ15および第2の分布ブラッグリフレクタ17がそれぞれ埋め込み領域19およびスペーサ領域21によって埋め込まれるので、第2導電型III−V化合物半導体からなるスペーサ領域21を介して、半導体メサ15の第2導電型III−V化合物半導体層27にキャリアが提供される。このため、第2の分布ブラッグリフレクタ17は、該キャリアのための主要な経路にならない。
According to the surface emitting
面発光半導体レーザ11は、第2導電型のIII−V化合物半導体からなるコンタクト層33をさらに備える。コンタクト層33は、スペーサ領域21上に位置している。また、面発光半導体レーザ11は、スペーサ領域21およびコンタクト層33上に設けられた電極35を含む。この面発光半導体レーザ11によれば、電極35からのキャリアは、コンタクト層33およびスペーサ層21を介して半導体メサ15に到達する。
The surface emitting
また、面発光半導体レーザ11は、支持基体37を更に備える。支持基体37は導電性を有しており、好ましくは半導体製である。支持基体37の主面37aには、第1の分布ブラッグリフレクタ13が設けられている。支持基体37の裏面37bには、第2の電極39が設けられている。また、コンタクト層33上の第1の電極35は、半導体メサ15からの光を遮ることはない。面発光半導体レーザ11からの光Lは、第1の電極35の開口35aを通過して出射される。
The surface emitting
さらに、面発光半導体レーザ11の活性領域29は、例えば量子井戸構造43を有することができる。量子井戸構造43は、図1に示されるように、井戸層43aおよび障壁層43bを有する。井戸層43aおよび障壁層43bは交互に配列されている。井戸層43aのバンドギャップエネルギは障壁層43bのバンドギャップエネルギより小さい。活性領域29の構造は、量子井戸構造に限定されることなく、他の構造でもよい。
Furthermore, the
埋め込み領域19の第2導電型III−V化合物半導体のバンドギャップエネルギは第1導電型III−V化合物半導体層25の材料のバンドギャップエネルギ以上であることが好ましい。第1導電型III−V化合物半導体層25の材料のバンドギャップエネルギは活性領域29の材料のバンドギャップエネルギより大きいことが好ましい。この面発光半導体レーザによれば、埋め込み領域により、半導体メサにキャリアを閉じ込めることができる。
The band gap energy of the second conductivity type III-V compound semiconductor in the buried
埋め込み領域19のバンドギャップは、井戸層43aのバンドギャップより大きい。また、埋め込み領域19のバンドギャップは、第2導電型III−V化合物半導体層27のバンドギャップより大きいことが好ましい。
The band gap of the buried
スペーサ領域21のドーパント濃度はコンタクト層33のドーパント濃度よりも小さいことが好ましい。これにより、第2の分布ブラッグリフレクタ17を囲むスペーサ領域21による光吸収が小さくなる。スペーサ領域21のドーパント濃度の範囲は、1×1018cm−3以下であることが好ましい。また、コンタクト層33のドーパント濃度の範囲は、5×1019cm−3〜2×1019cm−3であることが好ましい。
The dopant concentration in the
スペーサ領域21の第2導電型III−V化合物半導体の構成元素は、アルミニウムを含まず、また第2導電型III−V化合物半導体層の材料の構成元素と同じであることが好ましい。この面発光半導体レーザによれば、化合物半導体層の酸化が防止でき、素子の信頼性を向上させることができるという利点がある。
The constituent element of the second conductivity type III-V compound semiconductor in the
面発光半導体レーザ11では、第2導電型III−V化合物半導体層27はGaInP混晶系半導体から成り、第1導電型III−V化合物半導体層25はGaInP混晶系半導体から成り、埋め込み領域19はGaInP混晶系半導体から成ることが好ましい。この面発光半導体レーザによれば、埋め込み成長時にPを流し、P雰囲気にして成長を開始するだけでV族の組成抜けを防止できるという利点がある。
In the surface-emitting
図2は、本実施の形態に係る面発光半導体レーザの等価回路の一例を示す図面である。面発光半導体レーザ11では、第1の分布ブラッグリフレクタ13と埋め込み領域19とはpn接合およびpin接合のいずれかの接合D1を成すように配置されており、該接合D1は第1の分布ブラッグリフレクタ13と埋め込み領域19内に位置している。また、第1導電型III−V化合物半導体層25、第2導電型III−V化合物半導体層27および活性領域29は、pn接合およびpin接合のいずれかの接合D2を成すように配置されており、該接合D2は第1導電型III−V化合物半導体層25、第2導電型III−V化合物半導体層27および活性領域29内に位置している。
FIG. 2 is a drawing showing an example of an equivalent circuit of the surface emitting semiconductor laser according to the present embodiment. In the surface emitting
接合D1に対応するダイオードのカソードおよび接合D2に対応するダイオードのカソードは互いに接続点N1に接続されている。接続点N1とカソード(電極39)との間には、寄生抵抗R1が接続されている。接合D1に対応するダイオードのアノードおよび接合D2に対応するダイオードのアノードは互いに接続点N2に接続されている。接続点N2とアノード(電極35)との間には、スペーサ領域21および埋め込み領域19に対応する寄生抵抗R2が接続されている。接続点N2とアノード(電極35)との間には、第2の分布ブラッグリフレクタ21に対応する寄生抵抗R3が接続されている。本実施の形態に係る面発光半導体レーザ11は、第2導電型のスペーサ領域21を有しているので、寄生抵抗R2が寄生抵抗R3に比べて小さい。また、埋め込み領域19が導電性を有するので、コンタクト層33からのキャリアは、十分に第2導電型III−V化合物半導体に供給される。
The cathode of the diode corresponding to the junction D1 and the cathode of the diode corresponding to the junction D2 are connected to the connection point N1. A parasitic resistance R1 is connected between the connection point N1 and the cathode (electrode 39). The anode of the diode corresponding to the junction D1 and the anode of the diode corresponding to the junction D2 are connected to the connection point N2. A parasitic resistance R2 corresponding to the
第1の分布ブラッグリフレクタ13および埋め込み領域19から成る接合D1のビルトインポテンシャルVAは、第1導電型III−V化合物半導体層25、第2導電型III−V化合物半導体層27および活性領域29から成る接合D2のビルトインポテンシャルVBより大きい。この面発光半導体レーザ11によれば、上記2つの接合のビルトインポテンシャルの差に従って、面発光半導体レーザが動作する。
The built-in potential VA of the junction D1 including the first distributed
図3(A)及び図3(B)を参照しながら説明する。図3(A)は、図2に示された面発光半導体レーザの電流−電圧動作特性を示す図面である。図3(B)は、図2に示された面発光半導体レーザの電流−光出力特性を示す図面である。電源43を用いて面発光半導体レーザ11に電圧を印加していくと、電流Iが除々に増加する。印加電圧が、接合2に対応するビルトインポテンシャルVBであるときに電流IBが流れる。印加電圧がビルトインポテンシャルVBより大きくなると、接合2に対応するダイオードがターンオンする。図3(A)から理解されるように、急激に電流が増加する。この電流は接合2を流れるので、図3(B)に示されるように、レーザ光が生成される。レーザ光の波長は、第1の分布ブラッグリフレクタ13の反射スペクトル、第2の分布ブラッグリフレクタ17の反射スペクトルおよび活性領域29の発光特性によって決定される。さらに電圧を増加して、印加電圧が接合1に対応するビルトインポテンシャルVAであるときに、電流IAが流れる。印加電圧がビルトインポテンシャルVAより大きくなると、接合2に対応するダイオードだけでなく接合1に対応するダイオードもターンオンする。印加電流は、図3(A)から理解されるように、接合1および接合2の両方に流れるので、電流を増加しても電圧の増加は小さい。
This will be described with reference to FIGS. 3 (A) and 3 (B). FIG. 3A shows the current-voltage operation characteristics of the surface emitting semiconductor laser shown in FIG. FIG. 3B is a diagram showing current-light output characteristics of the surface emitting semiconductor laser shown in FIG. When a voltage is applied to the surface emitting
面発光半導体レーザの一例(組成、膜厚、ドーパント濃度)は
・支持基体37:n型GaAs半導体基板
n型GaAsバッファ層、200nm、3×1018cm−3
・第1の分布ブラッグリフレクタ13:
第1のIII−V化合物半導体層23a:
n型GaAs、72.53nm、22層、3×1018cm−3
第2のIII−V化合物半導体層23b:
n型AlAs、86.51nm、23層、6×1017cm−3
第1GaAsカバー層、5nm、3×1018cm−3
第2GaAsカバー層、5nm、6×1017cm−3
・半導体メサ15:
第1導電型III−V化合物半導体層25(クラッド):
n型Ga0.52In0.48P半導体、121nm、7×1017cm−3
活性領域29(井戸層43a、障壁層43b):
障壁層:アンドープGaAs、14nm
井戸層:アンドープGa0.81In0.19As、8nm
障壁層:アンドープGaAs、8nm
井戸層:アンドープGa0.81In0.19As、8nm
障壁層:アンドープGaAs、14nm
組成傾斜層:アンドープGaInAsP、10nm
第2導電型III−V化合物半導体層27(クラッド):
p型Ga0.52In0.48P半導体、99.5nm、7×1017cm−3
組成傾斜層:GaInAsP、10nm、8〜9×1017cm−3
・第2の分布ブラッグリフレクタ17:
第3のIII−V化合物半導体層31a:
p型GaAs、72.65nm、22層、3×1018cm−3
第4のIII−V化合物半導体層31b:
p型AlAs、85.28nm、23層、7×1018cm−3
・埋め込み領域19:
p型Ga0.52In0.48P半導体、277nm、7×1017cm−3
・スペーサ領域21:
p型GaAs半導体、3548nm、5×1017cm−3
・コンタクト層33:GaAs、10nm、1×1018cm−3
である。
An example of a surface emitting semiconductor laser (composition, film thickness, dopant concentration) is: Support base 37: n-type GaAs semiconductor substrate
n-type GaAs buffer layer, 200 nm, 3 × 10 18 cm −3
First distribution Bragg reflector 13:
First III-V
n-type GaAs, 72.53 nm, 22 layers, 3 × 10 18 cm −3
Second III-V
n-type AlAs, 86.51 nm, 23 layers, 6 × 10 17 cm −3
First GaAs cover layer, 5 nm, 3 × 10 18 cm −3
Second GaAs cover layer, 5 nm, 6 × 10 17 cm −3
・ Semiconductor mesa 15:
First conductivity type III-V compound semiconductor layer 25 (clad):
n-type Ga 0.52 In 0.48 P semiconductor, 121 nm, 7 × 10 17 cm −3
Active region 29 (well
Barrier layer: undoped GaAs, 14 nm
Well layer: undoped Ga 0.81 In 0.19 As, 8 nm
Barrier layer: undoped GaAs, 8nm
Well layer: undoped Ga 0.81 In 0.19 As, 8 nm
Barrier layer: undoped GaAs, 14 nm
Composition gradient layer: undoped GaInAsP, 10 nm
Second conductivity type III-V compound semiconductor layer 27 (clad):
p-type Ga 0.52 In 0.48 P semiconductor, 99.5 nm, 7 × 10 17 cm −3
Composition gradient layer: GaInAsP, 10 nm, 8-9 × 10 17 cm −3
Second distribution Bragg reflector 17:
Third III-V
p-type GaAs, 72.65 nm, 22 layers, 3 × 10 18 cm −3
Fourth III-V
p-type AlAs, 85.28 nm, 23 layers, 7 × 10 18 cm −3
Embedding area 19:
p-type Ga 0.52 In 0.48 P semiconductor, 277 nm, 7 × 10 17 cm −3
-Spacer region 21:
p-type GaAs semiconductor, 3548 nm, 5 × 10 17 cm −3
Contact layer 33: GaAs, 10 nm, 1 × 10 18 cm −3
It is.
面発光半導体レーザ11では、活性領域29は、V族元素として窒素およびヒ素を少なくとも含むIII−V化合物半導体層を含むようにしてもよい。この面発光半導体レーザ11の構造は、V族元素として窒素およびヒ素を少なくとも含むIII−V化合物半導体層、例えばGaInNAs層、GaInAs層等を有する活性領域の面発光半導体レーザに好適である。
In the surface emitting
以上説明したように、半導体メサ15のために埋め込み領域19は高抵抗半導体層ではない。また、埋め込み領域19は上部クラッド層といった第2導電型III−V化合物半導体層27と同じ組成を用いることができる。埋め込み領域19のバンドギャップエネルギEg(19)、下部クラッド層といった第1導電型III−V化合物半導体層21のバンドギャップエネルギEg(21)、活性領域のバンドギャップエネルギEg(29)において、
Eg(19)≧Eg(21)>Eg(29)
の関係がある。バンドギャップエネルギ差を利用して、活性領域29に電流が閉じ込められる。
As described above, the buried
Eg (19) ≧ Eg (21)> Eg (29)
There is a relationship. A current is confined in the
先行文献では、p型電極から活性領域29へ流れる電流は、必ずp側の分布ブラッグリフレクタを介して電流が流れる。p型の分布ブラッグリフレクタは一般に高抵抗であり、このため素子抵抗が大きくなる。その結果、駆動電圧の増大、発熱、CR時定数により高速変調ができない。一方、本実施の形態に係る構造(VCSEL)では、メサの周辺を導電性半導体で埋め込んでいるので、p型の分布ブラッグリフレクタのほかに、この導電性半導体層を経由して活性層への電流注入が可能となる。
In the prior art, the current flowing from the p-type electrode to the
(第2の実施の形態)
引き続いて、面発光半導体レーザを作製する方法を説明する。図4(A)は、第1のエピタキシャル工程を示す図面である。GaAsウエハ51上に、有機金属気相成長法を用いてエピタキシャル成長を行う。第1の分布ブラッグリフレクタのための半導体膜53、第1導電型III−V化合物半導体層のための半導体膜55、活性領域のための半導体膜57、第2導電型III−V化合物半導体層のための半導体膜59、および第2の分布ブラッグリフレクタのための半導体膜61をGaAsウエハ51上に成長する。
(Second Embodiment)
Subsequently, a method of manufacturing a surface emitting semiconductor laser will be described. FIG. 4A is a drawing showing a first epitaxial process. Epitaxial growth is performed on the
図4(B)は、マスク膜形成工程を示す図面である。半導体膜61上に、マスク膜を堆積する。このマスク膜63は、窒化シリコン等であることができる。例えば、窒化シリコンは、プラズマCVD法で成長された150nmのSiN膜であることができる。図4(C)は、マスク膜形成工程を示す図面である。次いで、マスク膜63上に、パターン形成されたレジストを形成する。レジスト65をマスクに用いてマスク膜63をエッチングし、マスク63aを形成する。エッチングにはフッ化水素酸を用いる。この後、レジスト65が除去される。
FIG. 4B is a drawing showing a mask film forming step. A mask film is deposited on the
図5(A)は、エッチングにより形成された半導体メサを示す図面である。マスク63aを用いて、半導体膜55、半導体膜57、半導体膜59、および半導体膜61をエッチングして、メサ領域67を形成する。エッチングとしては、例えばドライエッチングを用いることができる。メサ領域67のサイズは、例えば5マイクロメートル径である。メサ領域67は、半導体メサ67aと、この半導体メサ67a上に形成された第2の分布ブラッグリフレクタのための半導体領域61aとを含む。半導体メサ67aは、エッチングされた半導体膜55a、エッチングされた半導体膜57aおよびエッチングされた半導体膜59aを含む。エッチングされること無く、第1の分布ブラッグリフレクタのための半導体膜53は残る。
FIG. 5A illustrates a semiconductor mesa formed by etching. Using the
図5(B)は、第2のエピタキシャル工程を示す図面である。まず、マスク63aを用いて、GaAsウエハ51上に埋め込み領域のための半導体膜69を堆積して、半導体メサ67aを埋め込む。半導体膜69の厚みは、エッチングされた半導体膜55a、エッチングされた半導体膜57aおよびエッチングされた半導体膜59aの総厚みにほぼ等しい。半導体膜69は、例えばp型GaInP半導体からなることができる。次いで、マスク63aを用いて、GaAsウエハ51上にスペーサ領域のための半導体領域71を堆積して、第2の分布ブラッグリフレクタのための半導体領域61aを埋め込む。半導体膜71の厚みは、エッチングされた半導体61aの厚みにほぼ等しい。半導体領域71は、例えばp型GaAs半導体からなることができる。この後に、コンタクト層のための半導体層73を半導体領域71上に堆積する。半導体層73は、例えばp型GaAs半導体からなることができる。
FIG. 5B is a drawing showing a second epitaxial process. First, a
図5(C)は、マスク除去工程を示す図面である。マスク63aを除去する。マスク63aがSiNから成るときは、除去にはフッ化水素酸を用いる。
FIG. 5C is a diagram showing a mask removing process. The
図6(A)は、アイソレーション工程を示す図面である。コンタクト層のための半導体領域73および第2の分布ブラッグリフレクタのための半導体領域61a上に、素子分離のためのパターン形成されたマスク75を形成する。マスク75を用いて半導体領域73、半導体領域71および半導体領域69をエッチングして、エッチングされた半導体領域73a、エッチングされた半導体領域71aおよびエッチングされた半導体領域69aを形成する。この工程により、メサ形状の半導体領域が形成される。メサ形状の半導体領域は、n型半導体領域上にアレイ状に配列されている。これ故に、素子分離のための構造が形成された。p型GaAs半導体コンタクト層およびp型GaAs半導体スペーサ領域は、例えばリン酸系エッチャントを用いてエッチングされる。p型GaInP半導体埋め込み領域は、例えば塩酸系エッチャントを用いてエッチングされる。ウエットエッチングの後に、マスク75を除去する。
FIG. 6A illustrates an isolation process. A patterned
図6(B)は、パッシベーション形成工程を示す図面である。メサ形状の半導体領域を覆うように、パッシベーション膜を堆積する。パッシベーション膜は、例えばSiON膜であることができる。SiON膜は例えばプラズマCVD法で形成される。このパッシベーション膜にフォトリソグラフィ法を適用して、光出射のための窓を作製する。この結果、パッシベーション膜77は、メサ領域67に位置合わせされた開口77aを有する。
FIG. 6B is a drawing showing a passivation formation step. A passivation film is deposited so as to cover the mesa-shaped semiconductor region. The passivation film can be, for example, a SiON film. The SiON film is formed by, for example, a plasma CVD method. A window for light emission is manufactured by applying a photolithography method to the passivation film. As a result, the
図6(C)は、電極形成工程を示す図面である。アノード電極79およびカソード電極81を形成する。まず、パッシベーション膜77にフォトリソグラフィ法を適用して、アノード電極のための開口を有するパッシベーション膜77aを形成する。アノード電極のための金属膜(Ti/Pt/Au)を蒸着法で形成する。この後に、レジストを除去して、リフトオフ法でアノード電極79を形成する。また、カソード電極81は、GaAsウエハの裏面の全面にカソード電極のための金属膜(AuGeNi/Au/Ti/Pt/Au)を蒸着法で形成する。この後に、合金化のための熱処理を行う。熱処理温度は、例えば摂氏380度である。
FIG. 6C is a diagram showing an electrode forming process. An anode electrode 79 and a cathode electrode 81 are formed. First, a photolithography method is applied to the
これらの工程が、面発光半導体レーザの作製のための主要な工程である。n型クラッド、活性領域およびp型クラッド並びに第2の分布ブラッグリフレクタのために半導体膜を成長するために、1回目のエピタキシャル工程を用いる。n型クラッド、活性領域およびp型クラッド並びに第2の分布ブラッグリフレクタの両方を埋め込むために、2回目のエピタキシャル工程を用いる。 These steps are the main steps for manufacturing a surface emitting semiconductor laser. A first epitaxial step is used to grow the semiconductor film for the n-type cladding, the active region and the p-type cladding, and the second distributed Bragg reflector. A second epitaxial process is used to embed both the n-type cladding, the active region and p-type cladding, and the second distributed Bragg reflector.
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。 While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.
11…面発光半導体レーザ、13…第1の分布ブラッグリフレクタ、13a…第1の分布ブラッグリフレクタの第1のエリア、13b…第1の分布ブラッグリフレクタの第2のエリア、15…半導体メサ、17…第2の分布ブラッグリフレクタ、19…埋め込み領域、21…スペーサ領域、23a…第1のIII−V化合物半導体層、23b…第2のIII−V化合物半導体層、25…第1導電型III−V化合物半導体層、27…第2導電型III−V化合物半導体層、29…活性領域、31a…第3のIII−V化合物半導体層、31b…第4のIII−V化合物半導体層、33…コンタクト層、35…電極、37…支持基体、39…第2の電極、35a…電極開口、43…量子井戸構造、43a…井戸層、43b…障壁層、51…GaAsウエハ、D1、D2…接合、N1、N2…接続点、R1、R2、R3…寄生抵抗、VA…ビルトインポテンシャル、VB…ビルトインポテンシャル、Eg(19)…埋め込み領域のバンドギャップエネルギ、Eg(21)…第1導電型III−V化合物半導体層のバンドギャップエネルギ、Eg(29)…活性領域のバンドギャップエネルギ、53…第1の分布ブラッグリフレクタのための半導体膜、55…第1導電型III−V化合物半導体層のための半導体膜、55a…エッチングされた半導体膜、57…活性領域のための半導体膜、57a…エッチングされた半導体膜、59…第2導電型III−V化合物半導体層のための半導体膜、59a…エッチングされた半導体膜、61…第2の分布ブラッグリフレクタのための半導体膜、63…マスク膜、63a…マスク、65…レジスト、67…メサ領域、67a…半導体メサ、69…埋め込み領域のための半導体膜、71…スペーサ領域のための半導体領域、73…コンタクト層のための半導体領域、75…マスク、77…パッシベーション膜、77a…開口、79…アノード電極、81…カソード電極
DESCRIPTION OF
Claims (7)
第1導電型III−V化合物半導体層と、第2導電型III−V化合物半導体層と、前記第1導電型III−V化合物半導体層と前記第2導電型III−V化合物半導体層との間に設けられた活性領域とを含んでおり前記第1の分布ブラッグリフレクタの前記第1のエリア上に設けられた半導体メサと、
前記所定の軸の方向に交互に配置された第3のIII−V化合物半導体層及び第4のIII−V化合物半導体層を含んでおり前記半導体メサ上に設けられた第2の分布ブラッグリフレクタと、
前記半導体メサを埋め込んでおり第1の第2導電型III−V化合物半導体からなる埋め込み領域と、
前記第2の分布ブラッグリフレクタを埋め込んでおり第2の第2導電型III−V化合物半導体からなるスペーサ領域と、
前記スペーサ領域上に位置しておりIII−V化合物半導体からなるコンタクト層と、
前記スペーサ領域および前記コンタクト層上に設けられた電極と、
を備え、
前記スペーサ領域は、前記コンタクト層のドーパント濃度よりも小さいドーパント濃度を有し、
前記埋め込み領域の前記第1の第2導電型III−V化合物半導体のバンドギャップエネルギは前記第1導電型III−V化合物半導体層の材料のバンドギャップエネルギより大きく、
前記第1導電型III−V化合物半導体層の材料のバンドギャップエネルギは前記活性領域の材料のバンドギャップエネルギより大きく、
前記第1のIII−V化合物半導体層は第1導電型を有し、
前記第2のIII−V化合物半導体層は第1導電型を有し、
前記第1の第2導電型III−V化合物半導体からなる前記埋め込み領域は、前記半導体メサ及び前記第1の分布ブラッグリフレクタに接して設けられ、前記埋め込み領域の前記第1の第2導電型III−V化合物半導体は、前記第1の分布ブラッグリフレクタとpn接合を成し、
前記第1導電型はn型であり、前記第2導電型はp型である、ことを特徴とする面発光半導体レーザ。 A main surface having a first area and a second area surrounding the first area, and a first III-V compound semiconductor layer and a second III-V alternately arranged in a predetermined axis direction A first distributed Bragg reflector including a compound semiconductor layer;
Between the first conductivity type III-V compound semiconductor layer, the second conductivity type III-V compound semiconductor layer, the first conductivity type III-V compound semiconductor layer, and the second conductivity type III-V compound semiconductor layer. A semiconductor mesa provided on the first area of the first distributed Bragg reflector,
A second distributed Bragg reflector including a third III-V compound semiconductor layer and a fourth III-V compound semiconductor layer arranged alternately in the direction of the predetermined axis and provided on the semiconductor mesa; ,
A buried region made of the first second-conductivity-type III-V compound semiconductor embedded with the semiconductor mesa;
A spacer region embedded in the second distributed Bragg reflector and made of a second second conductivity type III-V compound semiconductor;
A contact layer located on the spacer region and made of a III-V compound semiconductor;
An electrode provided on the spacer region and the contact layer;
With
The spacer region has a dopant concentration less than the dopant concentration of the contact layer;
The band gap energy of the first second conductivity type III-V compound semiconductor in the buried region is greater than the band gap energy of the material of the first conductivity type III-V compound semiconductor layer,
The band gap energy of the material of the first conductivity type III-V compound semiconductor layer is larger than the band gap energy of the material of the active region,
The first III-V compound semiconductor layer has a first conductivity type;
The second III-V compound semiconductor layer has a first conductivity type;
The buried region made of the first second conductivity type III-V compound semiconductor is provided in contact with the semiconductor mesa and the first distributed Bragg reflector, and the first second conductivity type III of the buried region. The -V compound semiconductor forms a pn junction with the first distributed Bragg reflector,
The surface-emitting semiconductor laser according to claim 1, wherein the first conductivity type is n-type and the second conductivity type is p-type.
前記半導体メサは、前記第1の分布ブラッグリフレクタの前記第1のエリアに接合を成し、
前記第1導電型III−V化合物半導体層、前記第2導電型III−V化合物半導体層及び前記活性領域は、前記第1の分布ブラッグリフレクタの前記第1のエリアにおいてこの順に配置されており、
前記半導体メサの前記第1導電型III−V化合物半導体層はクラッド層であり、
前記半導体メサの前記第2導電型III−V化合物半導体層はクラッド層であり、
前記埋め込み領域のバンドギャップは、前記第2導電型III−V化合物半導体層のバンドギャップより大きい、ことを特徴とする請求項1または請求項2に記載された面発光半導体レーザ。 The buried region embeds the periphery of the semiconductor mesa, and the first second conductivity type III-V compound semiconductor in the buried region forms a junction with the first distributed Bragg reflector.
The semiconductor mesa is bonded to the first area of the first distributed Bragg reflector;
The first conductive type III-V compound semiconductor layer, the second conductive type III-V compound semiconductor layer, and the active region are arranged in this order in the first area of the first distributed Bragg reflector,
The first conductivity type III-V compound semiconductor layer of the semiconductor mesa is a cladding layer;
The second conductivity type III-V compound semiconductor layer of the semiconductor mesa is a cladding layer;
3. The surface emitting semiconductor laser according to claim 1, wherein a band gap of the buried region is larger than a band gap of the second conductivity type III-V compound semiconductor layer.
前記第1導電型III−V化合物半導体層はGaInP混晶系半導体から成り、
前記埋め込み領域はGaInP混晶系半導体から成る、ことを特徴とする請求項1〜3のいずれか一項に記載された面発光半導体レーザ。 The second conductivity type III-V compound semiconductor layer is made of a GaInP mixed crystal semiconductor,
The first conductivity type III-V compound semiconductor layer is made of a GaInP mixed crystal semiconductor,
The surface emitting semiconductor laser according to claim 1, wherein the buried region is made of a GaInP mixed crystal semiconductor.
前記スペーサ領域の厚さは、前記第2の分布ブラッグリフレクタの厚さにほぼ等しい、ことを特徴とする請求項1〜5のいずれか一項に記載された面発光半導体レーザ。 The buried region has a thickness substantially equal to a total thickness of the first conductive type III-V compound semiconductor layer, the second conductive type III-V compound semiconductor layer, and the active region,
6. The surface emitting semiconductor laser according to claim 1, wherein a thickness of the spacer region is substantially equal to a thickness of the second distributed Bragg reflector.
前記第1の分布ブラッグリフレクタおよび前記埋め込み領域から成る接合のビルトインポテンシャルは、前記第1導電型III−V化合物半導体層、前記第2導電型III−V化合物半導体層および前記活性領域から成る接合のビルトインポテンシャルより大きい、ことを特徴とする請求項1〜6のいずれか一項に記載された面発光半導体レーザ。 The first conductivity type III-V compound semiconductor layer, the second conductivity type III-V compound semiconductor layer, and the active region form either a pn junction or a pin junction,
The built-in potential of the junction composed of the first distributed Bragg reflector and the buried region is that of the junction composed of the first conductivity type III-V compound semiconductor layer, the second conductivity type III-V compound semiconductor layer, and the active region. The surface emitting semiconductor laser according to any one of claims 1 to 6, wherein the surface emitting semiconductor laser is larger than a built-in potential.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023611A JP5181420B2 (en) | 2006-01-31 | 2006-01-31 | Surface emitting semiconductor laser |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023611A JP5181420B2 (en) | 2006-01-31 | 2006-01-31 | Surface emitting semiconductor laser |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007207938A JP2007207938A (en) | 2007-08-16 |
JP5181420B2 true JP5181420B2 (en) | 2013-04-10 |
Family
ID=38487138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006023611A Expired - Fee Related JP5181420B2 (en) | 2006-01-31 | 2006-01-31 | Surface emitting semiconductor laser |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5181420B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9166370B2 (en) * | 2011-10-04 | 2015-10-20 | Fuji Xerox Co., Ltd. | Vertical cavity surface emitting laser, vertical cavity surface emitting laser apparatus, optical transmission apparatus, and information processing apparatus |
US20220329047A1 (en) * | 2019-08-26 | 2022-10-13 | Nippon Telegraph And Telephone Corporation | Surface Emitting Laser and Method for Manufacturing the Same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2934678B2 (en) * | 1990-03-24 | 1999-08-16 | 科学技術振興事業団 | Manufacturing method of surface emitting semiconductor laser |
JPH0521898A (en) * | 1991-07-15 | 1993-01-29 | Nippon Telegr & Teleph Corp <Ntt> | Surface emitting type laser |
JP2546153B2 (en) * | 1993-07-08 | 1996-10-23 | 日本電気株式会社 | Surface emitting device and manufacturing method thereof |
JP2555984B2 (en) * | 1994-06-21 | 1996-11-20 | 日本電気株式会社 | Semiconductor laser and manufacturing method thereof |
JPH11112086A (en) * | 1997-10-03 | 1999-04-23 | Nippon Telegr & Teleph Corp <Ntt> | Embedded type surface emitting laser and manufacture thereof |
JP2003318487A (en) * | 2002-04-26 | 2003-11-07 | Sony Corp | Surface emitting semiconductor laser and its manufacturing method |
JP4184769B2 (en) * | 2002-11-26 | 2008-11-19 | 株式会社東芝 | Surface emitting semiconductor laser and manufacturing method thereof |
JP2005051124A (en) * | 2003-07-30 | 2005-02-24 | Sumitomo Electric Ind Ltd | Plane light emitting semiconductor element |
JP2005191343A (en) * | 2003-12-26 | 2005-07-14 | Ricoh Co Ltd | Vertical cavity surface emitting laser, manufacturing method thereof, and optical transmission system |
-
2006
- 2006-01-31 JP JP2006023611A patent/JP5181420B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007207938A (en) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11424597B2 (en) | Tunnel junction for GaAs based VCSELs and method therefor | |
JP3840276B2 (en) | Light emitting device | |
US6931042B2 (en) | Long wavelength vertical cavity surface emitting laser | |
US7638792B2 (en) | Tunnel junction light emitting device | |
KR102182921B1 (en) | Etched planarization VCSEL | |
JP2004165667A (en) | Semiconductor optical device | |
US7668219B2 (en) | Surface emitting semiconductor device | |
JP2008047672A (en) | Semiconductor opto-electrical device | |
US9124069B2 (en) | Vertical cavity surface emitting laser with undoped top mirror | |
CN113396486A (en) | Indium phosphide VCSEL with dielectric DBR | |
JP2008053539A (en) | Semiconductor optical element | |
US7817691B2 (en) | Light emitting device | |
JP2008235574A (en) | Surface-emitting semiconductor laser | |
US6931044B2 (en) | Method and apparatus for improving temperature performance for GaAsSb/GaAs devices | |
JP5181420B2 (en) | Surface emitting semiconductor laser | |
US7271422B2 (en) | Semiconductor optical device | |
US20070127533A1 (en) | Long-wavelength vertical cavity surface emitting lasers having oxide aperture and method for manufacturing the same | |
US11139636B2 (en) | Electrically pumped photonic-crystal surface-emitting lasers with optical detector | |
JP2002198613A (en) | Semiconductor device having salient structure, and method of manufacturing the semiconductor device | |
JP2008283137A (en) | Surface-emitting semiconductor laser | |
KR20050085176A (en) | Method for manufacturing a buried tunnel junction in a surface-emitting semi-conductor laser | |
JP2008294073A (en) | Surface emitting semiconductor laser | |
JP2006093350A (en) | Semiconductor opto-electrical element | |
JP4508174B2 (en) | Vertical resonant surface light emitting device | |
JP2007005642A (en) | Semiconductor light emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5181420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |