JP5177968B2 - 貫通孔形成方法および配線回路基板の製造方法 - Google Patents

貫通孔形成方法および配線回路基板の製造方法 Download PDF

Info

Publication number
JP5177968B2
JP5177968B2 JP2006183994A JP2006183994A JP5177968B2 JP 5177968 B2 JP5177968 B2 JP 5177968B2 JP 2006183994 A JP2006183994 A JP 2006183994A JP 2006183994 A JP2006183994 A JP 2006183994A JP 5177968 B2 JP5177968 B2 JP 5177968B2
Authority
JP
Japan
Prior art keywords
hole
conductor
layer
forming
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006183994A
Other languages
English (en)
Other versions
JP2008016520A (ja
Inventor
幹司 西田
直之 松尾
正勝 浦入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2006183994A priority Critical patent/JP5177968B2/ja
Priority to US11/766,129 priority patent/US7665208B2/en
Priority to TW096122609A priority patent/TWI481329B/zh
Priority to KR1020070066780A priority patent/KR101336485B1/ko
Priority to CN2007101269922A priority patent/CN101102648B/zh
Publication of JP2008016520A publication Critical patent/JP2008016520A/ja
Application granted granted Critical
Publication of JP5177968B2 publication Critical patent/JP5177968B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、導体層と絶縁層との積層構造を有する導体張積層板に貫通孔を形成する貫通孔形成方法、および貫通孔形成方法を含む配線回路基板の製造方法に関する。
従来から、種々の電気機器または電子機器に配線回路基板が用いられている。この配線回路基板は、一般的に、ポリイミドからなる絶縁層と当該絶縁層の両面に形成される例えば銅箔からなる導体層との積層構造を有する。なお、上記絶縁層と導体層とは接着剤層により接着される場合がある。また、上記導体層はエッチングを施されることにより所定の導体パターンとなる。
このような配線回路基板を製造する際に、例えば上記積層構造を有する銅張積層板を用いる。銅張積層板とは、ポリイミド等からなる絶縁層に、銅箔等からなる複数の導体層を接着剤層を用いて予め積層したものである。
上記銅張積層板には、複数の導体層間を電気的に接続するための貫通孔(スルーホール)が設けられる。この貫通孔は、レーザ光が銅張積層板に照射されることにより形成される。このように、貫通孔が形成された後、当該貫通孔の表面に、導体層間を電気的に接続するための金属薄膜(無電解めっき層および電解めっき層)が形成される(例えば、特許文献1参照)。
特開2005−072324号公報
しかしながら、上記のように、銅張積層板に貫通孔を形成するためにレーザ光を照射した場合、形成中の貫通孔内に発生する熱エネルギーにより、貫通孔の内壁における接着剤層の表面が抉り取られ、凹状(または凸状)となる。その結果、上記金属薄膜の形成の際に当該金属薄膜が断線してしまい、電気的な接続信頼性の低下が生じていた。
本発明の目的は、接着剤層が抉り取られることなく貫通孔を形成することが可能な貫通孔形成方法を提供することである。
本発明の他の目的は、電気的な接続信頼性の低下を防止することが可能な配線回路基板の製造方法を提供することである。
第1の発明に係る貫通孔形成方法は、導体層と絶縁層とが接着剤層を介して積層されてなる導体張積層板に貫通孔を形成する貫通孔形成方法であって、導体張積層板に第1の径を有する第1の貫通孔を形成する工程と、第1の貫通孔の内周壁をレーザ光により除去することによって、第1の貫通孔と略同心で第1のより大きい第2の径を有する第2の貫通孔を形成する工程とを備え、第1の貫通孔を形成する工程においては、第1の貫通孔の略中心領域から第1の径を有する円の一部を通って略中心領域に戻る軌跡を描くようにレーザ光を繰り返し移動させ、第2の貫通孔を形成する工程においては、第1の貫通孔の略中心領域から第2の径を有する円の一部を通って略中心領域に戻る軌跡を描くようにレーザ光を繰り返し移動させるものである。
本発明に係る貫通孔形成方法においては、導体層と絶縁層とが接着剤層を介して積層されてなる導体張積層板に第1の径を有する第1の貫通孔が形成される。第1の貫通孔は、第1の貫通孔の略中心領域から第1の径を有する円の一部を通って略中心領域に戻る軌跡を描くようにレーザ光を繰り返し移動されることにより形成される。そして、形成された第1の貫通孔の内周壁をレーザ光により除去することによって、第1の貫通孔と略同心で第1のより大きい第2の径を有する第2の貫通孔が形成される。第2の貫通孔は、第1の貫通孔の略中心領域から第2の径を有する円の一部を通って略中心領域に戻る軌跡を描くようにレーザ光を繰り返し移動されることにより形成される。
このように、第1の貫通孔を形成した後、当該第1の貫通孔と略同心で径大な第2の貫通孔を形成する際に、レーザ光の熱エネルギーが第1の貫通孔の内部における空気層に拡散される。それにより、第2の貫通孔の内壁における接着剤層に熱エネルギーが吸収されにくくなり、第2の貫通孔の内壁における接着剤層が抉り取られることが抑制される。また、第1の貫通孔をレーザ光により形成した後、連続して第2の貫通孔をレーザ光により形成することができる。したがって、第2の貫通孔を良好に形成することが可能となる。
導体張積層板は、複数の導体層を含んでもよい。この場合、複数の導体層からなる多層導体張積層板が実現される。このような多層導体張積層板においても接着剤層が抉り取られることなく貫通孔を形成することが可能となる。
絶縁層はポリイミドを含んでもよい。この場合、絶縁層の柔軟性および絶縁性が確保される。
接着剤層はアクリル系接着剤、エポキシ系接着剤およびゴム系接着剤のうち少なくとも1つを含んでもよい。この場合、絶縁層と導体層との高い接着性が確保される。
導体層は銅箔を含んでもよい。この場合、導体層の導電率が高くかつエッチングによるパターニングが容易となる。
第2の発明に係る配線回路基板の製造方法は、絶縁層の両面に少なくとも1つの接着剤層を介して導体層を有する導体張積層板を準備する工程と、第1の発明に係る貫通孔形成方法により導体張積層板を貫通する貫通孔を形成する工程と、貫通孔の内周面および導体層の表面に導電体層を形成する工程と、導体層を加工して導体パターンを形成する工程とを含むものである。
本発明に係る配線回路基板の製造方法においては、最初に、絶縁層の両面に少なくとも1つの接着剤層を介して導体層を有する導体張積層板が準備される。次に、第1の発明に係る貫通孔形成方法により上記導体張積層板を貫通する貫通孔が形成される。続いて、貫通孔の内周面および導体層の表面に導電体層が形成された後、導体層が加工されることにより導体パターンが形成される。
このように、本発明に係る配線回路基板の製造方法では、第1の発明に係る貫通孔形成方法が用いられているので、接着剤層が抉り取られることなく貫通孔を形成することが可能となる。それにより、良好に形成された上記貫通孔の内周面および導体層の表面に導電体層を断線させることなく形成することができる。したがって、電気的な接続信頼性の低下を防止することができる。
本発明によれば、接着剤層が抉り取られることなく貫通孔を形成することが可能となるとともに、電気的な接続信頼性の低下を防止することが可能となる。
以下、本発明に係る貫通孔形成方法、および配線回路基板の製造方法について図面を参照しながら説明する。
(1)第1の実施の形態
(1−1)導体張積層板の構成
図1は、導体張積層板としての積層体の例を示す断面図である。
図1に示すように、積層体10は、例えば銅箔からなる第1の導体層1、接着剤層2、絶縁層3、および例えば銅箔からなる第2の導体層4がこの順で積層されてなる。このように、絶縁層3に、銅箔からなる複数の第1および第2の導体層1,4を接着剤層2を用いて積層したもの銅張積層板と呼ぶ。
第1および第2の導体層1,4の他の例として、ニッケル(Ni)、金(Au)、鉛(Pb)、およびこれらの合金等が挙げられる。本実施の形態では、上記のように、第1および第2の導体層1,4として銅箔が用いられる。第1および第2の導体層1,4の厚さは、例えば3〜50μmであることが好ましい。
絶縁層3の例として、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、およびポリエチレンナフタレート樹脂等が挙げられる。良好な絶縁性の確保および低コスト化の実現等を考慮すると、ポリイミド樹脂を用いることが好ましい。絶縁層3の厚さは、例えば5〜50μmであることが好ましい。
接着剤層2の例として、アクリル系接着剤、エポキシ系接着剤およびゴム系接着剤等が挙げられる。接着剤層2の厚さは、例えば2〜50μmであることが好ましい。
(1−2)配線回路基板の製造方法
ここで、導体張積層板としての上記積層体10を用いた配線回路基板の製造方法について図面を参照しながら説明する。
図2は、図1の積層体10を用いた配線回路基板の製造工程を示す模式的断面図である。なお、図2においては、簡略化のため接着剤層2の図示を省略している。
図2(a)に示すように、最初に、図1の積層体10を用意する。次に、図2(b)に示すように、所定の位置に第1の導体層1、第2の導体層4および絶縁層3を貫通する第2の貫通孔31を形成する。
本実施の形態では、後述の第1の貫通孔30を形成した後、この第1の貫通孔30と略同心で径大な第2の貫通孔31を形成する2つの工程を有する形成方法を用いる。なお、第1の貫通孔30および第2の貫通孔31の形成方法の詳細については後述する。
次いで、絶縁層3ならびに第1および第2の導体層1,4に導電体層を形成する。本実施の形態では、上記導電体層として無電解銅めっき層8を用いる。具体的には、絶縁層3ならびに第1および第2の導体層1,4の表面にパラジウム触媒を塗布した後、銅めっき液に浸漬する。それにより、図2(c)に示すように、第2の貫通孔31の内壁ならびに第1および第2の導体層1,4の表面に無電解銅めっき層8が形成される。この無電解銅めっき層8を介して第1の導体層1と第2の導体層4とが電気的に接続される。なお、無電解銅めっき層8の厚さは、例えば0.3μmである。
その後、図2(d)に示すように、無電解銅めっき層8の全面に電解銅めっきを行うことにより電解銅めっき層9を形成する。電解銅めっき層9の厚さは、例えば5μm以上20μm以下である。
次に、図2(e)に示すように、第2の貫通孔31および第2の貫通孔31の周辺部(図示せず)の領域にエッチングレジスト(図示せず)を形成してエッチングを行うことにより、第2の貫通孔31および上記周辺部を除く領域の電解銅めっき層9を除去する。
さらに、図2(f)に示すように、上記領域の電解銅めっき層9を除去した後、当該領域の無電解銅めっき層8ならびに第1および第2の導体層1,4のエッチングを行うことにより、第1および第2の導体層1,4の厚みを薄くする。このエッチングは、例えば過硫酸ソーダを用いたソフトエッチングである。なお、エッチングにより除去される厚みは、エッチングの温度、時間またはエッチング液(過硫酸ソーダ)の濃度により制御することが可能である。
続いて、エッチングにより薄くした第1および第2の導体層1,4に対して酸による洗浄処理を行った後、第1および第2の導体層1,4の表面にフォトレジスト(図示せず)を形成し、露光処理および現像処理により第1および第2の導体層1,4を所望の形状にパターン加工する。
これにより、図2(g)に示すように、導体パターン1a,4aが形成される。この導体パターン1a,4aの幅は例えば75μmであり、スペースは例えば75μmである。
さらに、図2(h)に示すように、導体パターン1a,4a、無電解銅めっき層8および電解銅めっき層9を、接着剤付きのポリイミド樹脂からなるカバーレイ12により被覆する。カバーレイ12の厚さは例えば20μmである。この場合、導体パターン4aの接触(コンタクト)部11を露出させておく。
その後、無電解ニッケル/金めっきを行うことにより、露出された導体パターン4aの接触部11に無電解金めっき層13を形成する。なお、配線回路基板の他の製造方法として、アディティブ法(例えば、図2(c),(e),(g),(h)の順)を用いてもよい。
(1−3)貫通孔形成方法
続いて、上記積層体10に第2の貫通孔31を形成する貫通孔形成方法について図面を参照しながら説明する。
図3は、積層体10に第1の貫通孔30を形成する貫通孔形成方法を説明するための説明図である。
図3に示すように、積層体10に、例えばレーザ光、パンチ法、またはドリル等を用いて第1の貫通孔30を形成する。なお、上記第1の貫通孔30の形成後、連続して後述の第2の貫通孔31を形成する上で、レーザ光を用いることが好ましい。
ここで、本実施の形態では、上記の第1の貫通孔30を形成するために、トレパン加工法を用いることができる。
トレパン加工法とは、図3において、形成しようとする第1の貫通孔30の略中心領域からレーザ光の照射を開始し、形成しようとする第1の貫通孔30の孔径に対応する円周に沿ってレーザ光の照射を行い、最後に形成しようとする第1の貫通孔30の上記略中心領域に再び戻るような軌道でレーザ光の照射を行う加工法をいう。なお、図3には、レーザ光の1回の照射面積Aが、レーザ光の照射軌道に沿って図示されている。
第1の貫通孔30の孔径は、例えばレーザ光の直径の約2倍であることが好ましい。
なお、第1の貫通孔30は、レーザ光による1回の加工により所望の孔径となるように形成してもよいが、レーザ光による2回以上の加工により形成してもよい。
このように、レーザ光による例えば2回の加工により第1の貫通孔30を形成することによって、第1の貫通孔30の内壁における接着剤層2がレーザ光の熱エネルギーにより抉り取られることを低減することができる。
次に、本実施の形態では、第1の貫通孔30の形成に続き、後述の第2の貫通孔31を形成する。
図4は、積層体10に第2の貫通孔31を形成する貫通孔形成方法を説明するための説明図である。
図4に示すように、第1の貫通孔30と略同心で当該第1の貫通孔30の孔径よりも大きい第2の貫通孔31を、第1の貫通孔30の形成時と同様に、レーザ光を照射することにより形成する。
このように、第2の貫通孔31を形成する際に、レーザ光による熱エネルギーが第1の貫通孔30の内部における空気層に拡散されるので、第2の貫通孔31の内壁における接着剤層2に熱エネルギーが吸収されにくくなる。
(2)第2の実施の形態
図5は、積層体の他の例を示す断面図である。
図5に示すように、積層体20は、例えば銅箔からなる第1の導体層1、第2の接着剤層5、第1の絶縁層3、第1の接着剤層2、例えば銅箔からなる第3の導体層6、第2の絶縁層7、および例えば銅箔からなる第2の導体層4がこの順で積層されてなる。
第2の接着剤層5は第1の接着剤層2と同じ材料からなり、その厚さは例えば10μmである。
第3の導体層6の他の例としては、第1および第2の導体層1,4の他の例と同じである。第3の導体層6の厚さは、第1および第2の導体層1,4の厚さと同じである。
第2の絶縁層7は絶縁層(第1の絶縁層)3と同じ材料および同じ厚さからなる。
第2の実施の形態に係る積層体20においても、第1の実施の形態と同じ貫通孔形成方法および配線回路基板の製造方法が用いられる。
(3)第1および第2の実施の形態の効果
上記実施の形態においては、第1の貫通孔30を形成した後、当該第1の貫通孔30と同心で径大な第2の貫通孔31を形成する際に、レーザ光の熱エネルギーが第1の貫通孔30の内部における空気層に拡散される。それにより、第2の貫通孔31の内壁における各接着剤層に熱エネルギーが吸収されにくくなり、第2の貫通孔31の内壁における各接着剤層が抉り取られることが抑制される。したがって、第2の貫通孔31を良好に形成することが可能となる。
上記により、第2の貫通孔31の内壁に無電解銅めっき層8および電解銅めっき層9を断線させることなく形成することができる。したがって、電気的な接続信頼性の低下が防止される。
また、上記実施の形態では、レーザ光による2回の加工により第1の貫通孔30を形成することによって、第1の貫通孔30の内壁における接着剤層2が、レーザ光の熱エネルギーにより抉り取られる量を低減することができる。したがって、第2の貫通孔31の形成時には、上記量がさらに低減される。
(4)他の実施の形態
上記第1および第2の実施の形態における積層体10,20の各層の構成についてはこれらに限定されるものではない。例えば、図1において絶縁層3と第2の導体層4との間に接着剤層を設けてもよいし、図5において第3の導体層6と第2の絶縁層7との間に接着剤層を設けてもよい。
(5)請求項の各構成要素と実施の形態の各部との対応関係
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
上記実施の形態においては、積層体10,20が導体張積層板に相当し、無電解銅めっき層8が導電体層に相当する。
以下、本発明の実施例に係る貫通孔形成方法について図面を参照しながら説明する。
(a)実施例1
図6は、実施例1における貫通孔形成方法の順序を示す説明図である。
本実施例では、上記第1の実施の形態に係る積層体10(図1)を用意した。この積層体10における第1の導体層1の厚さは18μmとし、接着剤層2の厚さは25μmとし、絶縁層3の厚さは12.5μmとし、第2の導体層4の厚さは18μmとした。
図6(a)に示すように、最初に、第1の貫通孔30を形成する前に、トレパン加工法を用いてレーザ光を積層体10に照射することにより、孔径50μmの貫通孔30aを形成した。
次に、図6(b)に示すように、トレパン加工法を用いて上記貫通孔30aの内壁にレーザ光を照射することによって、孔径100μmの第1の貫通孔30を形成した。
次に、図6(c)に示すように、トレパン加工法を用いて上記第1の貫通孔30の内壁にレーザ光を照射することによって、半径方向の25μmの領域を除去した。それにより、積層体10に孔径150μmの第2の貫通孔31を形成した。
なお、第1の貫通孔30および第2の貫通孔31の形成の際におけるレーザ光による加工条件は以下の通りである。
光源としては、半導体レーザにより励起されるネオジム(Nd)を含むYAG(Yttrium Aluminium Garnet)レーザを用いた。レーザ光の波長は355nmとし、レーザ光の直径は25μmとし、出力は4.2Wとし、レーザ光の照射の移動速度は250mm/秒とした。
(b)実施例2
本実施例では、上記第2の実施の形態に係る積層体20(図5)を用意した。この積層体20における第1の導体層1の厚さは18μmとし、第2の接着剤層5の厚さは10μmとし、第1の絶縁層3の厚さは12.5μmとし、第1の接着剤層2の厚さは25μmとし、第3の導体層6の厚さは18μmとし、第2の絶縁層7の厚さは25μmとし、第2の導体層4の厚さは18μmとした。
次に、実施例1と同様にして、積層体20に孔径150μmの第2の貫通孔31を形成した。
(c)比較例1
本比較例では、上記第1の実施の形態に係る積層体10(図1)を用意した。そして、1回のトレパン加工法で積層体10に孔径150μmの貫通孔を形成した。
(d)比較例2
本比較例では、上記第2の実施の形態に係る積層体20(図5)を用意した。そして、1回のトレパン加工法で積層体20に孔径150μmの貫通孔を形成した。
(e)各実施例および各比較例の評価
実施例1および比較例1の積層体10の接着剤層2において、レーザ光による熱エネルギーにより抉り取られた深さを測定した。測定結果は、それぞれ13.7μmおよび14.6μmであった。なお、この深さは第2の貫通孔31の内壁における第1の導体層1を基準としたものである。
また、実施例2および比較例2の積層体20の第1および第2の接着剤層2,5において、レーザ光による熱エネルギーにより抉り取られた深さを測定した。測定結果は、それぞれ4.6μmおよび9.8μmであった。なお、当該測定結果としては、第1の接着剤層2および第2の接着剤層5における深さの平均値をそれぞれ算出した。
以上の結果から、第2の貫通孔31を2つの工程により形成することによって、第2の貫通孔31の内壁における各接着剤層が抉り取られることが抑制されていることがわかった。
本発明は、種々の電気機器および電子機器等に利用することができる。
導体張積層板としての積層体の例を示す断面図である。 図1の積層体を用いた配線回路基板の製造工程を示す模式的断面図である。 積層体に第1の貫通孔を形成する貫通孔形成方法を説明するための説明図である。 積層体に第2の貫通孔を形成する貫通孔形成方法を説明するための説明図である。 積層体の他の例を示す断面図である。 実施例1における貫通孔形成方法の順序を示す説明図である。
符号の説明
1 第1の導体層
1a 導体パターン
2 接着剤層(第1の接着剤層)
3 絶縁層(第1の絶縁層)
4 第2の導体層
4a 導体パターン
5 第2の接着剤層
6 第3の導体層
7 第2の絶縁層
8 無電解銅めっき層
9 電解銅めっき層
10,20 積層体(導体張積層板)
11 接触(コンタクト)部
12 カバーレイ
13 無電解金めっき層
30 第1の貫通孔
31 第2の貫通孔

Claims (6)

  1. 導体層と絶縁層とが接着剤層を介して積層されてなる導体張積層板に貫通孔を形成する貫通孔形成方法であって、
    前記導体張積層板に第1の径を有する第1の貫通孔を形成する工程と、
    前記第1の貫通孔の内周壁をレーザ光により除去することによって、前記第1の貫通孔と略同心で前記第1のより大きい第2の径を有する第2の貫通孔を形成する工程とを備え
    前記第1の貫通孔を形成する工程においては、前記第1の貫通孔の略中心領域から前記第1の径を有する円の一部を通って略中心領域に戻る軌跡を描くようにレーザ光を繰り返し移動させ、
    前記第2の貫通孔を形成する工程においては、前記第1の貫通孔の略中心領域から前記第2の径を有する円の一部を通って略中心領域に戻る軌跡を描くようにレーザ光を繰り返し移動させることを特徴とする貫通孔形成方法。
  2. 前記導体張積層板は、複数の前記導体層を含むことを特徴とする請求項1記載の貫通孔形成方法。
  3. 前記絶縁層はポリイミドを含むことを特徴とする請求項1または2記載の貫通孔形成方法。
  4. 前記接着剤層はアクリル系接着剤、エポキシ系接着剤およびゴム系接着剤のうち少なくとも1つを含むことを特徴とする請求項1〜のいずれかに記載の貫通孔形成方法。
  5. 前記導体層は銅箔を含むことを特徴とする請求項1〜のいずれかに記載の貫通孔形成方法。
  6. 絶縁層の両面に少なくとも1つの接着剤層を介して導体層を有する導体張積層板を準備する工程と、
    請求項1〜のいずれかに記載の貫通孔形成方法により前記導体張積層板を貫通する貫通孔を形成する工程と、
    前記貫通孔の内周面および前記導体層の表面に導電体層を形成する工程と、
    前記導体層を加工して導体パターンを形成する工程とを含むことを特徴とする配線回路基板の製造方法。
JP2006183994A 2006-07-04 2006-07-04 貫通孔形成方法および配線回路基板の製造方法 Expired - Fee Related JP5177968B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006183994A JP5177968B2 (ja) 2006-07-04 2006-07-04 貫通孔形成方法および配線回路基板の製造方法
US11/766,129 US7665208B2 (en) 2006-07-04 2007-06-21 Through hole forming method
TW096122609A TWI481329B (zh) 2006-07-04 2007-06-22 貫通孔形成方法及配線電路基板的製造方法
KR1020070066780A KR101336485B1 (ko) 2006-07-04 2007-07-03 관통 구멍 형성 방법 및 배선 회로 기판의 제조 방법
CN2007101269922A CN101102648B (zh) 2006-07-04 2007-07-04 贯通孔形成方法和配线电路基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006183994A JP5177968B2 (ja) 2006-07-04 2006-07-04 貫通孔形成方法および配線回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008016520A JP2008016520A (ja) 2008-01-24
JP5177968B2 true JP5177968B2 (ja) 2013-04-10

Family

ID=38917886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006183994A Expired - Fee Related JP5177968B2 (ja) 2006-07-04 2006-07-04 貫通孔形成方法および配線回路基板の製造方法

Country Status (5)

Country Link
US (1) US7665208B2 (ja)
JP (1) JP5177968B2 (ja)
KR (1) KR101336485B1 (ja)
CN (1) CN101102648B (ja)
TW (1) TWI481329B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427670A (zh) * 2011-11-08 2012-04-25 汕头超声印制板(二厂)有限公司 一种印刷电路板的减薄铜层方法
US10098242B2 (en) 2012-03-29 2018-10-09 Taiwan Green Point Enterprises Co., Ltd. Double-sided circuit board and method for preparing the same
PT2890655T (pt) * 2012-08-28 2019-07-17 Saint Gobain Painel de vidro revestido com zonas parcialmente decapadas
US9452070B2 (en) 2012-10-31 2016-09-27 Covidien Lp Methods and systems for increasing a density of a region of a vascular device
JP6322066B2 (ja) * 2014-06-26 2018-05-09 日本特殊陶業株式会社 配線基板の製造方法
CN109822237A (zh) * 2018-12-26 2019-05-31 惠州市金百泽电路科技有限公司 一种用于陶瓷电路板的高真圆度通孔激光加工方法
KR102128007B1 (ko) * 2020-03-10 2020-06-29 디에스하이테크 주식회사 Pet 레이저 드릴 가공 방법
CN114643428A (zh) * 2020-12-17 2022-06-21 钛昇科技股份有限公司 基板的贯通孔形成方法
CN112867232A (zh) * 2020-12-31 2021-05-28 鹤山市世安电子科技有限公司 一种高密度集成线路板复合标靶及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04315551A (ja) * 1991-04-10 1992-11-06 Minolta Camera Co Ltd Ncデータ作成装置
JPH07115272A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd 薄膜多層配線実装基板の製造方法及び製造装置
US5841099A (en) * 1994-07-18 1998-11-24 Electro Scientific Industries, Inc. Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets
JPH09296156A (ja) * 1996-05-01 1997-11-18 Ajinomoto Co Inc 金属薄層付き多層プリント配線板用層間接着フィルム、及びこれを用いた多層プリント配線板とその製造法
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
US5837964A (en) * 1998-01-16 1998-11-17 Chromalloy Gas Turbine Corporation Laser drilling holes in components by combined percussion and trepan drilling
JP2003229325A (ja) * 2001-11-28 2003-08-15 Kyocera Corp 電子部品の製造方法
JP2003204137A (ja) * 2002-01-09 2003-07-18 Hitachi Via Mechanics Ltd レーザー穴あけ加工方法
JP2005072324A (ja) 2003-08-26 2005-03-17 Mitsubishi Gas Chem Co Inc Uvレーザーによる貫通孔の形成方法
US7057133B2 (en) * 2004-04-14 2006-06-06 Electro Scientific Industries, Inc. Methods of drilling through-holes in homogenous and non-homogenous substrates
TWI313206B (en) * 2004-04-19 2009-08-11 Electro Scient Ind Inc A differential diameter hole drilling method
JP2006026665A (ja) * 2004-07-13 2006-02-02 Sumitomo Heavy Ind Ltd レーザ穴あけ加工方法

Also Published As

Publication number Publication date
US7665208B2 (en) 2010-02-23
TW200814888A (en) 2008-03-16
KR20080004378A (ko) 2008-01-09
JP2008016520A (ja) 2008-01-24
KR101336485B1 (ko) 2013-12-03
CN101102648B (zh) 2011-03-16
TWI481329B (zh) 2015-04-11
CN101102648A (zh) 2008-01-09
US20080005898A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
JP5177968B2 (ja) 貫通孔形成方法および配線回路基板の製造方法
JP5198105B2 (ja) 多層フレキシブルプリント配線板の製造方法
JP2009295949A (ja) 電子部品内装型プリント基板及びその製造方法
JP2008235801A (ja) 多層プリント配線板およびその製造方法
TW200412205A (en) Double-sided printed circuit board without via holes and method of fabricating the same
JP2009283671A (ja) プリント配線板の製造方法
JP2009026912A (ja) 多層プリント配線板の製造方法
JP5485299B2 (ja) 多層プリント配線板の製造方法
JP2010278067A (ja) 多層フレキシブルプリント配線板の製造方法および多層回路基材
TWI391063B (zh) Multilayer circuit board and manufacturing method thereof
JP2004031710A (ja) 配線基板の製造方法
JPH07193370A (ja) フレックスリジッドプリント基板及びその製造方法
JP4456834B2 (ja) レーザ加工方法およびこれに用いるキャリア付金属箔
JP2013008945A (ja) コアレス基板の製造方法
JP2011243767A (ja) 多層配線板とその製造方法
JP2009283502A (ja) フレキシブルプリント配線板
JP2009177071A (ja) ポリイミドフィルム回路基板およびその製造方法
JP2008078487A (ja) Vop用銅張積層板の製造方法
JP2004022713A (ja) 多層配線基板
JP2002141637A (ja) プリント配線板及びその製造方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法
JP2005116868A (ja) 多層配線回路基板の製造方法
JP2006086358A (ja) 両面プリント配線板の製造方法
JP2010182927A (ja) プリント配線板の製造方法及びその方法で製造されたプリント配線板
JP2010141216A (ja) フレキシブルプリント配線基板用積層体及びフレキシブルプリント配線基板並びにこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

LAPS Cancellation because of no payment of annual fees