JP5176731B2 - アクセス装置 - Google Patents

アクセス装置 Download PDF

Info

Publication number
JP5176731B2
JP5176731B2 JP2008182788A JP2008182788A JP5176731B2 JP 5176731 B2 JP5176731 B2 JP 5176731B2 JP 2008182788 A JP2008182788 A JP 2008182788A JP 2008182788 A JP2008182788 A JP 2008182788A JP 5176731 B2 JP5176731 B2 JP 5176731B2
Authority
JP
Japan
Prior art keywords
program
backup
area
storage
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008182788A
Other languages
English (en)
Other versions
JP2010020695A (ja
Inventor
一雄 坪内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008182788A priority Critical patent/JP5176731B2/ja
Publication of JP2010020695A publication Critical patent/JP2010020695A/ja
Application granted granted Critical
Publication of JP5176731B2 publication Critical patent/JP5176731B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、メモリ管理ユニットを使用するOSにより管理される主記憶装置を有するアクセス装置に関する。
従来、組み込みシステムにおけるプログラムやデータ等のアドレス配置は、プログラムの設計時に決定されていた。これらのプログラムやデータ等をフラッシュメモリ等に連続的に配置しておき、例えば、プログラムをDRAMへロードする際には、フラッシュメモリ等に記憶されているプログラムを、DMA等を用いて一括してDRAMへ書き込んでいた。このため、フラッシュメモリ等に記憶されているプログラム等を、DRAM等へ高速にロードすることができた。
一方、MMU(メモリ管理ユニット)を使用するOS(オペレーティングシステム)では、補助記憶装置に記憶されているプログラムを主記憶装置にロードする際、OSのカーネルがこのプログラムをロードするアドレスを決定し、このアドレスを特定可能な情報を記憶しておく。このように、OSがプログラムを主記憶装置にロードする際には、従来の組み込みシステムにおいてプログラムをDRAM等にロードする場合と比べて、時間がかかってしまう。また、上記OSのカーネルは、プログラムと共にこのプログラムに用いられるデータをロードする際、このデータを、プログラムと共に主記憶装置における同一の領域内に配置していた。また、補助記憶装置においても、プログラムとこのプログラムのバックアップデータとは同一の領域に共に配置されていた。このため、上記OSのカーネルは、複数のプログラムに用いられるデータのバックアップを行う際には、バックアップデータを補助記憶装置の複数の領域に分散して記憶していた。
また、通常、車載装置には複数のアプリケーションが搭載されている。このため、例えば、車載装置にMMUを使用するOSが搭載されている場合、OSのカーネルは、運転開始時に複数のプログラムを主記憶装置にロードしなければならない。さらに、車載装置は、例えば、補助記憶装置等を用いて運転終了時にプログラムの実行に必要なデータのバックアップを行い、運転開始時にこれらのバックアップデータを主記憶装置にロードして処理を行う場合がある。通常、車載装置は、車両の運転開始後、速やかに処理を開始することが要求されているが、運転開始時に多くのプログラムやバックアップデータのロードを行う場合には、車載装置は、速やかに処理を開始することができなくなってしまうおそれがある。また、車載装置は、車両の運転終了後、電力の消費を抑えるため、速やかに終了することが求められている。しかしながら、複数のプログラムについてデータのバックアップを行う際には、車載装置は、バックアップデータを補助記憶装置の複数の領域に記憶しなければならず、複数回にわたって補助記憶装置への書込み処理を実行しなければならない。したがって、バックアップ処理に時間がかかってしまい、車載装置は、運転終了後、速やかに終了することができなくなってしまうおそれがある。
特許文献1には、システムプログラムのダウンロード時間を短縮する方法が記載されている。この方法によれば、システムプログラムの更新部分のみをダウンロードすることができるため、ダウンロード時間を短縮することができる。しかしながら、この方法は、システムプログラムの更新が行われた場合に、システムプログラムのダウンロード時間を短縮するための方法である。このため、主記憶装置にプログラムやバックアップデータをロードする場合や、補助記憶装置にバックアップを行う場合にこの方法を適用したとしても、ロード時間やバックアップ時間を短縮することはできない。
特開2002−297388号公報
本願発明は上記課題に鑑みてなされたものであり、MMUを使用するOSにより管理される主記憶装置にプログラム及びバックアップデータをロードする時間を短縮すると共に、補助記憶装置にバックアップを行う時間を短縮することが可能なアクセス装置を提供することを目的とする。
上記課題を解決するためになされた請求項1に記載のアクセス装置は、揮発性の記憶手段であって、メモリ管理ユニットを使用するOSにより管理されている記憶手段である第一の記憶手段と、不揮発性の記憶手段である第二の記憶手段と、第一の記憶手段及び第二の記憶手段にアクセスする制御手段とを備える。そして、第二の記憶手段は、複数のプログラムが配置されている連続した記憶領域であるプログラム記憶領域と、プログラム記憶領域に配置されているプログラムを機能させるべくプログラム毎に設けられている各データのバックアップが配置されるための連続した記憶領域であるバックアップ記憶領域とを有する。また、制御手段は、プログラム記憶領域に配置されているプログラムを機能させるべくプログラム毎に設けられている各データであって、第一の記憶手段における連続した記憶領域に配置されているデータを、所定のタイミングにて、第二の記憶手段におけるバックアップ記憶領域にバックアップデータとして一括して記憶させるバックアップ手段を有する。また、制御手段は、プログラムのロード指令を受けた際、第二の記憶手段におけるプログラム記憶領域に配置されているプログラムを、一括して第一の記憶手段における連続した記憶領域にロードすると共に、バックアップデータのロード指令を受けた際、第二の記憶手段のバックアップ記憶領域に配置されているバックアップデータを、一括して第一の記憶手段における連続した記憶領域にロードするロード手段を有する。
また、第二の記憶手段は、プログラム記憶領域と、バックアップ記憶領域とを隣接した記憶領域として有しており、ロード手段は、プログラムのロード指令とバックアップデータのロード指令とを同時に受け、第二の記憶手段のプログラム記憶領域に配置されているプログラムと、バックアップ記憶領域に配置されているバックアップデータとを、一括して第一の記憶手段にロードする。
尚、第一の記憶手段とは、主記憶装置であっても良い。また、第二の記憶手段とは、補助記憶装置であっても良い。
また、プログラムまたはデータを一括してロードするとは、例えば、DMAC等を用いて、所定の記憶手段の所定の記憶領域に記憶されている全てのデータ等を、他の記憶手段の所定の記憶領域に高速に書き込むことを意味する。
MMUを使用するOSにより管理されている主記憶装置にプログラムをロードする際、プログラムをロードする物理アドレスを特定可能な情報であるロードアドレス情報を予め生成しておき、このロードアドレス情報により特定される物理アドレスにプログラムをロードするという方法が知られている。こうすることにより、プログラムをロードする度にロードアドレス情報を生成する場合と比べ、ロード時間を短縮することができる。例えば、このような方法を用いて複数のプログラムのロードを行う場合において、請求項1に記載のアクセス装置のように、第二の記憶手段に複数のプログラムが配置されているプログラム記憶領域を設け、この記憶領域に配置されているプログラムを一括して第一の記憶手段にロードすることにより、プログラム単位で第一の記憶手段へロードを行う場合に比べ、ロード時間を短縮することができる。
さらに、請求項1に記載のアクセス装置は、第一の記憶手段に配置される各プログラムに対応するデータを、第一の記憶手段における連続した領域に配置している。したがって、例えば、各プログラムに対応するデータが複数の領域に配置されている場合に比べ、これらのデータのバックアップ処理を簡素化することができ、バックアップ処理に必要な時間を短縮することが可能となる。また、このアクセス装置では、第二の記憶手段にバックアップデータが配置されているバックアップ記憶領域を設け、この記憶領域に配置されているバックアップデータを一括して第一の記憶手段にロードしている。したがって、例えば、複数の領域に配置されているバックアップデータを第一の記憶手段にロードする場合に比べ、ロード時間を短縮することができる。
このように、請求項1に記載のアクセス装置は、MMUを利用するOSにより管理される主記憶装置にプログラム及びバックアップデータをロードする時間を短縮すると共に、補助記憶装置にバックアップを行う時間を短縮することができる。
また、第二の記憶手段に記憶されているプログラムとバックアップデータとを第一の記憶手段にロードするために必要な時間を、より短縮することができる。
また、アクセス装置は、次のようにして、第一の記憶手段にロードされたプログラムの物理アドレスを特定しても良い。
すなわち、請求項2に記載されているように、ロード手段は、第二の記憶手段におけるプログラム記憶領域に配置されている複数のプログラムを、第一の記憶手段における所定の連続した記憶領域にロードしても良い。そして、アクセス装置は、第一の記憶手段における所定の連続した記憶領域にロードされた複数のプログラムについて、各プログラムが配置されている記憶領域の先頭の物理アドレスを特定可能な情報であるロードアドレス情報であって、OSが参照するためのロードアドレス情報を記憶するロードアドレス情報記憶手段をさらに備えても良い。
こうすることにより、アクセス装置は、第一の記憶手段にプログラムをロードする際にプログラムのロード先の物理アドレスを特定する場合に比べ、ロードを行う時間を短縮することができる。
た、アクセス装置は、次のタイミングでロードを開始しても良い。
すなわち、請求項に記載されているように、アクセス装置は、車両に搭載されており、ロード手段は、自車両の運転開始時にプログラムのロード指令と、バックアップデータのロード指令とを受けても良い。
こうすることにより、アクセス装置は、運転開始後、速やかに第二の記憶手段に記憶されているプログラムとバックアップデータとを第一の記憶手段にロードすることができる。したがって、アクセス装置は、運転開始後、速やかに処理を開始することが可能となる。
また、アクセス装置は、次のタイミングでバックアップを行っても良い。
すなわち、請求項に記載されているように、アクセス装置は、車両に搭載されており、バックアップ手段は、自車両の運転が終了したタイミングにて、第一の記憶手段における連続した記憶領域に配置されているデータを、第二の記憶手段におけるバックアップ記憶領域にバックアップデータとして一括して記憶させても良い。
こうすることにより、アクセス装置は、運転終了後、速やかに第一の記憶手段に記憶されているデータのバックアップを行うことができる。したがって、アクセス装置は、運転開始後、速やかに終了することが可能となる。
以下、本発明の実施形態について図面を用いて説明する。尚、本発明の実施の形態は、下記の実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうる。
[構成の説明]
図1は、本実施形態のナビゲーション装置1の構成を示すブロック図である。ナビゲーション装置1は、操作部10、表示部20、音声出力部30、HDD40、地図データ入力器50、制御部60、位置検出器70、及び、車内LAN通信部80から構成されている。また、ナビゲーション装置1は、電力を消費しない状態、または、消費電力を低減させた状態である終了モードと、経路案内等の処理を行うことが可能な状態である通常モードとを有している。ナビゲーション装置1は、自車両の運転開始時には、終了モードから通常モードに遷移し、自車両の運転終了時には、通常モードから終了モードに遷移する。
操作部10は、ユーザからの各種指示を受け付ける部位であり、具体的にはメカニカルなキースイッチや、タッチスイッチ等から構成される。
表示部20は、各種表示を行う部位であり、具体的にはLCDや有機EL等から構成される。
音声出力部30は、制御部60から入力された信号に基づき音声を出力する部位である。
HDD40は、ATAPIバスを介して制御部60と接続されている。HDD40は、各種データを記憶することができる。
地図データ入力器50は、経路案内等を行う際に使用する地図データや、所定の施設を検索する際に用いる施設検索情報等の各種データを入力するための装置である。これらのデータの記憶媒体としては、そのデータ量が膨大であるため、DVD−ROM等を用いるのが一般的である。
制御部60は、CPU、ROM、RAM、I/O及びこれらを接続するバスライン等からなる周知のマイクロコンピュータを中心に構成される。制御部60は、制御部60が有するメインメモリにロードされたOSを実行し、このOS上で種々の処理を実行する。制御部60の詳細な構成については後述する。
位置検出器70は、GPS(Global Positioning System)用の人工衛星からの電波を、図示しないGPSアンテナを介して受信して車両の位置、方位、速度等を検出するGPS受信器71と、車両に加えられる回転運動の大きさを検出するジャイロスコープ72と、車両の前後方向の加速度等から走行した距離を検出する距離センサ73とを備えている。そして、これらは、各々が性質の異なる誤差を有しているため、互いに補完しながら使用するように構成されている。
車内LAN通信部80は、図示しない車内LANを介して種々の情報の送受信を行う部位である。
また、図2は、ナビゲーション装置1の制御部60の構成を示すブロック図である。制御部60は、CPU61と、ATAPI I/F62と、DMAC63と、メインメモリ64と、フラッシュメモリ65とを有しており、これらの構成要素は、内部バスを介して接続されている。
CPU61は、メインメモリ64にロードされたプログラムに従い内部バスに接続されている各構成要素を制御し、種々の制御を行う部位である。CPU61は、MMUを内蔵している。
ATAPI I/F62は、ATAPIバスを介して接続されているHDD40との通信の制御を行う部位である。
DMAC63は、内部バスを介して、フラッシュメモリ65の所定のアドレスに記憶されているデータを、メインメモリ64の所定のアドレスに書き込む部位である。
メインメモリ64は、DRAMと、DRAMを制御するメモリコントローラ等から構成されている部位である。メインメモリ64には、OSと、このOS上から起動されるアプリケーションプログラムがロードされる。このOSは、CPU61に内蔵されているMMUを使用して仮想記憶管理等を行う。
フラッシュメモリ65は、記憶内容を書き換え可能な周知のフラッシュメモリである。
[動作の説明]
次に、ナビゲーション装置1の動作について説明する。
(1)メインメモリ、及びフラッシュメモリのメモリイメージについて
図3の(a)は、ナビゲーション装置1の制御部60が備えるメインメモリ64のメモリイメージである。メインメモリ64は、heap領域64aと、cache領域64bと、text領域64cと、backup領域64dという領域を有している。
heap領域64aとは、OSが、アプリケーションプログラムを実行する際に必要となる記憶領域を動的に確保するための領域である。ヒープ領域は、2種類のラベルを持つ双方向リストによって構成されている。初期状態では、リストはひとつの「未使用」ノードが全体を占めていて、メモリ確保関数(C言語のmalloc、C++のnew等)によって、「未使用」ノードから必要な分を切り取って「使用中」ノードと「未使用」ノードに分ける。確保したメモリが不要になった場合には、メモリ解放関数(C言語のfree、C++のdelete等)によってノードのラベルを「未使用」に書き換える。解放のつど、あるいはカウンタによって一定水準に達した時、連続した個々の「未使用」ノードが結合され、大きな「未使用」ノードに還元される。「未使用」ノードが不足した場合には、オペレーティングシステムに領域拡大を要求し、ヒープ領域が拡大される。尚、「未使用ノード」と「使用中」ノードが混在し、ヒープ領域がバラバラに分断された状態をフラグメンテーション状態と呼ぶ。
cache領域64bとは、HDD40から読み出されたデータや、地図データ入力器50を介して読み出されたデータのうち、CPU61によりアクセスされる頻度が高いデータが格納される領域である。本実施形態では、メインメモリ64にcache領域64bを設け、上述したデータを記憶させることにより、CPU61からHDD40へのアクセス速度や、地図データ入力器50を介して読み出されるデータへのアクセス速度を向上させている。尚、通常、CPU等の処理装置が情報を取得する際に、メインメモリやバス等の遅延を隠蔽し、処理装置とメインメモリ等との性能差を埋めるために、処理装置とメインメモリとの間に設けられている高速小容量メモリのことをキャッシュメモリ、またはキャッシュと呼ぶ。本実施形態では、HDD40等へのアクセス速度を向上させるためにメインメモリ64に設けられている領域を、cache領域64bと呼んでいる。
text領域64cとは、CPU61により実行されるプログラムが配置される領域である。CPU61がこの領域に配置されているプログラムに従い処理を行うことにより、ナビゲーション装置1の制御が行われる。この領域には、OSや、OS上から起動される複数のアプリケーションプログラム等が配置される。
backup領域64dとは、text領域64cに配置されている各プログラムが機能する際に用いられるデータのうち、バックアップが必要なデータが配置される領域である。
尚、メインメモリ64は、上述した領域以外にも、メインメモリ64にロードされたプログラムの物理アドレスを特定するための情報であるロードアドレス情報を記憶するための領域であるデータ領域を有している(図示なし)。尚、このデータ領域は、text領域64cに配置されているOSのカーネルにより管理される領域である。
また、図3の(b)は、ナビゲーション装置1の制御部60が備えるフラッシュメモリ65のメモリイメージである。フラッシュメモリ65は、text領域65aと、backup領域65bという二つの隣接した領域を有している。
text領域65aとは、ナビゲーション装置1が終了モードから通常モードに遷移した際の、メインメモリ64におけるtext領域64cのメモリイメージが記憶されている領域である。
backup領域65bとは、メインメモリ64におけるbackup領域64dに配置されたデータのバックアップを行うための領域である。
尚、フラッシュメモリ65は、上述した領域以外にも、ロードアドレス情報を記憶するための領域であるデータ領域を有している(図示なし)。
(2)メモリイメージ生成処理について
次に、ナビゲーション装置1のHDD40に記憶されているプログラムを制御部60が有するメインメモリ64のtext領域64cに配置することにより、text領域64cのメモリイメージを生成すると共に、text領域64cにロードされたプログラムの物理アドレスを特定するための情報であるロードアドレス情報を生成する処理であるメモリイメージ生成処理について説明する。本処理は、ナビゲーション装置1の電源投入時にフラッシュメモリ65にプログラムが存在しない場合(つまり、初回起動時)に実行される処理である。
S105では、ナビゲーション装置1の制御部60は、HDD40に記憶されているデータを解析してメインメモリ64にロードすべきプログラムを特定し、S110に処理を移行する。
S110では、制御部60は、S105にて特定したプログラムを、全てメインメモリ64にロードしたか否かを判定する。特定したプログラムが全てメインメモリ64にロードされた場合(S110:Yes)、制御部60は、S135に処理を移行する。特定したプログラムが全てメインメモリ64にロードされていない場合(S110:No)、制御部60は、S115に処理を移行する。
S115では、制御部60は、S105にて特定したプログラムの中からメインメモリ64にロードするプログラムを選択し、選択したプログラムをロードする物理アドレスを特定する。具体的には、制御部60は、メインメモリ64のtext領域64cにおいてプログラムがロードされていない領域である未使用領域の先頭の物理アドレスを、プログラムをロードする物理アドレスとして特定する。そして、制御部60は、S120に処理を移行する。
S120では、制御部60は、S115にて選択したプログラムのサイズを特定し、このプログラムのサイズと、text領域64cにおける未使用領域のサイズとを比較する。このプログラムのサイズが未使用領域のサイズ以下である場合(S120:Yes)、制御部60は、プログラムのロードが可能であるとみなし、S125に処理を移行する。このプログラムのサイズが未使用領域のサイズよりも大きい場合(S120:No)、制御部60は、プログラムのロードが不可能であるとみなし、本処理を終了する。
S125では、制御部60は、S115にて選択したプログラムを、ATAPI I/F62を介してHDD40から読み出し、text領域64cにおける未使用領域の先頭の物理アドレスから始まる記憶領域に記憶する。そして、制御部60は、S130に処理を移行する。
S130では、制御部60は、S125にてメインメモリ64に記憶したプログラムの物理アドレスを特定し、このプログラムと特定した物理アドレスとを関連付けて、ロードアドレス情報としてメインメモリ64におけるデータ領域に記憶させる。そして、制御部60は、S110に処理を移行する。
ロードすべきプログラムが全てメインメモリ64にロードされた場合に移行するS135では、制御部60は、メインメモリ64におけるtext領域64cのメモリイメージを、フラッシュメモリ65におけるtext領域65aに記憶する。また、制御部60は、メインメモリ64におけるデータ領域に記憶されているロードアドレス情報を、フラッシュメモリ65におけるデータ領域に記憶させる。そして、制御部60は、本処理を終了する。
(3)バックアップ処理について
次に、ナビゲーション装置1の制御部60が有するメインメモリ64におけるbackup領域64dに記憶されているデータを、フラッシュメモリ65におけるbackup領域65bにバックアップする処理であるバックアップ処理について説明する。図5の(a)は、バックアップ処理について説明するためのフローチャートである。本処理は、自車両の運転終了時に、ナビゲーション装置1が終了モードに遷移する際に実行される処理である。
S205では、ナビゲーション装置1の制御部60は、メインメモリ64におけるbackup領域64dに記憶されている全てのデータを、フラッシュメモリ65におけるbackup領域65bに書き込む。そして、全てのデータの書き込みが終了すると、制御部60は、処理を終了する。
(4)ロード処理について
次に、ナビゲーション装置1の制御部60が有するフラッシュメモリ65におけるtext領域65aに記憶されているプログラムと、backup領域65bに記憶されているバックアップデータとを、メインメモリ64におけるtext領域64c及びbackup領域64dに一括してロードする処理であるロード処理について説明する。図5の(b)は、ロード処理について説明するためのフローチャートである。本処理は、自車両の運転が開始され、ナビゲーション装置1が終了モードから通常モードに復帰する際に実行される処理である。
S305では、ナビゲーション装置1の制御部60は、フラッシュメモリ65のデータ領域に記憶されているロードアドレス情報を読み出してメインメモリ64のデータ領域に記憶し、S310に処理を移行する。
S310では、制御部60は、フラッシュメモリ65におけるtext領域65aに記憶されているプログラムと、backup領域65bに記憶されているバックアップデータとを、メインメモリ64におけるtext領域64c及びbackup領域64dに一括してロードする。このとき、制御部60は、DMAC63を用いて、フラッシュメモリ65におけるtext領域65aの先頭アドレスから、backup領域65bの最終アドレスに記憶されているデータを、メインメモリ64におけるtext領域64c及びbackup領域64dに一括して転送する。そして、制御部60は、本処理を終了する。
以後、制御部60のCPU61は、メインメモリ64のtext領域64cにロードされたOSを実行する。そして、OSにより制御されるCPU61は、メインメモリ64のデータ領域に記憶されているロードアドレス情報を参照してtext領域64cにロードされたアプリケーションプログラムの物理アドレスを特定し、アプリケーションプログラムを実行する。
[効果]
本実施形態のナビゲーション装置1は、自車両の運転終了時に、メインメモリ64における一領域であるbackup領域64dに記憶されているデータを、フラッシュメモリ65におけるbackup領域65bに一括して書き込むことにより、backup領域64dに記憶されているデータのバックアップを行う(S205)。したがって、ナビゲーション装置1は、バックアップすべきデータがメインメモリ64の複数の領域に配置されている場合に比べ、データのバックアップを行うための時間を短縮することができ、自車両の運転終了後、速やかに終了モードに遷移することができる。
また、ナビゲーション装置1によれば、自車両の運転開始時に終了モードから通常モードに遷移する際に、フラッシュメモリ65に連続的に配置されているtext領域65aとbackup領域65bのメモリイメージが、DMAC63によりメインメモリ64におけるtext領域64cとbackup領域64dとに一括してロードされる(S310)。したがって、ナビゲーション装置1は、プログラムやバックアップデータがフラッシュメモリ65の複数の領域に配置されている場合に比べ、プログラム及びバックアップデータをロードする時間を短縮することができ、自車両の運転開始後、速やかに処理を開始することが可能となる。
また、ナビゲーション装置1は、メインメモリ64におけるtext領域64cのメモリイメージを生成する際、text領域64cに配置されたプログラムの物理アドレスを特定可能な情報であるロードアドレス情報を生成し(S130)、フラッシュメモリ65のデータ領域に記憶する(S135)。そして、制御部60は、メインメモリ64にプログラムをロードする際に、フラッシュメモリ65のデータ領域に記憶されているロードアドレス情報を読み出してメインメモリ64のデータ領域に記憶する(S205)。そして、OSの実行を開始した制御部60のCPU61は、メインメモリ64のデータ領域に記憶されているロードアドレス情報を参照してtext領域64cにロードされたアプリケーションプログラムの物理アドレスを特定し、アプリケーションプログラムを実行する。したがって、制御部60は、メインメモリ64にプログラムをロードする度にロードアドレス情報を生成する場合と比べ、メインメモリ64にプログラムをロードする時間を短縮することができる。
[他の実施形態]
(1)ナビゲーション装置1は、制御部60が有するフラッシュメモリ65を用いて、メインメモリ64のtext領域64cのメモリイメージの保存と、backup領域64dのバックアップとを行っている。しかし、ナビゲーション装置1は、例えば、HDD40を用いて、メインメモリ64のtext領域64cのメモリイメージの保存と、backup領域64dのバックアップとを行っても良い。このような構成を有する場合であっても、同様の効果を得ることができる。
(2)ナビゲーション装置1の制御部60が有するメインメモリ64には、プログラムが配置される領域であるtext領域64cと、バックアップが必要なデータが配置される領域であるbackup領域64dとは、互いに隣接した領域として設けられている。しかし、これらの領域は、離れた領域として設けられていても良い。また、フラッシュメモリ65には、プログラムが配置される領域であるtext領域65aと、バックアップを行うための領域であるbackup領域65bとは、互いに隣接した領域として設けられている。しかし、これらの領域もまた、離れた領域として設けられていても良い。このような構成を有する場合であっても、フラッシュメモリ65におけるtext領域65aと、backup領域65bとに配置されているデータを、領域毎に一括してメインメモリ64にロードすることができる。したがって、プログラム単位でロードを行う場合に比べ、ロード時間を短縮することができる。
[特許請求の範囲との対応]
上記実施形態の説明で用いた用語と、特許請求の範囲の記載に用いた用語との対応を示す。
ナビゲーション装置1がアクセス装置に相当する。
また、メインメモリ64のデータ領域がロードアドレス情報記憶手段に相当する。
また、メインメモリ64が第一の記憶手段に、フラッシュメモリ65が第二の記憶手段に、CPU61及びDMAC63が制御手段にそれぞれ相当する。
また、CPU61がバックアップ手段に、DMAC63がロード手段にそれぞれ相当する。
また、メインメモリ64におけるtext領域64cが所定の連続した記憶領域に相当し、フラッシュメモリ65におけるtext領域65aがプログラム記憶領域に、backup領域65bがバックアップ記憶領域にそれぞれ相当する。
ナビゲーション装置1の構成を示すブロック図である。 ナビゲーション装置1が備える制御部60の構成を示すブロック図である。 メインメモリ64及びフラッシュメモリ65のメモリイメージを示すブロック図である。 メモリイメージ生成処理について説明するためのフローチャートである。 バックアップ処理及びロード処理について説明するためのフローチャートである。
符号の説明
1…ナビゲーション装置、10…操作部、20…表示部、30…音声出力部、40…HDD、50…地図データ入力器、60…制御部、61…CPU、62…ATAPI I/F、63…DMAC、64…メインメモリ、64a…heap領域、64b…cache領域、64c…text領域、64d…backup領域、65…フラッシュメモリ、65a…text領域、65b…backup領域、70…位置検出器、71…GPS受信器、72…ジャイロスコープ、73…距離センサ、80…車内LAN通信部。

Claims (4)

  1. 揮発性の記憶手段であって、メモリ管理ユニットを使用するOSにより管理されている記憶手段である第一の記憶手段と、
    不揮発性の記憶手段である第二の記憶手段と、
    前記第一の記憶手段及び前記第二の記憶手段にアクセスする制御手段と、
    を備えるアクセス装置であって、
    前記第二の記憶手段は、
    複数のプログラムが配置されている連続した記憶領域であるプログラム記憶領域と、
    前記プログラム記憶領域に配置されている前記プログラムを機能させるべく前記プログラム毎に設けられている各データのバックアップが配置されるための連続した記憶領域であるバックアップ記憶領域と、
    を有し、
    前記制御手段は、
    前記プログラム記憶領域に配置されている前記プログラムを機能させるべく前記プログラム毎に設けられている各データであって、前記第一の記憶手段における連続した記憶領域に配置されているデータを、所定のタイミングにて、前記第二の記憶手段における前記バックアップ記憶領域にバックアップデータとして一括して記憶させるバックアップ手段と、
    前記プログラムのロード指令を受けた際、前記第二の記憶手段における前記プログラム記憶領域に配置されている前記プログラムを、一括して前記第一の記憶手段における連続した記憶領域にロードすると共に、前記バックアップデータのロード指令を受けた際、前記第二の記憶手段の前記バックアップ記憶領域に配置されている前記バックアップデータを、一括して前記第一の記憶手段における連続した記憶領域にロードするロード手段と、
    を有し、
    前記第二の記憶手段は、前記プログラム記憶領域と、前記バックアップ記憶領域とを隣接した記憶領域として有しており、
    前記ロード手段は、前記プログラムのロード指令と前記バックアップデータのロード指令とを同時に受け、前記第二の記憶手段の前記プログラム記憶領域に配置されている前記プログラムと、前記バックアップ記憶領域に配置されている前記バックアップデータとを、一括して前記第一の記憶手段にロードすること、
    を特徴とするアクセス装置。
  2. 請求項1に記載のアクセス装置において、
    前記ロード手段は、前記第二の記憶手段における前記プログラム記憶領域に配置されている複数の前記プログラムを、前記第一の記憶手段における所定の連続した記憶領域にロードし、
    前記アクセス装置は、前記第一の記憶手段における前記所定の連続した記憶領域にロードされた複数の前記プログラムについて、各プログラムが配置されている記憶領域の先頭の物理アドレスを特定可能な情報であるロードアドレス情報であって、前記OSが参照するための前記ロードアドレス情報を記憶するロードアドレス情報記憶手段をさらに備えること、
    を特徴とするアクセス装置。
  3. 請求項1または請求項2に記載のアクセス装置において、
    前記アクセス装置は、車両に搭載されており、
    前記ロード手段は、自車両の運転開始時に前記プログラムのロード指令と、前記バックアップデータのロード指令とを受けること、
    を特徴とするアクセス装置。
  4. 請求項1または請求項2に記載のアクセス装置において、
    前記アクセス装置は、車両に搭載されており、
    前記バックアップ手段は、自車両の運転が終了したタイミングにて、前記第一の記憶手段における前記連続した記憶領域に配置されている前記データを、前記第二の記憶手段における前記バックアップ記憶領域に前記バックアップデータとして一括して記憶させること、
    を特徴とするアクセス装置。
JP2008182788A 2008-07-14 2008-07-14 アクセス装置 Expired - Fee Related JP5176731B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008182788A JP5176731B2 (ja) 2008-07-14 2008-07-14 アクセス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008182788A JP5176731B2 (ja) 2008-07-14 2008-07-14 アクセス装置

Publications (2)

Publication Number Publication Date
JP2010020695A JP2010020695A (ja) 2010-01-28
JP5176731B2 true JP5176731B2 (ja) 2013-04-03

Family

ID=41705493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008182788A Expired - Fee Related JP5176731B2 (ja) 2008-07-14 2008-07-14 アクセス装置

Country Status (1)

Country Link
JP (1) JP5176731B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4557341B2 (ja) * 2000-01-07 2010-10-06 キヤノン株式会社 バックアップ記憶制御装置
JP2002274327A (ja) * 2001-03-15 2002-09-25 Masayuki Ikuta 運転者情報管理システム

Also Published As

Publication number Publication date
JP2010020695A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
US10754558B2 (en) Vehicular device
JP4281421B2 (ja) 情報処理システム及びその制御方法、並びにコンピュータ・プログラム
US9063728B2 (en) Systems and methods for handling hibernation data
US9032139B2 (en) Memory allocation for fast platform hibernation and resumption of computing systems
CN103198450B (zh) 图像形成装置
JP5783809B2 (ja) 情報処理装置、起動方法およびプログラム
US9317892B2 (en) Method and device to augment volatile memory in a graphics subsystem with non-volatile memory
US20190121732A1 (en) Persistent content in nonvolatile memory
US7971014B2 (en) Information processing apparatus and data recovering method
JP2008242944A (ja) 統合メモリ管理装置及び方法
JP6070360B2 (ja) 情報処理装置およびその処理方法
JP2015102889A (ja) ファームウェアの更新方法、電子機器、コンピュータおよびコンピュータ・プログラム
JP2004295865A (ja) 自動ブーティングシステム及び自動ブーティング方法
JP2011128751A (ja) データ記録装置およびデータ記録装置の制御方法
JP2007334403A (ja) 計算機システム障害対応方式及び計算機システム障害対応方法
KR101115149B1 (ko) 주변 장치들을 가지는 차량용 시스템에서 고속 부팅 및 전원 관리 장치
KR101219557B1 (ko) 차량용 내비게이션 장치
JPH09282169A (ja) 入出力データ管理方式
JP5176731B2 (ja) アクセス装置
US7107407B2 (en) Arithmetic unit with reduced startup time and method of loading data
JP7180542B2 (ja) 情報処理装置および情報処理方法
US20170249102A1 (en) Information processing apparatus
KR20150058092A (ko) 네트워크 부트 시스템
JP4182928B2 (ja) 情報処理装置、メモリ管理プログラムおよびメモリ管理方法
JP7219813B2 (ja) 演算処理装置、車両制御装置及び更新方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121224

R151 Written notification of patent or utility model registration

Ref document number: 5176731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees