JP5175624B2 - Wireless transmitter using Cartesian loop - Google Patents
Wireless transmitter using Cartesian loop Download PDFInfo
- Publication number
- JP5175624B2 JP5175624B2 JP2008145180A JP2008145180A JP5175624B2 JP 5175624 B2 JP5175624 B2 JP 5175624B2 JP 2008145180 A JP2008145180 A JP 2008145180A JP 2008145180 A JP2008145180 A JP 2008145180A JP 5175624 B2 JP5175624 B2 JP 5175624B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- amplitude
- control signal
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
本発明は、カーテシアンループを用いた無線送信装置に関する。 The present invention relates to a wireless transmission device using a Cartesian loop.
携帯無線機のような無線通信装置では、送信側において送信ＲＦ(radio frequency)信号をアンテナから放射させるために電力増幅器によって送信ＲＦ信号が増幅される。電力増幅器は、送信ＲＦ信号が無線システムの規格により決められたスペクトルマスク内に入るような線形性が保つことが要求される。また、例えば無線システムの規格で規定されているパラメータの一つである隣接チャネル漏洩電力は、主に電力増幅器の奇数次歪により生じるので、奇数次歪を小さくすることも望まれる。 In a wireless communication apparatus such as a portable wireless device, a transmission RF signal is amplified by a power amplifier in order to radiate a transmission RF (radio frequency) signal from an antenna on the transmission side. The power amplifier is required to maintain linearity so that the transmitted RF signal falls within the spectrum mask determined by the wireless system standard. Further, for example, the adjacent channel leakage power, which is one of the parameters defined in the wireless system standard, is mainly caused by the odd-order distortion of the power amplifier. Therefore, it is desirable to reduce the odd-order distortion.
奇数次歪などを小さくして電力増幅器の線形性を改善するために、例えばカーテシアンループ(Cartesian loop)が用いられる。カーテシアンループは、送信ＲＦ信号の電力の一部を直交復調器により復調してベースバンドのＩ／Ｑ信号に戻してから、送信部の直交変調器の入力にフィードバックする帰還パスを含む帰還ループである。 For example, a Cartesian loop is used to reduce the odd-order distortion and the like to improve the linearity of the power amplifier. The Cartesian loop is a feedback loop including a feedback path for demodulating a part of the power of the transmission RF signal by a quadrature demodulator to return it to a baseband I / Q signal and feeding back to the input of the quadrature modulator of the transmission unit. is there.
より詳しくは、電力増幅器から出力される送信ＲＦ信号の電力の一部は、カーテシアンループの帰還パスに導かれ、可変減衰器及び低雑音増幅器を介して直交復調器に入力される。直交復調器により得られた帰還Ｉ／Ｑ信号は、入力Ｉ／Ｑ信号と合成（加算または減算）される。合成後のＩ／Ｑ信号は、ベースバンド増幅器を介して直交変調器に入力される。直交変調器から直交復調器までの利得が１より十分大きいと、直交変調器の入力端から電力増幅器の出力端までの利得はカーテシアンループの帰還パスの減衰量で決まり、また送信ＲＦ信号の線形性は帰還パスの線形性に依存する。従って、帰還パスの線形性を高くする必要がある。 More specifically, a part of the power of the transmission RF signal output from the power amplifier is guided to the feedback path of the Cartesian loop and input to the quadrature demodulator through the variable attenuator and the low noise amplifier. The feedback I / Q signal obtained by the quadrature demodulator is combined (added or subtracted) with the input I / Q signal. The combined I / Q signal is input to the quadrature modulator via the baseband amplifier. When the gain from the quadrature modulator to the quadrature demodulator is sufficiently larger than 1, the gain from the input end of the quadrature modulator to the output end of the power amplifier is determined by the attenuation amount of the feedback path of the Cartesian loop, and the transmission RF signal is linear. Depends on the linearity of the feedback path. Therefore, it is necessary to increase the linearity of the feedback path.
一方、携帯無線機では内蔵のバッテリを電源として動作するため、バッテリの消耗を少なくして通信時間を長くするためにＩＣの低消費電力化技術が必須である。携帯無線機においては、送信部の電力増幅器の消費電力が最も大きい。携帯無線機に用いられる無線部の集積化が進み、最近では低周波部から高周波部までを低コスト化に適したＣＭＯＳ(complementary metal-oxide semiconductor)技術により製造できるようになってきた。一般に電力増幅器はＣＭＯＳ構造にすると低コスト化が可能な反面、効率が劣化する。カーテシアンループは、上述したように無線部の高線形化技術であるが、見方を変えれば電力増幅器の高効率化を図る技術と考えてもよい。従って、ＣＭＯＳ構造の無線部にカーテシアンループを適用することで、電力増幅部または無線部の効率を向上させることができる。 On the other hand, since a portable wireless device operates using a built-in battery as a power source, a technique for reducing the power consumption of an IC is indispensable in order to reduce battery consumption and extend communication time. In the portable wireless device, the power consumption of the power amplifier of the transmission unit is the largest. The integration of radio units used in portable radio devices has progressed, and recently, it has become possible to manufacture from low frequency units to high frequency units using CMOS (complementary metal-oxide semiconductor) technology suitable for cost reduction. In general, when a power amplifier has a CMOS structure, the cost can be reduced, but the efficiency deteriorates. The Cartesian loop is a high linearization technique for the radio unit as described above, but may be considered as a technique for improving the efficiency of the power amplifier if the way of looking is changed. Therefore, the efficiency of the power amplifying unit or the radio unit can be improved by applying the Cartesian loop to the radio unit having the CMOS structure.
カーテシアンループは帰還回路をもつため、動作の安定性をいかに確保するかが重要である。カーテシアンループの安定性を確保するため、特許文献１ではカーテシアンループが開の状態で帰還Ｉ／Ｑ信号の位相を検出し、帰還Ｉ／Ｑ信号と入力Ｉ／Ｑ信号間の位相差に応じて、帰還パス内の直交復調器に供給されるローカル信号の位相を制御する手法が提案されている。しかしながら、特許文献１では送信ＲＦ信号の電力（送信電力）を可変にすることを想定していない。
Since the Cartesian loop has a feedback circuit, it is important how to ensure the stability of the operation. In order to ensure the stability of the Cartesian loop, in
カーテシアンループを用いると、送信ＲＦ信号の高出力時には帰還回路の消費電力を考慮しても送信装置全体の消費電力を下げることが可能である。一方、送信ＲＦ信号の低出力時には、電力増幅器及びこれを駆動するドライバ増幅器の線形性は高いので、カーテシアンループによる高線形化の必要はない。低出力時でもカーテシアンループが働いていると、帰還回路の消費電力により効率が下がってしまう。従って、近年の無線システムで使われる送信電力制御を効率よく行うには、低消費電力化の観点からカーテシアンループを送信電力に応じて開閉することが望ましい。
カーテシアンループを送信電力に応じて開閉すると、ループを閉じてから送信電力が所定値に達するまでの過渡応答時間が大きくなる。例えば、ループを閉じる前の入力Ｉ／Ｑ信号の平均出力が100mVに設定されていた場合、帰還Ｉ／Ｑ信号の平均出力が1000mVになるように帰還回路内の可変減衰器の利得が設定されていたとすると、ループを閉じたときの送信出力はループが開のときの送信電力と異なるため、ループを閉じてから送信電力が収束する時間は長くなる。ループを閉じてから帰還パス内の可変減衰器の利得を制御して送信電力を設定する操作を行うと、送信電力の収束時間はさらに長くなる。特許文献１では送信電力制御の概念がなく、従ってカーテシアンループの開閉時における送信電力の収束時間を短くする手法は開示されていない。
When the Cartesian loop is opened and closed according to the transmission power, the transient response time from when the loop is closed until the transmission power reaches a predetermined value increases. For example, if the average output of the input I / Q signal before the loop is closed is set to 100 mV, the gain of the variable attenuator in the feedback circuit is set so that the average output of the feedback I / Q signal is 1000 mV. If this is the case, the transmission output when the loop is closed differs from the transmission power when the loop is open, so the time for the transmission power to converge after the loop is closed becomes long. When the operation of setting the transmission power by controlling the gain of the variable attenuator in the feedback path after the loop is closed, the convergence time of the transmission power becomes longer. In
本発明は、カーテシアンループを開の状態から閉じた状態にするときに送信電力が所定値に達するまでの過渡応答時間を短縮することを目的とする。 An object of the present invention is to shorten the transient response time until the transmission power reaches a predetermined value when the Cartesian loop is changed from the open state to the closed state.
本発明の一観点によると、送信すべき入力Ｉ／Ｑ信号とフィードバックＩ／Ｑ信号とを合成して合成Ｉ／Ｑ信号を生成する合成器と；前記合成Ｉ／Ｑ信号を直交変調して直交変調信号を生成する直交変調器と；前記直交変調信号を増幅して送信ＲＦ信号を出力する電力増幅器と；前記送信ＲＦ信号から分岐されたフィードバックＲＦ信号に対しローカル信号を用いて直交復調を行って前記フィードバックＩ／Ｑ信号を生成する直交復調器と；前記合成器への前記フィードバックＩ／Ｑ信号の入力をオン／オフするためのスイッチと；前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の振幅差を検出して振幅差検出信号を生成する振幅差検出器と；前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の位相差を検出して位相差検出信号を生成する位相差検出器と；前記位相差検出信号を前記入力Ｉ／Ｑ信号の振幅または前記帰還Ｉ／Ｑ信号の振幅で規格化を行うことにより規格化位相差信号を生成する規格化器と；前記送信ＲＦ信号の電力を設定可能な電力設定部と；前記振幅差検出信号及び前記規格化位相差信号を受け、前記スイッチがオフの期間に、前記電力が設定された状態の下で前記振幅差を最小化する振幅制御信号及び前記位相差を最小化する位相制御信号を生成する制御信号生成器と；前記振幅制御信号及び前記位相制御信号を記憶するメモリと；前記スイッチがオンの期間に、前記メモリに記憶されている振幅制御信号に従って前記フィードバックＲＦ信号の振幅を調整する振幅調整器と；前記スイッチがオンの期間に、前記メモリに記憶されている位相制御信号に従って前記ローカル信号の位相を調整する位相調整器；及び
前記カーテシアンループに対して、前記スイッチがオフのとき第１のループ利得を設定し、前記スイッチがオフからオンに転じたとき前記第１のループ利得より高い第２のループ利得を設定する利得設定部を具備する、カーテシアンループを用いた無線送信装置を提供する。
According to one aspect of the present invention, a combiner that combines an input I / Q signal to be transmitted and a feedback I / Q signal to generate a combined I / Q signal; and orthogonally modulates the combined I / Q signal; A quadrature modulator that generates a quadrature modulation signal; a power amplifier that amplifies the quadrature modulation signal and outputs a transmission RF signal; and a quadrature demodulation using a local signal for a feedback RF signal branched from the transmission RF signal A quadrature demodulator for generating the feedback I / Q signal; a switch for turning on / off the input of the feedback I / Q signal to the synthesizer; and the input I during the switch off period An amplitude difference detector that detects an amplitude difference between the / Q signal and the feedback I / Q signal to generate an amplitude difference detection signal; and the input I / Q signal and the feedback during the switch off period I A phase difference detector that detects a phase difference from the Q signal and generates a phase difference detection signal; and standardizes the phase difference detection signal with the amplitude of the input I / Q signal or the amplitude of the feedback I / Q signal. A normalizer that generates a normalized phase difference signal by performing normalization; a power setting unit capable of setting power of the transmission RF signal; the amplitude difference detection signal and the normalized phase difference signal; An amplitude control signal that minimizes the amplitude difference under a state in which the power is set and a control signal generator that generates a phase control signal that minimizes the phase difference when the power is set; And a memory for storing the phase control signal; an amplitude adjuster for adjusting an amplitude of the feedback RF signal in accordance with an amplitude control signal stored in the memory during a period in which the switch is on; A phase adjuster that adjusts the phase of the local signal according to a phase control signal stored in the memory during the period; and, for the Cartesian loop, setting a first loop gain when the switch is off, Provided is a radio transmission apparatus using a Cartesian loop, comprising a gain setting unit that sets a second loop gain higher than the first loop gain when the switch turns from off to on.
本発明によれば、特にカーテシアンループを開の状態から閉の状態にしたときの送信電力の過渡応答時間を短縮することができる。従って、送信電力制御が必要となる無線通信システムにおいても、送信電力に応じてカーテシアンループを開閉することができるので、低消費電力化が図られる。 According to the present invention, it is possible to shorten the transient response time of the transmission power particularly when the Cartesian loop is changed from the open state to the closed state. Therefore, even in a wireless communication system that requires transmission power control, the Cartesian loop can be opened and closed according to the transmission power, so that power consumption can be reduced.
以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施形態）
図１を参照して本発明の一実施形態に従う無線送信装置について説明する。図１において、入力端子１１，１２には図示しないベースバンド処理部あるいはコントローラ４０からの送信すべき変調信号である入力Ｉ／Ｑ信号Ｉ，Ｑが入力される。入力Ｉ／Ｑ信号Ｉ，Ｑは、合成器１３，１４によって後述する帰還Ｉ／Ｑ信号ＦＩ，ＦＱと合成（加算または減算）され、合成Ｉ／Ｑ信号が生成される。合成Ｉ／Ｑ信号は、ベースバンド増幅器１５により増幅されることによって、直交変調器１６に入力される。ベースバンド増幅器１５は、好ましくは可変利得増幅器が用いられ、さらに必要に応じて無線送信装置の安定性を確保するためのフィルタ機能も含まれる。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
A radio transmission apparatus according to an embodiment of the present invention will be described with reference to FIG. In FIG. 1,
直交変調器１６は、ミキサ１７，１８とローカル発振器２０からの周波数ｆLOの原ローカル信号を位相シフトして直交ローカル信号、すなわち９０°異なる位相の二つのローカル信号を生成する９０°移相器１９を有する。ミキサ１７，１８ではベースバンド増幅器１５からの合成Ｉ／Ｑ信号の各々と直交ローカル信号の各々とが乗算される。直交変調器１６では、さらにミキサ１７，１８の出力信号が加算されることによって、直交変調信号が生成される。
The
直交変調器１６から出力される直交変調信号は、可変減衰器２１及びドライバ増幅器２２を介して電力増幅器２３に入力され、電力増幅器２３により所要電力レベルまで増幅されることによって送信ＲＦ信号が生成される。送信ＲＦ信号は電力分岐器である電力カップラ２４を介してアンテナ２５に供給され、アンテナ２５から空間へ放射される。以下、送信ＲＦ信号の電力を送信電力という。
The quadrature modulation signal output from the
電力増幅器２３の出力端子は、アンテナスイッチ２６によって終端素子、この例では抵抗Ｒを介して適宜終端される。終端素子として抵抗Ｒに代えて他の線形素子を用いることも可能である。なお、図１では電力増幅器２３の出力端子を無線機のグラウンドＧＮＤに抵抗Ｒを介して終端しているが、図２に示すように電力増幅器２３の出力端子にアイソレータ３７が接続される場合、アイソレータ３７の出力端子を抵抗Ｒなどで終端することもできる。以降、簡単のため図１に示したように電力増幅器２３の出力端子を終端する場合を例にとり説明する。
The output terminal of the
電力カプラ２４では送信電力の一部が分岐され、帰還ＲＦ信号が生成される。帰還ＲＦ信号は、可変減衰器２７及び低雑音増幅器２８を介して直交復調器３０に入力される。可変減衰器２７は、帰還ＲＦ信号の振幅を調整するための振幅調整器として用いられる。
In the
直交復調器３０は、ミキサ３１，３２とローカル発振器２０から可変移相器２９を介して供給される周波数ｆLO1の原ローカル信号を位相シフトして直交ローカル信号、すなわち９０°異なる位相の二つのローカル信号を生成する９０°移相器３３を有する。可変移相器２９は、直交ローカル信号の位相を調整するための位相調整器として用いられる。ミキサ３１，３２では、入力される帰還ＲＦ信号と直交ローカル信号の各々とが乗算されることによって、帰還Ｉ／Ｑ信号ＦＩ，ＦＱが生成される。
The
帰還Ｉ／Ｑ信号ＦＩ，ＦＱは、極性反転機能を有するスイッチ３４を介して合成器１３，１４に帰還される。カーテシアンループは、電力カプラ２４〜可変減衰器２７〜低雑音増幅器２８〜位相復調器３０〜合成器１３及び１４による帰還パスと合成器１３及び１４〜ベースバンド増幅器１５〜直交変調器１６〜・・・〜電力増幅器２３による送信パスとを含む帰還ループで構成される。スイッチ３４は、このカーテシアンループの開閉、具体的には合成器１３，１４への帰還Ｉ／Ｑ信号ＦＩ，ＦＱの入力をオン／オフするために設けられている。スイッチ３４がオンであれば、カーテシアンループは閉となり、スイッチ３４がオフであればカーテシアンループは開となる。
The feedback I / Q signals FI and FQ are fed back to the
さらに、帰還Ｉ／Ｑ信ＦＩ，ＦＱと入力Ｉ／Ｑ信号Ｉ，Ｑとの間の振幅差を検出する振幅差検出器３５と、帰還Ｉ／Ｑ信ＦＩ，ＦＱと入力Ｉ／Ｑ信号Ｉ，Ｑとの位相比較を行って位相差を検出する位相比較器３６が設けられる。振幅差検出器３５からは帰還Ｉ／Ｑ信ＦＩ，ＦＱと入力Ｉ／Ｑ信号Ｉ，Ｑとの間の振幅差を表す振幅差検出信号ＶDAが出力され、位相比較器３６からは帰還Ｉ／Ｑ信ＦＩ，ＦＱと入力Ｉ／Ｑ信号Ｉ，Ｑとの間の位相差を主として表す位相差検出信号ＶDθが出力される。なお、後述する規格化位相差信号ＣＰＨＳと区別するため、ＶDθを複合位相差検出信号と呼ぶことにする。
Further, an
振幅差検出器３５及び位相比較器３６については、後に詳しく説明する。また、位相比較器３６は後述するように位相差検出器と振幅規格化器及びリミッタからなる。
The
キャリブレーションを行う場合、スイッチ３４をオフ、すなわちカーテシアンループを開とする。以下、スイッチ３４がオフの状態をキャリブレーションモードと称する。信号を送信する場合は、スイッチ３４をオン、すなわちカーテシアンループを閉とする。これにより、カーテシアンループによる帰還が施される。この状態を送信モードと称する。コントローラ４０は、例えば図３に示すように主としてカーテシアンループの制御を司るように構成される。図３では、図１中に示した種々の制御信号がコントローラ４０から出力されることが示されている。
When calibration is performed, the
すなわち、コントローラ４０からは可変減衰器２７への振幅制御信号ＶAと、可変移相器２９への位相制御信号Ｖθと、可変移相器２９、スイッチ３４、振幅差検出器３５及び位相比較器３６への極性切替信号ｐ／ｍが出力される。振幅差検出器３５からの振幅差検出信号ＶDA及び位相比較器３６からの複合位相差検出信号ＶDθは、コントローラ４０に入力される。さらに、コントローラ４０からは入力Ｉ／Ｑ信号Ｉ，Ｑ及びアンテナスイッチ２６への制御信号ＡＳも出力される。なお、コントローラ４０からの制御により入力Ｉ／Ｑ信号Ｉ，Ｑとして用いられる信号の種類が制御できるのであれば、必ずしもコントローラ４０からＩ，Ｑが出力されなくとも差し支えない。
That is, the amplitude control signal VA from the
（コントローラ４０の具体例その１）
図４は、コントローラ４０の具体例であり、制御信号生成器４１、デジタル−アナログ変換器（ＤＡＣ）４２、アナログ−デジタル変換器（ＡＤＣ）４３及びメモリ４４を有する。制御信号生成器４１によって生成されるデジタル値の制御信号がＤＡＣ４２によりアナログ信号に変換されることにより、振幅制御信号ＶA及び位相制御信号Ｖθが生成される。振幅制御信号ＶAは可変減衰器２７に供給され、位相制御信号Ｖθは可変移相器２９に供給される。
(Specific example 1 of the controller 40)
FIG. 4 is a specific example of the
一方、振幅差検出器３５からの振幅差検出信号ＶDA及び位相比較器３６からの複合位相差検出信号ＶDθはＡＤＣ４３に取り込まれ、アナログ信号からデジタル値に変換される。メモリ４４は、制御信号生成器４１及びＡＤＣ４３に接続され、ＡＤＣ４３によりデジタル値に変換された振幅差検出信号及び複合位相差検出信号を記憶したり、記憶した振幅差検出信号及び複合位相差検出信号を制御信号生成器４１に出力したりするために用いられる。
On the other hand, the amplitude difference detection signal V D A from the
（コントローラ４０の具体例その２）
コントローラ４０の他の具体例によると、図５に示されるようにＡＤＣ４３が除去され、代わりに振幅差検出器３５及び位相比較器３６にＡＤＣ４３が内蔵されている。ここではＡＤＣ４３は、振幅差検出器３５及び位相比較器３６で共有されているが、振幅差検出器３５及び位相比較器３６にそれぞれ内蔵されていても構わない。図５の例によると、振幅差検出器３５及び位相比較器３６からデジタル値の振幅差検出信号及び複合位相差検出信号が出力され、メモリ４４に直接取り込まれる。
(Specific example 2 of the controller 40)
According to another specific example of the
図４及び図５では示されていないが、コントローラ４０にはさらに図１中に示したようにキャリブレーションモードと送信モードを選択的に設定するモード設定部４５、ループ利得設定部４６及び送信電力設定部４７が設けられる。
Although not shown in FIGS. 4 and 5, the
本実施形態では、カーテシアンループの開閉による応答時間を短くするために、帰還を施す前と後の各部の信号振幅の差をできるだけ小さくすることを目指す。すなわち、カーテシアンループによる帰還をかけた後の信号振幅を推定し、カーテシアンループを閉じて帰還をかける前にその信号振幅を設定することを目指す。このような処理を達成するために、以下の手順でカーテシアンループによる帰還をかける前に振幅及び位相を調整する。 In this embodiment, in order to shorten the response time due to the opening and closing of the Cartesian loop, it is aimed to minimize the difference in signal amplitude between the respective parts before and after the feedback. That is, the signal amplitude after feedback by the Cartesian loop is estimated, and the signal amplitude is set before closing the Cartesian loop and applying feedback. In order to achieve such processing, the amplitude and phase are adjusted before applying feedback by the Cartesian loop in the following procedure.
（キャリブレーションモード）
以下、図６を用いてキャリブレーションモードにおける処理手順について説明する。図６の手順は、コントローラ４０によって制御される。
(Calibration mode)
Hereinafter, a processing procedure in the calibration mode will be described with reference to FIG. The procedure of FIG. 6 is controlled by the
キャリブレーションモードを開始すると、スイッチ３４がオフされることによりカーテシアンループが開とされる（ステップＳ１０１）。このときアンテナ２５から送信ＲＦ信号が出力されないように、アンテナスイッチ２６を用いて電力増幅器２３の出力端子またはアイソレータ３７の出力端子が抵抗Ｒによって終端される。アンテナスイッチ２６には、電力増幅器２３の出力端子またはアイソレータ３７の出力端子を終端させるか否かを制御する制御信号ＡＳがコントローラ４０から供給される。
When the calibration mode is started, the Cartesian loop is opened by turning off the switch 34 (step S101). At this time, the output terminal of the
コントローラ４０では、電力設定部４５によって設定された所望の送信電力（Ｐiとする）が認識されている。コントローラ４０によってカーテシアンループが開の状態において送信用可変減衰器２１の減衰量がＰiに応じて設定されることにより、所望の送信電力Ｐiが設定される（ステップＳ１０２）。このとき送信電力が最大出力であれば送信ＲＦ信号は歪むが、キャリブレーションモードでは歪が大きくとも特に問題はない。
In the
送信ＲＦ信号の電力の一部である帰還ＲＦ信号は電力カプラ２４、可変減衰器２７及び低雑音増幅器２８を介して直交復調器３０に入力され、帰還Ｉ／Ｑ信号ＦＩ，ＦＱが生成される。振幅差検出器３５によって帰還Ｉ／Ｑ信号ＦＩ，ＦＱと入力Ｉ／Ｑ信号Ｉ，Ｑとの振幅差ΔＡが検出され、この振幅差ΔＡが最小となるようにコントローラ４０により可変減衰器２７への振幅制御信号ＶAが設定される。
A feedback RF signal that is a part of the power of the transmission RF signal is input to the
ここで、入力Ｉ／Ｑ信号Ｉ，Ｑの振幅はＩ2＋Ｑ2の根で定義され、帰還Ｉ／Ｑ信号ＦＩ，ＦＱの振幅はＦＩ2＋ＦＱ2の根で定義される。ここでは、簡単のため入力Ｉ／Ｑ信号Ｉ，Ｑの振幅はＩ2＋Ｑ2、帰還Ｉ／Ｑ信号ＦＩ，ＦＱの振幅はＦＩ2＋ＦＱ2とする。 Here, the amplitudes of the input I / Q signals I and Q are defined by the root of I 2 + Q 2 , and the amplitudes of the feedback I / Q signals FI and FQ are defined by the root of FI 2 + FQ 2 . Here, for simplicity, the amplitudes of the input I / Q signals I and Q are I 2 + Q 2 , and the amplitudes of the feedback I / Q signals FI and FQ are FI 2 + FQ 2 .
帰還Ｉ／Ｑ信号ＦＩ，ＦＱの振幅と入力Ｉ／Ｑ信号Ｉ，Ｑの振幅を等しくするようにするため、振幅差検出器３５から出力される振幅差検出信号ＶDAが０に近づくように、コントローラ４０によって可変減衰器２７の減衰量が制御される。ここで、ＶDAは以下の式（１）で表される。
式（１）の右辺を定数倍して振幅差検出信号ＶDAを算出してもよい。式（１）は、右辺に乗じる定数が１の場合である。 The amplitude difference detection signal V D A may be calculated by multiplying the right side of Equation (1) by a constant. Formula (1) is a case where the constant multiplied by the right side is 1.
図４及び図５に示したように、コントローラ４０から可変減衰器２７に供給される振幅制御信号ＶAがＤＡＣ４２により発生されるアナログ信号である場合、振幅制御信号ＶAの生成時に制御信号生成器４１からＤＡＣ４２に入力されるデジタル値は、逐次的に増加または減少される。これにより単調増加または単調減少する振幅制御信号ＶA（これを振幅キャリブレーション制御信号という）が生成され、この振幅キャリブレーション制御信号によって帰還ＲＦ信号の振幅が調整される（ステップＳ１０３）。これに伴い、振幅差検出器３５により帰還Ｉ／Ｑ信号と入力Ｉ／Ｑ信号との振幅差が検出され、振幅差検出信号ＶDAが出力される。振幅差検出信号ＶDAの零クロスポイントに最も近い、すなわちＶDAが正から負もしくは負から正に切り替わるときの振幅キャリブレーション制御信号は、所望の振幅調整量を与える。これにより送信ＲＦ信号の振幅と帰還ＲＦ信号の振幅がほぼ等しくなる。言い換えれば、後述するループ利得はほぼ１となる。振幅差検出信号ＶDAの零クロスポイントに最も近い振幅キャリブレーション制御信号は、帰還Ｉ／Ｑ信号と入力Ｉ／Ｑ信号との振幅差を最小化する振幅制御信号ＶAとして用いられる。
As shown in FIGS. 4 and 5, when the amplitude control signal VA supplied from the
こうして生成される振幅制御信号ＶAは、ＡＤＣ４３によりデジタル値に変換され、次の位相調整時及び後の送信モードで用いるために、メモリ４４に記憶される（ステップＳ１０４）。メモリ４４に記憶されたデジタル値は、次の位相調整時に読み出され、制御信号生成器４１及びＤＡＣ４２を経て可変減衰器２７に設定される。
The amplitude control signal VA thus generated is converted into a digital value by the
ステップＳ１０４で振幅制御信号ＶAがメモリ４２に記憶された後、位相比較器３６によって検出される位相差θに基づきコントローラ４０から出力される位相制御信号Ｖθによって可変移相器２９が制御される。これにより直交復調器３０に供給されるローカル信号の位相、言い換えれば帰還Ｉ／Ｑ信号の位相が調整される（ステップＳ１０５）。
After the amplitude control signal VA is stored in the
図７は、Ｉ−Ｑ平面上に入力Ｉ／Ｑ信号Ｉ，Ｑと帰還Ｉ／Ｑ信号ＦＩ，ＦＱを描いたものである。先の可変減衰器２７の減衰量制御により、Ｉ2＋Ｑ2＝ＦＩ2＋ＦＱ2になっているものとする。ベクトル（Ｉ，Ｑ）とベクトル（ＦＩ，ＦＱ）の位相差はθであるので、
となる。 It becomes.
入力Ｉ／Ｑ信号Ｉ，Ｑと帰還Ｉ／Ｑ信号ＦＩ，ＦＱとの位相差θを表す位相差検出信号ＰＨＳをＦＩ×Ｑ−ＦＱ×Ｉとすると、ＰＨＳは以下のようになる。
一方、位相差θが０またはπシフトしているのを検出するため、以下に示す符号検出信号ＰＬを定義する。
ＦＩ2＋ＦＱ2＞＞０のとき、位相差検出信号ＰＨＳの０近傍時は、位相差θは０近傍またはπ近傍である。この違いを判定するために、式（５）のＰＬの値を参照する。θが０近傍時ではＰＬは正、θがπ近傍時ではＰＬは負になる。 When FI 2 + FQ 2 >> 0, when the phase difference detection signal PHS is near 0, the phase difference θ is near 0 or near π. In order to determine this difference, the value of PL in equation (5) is referred to. When θ is near 0, PL is positive, and when θ is near π, PL is negative.
θ＝０°を検出するために、位相制御信号Ｖθを逐次大きくしていき、位相差検出信号ＰＨＳと符号検出信号ＰＬの値を検出する。ここで、コントローラ４０から可変移相器２９に供給される位相制御信号ＶθがＤＡＣ４２から出力されるアナログ信号である場合、位相制御信号Ｖθの生成時に生成器４１からＤＡＣ４２に入力されるデジタル値は、逐次的に増加または減少される。これにより単調増加または単調減少する位相制御信号Ｖθ（これを位相キャリブレーション制御信号という）が生成され、この過程で位相差検出信号ＰＨＳをほぼ０°にする位相キャリブレーション制御信号が帰還Ｉ／Ｑ信号と入力Ｉ／Ｑ信号との位相差θを最小化する位相制御信号Ｖθとして求められる。さらに、このときの符号検出信号ＰＬの符号に従って、スイッチ３４により合成器１３，１４に帰還される帰還Ｉ／Ｑ信号ＦＩ，ＦＱの極性が制御される。図１ではコントローラ４０から出力される極性切替信号ｐ／ｍにより、帰還Ｉ／Ｑ信号ＦＩ，ＦＱの極性が設定できる。符号検出信号ＰＬが正であれば帰還Ｉ／Ｑ信号ＦＩ，ＦＱの極性は正に設定され、ＰＬが負であれば帰還Ｉ／Ｑ信号ＦＩ，ＦＱの極性は負に設定される。
In order to detect θ = 0 °, the phase control signal Vθ is sequentially increased, and the values of the phase difference detection signal PHS and the sign detection signal PL are detected. When the phase control signal Vθ supplied from the
以上の操作により得られるθ＝０近傍の位相キャリブレーション制御信号である位相制御信号Ｖθは、ＡＤＣ４３によりデジタル値に変換され、後の送信モードで用いるためにデジタル値としてメモリ４４に記憶され（ステップＳ１０６）、キャリブレーションモードが終了する。
The phase control signal Vθ, which is a phase calibration control signal in the vicinity of θ = 0 obtained by the above operation, is converted into a digital value by the
ここではＦＩ2＋ＦＱ2＞＞０を仮定したが、ＦＩ2＋ＦＱ2＞＞０でない場合には、θ＝０°近傍でなくとも位相差検出信号ＰＨＳの値は０近傍になる。従って、振幅一定のトーン信号を用いずに、変調信号すなわち入力Ｉ／Ｑ信号Ｉ，Ｑを用いてキャリブレーションを行うと、位相差θの検出誤差が大きくなる。ただし、ＦＩ2＋ＦＱ2は正であるため、極性は正確に判断できる。位相差θの検出誤差を小さくするために、位相差検出信号ＰＨＳを例えば入力Ｉ／Ｑ信号の振幅ＦＩ2＋ＦＱ2で除して規格化を行うことにより、送信波の振幅信号に依存しないsinθの信号である規格化位相差信号ＣＰＨＳを生成することができる。すなわち、規格化位相差信号ＣＰＨＳは
ここでＡ１は係数，で表される。 Wherein A 1 is a coefficient, in represented.
式（６）に示される規格化位相差信号ＣＰＨＳを用いて、例えば逐次比較法に従ってθ＝０°近傍になる位相制御信号Ｖθの値をメモリ４４に格納する。ここまでがキャリブレーションモードである。なお、複合位相差検出信号ＶDθは規格化位相差信号ＣＰＨＳ及び符号検出信号ＰＬのペアを意味する。
Using the normalized phase difference signal CPHS shown in Expression (6), for example, the value of the phase control signal Vθ that becomes close to θ = 0 ° according to the successive approximation method is stored in the
上述したキャリブレーションモードの操作をまとめると、カーテシアンループが開の状態において、まず所望の送信電力（Ｐi）近傍において所定のループ利得（ここでは、ループ利得１）が得られるように可変減衰器２７に与える振幅制御信号ＶAを調整する。次に、帰還Ｉ／Ｑ信号と入力Ｉ／Ｑ信号との位相差が１８０°となるように可変移相器２９に与える位相制御信号Ｖθを調整する。振幅調整の後に位相調整を行うことにより、位相調整を精度よく行うことができる。
To summarize the operation of the calibration mode described above, in a state where the Cartesian loop is open, first, the
（送信モード）
次に、図８を用いて送信モードでの処理手順について説明する。図７の手順もコントローラ４０によって制御される。送信モードが開始すると、振幅制御信号ＶA及び位相制御信号Ｖθをメモリ４４からロードして可変減衰器２７及び可変移相器２９に設定する（ステップＳ２０１）。次に、スイッチ３４をオンとすることにより、カーテシアンループを閉じる（ステップＳ２０２）。ただし、このときは必要に応じて電力増幅器２３の出力端子またはアイソレータ３７の出力端子は抵抗Ｒを介して終端させておく。
(Transmission mode)
Next, a processing procedure in the transmission mode will be described with reference to FIG. The procedure of FIG. 7 is also controlled by the
この後、ループ利得を増加させ（ステップＳ２０３）、送信を行う（ステップＳ２０４）。ステップＳ２０１においてカーテシアンループを閉じると同時に、スイッチ２６を切り替えて電力増幅器２３の出力端子またはアイソレータ３７の出力端子を終端することを中止し、代わってアンテナ２５に接続するように設定する。または、過渡応答時間を考慮し、カーテシアンループを閉じてから過渡応答時間だけ遅らせて電力増幅器２３の出力端子またはアイソレータ３７の出力端子を終端することを中止する。
Thereafter, the loop gain is increased (step S203), and transmission is performed (step S204). At the same time as the Cartesian loop is closed in step S201, the
次に、ステップＳ２０３におけるループ利得増加の処理の意義について説明する。カーテシアンループはＩ，Ｑの２次元のループであるが、簡単のため１次元のループとして考え、図９に示されるような１次元の帰還系を仮定する。一般に帰還系では、増幅段の利得（裸利得）をＧ、帰還率をβ、入力をＩ／Ｑ、出力をＯｕｔとすれば、以下の関係が成り立つ。
帰還後の利得はＧ／（１＋Ｇβ）で表される。Ｇβはループ利得と呼ばれる。１＋Ｇβ＝０のとき分母が０となるため、帰還系は不安定になる。１＋Ｇβ＝０は、入力信号から帰還信号の減算を行った場合、Ｇβが１で位相が１８０°回ったとき状態である。カーテシアンループにおいても、このような状態となる周波数が存在しない条件で帰還をかける必要がある。これまで述べた振幅及び位相調整においては、カーテシアンループを閉じると１＋Ｇβ＝２となり、利得が半分になるばかりか、歪の改善を見込むこともできない。 The gain after feedback is represented by G / (1 + Gβ). Gβ is called the loop gain. Since the denominator becomes 0 when 1 + Gβ = 0, the feedback system becomes unstable. 1 + Gβ = 0 is a state when Gβ is 1 and the phase is rotated 180 ° when the feedback signal is subtracted from the input signal. Even in the Cartesian loop, it is necessary to apply feedback under the condition that there is no frequency at which such a state exists. In the amplitude and phase adjustment described so far, when the Cartesian loop is closed, 1 + Gβ = 2 is obtained, and not only the gain is halved but also the distortion cannot be expected.
一方、前述したキャリブレーションモードが終了した後に送信モードに移行し、カーテシアンループを閉じて帰還を施すと、図９に示すＧβ＝１の状態と等価な状態となる。そこで、図８の手順ではステップＳ２０１で予め設定された送信電力に対応する振幅制御信号ＶA及び位相制御信号Ｖθをロードした後、ステップＳ２０２でカーテシアンループを閉じ、次のステップＳ２０３でループ利得Ｇβを１より大きくし、Ｇの影響を小さくする。具体的には、スイッチ３４をオンにして、カーテシアンループ開の状態から所定の極性でカーテシアンループ閉の状態とした後、ループ利得Ｇβを大きくする。
On the other hand, when the above-described calibration mode is completed and the mode is changed to the transmission mode and the Cartesian loop is closed and feedback is performed, a state equivalent to the state of Gβ = 1 shown in FIG. 9 is obtained. Therefore, in the procedure of FIG. 8, after loading the amplitude control signal VA and the phase control signal Vθ corresponding to the transmission power set in advance in step S201, the Cartesian loop is closed in step S202, and the loop gain Gβ is set in the next step S203. It is larger than 1 and the influence of G is reduced. Specifically, the
ループ利得Ｇβを変化させるための調整対象は、ベースバンド増幅器１５から電力増幅器２３までの利得に相当するＧであり、βについては変化させないことが望ましい。βはカーテシアンループをかけた場合の利得に相当するので、これを変えると設定すべき利得が変化してしまうからである。本実施形態では、利得Ｇを高めるために、図１中に示したようにループ利得設定部４６によりベースバンド増幅器１５の利得を上げる。ここでは、カーテシアンループ開の状態でのループ利得Ｇβが１であったため、ベースバンド増幅器１５の利得変更分が全体のループ利得になる。
The adjustment target for changing the loop gain Gβ is G corresponding to the gain from the
ループ利得が１より十分大きいと仮定すると、所望の送信出力はキャリブレーションモードにおいてカーテシアンループ開のときに設定した、帰還パス内の可変減衰器２７の減衰量（振幅調整量）により決まる。このような振幅調整量の設定によって、帰還Ｉ／Ｑ信号ＦＩ，ＦＱの振幅は入力Ｉ／Ｑ信号Ｉ，Ｑの振幅と等しくなるので、入力端子１１，１２から電力増幅器２３の出力端までの利得（入力Ｉ／Ｑ信号Ｉ，Ｑに対する送信出力の利得）と、カーテシアンループの帰還パスの利得（減衰量の逆数）は等しくなる。従って、カーテシアンループを閉じてから送信出力を調整する必要はない。
Assuming that the loop gain is sufficiently larger than 1, the desired transmission output is determined by the attenuation amount (amplitude adjustment amount) of the
ステップＳ２０３の処理を行うと、帰還Ｉ／Ｑ信号の振幅はカーテシアンループが開のときとほぼ同じ振幅に設定されるので、カーテシアンループを閉じたときの過渡応答時間はさらに短くなる。 When the processing of step S203 is performed, the amplitude of the feedback I / Q signal is set to substantially the same amplitude as when the Cartesian loop is open, so that the transient response time when the Cartesian loop is closed is further shortened.
図１０は、図６及び図８で説明した手順のような処理を行わずにカーテシアンループを閉じたときの送信電力の過渡応答（Ｔ１）、及びカーテシアンループを閉じたまま送信電力を変えたとき（カーテシアンループを閉じた後に送信電力を設定したとき）の送信電力の過渡応答（Ｔ２）を示している。本実施形態によると、これらの過渡応答を改善することができる。 FIG. 10 shows a transient response (T1) of the transmission power when the Cartesian loop is closed without performing the process as described in FIGS. 6 and 8, and when the transmission power is changed while the Cartesian loop is closed. The transmission power transient response (T2) when the transmission power is set after the Cartesian loop is closed is shown. According to the present embodiment, these transient responses can be improved.
（送信終了処理）
次に、送信終了時の処理について述べる。送信終了時には、送信ベースバンド信号Ｉ，Ｑをランプダウンして送信電力を下げる。送信電力が所定のレベルまで下がれば、スイッチ３４をオフにすることで、カーテシアンループを開とする。次に、カーテシアンループの動作を止め、さらにループ利得の増分を元に戻す。例えば、ベースバンド増幅器１５の利得をカーテシアンループによる帰還が施される前の設定に戻すことにより、ループ利得を元の１に戻すことができる。
(Transmission end processing)
Next, processing at the end of transmission will be described. At the end of transmission, the transmission baseband signals I and Q are ramped down to reduce transmission power. When the transmission power drops to a predetermined level, the Cartesian loop is opened by turning off the
（送信電力変更処理）
次に、送信電力変更時の処理について述べる。送信電力レベルをある程度以上小さく設定する場合、カーテシアンループによる線形化は必要とされないため、カーテシアンループの動作を止める。この場合は、上述した送信停止時と同様のシーケンスをとる。
(Transmission power change processing)
Next, processing when changing transmission power will be described. When the transmission power level is set to be smaller than a certain level, linearization by the Cartesian loop is not required, so the operation of the Cartesian loop is stopped. In this case, the same sequence as that when the transmission is stopped is taken.
または、第１ステップでスイッチ３４をオフにしてカーテシアンループを開にするとともに、前記の利得Ｇを下げる。すなわち、利得偏差を小さくするために行ったループ利得の増分を元に戻す。一例としてベースバンド増幅器１５の利得を元に戻す。次に、第２ステップで、カーテシアンループを止める。
Alternatively, in the first step, the
送信電力レベルを変更するがカーテシアンループの動作が必要な場合は、以下のようにする。第１ステップまでの手順を行った後、図６で説明したキャリブレーションモードの手順を踏んで、利得変更後を模擬した送信電力をカーテシアンループ開の状態で設定するとともに、前記の位相調整を行う。その後、送信モードに移行する。または、送信モードを維持したままβを所定のレベルまで下げるとともに、増幅段の利得Ｇをβを下げた分だけ上げてもよい。 When the transmission power level is changed but Cartesian loop operation is required, the following is performed. After performing the procedure up to the first step, the procedure for the calibration mode described in FIG. 6 is followed to set the transmission power simulating the gain change in a state where the Cartesian loop is open, and the phase adjustment is performed. . Thereafter, the mode shifts to the transmission mode. Alternatively, β may be lowered to a predetermined level while maintaining the transmission mode, and the gain G of the amplification stage may be increased by the amount β is lowered.
図６に示したキャリブレーションモードによると、図８に示した送信動作の直前に振幅及び位相の調整が行われる。従って、カーテシアンループを施す前、または送信電力を変更する前に、必ず振幅制御信号及び位相制御信号を取り込むため、オープンループで試験を行うことが前提となっている。 According to the calibration mode shown in FIG. 6, the amplitude and phase are adjusted immediately before the transmission operation shown in FIG. Therefore, it is assumed that the test is performed in an open loop in order to always capture the amplitude control signal and the phase control signal before applying the Cartesian loop or changing the transmission power.
これに対し、以下に説明する他のキャリブレーションモードは、送信前のキャリブレーション時間をさらに短縮化することを目的とし、キャリブレーションモードを無線送信装置の立ち上げ時もしくは無線送信装置が搭載された集積回路（ＩＣ）の出荷検査時に行うことを想定している。従って、以下に説明するキャリブレーションモードを便宜上起動時キャリブレーションと呼ぶが、必ずしも起動時に行うことに限定はされない。 On the other hand, the other calibration modes described below are aimed at further shortening the calibration time before transmission, and the calibration mode is installed when the wireless transmission device is started or the wireless transmission device is mounted. It is assumed to be performed at the time of shipping inspection of an integrated circuit (IC). Therefore, although the calibration mode described below is referred to as start-up calibration for convenience, it is not necessarily limited to being performed at start-up.
（起動時キャリブレーションモード）
図１１は、起動時キャリブレーションモードにおける処理手順を示している。図１１では、送信出力をステップ的に変化させ、各送信出力における振幅制御信号ＶA及び位相制御信号Ｖθを調整して記憶するところが図６と異なっている。
(Startup calibration mode)
FIG. 11 shows a processing procedure in the startup calibration mode. 11 is different from FIG. 6 in that the transmission output is changed stepwise, and the amplitude control signal VA and the phase control signal Vθ at each transmission output are adjusted and stored.
まず、キャリブレーションモードを開始すると、スイッチ３４がオフされることによりカーテシアンループが開とされる（ステップＳ１１１）。このときアンテナ２５から送信ＲＦ信号が出力されないように、アンテナスイッチ２６を用いて電力増幅器２３の出力端子またはアイソレータ３７の出力端子が抵抗Ｒによって終端される。
First, when the calibration mode is started, the Cartesian loop is opened by turning off the switch 34 (step S111). At this time, the output terminal of the
次に、ステップＳ１１２でｉ＝１に設定された後、送信電力Ｐiが設定される（ステップＳ１１３）。最初はＰi=1が設定される。この後、図６のステップＳ１０３〜Ｓ１０６と同様に、帰還ＲＦ信号の振幅調整（ステップＳ１１４）、振幅制御信号ＶAの記憶（ステップＳ１１５）、帰還Ｉ／Ｑ信号（ローカル信号）の位相調整（ステップＳ１１６）及び位相制御信号Ｖθの記憶（ステップＳ１１７）が行われる。 Next, after setting i = 1 in step S112, the transmission power Pi is set (step S113). Initially, Pi = 1 is set. Thereafter, similarly to steps S103 to S106 of FIG. 6, the amplitude adjustment of the feedback RF signal (step S114), the storage of the amplitude control signal VA (step S115), and the phase adjustment of the feedback I / Q signal (local signal) (steps) S116) and storage of the phase control signal Vθ (step S117).
ステップＳ１１８でｉがＩに達したと判断されるまで、ステップＳ１１９でｉが１ずつインクリメントされてステップＳ１１３〜Ｓ１１７の処理が繰り返される。このとき送信電力設定ステップＳ１０３では、ｉが１インクリメントされる毎に例えば１ｄＢステップで送信電力が上昇する。このようにして各送信出力において調整された振幅制御信号ＶA及び位相制御信号Ｖθがメモリ４４に記憶され、起動時キャリブレーションモードが終了する。
Until it is determined in step S118 that i has reached I, i is incremented by 1 in step S119, and the processes in steps S113 to S117 are repeated. At this time, in the transmission power setting step S103, every time i is incremented by 1, the transmission power increases in 1 dB steps, for example. Thus, the amplitude control signal VA and the phase control signal Vθ adjusted for each transmission output are stored in the
（送信モード）
次に、図１２を用いて図１１で説明した起動時キャリブレーションが行われた後、送信中にカーテシアンループをかける場合の処理を説明する。まず、スイッチ３４をオフとしてカーテシアンループが開の状態で動作を開始し、所望の送信電力Ｐiを設定する（ステップＳ２１１）。
(Transmission mode)
Next, a process when a Cartesian loop is applied during transmission after the start-up calibration described with reference to FIG. 11 is performed will be described with reference to FIG. First, the
図１１のステップＳ１１５及びＳ１１７では、各送信電力Ｐi（ｉ＝１〜Ｉ）における振幅制御信号ＶA及び位相制御信号Ｖθがメモリ４４に記憶されている。そこで、ステップＳ２１１で設定された送信電力に対応する振幅制御信号ＶA及び位相制御信号Ｖθをメモリ４４からロードして可変減衰器２７及び可変移相器２９に設定する（ステップＳ２１２）。ただし、このときは電力増幅器２３の出力端子またはアイソレータ３７の出力端子は抵抗Ｒを介して終端させておく。
In steps S115 and S117 of FIG. 11, the amplitude control signal VA and the phase control signal Vθ at each transmission power Pi (i = 1 to I) are stored in the
この後、所定時間が経ってからスイッチ３４をオンにしてカーテシアンループを閉にする（ステップＳ２１３）。このとき、電力増幅器２３の出力端子またはアイソレータ３７の出力端子を終端することを中止する。
Thereafter, after a predetermined time has elapsed, the
次に、図８のステップＳ２０３と同様に例えばベースバンド増幅器１５の利得を高く設定してループ利得を上げ（ステップＳ２１４）、送信を開始する（ステップＳ２１５）。
Next, as in step S203 of FIG. 8, for example, the gain of the
送信終了処理及び送信電力変更処理については、先と同様であるため説明を省く。ただし、送信電力を変える場合で、しかもカーテシアンループの動作が必要な場合は、第１のステップとしてスイッチ３４をオフとしてカーテシアンループを開とし、第２のステップとして利得Ｇを下げる。すなわち、ループ利得の増分をもとに戻す。振幅制御信号ＶA及び位相制御信号Ｖθが既にメモリ４４に記憶されているので、第２ステップまでの手順でカーテシアンループを動作させた後、所定の送信電力において図１２の手順で送信を行えばよい。または、送信モードを維持したままβを所定のレベルまで下げるとともに、増幅段の利得Ｇをβを下げた分だけ上げてもよい。
Since the transmission end process and the transmission power change process are the same as described above, description thereof will be omitted. However, when the transmission power is changed and the operation of the Cartesian loop is required, the
図１１で説明した起動時キャリブレーションモードにおいては、まず図４または図５に示したコントローラ４０内の制御信号生成器４１によって生成される制御信号のデジタル値に、初期値が与えられる。この状態で振幅差検出器３５及び位相比較器３６で得られる振幅差検出信号ＶDA及び複合位相差検出信号ＶDθは、ＡＤＣ４３を介してデジタル値としてメモリ４４に格納される。
In the start-up calibration mode described with reference to FIG. 11, first, an initial value is given to the digital value of the control signal generated by the
次に、制御信号のデジタル値が例えば１ステップインクリメントされ、そのときに振幅差検出器３５及び位相比較器３６で得られる振幅差検出信号ＶDA及び複合位相差検出信号ＶDθが同様にデジタル値としてメモリ４４に格納される。同様の処理が所定回数（Ｎ回）繰り返される。こうしてメモリ４４に格納された振幅差検出信号ＶDAのデジタル値の中から、式（１）に示すＶDAが０となるか、もしくはこれに最も近い値が選定され、これが制御信号生成器４１に取り込まれて振幅制御信号ＶAが生成される。
Next, the digital value of the control signal is incremented by, for example, one step, and the amplitude difference detection signal V D A and the composite phase difference detection signal V D θ obtained by the
一方、メモリ４４に格納された複合位相差検出信号ＶDθのデジタル値の中から、式（５）に示す符号検出信号ＰＬが所定の符号となるか、式（４）に示すＰＨＳが０となるか、もしくはこれに最も近い値が選定され、これが制御信号生成器４１に取り込まれて位相制御信号Ｖθが生成される。メモリ４４に格納された振幅差検出信号ＶDA及び複合位相差検出信号ＶDθのデジタル値のうち不要な情報、例えば選定された検出信号のデジタル値以外の情報は廃棄してもよい。
On the other hand, among the digital values of the composite phase difference detection signal V D θ stored in the
上述した手法は、コントローラ４０を介して行うフィードバックに基づいているので、デジタルフィードバックによる調整手法と呼ぶ。ここでは、式（１），（４）及び（６）に示したＶDA，ＰＨＳ及びＣＰＨＳはアナログ信号として求めることを想定したが、Ｉ，Ｑ，ＦＩ，ＦＱを例えば図５中に示したＡＤＣ４３によりデジタル値に変換した後、ＶDA，ＰＨＳ及びＣＰＨＳをデジタル演算により求めるようにしてもよい。
Since the above-described method is based on feedback performed through the
以上述べたように、第１の実施形態ではカーテシアンループが開でかつ所望の送信電力が設定された状態の下で、振幅及び位相の誤差を最小化するような振幅制御信号及び位相制御信号が生成され、メモリ４４に記憶される。送信時にメモリ４４から振幅制御信号及び位相制御信号がロードされ、帰還ＲＦ信号の振幅調整を行う可変減衰器２７及び帰還回路内での直交復調に用いられるローカル信号の位相を調整するための可変移相器２９にセットされる。従って、カーテシアンループが開のときと閉のときの送信電力の差を小さくできるので、カーテシアンループを開の状態から閉の状態にしたときの送信電力の過渡応答時間が効果的に短縮される。
As described above, in the first embodiment, the amplitude control signal and the phase control signal that minimize the amplitude and phase errors are obtained under the condition that the Cartesian loop is open and the desired transmission power is set. Is generated and stored in the
（第２の実施形態）
第１の実施形態では、デジタルフィードバックによるキャリブレーションモード時の振幅調整及び位相調整の手法では、コントローラ４０を介してフィードバック制御が行われる。しかし、キャリブレーションモードにおいてコントローラ４０を介さずに、アナログ処理のみで送信モードで必要な振幅制御信号及び位相制御信号を生成することも可能である。ただし、アナログ処理で得られる制御信号はアナログ信号であるので、後の送信モードのためにアナログの制御信号をコントローラ４０に取り込み、ＡＤＣ４３によりデジタル値に変換してメモリ４４に格納する必要がある。
(Second Embodiment)
In the first embodiment, feedback control is performed via the
以下、本発明の第２の実施形態としてアナログフィードバックにより振幅制御信号及び位相制御信号を生成する手法について図１３を用いて説明する。図１３は、図１と共通の一部と、新たに加えられた制御信号フィードバックループ内のスイッチ５１，５２を示している。キャリブレーションモードにおいて、振幅制御信号ＶA及び位相制御信号Ｖθは以下のようにして生成される。 Hereinafter, a method of generating an amplitude control signal and a phase control signal by analog feedback as a second embodiment of the present invention will be described with reference to FIG. FIG. 13 shows a part in common with FIG. 1 and switches 51 and 52 in the newly added control signal feedback loop. In the calibration mode, the amplitude control signal VA and the phase control signal Vθ are generated as follows.
まず、アナログフィードバックにより振幅制御信号ＶAを生成する手法について説明する。カーテシアンループの帰還回路内のスイッチ３４はオフとなっており、かつ電力増幅器２３の出力端子またはアイソレータ３７の出力端子は終端され、カーテシアンループの帰還パス内の可変減衰器２７には、電力増幅器２３の出力の送信ＲＦ信号から分岐された一部の微小な電力が帰還ＲＦ信号として入力されている。また、カーテシアンループの帰還回路の電源はすでに投入されているとする。帰還ＲＦ信号の振幅調整時には、スイッチ５１はオン、スイッチ５２はオフとされる。スイッチ５２のオフ時には、可変移相器２９には所定の基準制御信号が印加されているとする。
First, a method for generating the amplitude control signal VA by analog feedback will be described. The
振幅差検出器３５及び位相比較器３６では、第１の実施形態と同様に入力Ｉ／Ｑ信号Ｉ，Ｑ及び帰還Ｉ／Ｑ信号ＦＩ，ＦＱに対して式（１）の処理がアナログ処理によって行われる。これにより、アナログの振幅差検出信号ＶDA（もしくはＶDAの定数倍の信号）が可変減衰器２７に振幅制御信号ＶA（これを振幅キャリブレーション制御信号という）として入力される。すなわち、可変減衰器２７〜低雑音増幅器２８〜直交復調器３０〜振幅差検出器３５の帰還ループにより、ＶAの安定点がＦＩ＝Ｉ，ＦＱ＝Ｑの点に近似できることになる。
In the
例えば、可変減衰器２７の入力端子ＲＸINの信号振幅が大きく、（ＦＩ，ＦＱ）のベクトルの振幅ｍＭが（Ｉ，Ｑ）のベクトルの振幅Ｍに比べ十分大きいとすると、式（１）よりＶDAは正の大きな値となり、このＶDAが可変減衰器２７への振幅制御信号ＶAに帰還される。ここで、可変減衰器２７の特性として振幅制御信号ＶAが大きいほど減衰量が大きくなるように設計されているとする。振幅調整器ＶAとして大きなＶDAが入力されるので、可変減衰器２７の減衰量は大きくなる。これにより振幅ｍＭは小さくなり、振幅Ｍとほぼ等しい値で収束する。収束した振幅ｍＭの値は、コントローラ４０内でＡＤＣ４３を介してデジタル値として取り込まれ、メモリ４４に格納される。この後、スイッチ５１がオフとされると共に、コントローラ４０から可変減衰器２７に振幅制御信号ＶAが入力される。これについては後で述べる。
For example, if the signal amplitude of the input terminal RXIN of the
次に、同様にアナログフィードバックにより位相制御信号Ｖθを生成する手法について説明する。位相調整時には、スイッチ５１はオフ、スイッチ５２はオンとされる。スイッチ５２のオンにより、可変移相器２９〜直交復調器３０〜位相差調整器３６からなる位相制御ループが形成される。
Next, a method for similarly generating the phase control signal Vθ by analog feedback will be described. At the time of phase adjustment, the
この位相制御ループにおいて、式（４）により（ＦＩ，ＦＱ）のベクトルと（Ｉ，Ｑ）のベクトルとの位相差θが検出される。（ＦＩ，ＦＱ）のベクトルと（Ｉ，Ｑ）のベクトルが同相あるいは逆相であればsinθ＝０を満足するので、その点で収束する。ただし、θが０°であるかπであるかが区別できないため、その区別は式（５）中のcosθの値で行われる。cosθが正であれば０°すなわち同相と判定され、負であればπすなわち逆相と判定される。こうして得られるＶθの値とcosθの値はコントローラ４０内でＡＤＣ４３を介して取り込まれ、メモリ４４に格納される。
In this phase control loop, the phase difference θ between the vector of (FI, FQ) and the vector of (I, Q) is detected by equation (4). If the vector of (FI, FQ) and the vector of (I, Q) are in phase or out of phase, sin θ = 0 is satisfied, and convergence occurs at that point. However, since it cannot be distinguished whether θ is 0 ° or π, the distinction is made by the value of cos θ in the equation (5). If cos θ is positive, it is determined to be 0 °, that is, in-phase, and if it is negative, it is determined to be π, that is, opposite phase. The value of Vθ and the value of cos θ obtained in this way are taken in the
カーテシアンループを閉じるときは、スイッチ３４がオンとされると共に、cosθの極性に応じてスイッチ３４で接続の極性が選択される。一方、位相制御信号Ｖθに関しては、スイッチ５２がオフとされた後、ＡＤＣ４３で検出される電圧と同じ電圧が制御信号生成器４１及びＤＡＣ４２を介して位相制御信号Ｖθとして生成される。
When the Cartesian loop is closed, the
こうしてメモリ４４に格納された振幅制御信号ＶA及び位相制御信号Ｖθの値は、送信モードにおいて用いられる。また、メモリ４４に格納された振幅制御信号ＶAはキャリブレーション時に位相制御信号Ｖθを調整するときにも用いられる。
The values of the amplitude control signal VA and the phase control signal Vθ thus stored in the
ここで、コントローラ４０について述べる。図１３に示すように、コントローラ４０のＤＡＣ４２がスイッチ５３，５４を介して可変減衰器２７及び可変移相器２９に接続されており、ＡＤＣ４３がスイッチ５１，５２を介して振幅差検出器３５及び位相比較器３６に接続されている。スイッチ５１をオンとすることで、振幅制御信号ＶAがコントローラ４０のＡＤＣ４３を介してメモリ４４に取り込まれ、スイッチ５２をオンとすることで、位相制御信号ＶθがＡＤＣ４３を介してメモリ４４に取り込まれる。また、送信モード開始時に、スイッチ５３をオンとすることで振幅制御信号ＶAが可変減衰器２７にロードされ、スイッチ５４をオンとすることで、位相制御信号ＶθがＤＡＣ４３を介して可変移相器２９にロードされる。
Here, the
次に、第１及び第２の実施形態におけるカーテシアンループ内の各構成要素の具体例について説明する。
（可変減衰器の具体例）
図１４は、可変減衰器の具体例を示している。図１４において破線で囲まれたブロックはダミー減衰器であり、ＡＴＴで示されるブロックはダミー減衰器と同一回路の減衰器である。ダミー減衰器は、ＭＯＳＦＥＴ Ｍ１−Ｍ５及び抵抗Ｒ１，Ｒ２を含む可変減衰器である。減衰器ＡＴＴは、ダミー減衰器と同一構成であるため、ＭＯＳＦＥＴ Ｍ１−Ｍ５及び抵抗Ｒ１，Ｒ２が存在するものとして説明する。
Next, specific examples of each component in the Cartesian loop in the first and second embodiments will be described.
(Specific example of variable attenuator)
FIG. 14 shows a specific example of a variable attenuator. In FIG. 14, a block surrounded by a broken line is a dummy attenuator, and a block indicated by ATT is an attenuator having the same circuit as the dummy attenuator. The dummy attenuator is a variable attenuator including MOSFETs M1-M5 and resistors R1, R2. Since the attenuator ATT has the same configuration as the dummy attenuator, it is assumed that MOSFETs M1-M5 and resistors R1, R2 exist.
ＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３は信号をグランドＧＮＤにシャントするパスを形成し、グランドＧＮＤへ流れる信号の量を制御する。一方、ＭＯＳＦＥＴ Ｍ４，Ｍ５はスルーパスを形成し、次段の回路に伝える信号の量を制御する。抵抗Ｒ１はＭ４，Ｍ５のゲート端子に直流成分を伝えるために用いられる。 The MOSFETs M1, M2, and M3 form a path that shunts the signal to the ground GND, and controls the amount of the signal that flows to the ground GND. On the other hand, the MOSFETs M4 and M5 form a through path and control the amount of signal transmitted to the next stage circuit. The resistor R1 is used to transmit a direct current component to the gate terminals of M4 and M5.
演算増幅器ＯＰ１の＋入力端子には抵抗ＲBとＲTの一端が接続され、ＲBの他端は電源ＶDDに接続され、ＲTの他端はグランドＧＮＤに接続される。抵抗ＲBの一端はＶDDに接続され、他端はダミー減衰器のＭＯＳＦＥＴ Ｍ５のドレイン端子に接続される。抵抗ＲTの一端はＧＮＤに接続され、他端はダミー減衰器のＭＯＳＦＥＴ Ｍ４のソース端子に接続される。ダミー減衰器の二つの抵抗Ｒ1の共通端子は演算増幅器ＯＰ１の出力端子、及び減衰器ＡＴＴの抵抗Ｒ1の共通端子に接続される。利得制御信号ＶC1は、ダミー減衰器及び減衰器ＡＴＴ内のＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３のゲート端子に与えられる。 One ends of resistors RB and RT are connected to the + input terminal of the operational amplifier OP1, the other end of RB is connected to the power supply VDD, and the other end of RT is connected to the ground GND. One end of the resistor RB is connected to VDD, and the other end is connected to the drain terminal of the MOSFET M5 of the dummy attenuator. One end of resistor RT is connected to GND, and the other end is connected to the source terminal of MOSFET M4 of the dummy attenuator. The common terminal of the two resistors R1 of the dummy attenuator is connected to the output terminal of the operational amplifier OP1 and the common terminal of the resistor R1 of the attenuator ATT. The gain control signal VC1 is supplied to the gate terminals of the MOSFETs M1, M2, and M3 in the dummy attenuator and the attenuator ATT.
図１４の構成によると、利得制御信号ＶC1と減衰器ＡＴＴの利得（＝OUT/IN）はｄＢ直線性（linear-in-dB）の特性を示すことが文献H. Dogan, et. al., “A DC-10GHz Linear-in-dB Attenuator in 0.13um CMOS Technology,” IEEE 2004 CICC, pp.609-612.に記載されている。 According to the configuration of FIG. 14, the gain control signal VC1 and the gain (= OUT / IN) of the attenuator ATT exhibit the characteristic of dB linearity (linear-in-dB). “A DC-10 GHz Linear-in-dB Attenuator in 0.13um CMOS Technology,” IEEE 2004 CICC, pp.609-612.
（しきい値ばらつき補償インタフェース）
図１４の可変減衰器では、ＭＯＳＦＥＴ のプロセスばらつきによるしきい値ばらつき(Ｖth fluctuation）が生じると、利得制御信号ＶC1が一定でもＭＯＳＦＥＴの抵抗が変化してしまう。ＭＯＳＦＥＴの出力抵抗は、ゲート−ソース間電圧ＶGSからしきい値電圧Ｖthを引いた値に依存するからである。また、後述する可変移相器においてもＭＯＳＦＥＴ のしきい値ばらつきが問題となる場合がある。
(Threshold variation compensation interface)
In the variable attenuator shown in FIG. 14, when the threshold variation (Vth fluctuation) due to the process variation of the MOSFET occurs, the resistance of the MOSFET changes even if the gain control signal VC1 is constant. This is because the output resistance of the MOSFET depends on a value obtained by subtracting the threshold voltage Vth from the gate-source voltage VGS. Also, in the variable phase shifter to be described later, the threshold value variation of the MOSFET may become a problem.
図１５は、このようなＭＯＳＦＥＴ のしきい値ばらつきを補償する回路の例を示している。図１５のしきい値ばらつき補償回路は、例えば図１３における可変減衰器２７の振幅制御信号ＶAの入力側及び図１３における可変移相器２９の位相制御信号Ｖθの入力側のいずれか一方または両方にインタフェースとして挿入される。
FIG. 15 shows an example of a circuit that compensates for such a threshold variation of the MOSFET. The threshold value variation compensating circuit of FIG. 15 is, for example, one or both of the input side of the amplitude control signal VA of the
図１５の回路は、基本的には基準電流Ｉrefと基準抵抗Ｒrefにより発生される基準電圧Ｉref×Ｒrefと制御電流Ｉcnt（Ｉcnt1，Ｉcnt2）を用いてＭＯＳＦＥＴ Ｍ１のしきい値ばらつきを補償するように構成される。ここで、制御電流Ｉcntは振幅制御信号ＶAまたは位相制御信号Ｖθを電流信号で表している。 The circuit of FIG. 15 basically compensates for variations in threshold voltage of MOSFET M1 using reference voltage Iref × Rref generated by reference current Iref and reference resistor Rref and control current Icnt (Icnt1, Icnt2). Composed. Here, the control current Icnt represents the amplitude control signal VA or the phase control signal Vθ as a current signal.
スイッチＳＷA1がオン、スイッチＳＷA2がオフの場合、２系統用意されている制御電流Ｉcnt1，Ｉcnt2のうち、Ｉcnt1のみがスイッチＳＷA1を介してＭＯＳＦＥＴ Ｍ１に流れる。基準電圧Ｉref×Ｒrefは演算増幅器ＯＰ１の非反転入力端子に与えられ、ＯＰ１の出力端子はＭＯＳＦＥＴ Ｍ１のゲート端子に接続され、Ｍ１のドレイン端子はＯＰ１の反転入力端子に接続される。このような帰還系の働きにより、ＭＯＳＦＥＴ Ｍ１のドレイン電圧は基準電圧Ｉref×Ｒrefと等しくなるように制御される。従って、ＭＯＳＦＥＴ Ｍ１のしきい値電圧Ｖthが大きくなったならば、自動的にＭ１のゲート−ソース間電圧ＶGSはＶthの増加分だけ大きくなり、しきい値ばらつきは補償される。 When the switch SWA1 is ON and the switch SWA2 is OFF, only Icnt1 out of the two control currents Icnt1 and Icnt2 flows through the switch SWA1 to the MOSFET M1. The reference voltage Iref × Rref is applied to the non-inverting input terminal of the operational amplifier OP1, the output terminal of OP1 is connected to the gate terminal of the MOSFET M1, and the drain terminal of M1 is connected to the inverting input terminal of OP1. By such a feedback system, the drain voltage of MOSFET M1 is controlled to be equal to the reference voltage Iref × Rref. Therefore, if the threshold voltage Vth of the MOSFET M1 increases, the gate-source voltage VGS of the M1 automatically increases by the increase of Vth, and the threshold variation is compensated.
次に、２つのスイッチＳＷA1，ＳＷA2と２つの制御電流Ｉcnt1，Ｉcnt2を用いる理由について述べる。図１３に示した第２の実施形態によると、キャリブレーションモード及び位相調整モードでは、振幅差検出器３５からの振幅差検出信号ＶDAが振幅制御信号ＶAとして可変減衰器２７に与えられ、またキャリブレーションモードでは位相比較器３６からの複合位相差検出信号ＶDθが位相制御信号Ｖθとして可変移相器２９に与えられる。一方、送信モードではコントローラ４０からメモリ４４に記憶されているデジタル値がＤＡＣ４２を介して振幅制御信号ＶA及び位相制御信号Ｖθが出力され、可変減衰器２７及び可変移相器２９に与えられる。
Next, the reason why the two switches SWA1 and SWA2 and the two control currents Icnt1 and Icnt2 are used will be described. According to the second embodiment shown in FIG. 13, in the calibration mode and the phase adjustment mode, the amplitude difference detection signal V DA from the
このように特に図１３に示した第２の実施形態の場合、可変減衰器２７及び可変移相器２９への制御信号パスは、キャリブレーションモードと送信モードとで異なる。図１５のしきい値ばらつきインタフェースを用いると、可変減衰器２７及び可変移相器２９に対してそれぞれ２系統の制御信号パスを形成できる。
As described above, particularly in the case of the second embodiment shown in FIG. 13, the control signal path to the
図１３では、スイッチ５１及び５２が設けられているが、これらは例えば図１５のスイッチＳＷA1によって代用できる。一方、図１５のＳＷA2のオン／オフは、例えば可変減衰器２７及び可変移相器２９へのコントローラ４０からの振幅制御信号ＶA及び位相制御信号Ｖθの伝達をオン／オフすることに対応する。
In FIG. 13, switches 51 and 52 are provided, but these can be substituted by, for example, the switch SWA1 of FIG. On the other hand, on / off of SWA2 in FIG. 15 corresponds to turning on / off the transmission of the amplitude control signal VA and the phase control signal Vθ from the
従って、キャリブレーションモードではＳＷA1をオン、ＳＷA2をオフとすることにより、可変減衰器２７には振幅差検出器３５からの振幅差検出信号ＶDAが振幅制御信号ＶAとして与えられ、可変移相器２９には位相比較器３６からの複合位相差検出信号ＶDθが位相制御信号Ｖθとして与えられることになる。一方、送信モードでは逆にＳＷA1をオフ、ＳＷA2をオンとすることにより、可変減衰器２７にはコントローラ４０からの振幅制御信号ＶAが与えられ、可変移相器２９にはコントローラ４０からの位相制御信号Ｖθが与えられることになる。
Therefore, by turning SWA1 on and SWA2 off in the calibration mode, the
（直交復調器のためのローカル信号供給経路）
図１及び図１３に示したように、直交復調器３０のミキサ３１，３２には、ローカル発振器２０からのローカル信号が可変移相器２９及び９０°移相器３３を介して供給される。図１６は、直交復調器３０のためのローカル信号供給経路であり、可変移相器２９及び９０°移相器３３に相当する部分を詳しく示している。
(Local signal supply path for quadrature demodulator)
As shown in FIGS. 1 and 13, the local signals from the
図１６において、ローカル発振器２０からのローカル信号ＬＯは、カスケード接続された移相器ＰＳ１，ＰＳ２に入力される。移相器ＰＳ１，ＰＳ２の移相量は、位相制御信号ＶPSCによって変化する。位相制御信号ＶPSCと図１の位相制御信号Ｖθの関係は後述する。移相器ＰＳ１，ＰＳ２から出力されるローカル信号は、バッファ回路ＣＫＢＵＦを介してフリップフロップＦＦに入力される。
In FIG. 16, the local signal LO from the
フリップフロップＦＦでは、入力されたローカル信号が２分周され、９０°の位相差を持つ２つのローカル信号が生成される。フリップフロップＦＦから出力される２つのローカル信号は、Ｉ用ローカルバッファＩＣＫＢＵＦ及びＱ用ローカルバッファＱＣＫＢＵＦをそれぞれ介して直交復調器３０内のミキサ３１，３２に供給される。フリップフロップＦＦの出力では、ＬＯ信号の周波数は１／２倍となるので、ローカル発振器２０では直交復調器３０で必要なローカル信号の周波数の２倍の周波数のローカル信号を発生する必要がある。一方、フリップフロップＦＦの代わりに、例えば微分器と積分器を用いたＲＣ−ＣＲによる９０°移相器を用いてもよく、この場合は９０°移相器の入出力のローカル信号の周波数は等しくてよい。
In the flip-flop FF, the input local signal is divided by two, and two local signals having a phase difference of 90 ° are generated. The two local signals output from the flip-flop FF are supplied to the
移相器ＰＳ１，ＰＳ２には、極性切替信号Ｐｍθが入力されており、このＰｍθにより入力されるローカル信号の極性、すなわち位相を１８０°変えることが可能である。上述したように移相器ＰＳ１，ＰＳ２の後段の９０°移相器として、２分周を行うフリップフロップＦＦを用いることを想定すると、Ｐｍθによるローカル信号の１８０°の位相変化によって、ミキサ３１，３２に供給されるローカル信号の位相を９０°変えることができる。このようなＰｍθによるローカル信号の位相調整は、例えばプロセスの誤差により移相器ＰＳ１，ＰＳ２の可変範囲が減少したときに有効である。
The phase shifters PS1 and PS2 receive the polarity switching signal Pmθ, and the polarity, that is, the phase of the local signal input by the Pmθ can be changed by 180 °. As described above, assuming that the flip-flop FF that performs frequency division by 2 is used as the 90 ° phase shifter subsequent to the phase shifters PS1 and PS2, the
（移相器の具体例その１）
図１７は、図１６中の移相器ＰＳ１，ＰＳ２の具体的な回路例を示している。図１７の移相器は、ＭＯＳＦＥＴ Ｍ１〜Ｍ５とキャパシタＣ１〜Ｃ４を有し、入力端子＋ＶIN，−ＶINに入力される差動信号を位相シフトして出力端子＋ＶOUT，−ＶOUTから出力する。Ｃ１，Ｍ３，Ｃ２，Ｃ３，Ｍ４，Ｃ４によって移相回路が形成される。電流源Ｉ１が共通ソース端子に接続されたＭ１，Ｍ２の差動ペアと、Ｍ１，Ｍ２のドレイン端子に接続されるＭ５，Ｍ６，Ｒ１，Ｒ２からなる同相レベル設定回路によって、移相回路のための駆動回路が形成される。
(Specific example of phase shifter 1)
FIG. 17 shows a specific circuit example of the phase shifters PS1 and PS2 in FIG. The phase shifter shown in FIG. 17 has MOSFETs M1 to M5 and capacitors C1 to C4, and phase-shifts the differential signals input to the input terminals + VIN and −VIN and outputs them from the output terminals + VOUT and −VOUT. A phase shift circuit is formed by C1, M3, C2, C3, M4, and C4. The current source I1 is a phase shift circuit by a common-mode level setting circuit composed of a differential pair of M1 and M2 connected to a common source terminal and M5, M6, R1 and R2 connected to drain terminals of M1 and M2. Drive circuit is formed.
ＭＯＳＦＥＴ Ｍ３とＭ４は、位相制御信号ＶPSCにより抵抗値が変化する可変抵抗として動作する。可変抵抗では減衰器と同様にＭＯＳＦＥＴ の線形領域が使用されるようにするため、Ｍ３とＭ４ではドレイン−ソース間電圧ＶDS、ゲート−ソース間電圧ＶGS及びしきい値電圧ＶthがＶDS＜ＶGS−Ｖthの間系を満足するように設定される。位相制御信号ＶPSCによる制御範囲を広くするためには、ＭＯＳＦＥＴ Ｍ４のドレイン端子及びＭ３のソース端子の電位は電源電位またはＧＮＤ電位の近傍であることが望ましい。このためにキャパシタＣ３によってＭ４のドレイン端子の直流電位がブロックされ、キャパシタＣ２によってＭ３のソース端子の直流電位がブロックされる。 The MOSFETs M3 and M4 operate as variable resistors whose resistance values are changed by the phase control signal VPSC. In order to use the linear region of the MOSFET similarly to the attenuator in the variable resistor, the drain-source voltage VDS, the gate-source voltage VGS, and the threshold voltage Vth are VDS <VGS-Vth in M3 and M4. It is set to satisfy the system. In order to widen the control range by the phase control signal VPSC, it is desirable that the potential of the drain terminal of the MOSFET M4 and the source terminal of the M3 are close to the power supply potential or the GND potential. For this reason, the DC potential of the drain terminal of M4 is blocked by the capacitor C3, and the DC potential of the source terminal of M3 is blocked by the capacitor C2.
一方、キャパシタＣ４はＭＯＳＦＥＴ Ｍ４による抵抗と共にＣＲ回路を形成し、キャパシタＣ１はＭＯＳＦＥＴ Ｍ３と共にＣＲ回路を形成する。これら２つのＣＲ回路によってＣＲブリッジ回路が形成される。従って、位相制御信号ＶPSCによりＭ４，Ｍ３の抵抗値が変化すると、ローカル信号の位相が変化する。 On the other hand, the capacitor C4 forms a CR circuit together with the resistance of the MOSFET M4, and the capacitor C1 forms a CR circuit together with the MOSFET M3. A CR bridge circuit is formed by these two CR circuits. Therefore, when the resistance values of M4 and M3 are changed by the phase control signal VPSC, the phase of the local signal is changed.
本移相器の動作を説明するために、ＭＯＳＦＥＴ Ｍ３，Ｍ４の抵抗が大きい場合と小さい場合とで出力の位相がどのように変化するかを以下に示す。Ｍ３，Ｍ４の抵抗が大きい場合、すなわちＶPSCがＶth付近の場合、Ｍ４の抵抗が大きいことにより、端子＋ＶOUTにはＣ４を介してＭ２のドレインの信号が伝達される。また、Ｍ３の抵抗が大きいことにより、端子−ＶOUTにはＭ１のドレインの信号が伝達される。 In order to explain the operation of this phase shifter, it will be described below how the output phase changes depending on whether the resistances of the MOSFETs M3 and M4 are large or small. When the resistances of M3 and M4 are large, that is, when VPSC is near Vth, the signal of the drain of M2 is transmitted to terminal + VOUT via C4 due to the large resistance of M4. Further, since the resistance of M3 is large, the signal of the drain of M1 is transmitted to the terminal -VOUT.
一方、Ｍ３，Ｍ４の抵抗が小さい場合、すなわちＶPSCがＶDD付近となった場合、Ｍ４の抵抗が小さいことにより、端子＋ＶOUTにはＭ１のドレインの信号がＣ３を介して伝達される。また、Ｍ３の抵抗が小さいことにより、端子−ＶOUTにはＣ２を介してＭ２のドレインの信号が伝達される。このようにＭ３，Ｍ４の抵抗を可変にすることにより端子＋ＶOUT，−ＶOUTからの出力信号の位相は最大で１８０°変化する。 On the other hand, when the resistances of M3 and M4 are small, that is, when VPSC is close to VDD, the signal of the drain of M1 is transmitted to terminal + VOUT through C3 due to the small resistance of M4. Further, since the resistance of M3 is small, the signal of the drain of M2 is transmitted to terminal -VOUT via C2. Thus, by making the resistances of M3 and M4 variable, the phase of the output signal from the terminals + VOUT and -VOUT changes by 180 ° at the maximum.
キャパシタＣ１，Ｃ４の値をＣとし、ＭＯＳＦＥＴ Ｍ３，Ｍ４の抵抗値（オン抵抗）をＲONとすると、ＣＲブリッジ回路による移相特性は以下の式で表される。
ここで、θはＭ２とＭ１のドレイン端子間電圧と出力端子＋ＶOUT，−ＶOUT間電圧との位相差を表す。Ｍ３，Ｍ４は線形領域で動作するので、比例定数をＡとすると、図１６で説明したようにＲON＝Ａ／（ＶPSC−Ｖth）と近似できる。従って、式（８）は以下のように変形できる。
ＶPSCがＶthより小さいとＭＯＳＦＥＴが完全にオフ状態となるので、ＶPSCにより位相θが制御できなくなる。これを避けるために図１５に示したしきい値補償回路を図１４に示した減衰器ＡＴＴに対してと同様に適用すればよい。すなわち、制御電流Ｉcnt1，Ｉcnt2が０より大きくなると、Ｍ１には電流を流すためにＯＰ１の出力、すなわちＭ１のゲート電位はＶthより大きい値に自動的に設定される。なお、ここで振幅制御信号や位相制御信号を電圧や電流で規定しているが、それらの変換はＶ＝ＩＲの式に応じて変換できる。例えば、ここでは制御電流Ｉcnt1，Ｉcnt2が位相制御信号Ｖθと等価である。 If V PSC is smaller than Vth, the MOSFET is completely turned off, and the phase θ cannot be controlled by V PSC . In order to avoid this, the threshold compensation circuit shown in FIG. 15 may be applied to the attenuator ATT shown in FIG. That is, when the control currents Icnt1 and Icnt2 become larger than 0, the output of OP1, that is, the gate potential of M1, is automatically set to a value larger than Vth in order to pass a current through M1. Here, the amplitude control signal and the phase control signal are defined by voltage and current, but the conversion can be performed according to the equation V = IR. For example, here, the control currents Icnt1 and Icnt2 are equivalent to the phase control signal Vθ.
（移相器の具体例その２）
図１８は、図１７の移相器に対して図１６中の移相器ＰＳ１が備える極性反転機能を追加した回路図である。図１８の移相器では、図１７中に示したＭＯＳＦＥＴ Ｍ１，Ｍ２の第１差動ペアに加えて、ＭＯＳＦＥＴ Ｍ７，Ｍ８の第２差動ペアが追加される。第１差動ペアに電流源Ｉ１から供給されるテール電流は、極性切替信号ｐｍθによってスイッチされ、第２差動ペアに電流源Ｉ２から供給されるテール電流は、反転された極性切替信号ｐｍθ／によってスイッチされる。
(Specific example of phase shifter 2)
18 is a circuit diagram in which a polarity inversion function provided in the phase shifter PS1 in FIG. 16 is added to the phase shifter in FIG. In the phase shifter of FIG. 18, in addition to the first differential pair of MOSFETs M1 and M2 shown in FIG. 17, a second differential pair of MOSFETs M7 and M8 is added. The tail current supplied from the current source I1 to the first differential pair is switched by the polarity switching signal pmθ, and the tail current supplied from the current source I2 to the second differential pair is inverted by the polarity switching signal pmθ / Switched by.
極性切替信号ｐｍθ，ｐｍθ／によりＭ１，Ｍ２の第１差動ペアが動作するか、Ｍ７，Ｍ８の第２差動ペアが動作するかが決定される。図１８に示されるように、Ｍ１とＭ７のゲート端子は＋ＶINに共通に接続され、Ｍ２とＭ８のゲート端子は−ＶINに共通に接続されているが、出力であるドレイン端子はＭ１とＭ８、Ｍ２とＭ７が共通に接続される。すなわち、第１差動ペアと第２差動ペアとでは、出力であるドレイン端子の接続は逆の関係にある。従って、極性切替信号ｐｍθ，ｐｍθ／によって第１差動ペアと第２差動ペアを選択的に動作させることにより、移相器の出力信号の極性を反転することができる。 Whether the first differential pair of M1 and M2 operates or whether the second differential pair of M7 and M8 operates is determined by the polarity switching signals pmθ and pmθ /. As shown in FIG. 18, the gate terminals of M1 and M7 are connected in common to + V IN , and the gate terminals of M2 and M8 are connected in common to −V IN , but the drain terminal which is the output is M1 and M8, M2, and M7 are connected in common. That is, in the first differential pair and the second differential pair, the connection of the drain terminal that is an output has an opposite relationship. Accordingly, the polarity of the output signal of the phase shifter can be inverted by selectively operating the first differential pair and the second differential pair by the polarity switching signals pmθ and pmθ /.
（振幅／位相検出回路）
次に、図１及び図１３中の振幅差検出器３５及び位相比較器３６の具体例について説明する。振幅差検出器３５及び位相比較器３６をアナログ回路により実現する場合、例えば図１９に示すような振幅／位相検出回路を用いることができる。図１９は、振幅または位相の検出対象の入力Ａ，Ｂ，Ｃ，Ｄを受けて検出出力ＯＵＴを得る回路である。
(Amplitude / phase detection circuit)
Next, specific examples of the
振幅差検出は、例えば前述したように式（１）に従って行われる。式（１）中の（ＦＩ2＋ＦＱ2）は入力Ａ，ＣをＦＩとし、Ｂ，ＤにＦＱを入力したときの出力ＯＵＴ（ＯＵＴ１とする）を表す。同様に、式（１）中の（Ｉ2＋Ｑ2）は入力Ａ，ＣをＩとし、Ｂ，ＤにＱを入力したときの出力ＯＵＴ（ＯＵＴ２とする）を表す。ＯＵＴ１−ＯＵＴ２に相当する差分を検出することにより、式（１）に従う振幅差検出信号ＶDAをアナログ回路で得ることができる。 The amplitude difference detection is performed according to the equation (1) as described above, for example. In equation (1), (FI 2 + FQ 2 ) represents an output OUT (referred to as OUT1) when inputs A and C are set as FI and FQ is input into B and D. Similarly, (I 2 + Q 2 ) in the expression (1) represents an output OUT (referred to as OUT2) when the inputs A and C are defined as I and Q is input as B and D. By detecting the difference corresponding to OUT1-OUT2, the amplitude difference detection signal V DA according to the equation (1) can be obtained by an analog circuit.
図２０は、上記ＯＵＴ１−ＯＵＴ２を検出する差分検出回路の一例を示している。ＯＵＴ１は入力ＩＮ１として与えられ、ＯＵＴ２は入力ＩＮ２として与えられる。図２０の差分検出回路は、ＭＯＳＦＥＴ Ｍ３，Ｍ４の差動ペアと共通電流源Ｉ１からなる第１差動増幅器と、ＭＯＳＦＥＴ Ｍ５，Ｍ６の差動ペアと共通電流源Ｉ２からなる第２差動増幅器、及び第１と第２差動増幅器に共通に設けられたＭＯＳＦＥＴ Ｍ１，Ｍ２、及び抵抗Ｒ１，Ｒ２による負荷回路を有する。第１差動増幅器の入力はＩＮ１であり、第２差動増幅器の入力はＩＮ２である。 FIG. 20 shows an example of a difference detection circuit that detects the OUT1-OUT2. OUT1 is given as input IN1, and OUT2 is given as input IN2. The differential detection circuit of FIG. 20 includes a first differential amplifier including a differential pair of MOSFETs M3 and M4 and a common current source I1, and a second differential amplifier including a differential pair of MOSFETs M5 and M6 and a common current source I2. , And MOSFETs M1 and M2 provided in common to the first and second differential amplifiers and a load circuit including resistors R1 and R2. The input of the first differential amplifier is IN1, and the input of the second differential amplifier is IN2.
第１差動増幅器と第２差動増幅器の出力は、共通の負荷回路に対して極性を反対にして接続される。図２０の差分検出回路によって、出力ＯＵＴにＩＮ１−ＩＮ２、すなわちＯＵＴ１−ＯＵＴ２に対応する信号が得られる。従って、図１９の回路に図２０の回路を組み合わせることにより、振幅差検出器３５を実現することができる。
The outputs of the first differential amplifier and the second differential amplifier are connected to the common load circuit with opposite polarities. With the difference detection circuit of FIG. 20, a signal corresponding to IN1-IN2, that is, OUT1-OUT2, is obtained at the output OUT. Therefore, the
位相差検出信号ＰＨＳ及び符号検出信号ＰＬは、例えば前述したように式（４）及び（５）を用いて算出されるので、図１９の回路により実現できる。すなわち、入力ＡにＩ、入力ＣにＦＩ、入力ＢにＱ、入力ＤにＦＱをそれぞれ入力すると、式（４）の計算を実現できる。また、入力ＡにＩ、入力ＣにＦＱ、入力ＢにＱ、入力ＤにＦＩをそれぞれ入力すると、式（５）の計算を実現できる。 Since the phase difference detection signal PHS and the code detection signal PL are calculated using, for example, the equations (4) and (5) as described above, they can be realized by the circuit of FIG. That is, when I is input to input A, FI is input to input C, Q is input to input B, and FQ is input to input D, the calculation of equation (4) can be realized. When I is input to input A, FQ is input to input C, Q is input to input B, and FI is input to input D, the calculation of equation (5) can be realized.
アナログ回路で帰還を施して必要な振幅制御信号ＶAや位相制御信号Ｖθを求めるには、電圧信号のまま帰還をかけることも可能であるが、電圧信号を一度電流に変換してから帰還をかけてもよい。電圧信号を電流信号に変えてから帰還をかける場合、図１５に示したしきい値ばらつき補償回路を用いることが望ましい。 In order to obtain the necessary amplitude control signal VA and phase control signal Vθ by performing feedback with an analog circuit, it is possible to apply feedback without changing the voltage signal. However, after the voltage signal is converted into current once, the feedback is applied. May be. When the feedback is applied after the voltage signal is changed to the current signal, it is desirable to use the threshold value variation compensating circuit shown in FIG.
（極性反転スイッチ及びベースバンド増幅器）
図２１は、図１及び図１３に示したスイッチ３４とベースバンド増幅器１５の具体的な回路例を示している。図２１では、スイッチ３４は二つのブロック３４−１と３４−２に分けて示されている。ここで、ＶINは入力Ｉ／Ｑ信号Ｉ，Ｑを表し、帰還信号ＶFは帰還Ｉ／ＱＦＩ，ＦＱに相当する。スイッチＡまたはスイッチＢのいずれか一方をオンとし、他方をオフとすることにより帰還Ｉ／Ｑ信号（ＶF）は極性が変更されて取り込まれる。一方、入力Ｉ／Ｑ信号ＶINについては極性を切り替える必要がないので、そのまま取り込まれる。利得は−Ｒ２／Ｒ１で与えられる。
(Polarity reversing switch and baseband amplifier)
FIG. 21 shows a specific circuit example of the
ベースバンド増幅器１５は、カーテシアンループを開としたキャリブレーションモードとカーテシアンループを閉としたときとで利得を変えるように構成される。ベースバンド増幅器１５は、カスケード接続された２段の演算増幅器ＯＰ１，ＯＰ２、及びＯＰ１とＯＰ２の間に挿入された利得切替回路３８−１，３８−２を有する。帰還抵抗を含めた２段目の演算増幅器ＯＰ２の利得は、−Ｒ５／Ｒ３または−Ｒ５／Ｒ４で表される。利得切替回路３８−１，３８−２は、この例では二つの抵抗Ｒ３，Ｒ４をスイッチＣにより切り替えることで利得を２段階にわたって切り替えることができる。
The
例えば、Ｒ３＝１０×Ｒ４＝Ｒ５とし、キャリブレーションモードではＲ３を選択し、送信モードではＲ４を選択することを考える。キャリブレーションモードでは、ベースバンド増幅器１５は利得−Ｒ５／Ｒ３＝−１の増幅器として働く。この状態でループ利得が１となるように帰還Ｖ−ＡＴＴが設定される。キャリブレーションモードから送信モードに移ると、抵抗Ｒ３からＲ４に切り替えられるので、利得は−Ｒ５／Ｒ４＝−１０となり、キャリブレーションモード時より２０ｄＢ増加する。すなわち、送信モードではループ利得は２０ｄＢとなるので、線形性を高めることができる。
For example, assume that R3 = 10 × R4 = R5, R3 is selected in the calibration mode, and R4 is selected in the transmission mode. In the calibration mode, the
図２１中の利得切替回路３８−１，３８−２ではスイッチＣにより抵抗Ｒ３とＲ４を選択するため、利得切り替え時には過渡応答が生じる。無線仕様により過渡応答の時間に制限がある場合は、利得を急峻に変化させるのではなく連続的に変化させることが望まれる。 Since the gain switching circuits 38-1 and 38-2 in FIG. 21 select the resistors R3 and R4 by the switch C, a transient response occurs at the time of gain switching. When the time of transient response is limited due to wireless specifications, it is desirable to change the gain continuously rather than abruptly.
図２２中のベースバンド増幅器１５では、図２１中の利得切替回路３８−１，３８−２がＭＯＳＦＥＴ Ｍ１とＭ２による可変抵抗回路３９に置き換えられている。Ｍ１，Ｍ２のゲート端子にコントローラ４０から利得設定信号に相当する利得制御電圧ＶCNTが与えられている。利得制御電圧ＶCNTによってＭＯＳＦＥＴ Ｍ１，Ｍ２の抵抗が変化することにより、ベースバンド増幅器１５の利得は連続的に変化する。キャリブレーションモードではＭ１，Ｍ２の抵抗値をＲ５と同じ値にしておく。キャリブレーションモードから送信モードへの遷移時には、Ｍ１，Ｍ２の抵抗値がＲ５からＲ５／１０程度までに緩やかに遷移するように利得制御電圧ＶCNTを設定する。これによりベースバンド増幅器１５の急峻な利得変化がなくなるので、利得が所定の値に収束する時間が短縮される場合がある。
In the
（Ｉ／Ｑインバランス補償）
直交変調器や直交復調器をアナログ回路で実現した場合、アナログ回路の不完全性により、Ｉ成分（同相成分）とＱ成分（直交成分）との間の振幅誤差や位相誤差が生じる。このようなＩ−Ｑ成分間の振幅や位相の誤差は、一般にＩ／Ｑインバランスと呼ばれる。カーテシアンループは、以下のようにＩ／Ｑインバランスの補償にも適用できる。
(I / Q imbalance compensation)
When the quadrature modulator or the quadrature demodulator is realized by an analog circuit, an amplitude error or a phase error between the I component (in-phase component) and the Q component (quadrature component) occurs due to imperfection of the analog circuit. Such an amplitude or phase error between IQ components is generally called I / Q imbalance. The Cartesian loop can also be applied to compensation for I / Q imbalance as follows.
これまでの実施形態では、送信部で生ずる歪をカーテシアンループの帰還回路の線形性を利用して補償する例について述べてきた。同様にして、帰還回路内の直交復調器３０のＩ／Ｑインバランスが小さければ、カーテシアンループを用いて送信系の直交変調器１６のＩ／Ｑインバランスも補償できる。
In the embodiments so far, the example in which the distortion generated in the transmission unit is compensated using the linearity of the feedback circuit of the Cartesian loop has been described. Similarly, if the I / Q imbalance of the
具体的には、従来から無線受信装置で行われている直交復調器のＩ／Ｑインバランス補償技術をカーテシアンループ内の直交復調器３０に適用する。例えば、Ｉ／Ｑインバランスのうち振幅誤差の補償を行うためには、図２１の帰還信号ＶFを入力とする抵抗Ｒ１の値を必要に応じて調整すればよい。また、ローカル信号のための９０°移相器３３の移相誤差に起因するＩ／Ｑインバランスが生じる場合は、９０°移相器３３から出力される二つのローカル信号の位相差が９０°となるように調整を行う。この位相差の調整は、例えば図１７の移相器を用いて行ってもよい。このようにカーテシアンループの帰還回路内の直交復調器３０にＩ／Ｑインバランス補償を適用することにより、カーテシアンループによって送信部系の誤差を補正することが可能である。
Specifically, an I / Q imbalance compensation technique of a quadrature demodulator that has been conventionally performed in a wireless receiver is applied to the
（位相比較器３６について）
次に、位相比較器３６についてさらに詳しく説明する。位相比較器３６は、複合位相差検出信号ＶDθを出力する。前述したように複合位相差検出信号ＶDθは、規格化位相差信号ＣＰＨＳと符号検出信号ＰＬを含む。図２３は、位相比較器３６のうちの規格化位相差信号ＣＰＨＳを生成する部分について示している。
(About the phase comparator 36)
Next, the
図２３において、位相差検出器５１では式（４）に従って入力Ｉ／Ｑ信号Ｉ，Ｑと帰還Ｉ／Ｑ信号ＦＩ，ＦＱとの位相差θが検出され、位相差検出信号ＰＨＳが生成される。位相差検出器５１は、例えば図１９に示した振幅／位相検出回路によって実現される。
In FIG. 23, the
位相差検出信号ＰＨＳは、振幅規格化器５２に入力される。位相比較器３６において位相差θ＝０の状態を求めるには、式（４）の位相差検出信号ＰＨＳを図２４に示すようなリミッタに入力し、ＰＨＳが正か負を判定すればよい。なぜなら、キャリブレーションに用いる信号が入力Ｉ／Ｑ信号のような変調波の場合でも、Ｉ2＋Ｑ2の項は必ず正になるからである。しかしながら、位相差検出信号ＰＨＳをリミッタに直接入力した場合、ＰＨＳにオフセット電圧が含まれていると、入力Ｉ／Ｑ信号Ｉ，Ｑの振幅変動に伴って、検出されるθの値が変動する。オフセット電圧をＶOFFとすると、位相差検出器５１で検出される位相差θの値は
となる。 It becomes.
式（１０）から分かるように、Ｉ2＋Ｑ2が小さいときに位相差θを検出すると検出精度が低下する。これを避けるため、図２３に示すように位相差検出信号ＰＨＳを振幅規格化器５２に入力して、入力Ｉ／Ｑ信号Ｉ，Ｑの振幅で規格化することにより、規格化位相差信号ＣＰＨＳを生成する。規格化位相差信号ＣＰＨＳは、リミッタ５３に入力される。
As can be seen from equation (10), if the phase difference θ is detected when I 2 + Q 2 is small, the detection accuracy decreases. In order to avoid this, as shown in FIG. 23, the phase difference detection signal PHS is input to the
振幅で規格化してから位相を調整する。位相差検出信号ＰＨＳを入力Ｉ／Ｑ信号Ｉ，Ｑの振幅で規格した場合、式（６）から検出される位相差θは
となる。従って、振幅変動による位相差θの検出誤差は解消されるが、式（１１）に示されるようにオフセット電圧ＶOFFによる検出誤差が生じる。そこで、図２４に示すようなリミッタ５３を用いてオフセット電圧ＶOFFをキャンセルし、等価的に０にする。リミッタ５３の基準電位Ａを例えばＡ＝ＶOFFとすれば、オフセットＶOFFは等価的に０になる。
It becomes. Therefore, although the detection error of the phase difference θ due to amplitude fluctuation is eliminated, the detection error due to the offset voltage V OFF occurs as shown in the equation (11). Therefore, the offset voltage V OFF is canceled by using a
次に、図２３中の振幅規格化器５２の具体例を説明する。図２５は、振幅規格化器５２の具体例を示す回路図である。位相差検出信号ＰＨＳは、差動電流信号Ｉ1＋ｂＩMsinθ及びＩ1−ｂＩMsinθで表される。ここでＩM＝Ｉ2＋Ｑ2＝ＦＩ2＋ＦＱ2、Ｉ1は直流電流、ｂは定数を表す。一方、振幅差検出信号ＶDAは差動電流信号Ｉ2＋（１／２）ａＩＭ及びＩ2＋（１／２）ａＩMで表される。ここで、Ｉ2は直流電流、ａは定数である。
Next, a specific example of the
振幅差検出信号ＶDAである差動電流信号Ｉ2＋（１／２）ａＩＭ及びＩ2＋（１／２）ａＩMは、ＭＯＳＦＥＴ：Ｍ１−Ｍ４による第１カレントミラー、及びＭＯＳＦＥＴ：Ｍ５−Ｍ６による第２カレントミラーによって受信され、ＭＯＳＦＥＴ：Ｍ７−Ｍ８による第１差動対の共通ソース端子に電流信号ａＩMが流れる。 The differential current signals I 2 + (1/2) aI M and I 2 + (1/2) aI M that are amplitude difference detection signals V D A are MOSFETs: a first current mirror by M1-M4, and MOSFETs: The current signal aI M is received by the second current mirror by M5-M6 and flows to the common source terminal of the first differential pair by MOSFET: M7-M8.
一方、位相差検出信号ＰＨＳである差動電流信号Ｉ1＋ｂＩMsinθ及びＩ1−ｂＩMsinθは、ＭＯＳＦＥＴ：Ｍ１４−Ｍ１３による第３カレントミラー、及びＭＯＳＦＥＴ：Ｍ１６−Ｍ１５による第４カレントミラーによって受信され、ＭＯＳＦＥＴ：Ｍ９−Ｍ１０による第２差動対の共通ソース端子、及びＭＯＳＦＥＴ：Ｍ１１−Ｍ１２による第３差動対に共通ソース端子にそれぞれ入力される。ＭＯＳＦＥＴ：Ｍ７−Ｍ１２を弱反転領域で動作させると、
を満足する。図２５の振幅規格化器５２の出力信号であるＩ+とＩ-の差分は
となり、ＩMの成分の影響のない信号が得られる。図２５の振幅規格化器５２の出力信号は電流信号なので、図示しない抵抗のような電流−電圧変換器により電圧信号に変換された後、リミッタ５３に入力される。図２４に示したリミッタは、単相の入力信号を受ける回路なので、この場合は差動の電流信号を単相の電圧信号に変換すればよい。
Thus, a signal without the influence of the component of I M is obtained. Since the output signal of the
図１３に示すアナログフィードバックにより振幅制御信号及び位相制御信号を生成する手法を用いる場合は、式（４）で示した位相差検出信号は位相と振幅の関数なので、振幅が変動する場合、正しく制御がかからない。このため、図２３で示したように振幅規格化器５２を位相差検出器５１の後段に接続し、その結果を移相器２９に入力する。振幅規格器５２の出力はこの場合例えば位相制御信号Ｖθとなるが、ループ利得を高めるため増幅器を用いる場合は、その増幅器の出力信号がＶθとなる。
When the method of generating the amplitude control signal and the phase control signal by the analog feedback shown in FIG. 13 is used, the phase difference detection signal shown by the equation (4) is a function of the phase and the amplitude. It does not take. Therefore, as shown in FIG. 23, the
なお、上記した振幅規格化器５２の例では、位相差検出信号ＰＨＳを入力Ｉ／Ｑ信号のベクトルＩ，Ｑの大きさの２乗で除することにより規格化を行ったが、位相差検出信号ＰＨＳを帰還Ｉ／Ｑ信号ＦＩ，ＦＱのベクトルの大きさの２乗で除することにより規格化を行ってもよい。
In the example of the
また、上述した各実施形態では、図１に示すように、直交変調器１６と直交復調器３０は、ローカル発振器２０を共用しているが、必ずしも共用する必要はなく、２つのローカル発振器（図示せず）を用いてもよい。
Further, in each of the above-described embodiments, as shown in FIG. 1, the
また、抵抗Ｒは、カーテシアンループが閉じた状態でアンテナ２５から信号が放射されるのを防ぐために設けられている。従って、アンテナ２５から信号が放射されてもよいなど、場合によってはアンテナスイッチ２６、抵抗Ｒを設けなくともよい。
The resistor R is provided to prevent a signal from being radiated from the
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.
１１，１２・・・送信ＲＦ信号入力端子
１３，１４・・・合成器
１５・・・ベースバンド増幅器
１６・・・直交変調器
２０・・・ローカル発振器
２１・・・可変減衰器
２２・・・ドライバ増幅器
２３・・・電力増幅器
２４・・・電力カップラ（分岐器）
２５・・・アンテナ
２６・・・アンテナスイッチ
２７・・・可変減衰器（振幅調整器）
２８・・・低雑音増幅器
２９・・・可変移相器（位相調整器）
３０・・・直交復調器
３４・・・極性反転機能を有するスイッチ
３５・・・振幅差検出器
３６・・・位相比較器
３７・・・アイソレータ
４０・・・コントローラ
４１・・・制御信号生成器
４２・・・デジタル−アナログ変換器
４３・・・アナログ−デジタル変換器
４４・・・メモリ
４５・・・モード設定部
４６・・・ループ利得設定部
４７・・・送信電力設定部
５１・・・位相差検出器
５２・・・振幅規格化器
５３・・・リミッタ
DESCRIPTION OF
25 ...
28 ...
30 ...
Claims (21)
送信すべき入力Ｉ／Ｑ信号とフィードバックＩ／Ｑ信号とを合成して合成Ｉ／Ｑ信号を生成する合成器と；
前記合成Ｉ／Ｑ信号を直交変調して直交変調信号を生成する直交変調器と；
前記直交変調信号を増幅して送信ＲＦ信号を出力する電力増幅器と；
前記送信ＲＦ信号から分岐されたフィードバックＲＦ信号に対しローカル信号を用いて直交復調を行って前記フィードバックＩ／Ｑ信号を生成する直交復調器と；
前記合成器への前記フィードバックＩ／Ｑ信号の入力をオン／オフするためのスイッチと；
前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の振幅差を検出して振幅差検出信号を生成する振幅差検出器と；
前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の位相差を検出して位相差検出信号を生成する位相差検出器と；
前記位相差検出信号を前記入力Ｉ／Ｑ信号の振幅または前記帰還Ｉ／Ｑ信号の振幅で規格化を行うことにより規格化位相差信号を生成する規格化器と；
前記送信ＲＦ信号の電力を設定可能な電力設定部と；
前記振幅差検出信号及び前記規格化位相差信号を受け、前記スイッチがオフの期間に、前記電力が設定された状態の下で前記振幅差を最小化する振幅制御信号及び前記位相差を最小化する位相制御信号を生成する制御信号生成器と；
前記振幅制御信号及び前記位相制御信号を記憶するメモリと；
前記スイッチがオンの期間に、前記メモリに記憶されている振幅制御信号に従って前記フィードバックＲＦ信号の振幅を調整する振幅調整器と；
前記スイッチがオンの期間に、前記メモリに記憶されている位相制御信号に従って前記ローカル信号の位相を調整する位相調整器；及び
前記カーテシアンループに対して、前記スイッチがオフのとき第１のループ利得を設定し、前記スイッチがオフからオンに転じたとき前記第１のループ利得より高い第２のループ利得を設定する利得設定部を具備する無線送信装置。 In a wireless transmission device using a Cartesian loop,
A combiner that combines the input I / Q signal to be transmitted and the feedback I / Q signal to generate a combined I / Q signal;
A quadrature modulator that quadrature modulates the combined I / Q signal to generate a quadrature modulated signal;
A power amplifier that amplifies the quadrature modulation signal and outputs a transmission RF signal;
A quadrature demodulator that performs quadrature demodulation on a feedback RF signal branched from the transmission RF signal using a local signal to generate the feedback I / Q signal;
A switch for turning on / off the input of the feedback I / Q signal to the combiner;
An amplitude difference detector that detects an amplitude difference between the input I / Q signal and the feedback I / Q signal to generate an amplitude difference detection signal during a period when the switch is off;
A phase difference detector that detects a phase difference between the input I / Q signal and the feedback I / Q signal to generate a phase difference detection signal during a period when the switch is off;
A normalizer that generates a normalized phase difference signal by normalizing the phase difference detection signal with the amplitude of the input I / Q signal or the amplitude of the feedback I / Q signal;
A power setting unit capable of setting power of the transmission RF signal;
Receiving the amplitude difference detection signal and the normalized phase difference signal, and minimizing the amplitude control signal and the phase difference to minimize the amplitude difference under a state in which the power is set while the switch is off A control signal generator for generating a phase control signal to perform;
A memory for storing the amplitude control signal and the phase control signal;
An amplitude adjuster that adjusts the amplitude of the feedback RF signal according to an amplitude control signal stored in the memory during a period in which the switch is on;
A phase adjuster that adjusts the phase of the local signal according to a phase control signal stored in the memory during a period when the switch is on; and, for the Cartesian loop, a first loop gain when the switch is off And a gain setting unit that sets a second loop gain higher than the first loop gain when the switch turns from OFF to ON.
前記ベースバンド増幅器に対して、前記スイッチがオフのとき第１の利得を設定し、前記スイッチがオフからオンに転じたとき前記第１の利得より高い第２の利得を設定する利得設定部と；をさらに具備する請求項１記載の無線送信装置。 A variable-gain baseband amplifier that is provided in front of the quadrature modulator and amplifies the combined I / Q signal;
A gain setting unit that sets a first gain for the baseband amplifier when the switch is off, and sets a second gain higher than the first gain when the switch turns from off to on; The wireless transmission device according to claim 1, further comprising:
前記制御信号生成器は、前記振幅差検出信号が正から負もしくは負から正に切り替わるときの前記振幅キャリブレーション制御信号を前記振幅制御信号として生成するように構成される請求項１記載の無線送信装置。 The amplitude difference detector is configured to detect the amplitude difference when the amplitude of the feedback RF signal is adjusted by a monotonically increasing or monotonically decreasing amplitude calibration control signal;
The wireless transmission according to claim 1, wherein the control signal generator is configured to generate the amplitude calibration control signal as the amplitude control signal when the amplitude difference detection signal is switched from positive to negative or from negative to positive. apparatus.
前記制御信号生成器は、前記位相差がほぼ０°となるときの前記位相キャリブレーション制御信号を前記位相制御信号として生成するように構成される請求項１記載の無線送信装置。 The phase difference detector is configured to generate the phase difference detection signal by detecting the phase difference when the phase of the feedback RF signal is adjusted by a phase calibration control signal that monotonously increases or decreases monotonously. ,
The wireless transmission device according to claim 1, wherein the control signal generator is configured to generate the phase calibration control signal when the phase difference is approximately 0 ° as the phase control signal.
前記制御信号生成器は、前記差の符号が正から負もしくは負から正に切り替わるときの前記位相キャリブレーション制御信号を前記位相制御信号として生成するように構成される請求項１記載の無線送信装置。 When the phase of the feedback RF signal is adjusted by a monotonically increasing or monotonically decreasing phase calibration control signal, the phase difference detector detects the I component of the vector of the input I / Q signal and the feedback I / Q. The difference between the product of the Q component of the vector of the Q signal and the component of the Q component of the vector of the input I / Q signal and the product of the I component of the vector of the feedback I / Q signal is calculated. Configured to generate the phase difference detection signal
The radio transmission device according to claim 1, wherein the control signal generator is configured to generate the phase calibration control signal as the phase control signal when the sign of the difference is switched from positive to negative or from negative to positive. .
前記制御信号生成器は、前記和の符号が負の場合は前記帰還Ｉ／Ｑ信号の極性を反転させることを示す情報を記憶するように構成される請求項１０記載の無線送信装置。 The phase difference detector further includes an I component element of the vector of the input I / Q signal and the feedback I / Q signal when the phase of the feedback RF signal is adjusted by the phase calibration control signal. The sum of the product of the I component of the vector and the product of the Q component of the vector of the input I / Q signal and the Q component of the vector of the feedback I / Q signal is calculated. And
The radio transmission apparatus according to claim 10, wherein the control signal generator is configured to store information indicating that the polarity of the feedback I / Q signal is inverted when the sign of the sum is negative.
前記制御信号生成器は、前記スイッチがオフしてから前記振幅差検出信号を前記振幅制御信号として生成するように構成され、
前記振幅調整器は、さらに前記スイッチがオフの期間に前記振幅制御信号に従って前記期間ＲＦ信号の振幅を調整するように構成される請求項１記載の無線送信装置。 The amplitude difference detector includes a square of the vector magnitude of the input I / Q signal or a root of the square and a square of the vector magnitude of the feedback I / Q signal or the root of the square. Configured to generate the amplitude difference detection signal by multiplying the difference by a constant,
The control signal generator is configured to generate the amplitude difference detection signal as the amplitude control signal after the switch is turned off;
2. The wireless transmission device according to claim 1, wherein the amplitude adjuster is further configured to adjust the amplitude of the RF signal during the period in accordance with the amplitude control signal while the switch is off.
前記制御信号生成器は、前記スイッチがオフしてから前記規格化位相差信号を前記位相制御信号として生成するように構成され、
前記位相調整器は、さらに前記スイッチがオフの期間に前記規格化位相差信号に従って前記ローカル信号の位相を調整するように構成される請求項１記載の無線送信装置。 The phase difference detector includes a product of an I component of the vector of the input I / Q signal and a Q component of the vector of the feedback I / Q signal, and a Q component of the vector of the input I / Q signal. The phase difference detection signal is generated by multiplying the difference between the product of the element of the feedback I / Q signal and the product of the I component of the vector of the feedback I / Q signal by a constant.
The control signal generator is configured to generate the normalized phase difference signal as the phase control signal after the switch is turned off;
The radio transmission apparatus according to claim 1, wherein the phase adjuster is further configured to adjust the phase of the local signal in accordance with the normalized phase difference signal while the switch is off.
前記メモリは、前記和の符号が負の場合は前記帰還Ｉ／Ｑ信号の極性を負にすることを示す情報をさらに記憶するように構成される請求項１３記載の無線送信装置。 The phase difference detector further includes a product of an I component of the vector of the input I / Q signal and an I component of the vector of the feedback I / Q signal, and a Q of the vector of the input I / Q signal. Configured to calculate a sum of a component element and a product of a Q component element of the vector of the feedback I / Q signal;
The memory, the radio transmitting apparatus negative sign of the feedback I / Q signal polarity information further claim 13 configured to store indicating that the negative in the case of the sum.
第１入力端子に接続された第１ゲート端子、第１ソース端子及び第１ドレイン端子を有する第１ＭＯＳＦＥＴと、
前記第２入力端子に接続された第２ゲート端子、第２ソース端子及び第２ドレイン端子を有する第２ＭＯＳＦＥＴと、
前記第１ソース端子及び第２ソース端子に共通に接続された電流源と、
前記位相制御信号を受ける制御端子に接続された第３ゲート端子と、第１出力端子に接続される第３ドレイン端子、及び第３ソース端子を有する第３ＭＯＳＦＥＴと、
前記制御端子に接続された第４ゲート端子と、第４ドレイン端子、及び第第２出力端子に接続される第４ソース端子を有する第４ＭＯＳＦＥＴと、
前記第１ドレイン端子と第３ドレイン端子との間に接続された第１キャパシタと、
前記第３ソース端子と第２ドレイン端子との間に接続された第２キャパシタと、
前記第１ドレイン端子と第４ドレイン端子との間に接続された第３キャパシタと、
前記第４ソース端子と第２ドレイン端子との間に接続された第４キャパシタとを含む請求項１記載の無線送信装置。 The phase adjuster is
A first MOSFET having a first gate terminal, a first source terminal, and a first drain terminal connected to the first input terminal;
A second MOSFET having a second gate terminal, a second source terminal and a second drain terminal connected to the second input terminal;
A current source commonly connected to the first source terminal and the second source terminal;
A third MOSFET having a third gate terminal connected to the control terminal receiving the phase control signal, a third drain terminal connected to the first output terminal, and a third source terminal;
A fourth MOSFET having a fourth gate terminal connected to the control terminal, a fourth drain terminal, and a fourth source terminal connected to the second output terminal;
A first capacitor connected between the first drain terminal and a third drain terminal;
A second capacitor connected between the third source terminal and the second drain terminal;
A third capacitor connected between the first drain terminal and the fourth drain terminal;
The wireless transmission device according to claim 1, further comprising a fourth capacitor connected between the fourth source terminal and the second drain terminal.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008145180A JP5175624B2 (en) | 2008-06-02 | 2008-06-02 | Wireless transmitter using Cartesian loop |
| PCT/JP2009/056009 WO2009147891A1 (en) | 2008-06-02 | 2009-03-25 | Wireless transmission device using cartesian loop |
| US12/957,856 US8451942B2 (en) | 2008-06-02 | 2010-12-01 | Wireless transmission apparatus using cartesian loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008145180A JP5175624B2 (en) | 2008-06-02 | 2008-06-02 | Wireless transmitter using Cartesian loop |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009296073A JP2009296073A (en) | 2009-12-17 |
| JP5175624B2 true JP5175624B2 (en) | 2013-04-03 |
Family
ID=41543904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008145180A Expired - Fee Related JP5175624B2 (en) | 2008-06-02 | 2008-06-02 | Wireless transmitter using Cartesian loop |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5175624B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108199726B (en) * | 2018-03-16 | 2020-08-28 | Oppo广东移动通信有限公司 | Multi-way selector switch and related products |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10136048A (en) * | 1996-10-29 | 1998-05-22 | Hitachi Denshi Ltd | Negative feedback amplifier |
| JP2001057522A (en) * | 1999-08-18 | 2001-02-27 | Hitachi Denshi Ltd | Transmitter |
| JP2003168931A (en) * | 2001-12-04 | 2003-06-13 | Nec Corp | Distortion compensating circuit |
| JP2004222259A (en) * | 2002-12-24 | 2004-08-05 | Hitachi Kokusai Electric Inc | Negative feedback amplifier for transmitter, transmitter, and error correction method for negative feedback amplifier |
| JP2006086928A (en) * | 2004-09-17 | 2006-03-30 | Hitachi Kokusai Electric Inc | Nonlinear distortion compensation circuit for power amplifier |
-
2008
- 2008-06-02 JP JP2008145180A patent/JP5175624B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009296073A (en) | 2009-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4468422B2 (en) | Wireless transmitter using Cartesian loop | |
| WO2009147891A1 (en) | Wireless transmission device using cartesian loop | |
| US7869777B2 (en) | Method and system for a second order input intercept point (IIP2) correction | |
| JP5238491B2 (en) | System and method for DC offset correction in transmit baseband | |
| US7868696B2 (en) | Method and system for a highly efficient power amplifier utilizing dynamic baising and predistortion | |
| US8670729B2 (en) | Method and system for level detector calibration for accurate transmit power control | |
| JP3942013B2 (en) | Semiconductor integrated circuit for communication and wireless communication device | |
| US7496339B2 (en) | Amplitude calibration element for an enhanced data rates for GSM evolution (EDGE) polar loop transmitter | |
| US8983411B2 (en) | Gain control methods to control an adjustable power level | |
| KR101226185B1 (en) | Apparatus and method for calibrating mixer offset | |
| US7904045B2 (en) | Phase detector comprising a switch configured to select a phase offset closest to a phase of an amplifier | |
| US8948700B2 (en) | Method and system for compensating for distortion in a transmitter by utilizing a digital predistortion scheme with a feedback mixer configuration | |
| WO2009101905A1 (en) | Power amplifier | |
| US7873332B2 (en) | Method and system for mitigating a voltage standing wave ratio | |
| US20120230375A1 (en) | Method and system for compensating for estimated distortion in a transmitter by utilizing a digital predistortion scheme with a single feedback mixer | |
| JP4700623B2 (en) | Electronic circuit | |
| JP5106442B2 (en) | Wireless transmitter using Cartesian loop | |
| JP5175624B2 (en) | Wireless transmitter using Cartesian loop | |
| US9444415B2 (en) | Power amplifier spurious cancellation | |
| WO2007122844A1 (en) | Dc offset correcting apparatus and dc offset correcting method | |
| JP2020202476A (en) | Direct conversion transmitter | |
| JP4222368B2 (en) | Signal processing apparatus and direct conversion receiving apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |