以下、本発明の実施の形態を、図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図において同一または相当する機能を有する要素には同一符号を付してある。
また、各実施の形態に用いられるトランジスタは、絶縁ゲート型電界効果トランジスタである。絶縁ゲート型電界効果トランジスタは、ゲート絶縁膜中の電界により半導体層内のドレイン領域とソース領域との間の電気伝導度が制御される。ドレイン領域およびソース領域が形成される半導体層の材料としては、ポリシリコン、アモルファスシリコン、ペンタセン等の有機半導体、単結晶シリコンあるいはZnO等の化合物半導体などを用いることができる。
よく知られているように、トランジスタは、それぞれ制御電極(狭義にはゲート(電極))と、一方の電流電極(狭義にはドレイン(電極)またはソース(電極))と、他方の電流電極(狭義にはソース(電極)またはドレイン(電極))とを含む少なくとも三つの電極を有する素子である。トランジスタは、ゲートに所定の電圧を印加することによりドレインとソース間にチャネルが形成されるスイッチング素子として機能する。トランジスタのドレインとソースは、基本的に同一の構造であり、印加される電圧条件によって互いにその呼称が入れ代わる。例えばN型トランジスタであれば、相対的に電位の高い電極をドレイン、低い電極をソースと呼称する(P型トランジスタの場合はその逆となる)。
特に示さない限り、それらのトランジスタは半導体基板上に形成されるものであってもよく、またガラスなどの絶縁性基板上に形成される薄膜トランジスタ(TFT)であってもよい。トランジスタが形成される基板としては、単結晶基板あるいはSOI、ガラス、樹脂などの絶縁性基板であってもよい。
また本明細書においては、二つの素子間、二つのノード間あるいは一の素子と一のノードとの間の「接続」とは、その他の要素(素子やスイッチなど)を介しての接続であるが実質的に直接接続されているのと等価な状態をも含むものとして説明する。例えば二つの素子がスイッチを介して接続している場合であっても、それらが直接接続されているときと同一に機能できるような場合には、その二つの素子が「接続している」と表現する。
<実施の形態1>
図1は、本発明の実施の形態1に係るレベル変換回路の構成を示す図である。本実施の形態ではN型トランジスタを用いて構成したレベル変換回路について説明する。N型トランジスタは、ゲートがソースに対しハイ(H)レベルになると活性状態(オン状態、導通状態)となり、同じくロー(L)レベルで非活性状態(オフ状態、非導通状態)となるので、本実施の形態では信号のHレベルを活性レベル、Lレベルを非活性レベルとして説明する。
図1のレベル変換回路は、Hレベルが電圧VDDでありLレベルが基準電圧GNDである入力信号INSを、Hレベルが電圧VDD以上の正電圧VHでありLレベルが基準電圧GNDよりも低い負電圧−VLである出力信号/OUTSに変換するものである。但し、出力信号/OUTSの論理値(ハイ(H)またはロー(L))は、入力信号INSを反転した値をとる。電圧VHは、電圧VDDと同じ電圧であってもよいし、異なる電圧であってもよい。つまりこのレベル変換回路は、入力信号INS(振幅:VDD−GND)を、それよりも大きな振幅を有する出力信号/OUTS(振幅:VH−(−VL)=VH+VL)に変換するものである。なお、基準電圧GNDは、各電圧の基準レベルとなるものであり通常は接地電圧レベルである。
図1の如く、当該レベル変換回路は、トランジスタQ4A,Q5A,Q6Aと、抵抗素子R1A,R2Aと、容量素子C1A,C2Aとから構成されている。このレベル変換回路に用いられる上記トランジスタQ4A,Q5A,Q6Aは、全てN型の絶縁ゲート型電界効果トランジスタである。
電圧VHが供給されるハイ側電源(第2電源)ノードS4と、電圧−VLが供給されるロー側電源(第1電源)ノードS3との間には、抵抗素子R1AおよびトランジスタQ4A(第1トランジスタ)が直列に接続される。本実施の形態では、抵抗素子R1AとトランジスタQ4Aとの間の接続ノードN4A(第1出力ノード)が、出力信号/OUTSを出力するための出力端子OUTとなる。即ち、抵抗素子R1Aはハイ側電源ノードS4と出力端子OUT(ノードN4A)との間に接続し、トランジスタQ4Aは出力端子OUTとロー側電源ノードS3との間に接続する。
容量素子C1A(第1容量素子)は、入力信号INSが供給される入力端子INとトランジスタQ4Aのゲートが接続するノードN1A(第1ノード)との間に接続し、入力端子INとノードN1Aとを容量結合している。
トランジスタQ5A(第3トランジスタ)並びにトランジスタQ6A(第2トランジスタ)は共にノードN1Aとロー側電源ノードS3の間に接続される。但し、トランジスタQ5AのゲートはノードN4A(出力端子OUT)に接続され、トランジスタQ6Aのゲートは容量素子C2A(第2容量素子)を介して所定のリセット信号RSTSが供給されるリセット端子RSTに接続される。容量素子C2Aは、トランジスタQ6Aのゲートが接続するノードN2A(第2ノード)とリセット端子RSTとを容量結合している。また抵抗素子R2Aは、ノードN2Aとロー側電源ノードS3との間に接続される。
容量素子C2A、トランジスタQ6Aおよび抵抗素子R2Aから成る回路は、当該レベル変換回路の出力端子OUTの初期値を一定の値に設定するためのリセット回路を構成している。当該リセット回路は、リセット信号RSTSに応じてトランジスタQ4Aをオフにすることにより、出力信号/OUTSの初期値をHレベル(電圧VH)に設定する。抵抗素子R1Aは、ハイ側電源ノードS4から出力端子OUT(ノードN4A)へ流れる電流を制御する電流駆動素子として機能し、同様に抵抗素子R2Aは、ノードN2Aからロー側電源ノードS3へ流れる電流を制御する電流駆動素子として機能する。ここで、抵抗素子R1A,R2Aの抵抗値をそれぞれR1,R2、容量素子C1A,C2Aの容量値をそれぞれC1、C2と定義する。
図2は、図1に示したレベル変換回路の動作を示す信号波形図である。以下、図2を参照して、図1に示すレベル変換回路の動作について説明する。ここではレベル変換回路に入力される入力信号INS及びリセット信号RSTSの各々は、電圧VDDのハイ側電圧源により駆動される不図示の外部回路(当該レベル変換回路が形成された基板外の回路)によって生成されるものであり、それぞれHレベルが電圧VDD、Lレベルが基準電圧GNDの信号である。またリセット信号RSTSは、各電圧源の投入直後の一定期間活性化される(Hレベルになる)パワーオンリセット信号であるとする。
時刻t0は電圧VH,−VL,VDDの電圧源が投入された直後の初期状態であり、このときの入力信号INSおよびリセット信号RSTSは、共にLレベル(GND)であるとする。
電圧源投入の直後では、当該レベル変換回路のノードN1Aの電圧レベル(電位)は不定状態にある。例えば各電圧源が供給されている状態から停電等により電圧源が切断されたケースでは、切断時の動作状態によってはノードN1AにHレベルの電圧が残る場合がある。その場合、電圧源の投入時点でトランジスタQ4Aはオンになっており、出力端子OUT(出力信号/OUTS)はLレベルになる。
この状態から入力信号INSがLレベルからHレベルに変化すると、容量素子C1Aを介する結合により、ノードN1Aの電圧レベルはその変化分だけ高くなるがHレベルであることに変わりはなく、トランジスタQ4Aはオンに維持されるので出力端子OUTのレベルはLレベルから変化しない。続いて入力信号INSがHレベルからLレベルに変化しても、ノードN1Aはその変化分だけ低くなるがやはりHレベルのままであり、出力信号/OUTSはLレベルに維持される。つまり当該レベル変換回路において、出力信号/OUTSが入力信号INSに応じて変化しないという誤動作が生じる。
ここでは図2の如く、ノードN1Aの初期状態のレベルとして、Hレベル(−VL+VXH)を想定する。よって時刻t0ではトランジスタQ4Aがオンしており、出力端子OUT(出力信号/OUTS)はLレベルになる。なお、このときの出力信号/OUTSのLレベルの電圧は−VL+ΔVL1となる。電圧ΔVL1は、抵抗素子R1AとトランジスタQ4Aのオン抵抗の比により定まる出力オフセット電圧である。
出力端子OUTがLレベルであるので、トランジスタQ5Aはオフしている。またノードN2Aは抵抗素子R2Aを通してLレベル(−VL)になるため、トランジスタQ6Aもオフになっている。
そして時刻t1で、リセット信号RSTSがLレベル(GND)からHレベル(VDD)に変化すると、この電圧変化が容量素子C2Aを介してトランジスタQ6Aのゲート(ノードN2A)に伝達される。ノードN2Aには、トランジスタQ6Aのゲート容量や配線容量等を含む寄生容量が存在しており、当該寄生容量はこのときのノードN2Aの電圧変化を抑制するように働く。本実施の形態では、容量素子C2Aの容量値C2は、その寄生容量に対して充分大きく設定されており、時刻t1におけるノードN2Aの電圧変化は、リセット信号RSTSの電圧変化と同じくVDDであるとする。つまり時刻t1では、ノードN2Aの電圧は、−VLからVDDだけ上昇してVDD−VLとなる。
ノードN2Aの電圧が上昇すると、トランジスタQ6Aのゲート・ソース間電圧がVDDとなる。するとトランジスタQ6Aがオンし(トランジスタQ6Aのしきい値電圧は電圧VDDよりも充分低く設定されている)、ノードN1AがLレベルに初期化される。応じてトランジスタQ4Aがオフになり、出力端子OUTは抵抗素子R1Aを介してハイ側電源ノードS4から充電され、出力信号/OUTSの初期値はHレベル(VH)になる。出力信号/OUTSがHレベルになると、トランジスタQ5Aはオンになり、トランジスタQ6Aと共にノードN1Aを低インピーダンスのLレベルにする。
このように本実施の形態のレベル変換回路では、電圧源が投入された直後に、容量素子C2A、抵抗素子R2AおよびトランジスタQ6Aから成るリセット回路が、リセット信号RSTSに応じてノードN1AをLレベルにすることで出力信号/OUTSをHレベルに初期化するリセット動作を行うため、上記した誤動作の問題は解決される。
また当該リセット回路においては、ノードN1Aのレベルを初期化するトランジスタQ6Aのゲートに、容量素子C2Aによる容量結合を介してリセット信号RSTSが供給されるので、リセット信号RSTSの電圧レベルを問わずリセット動作を行うことができる。よって外部から供給される信号をリセット信号RSTSに容易に対応可能である。当該リセット回路は、容量素子C2A、抵抗素子R2AおよびトランジスタQ6Aから成るシンプルな構成であるので小占有面積で実現可能である。
再び図2を参照し、時刻t1でノードN2Aの電圧レベルが−VLから上昇すると、ノードN2Aは抵抗素子R2Aを通して放電されることとなるが、抵抗素子R2Aは高い抵抗値を有しており、ノードN2Aからロー側電源ノードS3へ流れる電流を制限する電流制限素子として機能する。よって抵抗素子R2Aの抵抗値R2と容量素子C2Aの容量値C2との積で決定される時定数はリセット信号RSTSの活性期間(Hレベルになる期間)よりも充分に大きくなり、ノードN2Aの電圧レベルはVDD−VLからその時定数に従って僅かずつ低下する。
時刻t2で、リセット信号RSTSがHレベル(VDD)からLレベル(GND)に変化すると、この電圧変化が容量素子C2Aを介してノードN2Aに伝達され、ノードN2Aの電圧レベルはVDDだけ低下する。図2に示すように、時刻t2におけるノードN2Aの電圧レベルが時刻t1から電圧ΔVHだけ低下しているとすると、ノードN2Aの電圧レベルはその分だけ−VLよりも低くなり、−VL−ΔVHのLレベルとなる。これにより、トランジスタQ6Aがオフになるが、トランジスタQ5Aはオンしているので引き続きノードN1Aは低インピーダンスのLレベル(−VL)である。
時刻t2以降、ノードN2Aのレベルは、抵抗素子R2Aと容量素子C2Aにより決定される時定数に従い僅かずつ電圧−VLに向かって上昇する。
そして時刻t3において、入力信号INSが、Lレベル(GND)からHレベル(VDD)に変化すると、この電圧変化が、容量素子C1Aを介してノードN1Aに伝達される。ノードN1Aには、トランジスタQ4Aのゲート容量や配線容量等の寄生容量が存在し、それがノードN1Aの電圧変化を抑制するように働く。ここでは当該寄生容量に対して容量素子C1Aの容量値C1が充分大きく設定されており、ノードN1Aの電圧変化は入力信号INSの電圧変化と同じくVDDであるとする。つまりノードN1Aの電圧は、−VLからVDDだけ上昇してVDD−VLとなる。
ノードN1Aの電圧がVDD−VLに上昇すると、トランジスタQ4Aのゲート・ソース間電圧はVDDとなる。するとトランジスタQ4Aがオンし(トランジスタQ4Aのしきい値電圧は電圧VDDよりも充分低く設定されている)、出力端子OUT(出力信号/OUTS)の電圧レベルは−VL+ΔVL2まで低下してLレベルになる。ここで電圧ΔVL2は、抵抗素子R1AとトランジスタQ4Aのオン抵抗の比により決定される出力オフセット電圧である。
時刻t1での出力オフセット電圧ΔVL1と、時刻t3での出力オフセット電圧ΔVL2との差は、トランジスタQ4Aのゲート(ノードN1A)の電圧レベルの違いによるものである。通常はVXH≦VDDであるので、ΔVL1≧ΔVL2の関係になる。
時刻t4において、入力信号INSがHレベル(VDD)からLレベル(GND)に変化すると、この電圧変化が、容量素子C1Aを介してノードN1Aに伝達され、ノードN1Aの電圧レベルはVDDだけ低下する。これによりトランジスタQ4Aがオフとなり、出力端子OUTが抵抗素子R1Aを通して充電され、出力信号/OUTSは再びHレベル(VH)になる。
以降は、入力信号INSがHレベル(VDD)になる毎に、上記の時刻t3〜時刻t4の動作が繰り返し行われる。
本実施の形態のレベル変換回路は、以上の動作により、電圧VDDおよびGNDの間で変化する入力信号INSを、電圧VHと電圧−VL+ΔVL2の間で変化する出力信号/OUTSに変換することができる。電圧ΔVL2の値は、出力信号/OUTSのLレベル(−VL+ΔVL2)が、当該レベル変換回路の次段の回路の入力論理しきい値レベルを下回る程度に小さい値に設定する必要がある。電圧ΔVL2の値は、トランジスタQ4Aにおけるゲート・ソース間電圧がVDDのときのチャネル抵抗の値と、抵抗素子R1Aの抵抗値R1とにより定まる。これらのパラメータを適切に設定することにより、電圧ΔVL2を充分に小さくすることができる。
ここで抵抗素子R1Aの抵抗値は、出力信号/OUTSの充分な立ち上がり速度が得られる範囲で、大きいことが好ましい。抵抗素子R1Aの抵抗値が小さい場合、電圧ΔVL2を小さくするためにトランジスタQ4Aのオン抵抗をさらに小さくする必要があるので、Lレベルの出力信号/OUTSを出力する際に、抵抗素子R1AおよびトランジスタQ4Aを流れる貫通電流が大きくなり、消費電力が増大する問題が生じるからである。つまり抵抗素子R1Aは、電圧ΔVL2の低減および消費電力の削減を目的として、電流制限素子として機能することが望ましい。
[変更例1]
以上の説明では、レベル変換回路のリセット端子RSTに、外部回路で生成されたリセット信号RSTSが入力される例を示した。変更例1では、リセット信号RSTSを図3に示すような内部回路(レベル変換回路と同一基板上の回路)で生成させる。
図3はリセット信号RSTSを生成するパワーオンリセット回路PORを模式的に示している。図3のパワーオンリセット回路PORは、電圧源VHが投入されたときにリセット信号RSTSとして単発のパルス(パワーオンリセット信号)を出力するものである。つまりリセット信号RSTSは、図4の如く、電圧VHの電圧源の立ち上がりとほぼ同時にそのレベルが活性化し(Hレベルになる)、その所定の時間後に非活性化する(Lレベルになる)正極性の単発パルスである。
つまり図3のパワーオンリセット回路PORが出力するリセット信号RSTSは、電圧VHの電圧源投入前は基準電圧GNDのLレベルであり、電圧VHの電圧源投入時(電源レベルが安定あるいは所定レベルに到達したとき)に、電圧VHのHレベルに変化する。そして一定時間が経過すると、リセット信号RSTSは基準電圧GNDのLレベルに戻り、その後の定常状態ではそのLレベルを維持する。
例えば、特許文献2の図1に、1つのハイ側電圧源と1つのロー側電圧源により駆動され、トランジスタとして同一導電型のものを用いて構成可能なパワーオンリセット回路の例が開示されている。同図1の回路には2つのN型トランジスタと4つのインバータが示されているが、それらのインバータとして、例えばドライバ素子および負荷素子の両方をN型トランジスタで構成したインバータや、ドライバ素子をN型トランジスタ、負荷素子を抵抗素子で構成したインバータを採用すれば、当該パワーオンリセット回路を構成するトランジスタの導電型をN型のみにすることができる。
そしてハイ側電源電圧として電圧VH、ロー側電源電圧として基準電圧GNDを用いれば、特許文献2の図1の回路を用いて、本明細書図3のパワーオンリセット回路PORを実現できる。特に特許文献2の図1の回路の出力段のインバータ(特許文献2の図1におけるインバータ14)の負荷素子として抵抗素子を用いれば、Hレベルが電圧VHでありLレベルが基準電圧GNDである図4のようなパワーオンリセット信号(リセット端子RST)を得ることができる。
このように図3のパワーオンリセット回路PORとして、N型トランジスタのみを用いて構成された回路を採用すれば、同じくN型トランジスタのみを用いて構成された図1のレベル変換回路と同じ基板上にそれを形成するためのプロセスが容易になるという利点が得られる。
本変更例においても、図1に示したレベル変換回路の動作は図2を用いて説明したものと同様である。つまり当該レベル変換回路では、電圧源投入時(時刻t1)に、内部回路で生成されたリセット信号RSTSに応じてトランジスタQ6Aがオンになり、ノードN1Aが電圧−VLに初期化される。その結果トランジスタQ4Aがオフになり、当該レベル変換回路の出力信号/OUTSの初期値はHレベル(VH)となる。
このように、レベル変換回路のノードN1Aおよび出力端子OUT(出力信号/OUTS)のレベルを適切に初期化するリセット動作により、電圧源投入時にノードN1Aのレベルが不安定であることに起因する誤動作の問題を解決することができる。
なお、特許文献2の図1の回路において、パワーオンリセット信号を出力するインバータのハイ側電源電圧として電圧VDDを用いてもよく、その場合には、図2に示したようなHレベルが電圧VDDのパワーオンリセット信号(リセット端子RST)を得ることができる。
[変更例2]
先に述べたように、図1のレベル変換回路の抵抗素子R1Aは、ハイ側電源ノードS4から出力端子OUT(ノードN4A)へ流れる電流を制御する電流駆動素子として機能し、同様に抵抗素子R2Aは、ノードN2Aからロー側電源ノードS3へ流れる電流を制御する電流駆動素子として機能する。
図5は、図1の回路図の抵抗素子R1A、R2Aを、それぞれ電流駆動素子I1A,I2A(第1および第2電流駆動素子)の機能ブロックとして置き換えて表した広義の回路図である。電流駆動素子I1A,I2Aとしては、図1の抵抗素子R1A、R2Aとそれぞれ同程度の電流駆動力(電流を流す能力)を有するものであれば、抵抗素子以外の要素を用いて構成してもよい。ここでも電流駆動素子I2Aは、ノードN2Aからロー側電源ノードS3へ流れる電流を制限する電流制限素子として機能する。
例えば図6(a)の如く、ハイ側電源ノードS4と出力端子OUT(ノードN4A)との間に接続する電流駆動素子I1Aとして、抵抗素子R1Aと同程度の電流駆動力を有する定電流源CS1Aを用いてもよい。電流駆動素子I1Aとして定電流源CS1Aを用いた場合、定電流源CS1Aの駆動電流を調整することにより出力信号/OUTSの立ち上がり速度(出力端子OUTの充電速度)を正確に設定することができる。この場合、出力信号/OUTSのLレベルは、定電流源CS1Aが流す電流とトランジスタQ4Aのオン抵抗とに従って決まる。
同様に、ノードN2Aとロー側電源ノードS3との間に接続する電流駆動素子I2Aとして、図6(b)の如く、抵抗素子R2Aと同程度の電流駆動力を有する定電流源CS2Aを用いてもよい。電流駆動素子I2Aとして定電流源CS2Aを用いた場合、定電流源CS2Aの駆動電流を調整することによりノードN1Aの放電速度を正確に設定することができる。また定電流源CS2Aの駆動電流量を充分小さくすれば、ノードN2Aの電圧低下量ΔVH(図2参照)を充分に小さくすることができる。
[変更例3]
本変更例では、電流駆動素子I1A,I2AとしてN型トランジスタを用いる例を示す。即ち、電流駆動素子I1Aとして、図7(a)の如く、ゲートとドレインがハイ側電源ノードS4に接続し、ソースが出力端子OUT(ノードN4A)に接続したトランジスタQ1Aを用いる。即ち当該トランジスタQ1Aはダイオード接続されており、抵抗モードで動作する(オン抵抗が抵抗素子として機能する)。そのオン抵抗は図1の抵抗素子R1Aと同程度に設定される。この場合、出力信号/OUTSのLレベルは、トランジスタQ1A,Q4Aのオン抵抗比により決定される。
同様に電流駆動素子I2Aとして、図7(b)の如く、ゲートとソースがノードN2Aに接続し、ドレインがロー側電源ノードS3に接続したトランジスタQ2Aを用いる。即ち当該トランジスタQ2Aはダイオード接続され、抵抗モードで動作する。トランジスタQ2Aのオン抵抗は図1の抵抗素子R2Aと同程度に設定される。
また電流駆動素子I2Aとしては、図7(c)の如く、ソースがノードN2Aに接続し、ドレインがロー側電源ノードS3に接続したトランジスタQ2Aを用い、そのゲートを基準電圧GNDが供給される基準電源ノードS1に接続させてもよい。この場合もトランジスタQ2Aは、オン抵抗が図1の抵抗素子R2Aと同程度に設定されており、抵抗モードで動作するのに変わりはないが、非飽和領域で動作することになる。なお図7(c)の例においては、トランジスタQ2Aのゲートには当該トランジスタQ2Aがオンになる電圧が供給されていればよいので、基準電圧GNDに代えて、例えば電圧VDDあるいは電圧VHを供給してもよい。
このように電流駆動素子I1A,I2Aを、駆動能力を制限したトランジスタにより構成することにより、小占有面積の電流駆動素子I1A,I2Aを実現することができる。また電流駆動素子I1A,I2Aが、他のトランジスタQ4A,Q5A,Q6Aと同じN型トランジスタで構成されるため、それらを同一プロセスで形成することができ、製造工程数の低減を図ることができる。
以上のように実施の形態1によれば、トランジスタとしてN型トランジスタのみを用いて構成されたレベル変換回路において、リセット動作を小占有面積のリセット回路によって行うことができる。
<実施の形態2>
実施の形態2ではP型トランジスタを用いて構成した本発明に係るレベル変換回路について説明する。P型トランジスタは、ゲートがソースに対しLレベルになると活性状態(オン状態、導通状態)となり、同じくHレベルで非活性状態(オフ状態、非活性状態)となるので、本実施の形態では、信号のLレベルを活性レベル、Hレベルを非活性レベルとして説明する。
図8は、実施の形態2に係るレベル変換回路の構成を示す図である。このレベル変換回路は、Hレベルが電圧VDDでありLレベルが基準電圧GNDである入力信号INSを、Hレベルが電圧VHGでありLレベルが電圧VLWである出力信号/OUTSに変換するものである。電圧VHGは、電圧VDDよりも高いものである。電圧VLWは、基準電圧GNDと同じもの、基準電圧GNDより高いもの、基準電圧GNDより低いもののいずれであってもよいが、出力信号/OUTSの振幅(VHG−VLG)が、入力信号INSの振幅(VDD−GND)よりも大きくなるように設定されている。実使用上では、電圧VLWは、N型トランジスタを用いた場合のロー側電圧レベル(電圧−VL)と同じに設定される。
図8の如く、当該レベル変換回路は、トランジスタQ4B,Q5B,Q6Bと、容量素子C1B,C2Bと、電流駆動素子I1B,I2Bとから構成されている。このレベル変換回路に用いられる上記トランジスタQ4B,Q5B,Q6Bは、全てP型の絶縁ゲート型電界効果トランジスタである。
電流駆動素子I1B,I2Bは、それぞれ実施の形態1の電流駆動素子I1A,I2Aと同様に、所定の電流駆動力を有するものであればよく、例えば抵抗素子、定電流源、抵抗モードで動作するP型トランジスタ等で構成することができる。
電圧VLWが供給されるロー側電源(第2電源)ノードS5と、電圧VLGが供給されるハイ側電源(第1電源)ノードS6との間には、電流駆動素子I1B(第1電流駆動素子)およびトランジスタQ4B(第1トランジスタ)が直列に接続される。本実施の形態では、電流駆動素子I1BおよびトランジスタQ4Bの間の接続ノードN4B(第1出力ノード)が、出力信号/OUTSを出力するための出力端子OUTとなる。即ち、電流駆動素子I1Bはロー側電源ノードS5と出力端子OUT(ノードN4B)との間に接続し、トランジスタQ4Bは出力端子OUTとハイ側電源ノードS6との間に接続する。
容量素子C1B(第1容量素子)は、入力信号INSが入力される入力端子INとトランジスタQ4Bのゲートが接続するノードN1B(第1ノード)との間に接続され、入力端子INとノードN1Bとの間を容量結合している。
トランジスタQ5B,Q6Bは共にノードN1Bとハイ側電源ノードS6の間に接続されるが、トランジスタQ5B(第3トランジスタ)のゲートは出力端子OUT(ノードN4B)に接続され、トランジスタQ6B(第2トランジスタ)のゲートは容量素子C2B(第2容量素子)を介して所定のリセット信号RSTSが入力されるリセット端子RSTに接続される。即ち容量素子C2Bは、トランジスタQ6Bのゲートが接続するノード(ノードN2B)とリセット端子RSTとを容量結合している。電流駆動素子I2B(第2電流駆動素子)は、ノードN2Bとハイ側電源ノードS6との間に接続される。
容量素子C2B、トランジスタQ6Bおよび電流駆動素子I2Bから成る回路は、ノードN1Bおよび出力端子OUTのレベルを初期化するリセット動作を行うリセット回路として機能している。即ち当該リセット回路は、リセット信号RSTSに応じてノードN1BをHレベルにし、トランジスタQ4Bをオフにすることで出力信号/OUTSをLレベル(VLW)に設定する。
図9は、図8に示したレベル変換回路の動作を示す信号波形図である。以下、図9を参照して、図8に示すレベル変換回路の動作について説明する。ここで、レベル変換回路に入力される入力信号INS及びリセット信号RSTSの各々は、電圧VDDのハイ側電圧源により駆動される外部回路(図示せず)によって生成されるものとする。即ち入力信号INS及びリセット信号RSTSは、それぞれHレベルが電圧VDD、Lレベルが基準電圧GNDの信号である。またリセット信号RSTSは、各電圧源の投入直後の一定期間活性化される(Lレベルになる)パワーオンリセット信号である。
時刻t10は電圧VHG,VLW,VDDの電圧源が投入された直後の初期状態であり、このときの入力信号INSおよびリセット信号RSTSは、共にHレベル(VDD)であるとする。また、ノードN1Bの初期状態のレベルとして、Lレベル(電圧VXL)を想定する。よって時刻t10ではトランジスタQ4Bがオンしており、出力端子OUT(出力信号/OUTS)はHレベルになる。なお、このときの出力信号/OUTSのHレベルの電圧はVHG+ΔVH1となる。電圧ΔVH1は、電流駆動素子I1Bを流れる電流とトランジスタQ4Bのオン抵抗により定まる出力オフセット電圧である。
出力端子OUTがHレベルであるので、トランジスタQ5Bはオフしている。またノードN2Bは電流駆動素子I2Bを通して充電されてHレベル(VHG)になるため、トランジスタQ6Bもオフになっている。
そして時刻t11で、リセット信号RSTSがHレベル(VDD)からLレベル(GND)に変化すると、この電圧変化が容量素子C2Bを介してトランジスタQ6Bのゲート(ノードN2B)に伝達される。ノードN2Bには、トランジスタQ6Bのゲート容量や配線容量等を含む寄生容量が存在しており、当該寄生容量はこのときのノードN2Bの電圧変化を抑制するように働く。本実施の形態では、容量素子C2Bの容量値C2は、その寄生容量に対して充分大きく設定されており、時刻t11におけるノードN2Bの電圧変化は、リセット信号RSTSの電圧変化と同じくVDDであるとする。つまり時刻t11では、ノードN2Bの電圧は、VHGからVDDだけ低下してVHG−VDDとなる。
このようにノードN2Bの電圧が下降すると、トランジスタQ6Bのゲート・ソース間電圧がVDDとなる。するとトランジスタQ6Bがオンし(トランジスタQ6Bのしきい値電圧は電圧VDDよりも充分小さく設定されている)、ノードN1BがHレベルに初期化される。応じてトランジスタQ4Bがオフになり、出力端子OUTは電流駆動素子I1Bを介してロー側電源ノードS5へ放電され、出力信号/OUTSの初期値はLレベル(VHG−VLW)になる。
このように本実施の形態のレベル変換回路では、電圧源が投入された直後にノードN1BをHレベルに、出力信号/OUTSをLレベルに、それぞれ初期化することができるため、電圧源投入時にノードN1Bのレベルが不安定であることに起因する誤動作は防止される。
また出力信号/OUTSがLレベルになると、トランジスタQ5Bはオンになり、トランジスタQ6Bと共にノードN1Bを低インピーダンスのHレベルにする。
なお、時刻t11でノードN2Bの電圧レベルがVHGから下降すると、ノードN2Bは電流駆動素子I2Bを通して充電されることとなるが、電流駆動素子I2Bと容量素子C2Bにより決定される時定数がリセット信号RSTSの活性期間(Lレベルになる期間)よりも充分に大きく設定されていれば、ノードN2Bの電圧レベルはVHG−VDDからその時定数に従って僅かずつ上昇する。
時刻t12で、リセット信号RSTSがLレベル(GND)からHレベル(VDD)に変化すると、この電圧変化が容量素子C2Bを介してノードN2Bに伝達され、ノードN2Bの電圧レベルはVDDだけ上昇する。図9に示すように、時刻t12におけるノードN2Bの電圧レベルが時刻t11から電圧ΔVLだけ上昇しているとすると、ノードN2Bの電圧レベルはその分だけVHGよりも高くなり、VHG+ΔVLのHレベルとなる。これによりトランジスタQ6Bがオフになるが、トランジスタQ5Bはオンしているので引き続きノードN1Bは低インピーダンスのHレベル(VHG)である。
時刻t12以降、ノードN2Bのレベルは、電流駆動素子I2Bと容量素子C2Bにより決定される時定数に従い僅かずつ電圧VLGに向かって下降する。
そして時刻t13において、入力信号INSが、Hレベル(VDD)からLレベル(GND)に変化すると、この電圧変化が、容量素子C1Bを介してノードN1Bに伝達される。ノードN1Bには、トランジスタQ4Bのゲート容量や配線容量等の寄生容量が存在し、それがノードN1Bの電圧変化を抑制するように働く。しかしここでは当該寄生容量に対して容量素子C1Bの容量値C1が充分大きく設定されており、ノードN1Bの電圧変化は入力信号INSの電圧変化と同じくVDDであるとする。つまりノードN1Bの電圧は、VHGからVDDだけ下降してVHG−VDDとなる。
このようにノードN1Bの電圧が低下すると、トランジスタQ4Bのゲート・ソース間電圧がVDDとなる。するとトランジスタQ4Bがオンし(トランジスタQ4Bのしきい値電圧は電圧VDDよりも充分小さく設定されている)、出力端子OUT(出力信号/OUTS)の電圧レベルはVHG−ΔVH2まで上昇してHレベルになる。電圧ΔVH2は、電流駆動素子I1Bを流れる電流とトランジスタQ4Bのオン抵抗により決定される出力オフセット電圧である。
時刻t11での出力オフセット電圧ΔVH1と、時刻t13での出力オフセット電圧ΔVH2との差は、トランジスタQ4Bのゲート(ノードN1B)の電圧レベルの違いによるものである。通常はVXL≦VDDとなるので、ΔVH1≧ΔVH2の関係になる。
時刻t14において、入力信号INSがLレベル(GND)からHレベル(VDD)に上昇すると、この電圧変化が、容量素子C1Bを介してノードN1Bに伝達され、ノードN1Bの電圧レベルはVDDだけ上昇する。これによりトランジスタQ4Bがオフとなり、出力端子OUTが電流駆動素子I1Bにより放電され、出力信号/OUTSは再びLレベル(VLW)になる。
以降は、入力信号INSがLレベル(GND)になる毎に、上記の時刻t13〜時刻t14の動作が繰り返し行われる。
本実施の形態のレベル変換回路は以上の動作により、電圧VDDおよびGNDの間で変化する入力信号INSを、電圧VHG−ΔVH2と電圧VLWの間で変化する出力信号/OUTSに変換することができる。特に出力信号/OUTSが、当該レベル変換回路の次段の回路の入力論理しきい値を跨ぐように、充分にハイ側およびロー側に変化すれば、当該レベル変換回路をハイレベル電圧のレベル変換に利用することができる。
本実施の形態に係るレベル変換回路では、出力信号/OUTSをHレベルにするためのトランジスタQ4Bのゲート電圧を、容量素子C1Bを介する容量結合を用いて入力信号INSに従って変化させている。この構成によれば、トランジスタとしてP型トランジスタのみを用いて、入力信号INSのHレベル電圧(VDD)よりも高いHレベル電圧(VH)を有する出力信号/OUTSを生成することができる。また実施の形態1と同様に、ノードN1Bおよび出力信号/OUTSの初期値を設定するリセット動作を小占有面積のリセット回路によって行うことができる。
<実施の形態3>
図5に示した実施の形態1のレベル変換回路においては、入力信号INSのHレベルに応じて出力端子OUT(ノードN4A)がLレベルになっているとき、トランジスタQ4Aをオンに維持するためにノードN1AはHレベルになっている。このときトランジスタQ5A,Q6Aはオフ状態であり、ノードN1Aは高インピーダンス状態である。その間、ノードN1Aの電荷はトランジスタQ5A,Q6Aのドレイン・ソース間のリーク電流(オフリーク電流)により徐々に放電される。
そのため入力信号INSのHレベルの期間(図2の時刻t3と時刻t4の期間)が長くなると、ノードN1Aのレベルが、電流駆動素子I1AとトランジスタQ4Aとから成るインバータ回路(電流駆動素子I1Aが負荷素子、トランジスタQ4Aがドライブ素子となる)のしきい値電圧よりも低下することが考えられる。そうなると出力レベルが不要に反転してHレベルになるという誤動作が起こる。この現象は、図2の出力オフセット電圧ΔVL2が大きいほど、トランジスタQ5Aのオフリーク電流が大きくなるため、より顕著になる。
図10は、本発明の実施の形態3に係るレベル変換回路の構成を示す図である。図10のレベル変換回路は、図5の回路に、トランジスタQ5Aのリーク電流を抑制するためのプッシュプル回路1Aを付加したものである。
図10の如く、プッシュプル回路1Aは、ハイ側電源ノードS4Dとロー側電源ノードS3との間に直列に接続したN型のトランジスタQ8A,Q9Aから成っており、トランジスタQ8A,Q9A間の接続ノード(ノードN5A)が当該プッシュプル回路1Aの出力ノードとなる。トランジスタQ5AのゲートはノードN5Aに接続される。ノードN5Aとハイ側電源ノードS4Dとの間に接続するトランジスタQ8A(第5トランジスタ)のゲートは、ノードN4A(出力端子OUT)に接続される。ノードN5Aとロー側電源ノードS3との間に接続するトランジスタQ9A(第4トランジスタ)のゲートは、ノードN1Aに接続される。
なお、ハイ側電源ノードS4Dに供給される電圧VHAは、トランジスタQ5Aのゲートに供給されたときにそれをオンすることが可能な電圧であればよく、例えば電圧VH、VDDあるいは基準電圧GND等を用いることができる。
図10のレベル変換回路の動作は、トランジスタQ5Aが出力信号/OUTSではなく、プッシュプル回路1Aの出力信号(ノードN5Aの電圧信号)によって駆動される点を除き、基本的に図5の回路の動作(図2)と同じであるので詳細な説明は省略し、ここではプッシュプル回路1AとトランジスタQ5Aの動作を説明する。
上記のように、電流駆動素子I1AとトランジスタQ4Aは、インバータ回路を構成しているため、ノードN1Aと出力端子OUT(ノードN4A)は互いに逆のレベルになる。ノードN1AがHレベルのときは、トランジスタQ4Aがオンするので出力端子OUTは電圧−VL+ΔVL2のLレベルになる。この場合、プッシュプル回路1AではトランジスタQ8Aがオフ、トランジスタQ9Aがオンになる。ノードN5AにはトランジスタQ8Aから電流が流れ込まないので、ノードN5Aは電圧−VLのLレベルになる。つまり、トランジスタQ5Aがオフのときのゲート電圧は、図5の場合に比べて、オフセット電圧ΔVL2だけ小さくなり、オフリーク電流を低減することができる。
またノードN1AがLレベルのときは、トランジスタQ4Aがオフし、出力端子OUTは電圧VHのHレベルになる。この場合プッシュプル回路1Aでは、トランジスタQ8Aがオン、トランジスタQ9Aがオフになる。よってノードN5Aは電圧VHAのHレベルになり、トランジスタQ5Aがオンし、ノードN1Aを低インピーダンスのLレベルにする。
このように実施の形態3のレベル変換回路によれば、トランジスタQ5Aがオフの間にそのゲートに加わるオフセット電圧(図2のΔVL2)を無くすことができる。従って、トランジスタQ5Aのオフリーク電流を低減でき、ノードN1AのHレベルを長期間維持できるので、パルス幅の広い入力信号INSに対してレベル変換を行う場合の誤動作を防止することができる。またプッシュプル回路1AはN型トランジスタのみにより構成されているので、実施の形態1の場合と同様に、レベル変換回路を構成するトランジスタの導電型はN型のみであり、製造プロセスの簡略化およびコストの削減に寄与できる。
<実施の形態4>
実施の形態1のレベル変換回路において入力信号INSの活性期間が長くなったときに生じる問題は、実施の形態2のレベル変換回路(図8)においても同様に生じる。
即ち、図8に示した実施の形態2のレベル変換回路においては、入力信号INSのLレベルに応じて、出力端子OUT(ノードN4B)がHレベルになっているとき、トランジスタQ4Bをオンに維持するためにノードN1BはLレベルになっている。このときトランジスタQ5B,Q6Bはオフ状態であり、ノードN1Bは高インピーダンス状態である。その間、ノードN1BはトランジスタQ5B,Q6Bのドレイン・ソース間のオフリーク電流によって徐々に充電される。
よって入力信号INSのLレベルの期間(図9の時刻t13と時刻t14の間隔)が長くなると、ハイ側電源ノードS6とノードN1Bとの間の電圧差が、電流駆動素子I1BとトランジスタQ4Bとで構成されるインバータ回路(電流駆動素子I1Bが負荷素子、トランジスタQ4Bがドライブ素子となる)のしきい値電圧より小さくなることが考えられる。そうなると出力レベルが不要に反転してLレベルになるという誤動作が起こる。この現象は、図2の出力オフセット電圧ΔVH2が大きいほど、トランジスタQ5Bのオフリーク電流が大きくなるため、より顕著になる。
図11は、本発明の実施の形態4に係るレベル変換回路の構成を示す図である。図11のレベル変換回路は、図8の回路に、トランジスタQ5Bのリーク電流を抑制するためのプッシュプル回路1Bを付加したものである。
図11の如く、プッシュプル回路1Bは、ロー側電源ノードS5Dとハイ側電源ノードS6との間に直列に接続したP型のトランジスタQ8B,Q9Bから成っており、トランジスタQ8B,Q9B間の接続ノードN5Bが当該プッシュプル回路1Bの出力ノードとなる。トランジスタQ5BのゲートはノードN5Bに接続される。ノードN5Bとロー側電源ノードS5Dとの間に接続するトランジスタQ8B(第5トランジスタ)のゲートは、ノードN4B(出力端子OUT)に接続される。ノードN5Bとハイ側電源ノードS6との間に接続するトランジスタQ9B(第4トランジスタ)のゲートは、ノードN1Bに接続される。
なお、ロー側電源ノードS5Dに供給される電圧VLAは、トランジスタQ5Bのゲートに供給されたときにそれをオンすることが可能な電圧であればよく、例えば電圧VDD、VLWあるいは基準電圧GND等を用いることができる。
図11のレベル変換回路の動作は、トランジスタQ5Bが出力信号/OUTSではなく、プッシュプル回路1Bの出力信号(ノードN5Bの電圧信号)によって駆動される点を除き、基本的に図8の回路の動作(図9)と同じであるので詳細な説明は省略し、ここではプッシュプル回路1BとトランジスタQ5Bの動作を説明する。
上記のように、電流駆動素子I1BとトランジスタQ4Bは、インバータ回路を構成しているため、ノードN1Bと出力端子OUT(ノードN4B)は互いに逆のレベルになる。ノードN1BがLレベルのとき、トランジスタQ4Bがオンになり出力端子OUTは電圧VHG−ΔVH2のHレベルになる。この場合、プッシュプル回路1BではトランジスタQ8Bがオフ、トランジスタQ9Bがオンになる。このときトランジスタQ8Bには電流は流れないので、ノードN5Bは電圧VHGのHレベルになる。つまり、トランジスタQ5Bがオフのときのゲート電圧は、図8の場合に比べて、オフセット電圧ΔVH2だけ高くなり、オフリーク電流を低減することができる。
またノードN1BがHレベルのときは、トランジスタQ4Bがオフし、出力端子OUTは電圧VLWのLレベルになる。この場合、プッシュプル回路1AではトランジスタQ8Bがオン、トランジスタQ9Bがオフになる。よってノードN5Bは電圧VLAのLレベルになり、トランジスタQ5Bがオンし、ノードN1Bを低インピーダンスのHレベルにする。
このように実施の形態4のレベル変換回路によれば、トランジスタQ5Bがオフの間にそのゲートに加わるオフセット電圧(図9のΔVH2)をなくすことができる。従って、トランジスタQ5Bのオフリーク電流を低減でき、ノードN1BのLレベルを長期間維持できるので、パルス幅の広い入力信号INSに対してレベル変換を行う場合の誤動作を防止することができる。プッシュプル回路1Bは、またプッシュプル回路1BはP型トランジスタのみにより構成されているので、実施の形態2の場合と同様に、レベル変換回路を構成するトランジスタの導電型はP型のみであり、製造プロセスの簡略化およびコストの削減に寄与できる。
<実施の形態5>
図12は、本発明の実施の形態5に係るレベル変換回路の構成を示す図である。当該レベル変換回路は、図5の回路に対し、所定の電圧VHDが供給されるハイ側電源(第3電源)ノードS7とノードN1Aとの間に接続する電流駆動素子I3A(第3電流駆動素子)が設けられたものである。
図5のトランジスタQ5A,Q6Aのドレイン・ソース間にリーク電流が生じる場合、入力信号INSのパルス幅(図2の時刻t3と時刻t4との間隔)が長くなったときにノードN1Aの電圧レベルが下がり、電流駆動素子I1AとトランジスタQ4Aで構成されるインバータ回路が誤動作しやすくなることは、実施の形態3で説明したとおりである。本実施の形態のレベル変換回路においては、電流駆動素子I3AがトランジスタQ5A,Q6Aのリーク電流を補償するようにノードN1Aに電荷を供給し、それによってノードN1Aのレベル低下を防止して、上記誤動作の問題を解決している。
図12のレベル変換回路の基本的な動作は、図5の回路の動作(図2)と同じであるので詳細な説明は省略するが、当該レベル変換回路では、入力信号INSがHレベルになってトランジスタQ5A,Q6Aがオフになると、ノードN1Aの電圧レベルはVHDに近づいていく。電圧VHDが高過ぎると、次に入力信号INSがLレベルに変化したときノードN1Aの電圧レベルがLレベルに戻らず、電流駆動素子I1AとトランジスタQ4Aから成るインバータ回路の出力を反転させることができないため、電圧VHDは以下に説明する条件を満たすように設定される。
即ち電圧VHDの値は、ノードN1Aの電圧がVHDの状態において入力信号INSがHレベルからLレベルに変化したときに、当該ノードN1Aのレベルが電流駆動素子I1AとトランジスタQ4Aから成るインバータのしきい値電圧レベルを下回るように設定される必要がある。図12の回路において、電流駆動素子I1AとトランジスタQ4Aから成るインバータ回路のしきい値電圧をVTN、入力端子INSの振幅をVDDとし、ノードN1Aの寄生容量が無視できるとすると、次の式(1)が満たされなければならない。
VHD−VDD<VTN−VL …(1)
この式(1)を変形して、
VHD<VDD+VTN−VL …(2)
とできる。
つまり電圧VHDは、ロー側電源ノードS3(−VL)を基準としたときの、電流駆動素子I1AとトランジスタQ4Aとから成るインバータ回路のしきい値電圧と入力信号INSの振幅との和(VTN+VDD)よりも低く設定される必要がある。
それと共に、電圧VHDは、ノードN1Aに与えられたときに電流駆動素子I1AとトランジスタQ4Aから成るインバータ回路の出力を非活性(Lレベル)に維持できるだけのレベルである必要がある。つまり、電圧VHDは次の式(3)も満たす必要がある。
VHD>VTN−VL …(3)
つまり電圧VHDは、ロー側電源ノードS3を基準としたときの電流駆動素子I1AとトランジスタQ4Aとから成るインバータ回路のしきい値電圧よりも高く設定される必要がある。上記の式(2),(3)をまとめると、電圧VHDが満たすべき条件は、次の式(4)となる。
VTN−VL<VHD<VDD+VTN−VL …(4)
なお、トランジスタQ5A,Q6Aのドレイン・ソース間のリーク電流は微小であるため電流駆動素子I3Aは電流駆動力の微小なものでよい。逆に電流駆動素子I3Aの電流駆動力が必要以上に大きいと、トランジスタQ5AあるいはトランジスタQ6Aがオンしたときに、ノードN1AのLレベルの電圧が高くなるため動作マージンの小さくなる問題や、消費電力の増大といった問題が生じる。従って、電流駆動素子I3Aの電流駆動力は、トランジスタQ5A,Q6Aのリーク電流を補償できる範囲で、小さいことが望ましい。つまり電流駆動素子I3Aは、ハイ側電源ノードS7からノードN1Aに流れる電流を制限する電流制限素子である。
以下、図12に示した電流駆動素子I3Aの変更例としての具体的な構成を示す。
[変更例1]
電流駆動素子I3Aは、図13(a)のように、抵抗素子R3Aとすることができる。同図において、抵抗素子R3AはトランジスタQ5A,Q5Bのリーク電流を補償できる程度の電流駆動力を有するものであり、電源VHDとしては上記(4)式を満たす電圧が供給される。
[変更例2]
また電流駆動素子I3Aは、図13(b)のように、定電流源CS3Aにより構成することもできる。同図において、定電流源CS3AはトランジスタQ5A,Q5Bのリーク電流を補償できる程度の電流駆動力を有するものであり、電源VHDとしては上記(4)式を満たす電圧が供給される。
[変更例3]
さらに電流駆動素子I3Aは、図13(c)のように、抵抗モードで動作する(オン抵抗が抵抗素子として機能する)N型のトランジスタQ3Aを用いて構成することもできる。同図において、トランジスタQ3AはトランジスタQ5A,Q5Bのリーク電流を補償できる程度の電流駆動力を有するものであり、トランジスタQ3Aのドレインに供給される電源VHDとしては上記(4)式を満たす電圧が供給される。またトランジスタQ3Aのゲートは、所定の電圧VHDDが供給されるハイ側電源ノードS7Dに接続される。
電圧VHDDは、トランジスタQ3Aを非飽和領域で動作するように、VHD+Vthnよりも大きい電圧(VthnはトランジスタQ3Aのしきい値電圧)に設定される。そうすることにより、トランジスタQ3AはノードN1Aを電圧VHDのレベルにまで上昇させることができる。
このように電流駆動素子I3Aを、駆動能力を制限したトランジスタにより構成することにより、小占有面積の電流駆動素子I3Aを実現することができる。また電流駆動素子I3Aが、他のトランジスタQ4A,Q5A,Q6Aと同じN型トランジスタで構成されるため、それらを同一プロセスで形成することができ、製造工程数の低減を図ることができる。
[変更例4]
ここでは図13(c)に対する実用的な例を示す。−VL=−VDDの場合には、電圧VHDの満たすべき条件は、式(2)からVHD<VTNとなる。この場合、当該条件を満たす電圧VHDとしては基準電圧GNDを用いることができる。つまり図13(d)のように、トランジスタQ3Aのドレインは、基準電圧GNDが供給される基準電源ノードS1に接続させることができる。
またトランジスタQ3Aを非飽和領域で動作させるためにそのゲートに供給する電圧としては、電圧VDDあるいは電圧VHを用いることができる。つまりトランジスタQ3Aのゲートは、電圧VDDが供給される電源ノードS2、あるいは電圧VHが供給されるハイ側電源ノードS4に接続させればよい。
<実施の形態6>
図14は、本発明の実施の形態6に係るレベル変換回路の構成を示す図である。当該レベル変換回路は、図8の回路に対し、所定の電圧VLDが供給されるロー側電源(第3電源)ノードS8とノードN1Bとの間に接続する電流駆動素子I3B(第3電流駆動素子)が設けられたものである。
図8のトランジスタQ5B,Q6Bのドレイン・ソース間にリーク電流が生じる場合、入力信号INSのパルス幅(図9の時刻t13と時刻t14との間隔)が長くなったときにノードN1Bの電圧レベルが上昇し、電流駆動素子I1BとトランジスタQ4Bで構成されるインバータ回路が誤動作しやすくなることは実施の形態4で説明したとおりである。本実施の形態のレベル変換回路では、電流駆動素子I3BはトランジスタQ5B,Q6Bのリーク電流を補償するようにノードN1Bから電荷を引き抜き、それによってノードN1Bのレベル上昇を防止して、上記誤動作の問題を解決している。
図14のレベル変換回路の基本的な動作は、図8の回路の動作(図9)と同じであるので詳細な説明は省略するが、当該レベル変換回路では、入力信号INSがLレベルになってトランジスタQ5B,Q6Bがオフになると、ノードN1Bの電圧レベルはVLDに近づいていく。電圧VLDが低過ぎると、次に入力信号INSがHレベルに変化したときノードN1Bの電圧レベルがHレベルに戻らず、電流駆動素子I1BとトランジスタQ4Bから成るインバータ回路の出力を反転させることができないので、電圧VLDは以下に説明する条件を満たすように設定される。
即ち電圧VLDの値は、ノードN1Bの電圧がVLDの状態において入力信号INSがLレベルからHレベルに変化したときに、当該ノードN1Bのレベルが電流駆動素子I1BとトランジスタQ4Bから成るインバータのしきい値電圧レベルを上回るように、設定される必要がある。図14の回路において、電流駆動素子I1BとトランジスタQ4Bから成るインバータ回路のしきい値電圧の絶対値をVTP、入力端子INSの振幅をVDDとし、ノードN1Bの寄生容量が無視できるとすると、次の式(5)が満たされなければならない。
VLD+VDD>VHG−VTP …(5)
この式(5)を変形して、
VLD>VHG−VTP−VDD …(6)
VLD>VHG−(VTP+VDD) …(7)
とできる。
つまり電圧VLDは、ハイ側電源ノードS6(VHG)を基準としたときの、電流駆動素子I1BとトランジスタQ4Bとから成るインバータ回路のしきい値電圧と入力信号INSの振幅との和(VTP+VDD)よりも低く設定される必要がある。
それと共に、電圧VLDは、ノードN1Bに与えられたときに電流駆動素子I1BとトランジスタQ4Bから成るインバータ回路の出力を非活性(Hレベル)に維持できるだけのレベルである必要がある。つまり、電圧VLDは次の式(8)も満たす必要がある。
VLD<VHG−VTP …(8)
つまり電圧VLDは、ハイ側電源ノードS6を基準としたときの電流駆動素子I1BとトランジスタQ4Bとから成るインバータ回路のしきい値電圧よりも低く設定される必要がある。上記の式(6),(8)をまとめると、電圧VLDが満たすべき条件は、次の式(9)となる。
VHG−(VTP+VDD)<VLD<VHG−VTP …(9)
なお、トランジスタQ5B,Q6Bのドレイン・ソース間のリーク電流は微小であるため電流駆動素子I3Bは電流駆動力の微小なものでよい。逆に電流駆動素子I3Bの電流駆動力が必要以上に大きいと、トランジスタQ5BあるいはトランジスタQ6Bがオンしたときに、ノードN1BのHレベルの電圧が低くなるため動作マージンの小さくなる問題や、消費電力の増大といった問題が生じる。従って、電流駆動素子I3Bの電流駆動力は、トランジスタQ5B,Q6Bのリーク電流を補償できる範囲で、小さいことが望ましい。つまり電流駆動素子I3Aは、ハイ側電源ノードS7からノードN1Aに流れる電流を制限する電流制限素子である。
以下、図14に示した電流駆動素子I3Bの変更例としての具体的な構成を示す。
[変更例1]
電流駆動素子I3Bは、図15(a)のように、抵抗素子R3Bとすることができる。同図において、抵抗素子R3BはトランジスタQ5B,Q5Bのリーク電流を補償できる程度の電流駆動力を有するものであり、電源VLDとしては上記(9)式を満たす電圧が供給される。
[変更例2]
また電流駆動素子I3Bは、図15(b)のように、定電流源CS3Bにより構成することもできる。同図において、定電流源CS3BはトランジスタQ5B,Q5Bのリーク電流を補償できる程度の電流駆動力を有するものであり、電源VLDとしては上記(9)式を満たす電圧が供給される。
[変更例3]
さらに電流駆動素子I3Bは、図15(c)のように、抵抗モードで動作する(オン抵抗が抵抗素子として機能する)P型のトランジスタQ3Bを用いて構成することもできる。同図において、トランジスタQ3BはトランジスタQ5B,Q5Bのリーク電流を補償できる程度の電流駆動力を有するものであり、トランジスタQ3Bのドレインに供給される電源VLDとしては上記(9)式を満たす電圧が供給される。またトランジスタQ3Bのゲートは、所定の電圧VLDDが供給されるロー側電源ノードS8Dに接続される。
電圧VLDDは、トランジスタQ3Bを非飽和領域で動作するように、VLD−Vthpよりも小さい電圧(VthpはトランジスタQ3Bのしきい値電圧)に設定される。そうすることにより、トランジスタQ3BはノードN1Bを電圧VLDのレベルにまで下降させることができる。
このように電流駆動素子I3Bを、駆動能力を制限したトランジスタにより構成することにより、小占有面積の電流駆動素子I3Bを実現することができる。また電流駆動素子I3Bが、他のトランジスタQ4B,Q5B,Q6Bと同じP型トランジスタで構成されるため、それらを同一プロセスで形成することができ、製造工程数の低減を図ることができる。
[変更例4]
ここでは図15(c)の実用的な例を示す。VHG=2・VDDの場合には、電圧VLDの満たすべき条件は、式(7)からVLD>VDD−VTPとなる。この場合、当該条件を満たす電圧VLDとしては電圧VDDを用いることができる。つまり図15(d)のように、トランジスタQ3Bのドレインは、電圧VDDが供給される電源ノードS2に接続させることができる。
またトランジスタQ3Bを非飽和領域で動作させるためにそのゲートに供給する電圧としては、基準電圧GNDあるいは電圧VLWを用いることができる。つまりトランジスタQ3Bのゲートは、基準電圧GNDが供給される基準電源ノードS1、あるいは電圧VLWが供給されるロー側電源ノードS5に接続させればよい。
<実施の形態7>
図16は、本発明の実施の形態7に係るレベル変換回路の構成を示す図である。当該レベル変換回路は、図12の回路に対し、電流駆動素子I1Aとしてブートストラップ型負荷回路20Aが設けられたものである。
ブートストラップ型負荷回路20Aは、N型のトランジスタQ1A,Q7Aと、容量素子C3Aとから成っている。トランジスタQ1A(第6トランジスタ)は、電圧VHが供給されるハイ側電源ノードS4とノードN4A(出力端子OUT)との間に接続する。トランジスタQ7A(第7トランジスタ)は、ゲートおよびドレインがハイ側電源ノードS4に接続され、ソースはトランジスタQ1Aのゲートが接続するノードN3A(第3ノード)に接続される(即ちトランジスタQ7Aはダイオード接続されている)。容量素子C3A(第3容量素子)は、ノードN4A(出力端子OUT)とノードN3Aの間に接続される。その他の構成は図12と同様である。
図16のレベル変換回路の動作は、基本的に図5の回路の動作(図2)と同じであるので詳細な説明は省略し、ここではブートストラップ型負荷回路20Aに関係する動作を説明する。図17は、本実施の形態のレベル変換回路の動作を示す信号波形図であり、入力信号INSの活性期間(図2の時刻t3〜時刻t4に対応)の前後における、入力端子IN、出力端子OUT(ノードN4A)およびノードN3Aの電圧波形を示している。
図16のレベル変換回路において、時刻t3に入力信号INSがLレベル(GND)からHレベル(VDD)になると、ノードN1AはHレベル(VDD−VL)になるので、トランジスタQ4Aはオンになり、出力端子OUT(出力信号/OUTS)は電圧−VLのLレベルとなる。つまりトランジスタQ1Aのソースが電圧−VLになる。
出力端子OUTが電圧−VLに低下すると、容量素子C3Aを介する結合により、ノードN3Aの電圧も低下する。このときトランジスタQ7Aはオン状態であるのでノードN3Aは電圧VH−Vthnになる(VthnはトランジスタQ7Aのしきい値電圧)。
従って、トランジスタQ1Aのゲート・ソース間電圧は、VH−Vthn−(−VL)となる。通常、この値はトランジスタQ1Aのしきい値電圧よりも大きいため、トランジスタQ1Aはオン状態となり、出力端子OUT(出力信号/OUTS)は、トランジスタQ1A,Q4Aの電流駆動力(オン抵抗)によって決まる電圧レベルとなる。トランジスタQ1Aのオン抵抗はトランジスタQ4Aのオン抵抗よりも充分に大きく設定されており、出力信号/OUTSは充分に−VLに近い電圧のLレベルになる。
そして時刻t4で、入力信号INSがHレベル(VDD)からLレベル(GND)に変化すると、ノードN1AはLレベルになり、トランジスタQ4Aはオフになる。すると出力端子OUTは、トランジスタQ1Aを通して充電されて、その電圧レベルが上昇する。
この出力端子OUTの電圧上昇は、容量素子C3Aを介してノードN3Aへ伝達される。このときノードN3Aの電圧がVH−Vthnを超え、トランジスタQ7Aはオフになり、ノードN3Aはフローティング状態となる。するとノードN3Aの電圧は、出力端子OUTの電圧上昇に従ってさらに上昇する。
その結果、ノードN3Aは出力信号/OUTSの振幅分だけ昇圧され、当該ノードN3Aの電圧はVH+Vthnよりも高くなり、トランジスタQ1Aは非飽和領域で動作するようになる。即ちトランジスタQ1Aは、出力端子OUT(出力信号/OUTS)の電圧をVHにまで上昇させる。
このように図16のレベル変換回路によれば、容量素子C3Aのブートストラップ作用によって、トランジスタQ1Aは高速且つ充分に非飽和状態でオンし、出力端子OUTを高速に充電することができるようになる。よって抵抗素子などの電流駆動素子I1Aを用いた図12の回路に比べて、出力信号/OUTSの立ち上がり速度が速くなる。
また、出力信号/OUTSがHレベルからLレベルに変化するとき(時刻t4)、その時点ではトランジスタQ7Aは非導通状態であるため、容量素子C3Aを介する結合により、ノードN3Aの電圧は高速に低下してVH−Vthnになる。その結果トランジスタQ1Aは、電流駆動力は充分小さくなる(オン抵抗が充分大きくなる)。よって出力端子OUTは、トランジスタQ4Aを介して高速に放電されてLレベルになる。
つまり本実施の形態のレベル変換回路によれば、出力信号/OUTSの立ち上がり及び立ち下がり速度を早くすることができるので、動作の高速化を図ることができる。
[変更例]
ここでは、実施の形態7の技術をP型トランジスタを用いて構成したレベル変換回路に適用した変更例を示す。
図18は、本変更例に係るレベル変換回路の構成を示す図である。当該レベル変換回路は、図14の回路に対し、電流駆動素子I1Bとしてブートストラップ型負荷回路20Bが設けられたものである。
ブートストラップ型負荷回路20Bは、P型のトランジスタQ1B,Q7Bと、容量素子C3Bとから成っている。トランジスタQ1B(第6トランジスタ)は、電圧VLWが供給されるロー側電源ノードS5とノードN4B(出力端子OUT)との間に接続する。トランジスタQ7B(第7トランジスタ)は、ゲートおよびドレインがロー側電源ノードS5に接続され、ソースはトランジスタQ1Bのゲートが接続するノードN3B(第3ノード)に接続される。容量素子C3B(第3容量素子)は、ノードN4B(出力端子OUT)とノードN3Bの間に接続される。その他の構成は図14と同様である。
図18のレベル変換回路の動作は、基本的に図8の回路の動作(図9)と同じであるので詳細な説明は省略し、ここではブートストラップ型負荷回路20Bに関係する動作を説明する。図19は、本変更例のレベル変換回路の動作を示す信号波形図であり、入力信号INSの活性期間(図9の時刻t13〜時刻t14に対応)の前後における、入力端子IN、出力端子OUT(ノードN4A)およびノードN3Bの電圧波形を示している。
図18のレベル変換回路において、時刻t13に入力信号INSがHレベル(VDD)からLレベル(GND)になると、ノードN1BはLレベル(VHG−VDD)になるので、トランジスタQ4Bはオンになり、出力端子OUT(出力信号/OUTS)は電圧VHGのHレベルとなる。つまりトランジスタQ1Bのソースが電圧VHGになる。
出力端子OUTが電圧VHGに上昇すると、容量素子C3Bを介する結合により、ノードN3Bの電圧も上昇する。このときトランジスタQ7Bはオン状態であるのでノードN3Bは電圧VLW+Vthpになる(VthpはトランジスタQ7Bのしきい値電圧)。
従って、トランジスタQ1Bのゲート・ソース間電圧は、VHG−(VLW+Vthp)となる。通常、この値はトランジスタQ1Bのしきい値電圧よりも大きいため、トランジスタQ1Bはオン状態となり、出力端子OUT(出力信号/OUTS)は、トランジスタQ1B,Q4Bの電流駆動力(オン抵抗)によって決まる電圧レベルとなる。トランジスタQ1Bのオン抵抗はトランジスタQ4Bのオン抵抗よりも充分に大きく設定されており、出力信号/OUTSは充分にVHGに近い電圧のHレベルになる。
そして時刻t14で、入力信号INSがLレベル(GND)からHレベル(VDD)に変化すると、ノードN1BはHレベルになり、トランジスタQ4Bはオフになる。すると出力端子OUTは、トランジスタQ1Bを通して放電されて、その電圧レベルが低下する。
この出力端子OUTの電圧低下は、容量素子C3Bを介してノードN3Bへ伝達される。このときノードN3Bの電圧がVLW+Vthpよりも下がり、トランジスタQ7Bはオフになり、ノードN3Bはフローティング状態となる。するとノードN3Bの電圧は、出力端子OUTの電圧低下に従ってさらに下降する。
その結果、ノードN3Bは出力信号/OUTSの振幅分だけ電圧が下がり、当該ノードN3Bの電圧がVLW−Vthpよりも低くなり、トランジスタQ1Bは非飽和領域で動作するようになる。即ちトランジスタQ1Bは、出力端子OUT(出力信号/OUTS)の電圧をVLWにまで低下させる。
このように図18のレベル変換回路によれば、容量素子C3Bのブートストラップ作用によって、トランジスタQ1Bは高速且つ充分に非飽和状態でオンし、出力端子OUTを高速に放電することができるようになる。よって抵抗素子などの電流駆動素子I1Bを用いた図14の回路に比べて、出力信号/OUTSの立ち上がり速度が速くなる。
また、出力信号/OUTSがLレベルからHレベルに変化するとき(時刻t14)、その時点ではトランジスタQ7Bは非導通状態であるため、容量素子C3Bを介する結合により、ノードN3Bの電圧は高速に上昇してVLW+Vthpになる。その結果トランジスタQ1Bは、電流駆動力は充分小さくなる(オン抵抗が充分大きくなる)。よって出力端子OUTは、トランジスタQ4Bを介して高速に充電されてHレベルになる。
つまり本変更例のレベル変換回路によれば、P型トランジスタを用いて構成したレベル変換回路において、出力信号/OUTSの立ち下がり及び立ち上がり速度を早くすることができる。
<実施の形態8>
図20は、本発明の実施の形態8に係るレベル変換回路の構成を示す図である。当該レベル変換回路の構成においては、図16の回路に対して更に、プッシュプル回路40Aを設けたものである。
プッシュプル回路40Aは、ハイ側電源ノードS4とロー側電源ノードS3との間に直列に接続したN型のトランジスタQ1DA,Q4DA(第8および第9トランジスタ)から成っており、トランジスタQ1DA,Q4DA間の接続ノードN4DA(第2出力ノード)がその出力ノードとなる。図20に示すように当該レベル変換回路では、出力信号/OUTSを出力するための出力端子OUTは、ノードN4Aではなく、プッシュプル回路40Aの出力ノードN4DAとなる。
出力端子OUT(ノードN4DA)とハイ側電源ノードS4との間に接続するトランジスタQ1DAのゲートは、ブートストラップ型負荷回路20AのノードN3Aに接続される。出力端子OUTとロー側電源ノードS3との間に接続するトランジスタQ4DAのゲートは、ノードN1Aに接続される。
図20のレベル変換回路の動作は、基本的に図5の回路の動作(図2)と同じであるので詳細な説明は省略し、ここではブートストラップ型負荷回路20Aおよびプッシュプル回路40Aに関係する動作を説明する。図21は、本実施の形態のレベル変換回路の動作を示す信号波形図であり、入力信号INSの活性期間(図2の時刻t3〜時刻t4に対応)の前後における、入力端子IN、ノードN1A,N3Aおよび出力端子OUTの電圧波形を示している。
図20のレベル変換回路において、時刻t3に入力信号INSがLレベル(GND)からHレベル(VDD)になると、ノードN1AはHレベル(VDD−VL)になるので、トランジスタQ4Aはオンになり、ノードN4Aは電圧−VLのLレベルとなる。つまりトランジスタQ1Aのソースが電圧−VLになる。
ノードN4Aが電圧−VLに低下すると、容量素子C3Aを介する結合により、ノードN3Aの電圧も低下する。このときトランジスタQ7Aはオン状態であるのでノードN3Aは電圧VH−Vthnになる(VthnはトランジスタQ7Aのしきい値電圧)。
従って、トランジスタQ1Aのゲート・ソース間電圧は、VH−Vthn−(−VL)となり、トランジスタQ1Aはオン状態となる。従ってノードN4Aは、トランジスタQ1A,Q4Aの電流駆動力(オン抵抗)によって決まる電圧レベルとなる。トランジスタQ1Aのオン抵抗はトランジスタQ4Aのオン抵抗よりも充分に大きく設定されており、出力信号/OUTSは充分に−VLに近い電圧のLレベルになる。
このようにノードN1AがHレベルになるので、プッシュプル回路40AのトランジスタQ4DAがオンになる。このときノードN3Aの電圧(VH−Vthn−(−VL))によりトランジスタQ1DAもオン状態であるが、トランジスタQ1Aのオン抵抗はトランジスタQ4Aのオン抵抗よりも充分に大きく設定されており、出力信号/OUTSは充分に−VLに近い電圧のLレベルになる。
そして時刻t4で、入力信号INSがHレベル(VDD)からLレベル(GND)に変化すると、ノードN1AはLレベルになり、トランジスタQ4Aはオフになる。するとノードN4Aは、トランジスタQ1Aを通して充電されて、その電圧レベルが上昇する。
このノードN4Aの電圧上昇は、容量素子C3Aを介してノードN3Aへ伝達される。このときノードN3Aの電圧がVH−Vthnを超え、トランジスタQ7Aはオフになり、ノードN3Aはフローティング状態となる。するとノードN3Aの電圧は、出力端子OUTの電圧上昇に従ってさらに上昇する。その結果、ノードN3Aの電圧がVH+Vthnよりも高くなり、トランジスタQ1Aは非飽和領域で動作してノードN4Aの電圧を上昇させる。
このときのノードN4Aの電圧上昇が、再び容量素子C3Aを介してノードN3Aへとフィードバックされる。これによりノードN3Aの電圧レベルは更に上昇し、トランジスタQ1Aは高速にノードN4Aを充電して、電圧VHにすることができる。なお、このときのノードN3Aの電圧レベルは、フィードバック前のプリチャージ電圧VH−Vthnから、さらにノードN4Aの電圧変化分(VH+VL)だけ上昇する。
その結果トランジスタQ1ADも、トランジスタQ1Aと同様に高速且つ充分に非飽和状態でオンし、出力端子OUTを高速に充電することができるようになる。また入力信号INSの立ち下がったとき、トランジスタQ4DAはトランジスタQ4Aと共にオフになっているので、出力端子OUT(出力信号/OUTS)は高速に立ち上がる。
なお、上記のフィードバック効果(ブートストラップ作用)は図16の回路においても得られるが、出力端子OUTに容量性負荷が接続される場合には出力信号/OUTSの立ち上がり速度が遅くなり得られる効果は小さくなる。
それに対し図20の回路では、出力端子OUTはトランジスタQ1DAによって充電され、ブートストラップ動作に用いられるノードN4Aはそれとは別のトランジスタQ1Aによって充電される。よって出力端子OUTに接続される負荷の影響を受けることなく、ノードN3Aの電圧レベルを高速で上昇させることができる。従って、図16に示す回路よりも出力端子OUTの充電がより高速に行われるようになる。
また出力信号/OUTSの立ち下がり時においても、出力端子OUTに接続する負荷の影響を受けることなく、ノードN3Aを素早くプリチャージ電圧VH−Vthnに戻すことができる。つまりトランジスタQ1DAの電流駆動力を素早く小さくすることができるので、出力信号/OUTSの立ち下がり速度も速くなる。
[変更例1]
図22は、本実施の形態に係るレベル変換回路の変更例を示す図である。当該レベル変換回路は、図20の回路に対し、トランジスタQ5AのゲートをノードN4Aではなく出力端子OUT(プッシュプル回路40Aの出力ノードN4DA)に接続させたものである。そうすることにより、ノードN4Aの寄生容量がトランジスタQ5Aのゲート容量相当小さくなり、当該ノードN4Aの電圧変化が高速化される。応じてノードN3Aの電圧変化も高速化されるので、トランジスタQ1DAの動作すなわち出力端子OUTの充放電動作が高速化される。その結果、出力信号/OUTSの立ち上がり、立ち下がり速度が高速化される。
[変更例2]
ここでは、実施の形態8の技術をP型トランジスタを用いて構成したレベル変換回路に適用した変更例を示す。
図23は、本変更例に係るレベル変換回路の構成を示す図である。当該レベル変換回路の構成においては、図18の回路に対して更に、プッシュプル回路40Bを設けたものである。
プッシュプル回路40Bは、ロー側電源ノードS5とハイ側電源ノードS6との間に直列に接続したP型のトランジスタQ1DB,Q4DB(第8および第9トランジスタ)から成っており、トランジスタQ1DB,Q4DB間の接続ノードN4DBがその出力ノードとなる。図23に示すように、当該レベル変換回路では、出力信号/OUTSを出力するための出力端子OUTは、ノードN4Bではなく、プッシュプル回路40Bの出力ノードN4DBとなる。
出力端子OUTとロー側電源ノードS5との間に接続するトランジスタQ1DBのゲートは、ブートストラップ型負荷回路20BのノードN3Bに接続される。出力端子OUTとハイ側電源ノードS6との間に接続するトランジスタQ4DBのゲートは、ノードN1Bに接続される。
図23のレベル変換回路の動作は、出力信号/OUTSがプッシュプル回路40Bを通して出力されることを除いて、基本的に図18の回路の動作(図19)と同じである(説明は省略する)。
この変形例においても、図20及び図21で説明したものと同様の理論により、動作の高速化が成される。即ち図23の回路では、出力端子OUTはトランジスタQ1DBによって放電され、ブートストラップ動作に用いられるノードN4Bはそれとは別のトランジスタQ1Bによって放電される。よって出力端子OUTに接続される負荷の影響を受けることなく、ノードN3Bの電圧レベルを高速で下降させることができる。従って、トランジスタQ1DBの電流駆動力を高速に大きくでき、図18の回路よりも出力端子OUTの放電がより高速に行われるようになる。その結果、出力信号/OUTSの立ち下がり速度が高速化される。
また出力信号/OUTSの立ち上がり時においても、出力端子OUTに接続する負荷の影響を受けることなく、ノードN3Bを素早くプリチャージ電圧VLW+Vthpに戻すことができる。つまりトランジスタQ1DBの電流駆動力を素早く小さくすることができるので、出力信号/OUTSの立ち上がり速度も速くなる。
[変更例3]
ここでは上記の変形例1を、図23の回路に適用する。図24は当該変更例を示す図である。当該レベル変換回路は、図23の回路に対し、トランジスタQ5BのゲートをノードN4Bではなく出力端子OUT(プッシュプル回路40Bの出力ノードN4DB)に接続させたものである。そうすることにより、ノードN4Bの寄生容量がトランジスタQ5Bのゲート容量相当小さくなり、当該ノードN4Bの電圧変化が高速化される。応じてノードN3Bの電圧変化も高速化されるので、トランジスタQ1DBの動作すなわち出力端子OUTの充放電動作が高速化される。その結果、出力信号/OUTSの立ち上がり、立ち下がり速度が高速化される。
<実施の形態9>
図25は、本発明の実施の形態9に係るレベル変換回路の構成を示す図である。当該レベル変換回路も、入力端子INに与えられる入力信号INSを、Hレベルが電圧VH、Lレベルが電圧−VLの信号に変換するものであるが、上記の各実施の形態とは異なり、出力信号OUTSの論理値(ハイまたはロー)は、入力信号INSと同じ値をとるように構成されている。
図25に示すように、本実施の形態のレベル変換回路は、入力段回路100、プッシュプル回路110、ブートストラップ型駆動回路120、出力駆動回路130という複数の回路から構成されている。それら各回路には、ハイ側電源ノードS4の電圧VHがハイ側電源線102を介して供給され、ロー側電源ノードS3の電圧−VLがロー側電源線104を介して供給されている。
以下の説明においては、特に示さない限り、寄生容量およびトランジスタの電流駆動力(またはオン抵抗)に起因する各ノードの電圧レベルへの影響は無視する。即ち、出力電圧がトランジスタのオン抵抗比で定まるレシオ型回路であっても、その出力電圧は電圧VHと−VLの間で変化するものとして説明する。また当該レベル変換回路を構成する各トランジスタのしきい値電圧は全て等しいものとし、その値をVthnとする。
入力段回路100は、図16のレベル変換回路と同様の構成を有している。即ち入力段回路100は、N型のトランジスタQ1A,Q4A〜Q7Aと、容量素子C1A,C2A,C3Aと、電流駆動素子I2A,I3Aとから構成される。容量素子C1Aは、入力信号INSに入力される入力信号INSをノードN1A(トランジスタQ4Aのゲート)に伝達する。
ノードN4Aとハイ側電源線102との間に設けられている、トランジスタQ1A,Q7Aおよび容量素子C3Aから成る回路は、図16のレベル変換回路が備えるブートストラップ型負荷回路20Aに相当し、当該入力段回路100の出力ノードとなるノードN4Aにハイ側電源線102から流れ込む電流を制御している。
ノードN1Aとロー側電源線104との間には、トランジスタQ5A,Q6Aが接続する。このうちゲートがノードN4Aに接続したトランジスタQ5Aは、ノードN4AのHレベルのときオンして、ノードN1AをLレベル(−VL)に維持するように機能する。トランジスタQ6Aのゲート(ノードN2A)には容量素子C2Aを介してリセット端子RSTに入力されるリセット信号RSTSが伝達されており、当該トランジスタQ6Aはそのリセット信号RSTSに応じてノードN1AをLレベル(−VL)に初期設定する。
ノードN2Aとロー側電源線104との間に接続した電流駆動素子I2Aは、ノードN2Aからロー側電源線104へ流れる電流を制御しており、またハイ側電源ノードS7とノードN1Aとの間に接続した電流駆動素子I3Aは、トランジスタQ5A,Q6Aのリーク電流を補償するものである。
この入力段回路100は、その動作も図16のレベル変換回路と同じである。即ち、入力信号INSがHレベル(VDD)に立ち上がると、ノードN1AがHレベルになってトランジスタQ4Aがオンし、出力ノードN4Aは電圧−VLに対応するLレベルになる。また入力信号INSがLレベル(GND)に立ち下がると、ノードN1AはLレベルになってトランジスタQ4Aがオフになり、出力ノードN4AはトランジスタQ1A,Q7Aおよび容量素子C3Aから成る負荷回路を通して充電されて、電圧VHのHレベルになる。
プッシュプル回路110は、図10のレベル変換回路が備えるプッシュプル回路1Aと同様の構成を有するものであり、ハイ側電源線102とロー側電源線104との間に直列に接続したN型のトランジスタQ8A,Q9Aから成り、トランジスタQ8A,Q9A間の接続ノードN5Aがその出力ノード(第3出力ノード)となる(図10の場合とは異なり、ノードN5AはトランジスタQ5Aのゲートに接続されない)。
当該プッシュプル回路110は、ノードN1AおよびノードN4Aの電圧により駆動される。即ち、ハイ側電源線102とノードN5Aとの間に接続するトランジスタQ8AのゲートはノードN4Aに接続し、ノードN5Aとロー側電源線104との間に接続するトランジスタQ9AのゲートはノードN1Aに接続する。
プッシュプル回路110の動作は次のとおりである。即ち、入力段回路100のノードN1AがHレベルなると、トランジスタQ9Aが導通し、ノードN5Aを放電してその電圧レベルを低下させる。入力段回路100ではノードN1AがHレベルになるのに追随してノードN4Aの電圧レベルが低下するので、このときノードN4AとノードN5Aとの電圧差がVthn以下になり、トランジスタQ8Aがオフする。それによりノードN5Aは電圧−VLのLレベルになる。
また入力段回路100のノードN1AがLレベルになると、トランジスタQ9Aはオフになる。入力段回路100ではノードN1AがLレベルになるのに追随してノードN4AはHレベルになるので、トランジスタQ8Aがオンになり、それによりノードN5Aは電圧VH−VthnのHレベルになる。
このようにプッシュプル回路110では、トランジスタQ9Aのゲート電圧が変化した後に、トランジスタQ8Aのゲート電圧が変化するようになっている。つまりノードN5Aの充電時には、トランジスタQ9Aがオフした後にトランジスタQ8Aがオンになるので、このとき貫通電流(ハイ側電源ノードS4からロー側電源ノードS3へ流れる直流電流)は殆ど生じない。一方、ノードN5Aの放電時には、トランジスタQ9Aがオンした後に、トランジスタQ8Aがオフになるので、その間は貫通電流が流れる。
ここで入力段回路100のノードN4Aにおけるオフセット電圧をΔV(図2のΔVL2に相当)を考慮すると、トランジスタQ8Aがオフ状態のときのゲート電圧は−VL+ΔVである。電圧ΔVはトランジスタQ8Aのしきい値電圧Vthnよりも充分小さく設定されており、トランジスタQ8Aは確実にオフになる。従って、プッシュプル回路110においては、ノードN5Aの放電時のスイッチング期間(トランジスタQ9AがオンしてからトランジスタQ8Aがオフするまでの間)というごく短い期間にだけ直流電流(貫通電流)が消費される。
ブートストラップ型駆動回路120は、N型のトランジスタQ10A,Q11A,Q12Aおよび容量素子C4Aから成るが、図25から分かるように、入力段回路100におけるトランジスタQ1A,Q4A,Q7Aおよび容量素子C3Aから成る回路と実質的に同じ構成の回路である。
トランジスタQ12Aは、プッシュプル回路110の出力ノードN5Aに接続したゲートを有し、当該ブートストラップ型駆動回路120の出力ノードであるノードN7A(第4出力ノード)とロー側電源線104との間に接続する。
トランジスタQ10A,Q11Aおよび容量素子C4Aから成る回路は、ブートストラップ型負荷回路を構成しており、当該ノードN5Aにハイ側電源線102から流れ込む電流を制御している。トランジスタQ11Aは、ノードN7Aとハイ側電源線102との間に接続する。トランジスタQ10Aは、ゲートおよびドレインがハイ側電源線102に接続され、ソースはトランジスタQ11Aのゲートが接続するノード(ノードN6A)に接続される(即ちトランジスタQ10Aはダイオード接続されている)。容量素子C4Aは、ノードN7AとノードN6Aの間に接続される。
このブートストラップ型駆動回路120の動作は、実質的に入力段回路100と同じである。即ち、プッシュプル回路110の出力ノードN5AがHレベルになると、トランジスタQ12Aがオンして、ノードN7Aを電圧−VLに対応するLレベル(より正確には、トランジスタQ11A,Q12Aのオン抵抗比で定まる電圧レベル)にする。またノードN5AがLレベルになると、トランジスタQ12Aがオフになり、トランジスタQ10A,Q11Aおよび容量素子C4Aから成るブートストラップ型負荷回路を通してノードIN7Aが充電され、その電圧レベルが上昇する。
トランジスタQ11Aのゲート(ノードN6A)は、トランジスタQ10Aを通して充電されるので定常状態での電圧はVH−Vthnであるが、ノードN7Aの電圧レベルが上昇するとき容量素子C4Aのブートストラップ作用により昇圧される。その結果トランジスタQ11Aは非飽和動作し、ノードN7AのHレベルを電圧VHにまで上昇させることができる。よってブートストラップ型駆動回路120の出力ノードN7Aのレベルは、電圧VHと電圧−VLの間で変化する。
出力駆動回路130は、レシオレスブートストラップ型駆動回路を構成しており、N型のトランジスタQ13A〜Q20Aおよび容量素子C5Aから成っている。
トランジスタQ13A,Q14Aは、ハイ側電源線102とロー側電源線104との間に直列に接続している。トランジスタQ13A,Q14A間の接続ノードをノードN8Aとすると、ハイ側電源線102とノードN8Aとの間に接続するトランジスタQ13Aのゲートは、入力段回路100の出力ノードN4Aに接続される。またノードN8Aとロー側電源線104との間に接続するトランジスタQ14Aのゲートは、後述する出力端子OUT(ノードN11A)に接続される。即ち、トランジスタQ13Aは、ノードN4Aの電圧レベルに従ってノードN8Aをハイ側電源線102からの電流により充電するものであり、トランジスタQ14Aは、出力端子OUTの電圧レベル(出力信号OUTS)に従ってノードN8Aの電荷をロー側電源線104へと放電するものである。
トランジスタQ17A,Q18Aも、ハイ側電源線102とロー側電源線104との間に直列に接続している。トランジスタQ17A,Q18A間の接続ノードをノードN10Aとすると、ハイ側電源線102とノードN10Aとの間に接続するトランジスタQ17Aのゲートは、ブートストラップ型駆動回路120の出力ノードN7Aに接続される。即ち、トランジスタQ17Aは、ノードN7Aの電圧レベルに従ってノードN10Aをハイ側電源線102からの電流により充電するものであり、トランジスタQ18Aは、ノードN5Aの電圧レベルに従ってノードN10Aの電荷をロー側電源線104へと放電するものである。
同様にトランジスタQ15A,Q16Aも、ハイ側電源線102とロー側電源線104との間に直列に接続している。トランジスタQ15A,Q16A間の接続ノードをノードN9Aとすると、ハイ側電源線102とノードN9Aとの間に接続するトランジスタQ15AのゲートはノードN10Aに接続され、ノードN9Aとロー側電源線104との間に接続するトランジスタQ16AのゲートはノードN8Aに接続される。また容量素子C5Aは、ノードN9AとノードN10Aとの間に接続される。即ち、トランジスタQ15Aは、ノードN10Aの電圧レベルに従ってノードN9Aをハイ側電源線102からの電流により充電するものであり、トランジスタQ16Aは、ノードN8Aの電圧レベルに従ってノードN9Aの電荷をロー側電源線104へと放電するものである。
さらにトランジスタQ19A,Q20Aも、ハイ側電源線102とロー側電源線104との間に直列に接続している。トランジスタQ19A,Q20A間の接続ノードN11A(第5出力ノード)が、当該レベル変換回路の出力端子OUTであり、そこから出力信号OUTSが出力される。ハイ側電源線102と出力端子OUTとの間に接続するトランジスタQ19AのゲートはノードN10Aに接続され、出力端子OUTとロー側電源線104との間に接続するトランジスタQ20Aのゲートは、プッシュプル回路110の出力ノードN5Aに接続される。即ち、トランジスタQ19Aは、ノードN10Aの電圧レベルに従って出力端子OUTをハイ側電源線102からの電流により充電するものであり、トランジスタQ20Aは、ノードN5Aの電圧レベルに従ってノードN9Aの電荷をロー側電源線104へと放電するものである。
またノードN10Aとロー側電源線104との間に接続するトランジスタQ18Aのゲートは、プッシュプル回路110の出力ノードN5Aに接続される。即ち、容量素子C5Aは、ノードN9AとノードN10Aの間を容量結合する。
出力駆動回路130においては、以下に詳細にその動作を説明するように、各ノードの電圧変化の遅延を利用して、ハイ側電源線102からロー側電源線104への貫通電流経路を遮断しており、それにより消費電流の増大が抑制されている。また、この出力駆動回路130の動作によって、出力信号OUTSは正確に電圧VHおよび−VLの間で変化するようになる。
図26は、本実施の形態に係るレベル変換回路(図25)の動作を示す信号波形図である。以下、図26を参照して、当該レベル変換回路の動作について説明する。
まず初期状態として、入力端子INに供給される入力信号INSが基準電圧GNDのLレベルであり、ノードN1Aは電圧−VLのLレベルである状態を想定する。このときトランジスタQ4Aはオフ状態なのでノードN4AはHレベル(VH)である。またトランジスタQ8Aはオン状態、トランジスタQ9Aはオフ状態であるので、ノードN5AはHレベル(VH−Vthn)である。そのためトランジスタQ8A,Q12A,Q13A,Q18A,Q20Aはオン状態である。よってノードN7AはLレベル(−VL)でありトランジスタQ17Aはオフ状態なので、ノードN10AはLレベル(−VL)でありトランジスタQ15A,Q19Aはオフ状態である。故に出力端子OUTはLレベル(−VL)であり、トランジスタQ14Aはオフ状態である。従ってノードN8AはHレベル(VH−Vthn)であり、トランジスタQ16Aはオン状態なのでノードN9AはLレベル(−VL)である。
この初期状態から、入力信号INSが電圧VDDのHレベルに上昇すると、入力段回路100において、ノードN1AがHレベル(VDD−VL)になり、トランジスタQ4Aがオンになり、ノードN4Aはほぼ電圧−VLのLレベルになる。ここで、トランジスタQ1A,Q4Aの電流駆動力は充分大きく設定されており(オン抵抗が充分小さく設定されている)、入力段回路100の出力オフセット電圧は無視できるものとする。
このときプッシュプル回路110では、入力段回路100のノードN1Aの電圧レベルの上昇に応じてトランジスタQ9Aがオンし、ノードN5Aは放電され、その電圧レベルが低下し始める。そして入力段回路100の出力ノードN4AがLレベル(−VL)に低下したことにより、トランジスタQ8Aはゲート・ソース間電圧がしきい値電圧以下になりオフ状態となる。従ってノードN5Aは、電圧−VLのLレベルになる。
ノードN5AがLレベルになったことにより、ブートストラップ型駆動回路120のトランジスタQ12Aがオフになり、ノードN7AがトランジスタQ11Aを通して充電される。このとき容量素子C4Aのブートストラップ作用によりノードN6Aが昇圧され、トランジスタQ11Aは非飽和動作するので、ノードN7Aは電圧VHのHレベルになる。
出力駆動回路130においては、以下の動作が行われる。まず入力段回路100の出力ノードN4AがLレベル(−VL)になったことで、トランジスタQ13Aがオフになる。但し、この時点では出力信号OUTはLレベル(−VL)のままであるので、トランジスタQ14Aもオフ状態にある。よってノードN8Aはフローティング状態で、電圧VH−VthnのHレベルに維持される。
またプッシュプル回路110の出力ノードN5AがLレベル(−VL)になったことにより、トランジスタQ18A,Q20Aがオフになる。またブートストラップ型駆動回路120の出力ノードN7AがHレベル(VH)になったことで、トランジスタQ17Aがオンになり、ノードN10Aが充電され、その電圧レベルが上昇する。上記のようにノードN7Aの電圧変化はノードN5Aの電圧変化に応じて起こるため、このノードN10Aの充電の際には、トランジスタQ17Aがオンするよりも先にトランジスタQ18Aがオフになる。それにより、このときトランジスタQ17A,Q18Aを経路とする貫通電流の発生は防止されている。
ノードN10Aは容量素子C5Aを介してノードN9Aと容量結合しているが、この時点ではノードN8AはHレベルに維持されておりトランジスタQ16Aはオン状態であるので、ノードN10Aが電圧レベルが上昇してもノードN9Aはほぼ電圧−VLでLレベルに維持される。またノードN10Aの充電が進み、トランジスタQ15Aのゲート・ソース間電圧がそのしきい値電圧を超えるとそれがオンするが、トランジスタQ15AはトランジスタQ16Aよりもオン抵抗が充分大きく設定されており、このときもノードN9Aはほぼ電圧−VLでLレベルに維持される。その結果ノードN10Aは、電圧VH−Vthnにまで上昇してHレベルになる。
ノードN10AがHレベル(VH−Vthn)になると、トランジスタQ19Aがオンになり、出力端子OUTは充電され、その電圧レベルが上昇する。この出力端子OUTの充電時においても、トランジスタQ19Aがオンするよりも前に、トランジスタQ20Aがオフになっているので、トランジスタQ19A,Q20Aを経路とする貫通電流の発生は防止されている。
出力端子OUTの充電が進むと、トランジスタQ14Aがオンになり、ノードN8Aが放電されてLレベル(−VL)になる。応じて、トランジスタQ16Aがオフになるので、ノードN9AはトランジスタQ15Aを通して充電され、電圧レベルが上昇する。このノードN9Aの電圧レベルの上昇は、容量素子C5Aを介してノードN10Aに伝達されるので、ノードN10Aの電圧レベルも上昇する。ノードN10Aの電圧レベルが上昇するとトランジスタQ17Aはオフ状態になり、ノードN10Aはフローティング状態になるので、ノードN10Aの電圧レベルは更に上昇し、電圧VHよりも高い電圧VH+ΔVBになる(ΔVBは、ノードN9Aの電圧変化量および、ノードN10Aに付随する寄生容量と容量素子C5Aの容量値との比によって決まる)。
このように出力駆動回路130では、トランジスタQ19Aが出力端子OUTを充電することで当該出力端子OUTの電圧レベルが上昇すると、その電圧上昇がノードN10A(トランジスタQ19Aのゲート)にフィードバックされるブートストラップ効果が得られる。それによりノードN10Aの電圧レベルが上昇することで、トランジスタQ19Aはその電流駆動力は高くなり、また非飽和動作する。従って、出力端子OUTは高速に充電されて電圧VHのLレベルになる。
なお、このときトランジスタQ15Aも非飽和動作するため、ノードN9Aの電圧レベルはVHになる。上記のように、トランジスタQ15AはノードN10Aが充電されたときにオンになり、トランジスタQ16Aは、その後にノードN8Aが放電されることでオフになる。つまりトランジスタQ16Aがオフするよりも先に、トランジスタQ15Aがオンになるので、その間はトランジスタQ15A,Q16Aを通して貫通電流が流れる。但し、トランジスタQ15A,Q16Aの電流駆動力を充分に小さくすれば、消費電流の増大は防止できる。
またその貫通電流が生じる期間は、トランジスタQ15Aと共にトランジスタQ19Aがオンしてから出力信号OUTが充電されてHレベルになるまでの短い期間に過ぎない。トランジスタQ19Aの電流駆動力が大きいほどその期間を短くでき、当該貫通電流による消費電流を小さくできる。特に出力端子OUTにかかる負荷容量が大きい場合には、出力端子OUTの充電に時間がかかるのを防止するために、トランジスタQ19Aの電流駆動力を充分大きく設定しておくことが望ましい。出力駆動回路130はレシオレス型の回路であり、定常状態では貫通電流が生じないので、トランジスタQ19Aの電流駆動力を大きく設定しても定常状態における消費電力の増大は伴わない。
再び図26および図27を参照し、入力信号INSが、Hレベル(VDD)からLレベル(GND)に低下すると、入力段回路100のノードN1AはLレベル(−VL)になり、応じてトランジスタQ4AがオフになってノードN4Aが充電される。このとき容量素子C3Aによるブートストラップ動作が行われ(詳細は実施の形態7における図16の回路の説明を参照)、ノードN4Aは電圧VHのHレベルになる。
このノードN1A,N4Aの電圧レベルの上昇により、プッシュプル回路110では、トランジスタQ9Aがオフ、トランジスタQ8Aがオンになるので、ノードN5Aは充電されてHレベル(VH−Vthn)になる。このときトランジスタQ8Aがオンするよりも先にトランジスタQ9Aがオフになるので、トランジスタQ8A,Q9Aを通しての貫通電流は生じない。
プッシュプル回路110の出力ノードN5AがHレベルになると、ブートストラップ型駆動回路120では、トランジスタQ12Aがオンし、ノードN7Aは放電されてLレベル(−VL)になる。
出力駆動回路130では、ノードN5AがHレベルになったことによりトランジスタQ18A,Q20Aがオンし、またノードN7AがLレベルになったことによりトランジスタQ17Aがオフになる。よってノードN10Aおよび出力信号OUTが放電される。ノードN10AがLレベルになるときトランジスタQ19A,Q15Aはオフになるので、出力信号OUTSは電圧−VLのLレベルになる。
また入力段回路100の出力ノードN4AがHレベルになったときトランジスタQ13Aはオンしているので、出力端子OUTがLレベルになったことでトランジスタQ14Aがオフになると、ノードN8Aが充電されて電圧VH−VthnのHレベルになる。応じてトランジスタQ16Aがオンし、ノードN9Aは電圧−VLのLレベルになる。
このノードN8Aの充電の際には、トランジスタQ14Aがオフより先にトランジスタQ13Aがオンしているため、トランジスタQ13AがオンしてトランジスタQ14Aがオフするまでの間は、トランジスタQ13A,Q14Aを通して貫通電流が流れる。しかし出力信号OUTは高速で放電されてLレベル(−VL)になるため、その期間はごく短期間であり貫通電流の電流量は僅かである。またノードN9Aの放電に際しては、トランジスタQ16Aがオンするより先にトランジスタQ15Aがオフになるので、トランジスタQ15A,Q16Aを通しての貫通電流は生じない。
以上の動作により、レベル変換回路は上記の初期状態に戻る。その後は、入力信号INSのレベル変化に応じて、上で説明した動作が繰り返される。
なお定常状態においては、この出力駆動回路130においてハイ側電源線102からロー側電源線104への貫通電流の経路は存在しない。そのためトランジスタQ19A,Q20Aの駆動能力を大きく設定することができ、そうすることで出力端子OUTの出力負荷容量が大きい場合でも、高速に出力端子OUTを充放電して出力信号OUTSのレベルを高速に変化させることができる。
また入力段回路100およびブートストラップ型駆動回路120は、出力電圧がトランジスタのオン抵抗比で定まるレシオ型回路であるので、ノードN4A,N7AがLレベルになる間にそれぞれトランジスタQ1A,Q4AおよびトランジスタQ11A,Q12Aを通して貫通電流が流れる。しかしノードN4A,N7Aの電圧レベルは互いに相補的に変化するため、入力段回路100およびブートストラップ型駆動回路120の貫通電流は同時に流れることはなく、入力信号INSの電圧レベルに応じて片方ずつ流れる。つまり直流的な消費電力としては、1つのブートストラップ型負荷回路を有するレベル変換回路の消費電力と同程度である。
以上のように実施の形態9のレベル変換回路においては、入力段回路100(図16のレベル変換回路)によってレベル変換された信号(ノードN4Aの電圧レベル)に基づいて、定常状態での貫通電流が生じないレシオレス型のブートストラップ回路である出力駆動回路130により出力信号OUTSが出力される。入力段回路100はレシオ型回路であるので、貫通電流を抑制するために駆動能力に制限が加わるが、出力駆動回路130ではその制限がないため駆動能力を高く設定することができる。よって、消費電流の増大を抑えつつ、出力端子OUTにかかる負荷容量が大きい場合でも出力信号OUTSの電圧レベルを高速に変化させることができる。
[変更例1]
図25のレベル変換回路の変更例として、図27のようにトランジスタQ5Aのゲートをプッシュプル回路110の出力ノードN5Aに接続してもよい。図25の構成よりもトランジスタQ5Aのゲート容量分だけ入力段回路100の出力ノードN4Aの寄生容量が減少するので、ノードN4Aの立ち上がりが速くなるという効果が得られる。なお、入力段回路100の貫通電流を抑えるために駆動能力が制限されるトランジスタQ1Aと異なり、貫通電流の生じないプッシュプル回路110のトランジスタQ8Aは駆動能力が高く設定されるので、ノードN5Aの寄生容量がトランジスタQ5Aのゲート容量分だけ増加したとしてもノードN5Aの電圧レベルの立ち上がり速度の低下は伴わない。
[変更例2]
図25のレベル変換回路では、入力段回路100として図16の回路を用いた例を示したが、それに替えて図20あるいは図22の回路を用いてもよい。図28には、入力段回路100として図22の回路を用いた変更例を示している。
[変更例3]
図25、図27および図28においてはN型トランジスタを用いて構成したレベル変換回路の例を示したが、実施の形態2などで示したように、それらと同様のレベル変換回路をP型トランジスタを用いて構成することも可能である。図示は省略するが、図25、図27および図28の回路構成に対し、N型トランジスタに代えてP型トランジスタを用い、電源電圧の極性を逆にし(図25、図27および図28に示す電源線102にロー側電源電圧VLWを供給し、同じく電源線104に電圧VHGを供給する)、また各信号の電圧極性を逆に(活性レベルをLレベル、非活性レベルをHレベルにする)すればよい。
<実施の形態10>
上記のように実施の形態9のレベル変換回路によれば、消費電流の増大を抑えつつ、出力端子OUTにかかる負荷容量が大きい場合でも出力信号OUTSの電圧レベルを高速に変化させることが可能である。
実施の形態10では、実施の形態9のレベル変換回路を液晶表示装置に提供した例を示す。液晶表示装置のゲート線は、液晶画素のトランジスタのゲートが接続しているため大きな容量負荷となる。そのためそれを駆動する回路(ゲート線駆動回路)に信号を供給するレベル変換回路としては駆動能力の高いものが望まれ、実施の形態9のレベル変換回路はそれに適したものと言える。
図29は、実施の形態10に係る液晶表示装置10の構成例を示すブロック図である。ここでは容量結合駆動技術を用いた表示装置を例に示す。当該表示装置は、画素の画素電極と容量結合した容量線を有し、その容量線に所定の振幅の信号(容量線駆動信号)を供給することで、画素電極に書き込まれた表示データ信号のレベルを調整することができる。
例えば正極性(+)の表示信号が書き込まれた画素電極の電位を上昇(正方向に変化)させ、また負極性(−)の表示信号が書き込まれた画素電極の電位を下降(負方向に変化)させることで、表示信号を増幅することができる。その結果、データ線(ソース線)に供給する表示信号の振幅を小さくすることができ、データ線で消費される電力を低減させることができる。また表示信号の振幅が小さくなることで、走査線(ゲート線)の駆動信号の振幅も小さくすることができる。
図29に示すように、表示装置10は、液晶アレイ部15、ゲート線駆動回路(広義には走査線駆動回路)11、駆動制御回路13およびレベル変換回路14を備えている。液晶アレイ部15は、行列状に配設された複数の画素25から成り、画素の行(画素ライン)の各々に対応してそれぞれゲート線GL1,GL2,…,GLm(総称「ゲート線GL」)が配設され、また、画素の列(画素列)の各々に対応してそれぞれデータ線DL1,DL2,…(総称「データ線DL」)が配設される。つまり画素25は、互いに平行して配設された複数のゲート線(広義には走査線)GLと、それに直交するように配設された複数のデータ線データ線DL各交点の近傍にそれぞれ設けられる。また容量結合駆動を行うための容量線CCL1,CCL2,…,CCLm(総称「容量線CCL」)は、ゲート線GL1,GL2,…,GLmのそれぞれに沿うように設けられる。
なお図29では、第1行、第2行および最終行のゲート線GL1,GL2,GLm、それらに対応して設けられた容量線CCL1,CCL2,CCLm、第1列および第2列のデータ線DL1、DL2、並びにそれらの交点に配設された6つの画素25を代表的に示している。
ゲート線GL1,GL2,…,GLmは、ゲート線駆動回路11が生成するゲート線駆動信号G1,G2,…,Gm(総称「ゲート線駆動信号G」)によってそれぞれ駆動される。またデータ線DL1,DL2,…,DLrには、駆動制御回路13から表示データ信号D1,D2,…,Dr(総称「表示データ信号D」)がそれぞれ供給される。即ち、液晶アレイ部15を構成する画素25の各々は、ゲート線駆動回路11が生成するゲート線GLによって駆動され、駆動制御回路13からの表示データ信号Dに応じた表示を行う。
各画素25は、ガラスあるいは樹脂等の絶縁基板上に形成されており、表示素子として液晶素子28が用いられている。また画素25が備える画素トランジスタ26(広義には能動素子)は、N型トランジスタが用いられている。
ゲート線GLには画素トランジスタ26のゲートが接続され、データ線DLには当該画素トランジスタ26のドレインが接続される。また画素トランジスタ26のソースは、画素電極Npに接続される。画素電極Npには保持容量素子27および液晶素子28が接続される。保持容量素子27は、画素電極Npと当該画素に対応する容量線CCLとの間に接続される。液晶素子28は、画素電極Npと共通電極(コモン電極)Ncとの間に接続される。
画素25では、対応するゲート線GLを駆動するゲート線駆動信号Gが活性レベル(Hレベル)になると画素トランジスタ26がオンし、そのときデータ線DLに供給されている表示データ信号Dの電圧が保持容量素子27に保持される。この保持容量素子27に保持されたデータ(電圧)に応じて液晶素子28中の液晶の配向性が変化し、当該画素の表示輝度が変化する。
駆動制御回路13は、単結晶シリコン基板を用いて形成された単一あるいは複数のLSIから構成される。駆動制御回路13は、画素25に書き込む表示データ信号D1,D2,D3,…をデータ線DL1,DL2,DL3,…に出力するソースドライバ回路(データ信号出力回路)、ゲート線駆動回路11および容量線駆動回路12を動作させるのに必要な駆動制御信号(スタート信号st、クロック信号clk,/clkおよび極性制御信号vfr,/vfr)の生成回路、電源電圧(電圧VH,VL,VCCH,VCCL)を生成する電源回路などで構成される。
また表示装置10は、本発明に係るレベル変換回路14を備えている。レベル変換回路14は、駆動制御回路13が生成した各駆動制御信号のレベルをシフトさせて、ゲート線駆動回路11を駆動するのに適した電圧レベルの信号(スタート信号STおよびクロック信号CLK,/CLK)に変換するものである。当該レベル変換回路14は、実施の形態9のレベル変換回路(図25の回路)を複数個用いて構成されており、その各々は画素25と同じ絶縁基板上に形成されたN型トランジスタを用いて構成されている。
ここでは、駆動制御回路13が生成する各駆動制御信号はHレベルが電圧VDD、Lレベルが基準電圧GNDの信号であり、レベル変換回路14が生成するゲート線駆動回路11を駆動するのに適した電圧レベルの信号は、Hレベルが電圧VH、Lレベルが電圧−VLの信号であるとする。
駆動制御回路13が生成する各駆動制御信号には、スタート信号st、クロック信号clk,/clkおよび極性制御信号vfr,/vfrが含まれている。スタート信号stは、画像信号の各フレームの開始に対応したタイミングで活性化されるパルス信号である。クロック信号clk,/clkは、互いに相補な(活性期間が重ならない)信号であり、ゲート線駆動回路11の動作タイミングはこれによって規定される。極性制御信号vfr,/vfrは、1フレーム毎にレベルが反転する互いに相補な信号であり、容量線駆動回路12の動作タイミングを規定するものである。詳細は後述するが、この極性制御信号vfr,/vfrは、各画素25の画素電極Npの電圧レベルの極性(当該画素25に書き込まれた表示データ信号Dの極性)の切り換わりに応じた動作を容量線駆動回路12に行わせるための制御信号として用いられる。
レベル変換回路14は、それらの信号をそれぞれHレベルが電圧VH、Lレベルが電圧−VLの、スタート信号ST、クロック信号CLK,/CLKおよび極性制御信号VFR,/VFRに変換する。即ちレベル変換回路14においては、図25と同じように、ハイ側電源ノードS4には電圧VH、ロー側電源ノードS3には電圧−VLが供給されることになる。本実施の形態では、電圧VHおよび電圧−VLは駆動制御回路13により生成されている。
液晶アレイ部15の画素マトリクスをゲート線駆動回路11で駆動する場合、スタート信号ST(スタート信号st)は、ゲート線GLの走査を開始するタイミングで活性化される。ゲート線駆動回路11は、スタート信号STの活性化を切っ掛けにして、クロック信号CLK,/CLKの活性化タイミングに同期してゲート線駆動信号G1,G2,G3,…をこの順に活性化させる。
図30は、レベル変換回路14を通して駆動制御回路13が出力する駆動制御信号とゲート線駆動回路11の動作との関係を示すタイミング図である。図30に示すように、クロック信号CLK,/CLKの各々は、表示装置10の2水平期間(2H)の周期をもって活性化されるパルス信号であり、両者は互いに1水平期間(1H)だけ位相がずらされている。即ち、この2つのクロック信号CLK,/CLKは、1水平期間位相がずれた2相クロックを構成している。
スタート信号ST(スタート信号st)は、フレーム期間の開始に対応した時刻t0に活性化される。当該スタート信号STはその直後の時刻t1で非活性化され、次のフレーム期間まで非活性状態に維持される。時刻t0から1水平期間(1H)遅れた時刻t2ではクロック信号CLK(クロック信号clk)が活性化され、さらに時刻t2から1水平期間(1H)遅れた時刻t4ではクロック信号/CLK(クロック信号/clk)が活性化される。以降、1水平期間ごとにクロック信号CLK,/CLKが交互に活性化される。
ゲート線駆動回路11は、縦続接続した複数のシフトレジスタ(多段のシフトレジスタ)から構成されており、その各段からそれぞれゲート線駆動信号G1,G2,G3,…が出力される(以下、多段のシフトレジスタの各段を「単位シフトレジスタ」と称す)。スタート信号STは、第1段目の単位シフトレジスタに入力される。その信号は、クロック信号CLK,/CLKに同期して時間的にシフトされながら、第1段目から後段へ向けて順番に伝達される。その結果、ゲート線駆動回路11からは、クロック信号CLK,/CLKに同期したタイミングで、ゲート線駆動信号G1,G2,G3,…がこの順に出力される。それにより、ゲート線GL1,GL2,GL3,…がこの順で活性化される動作が1水平期間ごとに繰り返し行われる。
本実施の形態では、図29如く、ゲート線駆動回路11には、最後段である第m段目の単位シフトレジスタ(不図示)に続けてさらに2段の単位シフトレジスタSRm+1,SRm+2が設けられている。これら単位シフトレジスタSRm+1,SRm+2は、ゲート線GLを駆動しないので、以下では「ダミーシフトレジスタ」と称する。ダミーシフトレジスタSRm+1,SRm+2の出力信号Gm+1,Gm+2はゲート線GLを駆動しないが、通常のゲート線駆動信号G1〜Gmと同質の信号であるので、それらを「駆動信号」と称することとする。
ゲート線駆動回路11(多段のシフトレジスタ)を構成する単位シフトレジスタとしては、例えば特開2004−103226号公報の図7に開示されたものを使用することができる。この単位シフトレジスタSRは、全て同一導電型のトランジスタにより構成されており、2相のクロック信号を用いて駆動することができる。
本実施の形態では、2相のクロック信号CLK,/CLKにより駆動されるシフトレジスタによってゲート線駆動回路11が構成されていると仮定して説明するが、ゲート線駆動回路11を駆動させるのに必要なクロック信号の相数はそれを構成するシフトレジスタの回路構成に依存する。
上記のように、極性制御信号VFR,/VFR(極性制御信号vfr,/vfr)は、画像信号の1フレーム期間ごとに反転する信号である。この極性制御信号VFR,/VFRは、共に容量線駆動回路12に入力される。容量線駆動回路12は、容量線CCL1〜CCLmを駆動する容量線駆動信号CC1〜CCm(総称「容量線駆動信号CC」)を生成する回路である。容量線駆動回路12において極性制御信号VFR,/VFRは、当該容量線駆動信号CCの極性を表示データ信号Dの極性の変化に応じて切り替えるための制御信号として使用される。
以下、本発明者が考案した容量線駆動回路12について説明する。容量線CCLを用いた容量結合駆動方式には、ゲート線GL毎に表示データ信号Dの極性を反転させるゲートライン反転駆動方式と、画素25毎(データ線DL毎)に表示データ信号Dの極性を反転させるドット反転駆動方式とがあるが、本実施の形態ではゲートライン反転駆動方式に用いられる容量線駆動回路12の構成について説明する。
図31および図32は、容量線駆動回路12の構成を説明するための回路図である。容量線駆動回路12は、容量線CCLのそれぞれを駆動する複数の単位回路から成っている。図31は奇数番目の画素ライン(奇数行)に接続する容量線CCLを駆動する単位回路であり、図32は偶数番目の画素ライン(偶数行)に接続する容量線CCLを駆動する単位回路である。
図29に示したように、容量線駆動回路12は、ゲート線駆動信号G1〜Gm並びに駆動信号Gm+1,Gm+2、クロック信号CLK,/CLK、極性制御信号VFR,/VFRが入力され、それらの信号に基づいて容量線CCLを駆動するための容量線駆動信号CC1〜CCmを生成する。また容量線駆動回路12に供給される電源電圧としては、ハイ側電源電圧VHおよびロー側電源電圧−VLの他に、容量線駆動信号CCのHレベル、Lレベルをそれぞれ規定する電圧VCCH,VCCLが供給される。
以下では、奇数行のゲート線駆動信号(G1,G3,…,Gn+2,…)はクロック信号CLKに同期して活性化し、偶数行のゲート線駆動信号(G2,G4,…,Gn+3,…)はクロック信号/CLKに同期して活性化するものと仮定する(nは奇数)。そして図31及び図32の如く、奇数行の単位回路のクロック端子CK100にはクロック信号/CLKが入力され、偶数行の単位回路のクロック端子CK100にはクロック信号CLKが入力されているものとして説明する。
まず奇数行の単位回路について説明する。図31には、代表的に第n行目の単位回路が示されている。
図31に示すように、当該単位回路は、同一導電型のトランジスタのみを用いて構成されており、容量線駆動信号CCnの極性を決定するための極性切換回路と、極性切換回路からの極性切換信号PC,/PCのレベルを保持し、それらのレベルを1フレーム間低インピーダンスで保持するためのレベル保持回路と、当該極性切換信号PC,/PCをより高い駆動能力を持つ容量線駆動信号CCnに変換して出力する出力回路とから成っている。ここでは図29の画素25と同様にN型トランジスタを用いて構成した例を示しているが、もちろんP型トランジスタを用いて構成することも可能である。
図31の如く当該単位回路の出力回路は、容量線駆動信号CCnの出力端子OUT100に、容量線駆動信号CCnのHレベルの電圧VCCHを供給するトランジスタQ109と、当該出力端子OUT100に、容量線駆動信号CCnのLレベルの電圧VCCLを供給するトランジスタQ110とを備えている。即ち、トランジスタQ109は、電圧VCCHが供給される電源端子S104と出力端子OUT100との間に接続し、トランジスタQ110は、電圧VCCLが供給される電源端子S103と出力端子OUT100との間に接続している。ここでトランジスタQ109のゲート、及びトランジスタQ110のゲートが接続するノードをそれぞれノードN101,N102と定義する。
極性切換回路は、入力端子IN101に入力されるゲート線駆動信号Gn+2に応じて、ノードN101,N102にそれぞれ極性制御信号VFR,/VFRを供給するものである。即ち極性切換回路は、極性制御信号VFRが入力される入力端子IN102とノードN101との間に接続したトランジスタQ101と、極性制御信号/VFRが入力される入力端子IN103とノードN102との間に接続したトランジスタQ102とから成っており、それらトランジスタQ101,Q102のゲートは共に、ゲート線駆動信号Gn+2が入力される入力端子IN101に接続される。
ゲート線駆動信号Gn+2は、当該第n行の単位回路に対応するゲート線GLnの2つ後の行であるゲート線GLn+2を駆動する信号である。ここでは入力端子IN101に入力する信号として、容易に取得可能なゲート線駆動信号Gn+2を用いているが、それと同じタイミングで活性化し、且つ所定の電圧レベルを有する信号であれば他の信号を用いてもよい。
トランジスタQ101を介してノードN101に供給される極性制御信号VFRに対応した信号が上記の極性切換信号PCとなり、トランジスタQ102を介してノードN102に供給される極性制御信号/VFRに対応した信号が上記の極性切換信号/PCとなる。極性制御信号VFR,/VFRは互いに相補な信号であるので、極性切換信号PC,/PCも互いに相補な信号となる。
当該極性切換信号PC,/PCのレベルを保持するレベル保持回路は、原理的にはフリップフロップ(ラッチ)である。図31の如く、レベル保持回路は、6つのトランジスタQ103〜Q108と2つの容量素子C101,C102とから成っている。トランジスタQ103は、ノードN101とロー側電源電圧−VLが供給される電源端子S1との間に接続し、そのゲートはノードN102に接続される。トランジスタQ104は、ノードN102と電源端子S1との間に接続し、そのゲートはノードN101に接続される。
トランジスタQ105は、ハイ側電源電圧VHが供給される電源端子S2とノードN101との間に接続し、トランジスタQ106は、第2電源端子S2とノードN102との間に接続する。トランジスタQ105のゲートが接続するノードを「ノードN103」、トランジスタQ106のゲートが接続するノードを「ノードN104」と定義する。ノードN103は、容量素子C101を介してクロック信号/CLKが入力されるクロック端子CK100に接続され、ノードN104は容量素子C102を介してクロック端子CK100に接続される。
トランジスタQ107は、ノードN103とノードN101との間に接続し、トランジスタQ108は、ノードN104とノードN102との間に接続する。トランジスタQ107,Q108のゲートは共に電源端子S2に接続される。
例えばこのレベル保持回路が、ノードN101(極性切換信号PC)がHレベル、ノードN102(極性切換信号/PC)がLレベルの状態を保持する場合、トランジスタQ103はオフ、トランジスタQ104はオンとなる。このときノードN103はトランジスタQ107を通して充電されてHレベルになり、ノードN104はトランジスタQ108を通して放電されてLレベルになる。その結果、トランジスタQ105がオンし、トランジスタQ106がオフになる。それにより、極性切換信号PCのHレベル、極性切換信号/PCのLレベルは維持される。
なお、このときノードN101,N103の両方がHレベルであるのでトランジスタQ107はオフであり、ノードN103はフローティング状態でHレベルに維持されている。そのためクロック信号/CLKがHレベルになるとき、容量素子C101を介した結合によりノードN103が昇圧され、トランジスタQ105は非飽和領域でオンになる。その結果、極性切換信号PCは電源端子S2と同じ電圧VHのHレベルで維持されることとなる。
一方、ノードN104の電圧レベルも、クロック信号/CLKがHレベルになるときに容量素子C102を介した結合により上昇しようとする。しかしトランジスタQ108,Q104がオンしているため、ノードN104の電圧上昇は瞬時的であり、ほぼLレベルに保たれる。つまりトランジスタQ106がオフをほぼ維持するので、トランジスタQ104,Q106を通しての貫通電流は殆ど流れない。
なお、上記のノードN104の瞬時的な電圧上昇は、トランジスタQ104,Q108のオン抵抗値と容量素子C102の容量値を適切に設定すれば小さくでき、より確実にトランジスタQ106にオフ状態を維持させることができる。
逆に当該単位回路が、レベル保持回路がノードN101(極性切換信号PC)がLレベルでノードN102(極性切換信号/PC)がHレベルの状態を保持する場合には、トランジスタQ104がオン、トランジスタQ103がオフになる。そしてノードN104がHレベルになり、トランジスタQ106がオンになって極性切換信号/PCをHレベルに維持する。またクロック信号/CLKの立ち上がり時には、ノードN104が昇圧されてトランジスタQ106が非飽和領域でオンするので、極性切換信号/PCは電圧VHのHレベルになる。一方、ノードN103はLレベルにほぼ維持され、トランジスタQ105がオフをほぼ維持するため、トランジスタQ105,Q103を通しての殆ど貫通電流は流れない。
このように、図31の単位回路が備えるレベル保持回路においては、電力を殆ど消費することなく、Hレベルを維持する側のノードのみがプルアップされ、Lレベルを維持する側のノードはプルアップされない、選択的なプルアップ動作が行われる。
次に、容量線駆動回路12の偶数行の単位回路について説明する。図32には、代表的に第n+1行目(nは奇数)の単位回路が示されている。
図32に示すように、偶数行の単位回路の構成は奇数行の単位回路(図31)とほぼ同じであるが、偶数行の容量線駆動信号CCn+1は奇数行の容量線駆動信号CCnに対して反転したレベルにする必要があるため、図31に対し、トランジスタQ109,Q110のゲートの接続が互いに交換されている。あるいは、回路構成は図31から変更せずに、入力端子IN102,IN103に入力させる極性制御信号VFR,/VFRを入れ替えたものを偶数行の単位回路としてもよい(図示は省略する)。
なお、図31及び図32のクロック端子CK100に入力される信号は、一定周期で交番する繰り返し信号であれば、クロック信号CLK,/CLK以外のものを用いてもよい。クロック端子CK100に入力されるクロック信号は、一定周期でトランジスタQ105(またはQ106)を非飽和領域でオンさせるために用いられており、それによってリーク電流によるノードN101(またはN102)のHレベルの電圧低下が補償される。このリーク電流の補償を充分に行うことができる範囲であれば、より周波数の低いクロック信号を用いてもよく、それにより消費電力の低減を図ることができる。但し、クロック端子CK100に入力されるクロック信号は、その活性期間が入力端子IN101に入力される信号の活性期間と重ならないものが好ましい。
ここでは奇数行のゲート線駆動信号(G1,G3,…,Gn+2,…)はクロック信号CLKに同期して活性化し、偶数行のゲート線駆動信号(G2,G4,…,Gn+3,…)はクロック信号/CLKに同期して活性化するものと仮定しているので、奇数行の単位回路のクロック端子CK100にはクロック信号/CLKを入力し、偶数行の単位回路のクロック端子CK100にはクロック信号CLKを入力した。
続いて、本実施の形態に係る容量線駆動回路12の動作について説明する。ここでは各トランジスタのしきい値電圧は全て同じ値Vthであると仮定する。また上記したように、電源端子S103,S104に供給される電圧VCCL,VCCHは、それぞれ容量線駆動信号CCのLレベル及びHレベルの電圧を規定するためのものである。容量線駆動信号CCは、容量結合によって画素電極に一定の電圧変化を与えるものであるので、電圧VCCH,VCCLは、その電圧差(容量線駆動信号CCの振幅)が画素電極に与える電圧変化分に等しく、且つトランジスタQ109、Q110が非飽和領域で動作する範囲のものであればよい。
図33は、当該容量線駆動回路12の動作を示す信号波形図である。極性制御信号VFR,/VFRは互いに相補な信号であり、1フレーム毎のブランキング期間にレベルが交番する。ここで、極性制御信号VFRがHレベルの期間を「奇数フレーム」、Lレベルの期間を「偶数フレーム」と定義する。
以下、本実施の形態に係る容量線駆動回路12の動作を説明する。まず奇数行の単位回路の動作を説明するが、ここでも第n行目の単位回路(図31)の動作を代表的に説明する。
図33を参照し、ブランキング期間内の時刻t1で、極性制御信号VFR,/VFRがそれぞれHレベル、Lレベルに変化して奇数フレームになると、入力端子IN102が電圧VHに、入力端子IN103が電圧−VLにそれぞれ設定される。ノードN101〜N104、及び出力端子OUT100のレベルは直前フレーム期間の動作で決まり、ここではノードN101,N103および出力端子OUT100はLレベル、ノードN102、N104はHレベルとなっている。
時刻t2において、対応するゲート線GLnを駆動するゲート線駆動信号GnがHレベルになり、第n行目の画素25に表示データ信号Dが書き込まれる。そして時刻t2から1H後の時刻t3に、ゲート線駆動信号GnはLレベルになる。
時刻t3のさらに1H後の時刻t4では、2つ後の行のゲート線駆動信号Gn+2がHレベル(VH)になる。応じてトランジスタQ101,Q102がオンになり、ノードN101,N102に極性制御信号VFR,/VFRのレベルが供給される。より詳細には、まずノードN102(極性切換信号/PC)がLレベル(−VL)になり、トランジスタQ103,Q110がオフになる。トランジスタQ103がオフしたことで、ノードN101がトランジスタQ101を通して充電され、極性切換信号PCがHレベル(VH−Vth)になる。応じて、トランジスタQ104,Q109がオンになる。
ノードN104はトランジスタQ108,Q104を通して放電されLレベル(−VL)になり、ノードN103はトランジスタQ107を通して充電されHレベル(VH−Vth)になる。なお、上記したように電圧VCCHは、極性切換信号/PCがHレベルになったときにトランジスタQ109が比飽和動作する範囲の値に設定されており、容量線駆動信号CCnは電圧VCCHのHレベルとなる。
時刻t5でゲート線駆動信号Gn+2がLになると、トランジスタQ101、Q102がオフになるので、ノードN101,N102と入力端子IN102,IN103とが電気的に分離される。但しこのとき極性切換信号PCのHレベル、極性切換信号/PCのLレベルは、先に述べたレベル保持回路の働きにより保持(ラッチ)される。
なお時刻t5では、クロック信号/CLKがHレベルに立ち上がるため、容量素子C101を介する結合によりノードN103が昇圧される。ノードN103は既にVH−Vthに充電されているので、この昇圧作用によりノードN103の電圧レベルは略2・VH−Vthになる。応じてトランジスタQ105が非飽和領域でオンになり、ノードN101は電圧VHまで上昇する。
そして時刻t6でクロック信号/CLKがLレベルになると、ノードN103のレベルは再びVH−Vthに戻りトランジスタQ105はオフするが、ノードN101は高インピーダンス状態で電圧VHのHレベルに維持される。
時刻t6以降は、クロック信号/CLKがHレベルに変化する度にノードN103の電圧レベルが略2・VH−Vthに昇圧され、トランジスタQ105が非飽和領域でオンしてノードN101を電圧VHに充電する動作が繰り返される。それにより、リーク電流によるノードN101のレベル低下が補償され、極性切換信号PCを電圧VHのHレベルに維持することができる。この結果、トランジスタQ109は非飽和領域でのオン状態に維持され、当該単位回路は1フレーム期間、容量線駆動信号CCnのHレベル(VCCH)を低インピーダンスで維持することができる。
そして次のブランキング期間内の時刻t7で、極性制御信号VFR,/VFRがそれぞれLレベル、Hレベルに変化して偶数フレームになるが、この時点ではトランジスタQ101、Q102はオフであるので、ノードN101(極性切換信号PC)のHレベル、ノードN102(極性切換信号/PC)のLレベルは変化せず、容量線駆動信号CCnもHレベル(VCCH)のままである。
その後、時刻t8でゲート線駆動信号GnがHレベルになり、第n行目の画素25に表示データ信号Dが書き込まれる。ゲート線駆動信号Gnは、時刻t8から1H後の時刻t9にLレベルになる。
時刻t9のさらに1H後の時刻t10では、ゲート線駆動信号Gn+2がHレベル(VH)になる。応じてトランジスタQ101,Q102がオンになり、ノードN101,N102に極性制御信号VFR,/VFRのレベルが供給される。このとき上記の時刻t4とは逆の動作により、極性切換信号PCがLレベル(−VL)、極性切換信号/PCがHレベル(VH−Vth)となる。応じてトランジスタQ109がオフ、トランジスタQ110がオンとなり、容量線駆動信号CCnはLレベル(VCCL)に変化する。
時刻t11でゲート線駆動信号Gn+2がLになると、トランジスタQ101、Q102がオフになるので、ノードN101,N102と入力端子IN102,IN103とが電気的に分離される。但しこのとき極性切換信号PCのLレベル、極性切換信号/PCのHレベルは、先に述べたレベル保持回路の働きにより保持(ラッチ)される。
なお時刻t11では、クロック信号/CLKがHレベルに立ち上がるため、容量素子C102を介する結合によりノードN104が昇圧される。この昇圧作用によりノードN104の電圧レベルは略2・VH−Vthになる。応じてトランジスタQ106が非飽和領域でオンになり、ノードN102は電圧VHまで上昇する。
そして時刻t12でクロック信号/CLKがLレベルになると、ノードN104のレベルは再びVH−Vthに戻りトランジスタQ106はオフするが、ノードN101は高インピーダンス状態で電圧VHのHレベルに維持される。
時刻t6以降は、クロック信号/CLKがHレベルに変化する度にノードN103の電圧レベルが略2・VH−Vthに昇圧され、トランジスタQ106がノードN101を電圧VHに充電する動作が繰り返される。それによりノードN101(極性切換信号PC)は電圧VHのHレベルは電圧VHに維持される。この結果、トランジスタQ109は非飽和領域でのオン状態に維持され、当該単位回路は1フレーム期間、容量線駆動信号CCnのLレベル(VCCL)を低インピーダンスで維持することができる。
このように容量線駆動回路12の奇数行の単位回路(図31)の各々は、奇数フレームにおいては、対応する行の画素25への表示データ信号Dの書き込み期間(対応するゲート線GLの活性期間)から1H後に、容量線駆動信号CCをLレベルからHレベルへと変化させる。また偶数フレームにおいては、対応する行の画素25への表示データ信号Dの書き込み期間から1H後に、容量線駆動信号CCをHレベルからLレベルへと変化させる。
一方、偶数行の単位回路(図32)の動作は、上で説明した奇数行の単位回路の動作とほぼ同じである。但し、偶数行の単位回路の各々は、奇数フレームにおいては、対応する行の画素25への表示データ信号Dの書き込み期間から1H後に、容量線駆動信号CCをHレベルからLレベルへと変化させる。また偶数フレームにおいては、対応する行の画素25への表示データ信号Dの書き込み期間の1H後に、容量線駆動信号CCをLレベルからHレベルへと変化させる。
図34は容量線駆動回路12の動作を示す信号波形図であり、上記の奇数行および偶数行の容量線駆動信号CCの振る舞いをまとめたものである。容量線駆動信号CCのそれぞれは、それと同じ行に対応するゲート線駆動信号Gの立ち上がり時から2H遅れて(ゲート線駆動信号Gの立ち下がり時から1H後)レベルが変化していることが分かる。例えば、第n行(奇数行)に対応する容量線駆動信号CCnは、それと同じ行に対応するゲート線駆動信号Gnの立ち上がり時から2H遅れて(ゲート線駆動信号Gnの立ち下がり時から1H後)レベルが反転している。同様に第n+1行(偶数行)に対応する容量線駆動信号CCn+1は、ゲート線駆動信号Gn+1の立ち上がり時から2H遅れてレベルが反転している。また同じフレーム期間内では、偶数行と時数行とで、容量線駆動信号CCのレベル変化の方向が逆になることも、同図から分かる。
図34のようにレベル変化する容量線駆動信号CCを用いてゲートライン反転駆動方式の容量結合駆動を行う場合、各画素25に表示データ信号Dを書き込む際、奇数フレームにおいては、奇数行に正極性(+)のものを書き込むと共に偶数行に負極性(−)のものを書き込むようにし、偶数フレームにおいては、奇数行に負極性のものを書き込むと共に偶数行に正極性のものを書き込むようにする。その結果、正極性の表示データ信号Dが書き込まれた画素電極Npの電圧レベルは上昇され、負極性の表示データ信号Dを書き込まれた画素電極Npの電圧レベルは下降され、各表示データ信号Dが増幅されることとなる。
なお以上の説明から分かるように、極性制御信号VFR,/VFRは、各容量線駆動信号CCのレベルを制御する目的で用いられている。それらはブランキング期間で交番し、各フレーム期間で一定のレベルに固定されるものであった。しかし、図31および図32に示した容量線駆動回路12の単位回路は、極性切換信号PC,/PCのレベル保持回路を備えているので、厳密には、極性制御信号VFR,/VFRは、各単位回路で少なくとも入力端子IN101に入力される信号の活性期間にさえ適切な値をとっていればよく、必ずしも1フレーム期間一定のレベルを維持する必要はない。但し、極性制御信号VFR,/VFRの交番周期を短くする(周波数を高くする)と消費電力が増大する点に留意すべきである。
以上の説明では、レベル変換回路14は図25の回路を複数個用いて構成されたものとして説明したが、その変更例である図27あるいは図28の回路を用いることも可能である。またスタート信号stおよびクロック信号clk,/clkのパルス幅は狭いため、それらのレベル変換を行う回路では、図25〜図28のトランジスタQ5A,Q6Aのリーク電流は問題とはならないので電流駆動素子I3Aを省略してもよい。逆に、極性制御信号vfr,/vfrのパルス幅は1フレーム期間(約16.7ms)に相当する長いものであるので、そのレベル変換を行う回路では電流駆動素子I3Aを省略すべできない。
また説明は省略したが、レベル変換回路14の初期値を設定するためのパワーオンリセット回路もレベル変換回路14と同じ絶縁基板(画素25と同じ絶縁基板)上に形成してもよい。その場合、実施の形態1の変更例1で説明した特許文献2の図1のパワーオンリセット回路を用いることができる。その場合、製造プロセス簡略化の観点から、当該パワーオンリセット回路も画素25の画素トランジスタ26と同じ導電型(ここではN型)トランジスタを用いて構成することが望ましい。
IN 入力端子、INS 入力信号、OUT 出力端子、OUTS 出力信号、RST リセット端子、I1A〜I3A,I1B〜I3B 電流駆動素子、POR パワーオンリセット回路、1A,1B,40A,40B プッシュプル回路、20A,20B ブートストラップ型負荷回路、100 入力段回路、110 プッシュプル回路、120 ブートストラップ型駆動回路、130 出力駆動回路。