JP5167052B2 - Dry etching method - Google Patents
Dry etching method Download PDFInfo
- Publication number
- JP5167052B2 JP5167052B2 JP2008254449A JP2008254449A JP5167052B2 JP 5167052 B2 JP5167052 B2 JP 5167052B2 JP 2008254449 A JP2008254449 A JP 2008254449A JP 2008254449 A JP2008254449 A JP 2008254449A JP 5167052 B2 JP5167052 B2 JP 5167052B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- mask
- gas
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明はドライエッチング方法に関する。特に本発明はSi層と下地層としてのSiO2層を有する基板に貫通ビアを形成するドライエッチングに関する。
The present invention relates to a dry etching how. In particular, the present invention relates to dry etching for forming a through via in a substrate having a Si layer and a SiO 2 layer as an underlayer.
三次元実装のための貫通電極を設けるために、ドライエッチングによってシリコン基板に貫通ビア(TSV:Through Silicon Via)を形成することが知られている(例えば、特許文献1参照)。また、例えばSF6/O2混合ガスをエッチングガスとするドライエッチングでシリコン基板に貫通ビアを形成する場合、側壁における保護層(SiO2)の形成が十分でないと底壁(底面)よりも側壁でエッチングが進行する現象(サイドエッチング)が生じ、その結果、側壁が平坦なテーパ面とならず弓状に湾曲した形状となること(ボーイング)が知られている(例えば、特許文献2参照)。このボーイングは、トレンチを形成する場合よりもビアを形成する場合の方が、マスクの開口率が小さいために生じやすいことが知られている。さらにまた、ボーイングは貫通ビアが深い程(貫通ビアの径に対する深さのアスペクト比が大きい程)顕著であり、エッチング速度が速い程顕著であることが知られている。 In order to provide a through electrode for three-dimensional mounting, it is known to form a through via (TSV: Through Silicon Via) in a silicon substrate by dry etching (see, for example, Patent Document 1). For example, when a through via is formed in a silicon substrate by dry etching using an SF 6 / O 2 mixed gas as an etching gas, if the protective layer (SiO 2 ) is not sufficiently formed on the side wall, the side wall rather than the bottom wall (bottom surface) is formed. It is known that a phenomenon in which etching proceeds (side etching) occurs, and as a result, the side wall does not become a flat tapered surface but has an arcuate shape (Boeing) (see, for example, Patent Document 2). . It is known that this bowing is more likely to occur when the via is formed than when the trench is formed because the aperture ratio of the mask is small. Further, it is known that bowing becomes more prominent as the through-via is deeper (the aspect ratio of the depth to the diameter of the through-via is larger), and is more noticeable as the etching rate is faster.
図7Aから図7Dは、従来のドライエッチングによるシリコン基板への貫通ビアの形成の一例を示す。図7Aに示すように、基板101は、Si層102と、このSi層102の一方の面(図において下面)に形成された下地層としてのSiO2層103と、このSiO2層103上に形成された金属層104を備える。基板101の金属層104側は接着剤層105によりサポートガラス106に固定されている。SiO2層103の他方の面(図において上面)には加工する貫通ビアの対応する径の開口部を有するフォトレジストマスク107が形成されている。図7Bに示すように、SF6/O2混合ガスをプラズマ化するドライエッチングを実行してSi層102を貫通する貫通ビア108を形成する。次に、図7Cに示すように、貫通ビア108がSiO2層103を貫通するように、フルオロカーボン系ガスをプラズマ化するドライエッチングを実行してSiO2層をエッチングする。その後、図7Dに示すように、O2ガスをプラズマ化してフォトレジストマスク107を基板101から除去する(アッシング)。
7A to 7D show an example of forming a through via in a silicon substrate by conventional dry etching. As shown in FIG. 7A, a
以上の工程で貫通ビア108を形成した場合、Si層102をSF6/O2混合ガスを使用してエッチングする際に、図7Bにおいて符号109で示すようにボーイングの影響によって貫通ビア108の開口部付近の側壁に貫通ビア108内に突出する鋭角な角部ないし肩部が生じる。この角部109は、フルオロカーボン系ガスを使用してSiO2層103をエッチングする工程や、アッシング工程でも除去されることなく残留する(図7C及び図7D)。この角部109が存在すると、貫通電極を設けるために必要な貫通ビア108を形成した後の工程、すなわちCVDによる貫通ビア108の底壁(底面)及び側壁に絶縁膜(SiO2)を形成する工程や、それに続いてメッキによって貫通ビア108内に金属を埋め込む工程で不具合が生じる原因となる。
When the
本発明は、Si層と下地層としてのSiO2層を有する基板に貫通ビアを形成するドライエッチングにおいて、貫通ビアの開口部付近の側壁の角部ないし肩部を確実なくすことを課題とする。 An object of the present invention is to reliably eliminate the corners or shoulders of the side wall near the opening of the through via in dry etching for forming the through via on the substrate having the Si layer and the SiO 2 layer as the underlayer.
本発明は、Si層、このSi層の一方の面に設けられたSiO2層、及び前記Si層の他方の面に設けられたマスクを少なくとも備える基板を真空容器内に配置し、前記真空容器内に導入した少なくともSF6とO2を含む第1のエッチングガスをプラズマ化し、前記Si層を貫通して前記SiO2層まで達する貫通ビアを形成する第1のドライエッチング工程を実行し、この第1のドライエッチング工程は、前記貫通ビアの開口部付近の側壁から突出する肩部が形成されるものであり、前記マスクを除去するマスク除去工程を実行し、
前記真空容器内に導入した第2のエッチングガスをプラズマ化してSiO2層をエッチングする第2のドライエッチング工程を前記肩部が残ったままで実行し、この第2のドライエッチング工程は、前記肩部を除去して前記貫通ビアの側壁を底面から開口部に到るまでテーパ状とするものであることを特徴とするドライエッチング方法を提供する。
According to the present invention, a substrate including at least a Si layer, a SiO 2 layer provided on one surface of the Si layer, and a mask provided on the other surface of the Si layer is disposed in a vacuum vessel, and the vacuum vessel The first etching gas containing at least SF 6 and O 2 introduced into the inside is turned into plasma, and a first dry etching step is performed to form a through via that penetrates the Si layer and reaches the SiO 2 layer. In the first dry etching step, a shoulder protruding from the side wall near the opening of the through via is formed, and a mask removing step for removing the mask is performed.
A second dry etching process for etching the SiO 2 layer by converting the second etching gas introduced into the vacuum vessel into plasma is performed with the shoulder remaining , and the second dry etching process is performed with the shoulder. A dry etching method is provided in which the portion is removed and the side wall of the through via is tapered from the bottom surface to the opening.
第1のドライエッチング工程でSi層をエッチングして貫通ビアを形成する際に、ボーイングの影響により貫通ビアの開口部付近の側壁に角部ないし肩部が生じる。先にマスクを除去した後にSiO2層をドライエッングして貫通ビアがSiO2層を貫通するようにしているので、SiO2層のドライエッチングの際に貫通ビアの角部ないし肩部が除去される。これはマスクを除去した後にSiO2層のドライエッチングを実行することにより電解集中が効果的に作用することによると推察される。 When a through via is formed by etching the Si layer in the first dry etching step, corners or shoulders are formed on the side wall near the opening of the through via due to bowing. Since then Doraienngu the SiO 2 layer after removing the mask prior to the through vias are to penetrate the SiO 2 layer, the corner portion or the shoulder portion of the through via is removed during the dry etching of the SiO 2 layer . This is presumed to be due to effective concentration of electrolysis by performing dry etching of the SiO 2 layer after removing the mask.
前記第2のエッチングガスは高C/F比のフルオロカーボン系ガスを含む。例えば、前記第2のエッチングガスはCHF3、C2F6、C4F8、C5F8、及びC4F6のうちの少なくとも一つを含む。 前記第2のドライエッチング後に、少なくともO 2 を含む第3のエッチングガスをプラズマ化して前記第2のエッング工程の際に付着するフルオロカーボンポリマに起因する前記貫通ビアの側壁の荒れを改善するライトアッシング工程を実行する。
The second etching gas contains a fluorocarbon gas having a high C / F ratio. For example, the second etching gas includes at least one of CHF 3 , C 2 F 6 , C 4 F 8 , C 5 F 8 , and C 4 F 6 . After the second dry etching, a third etching gas containing at least O 2 is turned into plasma, and light ashing is performed to improve the roughness of the side wall of the through via caused by the fluorocarbon polymer deposited during the second etching process. Execute the process.
前記マスクがフォトレジストマスクである場合、前記マスク除去工程は少なくともO2を含む第3のエッチングガスをプラズマ化して前記フォトレジストマスクをドライエッチングにより除去する。 When the mask is a photoresist mask, the mask removing step converts the third etching gas containing at least O 2 into plasma and removes the photoresist mask by dry etching.
マスクがフォトレジストマスクである場合、誘電体部材を介して前記真空容器の上部外側に上部電極を配置する一方、前記真空容器の内部に下部電極を配置し、前記マスク除去工程は、前記下部電極上との間に隙間をあけた状態で前記基板を保持し、前記上部電極に高周波電力を供給して前記第4のエッチングガスをプラズマ化し、前記下部電極を接地状態として冷却は行わないことが可能である。基板への熱の影響よりもエッチングレートを重視できる場合、この条件でマスク除去工程を実行することにより、フォトレジストマスク24を基板7から高速で除去できる。
When the mask is a photoresist mask, an upper electrode is disposed outside the upper portion of the vacuum vessel via a dielectric member, while a lower electrode is disposed inside the vacuum vessel, and the mask removing step includes the lower electrode. The substrate may be held with a gap between the upper electrode, high frequency power is supplied to the upper electrode, the fourth etching gas is turned into plasma, the lower electrode is grounded, and cooling is not performed. Is possible. When the etching rate can be more important than the influence of heat on the substrate, the
前記第2のエッチング工程で使用する前記第2のエッチングガスが高C/F比のフルオロカーボン系ガスを含み、かつマスクがフォトレジストマスクである場合、前記第1のエッチング工程を第1の真空容器内で実行し、マスク除去工程及び前記第2のエッチング工程を第2の真空容器内で実行してもよい。第1のドライエッチング工程、マスク除去工程、及び第2のドライエッチング工程を繰り返し実行した際に、O2ガスを使用するマスク除去工程と同じ第2の真空容器内で高C/F比のフルオロカーボン系ガスを使用する第2のエッチング工程を実行することにより、真空容器内でのCF系ポリマの付着を抑制して良好な状態を継続させ、メンテナンスの頻度を減らすことができる。 When the second etching gas used in the second etching process includes a fluorocarbon gas having a high C / F ratio and the mask is a photoresist mask, the first etching process is performed in the first vacuum container. And the mask removing step and the second etching step may be performed in the second vacuum vessel. When the first dry etching step, the mask removal step, and the second dry etching step are repeatedly executed, the fluorocarbon having a high C / F ratio is obtained in the same second vacuum vessel as the mask removal step using O 2 gas. By executing the second etching step using the system gas, it is possible to suppress the adhesion of the CF polymer in the vacuum vessel and maintain a good state, thereby reducing the frequency of maintenance.
前記マスクがSiNマスクである場合、前記マスク除去工程は低C/F比のフルオロカーボン系ガスを含む第4のエッチングガスをプラズマ化して前記SiNマスクをドライエッチングにより除去する。この場合の第3のエッチングガスは、例えばCF4又はCF4/CHF3を少なくとも含む。
In the case where the mask is a SiN mask, the mask removing step converts the fourth etching gas containing a fluorocarbon gas having a low C / F ratio into plasma and removes the SiN mask by dry etching. In this case, the third etching gas contains at least CF 4 or CF 4 / CHF 3 , for example.
前記マスクがSiO2マスクである場合、前記マスク除去工程は高C/F比のフルオロカーボン系ガスを含む第4のエッチングガスをプラズマ化して前記SiO2マスクをドライエッチングにより除去する。この場合の第4のエッチングガスは、例えばCHF3、C2F6、C4F8、C5F8、及びC4F6のうちの少なくとも一つを含む。
When the mask is a SiO 2 mask, the mask removing step converts the fourth etching gas containing a fluorocarbon gas having a high C / F ratio into plasma and removes the SiO 2 mask by dry etching. In this case, the fourth etching gas includes, for example, at least one of CHF 3 , C 2 F 6 , C 4 F 8 , C 5 F 8 , and C 4 F 6 .
第2の発明は、Si層、このSi層の一方の面に設けられたSiO2層、及び前記Si層の他方の面に設けられたフォトレジストマスクを少なくとも備える基板が内部に配置される真空容器と、前記真空容器内にプラズマを発生させるプラズマ発生源と、F系ガスを少なくとも含む第1のエッチングガスを前記真空容器内に供給するための第1のエッチングガス供給源と、高C/F比のフルオロカーボン系ガスを少なくとも含む第2のエッチングガス供給源と、O2ガスを少なくとも含む第3のエッチングガスを供給する第3のエッチングガス供給源と、前記プラズマ発生源、及び前記第1から第3のエッチングガス供給源の動作を制御する制御部とを備え、前記制御部は、前記第1のエッチングガス供給源に前記F系ガスを前記真空容器内に供給させ、かつ前記プラズマ発生源によりプラズマを発生させて前記F系ガスをプラズマ化し、貫通ビアが形成されるように前記Si層をドライエッチングし、前記第3のエッチングガス供給源に前記第3のエッチングガスを前記真空容器内に供給させ、かつ前記プラズマ発生源によりプラズマを発生させて前記第3のエッチングガスをプラズマ化して前記レジストマスクを除去し、前記第2のエッチングガス供給源に前記第2のエッチングガスを前記真空容器内に供給せさ、かつ前記プラズマ発生源によりプラズマを発生させて前記フルオロカーボン系ガスをプラズマ化し、前記貫通ビアがSiO2層を貫通するように前記SiO2層をドライエッチングすることを特徴とするドライエッチング装置を提供する。 A second invention is a vacuum in which a substrate including at least an Si layer, an SiO 2 layer provided on one surface of the Si layer, and a photoresist mask provided on the other surface of the Si layer is disposed inside. A container, a plasma generation source for generating plasma in the vacuum container, a first etching gas supply source for supplying a first etching gas containing at least an F-based gas into the vacuum container, a high C / A second etching gas supply source including at least an F-ratio fluorocarbon-based gas; a third etching gas supply source supplying a third etching gas including at least O 2 gas; the plasma generation source; And a control unit that controls the operation of the third etching gas supply source, and the control unit causes the first etching gas supply source to supply the F-based gas into the vacuum container, and Plasma is generated by a plasma generation source to convert the F-based gas into plasma, the Si layer is dry-etched so as to form a through via, and the third etching gas is supplied to the third etching gas supply source. The plasma is generated by the plasma generation source and plasma is generated by the plasma generation source to turn the third etching gas into plasma, and the resist mask is removed, and the second etching gas is supplied to the second etching gas supply source. the is not supplied into the vacuum container, and the said fluorocarbon gas plasma is generated into plasma by the plasma generating source, said through via to dry etching the SiO 2 layer so as to extend through the SiO 2 layer A dry etching apparatus is provided.
Si層を貫通する貫通ビアをドライエッチングにより形成後に、先にマスクを除去した後にSiO2層をドライエッングして貫通ビアがSiO2層を貫通するようにしているので、Si層のドライエッチングの際に貫通ビアの開口部付近の側壁に形成された角部ないし肩部は、SiO2層のドライエッチングの際に除去される。 After the through via that penetrates the Si layer is formed by dry etching, the mask is removed first, and then the SiO 2 layer is dry etched so that the through via penetrates the SiO 2 layer. In addition, corners or shoulders formed on the side wall near the opening of the through via are removed during the dry etching of the SiO 2 layer.
(第1実施形態)
図1は本発明の第1実施形態に係るドライエッチング方法を実行するためのドライエッチング装置の一例を示す。
(First embodiment)
FIG. 1 shows an example of a dry etching apparatus for performing the dry etching method according to the first embodiment of the present invention.
ドライエッチング装置1は上部開口が誘電体板(誘電体部材)2により閉鎖されたチャンバ(真空容器)3を備える。誘電体板2の上方には上部電極としてICPコイル(誘導結合プラズマコイル)4が配置されている。ICPコイル4は、可変コンデンサ5Aを介して高周波電源(第1の電源)6Aに電気的に接続されている。一方、チャンバ3内の底部側には、基板(処理対象物)7が配置される下部電極8がICPコイル4と対向するように配置されている。本実施形態では、基板7はESC(静電チャック)電極9A,9Bによって下部電極8上に静電的に保持される。しかし、基板7を下部電極8上に保持するための機構は特に限定されない。下部電極は可変コンデンサ5Bを介して高周波電源6B(第2の電源)に電気的に接続されている。
The
チャンバ3のガス導入口3aには、それぞれフローコントローラ11A〜11Dを介して、エッチングガス供給源12A〜12Dと希釈ガス供給源13が接続されている。エッチングガス供給源12AはSF6ガスを供給する。エッチングガス供給源12BはO2ガスを供給する。エッチングガス供給源12CはCF4ガスを供給する。エッチングガス供給源12DはC4F8ガスを供給する。希ガス供給源13はArガスを供給する。エッチングガス供給源12A〜12D及び希釈ガス供給源13からチャンバ3へのガスの供給の有無及び供給量は、対応するフローコントローラ11A〜11Dによって制御される。
Etching
チャンバ3の排気口3bは真空排気装置14に接続されている。また、チャンバ3には基板7の搬入出のためのゲート3cが設けられている。
The exhaust port 3 b of the
下部電極8の上面には微細な凹凸が形成されており、下部電極8上に基板7を載置すると基板7の下面と下部電極8の上面との間に微細な空間が形成される。この空間には冷却ガス源16から温調された冷却ガスとしてのHeガスが供給される。このHeガスにより基板7が冷却される。
Fine irregularities are formed on the upper surface of the
上下方向に昇降可能な複数の突き上げピン(突き上げ部材)17が下部電極8を貫通するように設けられている。突き上げピン17は、符号18で模式的に示す駆動機構18により昇降駆動される。基板7を下部電極8へ載置する際、及び基板7を下部電極8から取り外す際には、突き上げピン17は上昇位置となり先端が下部電極18の上面よりも上方に突出する。突き上げピン17は先端が下部電極18内に収容される格納位置まで降下可能である。本実施形態では、基板7の処理中の突き上げピン17は格納位置で保持され、基板7は下部電極8に直接載置された状態を維持する。
A plurality of push-up pins (push-up members) 17 that can be moved up and down are provided so as to penetrate the
制御装置15は、可変コンデンサ5A,5B、高周波電源6A,6B、エッチングガス供給源12A〜12D、希釈ガス供給源13、フローコントローラ11A〜11D、真空排気装置14、冷却ガス源16、及び突き上げピン17の駆動機構18を含む装置全体を統括的に制御してドライエッチングプロセスを実行する。
The
次に、本実施形態のドライエッチング方法を説明する。本実施形態のドライエッチング方法は、種々の半導体素子を形成済みの基板7に直径が10〜80μm程度の貫通ビアを形成するものであり(ビアラスト法)、かつ基板7の半導体素子が形成されている表面とは反対の裏面側から貫通ビアを形成するものである(バックサイドビアないしブラインドサイドビア)。
Next, the dry etching method of this embodiment will be described. In the dry etching method of this embodiment, a through via having a diameter of about 10 to 80 μm is formed in a
図3Aを参照すると、基板7は種々の半導体素子(図示せず)が形成されたSi層21と、このSi層21の表面側(図において下面側)に設けられた下地層としてのSiO2層22を備える。SiO2層22上には配線のための金属層23が設けられている。一方、Si層21の裏面側(図において上面側)には、加工する貫通ビアに対応する径の開口部を有するフォトレジストマスク24が形成されている。基板7は表面側である金属層23上の接着剤層25によって支持部材としてのサポートガラス26に接着によって固定されている。
Referring to FIG. 3A, a
本実施形態における基板7の寸法等の詳細は以下の通りである。Si層21の厚みは平均で20〜200μm程度である。SiO2層22の厚みは平均で0.5〜2μm程度である。金属層23は例えばAl、あるいはAlとバリアメタルとしてのTi/Nとからなり、全体の厚みは平均で50〜500nm程度である。接着剤層25の厚みは、平均で0.5〜4.0μm程度である。基板7に貫通ビアを形成するためのフォトレジストマスク24の開口率は、1%程度未満である。
Details of the dimensions and the like of the
図2及び図3を参照すると、本実施形態のドライエッチング方法では、最初にSi層21のエッチングを行ってSi層21を貫通する貫通ビア31を形成する(図2のステップS1,図3B)。次に、フォトレジストマスク24を除去するためのアッシングを行う(図2のステップS2,図3C)。ステップS2でのフォトレジストマスク24の除去後、貫通ビア31がSiO2層22を貫通して金属層23に達するように、SiO2層22をエッチングする(図2のステップS3,図3D)。最後に、貫通ビア31の側壁に形成されたCF系ポリマの層を除去するためのライトアッシングを実行する(図2のステップS4)。
Referring to FIGS. 2 and 3, in the dry etching method of the present embodiment, the
まず、Si層21をエッチングする工程(図2のステップS1,図3B)について説明する。基板7をチャンバ3内へ搬入して下部電極8に配置してESC電極9A,9Bにより静電的に保持した後、真空排気装置14でチャンバ3内のガスをパージする。また、冷却ガス源16からHeガスを供給して基板7を冷却する。本実施形態では、Heガスによる基板7の冷却は、Si層21をエッチングする工程から最後のライトアッシングが終了するまで継続される。次に、チャンバ3内にSF6/O2混合ガスを導入する。具体的には、エッチングガス供給源12AからSF6ガスを、エッチングガス供給源12BからO2ガスをそれぞれ所定流量で導入する。また、SF6/O2混合ガスの導入を実行しつつ、真空排気装置14により所定流量で排気を行い、チャンバ3内を所定圧力に維持する。その後、ICPコイル4に対して高周波電源6Aから高周波電力を供給すると共に、下部電極8に対して高周波電源6Bから高周波電力(バイアス電力)を供給する。
First, the process (step S1, FIG. 3B of FIG. 2) of etching the
ICPコイル4への高周波電力の供給により発生する誘導結合型放電によって、SF6/O2混合ガスがプラズマ化する。プラズマP中では、SF6ガスに由来するF成分、Fラジカル、正イオン(Sイオン、フッ化硫黄系のイオン等)が生じると共に、O2ガスに由来するO成分(Oラジカル及び正イオンであるOイオンを含む)が発生する。 The SF 6 / O 2 mixed gas is turned into plasma by the inductively coupled discharge generated by the supply of high-frequency power to the ICP coil 4. In the plasma P, F component, F radical and positive ion (S ion, sulfur fluoride ion, etc.) derived from SF 6 gas are generated, and O component (O radical and positive ion derived from O 2 gas). Some O ions).
プラズマPで発生したF成分、Fラジカル、及びO成分がSi層21のフォトレジストマスク24から露呈している部分に入射する。エッチング種であるFラジカルと正イオン(SイオンやOイオン等)によりSi層21がエッチングされる。この際、FラジカルがSi層21のSi原子と反応して揮発性反応生成物であるSiF4(四フッ化シリコン)、Si2F6(六フッ化二ケイ素)等のシリコンフッ化物が生成され、Si層21から離脱する(Six+FY=SixFY)。下部電極8へバイアス電力を供給する状態でエッチングを実行することにより、貫通ビア31の底面に向かう正イオンの運動エネルギが活性化する。具体的には、バイアス電力により引き込まれた正イオンが貫通ビア31の底面をアタックして削るためFラジカルがSiと反応し易くなり、貫通ビア31の底面のエッチングレートが貫通ビア31の側壁のエッチングレートよりも高くなる。
The F component, F radical, and O component generated by the plasma P are incident on the exposed portion of the
SF6ガスに添加したO2ガスに由来するO成分がSi層21を構成するSi原子と反応してSiO2(酸化シリコン)等のSi酸化物が生成され、このSi酸化物が貫通ビア31の側壁と底面に付着する(Si+Ox=SiOx)。Si層21のエッチングは、側壁や底面に生成されたSi酸化物を除去しつつ進行する。しかし、前述のようにフォトレジストマスク24の開口率は1%未満(低開口率)であり、平均で20〜200μm程度の厚みを有するSi層21に貫通ビア31を形成する必要があり(貫通ビア31の深さが深い)、かつ後に詳述するようにSi層のエッチングレートは10nm/min程度の高速である。そのため、エッチングの進行により貫通ビア31の深さが深くなるのに伴って、側壁を保護するSi酸化物の生成速度が特に貫通ビア31の開口部付近においてエッチング速度に対して相対的に遅くなる。その結果、図3B及び図3Cにおいて符号32で示すように、貫通ビア31の開口部付近の側壁に貫通ビア31内に突出する肩部ないし角部が生じる。図3Cに示すように、角部32の貫通ビア31の側壁からの突出量tは、例えば貫通ビア31の直径が50μmの場合には1〜5μmである。
The O component derived from the O 2 gas added to the SF 6 gas reacts with Si atoms constituting the
Si層21をエッチングする工程の具体的なエッチング条件は例えば以下の通りである。SF6ガス及びO2ガスの供給流量は、それぞれ200sccm、100sccm(総供給流量300sccm)である。チャンバ3内の圧力は15.0Paに維持される。ICPコイル4への供給電力は1500Wで、下部電極8へ供給するバイアス電力は500Wである。また、下部電極8の温度は15℃に維持される。この条件ではSiのエッチングレートは200nm/minであり、SiO2のエッチングレートも200nm/minである。
Specific etching conditions in the step of etching the
Si層21をエッチングする工程で使用するガスは、本実施形態のようなSF6/O2混合ガスに限定されず、少なくともSF6ガスとO2ガスを含むものであればよい。具体的には、SF6/O2/He混合ガスや、SF6/SiF4/O2混合ガスを使用してもよい。
The gas used in the step of etching the
貫通ビア31がSi層21を貫通してSiO2層22まで達すると、フォトレジストマスク24を除去するためのアッシング(図2のステップS2,図3C)に移行する。具体的には、エッチングガス供給源12AからのSF6ガスの導入を停止する。また、エッチングガス供給源12Bからチャンバ3内にO2ガスを所定流量で導入すると共に、エッチングガス供給源12CからCF4ガスを所定流量で導入しつつ、真空排気装置14により所定流量で排気を行い、チャンバ3内を所定圧力で維持する。つまり、アッシング工程ではチャンバ3内に導入するガスをSF6/O2混合ガスからO2/CF4混合ガスに切り換える。また、チャンバ3の圧力をSi層21のエッチング工程よりも低圧に設定する。さらに、高周波電源6AからICPコイル4への供給電力をSi層21のエッチング工程よりも減少させる一方、高周波電源6Bから下部電極8への供給電力はSi層21のエッチング工程と同一値で維持する。本実施形態の場合、アッシング工程中も冷却ガス源16から基板7の下面へのHeガスの供給は継続する。
When the through via 31 reaches the SiO 2 layer 22 through the
ICPコイル4への高周波電力の供給で発生する誘導結合型放電により、O2ガスとCF4ガスがプラズマ化する。プラズマP中では、O2ガスに由来するO成分により、フォトレジストマスク24を構成する有機成分をCOxやH2Oに分解される。図3Cに示すように、フォトレジストマスク24が除去された状態でも、貫通ビア31の角部32は依然として存在している。
O 2 gas and CF 4 gas are turned into plasma by inductively coupled discharge generated by supplying high frequency power to the ICP coil 4. In the plasma P, the organic component constituting the
フォトレジストマスク24を除去するアッシング工程の具体的なエッチング条件は例えば以下の通りである。O2ガス及びCF4ガスの供給流量はそれぞれ200sccm、10sccm(総供給流量210sccm)である。チャンバ3内の圧力は1.0Paに維持される。ICPコイル4への供給電力は500Wで、下部電極8へ供給するバイアス電力は50Wである。また、冷却ガス源16からのHeガスの供給圧は1000Paである。Heガスによる冷却によって下部電極8の温度を15℃程度に維持し、それによって基板7を100℃以下に維持する。ESC電極9A,9Bへの印加電圧は±100Vである。ただし、アッシング工程の条件はこの例に限定されない。具体的には、O2ガスの供給流量は、50〜500sccmが好ましく、CF4ガスの供給流量はO2ガスの供給流量1〜10%程度に設定することが好ましい。チャンバ3内の圧力は、0.5〜5Paが好ましい。ICPコイル4への供給電力は、300〜1000Wが好ましい。下部電極8へ供給するバイアス電力は、10〜100Wが好ましい。
Specific etching conditions of the ashing process for removing the
フォトレジストマスク24を除去するアッシング工程で使用するガスは、本実施形態のようなO2/CF4混合ガスに限定されず、少なくともO2ガスを含むものであればよい。
The gas used in the ashing process for removing the
ESC電極9A,9Bによる基板7の下部電極8への静電吸着と、冷却ガス供給源16からHeガスの供給による基板7の冷却を行わなくてもよい。この場合、基板7の温度は120〜150℃程度で維持される。つまり、フォトレジストマスク24を除去するアッシング工程の際に本実施形態のように下部電極8に対して高周波電源6Bからバイアス電力を供給する場合、かつESC電極9A,9Bによる基板7の静電吸着及び冷却ガス(Heガス)による基板7の冷却を実行するか否かは必要に応じて選択できる。
The electrostatic adsorption to the
フォトレジストマスク24が除去された後、SiO2層22をエッチングする工程に移行する(図2のステップS3,図3D)。具体的には、エッチングガス供給源12BからのO2ガスの導入及びエッチングガス供給源12CからのCF4ガスの導入を停止する。一方、エッチングガス供給源12Dからフルオロカーボン系ガスであるC4F8ガスを、希釈ガス供給源13からArガスをそれぞれ所定流量でチャンバ3内に導入する。また、C4F8/Ar混合ガスの導入を実行しつつ、真空排気装置14により所定流量で排気を行い、チャンバ3内を所定圧力で維持する。さらに、ICPコイル4と下部電極8に対して高周波電源6A,6Bから高周波電力を供給する。
After the
SiO2層22をエッチングする工程の具体的なエッチング条件は例えば以下の通りである。C4F8ガス及びArガスの供給流量は、それぞれ5sccm、100sccm(総供給流量105sccm)である。チャンバ3内の圧力は4Paに維持される。ICPコイル4への供給電力は500Wで、下部電極8へ供給するバイアス電力は500Wである。また、冷却ガス源16からのHeガスの供給により下部電極8の温度は15℃程度に維持される。この条件ではSiO2のエッチングレートは100nm/minであり、Siのエッチングレートは100nm/minである。ただし、SiO2層22をエッチングする工程の条件はこの例に限定されない。
Specific etching conditions in the step of etching the SiO 2 layer 22 are as follows, for example. The supply flow rates of C 4 F 8 gas and Ar gas are 5 sccm and 100 sccm, respectively (total
この工程では、プラズマPで発生したF成分、Fラジカル等がSiO2層22のフォトレジストマスク24から露呈している部分に入射し、エッチング種であるFラジカルによりSiO2層21がエッチングされる。この際、Fラジカルと被エッチング層21がSiO2層21のSi原子と反応して揮発性反応生成物であるSiF4、Si2F6等のシリコンフッ化物が生成され、被エッチング層21から離脱する(Six+FY=SixFY)。
In this step, the F component, F radicals, etc. generated by the plasma P are incident on the exposed portion of the SiO 2 layer 22 from the
また、C4F8ガスに由来するフルオロカーボン成分CFxが、Si層21のエッチング(図2のステップS1)の際に貫通ビア31の側壁に生成されたSi酸化物と反応し、その結果、揮発性物質であるシリコンフッ化物とCOxが生成されて貫通ビア31の側壁から離脱する(SiOx+CFy=SiFy+COx)。また、フルオロカーボン成分CFxは、フルオロカーボンポリマ((CF2)n)として貫通ビア31の底面と側壁にほぼ均一に付着する。 Further, the fluorocarbon component CF x derived from the C 4 F 8 gas reacts with the Si oxide generated on the side wall of the through via 31 during the etching of the Si layer 21 (step S1 in FIG. 2), and as a result, Volatile substances such as silicon fluoride and CO x are generated and separated from the side wall of the through via 31 (SiO x + CF y = SiF y + CO x ). Further, the fluorocarbon component CF x adheres almost uniformly to the bottom and side walls of the through via 31 as a fluorocarbon polymer ((CF 2 ) n ).
図3Dに模式的に示すように、貫通ビア31がSiO2層22を貫通して金属層23に達してSiO2層22のエッチングが完了した時点では、Si層21のエッチングの際に生じた貫通ビア31の角部32が除去されて消滅している。その結果、底面から開口部に到るまで平坦であるテーパ状の側壁を有する貫通ビア31が得られる。
As schematically shown in FIG. 3D, when the through via 31 penetrates the SiO 2 layer 22 to reach the
SiO2層22をエッチングする工程で貫通ビア31の角部32が除去される機構は以下のように推察される。角部32はプラズマPと向かい合っている基板7(Si層21)の裏面側(図において上面側)に位置し、かつ尖った形状を有するので、電解集中が生じる傾向がある。しかし、図4に模式的に示すように、フォトレジストマスク24を除去する前にSiO2層21をエッチングする工程を実行した場合(図7A〜図7Bの従来の方法の場合)、基板7(Si層)の裏面に存在するフォトレジストマスク24によって角部32に対する電解集中の作用が減殺される。これに対し、本実施形態ではフォトレジストマスク24を除去した後にSiO2層21をエッチングする工程を実行するので、角部32に対して電解集中が効果的に作用し、角部32が除去される。
The mechanism by which the
SiO2層22をエッチングする工程で使用するガスは、本実施形態のようなC4F8/Ar混合ガスに限定されず、高C/F比のフルオロカーボン系ガスを含むものであればよい。SiO2層22をエッチングする工程で使用できる高C/F比のフルオロカーボン系ガスとしては、CHF3、C2F6、C4F8、C5F8、及びC4F6があり、少なくともこれらのうち一つを含むガスをSiO2層22をエッチングする工程で使用できる。例えば、CF4/CHF3/Ar混合ガスをSiO2層22をエッチングする工程で使用できる。 The gas used in the step of etching the SiO 2 layer 22 is not limited to the C 4 F 8 / Ar mixed gas as in the present embodiment, and any gas containing a fluorocarbon gas having a high C / F ratio may be used. Examples of the fluorocarbon gas having a high C / F ratio that can be used in the process of etching the SiO 2 layer 22 include CHF 3 , C 2 F 6 , C 4 F 8 , C 5 F 8 , and C 4 F 6 , and at least A gas containing one of these can be used in the process of etching the SiO 2 layer 22. For example, a CF 4 / CHF 3 / Ar mixed gas can be used in the process of etching the SiO 2 layer 22.
SiO2層22のエッチング後、フォトレジストマスク24を除去するためのアッシング(図2のステップS2)と同様の条件でライトアッシングを実行する(図2のステップS4)。このライトアッシングの際に生じる酸素プラズマによって、前述のようにSiO2層22をエッチングする際に貫通ビア31の側壁のうち主として底面付近の側壁に付着したフルオロカーボンポリマが分解されて除去される。その結果、フルオロカーボンポリマの付着に起因する貫通ビア31の側壁の荒れが改善される。 After the SiO 2 layer 22 is etched, write ashing is performed under the same conditions as ashing for removing the photoresist mask 24 (step S2 in FIG. 2) (step S4 in FIG. 2). The oxygen plasma generated during the light ashing decomposes and removes the fluorocarbon polymer adhering mainly to the side wall near the bottom surface of the through via 31 when the SiO 2 layer 22 is etched as described above. As a result, the roughness of the side wall of the through via 31 due to the adhesion of the fluorocarbon polymer is improved.
以上のように、本実施形態のドライエッチング方法によれば、角部32のない良好な形状の貫通ビア31を形成することができ、しかも貫通ビア31の側壁の後工程における不具合も低減できる。
As described above, according to the dry etching method of the present embodiment, it is possible to form the through via 31 having a good shape without the
(第2実施形態)
本発明の第2実施形態は、フォトレジストマスク24を除去するアッシング工程(図2のステップS2,図3C)のみが第1実施形態と異なる。具体的には、本実施形態におけるアッシング工程中は、突き上げピン17を先端が下部電極18から僅かに突出する位置に保持し、それによって図1において二点鎖線で示すように基板7を下面が下部電極8の上面に対して僅かな間隔c(例えば0.5〜1.0mm程度)をあけて上方に位置に配置して、ESC電極9A,9Bによる静電吸着は行わない。また、本実施形態におけるアッシング工程では、下部電極8に対する高周波電源6Bからの高周波電力の供給を行わず、下部電極8を接地状態とする。さらに、冷却ガス源16からのHeガスの供給を行わず、Heガスによる基板7の冷却は行わない。基板7を下部電極8から間隔を離して保持し、かつ冷却ガスによる下部電極8の冷却を行わないことにより、アッシング工程中の基板7の温度は150〜200℃程度となる。第2実施形態では前述のように下部電極8へのバイアス電力の供給を行わないが、基板7の温度を高温(第1実施形態では100℃以下であるのに対して本実施形態では150〜200℃)で保持することにより、フォトレジストマスク24のエッチングレートが第1実施形態の場合と比較して2割程度増加する。つまり、本実施形態の条件でアッシング工程を実行することにより、フォトレジストマスク24を基板7から高速で除去できる。第1実施形態は基板7へ熱の影響を低減することをエッチングレートよりも重視する必要がある場合に適しており、第2実施形態は基板7への熱の影響の低減よりもエッチングレートを重視できる場合に適している。
(Second Embodiment)
The second embodiment of the present invention differs from the first embodiment only in the ashing process (step S2 in FIG. 2 and FIG. 3C) for removing the
(第3実施形態)
第3実施形態では、第1実施形態のフォトレジストマスク24に代えて、SiNからなるマスク(SiNマスク124)を基板7の裏面に設けている。
(Third embodiment)
In the third embodiment, a mask made of SiN (SiN mask 124) is provided on the back surface of the
図6及び図3を参照すると、本実施形態のドライエッチング方法では、最初にSi層21のエッチングを行ってSi層21を貫通する貫通ビア31を形成する(図6のステップS11,図3B)。次に、SiNマスク124を除去する(図6のステップS12,図3C)。ステップS12でのSiNマスク124の除去後、貫通ビア31がSiO2層22を貫通して金属層23に達するように、SiO2層22をエッチングする(図6のステップS23,図3D)。最後に、貫通ビア31の側壁に形成されたCF系ポリマの層を除去するためのライトアッシングを実行する(図6のステップS24)。Si層21をエッチングする工程(ステップS11)、SiO2層22をエッチングする工程(ステップS13)、及びライトアッシング工程(S14)は、第1実施形態と同様の条件で実行される。
6 and 3, in the dry etching method of the present embodiment, the
SiNマスク124を除去する工程(ステップS12)では、低C/F比のフルオロカーボン系ガスを含むエッチングガスをプラズマ化してSiNマスク124をドライエッチングにより除去する。SiNマスク124を除去する工程に使用可能な低C/F比のフルオロカーボン系ガスの例としては、例えばCF4ガスやCF4/CHF3混合ガスがある。また、低C/F比のフルオロカーボン系ガスにArガスとO2ガスのうちのいずれか一方又は両方を加えてもよい。 In the step of removing the SiN mask 124 (step S12), an etching gas containing a fluorocarbon-based gas having a low C / F ratio is turned into plasma and the SiN mask 124 is removed by dry etching. Examples of low C / F ratio fluorocarbon gases that can be used in the process of removing the SiN mask 124 include, for example, CF 4 gas and CF 4 / CHF 3 mixed gas. In addition, one or both of Ar gas and O 2 gas may be added to the fluorocarbon gas having a low C / F ratio.
SiNマスク124を除去する工程の後にSiO2層22をエッチングすることにより、角部32のない良好な形状の貫通ビア31を形成することができ、しかもライトアッシングを実行することにより、貫通ビア31の側壁の後工程における不具合も低減できる。
By etching the SiO 2 layer 22 after the step of removing the SiN mask 124, the through via 31 having a good shape without the
本実施形態のドライエッチング方法は第1実施形態で使用したものと同様のドライエッチング装置1(図1参照)で実行できる。本実施形態の場合、図1のドライエッチング装置1のエッチングガス供給源12CはCF4ガスを供給するものでも、CF4/CHF3混合ガスを供給するものでもよい。
The dry etching method of this embodiment can be executed by the same dry etching apparatus 1 (see FIG. 1) as that used in the first embodiment. In the case of this embodiment, the etching gas supply source 12C of the
(第4実施形態)
第4実施形態では、第1実施形態のフォトレジストマスク24に代えて、SiO2からなるマスク(SiO2マスク124’)を基板7の裏面に設けている。
(Fourth embodiment)
In the fourth embodiment, in place of the
本実施形態のドライエッチング方法では、Si層21のエッチングを行ってSi層21を貫通する貫通ビア31を形成する工程(図6のステップS11,図3B)、SiO2マスク124’を除去する工程(図6のステップS12,図3C)を実行する。ステップS12でのSiO2マスク124’の除去後、貫通ビア31がSiO2層22を貫通して金属層23に達するように、SiO2層22をエッチングする工程(図6のステップS13,図3D)、及び貫通ビア31の側壁に形成されたCF系ポリマの層を除去するためのライトアッシング工程(図6のステップS14)を順に実行する。Si層21をエッチングする工程(ステップS11)、SiO2層22をエッチングする工程(ステップS13)、及びライトアッシング工程(S14)は、第1実施形態と同様の条件で実行される。
In the dry etching method of this embodiment, the step of forming the through
SiO2マスク124’を除去する工程(ステップS12)では、高C/F比のフルオロカーボン系ガスを含むエッチングガスをプラズマ化してSiO2マスク124’をドライエッチングにより除去する。SiO2マスク124’を除去する工程に使用可能な高C/F比のフルオロカーボン系ガスの例としては、CHF3、C2F6、C4F8、C5F8、及びC4F6があり、これらのガスのうちの少なくとも一種類を含有していればよい。
In the step of removing the SiO 2 mask 124 ′ (step S12), an etching gas containing a fluorocarbon gas having a high C / F ratio is turned into plasma and the SiO 2 mask 124 ′ is removed by dry etching. Examples of the fluorocarbon-based gas SiO2 mask 124 'can be used in the step of removing a high C / F ratio, CHF 3, C 2 F 6 , C 4
本実施形態の場合にも、SiO2マスク124’を除去する工程の後にSiO2層22をエッチングすることにより、角部32のない良好な形状の貫通ビア31を形成することができ、しかもライトアッシングを実行することにより、貫通ビア31の側壁の後工程における不具合も低減できる。
Also in the present embodiment, by etching the SiO 2 layer 22 after the step of removing the SiO 2 mask 124 ′, it is possible to form the through via 31 having a good shape without the
本実施形態のドライエッチング方法は第1実施形態で使用したものと同様のドライエッチング装置1(図1参照)で実行できる。本実施形態の場合、図1のドライエッチング装置1のエッチングガス供給源12CをCF4ガスを供給するものからCHF3、C2F6、C4F8、C5F8、及びC4F6ガスのうち少なくとも一種類を供給するものに変更すればよい。
The dry etching method of this embodiment can be executed by the same dry etching apparatus 1 (see FIG. 1) as that used in the first embodiment. In the present embodiment, the etching gas supply source 12C of the
(第5実施形態)
第1実施形態ではすべての工程、すなわちSi層21をエッチングする工程、フォトレジストマスク24を除去するアッシング工程、SiO2層22をエッチングする工程、及びCF系ポリマ除去のためのライトアッシング工程をすべて同一のドライエッチング装置1の同一のチャンバ3内で実行している。しかし、2個以上のドライエッチング装置1を使用してこれらの工程を実行してもよい。
(Fifth embodiment)
In the first embodiment, all the processes, that is, the process of etching the
例えば、Si層21をエッチングする工程を一つのドライエッチング装置1のチャンバ3内で実行し、残りの工程すなわちアッシング工程、SiO2層22をエッチングする工程、及びライトアッシング工程を別のドライエッチング装置1のチャンバ3内で実行してもよい。アッシング工程ではO2ガスをプラズマ化するので、チャンバ3や誘電体板2に付着したCF系ポリマを分解して除去(クリーニング)できる。逆に、SiO2層22をエッチングする工程では高C/F比りCF系ガスを含むガスをエッチングガスとして使用するので、チャンバ3や誘電体板2へのCF系ポリマの付着が生じやすい。従って、アッシング工程、SiO2層22をエッチングする工程、及びライトアッシング工程を一つのチャンバ3内で繰り返し実行することにより、SiO2層22をエッチングする工程でチャンバ3や誘電体板2に付着したCF系ポリマをアッシング工程の際に除去する効果が得られる。その結果、第1実施形態ではすべての工程を繰り返し実行した際に、アッシング工程、SiO2層22をエッチングする工程、及びライトアッシング工程で使用するチャンバ3内でのCF系ポリマの付着を抑制して良好な状態を継続させ、メンテナンスの頻度を減らすことができる。
For example, the process of etching the
Si層21をエッチングする工程とアッシング工程を一つのチャンバ3で実行し、残りの工程、すなわちSiO2層22をエッチングする工程、及びライトアッシング工程を別のチャンバ3で実行してもよい。
The process of etching the
本発明は前記実施形態に限定されず、種々の変形が可能である。例えば、上部電極としてICPコイルを備えるICP型のドライエッチング装置を使用する場合について本発明を説明したが、本発明はRIE型のドライエッチング装置を使用して実行することもできる。 The present invention is not limited to the above embodiment, and various modifications can be made. For example, the present invention has been described for the case where an ICP type dry etching apparatus having an ICP coil as an upper electrode is used. However, the present invention can also be implemented using an RIE type dry etching apparatus.
1 ドライエッチング装置
2 誘電体板
3 チャンバ
3a ガス導入口
3b 排気口
3c ゲート
4 ICPコイル
5A,5B 可変コンデンサ
6A,6B 高周波電源
7 基板
8 下部電極
9A,9B ESC電極
11A〜11F フローコントローラ
12A〜12D エッチングガス供給源
13A,13B 希ガス供給源
14 真空排気装置
21 Si層
22 SiO2層
23 金属層
24 フォトレジストマスク
25 接着剤層
26 サポートガラス
31 貫通ビア
32 角部
DESCRIPTION OF
Claims (11)
前記真空容器内に導入した少なくともSF6とO2を含む第1のエッチングガスをプラズマ化し、前記Si層を貫通して前記SiO2層まで達する貫通ビアを形成する第1のドライエッチング工程を実行し、この第1のドライエッチング工程は、前記貫通ビアの開口部付近の側壁から突出する肩部が形成されるものであり、
前記マスクを除去するマスク除去工程を実行し、
前記真空容器内に導入した第2のエッチングガスをプラズマ化してSiO2層をエッチングする第2のドライエッチング工程を前記肩部が残ったままで実行し、この第2のドライエッチング工程は、前記肩部を除去して前記貫通ビアの側壁を底面から開口部に到るまでテーパ状とするものであることを特徴とするドライエッチング方法。 A substrate comprising at least a Si layer, a SiO 2 layer provided on one surface of the Si layer, and a mask provided on the other surface of the Si layer is disposed in a vacuum vessel,
A first dry etching step is performed in which a first etching gas containing at least SF 6 and O 2 introduced into the vacuum vessel is turned into plasma, and a through via that penetrates the Si layer and reaches the SiO 2 layer is formed. In the first dry etching step, a shoulder protruding from the side wall near the opening of the through via is formed.
Performing a mask removal step of removing the mask;
A second dry etching process for etching the SiO 2 layer by converting the second etching gas introduced into the vacuum vessel into plasma is performed with the shoulder remaining , and the second dry etching process is performed with the shoulder. The dry etching method is characterized in that the portion is removed and the side wall of the through via is tapered from the bottom surface to the opening.
前記マスク除去工程は少なくともO2を含む第4のエッチングガスをプラズマ化して前記フォトレジストマスクをドライエッチングにより除去することを特徴とする、請求項4に記載のドライエッチング方法。 The mask is a photoresist mask;
5. The dry etching method according to claim 4, wherein in the mask removing step, a fourth etching gas containing at least O 2 is turned into plasma and the photoresist mask is removed by dry etching.
前記マスク除去工程は、
前記下部電極上との間に隙間をあけた状態で前記基板を保持し、
前記上部電極に高周波電力を供給して前記第3のエッチングガスをプラズマ化し、前記下部電極を接地状態として冷却は行わないことを特徴とする、請求項5に記載のドライエッチング方法。 An upper electrode is disposed outside the upper portion of the vacuum vessel via a dielectric member, while a lower electrode is disposed inside the vacuum vessel,
The mask removal step includes
Holding the substrate with a gap between the lower electrode and the upper electrode;
6. The dry etching method according to claim 5, wherein high-frequency power is supplied to the upper electrode to turn the third etching gas into plasma, the lower electrode is grounded, and cooling is not performed.
マスク除去工程及び前記第2のエッチング工程を第2の真空容器内で実行する、請求項6に記載のドライエッチング方法。 Run the previous SL first etching step in the first vacuum container,
The dry etching method according to claim 6, wherein the mask removing step and the second etching step are performed in a second vacuum vessel.
前記マスク除去工程は低C/F比のフルオロカーボン系ガスを含む第4のエッチングガスをプラズマ化して前記SiNマスクをドライエッチングにより除去することを特徴とする、請求項4に記載のドライエッチング方法。 The mask is a SiN mask;
5. The dry etching method according to claim 4, wherein in the mask removing step, the fourth etching gas containing a fluorocarbon-based gas having a low C / F ratio is turned into plasma and the SiN mask is removed by dry etching.
前記マスク除去工程は高C/F比のフルオロカーボン系ガスを含む第4のエッチングガスをプラズマ化して前記SiO2マスクをドライエッチングにより除去することを特徴とする、請求項4に記載のドライエッチング方法。 The mask is a SiO 2 mask;
5. The dry etching method according to claim 4, wherein in the mask removing step, the fourth etching gas containing a fluorocarbon-based gas having a high C / F ratio is turned into plasma and the SiO 2 mask is removed by dry etching. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008254449A JP5167052B2 (en) | 2008-09-30 | 2008-09-30 | Dry etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008254449A JP5167052B2 (en) | 2008-09-30 | 2008-09-30 | Dry etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010087233A JP2010087233A (en) | 2010-04-15 |
JP5167052B2 true JP5167052B2 (en) | 2013-03-21 |
Family
ID=42250900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008254449A Active JP5167052B2 (en) | 2008-09-30 | 2008-09-30 | Dry etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5167052B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6012998B2 (en) * | 2012-03-29 | 2016-10-25 | 芝浦メカトロニクス株式会社 | Plasma processing method |
JP5921977B2 (en) * | 2012-07-04 | 2016-05-24 | 株式会社アルバック | Barrier insulating film formation method |
JP2019102483A (en) * | 2017-11-28 | 2019-06-24 | 東京エレクトロン株式会社 | Etching method and etching apparatus |
JP6867283B2 (en) * | 2017-12-28 | 2021-04-28 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor devices |
US11749732B2 (en) * | 2020-09-29 | 2023-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etch profile control of via opening |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3529849B2 (en) * | 1994-05-23 | 2004-05-24 | 富士通株式会社 | Method for manufacturing semiconductor device |
JP4493516B2 (en) * | 2004-02-17 | 2010-06-30 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
JP4919871B2 (en) * | 2007-02-09 | 2012-04-18 | 東京エレクトロン株式会社 | Etching method, semiconductor device manufacturing method, and storage medium |
-
2008
- 2008-09-30 JP JP2008254449A patent/JP5167052B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010087233A (en) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5085997B2 (en) | Method and apparatus for enhancing plasma etching performance | |
US20210134604A1 (en) | Etching method | |
JP4488999B2 (en) | Etching method and etching apparatus | |
US8987140B2 (en) | Methods for etching through-silicon vias with tunable profile angles | |
KR100718072B1 (en) | Techniques for forming contact holes through to a silicon layer of a substrate | |
US20220051904A1 (en) | Etching method | |
JP5712653B2 (en) | Plasma etching method | |
TWI416609B (en) | Methods for minimizing mask undercuts and notches for plasma processing system | |
TW200947548A (en) | Plasma etching method, plasma etching apparatus and computer-readable storage medium | |
JP5167052B2 (en) | Dry etching method | |
JP2000133638A (en) | Method and equipment for plasma etching | |
US9805945B2 (en) | Etching method | |
KR101787514B1 (en) | Plasma processing method and method of manufacturing a semiconductor device | |
TWI766866B (en) | Etching method | |
JP5064319B2 (en) | Plasma etching method, control program, and computer storage medium | |
JP4722725B2 (en) | Processing method and plasma etching method | |
KR101913676B1 (en) | Substrate processing method and storage medium | |
TW201721713A (en) | Method of processing object to be processed | |
CN105810582A (en) | Etching method | |
JP5154260B2 (en) | Dry etching method and dry etching apparatus | |
US20200126801A1 (en) | Etching method and plasma processing apparatus | |
JP6840041B2 (en) | Etching method | |
JP2007141918A (en) | Dry etching method | |
JP2021028959A (en) | Etching method and substrate processing device | |
CN105810579A (en) | Etching method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5167052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |