JP5164669B2 - 電気光学パネル、電気光学装置およびこれを搭載した電子機器 - Google Patents

電気光学パネル、電気光学装置およびこれを搭載した電子機器 Download PDF

Info

Publication number
JP5164669B2
JP5164669B2 JP2008139036A JP2008139036A JP5164669B2 JP 5164669 B2 JP5164669 B2 JP 5164669B2 JP 2008139036 A JP2008139036 A JP 2008139036A JP 2008139036 A JP2008139036 A JP 2008139036A JP 5164669 B2 JP5164669 B2 JP 5164669B2
Authority
JP
Japan
Prior art keywords
terminal
inspection
mounting
electro
inspection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008139036A
Other languages
English (en)
Other versions
JP2009288371A (ja
Inventor
裕 小橋
Original Assignee
株式会社ジャパンディスプレイウェスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイウェスト filed Critical 株式会社ジャパンディスプレイウェスト
Priority to JP2008139036A priority Critical patent/JP5164669B2/ja
Publication of JP2009288371A publication Critical patent/JP2009288371A/ja
Application granted granted Critical
Publication of JP5164669B2 publication Critical patent/JP5164669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は例えば、電気光学パネル、電気光学装置およびこれを搭載した電子機器に関する。
ガラス基板上に形成したアクティブマトリクス基板上に駆動用ICをCOG(Chip On Glass)などの技術で実装して構成される液晶表示装置や有機EL表示装置などでは、駆動用ICを実装する前にアクティブマトリクス基板を検査し、不良品を排除することで不良ロスによるコスト発生を低減する。この検査は、検査端子にタングステン製プローブなどをコンタクトして、駆動用ICの代わりに、検査端子から駆動信号をアクティブマトリクス基板に与えることで行う。このとき、プローブによるコンタクトを容易にするために駆動用ICの実装端子と検査端子を別々に設けることが特許文献1、特許文献2などで提案されている。
実装端子及びその引き出し配線は電気抵抗の低減のため、アルミニウムを含んだ配線を用いるのが効果的であり、検査端子も同様である。しかし、アルミニウムは直接露出すると水分によって腐食しやすく、実装あるいはコンタクト時にオーミックな接続抵抗が得にくいため、実装端子や検査端子の最表面はITO(Indium Tin Oxide)やチタニウム、モリブデン、タングステンなどの材料を用いる。しかし、プローブによって検査端子にコンタクトする際、プローブによって検査端子表面にはキズが出来ることがあり、アルミニウムが露出してしまうことがある。この時、キズから腐食が進行して実装端子及びその引き出し配線まで腐食してしまうことがある。
特開2000−137239号公報 特開2006−3741号公報
技術は、基板(実施の形態においてアクティブマトリクス基板101が対応する)上に、データ線(実施の形態において走査線201−1〜201−480が対応する)と走査線(実施の形態においてデータ線202−1〜202−1920が対応する)、及び前記データ線と前記走査線との交差に対応して設けられた画素スイッチング素子(実施の形態において画素スイッチング素子401−n−mが対応する)と、実装部材(実施の形態において駆動用IC921が対応する)と接続される実装端子(実施の形態において実装端子金属部502が対応する)と、前記実装端子と接続配線(実施の形態において接続配線506が対応する)を介して電気的に接続された検査端子(実施の形態において検査端子金属部508が対応する)と、を備える電気光学パネルであって、前記接続配線を構成する配線材料はアルミニウムを含有せず、前記実装端子及び前記検査端子を構成する配線材料はアルミニウムを含有することを特徴とする電気光学パネルである。
このように構成することで検査端子がプローブによってキズをつけられて端子を構成するアルミニウム層が腐食しても、アルミニウムを含まない接続配線には、腐食が進まないため、接続配線を介して接続される検査スイッチング素子にも影響を与えず、検査スイッチング素子の不良によって短絡等が発生しない。また実装時には実装端子からの電位の印加により、検査端子と実装端子を電気的に切り離すことができる。
また本技術は、前記実装端子と前記検査端子の間にはスイッチング素子を挟んでなり、前記接続配線は前記スイッチング素子と前記検査端子の間に形成されてなることを提案する。
このように構成することで検査端子がプローブによってキズをつけられて端子を構成するアルミニウム層が腐食しても、アルミニウムを含まない接続配線には、腐食が進まないため、接続配線を介して接続されるスイッチング素子にも影響を与えず、スイッチング素子の不良によって短絡等が発生しない。
また本技術は、電気光学物質(実施の形態においてネマティック相液晶材料922が対応する)を介して対向する一対の基板(実施の形態においてアクティブマトリクス基板101および対向基板912が対応する)と、前記電気光学物質を駆動する一対の電極(実施の形態において画素電極402−n−mと対向電極930が対応する)を備え、前記基板のすくなくとも一方に、実装部材(実施の形態において駆動用IC921が対応する)が接続される実装端子(実施の形態において実装端子金属部502が対応する)と、前記実装端子と接続配線(実施の形態において接続配線506が対応する)を介して電気的に接続される検査端子(実施の形態において検査端子金属部508が対応する)が形成される電気光学装置(実施の形態において液晶表示装置910が対応する)であって、前記接続配線を形成する導電材料はアルミニウムを含有せず、前記実装端子及び前記検査端子を形成する導電材料はアルミニウムを含有することを特徴とする電気光学装置を提案する。
このように構成することで検査端子がプローブによってキズをつけられて端子を構成するアルミニウム層が腐食しても、アルミニウムを含まない接続配線には、腐食が進まないため、接続配線を介して接続される実装端子にも影響を与えないため、実装端子と駆動用ICとの接続が、接続不良となることがない。
また本技術は、前記基板の一方は、他方の基板の外縁から外側へ張り出す張出し部を有し、前記実装端子と検査端子は、前記張り出し部(実施の形態において張り出し部110が対応する)に配置されることを特徴とする電気光学装置を提案する。
このように構成することで、実装部材の実装を容易にすると共に、実装部材が対向基板の上面側に突出したとしても、その突出量を軽減することができる。
また本技術は、前記検査端子(実施の形態において破線枠Bが対応する)上に配置され、前記実装端子に電気的に接続されて、前記画素スイッチング素子を駆動するための駆動用IC(実施の形態において駆動用IC921が対応する)を備えてなることを特徴とする電気光学装置を提案する。
このように構成することで、検査端子が駆動用ICと平面的に重なり、更に、実装端子を覆う異方性導電フィルム(ACF)を検査端子上に延在させることで、腐食を生じにくくすることができ、その上、腐食が生じてもゴミなどの異物になって不具合となることがない。不具合の原因となることがない。
また本技術は、上記の電気光学パネルを備えている電気光学装置(実施の形態において液晶表示装置910が対応する)とその電気光学装置を備えた電子機器(実施の形態において電子機器1000が対応する)を提案する。これらの電気光学装置及び電子機器は信頼性が高く、製造コストを抑えて安価に製造することが可能になる。
以下、本技術を具体化した実施形態について図面に基づいて説明する。
[第1の実施形態]
図1は本実施例に係る液晶表示装置910の斜視構成図(一部断面図)である。液晶表示装置910は、アクティブマトリクス基板101と対向基板912とをシール材923により一定の間隔で貼り合わせ、ネマティック相液晶材料922を挟持してなる。アクティブマトリクス基板101上には図示しないがポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。
また、対向基板912は、図示しないが画素に対応したカラーフィルタと、光抜けを防止し、コントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクスと、アクティブマトリクス基板101上の対向導通部330と短絡されるITO膜でなる対向電極(COM)930が形成される。対向基板912のネマティック相液晶材料922(図示しない)と接触する面にはポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板101の配向膜ラビング処理方向と直交する方向にラビング処理されている。
さらに対向基板912の上面側には、上偏光板924を、アクティブマトリクス基板101の底面側には、下偏光板925を各々配置し、互いの偏光方向が直交するよう(クロスニコル状)に配置する。さらに下偏光板925下には、バックライトユニット926と導光板927が配置され、バックライトユニット926から導光板927に向かって光が照射され、導光板927はバックライトユニット926からの光をアクティブマトリクス基板101に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置910の光源として機能する。バックライトユニット926は、本実施例ではLEDユニットであるが、冷陰極管(CCFL)であってもよい。バックライトユニット926はコネクタ929を通じて電子機器1000本体の外部電源回路784(図4参照)に接続され、電源を供給される。
図示しないが、さらに必要に応じて、液晶表示装置910の周囲を外殻で覆っても良いし、あるいは上偏光板924のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。また、導光板927と下偏光板925の間に輝度均一性向上のためのプリズムシートや輝度向上のための光学シートなどを配置しても良い。
また、アクティブマトリクス基板101は、対向基板912から張り出す張り出し部110が設けられ、その張り出し部110にはFPC(可撓性基板)928及び駆動用IC921がACF(Anisotropic Conductive Film)を介して実装され電気的に接続されている。またFPC(可撓性基板)928は電子機器1000本体に接続され、外部電源回路784及び映像処理回路780(いずれも図1では図示していない)から必要なら信号と電源を駆動用IC921及びアクティブマトリクス基板101に供給する。
図2はアクティブマトリクス基板101のブロック図である。アクティブマトリクス基板101上には480本の走査線201(201−1〜201−480)と1920本のデータ線202(202−1〜202−1920)が直交して形成されており、480本の容量線203(203−1〜203−480)は走査線201−1〜201−480と並行に配置されている。容量線203−1〜203−480は相互に短絡されて共通電位配線335と接続され、さらに対向導通部330とも接続される。共通電位配線335は張り出し部110の点線枠A部に引き出されて駆動用IC921から共通電位(COM)を与えられる。本実施例ではいわゆる共通電位反転駆動を用いるので、共通電位(COM)は一定期間で反転する反転信号となる。走査線201−1〜201−480は走査線駆動回路301に接続され、またデータ線202−1〜202−1920はデータ線駆動回路302に接続され、それぞれ適切に駆動される。
走査線駆動回路301、データ線駆動回路302はアクティブマトリクス基板101上にポリシリコン薄膜トランジスターを集積することで形成されており、後述する画素スイッチング素子401(401−n−m)と同一工程で製造される、いわゆる駆動回路内蔵型の液晶表示装置となっている。走査線駆動回路301、データ線駆動回路302はその駆動のために必要な信号の配線が張り出し部110の点線枠A部に引き出される。張り出し部110の点線枠A部の破線枠Bは駆動用IC921が実装される領域であり、破線枠Cは同様にFPC(可撓性基板)928が実装される領域を示している。点線枠A部内の詳細な構成については後述する。
図3は表示領域310におけるm番目のデータ線202−mとn番目の走査線201−nの交差部付近の回路図である。走査線201−nとデータ線202−mの各交点にはnチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子401−n−mが形成されており、そのゲート電極は走査線201−nに、ソース・ドレイン電極はそれぞれデータ線202−mと画素電極402−n−mに接続されている。画素電極402−n−m及び同一電位に短絡される電極は容量線203−nと補助容量コンデンサー403−n−mを形成し、また液晶表示装置として組み立てられた際にはネマティック相液晶材料922をはさんで対向電極930とやはりコンデンサーを形成する。
図4は本実施例での電子機器1000の具体的な構成を示すブロック図である。液晶表示装置910は図1で説明した液晶表示装置であって、外部電源回路784、映像処理回路780がFPC(可撓性基板)928およびコネクタ929を通じて必要な信号と電源を液晶表示装置910に供給する。中央演算回路781は外部I/F回路782を介して入出力機器783からの入力データを取得する。ここで入出力機器783とは例えばキーボード、マウス、トラックボール、LED、スピーカー、アンテナなどである。中央演算回路781は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路780あるいは外部I/F回路782へ転送する。映像処理回路780は中央演算回路781からのコマンドに基づき映像情報を更新し、液晶表示装置910への信号を変更することで、液晶表示装置910の表示映像が変化する。ここで電子機器1000とは具体的にはモニター、TV、ノートパソコン、PDA、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯DVDプレイヤー、携帯オーディオプレヤーなどである。
図5は図2の張り出し部110の点線枠A部の拡大図であり、図6は図5の点線部Dの拡大図である。図7は図8の線E−E’に沿った断面図である。図5、図6、図7は図面の見易さを優先して縮尺は一定でない。いずれも同一の網掛けは同一工程で製造された同一膜種・膜厚の配線層で形成されていることを示しており、それぞれの配線層については図中の凡例で示す。凡例に示す第1の配線層は厚さ300nmのモリブデン(Mo)よりなる配線であり、第2の配線層は厚さ500nmのアルミニウム・ネオジウム合金(AlNd)配線を下層に、厚さ100nmのモリブデン(Mo)配線を上層に積層させた配線であり、透明電極層は厚さ100nmのインディウム・錫酸化物合金(ITO)よりなる電極である。第1の配線層と第2の配線層は間に500nmの酸化シリコンよりなる層間絶縁膜が形成されて互いに絶縁され、所定の位置にコンタクトホールが形成されて第1の配線層と第2の配線層が接続される。第2の配線層と透明電極層は間に200nmの窒化シリコンと約1μmの有機平坦化膜よりなる層間絶縁膜が形成されて互いに絶縁され、所定の位置に第2のコンタクトホールが形成されて第2の配線層と透明電極層が接続される。ここで第1の配線層は前記の走査線201−1〜201−480と容量線203−1〜203−480を構成している配線と同一の工程で製造され同一の構成・膜厚を有した配線層であり、第2の配線層は前記のデータ線202−1〜202−1920を構成している配線と同一の工程で製造された同一の構成・膜厚を有した配線層であり、透明電極層は前記の画素電極402−n−mを構成している層と同一の工程で製造された同一の構成・膜厚を有した電極層である。このように、表示領域内を構成する膜と同一の工程で端子部を構成しているので、製造コストを安く抑えることができる。
走査線駆動回路301、データ線駆動回路302から引き出された引き出し配線501は第2の配線層からなっており、同じく第2の配線層からなる実装端子金属部502に接続されている。実装端子金属部502は第1の開口部503を介して実装端子透明電極部504に接続される。図示しないが、実装端子透明電極部504には駆動用IC921の端子部に形成された金バンプがACF(Anisotropic Conductive Film)を介して接続される。実装端子金属部502は第1のコンタクトホール505を介して第1の配線層により構成される接続配線506に接続される。接続配線506は第2のコンタクトホール507を介して第2の配線層により構成される検査端子金属部508に接続される。検査端子金属部508は第2の開口部509を介して検査端子透明電極部510に接続される。
前記のように、第2の配線層はアルミニウム・ネオジウム合金(AlNd)配線とモリブデン(Mo)配線を積層させてなるので、引き出し配線501はモリブデン(Mo)よりなる引き出し配線上層部501aとアルミニウム・ネオジウム合金(AlNd)よりなる引き出し配線下層部501bよりなり、実装端子金属部502はモリブデン(Mo)よりなる実装端子金属上層部502aとアルミニウム・ネオジウム合金(AlNd)よりなる実装端子金属下層部502bよりなり、検査端子金属部508はモリブデン(Mo)よりなる検査端子金属上層部508aとアルミニウム・ネオジウム合金(AlNd)よりなる検査端子金属下層部508bよりなる。
なお、本実施例では第1の配線層にモリブデン(Mo)を用いたが、アルミニウムを含まない配線であればどのような配線でも良い。例えばクロム(Cr)、タングステン(W)、チタン(Ti)あるいはこれらの化合物、またそれらの積層配線などである。また本実施例では第2の配線層にアルミニウム・ネオジウム合金とモリブデン(Mo)配線の積層を用いたが、純アルミニウムやアルミニウムを含む合金、またはそれらを含む積層配線であっても差し支えない。
このように、本実施例では実装端子及び検査端子にアルミニウムを含む合金を用いているため、実装部の電気抵抗が低くなる。また、駆動用IC921の実装前にアクティブマトリクス基板101を検査する際は検査端子透明電極部510にタングステンプローブなどを接することでアクティブマトリクス基板101を駆動して検査することで実装前に不良のアクティブマトリクス基板101を確実に排除することで余分なコストをかけずに済む。また本実施例では実装端子透明電極部504より検査端子透明電極部510のサイズを大きくして、二列配置(千鳥配置)になるように配置しており、これによって検査時のプローブコンタクトを容易にしており、検査コストを抑えている。検査の際、検査端子透明電極部510及び検査端子金属上層部508aにタングステンプローブが接することでキズがついて検査端子金属下層部508bが露出しても駆動用IC921の実装に支障が出ることは無く、また、検査端子金属下層部508bが空気中水分等によって腐食しても、接続配線506はアルミニウムを含まないので腐食はそれ以上進行することがなく、実装端子金属下層部502bに影響を及ぼす恐れが無いため、特に高温高湿条件での信頼性に悪影響を与えることが一切無い。また、検査端子金属下層部508b自体が駆動用IC921と平面的に重なっていてACF(Anisotropic Conductive Film)によって覆われるため、腐食自体も生じにくくなる上にゴミとなった腐食物が脱落して不具合の原因となることがない。
[第2の実施の形態]
図8は第1の実施の形態における図6に相当するものであって、第1の実施例で説明したアクティブマトリクス基板101の張り出し部110における点線枠A部に相当する部位の拡大図である。いずれも図面の見易さを優先して縮尺は一定でない。第2の実施例においては液晶表示装置、アクティブマトリクス基板、電子機器1000は点線枠A部に相当する部位以外、第1の実施例と同一の構成であってかわるところがないので説明は省略する。図9は図8の線F−F’に沿った断面図である。いずれも同一の網掛けは同一の配線層で形成されていることを示しており、それぞれの配線層については凡例で示す。また、図面の見易さを優先して縮尺は一定でない。凡例に示す半導体層は厚さ50nmの多結晶シリコン薄膜であって、厚さ100nmの酸化シリコンよりなるゲート絶縁膜によって第1の配線層と絶縁され、コンタクトホールを介して第2の配線層と接続される。半導体層は画素スイッチング素子401−n−mの能動層と同一工程で製造された同一の構成・膜厚の薄膜である。第1の配線層、第2の配線層、透明電極層及びそれらの層間絶縁膜は第1の実施の形態で説明した構成と差異がないので説明は省略する。
本実施例では、実装端子金属部502は第3のコンタクトホール511を介して半導体層512と接続される。半導体層512は第4のコンタクトホール514及び第1のコンタクトホール505を介して接続配線506に接続される。半導体層512の上層にはゲート絶縁膜を挟んでゲート電極513が配置される。ゲート電極513と平面的に重なる部位の半導体層512は真性半導体であって、他の部位はリンイオンがドーズされたn+型半導体となっていて、nチャネル型電界効果型トランジスター515を構成している。これら以外の構成については図7及び図8で説明した第1の実施例と何ら変わらないので同じ記号を付与することで説明を省略する。
図示しないが、ゲート電極513は実装端子と検査端子に接続されており、検査中は検査端子からゲート電極513に+電位を印加してnチャネル型電界効果型トランジスター515をON状態にして検査端子金属部508と引き出し配線501の間を導通させることで検査を可能とし、駆動用IC921の実装後は実装端子からゲート電極513に−電位を印加してnチャネル型電界効果型トランジスター515をOFF状態にすることで検査端子金属部508と引き出し配線501の間を電気的に切り離す。これによって、一つの検査端子から複数の引き出し配線に対して同一電位を印加することができるようになり、検査端子の数を減らしてピッチを広くとれることから検査時のプロービングが容易となる。図8では一つの検査端子に対して2つの実装端子がトランジスターを介して接続され、検査中は同一の電位が与えられるようになっている。もちろん、同様にして一つの検査端子に対して3もしくはそれ以上の実装端子を対応させても良いし、例えばクロック信号やスタートパルス信号のように個別に駆動すべき部位は1実装端子に対して1検査端子の対応としてもよいし、そのような部位ではnチャネル型電界効果型トランジスター515を省略して第1の実施例と同じ構成としてもよい。本構成では検査時のプローブコンタクトによって検査端子金属下層部508bが露出し、腐食した場合にnチャネル型電界効果型トランジスター515にまで腐食が及んで破壊され、例えばゲート電極513のリーク電流が半導体層512を介して引き出し配線501へ流れるような不具合を防止できる。
なお、本技術の実施例の形態では、アクティブマトリクス基板101上に、実装端子金属部502、検査端子金属部508を備える構成とし、また、アクティブマトリクス基板101が、該基板の外縁から外側へ張り出す張出し部を有する構成とし、また、アクティブマトリクス基板101が、駆動用IC921を備える構成としたが、対向基板912が、または、両方の基板が、前記構成を備える形態としてもよい。
技術は実施例の形態に限定されるものではなく、TNモードではなく垂直配向モード(VAモード)、横電界を利用したIPSモード、フリンジ電界を利用したFFSモードなどの液晶表示装置に利用しても構わないし、有機ELを用いたディスプレイ装置(OLED)に用いてもい。またディスプレイ装置でなく、アクティブマトリクス基板を用いた画像センサーなどに用いてもい。また、アクティブ素子として多結晶ポリシリコン薄膜トランジスターでなく、アモルファスシリコン薄膜トランジスターを用い、データ線駆動回路や走査線駆動回路をガラス基板上でなく駆動用IC側に構成しても良い。
技術の実施例に関する液晶表示装置910の斜視図。 技術の実施例に関するアクティブマトリクス基板101の構成図。 技術の実施例に関するアクティブマトリクス基板101の画素回路図。 技術の電子機器1000の実施例を示すブロック図。 技術の実施例に関する図2の点線枠A部の拡大図。 技術の第1の実施例に関する図5の点線部Dの拡大図。 技術の第1の実施例に関する図6の線E−E'の断面図。 技術の第2の実施例に関する図5の点線部Dに相当する部位の拡大図。 技術の第2の実施例に関する図8の線F−F'の断面図。
符号の説明
101…アクティブマトリクス基板、201…走査線、202…データ線、203…容量線、301…走査線駆動回路、302…データ線駆動回路、401…画素スイッチング素子、402…画素電極、501…引き出し配線、502…実装端子金属部、503…第1の開口部、504…実装端子透明電極部、505…第1のコンタクトホール、506…接続配線、507…第2のコンタクトホール、508…検査端子金属部、509…第2の開口部、510…検査端子透明電極部、511…第3のコンタクトホール、512…半導体層、513…ゲート電極、514…第4のコンタクトホール、515…nチャネル型電界効果型トランジスター、910…液晶表示装置。

Claims (5)

  1. 基板上に、データ線と走査線と、前記データ線と前記走査線との交差に対応して設けられる画素スイッチング素子と、実装部材と接続される実装端子と、前記実装端子と接続配線を介して電気的に接続される検査端子が形成された電気光学パネルであって、
    前記検査端子からの電位の印加によって前記実装端子と前記検査端子を電気的に接続し、前記実装端子からの電位の印加によって前記実装端子と前記検査端子を電気的に切り離す検査スイッチング素子を前記実装端子と前記検査端子の間に備え、
    前記接続配線は、前記検査スイッチング素子と前記検査端子の間に備えられ、
    前記接続配線を構成する配線材料はアルミニウムを含有せず、前記実装端子及び前記検査端子を構成する配線材料はアルミニウムを含有することを特徴とする電気光学パネル。
  2. 電気光学物質を介して対向する一対の基板と、前記電気光学物質を駆動する一対の電極を備え、
    前記基板のすくなくとも一方に、実装部材が接続される実装端子と、前記実装端子と接続配線を介して電気的に接続される検査端子が形成される電気光学装置であって、
    前記検査端子からの電位の印加によって前記実装端子と前記検査端子を電気的に接続し、前記実装端子からの電位の印加によって前記実装端子と前記検査端子を電気的に切り離す検査スイッチング素子を前記実装端子と前記検査端子の間に備え、
    前記接続配線は、前記検査スイッチング素子と前記検査端子の間に備えられ、
    前記接続配線を形成する導電材料は、アルミニウムを含有せず、前記実装端子及び前記検査端子を形成する導電材料は、アルミニウムを含有することを特徴とする電気光学装置。
  3. 前記基板の一方は、他方の基板の外縁から外側へ張り出す張り出し部を有し、
    前記実装端子と前記検査端子は、前記張り出し部に配置されることを特徴とする請求項2に記載の電気光学装置。
  4. 前記検査端子上に配置され、前記実装端子に電気的に接続される駆動用ICを備えてなることを特徴とする請求項2または請求項3に記載の電気光学装置。
  5. 請求項2乃至請求項4のいずれか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
JP2008139036A 2008-05-28 2008-05-28 電気光学パネル、電気光学装置およびこれを搭載した電子機器 Active JP5164669B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008139036A JP5164669B2 (ja) 2008-05-28 2008-05-28 電気光学パネル、電気光学装置およびこれを搭載した電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008139036A JP5164669B2 (ja) 2008-05-28 2008-05-28 電気光学パネル、電気光学装置およびこれを搭載した電子機器

Publications (2)

Publication Number Publication Date
JP2009288371A JP2009288371A (ja) 2009-12-10
JP5164669B2 true JP5164669B2 (ja) 2013-03-21

Family

ID=41457667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008139036A Active JP5164669B2 (ja) 2008-05-28 2008-05-28 電気光学パネル、電気光学装置およびこれを搭載した電子機器

Country Status (1)

Country Link
JP (1) JP5164669B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088576A (ja) * 2013-10-30 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4141696B2 (ja) * 2002-01-31 2008-08-27 東芝松下ディスプレイテクノロジー株式会社 画像表示パネルとその製造方法、画像表示装置
JP2006078764A (ja) * 2004-09-09 2006-03-23 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP5127124B2 (ja) * 2005-07-29 2013-01-23 株式会社ジャパンディスプレイセントラル 表示装置
JP2007108470A (ja) * 2005-10-14 2007-04-26 Nec Lcd Technologies Ltd アクティブマトリクス基板及び液晶表示装置
JP4890100B2 (ja) * 2006-05-25 2012-03-07 ゲットナー・ファンデーション・エルエルシー 画像表示装置

Also Published As

Publication number Publication date
JP2009288371A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
US8334959B2 (en) Electro-optical device and electronic apparatus including a sealed wiring portion connected to an electrostatic protection circuit
US20110102719A1 (en) Horizontal-electric-field liquid crystal display apparatus
US10964284B2 (en) Electronic component board and display panel
US20090180069A1 (en) Liquid crystal device and electronic apparatus
US20090294771A1 (en) Thin film transistor array panel having a means for array test
US20070296674A1 (en) Display device
US11137635B2 (en) Display device including an adhesive layer and a non-adhesive layer
US20240061293A1 (en) Display device
JP2013080184A (ja) 液晶表示装置
KR20080048627A (ko) 어레이 기판 및 이를 갖는 표시패널
CN103207486A (zh) 液晶装置以及电子设备
US20120326148A1 (en) Thin film transistor array panel and manufacturing method thereof
US7705353B2 (en) Bonding pad, active device array substrate and liquid crystal display panel
US20070013855A1 (en) Liquid crystal display device
JP2009098407A (ja) 表示装置
JP7109982B2 (ja) 表示装置
JP4298726B2 (ja) 表示装置
US7532266B2 (en) Active matrix substrate
JP5164669B2 (ja) 電気光学パネル、電気光学装置およびこれを搭載した電子機器
US11693460B2 (en) Wiring substrate and display panel
KR101682363B1 (ko) 평판 표시장치 및 그의 제조 방법
JP7094810B2 (ja) 表示装置
KR101695025B1 (ko) 액정표시장치와 그 리페어 방법
JP2000155532A (ja) 表示装置および液晶表示装置
US11934075B2 (en) Display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5164669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250