JP5163544B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5163544B2
JP5163544B2 JP2009051203A JP2009051203A JP5163544B2 JP 5163544 B2 JP5163544 B2 JP 5163544B2 JP 2009051203 A JP2009051203 A JP 2009051203A JP 2009051203 A JP2009051203 A JP 2009051203A JP 5163544 B2 JP5163544 B2 JP 5163544B2
Authority
JP
Japan
Prior art keywords
matching circuit
wiring
input
amplifier
passive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009051203A
Other languages
English (en)
Other versions
JP2010206649A (ja
Inventor
寛司 隼田
哲 栗山
昌俊 長谷
秀俊 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009051203A priority Critical patent/JP5163544B2/ja
Priority to US12/647,688 priority patent/US8076976B2/en
Publication of JP2010206649A publication Critical patent/JP2010206649A/ja
Application granted granted Critical
Publication of JP5163544B2 publication Critical patent/JP5163544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Description

本発明は、半導体装置に関し、特に、携帯電話機などの移動体通信機器に使用される半導体装置に適用して有効な技術に関するものである。
特開２００８−１３５８２２号公報（特許文献１）には、送信信号を増幅する電力増幅器の構成が記載されている。この特許文献１に記載されている電力増幅器は、互いに９０度の位相差を有する送信信号が伝達する２つの増幅経路を有している。つまり、特許文献１に記載されている電力増幅器は、９０度の位相差を有する送信信号をそれぞれ増幅し、その後、電力結合器でそれぞれの送信信号の電力を結合して出力する電力増幅器であり、いわゆるバランスアンプの構成が記載されている。
特開２００８−１３５８２２号公報
近年、ＧＳＭ（Global System for Mobile Communications）方式、ＰＣＳ（Personal Communication Systems）方式、ＰＤＣ（Personal Digital Cellular）方式、およびＣＤＭＡ（Code Division Multiple Access）方式といった通信方式に代表される移動体通信機器（例えば、携帯電話機）が世界的に普及している。一般に、この種の移動体通信機器は、電波の放射と受信をするアンテナ、アンテナでの送受信を切り替えるアンテナスイッチ、電力変調された高周波信号を増幅してアンテナへ供給する電力増幅器（ＰＡモジュール）、アンテナで受信した高周波信号を信号処理する受信部、これらの制御を行う制御部、そしてこれらに電源電圧を供給する電池（バッテリー）で構成される。
携帯電話機に含まれる電力増幅器は、例えば、送信信号を増幅する増幅経路が単一であるシングルアンプから構成されている。すなわち、シングルアンプでは、送信信号を入力して増幅した後、増幅した送信信号を出力するものであるが、この送信信号を入力して増幅した後に出力する経路が単一経路となっている。このとき、シングルアンプでは、シングルアンプで電力を増幅された送信信号がアンテナに向かって出力される。シングルアンプでは、シングルアンプに接続されている負荷の変動によりシングルアンプから出力される送信信号の変動が生じやすいという問題点がある。すなわち、アンテナを金属物質に接触させたり、アンテナを手で持つなどの動作が加わると、シングルアンプの出力に接続されている負荷が変動する。この負荷変動により、負荷のインピーダンスが変化する。これにより、シングルアンプから出力される送信信号の電力が変動することになる。例えば、電力の変動によりシングルアンプから出力される送信信号の電力が規定範囲よりも大きくなると、移動体通信機器を使用している人の体に悪影響を及ぼすことになる。一方、電力の変動により、シングルアンプから出力される送信信号の規定範囲よりも小さくなると、移動体通信機器の送信が途切れることになる。
そこで、本発明者らは、電力増幅器より出力される送信信号の電力が負荷の変動に影響されにくくするため、電力増幅器をバランスアンプから構成することを検討した。バランスアンプは、互いに９０度の位相差を有する送信信号が伝達する２つの増幅経路を有しており、最終的に、この２つの増幅経路を伝達するそれぞれの送信信号を電力結合器によって単一の出力とするものである。このバランスアンプによれば、２つの増幅経路を伝達する送信信号の位相が９０度ずれているので、バランスアンプの出力端子に接続されている負荷の変動があってもバランスアンプからの出力をほぼ一定に制御できる利点がある。つまり、バランスアンプでは、２つの増幅経路のうち一方の増幅経路が負荷変動によって高インピーダンスに変化する場合、他方の増幅経路が負荷変動に対して低インピーダンスに変化する。このため、２つの増幅経路を伝達する送信信号を結合すると、互いに負荷変動に対する送信信号の電力の変化を補完し合うことができる。この結果、バランスアンプから出力される送信信号の電力は、負荷変動に左右されずにほぼ一定にすることができる。したがって、電力増幅器をバランスアンプから構成することにより、負荷変動に強い電力増幅器を構成することが可能となる。
ここで、近年の携帯電話機では音声通話機能だけでなく様々なアプリケーション機能が追加されている。すなわち、携帯電話機を用いた配信音楽の視聴、動画伝送、データ転送などの音声通話機能以外の機能が携帯電話機に追加されている。このような携帯電話機の多機能化に伴い、世界各国での周波数帯（ＧＳＭ（Global System for Mobile communications）帯、ＰＣＳ（Personal Communication Services）帯など）や変調方式（ＧＳＭ、ＥＤＧＥ（Enhanced Data rates for GSM Evolution）、ＷＣＤＭＡ（Wideband Code Division Multiplex Access）など）が多数存在することになっている。したがって、携帯電話機では、複数の異なる周波数帯や異なる変調方式に対応した送受信信号に対応する必要がある。このことから、携帯電話機内に存在する電力増幅器にもそれぞれ異なる周波数帯の信号を増幅する機能が求められており、電力増幅器を構成する１つの半導体チップ内に異なる周波数帯の送信信号を増幅できるように構成することが行なわれている。すなわち、例えば、異なる２つの周波数帯の送信信号（ローバンド信号とハイバンド信号と呼ぶ）を増幅する場合を考えると、ローバンド信号用の増幅回路と、ハイバンド信号用の増幅回路を１つの半導体チップに形成することになる。この場合、ローバンド信号用の増幅経路と、ハイバンド信号用の増幅経路が近接した配線間を伝達する場合、近接した配線間のカップリング容量が大きくなり、ローバンド信号とハイバンド信号の間のクロストークが問題として顕在化する。デュアルバンド対応の電力増幅器の増幅経路をそれぞれバランスアンプから構成する場合も、ローバンド信号と、ハイバンド信号とのクロストークが問題となる。さらに、バランスアンプの特性を向上するためには、互いに位相の９０度異なる送信信号を伝送する２つの増幅経路の配置を工夫する必要がある。
本発明の目的は、携帯電話機などの移動体通信機器に搭載される電力増幅器をバランスアンプから構成する場合に、バランスアンプの特性向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置は、ネガティブパス用の増幅器とポジティブパス用の増幅器によって構成されるバランスアンプ方式の電力増幅器を含む半導体装置であって、（ａ）配線基板と、（ｂ）前記配線基板上に搭載された、前記電力増幅器を構成する複数のトランジスタを含む半導体チップを有する。ここで、前記配線基板には、（ｃ１）前記ネガティブパス用の増幅器と電気的に接続した整合回路を構成する第１の受動素子と、（ｃ２）前記ポジティブパス用の増幅器と電気的に接続した整合回路を構成する第２の受動素子が形成されている。そして、前記配線基板は、前記半導体チップの中心を通る第１の直線によって分割された第１の領域および第２の領域を有し、前記第１の受動素子は、前記第１の領域に配置され、前記第２の受動素子は、前記第２の領域に配置されていることを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の特性を向上することができ、特に、携帯電話機などの移動体通信機器に搭載される電力増幅器をバランスアンプから構成する場合に、バランスアンプの特性向上を図ることができる。
携帯電話機の送受信部の構成を示すブロック図である。 ＰＡモジュールをシングルアンプから構成する例を示すブロック図である。 ＰＡモジュールをバランスアンプから構成する例を示すブロック図である。 ＰＡモジュールをバランスアンプから構成する他の例を示すブロック図である。 バランスアンプの動作を説明する図である。 バランスアンプの動作を説明する図である。 デュアルバンド方式のバランスアンプの構成例を示すブロック図である。 本発明の実施の形態１において、デュアルバンド方式のバランスアンプの構成例を示すブロック図である。 実施の形態１におけるＰＡモジュールの回路構成を示す回路ブロック図である。 配線基板の各領域と半導体チップの各領域を定義する図である。 実施の形態１におけるＰＡモジュールの実装構成を示す図である。 実施の形態１において、配線基板に形成されている多層配線層のうちのある１層に形成されている導体パターンを示す図である。 実施の形態２における半導体チップのレイアウト構成を示す図である。 実施の形態２における半導体チップのレイアウト構成を示す図である。 ネガティブパスにおける整合回路の一例を示す回路図である。 ポジティブパスにおける整合回路の一例を示す回路図である。 比較例における半導体チップのレイアウト構成を示す図である。 実施の形態２における半導体チップのレイアウト構成を示す図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
＜＜送受信部構成＞＞
図１は、携帯電話機の送受信部の構成を示すブロック図である。図１に示すように、携帯電話機１は、アプリケーションプロセッサ２、メモリ３、ベースバンド部４、ＲＦＩＣ５、電力増幅器６、ＳＡＷ（Surface Acoustic Wave）フィルタ７、アンテナスイッチ８およびアンテナ９を有している。
アプリケーションプロセッサ２は、例えば、ＣＰＵ（Central Processing Unit）から構成され、携帯電話機１のアプリケーション機能を実現する機能を有している。具体的には、メモリ３から命令を読みだして解読し、解読した結果に基づいて各種の演算や制御することによりアプリケーション機能を実現している。メモリ３は、データを記憶する機能を有しており、例えば、アプリケーションプロセッサ２を動作させるプログラムや、アプリケーションプロセッサ２での処理データを記憶するように構成されている。また、メモリ３は、アプリケーションプロセッサ２だけでなく、ベースバンド部４ともアクセスできるようになっており、ベースバンド部で処理されるデータの記憶にも使用できるようになっている。
ベースバンド部４は、中央制御部であるＣＰＵを内蔵し、送信時には、操作部を介したユーザ（通話者）からの音声信号（アナログ信号）をデジタル処理してベースバンド信号を生成できるように構成されている。一方、受信時には、デジタル信号であるベースバンド信号から音声信号を生成できるように構成されている。
ＲＦＩＣ５は、送信時にはベースバンド信号を変調して無線周波数の信号を生成し、受信時には、受信信号を復調してベースバンド信号を生成することができるように構成されている。電力増幅器６は、微弱な入力信号と相似な大電力の信号を電源から供給される電力で新たに生成して出力する回路である。ＳＡＷフィルタ７は、受信信号から所定の周波数帯の信号だけを通過させるように構成されている。
アンテナスイッチ８は、携帯電話機１に入力される受信信号と携帯電話機１から出力される送信信号とを分離するためのものであり、アンテナ９は、電波を送受信するためのものである。
携帯電話機１は、上記のように構成されており、以下に、その動作について簡単に説明する。まず、信号を送信する場合について説明する。ベースバンド部４で音声信号などのアナログ信号をデジタル処理することにより生成されたベースバンド信号は、ＲＦＩＣ５に入力する。ＲＦＩＣ５では、入力したベースバンド信号を、変調信号源およびミキサによって、無線周波数（ＲＦ（Radio Frequency）周波数）の信号に変換する。無線周波数に変換された信号は、ＲＦＩＣ５から電力増幅器（ＰＡモジュール）６に出力される。電力増幅器６に入力した無線周波数の信号は、電力増幅器６で増幅された後、アンテナスイッチ８を介してアンテナ９より送信される。
次に、信号を受信する場合について説明する。アンテナ９により受信された無線周波数の信号（受信信号）は、ＳＡＷフィルタ７を通過した後、ＲＦＩＣ５に入力する。ＲＦＩＣ５では、入力した受信信号を増幅した後、変調信号源およびミキサによって、周波数変換を行なう。そして、周波数変換された信号の検波が行なわれ、ベースバンド信号が抽出される。その後、このベースバンド信号は、ＲＦＩＣ５からベースバンド部４に出力される。このベースバンド信号がベースバンド部４で処理され、音声信号が出力される。
上述したように、デジタル携帯電話機から信号を送信する際、電力増幅器６によって信号は増幅された後、アンテナスイッチ８を介してアンテナ９から出力される。
＜＜ＰＡモジュール（シングルアンプ）の構成＞＞
以下では、このＰＡモジュールＰＡ（図１の電力増幅器６）の回路ブロック構成について説明する。まず、図２は、ＰＡモジュールＰＡをシングルアンプから構成する例を示す回路ブロック図である。シングルアンプとは、送信信号を増幅する経路が単一経路となっているＰＡモジュールＰＡをいうものとする。図２において、ＰＡモジュールＰＡは、入力端子ＩＴＥと出力端子ＯＴＥとの間に、入力整合回路ＩＭＮ、初段増幅回路ＦＡＭＰ、段間整合回路ＭＭＮ、終段増幅回路ＳＡＭＰおよび出力整合回路ＯＭＮを有している。
入力整合回路ＩＭＮは、入力端子ＩＴＥから入力した入力信号（送信信号）を効率よく初段増幅回路ＦＡＭＰに出力するための回路である。具体的に、入力整合回路ＩＭＮは、容量素子やインダクタ素子などの受動部品から構成されており、入力信号に対するインピーダンス整合をとることができるように組み合わされている。
初段増幅回路ＦＡＭＰは、入力整合回路ＩＭＮから出力された送信信号の電力を増幅できるように構成されている。例えば、初段増幅回路ＦＡＭＰは、ＨＢＴ、ＨＥＭＴなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、ＬＤＭＯＳＦＥＴ(Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)などが、目的や状況に応じて使用される。
段間整合回路ＭＭＮは、初段増幅回路ＦＡＭＰで増幅された送信信号を効率よく終段増幅回路ＳＡＭＰに伝達するための回路である。具体的に、段間整合回路ＭＭＮは、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。
終段増幅回路ＳＡＭＰは、段間整合回路ＭＭＮから出力された送信信号の電力を増幅できるように構成されている。例えば、終段増幅回路ＳＡＭＰも初段増幅回路ＦＡＭＰと同様に、ＨＢＴ、ＨＥＭＴなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、ＬＤＭＯＳＦＥＴ(Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)などが、目的や状況に応じて使用される。
出力整合回路ＯＭＮは、終段増幅回路ＳＡＭＰで増幅された送信信号を効率よく出力端子ＯＴＥから出力するための回路である。具体的に、出力整合回路ＯＭＮは、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。
シングルアンプから構成されているＰＡモジュールＰＡは上記のように構成されており、以下に、その動作について図２を参照しながら説明する。まず、入力端子ＩＴＥに送信信号が入力されると、送信信号は入力端子ＩＴＥから入力整合回路ＩＭＮに入力する。この入力整合回路ＩＭＮは、送信信号に対してインピーダンス整合がとられるように構成されているため、入力整合回路ＩＭＮに入力した送信信号は反射が抑制されて効率よく入力整合回路ＩＭＮから出力される。
続いて、入力整合回路ＩＭＮから出力された送信信号は、初段増幅回路ＦＡＭＰに入力する。初段増幅回路ＦＡＭＰでは、送信信号の電力が増幅される。そして、初段増幅回路ＦＡＭＰで増幅された送信信号は、段間整合回路ＭＭＮに入力する。このとき、段間整合回路ＭＭＮでも送信信号に対してインピーダンス整合がとられているので、効率よく段間整合回路ＭＭＮから送信信号が出力される。
その後、段間整合回路ＭＭＮから出力された送信信号は、終段増幅回路ＳＡＭＰに入力する。終段増幅回路ＳＡＭＰでは、送信信号の電力が増幅される。そして、終段増幅回路ＳＡＭＰで増幅された送信信号は、出力整合回路ＯＭＮに入力する。出力整合回路ＯＭＮでも送信信号に対してインピーダンス整合がとられているので、効率よく出力整合回路ＯＭＮから送信信号が出力される。出力整合回路ＯＭＮから出力された送信信号は、出力端子ＯＴＥを介してＰＡモジュールＰＡの外部に出力される。以上のようにして、ＰＡモジュールＰＡで送信信号の電力を増幅することができる。
このように構成されているＰＡモジュールＰＡでは、ＰＡモジュールＰＡで電力を増幅された送信信号がアンテナに向って出力される。このとき、ＰＡモジュールＰＡをシングルアンプから構成する場合、シングルアンプに接続されている負荷の変動によりシングルアンプから出力される送信信号の変動が生じやすいという問題点がある。例えば、電力の変動によりシングルアンプから出力される送信信号の電力が規定範囲よりも大きくなると、移動体通信機器を使用している人の体に悪影響を及ぼすことになる。一方、電力の変動により、シングルアンプから出力される送信信号の規定範囲よりも小さくなると、移動体通信機器の送信が途切れることになる。
＜＜ＰＡモジュール（バランスアンプ）の構成＞＞
そこで、ＰＡモジュールＰＡより出力される送信信号の電力が負荷の変動に影響されにくくするため、ＰＡモジュールＰＡをバランスアンプから構成することが検討されている。バランスアンプは、互いに９０度の位相差を有する送信信号が伝達する２つの増幅経路を有しており、最終的に、この２つの増幅経路を伝達するそれぞれの送信信号を電力結合器によって単一の出力とするものである。
図３は、ＰＡモジュールＰＡをバランスアンプから構成する例を示す回路ブロック図である。図３に示すバランスアンプおいては、入力端子ＩＴＥと出力端子ＯＴＥの間に２つの増幅経路が存在する。この２つの増幅経路のうち、一方の増幅経路をネガティブパスと呼び、他方の増幅経路をポジティブパスと呼ぶことにする。ネガティブパスとポジティブパスとは、同一の入力端子ＩＴＥに接続された電力分割器ＰＤ１によって分岐されている。
まず、ネガティブパスの構成について説明する。ネガティブパスにおいては、電力分割器ＰＤ１と電力結合器ＷＣとの間に、入力整合回路ＩＭＮ（１ｎ）、初段増幅回路ＦＡＭＰ（１ｎ）、段間整合回路ＭＭＮ（１ｎ）、終段増幅回路ＳＡＭＰ（１ｎ）、出力整合回路ＯＭＮ（１ｎ）とを有している。
入力整合回路ＩＭＮ（１ｎ）は、電力分割器ＰＤ１で分割された入力信号（送信信号）を効率よく初段増幅回路ＦＡＭＰ（１ｎ）に出力するための回路である。具体的に、入力整合回路ＩＭＮ（１ｎ）は、容量素子やインダクタ素子などの受動部品から構成されており、入力信号に対するインピーダンス整合をとることができるように組み合わされている。この入力整合回路ＩＭＮ（１ｎ）は、インピーダンス整合をとる機能と、入力整合回路ＩＭＮ（１ｎ）を伝達する送信信号の位相を調整する機能を有している。つまり、バランスアンプでは、ネガティブパスとポジティブパスとを伝達する送信信号の位相を９０度異なるようにしているため、まず、電力分割器ＰＤ１で分割された送信信号を入力する入力整合回路ＩＭＮ（１ｎ）でネガティブパスを伝達する送信信号の位相を調整している。
初段増幅回路ＦＡＭＰ（１ｎ）は、入力整合回路ＩＭＮ（１ｎ）から出力された送信信号の電力を増幅できるように構成されている。例えば、初段増幅回路ＦＡＭＰ（１ｎ）は、ＨＢＴ、ＨＥＭＴなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、ＬＤＭＯＳＦＥＴ(Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)などが、目的や状況に応じて使用される。
段間整合回路ＭＭＮ（１ｎ）は、初段増幅回路ＦＡＭＰ（１ｎ）で増幅された送信信号を効率よく終段増幅回路ＳＡＭＰ（１ｎ）に伝達するための回路である。具体的に、段間整合回路ＭＭＮ（１ｎ）は、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。
終段増幅回路ＳＡＭＰ（１ｎ）は、段間整合回路ＭＭＮ（１ｎ）から出力された送信信号の電力を増幅できるように構成されている。例えば、終段増幅回路ＳＡＭＰ（１ｎ）も初段増幅回路ＦＡＭＰ（１ｎ）と同様に、ＨＢＴ、ＨＥＭＴなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、ＬＤＭＯＳＦＥＴ(Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)などが、目的や状況に応じて使用される。
出力整合回路ＯＭＮ（１ｎ）は、終段増幅回路ＳＡＭＰ（１ｎ）で増幅された送信信号を効率よく出力端子ＯＴＥから出力するための回路である。具体的に、出力整合回路ＯＭＮ（１ｎ）は、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。さらに、バランスアンプにおいて、出力整合回路ＯＭＮ（１ｎ）は、インピーダンス整合をとる機能とともに、ネガティブパスを伝達する送信信号の位相を調整する機能も有している。つまり、バランスアンプでは、ネガティブパスとポジティブパスの間で送信信号の位相を９０度ずらすように調整されているが、最終的に、電力結合器ＷＣで、ネガティブパスを伝達する送信信号と、ポジティブパスを伝達する送信信号とを結合させるため、電力結合器ＷＣへ入力する直前の出力整合回路ＯＭＮ（１ｎ）で送信信号の位相を調整するように構成されている。
続いて、ポジティブパスの構成について説明する。ポジティブパスにおいては、電力分割器ＰＤ１と電力結合器ＷＣとの間に、入力整合回路ＩＭＮ（１ｐ）、初段増幅回路ＦＡＭＰ（１ｐ）、段間整合回路ＭＭＮ（１ｐ）、終段増幅回路ＳＡＭＰ（１ｐ）、出力整合回路ＯＭＮ（１ｐ）とを有している。
入力整合回路ＩＭＮ（１ｐ）は、電力分割器ＰＤ１で分割された入力信号（送信信号）を効率よく初段増幅回路ＦＡＭＰ（１ｐ）に出力するための回路である。具体的に、入力整合回路ＩＭＮ（１ｐ）は、容量素子やインダクタ素子などの受動部品から構成されており、入力信号に対するインピーダンス整合をとることができるように組み合わされている。この入力整合回路ＩＭＮ（１ｐ）は、インピーダンス整合をとる機能と、入力整合回路ＩＭＮ（１ｐ）を伝達する送信信号の位相を調整する機能を有している。つまり、バランスアンプでは、ネガティブパスとポジティブパスとを伝達する送信信号の位相を９０度異なるようにしているため、まず、電力分割器ＰＤ１で分割された送信信号を入力する入力整合回路ＩＭＮ（１ｐ）でポジティブパスを伝達する送信信号の位相を調整している。
初段増幅回路ＦＡＭＰ（１ｐ）は、入力整合回路ＩＭＮ（１ｐ）から出力された送信信号の電力を増幅できるように構成されている。例えば、初段増幅回路ＦＡＭＰ（１ｐ）は、ＨＢＴ、ＨＥＭＴなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、ＬＤＭＯＳＦＥＴ(Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)などが、目的や状況に応じて使用される。
段間整合回路ＭＭＮ（１ｐ）は、初段増幅回路ＦＡＭＰ（１ｐ）で増幅された送信信号を効率よく終段増幅回路ＳＡＭＰ（１ｐ）に伝達するための回路である。具体的に、段間整合回路ＭＭＮ（１ｐ）は、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。
終段増幅回路ＳＡＭＰ（１ｐ）は、段間整合回路ＭＭＮ（１ｐ）から出力された送信信号の電力を増幅できるように構成されている。例えば、終段増幅回路ＳＡＭＰ（１ｐ）も初段増幅回路ＦＡＭＰ（１ｐ）と同様に、ＨＢＴ、ＨＥＭＴなどの化合物半導体デバイス、シリコンバイポーラトランジスタ、ＬＤＭＯＳＦＥＴ(Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)などが、目的や状況に応じて使用される。
出力整合回路ＯＭＮ（１ｐ）は、終段増幅回路ＳＡＭＰ（１ｐ）で増幅された送信信号を効率よく出力端子ＯＴＥから出力するための回路である。具体的に、出力整合回路ＯＭＮ（１ｐ）は、容量素子やインダクタ素子などの受動部品から構成されており、送信信号に対するインピーダンス整合をとることができるように組み合わされている。さらに、バランスアンプにおいて、出力整合回路ＯＭＮ（１ｐ）は、インピーダンス整合をとる機能とともに、ポジティブパスを伝達する送信信号の位相を調整する機能も有している。つまり、バランスアンプでは、ネガティブパスとポジティブパスの間で送信信号の位相を９０度ずらすように調整されているが、最終的に、電力結合器ＷＣで、ネガティブパスを伝達する送信信号と、ポジティブパスを伝達する送信信号とを結合させるため、電力結合器ＷＣへ入力する直前の出力整合回路ＯＭＮ（１ｐ）で送信信号の位相を調整するように構成される。
なお、図３では、ネガティブパスの出力整合回路ＯＭＮ（１ｎ）と、ポジティブパスの出力整合回路ＯＭＮ（１ｐ）と電力結合器ＷＣを合わせて、出力整合回路ＯＭＮを構成している。
以上のようにバランスアンプにはネガティブパスとポジティブパスという２つの増幅経路が存在するが、バランスアンプの特徴は、ネガティブパスを伝達する送信信号の位相とポジティブパスを伝達する送信信号の位相が９０度ずれていることにある。つまり、図３に示すように、まず、入力端子ＩＴＥを通って電力分割器ＰＤ１からネガティブパスとポジティブパスへそれぞれ出力される送信信号の位相は同一である。次に、ネガティブパスの入力整合回路ＩＭＮ（１ｎ）とポジティブパスの入力整合回路ＩＭＮ（１ｐ）で送信信号の位相が調整される結果、ネガティブパスの入力整合回路ＩＭＮ（１ｎ）から出力された送信信号の位相と、ポジティブパスの入力整合回路ＩＭＮ（１ｐ）から出力された送信信号の位相とは、９０度の位相差が生じている。そして、この９０度の位相差が生じた状態で、ネガティブパスの初段増幅回路ＦＡＭＰ（１ｎ）、段間整合回路ＭＭＮ（１ｎ）、終段増幅回路ＳＡＭＰ（１ｎ）と、ポジティブパスの初段増幅回路ＦＡＭＰ（１ｐ）、段間整合回路（１ｐ）、終段増幅回路ＳＡＭＰ（１ｐ）とを、それぞれの送信信号が伝達する。そして、ネガティブパスの出力整合回路ＯＭＮ（１ｎ）と、ポジティブパスの出力整合回路ＯＭＮ（１ｐ）で、それぞれの送信信号の位相が調整され、ネガティブパスの出力整合回路ＯＭＮ（１ｎ）から出力された送信信号の位相と、ポジティブパスの出力整合回路ＯＭＮ（１ｐ）から出力された送信信号の位相が同一となる。そして、同一となった送信信号が電力結合器ＷＣで結合されるのである。
このバランスアンプによれば、２つの増幅経路を伝達する送信信号の位相が９０度ずれているので、バランスアンプの出力端子に接続されている負荷の変動があってもバランスアンプからの出力をほぼ一定に制御できる利点がある。つまり、２つの増幅経路のうち一方の増幅経路が負荷変動によって高インピーダンスに変化する場合、他方の増幅経路が負荷変動に対して低インピーダンスに変化する。このため、２つの増幅経路を伝達する送信信号を結合すると、互いに負荷変動に対する送信信号の電力の変化を補完し合うことができる。この結果、バランスアンプから出力される送信信号の電力は、負荷変動に左右されずにほぼ一定にすることができる。したがって、ＰＡモジュールＰＡをバランスアンプから構成することにより、負荷変動に強いＰＡモジュールＰＡを構成することができる。
さらに、ノイズ耐性の向上を図ることができるバランスアンプの構成について説明する。図４は、ＰＡモジュールＰＡをバランスアンプから構成する例を示す回路ブロック図である。図４に示すバランスアンプおいては、入力端子ＩＴＥ（１ｎ）と入力端子ＩＴＥ（１ｐ）を有している。つまり、図４に示すバランスアンプと、図３に示すバランスアンプの相違点は、図３に示すバランスアンプでは、１つの入力端子ＩＴＥから送信信号を入力するのに対し、図４に示すバランスアンプでは、２つの入力端子ＩＴＥ（１ｎ）、ＩＴＥ（１ｐ）から互いに位相が１８０度異なる送信信号を入力している。その他の構成は、図３に示すバランスアンプと、図４に示すバランスアンプでほぼ同一の構成をしている。
図３に示すバランスアンプの場合、１つの入力端子ＩＴＥから送信信号を入力し、入力した送信信号を電力分割器ＰＤ１によってネガティブパスを伝達する送信信号と、ポジティブパスを伝達する送信信号に分割している。この場合、１つの入力端子ＩＴＥに入力される送信信号は１つの位相状態となっているため、この送信信号にノイズが発生すると、ネガティブパスを伝達する送信信号と、ポジティブパスを伝達する送信信号とに同じノイズが発生することになり、ネガティブパスを伝達する送信信号とポジティブパスを伝達する送信信号とを電力結合器ＷＣで結合すると、ノイズも増幅されることになる。
これに対し、図４に示すバランスアンプの場合、ネガティブパスに入力する入力端子ＩＴＥ（１ｎ）とポジティブパスに入力する入力端子ＩＴＥ（１ｐ）は別々になっており、入力端子ＩＴＥ（１ｎ）に入力される送信信号と、入力端子ＩＴＥ（１ｐ）に入力される送信信号とは１８０度の位相差（逆位相という）を有している。したがって、この逆位相の送信信号にノイズが発生する場合、例えば、入力端子ＩＴＥ（１ｎ）に入力される送信信号のノイズと、入力端子ＩＴＥ（１ｐ）に入力される送信信号のノイズが逆位相となるものがある。この場合、互いに逆位相のノイズが、それぞれ、ネガティブパスとポジティブパスとを伝達することになるが、最終的に、電力結合器ＷＣで結合される。このとき、ネガティブパスを伝達する送信信号に発生しているノイズと、ポジティブパスを伝達する送信信号に発生しているノイズは逆極性となっていることから、電力結合器ＷＣで、それぞれの送信信号を結合させると、逆極性のノイズはキャンセルされることになる。したがって、図４に示すバランスアンプからＰＡモジュールＰＡを構成する場合、ＰＡモジュールＰＡの入力時に発生したノイズは、ＰＡモジュールＰＡの出力時に低減されることになる。つまり、図４に示すバランスアンプは、ノイズ耐性に優れた特性を有していることになる。
そこで、本実施の形態１では、図４に示すバランスアンプからＰＡモジュールＰＡを構成する例について説明する。ただし、本実施の形態１の技術的思想は、図４に示すバランスアンプに限定されるものではなく、例えば、図３に示すバランスアンプにも適用できるものである。
＜＜ＰＡモジュール（バランスアンプ）の動作＞＞
バランスアンプから構成されているＰＡモジュールＰＡは上記のように構成されており、以下に、その動作について図５および図６を参照しながら説明する。
まず、負荷変動が生じていない場合のバランスアンプの動作について図５を参照しながら説明する。図５において、ネガティブパスでは、入力端子ＩＴＥ（１ｎ）から入力された送信信号は、入力整合回路ＩＭＮ（１ｎ）で、例えば、９０度に位相調整された後、初段増幅回路ＦＡＭＰ（１ｎ）および終段増幅回路ＳＡＭＰ（１ｎ）で増幅される。そして、増幅された送信信号は、出力整合回路ＯＭＮ（１ｎ）で位相調整され、出力整合回路ＯＭＮ（１ｎ）から出力された送信信号の位相は、例えば、４５度となる。
一方、ポジティブパスでは、ネガティブパスに入力される送信信号と位相が１８０度異なる送信信号が入力端子ＩＴＥ（１ｐ）に入力される。入力端子ＩＴＥ（１ｐ）から入力された送信信号は、入力整合回路ＩＭＮ（１ｎ）で、例えば、０度に位相調整された後、初段増幅回路ＦＡＭＰ（１ｐ）および終段増幅回路ＳＡＭＰ（１ｐ）で増幅される。そして、増幅された送信信号は、出力整合回路ＯＭＮ（１ｐ）で位相調整され、出力整合回路ＯＭＮ（１ｐ）から出力された送信信号の位相は、例えば、４５度となる。
そして、ネガティブパスの出力整合回路ＯＭＮ（１ｎ）から出力された送信信号と、ポジティブパスの出力整合回路ＯＭＮ（１ｐ）から出力された送信信号とは、電力結合器ＷＣによって結合され、出力端子ＯＴＥから出力される。出力端子ＯＴＥから出力された送信信号は、アンテナＡＮＴから送信される。
ここで、ネガティブパスを伝達する送信信号の位相と、ポジティブパスを伝達する送信信号の位相との関係に着目して説明する。図５に示すように、まず、ネガティブパスの入力整合回路ＩＭＮ（１ｎ）に入力する前の送信信号の位相と、ポジティブパスの入力整合回路ＩＭＮ（１ｐ）に入力する前の送信信号の位相との位相差は１８０度となっている。
次に、ネガティブパスにおいて、入力整合回路ＩＭＮ（１ｎ）から出力された後の送信信号の位相は９０度となっている。このときの送信信号の位相と振幅の大きさは、図５に示すように、例えば、位相が９０度方向を向いており、振幅の大きさが「１」となっている。一方、ポジティブパスにおいて、入力整合回路ＩＭＮ（１ｐ）から出力された後の送信信号の位相は０度となっている。このときの送信信号の位相と振幅の大きさは、図５に示すように、例えば、位相が０度方向を向いており、振幅の大きさが「１」となっている。したがって、ネガティブパスにおける入力整合回路ＩＭＮ（１ｎ）から出力された送信信号の位相（９０度）と、ポジティブパスにおける入力整合回路ＩＭＮ（１ｐ）から出力された送信信号の位相（０度）との位相差は９０度となっている。
続いて、ネガティブパスにおいて、出力整合回路ＯＭＮ（１ｎ）から出力された後の送信信号の位相は４５度となっている。このときの送信信号の位相と振幅の大きさは、図５に示すように、例えば、位相が４５度方向を向いており、振幅の大きさが「１」となっている。一方、ポジティブパスにおいて、出力整合回路ＯＭＮ（１ｐ）から出力された後の送信信号の位相は４５度となっている。このときの送信信号の位相と振幅の大きさは、図５に示すように、例えば、位相が４５度方向を向いており、振幅の大きさが「１」となっている。したがって、ネガティブパスにおける出力整合回路ＯＭＮ（１ｎ）から出力された送信信号の位相（４５度）と、ポジティブパスにおける出力整合回路ＯＭＮ（１ｐ）から出力された送信信号の位相（４５度）との位相差は０度となっている。
このようにネガティブパスの出力整合回路ＯＭＮ（１ｎ）から出力された送信信号と、ポジティブパスの出力整合回路ＯＭＮ（１ｐ）から出力された送信信号は、ともに、位相が４５度となっており同一の位相を有している。このため、ネガティブパスの送信信号とポジティブパスの送信信号とを電力結合器ＷＣで結合すると、電力結合器ＷＣから出力端子ＯＴＥに出力される送信信号の位相は４５度で、かつ、振幅の大きさは「１」＋「１」＝「２」となる。この送信信号がアンテナＡＮＴから送信される。以上は負荷変動が生じていない場合のバランスアンプの動作である。
次に、負荷変動が生じている場合のバランスアンプの動作について図６を参照しながら説明する。図６において、ネガティブパスでは、入力端子ＩＴＥ（１ｎ）から入力された送信信号は、入力整合回路ＩＭＮ（１ｎ）で、例えば、９０度に位相調整された後、初段増幅回路ＦＡＭＰ（１ｎ）および終段増幅回路ＳＡＭＰ（１ｎ）で増幅される。そして、増幅された送信信号は、出力整合回路ＯＭＮ（１ｎ）で位相調整され、出力整合回路ＯＭＮ（１ｎ）から出力された送信信号の位相は、例えば、４５度となる。
一方、ポジティブパスでは、ネガティブパスに入力される送信信号と位相が１８０度異なる送信信号が入力端子ＩＴＥ（１ｐ）に入力される。入力端子ＩＴＥ（１ｐ）から入力された送信信号は、入力整合回路ＩＭＮ（１ｐ）で、例えば、０度に位相調整された後、初段増幅回路ＦＡＭＰ（１ｐ）および終段増幅回路ＳＡＭＰ（１ｐ）で増幅される。そして、増幅された送信信号は、出力整合回路ＯＭＮ（１ｐ）で位相調整され、出力整合回路ＯＭＮ（１ｐ）から出力された送信信号の位相は、例えば、４５度となる。
そして、ネガティブパスの出力整合回路ＯＭＮ（１ｎ）から出力された送信信号と、ポジティブパスの出力整合回路ＯＭＮ（１ｐ）から出力された送信信号とは、電力結合器ＷＣによって結合され、出力端子ＯＴＥから出力される。出力端子ＯＴＥから出力された送信信号は、アンテナＡＮＴから送信される。
ここで、ネガティブパスを伝達する送信信号の位相および振幅の大きさと、ポジティブパスを伝達する送信信号の位相および振幅の大きさとの関係に着目して説明する。図６に示すように、まず、ネガティブパスの入力整合回路ＩＭＮ（１ｎ）に入力する前の送信信号の位相と、ポジティブパスの入力整合回路ＩＭＮ（１ｐ）に入力する前の送信信号の位相との位相差は１８０度となっている。
次に、ネガティブパスにおいて、入力整合回路ＩＭＮ（１ｎ）から出力された後の送信信号の位相は９０度となっている。このときの送信信号の位相と振幅の大きさは、図６に示すように、例えば、位相が９０度方向を向いており、振幅の大きさが「１．５」となっている。このように負荷変動が生じた場合、例えば、ネガティブパスを伝達する送信信号の振幅が「１」から「１．５」に変化する。
一方、ポジティブパスにおいて、入力整合回路ＩＭＮ（１ｐ）から出力された後の送信信号の位相は０度となっている。このときの送信信号の位相と振幅の大きさは、図６に示すように、例えば、位相が０度方向を向いており、振幅の大きさが「０．５」となっている。このように負荷変動が生じた場合、例えば、ポジティブパスを伝達する送信信号の振幅が「１」から「０．５」に変化する。これは、２つの増幅経路（ネガティブパスとポジティブパス）が負荷変動に対して、互いに出力電力の変化を補完し合うようになっているからである。
続いて、ネガティブパスにおいて、出力整合回路ＯＭＮ（１ｎ）から出力された後の送信信号の位相は４５度となっている。このときの送信信号の位相と振幅の大きさは、図６に示すように、例えば、位相が４５度方向を向いており、振幅の大きさが「１．５」となっている。一方、ポジティブパスにおいて、出力整合回路ＯＭＮ（１ｐ）から出力された後の送信信号の位相は４５度となっている。このときの送信信号の位相と振幅の大きさは、図６に示すように、例えば、位相が４５度方向を向いており、振幅の大きさが「０．５」となっている。したがって、ネガティブパスにおける出力整合回路ＯＭＮ（１ｎ）から出力された送信信号の位相（４５度）と、ポジティブパスにおける出力整合回路ＯＭＮ（１ｐ）から出力された送信信号の位相（４５度）との位相差は０度となっている。
このようにネガティブパスの出力整合回路ＯＭＮ（１ｎ）から出力された送信信号と、ポジティブパスの出力整合回路ＯＭＮ（１ｐ）から出力された送信信号は、ともに、位相が４５度となっており同一の位相を有している。このため、ネガティブパスの送信信号とポジティブパスの送信信号とを電力結合器ＷＣで結合すると、電力結合器ＷＣから出力端子ＯＴＥに出力される送信信号の位相は４５度で、かつ、振幅の大きさは「１．５」＋「０．５」＝「２」となる。この送信信号がアンテナＡＮＴから送信される。したがって、負荷変動が生じても、アンテナＡＮＴから送信される送信信号の振幅の大きさは「２」となる。つまり、負荷変動が生じる前後で、アンテナＡＮＴから送信される送信信号の振幅の大きさは変化しない。このことは、バランスアンプでは、負荷変動が生じても、送信される送信信号の電力を一定にできることを意味している。したがって、ＰＡモジュールＰＡをバランスアンプから構成することにより、負荷変動に強いＰＡモジュールＰＡを構成することができることがわかる。
＜＜ＰＡモジュール（バランスアンプ）のデュアルバンド化＞＞
近年の携帯電話機では音声通話機能だけでなく様々なアプリケーション機能が追加されている。すなわち、携帯電話機を用いた配信音楽の視聴、動画伝送、データ転送などの音声通話機能以外の機能が携帯電話機に追加されている。このような携帯電話機の多機能化に伴い、世界各国での周波数帯（ＧＳＭ（Global System for Mobile communications）帯、ＰＣＳ（Personal Communication Services）帯など）や変調方式（ＧＳＭ、ＥＤＧＥ（Enhanced Data rates for GSM Evolution）、ＷＣＤＭＡ（Wideband Code Division Multiplex Access）など）が多数存在することになっている。したがって、携帯電話機では、複数の異なる周波数帯や異なる変調方式に対応した送受信信号に対応する必要がある。このことから、携帯電話機内に存在するＰＡモジュールＰＡにもそれぞれ異なる周波数帯の信号を増幅する機能が求められており、ＰＡモジュールＰＡを構成する１つの半導体チップ内に異なる周波数帯の送信信号を増幅できるように構成することが行なわれている。すなわち、例えば、異なる２つの周波数帯の送信信号（ローバンド信号（第１周波数帯の信号）とハイバンド信号（第２周波数帯の信号）と呼ぶ）を増幅する場合を考えると、ローバンド信号用の増幅回路と、ハイバンド信号用の増幅回路を１つの半導体チップに形成することになる。このことは、ＰＡモジュールＰＡをバランスアンプから構成する場合も同様に、１つの半導体チップにローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプを形成することになる。
図７は、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプとを形成したＰＡモジュールＰＡのブロック図である。図７において、まず、ローバンド信号用バランスアンプの構成について説明する。図７に示すように、ＰＡモジュールＰＡには、入力端子ＩＴＥ（１ｎ）と入力端子ＩＴＥ（１ｐ）が形成されている。入力端子ＩＴＥ（１ｎ）に接続されている経路がローバンド信号用バランスアンプのネガティブパスである。具体的に、ローバンド信号用バランスアンプのネガティブパスには、入力端子ＩＴＥ（１ｎ）に接続された入力整合回路ＩＭＮ（１ｎ）、この入力整合回路ＩＭＮ（１ｎ）に接続された初段増幅回路ＦＡＭＰ（１ｎ）、この初段増幅回路ＦＡＭＰ（１ｎ）に接続された段間整合回路ＭＭＮ（１ｎ）が形成されている。さらに、ローバンド信号用バランスアンプのネガティブパスには、この段間整合回路ＭＭＮ（１ｎ）に接続された終段増幅回路ＳＡＭＰ（１ｎ）と、この終段増幅回路ＳＡＭＰ（１ｎ）に接続された出力整合回路ＯＭＮ（１ｎ）が形成されている。
同様に、ローバンド信号用バランスアンプのポジティブパスには、入力端子ＩＴＥ（１ｐ）に接続された入力整合回路ＩＭＮ（１ｐ）、この入力整合回路ＩＭＮ（１ｐ）に接続された初段増幅回路ＦＡＭＰ（１ｐ）、この初段増幅回路ＦＡＭＰ（１ｐ）に接続された段間整合回路ＭＭＮ（１ｐ）が形成されている。さらに、ローバンド信号用バランスアンプのポジティブパスには、この段間整合回路ＭＭＮ（１ｐ）に接続された終段増幅回路ＳＡＭＰ（１ｐ）と、この終段増幅回路ＳＡＭＰ（１ｐ）に接続された出力整合回路ＯＭＮ（１ｐ）が形成されている。
そして、出力整合回路ＯＭＮ（１ｎ）と出力整合回路ＯＭＮ（１ｐ）は、電力結合器ＷＣ１に接続されており、この電力結合器ＷＣ１の出力は出力端子ＯＴＥ１に接続されている。このようにして、ローバンド信号用バランスアンプが構成されている。
続いて、ハイバンド信号用バランスアンプの構成について説明する。図７に示すように、ＰＡモジュールＰＡには、入力端子ＩＴＥ（２ｎ）と入力端子ＩＴＥ（２ｐ）が形成されている。入力端子ＩＴＥ（２ｎ）に接続されている経路がハイバンド信号用バランスアンプのネガティブパスである。具体的に、ハイバンド信号用バランスアンプのネガティブパスには、入力端子ＩＴＥ（２ｎ）に接続された入力整合回路ＩＭＮ（２ｎ）、この入力整合回路ＩＭＮ（２ｎ）に接続された初段増幅回路ＦＡＭＰ（２ｎ）、この初段増幅回路ＦＡＭＰ（２ｎ）に接続された段間整合回路ＭＭＮ（２ｎ）が形成されている。さらに、ハイバンド信号用バランスアンプのネガティブパスには、この段間整合回路ＭＭＮ（２ｎ）に接続された終段増幅回路ＳＡＭＰ（２ｎ）と、この終段増幅回路ＳＡＭＰ（２ｎ）に接続された出力整合回路ＯＭＮ（２ｎ）が形成されている。
同様に、ハイバンド信号用バランスアンプのポジティブパスには、入力端子ＩＴＥ（２ｐ）に接続された入力整合回路ＩＭＮ（２ｐ）、この入力整合回路ＩＭＮ（２ｐ）に接続された初段増幅回路ＦＡＭＰ（２ｐ）、この初段増幅回路ＦＡＭＰ（２ｐ）に接続された段間整合回路ＭＭＮ（２ｐ）が形成されている。さらに、ハイバンド信号用バランスアンプのポジティブパスには、この段間整合回路ＭＭＮ（２ｐ）に接続された終段増幅回路ＳＡＭＰ（２ｐ）と、この終段増幅回路ＳＡＭＰ（２ｐ）に接続された出力整合回路ＯＭＮ（２ｐ）が形成されている。
そして、出力整合回路ＯＭＮ（２ｎ）と出力整合回路ＯＭＮ（２ｐ）は、電力結合器ＷＣ２に接続されており、この電力結合器ＷＣ２の出力は出力端子ＯＴＥ２に接続されている。このようにして、ハイバンド信号用バランスアンプが構成されている。
以上のように、図７を参照して、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプとを形成したＰＡモジュールＰＡについて説明したが、この図７の構成要素のうち、破線で囲まれた領域に存在するものが半導体チップＣＨＰに形成される。このとき、図７では、ローバンド信号用バランスアンプのネガティブパスおよびポジティブパスと、ハイバンド信号用バランスアンプのネガティブパスおよびポジティブパスとが、並行に並ぶように配置されている。この場合、ローバンド信号用の増幅経路（ネガティブパスおよびポジティブパス）と、ハイバンド信号用の増幅経路（ネガティブパスおよびポジティブパス）が近接した配線間を伝達することになるので、近接した配線間のカップリング容量が大きくなり、ローバンド信号とハイバンド信号の間のクロストークが問題として顕在化する。したがって、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプとを１つの小さな半導体チップ内に形成する場合、ローバンド信号とハイバンド信号との間のクロストークを抑制するために、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプとのレイアウト構成を工夫する必要がある。そこで、本実施の形態１では、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプのレイアウト配置に工夫を施している。
＜＜本実施の形態１におけるＰＡモジュール（バランスアンプ）の構成＞＞
図８は、本実施の形態１におけるＰＡモジュールＰＡの構成を示す図である。図８において、本実施の形態１におけるＰＡモジュールＰＡの特徴は、ＰＡモジュールＰＡの中心線ＣＬ２に対して、片側にローバンド信号用バランスアンプを形成し、かつ、もう一方の片側にハイバンド信号用バランスアンプを形成している点にある。そして、中心線ＣＬ２のそばに入力端子ＩＴＥ（１ｎ）、ＩＴＥ（１ｐ）および入力端子ＩＴＥ（２ｎ）、ＩＴＥ（２ｐ）を形成している点にある。このように構成することにより、概略的に、ローバンド信号用バランスアンプでは、入力端子ＩＴＥ（１ｎ）、ＩＴＥ（１ｐ）から入力した送信信号が図８の右側に向って進む経路が取られる。これに対し、ハイバンド信号用バランスアンプでは、入力端子ＩＴＥ（２ｎ）、ＩＴＥ（２ｐ）から入力した送信信号が図８の左側に向って進む経路が取られる。したがって、ローバンド信号用バランスアンプの増幅経路と、ハイバンド信号用バランスアンプの増幅経路とが正反対の方向に進むことになる。このことは、ローバンド信号用バランスアンプの増幅経路と、ハイバンド信号用バランスアンプの増幅経路とが互いに並走することなく配置できることを意味している。このため、ローバンド信号用バランスアンプの増幅経路と、ハイバンド信号用バランスアンプの増幅経路との並走によるクロストークを防止できる。この結果、ローバンド信号用バランスアンプとハイバンド信号用バランスアンプを搭載したＰＡモジュールＰＡの特性向上を図ることができる。
次に、具体的なＰＡモジュールＰＡの構成について説明する。図８に示すように、矩形形状をしたＰＡモジュールＰＡの中心線ＣＬ２の右側にローバンド信号用バランスアンプが形成されている。このローバンド信号用バランスアンプの構成について説明する。図８に示すように、ＰＡモジュールＰＡの中心線ＣＬ２近傍には、入力端子ＩＴＥ（１ｎ）と入力端子ＩＴＥ（１ｐ）が形成されている。入力端子ＩＴＥ（１ｎ）に接続されている経路がローバンド信号用バランスアンプのネガティブパスである。ローバンド信号用バランスアンプのネガティブパスには、入力端子ＩＴＥ（１ｎ）に接続された入力整合回路ＩＭＮ（１ｎ）、この入力整合回路ＩＭＮ（１ｎ）に接続された初段増幅回路ＦＡＭＰ（１ｎ）、この初段増幅回路ＦＡＭＰ（１ｎ）に接続された段間整合回路ＭＭＮ（１ｎ）が形成されている。さらに、ローバンド信号用バランスアンプのネガティブパスには、この段間整合回路ＭＭＮ（１ｎ）に接続された終段増幅回路ＳＡＭＰ（１ｎ）と、この終段増幅回路ＳＡＭＰ（１ｎ）に接続された出力整合回路ＯＭＮ（１ｎ）が形成されている。
同様に、ローバンド信号用バランスアンプのポジティブパスには、入力端子ＩＴＥ（１ｐ）に接続された入力整合回路ＩＭＮ（１ｐ）、この入力整合回路ＩＭＮ（１ｐ）に接続された初段増幅回路ＦＡＭＰ（１ｐ）、この初段増幅回路ＦＡＭＰ（１ｐ）に接続された段間整合回路ＭＭＮ（１ｐ）が形成されている。さらに、ローバンド信号用バランスアンプのポジティブパスには、この段間整合回路ＭＭＮ（１ｐ）に接続された終段増幅回路ＳＡＭＰ（１ｐ）と、この終段増幅回路ＳＡＭＰ（１ｐ）に接続された出力整合回路ＯＭＮ（１ｐ）が形成されている。
そして、出力整合回路ＯＭＮ（１ｎ）と出力整合回路ＯＭＮ（１ｐ）は、電力結合器ＷＣ１に接続されており、この電力結合器ＷＣ１の出力は出力端子ＯＴＥ１に接続されている。このようにして、ローバンド信号用バランスアンプが構成されている。このローバンド信号用バランスアンプの構成要素のうち点線で囲まれている領域は、半導体チップＣＨＰに形成されている。半導体チップＣＨＰに形成されているローバンド信号用バランスアンプ（ネガティブパス用の増幅器とポジティブパス用の増幅器）の構成要素のうち、入力整合回路ＩＭＮ（１ｎ）、初段増幅回路ＦＡＭＰ（１ｎ）、段間整合回路ＭＭＮ（１ｎ）および終段増幅回路ＳＡＭＰ（１ｎ）による経路をローバンド信号用ネガティブパスＬＢｎと呼ぶことにする。同様に、入力整合回路ＩＭＮ（１ｐ）、初段増幅回路ＦＡＭＰ（１ｐ）、段間整合回路ＭＭＮ（１ｐ）および終段増幅回路ＳＡＭＰ（１ｐ）による経路をローバンド信号用ポジティブパスＬＢｐと呼ぶことにする。
続いて、ハイバンド信号用バランスアンプの構成について説明する。図８に示すように、ＰＡモジュールＰＡの中心線ＣＬ２近傍には、入力端子ＩＴＥ（２ｎ）と入力端子ＩＴＥ（２ｐ）が形成されている。入力端子ＩＴＥ（２ｎ）に接続されている経路がハイバンド信号用バランスアンプのネガティブパスである。具体的に、ハイバンド信号用バランスアンプのネガティブパスには、入力端子ＩＴＥ（２ｎ）に接続された入力整合回路ＩＭＮ（２ｎ）、この入力整合回路ＩＭＮ（２ｎ）に接続された初段増幅回路ＦＡＭＰ（２ｎ）、この初段増幅回路ＦＡＭＰ（２ｎ）に接続された段間整合回路ＭＭＮ（２ｎ）が形成されている。さらに、ハイバンド信号用バランスアンプのネガティブパスには、この段間整合回路ＭＭＮ（２ｎ）に接続された終段増幅回路ＳＡＭＰ（２ｎ）と、この終段増幅回路ＳＡＭＰ（２ｎ）に接続された出力整合回路ＯＭＮ（２ｎ）が形成されている。
同様に、ハイバンド信号用バランスアンプのポジティブパスには、入力端子ＩＴＥ（２ｐ）に接続された入力整合回路ＩＭＮ（２ｐ）、この入力整合回路ＩＭＮ（２ｐ）に接続された初段増幅回路ＦＡＭＰ（２ｐ）、この初段増幅回路ＦＡＭＰ（２ｐ）に接続された段間整合回路ＭＭＮ（２ｐ）が形成されている。さらに、ハイバンド信号用バランスアンプのポジティブパスには、この段間整合回路ＭＭＮ（２ｐ）に接続された終段増幅回路ＳＡＭＰ（２ｐ）と、この終段増幅回路ＳＡＭＰ（２ｐ）に接続された出力整合回路ＯＭＮ（２ｐ）が形成されている。
そして、出力整合回路ＯＭＮ（２ｎ）と出力整合回路ＯＭＮ（２ｐ）は、電力結合器ＷＣ２に接続されており、この電力結合器ＷＣ２の出力は出力端子ＯＴＥ２に接続されている。このようにして、ハイバンド信号用バランスアンプが構成されている。このハイバンド信号用バランスアンプの構成要素のうち点線で囲まれている領域は、半導体チップＣＨＰに形成されている。半導体チップＣＨＰに形成されているハイバンド信号用バランスアンプ（ネガティブパス用の増幅器とポジティブパス用の増幅器）の構成要素のうち、入力整合回路ＩＭＮ（２ｎ）、初段増幅回路ＦＡＭＰ（２ｎ）、段間整合回路ＭＭＮ（２ｎ）および終段増幅回路ＳＡＭＰ（２ｎ）による経路をハイバンド信号用ネガティブパスＨＢｎと呼ぶことにする。同様に、入力整合回路ＩＭＮ（２ｐ）、初段増幅回路ＦＡＭＰ（２ｐ）、段間整合回路ＭＭＮ（２ｐ）および終段増幅回路ＳＡＭＰ（２ｐ）による経路をハイバンド信号用ポジティブパスＨＢｐと呼ぶことにする。
以上のようにして、本実施の形態１におけるＰＡモジュールＰＡでは、ローバンド信号用バランスアンプとハイバンド信号用バランスアンプとを中心線ＣＬ２に対して反対側に配置しているので、ローバンド信号用バランスアンプの増幅経路と、ハイバンド信号用バランスアンプの増幅経路が互いに並走することなく配置できる。この結果、ローバンド信号用バランスアンプとハイバンド信号用バランスアンプ間でのクロストークを抑制でき、ＰＡモジュールＰＡの特性向上を図ることができる。
＜＜ＰＡモジュールの回路構成＞＞
ＰＡモジュールＰＡ全体には、半導体チップＣＨＰの他に複数の受動部品も搭載されている。そして、これらの複数の受動部品もバランスアンプを構成する部品である。したがって、バランスアンプのネガティブパスとポジティブパスとを均等に構成することで、バランスアンプの特性を向上できることから、複数の受動部品のレイアウト配置も工夫を施すことにより、ＰＡモジュールＰＡを構成するバランスアンプの特性向上を図ることができると考えられる。以下では、配線基板上に搭載される複数の受動部品のレイアウト構成に関する技術的思想について説明する。
図９は、本実施の形態１におけるＰＡモジュールＰＡの回路構成を示す回路ブロック図である。図９では、ＰＡモジュールＰＡのうち半導体チップＣＨＰの外部にも搭載される受動部品の具体的な回路構成を図示している。以下に、この図９を使用して、ＰＡモジュールＰＡの回路構成について説明する。
図９において、まず、ローバンド信号用バランスアンプでは、入力端子ＩＴＥ（１ｎ）および入力端子ＩＴＥ（１ｐ）を有している。一方、ハイバンド信号用バランスアンプでは、入力端子ＩＴＥ（２ｎ）および入力端子ＩＴＥ（２ｐ）を有している。つまり、本実施の形態１におけるＰＡモジュールＰＡには、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプとが形成されているが、まず、ローバンド信号用バランスアンプの構成について説明する。
半導体チップＣＨＰ内のローバンド信号用バランスアンプの構成について説明する。図９において、半導体チップＣＨＰ内には、入力端子ＩＴＥ（１ｎ）および入力端子ＩＴＥ（１ｐ）と電気的に接続されている入力整合回路ＩＭＮ１が形成されている。なお、図９では、入力整合回路ＩＭＮ１を一体的に記載しているが、実際には、入力端子ＩＴＥ（１ｎ）に接続された入力整合回路と、入力端子ＩＴＥ（１ｐ）に接続された入力整合回路から構成されている。
ローバンド信号用ネガティブパスについて説明する。ローバンド信号用ネガティブパスでは、入力整合回路ＩＭＮ１に接続された初段増幅回路ＦＡＭＰ（１ｎ）と、この初段増幅回路ＦＡＭＰ（１ｎ）に接続された段間整合回路ＭＭＮ（１ｎＡ）と、この段間整合回路ＭＭＮ（１ｎＡ）に接続された終段増幅回路ＳＡＭＰ（１ｎ）とを有している。このとき、段間整合回路ＭＭＮ（１ｎＡ）は段間整合回路の一部であり、その他の段間整合回路は、半導体チップＣＨＰの外部に段間整合回路ＭＭＮ（１ｎＢ）として形成されている。
続いて、ローバンド信号用ポジティブパスについて説明する。ローバンド信号用ポジティブパスでは、入力整合回路ＩＭＮ１に接続された初段増幅回路ＦＡＭＰ（１ｐ）と、この初段増幅回路ＦＡＭＰ（１ｐ）に接続された段間整合回路ＭＭＮ（１ｐＡ）と、この段間整合回路ＭＭＮ（１ｐＡ）に接続された終段増幅回路ＳＡＭＰ（１ｐ）とを有している。このとき、段間整合回路ＭＭＮ（１ｐＡ）は段間整合回路の一部であり、その他の段間整合回路は、半導体チップＣＨＰの外部に段間整合回路ＭＭＮ（１ｐＢ）として形成されている。
以上が半導体チップＣＨＰ内に形成されているローバンド信号用バランスアンプの構成要素である。次に、半導体チップＣＨＰの外部に形成されているローバンド信号用バランスアンプの構成要素について説明する。
まず、ローバンド信号用ネガティブパスについて説明する。ローバンド信号用ネガティブパスでは、段間整合回路ＭＭＮ（１ｎＢ）が形成されている。具体的に、この段間整合回路ＭＭＮ（１ｎＢ）は、初段増幅回路ＦＡＭＰ（１ｎ）の出力に接続されたインダクタＬＢ＿ＬＮと、インダクタＬＢ＿ＬＮとグランドの間に接続された容量素子ＣＢ＿ＬＮから構成されている。そして、段間整合回路ＭＭＮ（１ｎＢ）は、段間整合回路ＭＭＮ（１ｎＡ）とグランドとの間に接続されたスパイラルインダクタＳＬ１＿ＬＮも有している。
続いて、ローバンド信号用ポジティブパスについて説明する。ローバンド信号用ポジティブパスでは、段間整合回路ＭＭＮ（１ｐＢ）が形成されている。具体的に、この段間整合回路ＭＭＮ（１ｐＢ）は、初段増幅回路ＦＡＭＰ（１ｐ）の出力に接続されたインダクタＬＢ＿ＬＰと、インダクタＬＢ＿ＬＰとグランドの間に接続された容量素子ＣＢ＿ＬＰから構成されている。さらに、段間整合回路ＭＭＮ（１ｐＢ）は、段間整合回路ＭＭＮ（１ｐＡ）とグランドとの間に接続されたスパイラルインダクタＳＬ１＿ＬＰも有している。
次に、半導体チップＣＨＰの外部に形成されている出力整合回路ＯＭＮ１について説明する。出力整合回路ＯＭＮ１は、まず、ローバンド信号用ネガティブパスの終段増幅回路ＳＡＭＰ（１ｎ）の出力と接続されたスパイラルインダクタＳＬ２＿ＬＮを有している。さらに、出力整合回路ＯＭＮ１は、ローバンド信号用ネガティブパスの終段増幅回路ＳＡＭＰ（１ｎ）の出力と接続された容量素子Ｃ１＿ＬＮと、この容量素子Ｃ１＿ＬＮと接続された容量素子Ｃ２＿Ｌとを有している。そして、出力整合回路ＯＭＮ１の外部になるが、容量素子Ｃ２＿Ｌとグランドとの間にはインダクタＬ１＿ＬＮが形成されている。
また、出力整合回路ＯＭＮ１は、まず、ローバンド信号用ポジティブパスの終段増幅回路ＳＡＭＰ（１ｐ）の出力と接続されたスパイラルインダクタＳＬ２＿ＬＰを有している。さらに、出力整合回路ＯＭＮ１は、ローバンド信号用ポジティブパスの終段増幅回路ＳＡＭＰ（１ｐ）の出力と接続されたインダクタＬ１＿ＬＰと、このインダクタＬ１＿ＬＰとグランドとの間に接続された容量素子Ｃ１＿ＬＰとを有している。
そして、上述した容量素子Ｃ１＿ＬＮの出力と、上述したインダクタＬ１＿ＬＰの出力の間には抵抗素子ＲＩ＿Ｌが形成されている。また、容量素子Ｃ１＿ＬＮの出力には、インダクタＬＷ＿ＬＮが接続され、インダクタＬ１＿ＬＰの出力には、インダクタＬＷ＿ＬＰが接続されている。インダクタＬＷ＿ＬＮの出力とインダクタＬＷ＿ＬＰの出力とは電気的に接続されており、この出力とグランドの間には容量素子Ｃ３＿Ｌが形成されている。さらに、インダクタＬＷ＿ＬＮの出力とインダクタＬＷ＿ＬＰの出力は、出力整合回路ＯＭＮ１の出力となっている。この出力整合回路ＯＭＮ１の出力には、出力整合回路ＯＭＮ１の外部素子として容量素子Ｃ４＿Ｌが形成され、この容量素子Ｃ４＿Ｌの出力とグランドとの間に容量素子Ｃ５＿ＬとインダクタＬｃ５＿Ｌが直列に接続されている。なお、容量素子Ｃ４＿Ｌの出力には出力端子ＯＴＥ１が形成されている。以上のようにして、ローバンド信号用バランスアンプの構成要素のうち、半導体チップＣＨＰの外部に複数の受動部品が形成されていることがわかる。
次に、ハイバンド信号用バランスアンプの構成について説明する。まず、半導体チップＣＨＰ内のハイバンド信号用バランスアンプの構成について説明する。図９において、半導体チップＣＨＰ内には、入力端子ＩＴＥ（２ｎ）および入力端子ＩＴＥ（２ｐ）と電気的に接続されている入力整合回路ＩＭＮ２が形成されている。なお、図９では、入力整合回路ＩＭＮ２を一体的に記載しているが、実際には、入力端子ＩＴＥ（２ｎ）に接続された入力整合回路と、入力端子ＩＴＥ（２ｐ）に接続された入力整合回路から構成されている。
ハイバンド信号用ネガティブパスについて説明する。ハイバンド信号用ネガティブパスでは、入力整合回路ＩＭＮ２に接続された初段増幅回路ＦＡＭＰ（２ｎ）と、この初段増幅回路ＦＡＭＰ（２ｎ）に接続された段間整合回路ＭＭＮ（２ｎＡ）と、この段間整合回路ＭＭＮ（２ｎＡ）に接続された終段増幅回路ＳＡＭＰ（２ｎ）とを有している。このとき、段間整合回路ＭＭＮ（２ｎＡ）は段間整合回路の一部であり、その他の段間整合回路は、半導体チップＣＨＰの外部に段間整合回路ＭＭＮ（２ｎＢ）として形成されている。
続いて、ハイバンド信号用ポジティブパスについて説明する。ハイバンド信号用ポジティブパスでは、入力整合回路ＩＭＮ２に接続された初段増幅回路ＦＡＭＰ（２ｐ）と、この初段増幅回路ＦＡＭＰ（２ｐ）に接続された段間整合回路ＭＭＮ（２ｐＡ）と、この段間整合回路ＭＭＮ（２ｐＡ）に接続された終段増幅回路ＳＡＭＰ（２ｐ）とを有している。このとき、段間整合回路ＭＭＮ（２ｐＡ）は段間整合回路の一部であり、その他の段間整合回路は、半導体チップＣＨＰの外部に段間整合回路ＭＭＮ（２ｐＢ）として形成されている。
以上が半導体チップＣＨＰ内に形成されているハイバンド信号用バランスアンプの構成要素である。次に、半導体チップＣＨＰの外部に形成されているハイバンド信号用バランスアンプの構成要素について説明する。
まず、ハイバンド信号用ネガティブパスについて説明する。ハイバンド信号用ネガティブパスでは、段間整合回路ＭＭＮ（２ｎＢ）が形成されている。具体的に、この段間整合回路ＭＭＮ（２ｎＢ）は、初段増幅回路ＦＡＭＰ（２ｎ）の出力に接続されたインダクタＬＢ＿ＨＮと、インダクタＬＢ＿ＨＮとグランドの間に接続された容量素子ＣＢ＿ＨＮから構成されている。
続いて、ハイバンド信号用ポジティブパスについて説明する。ハイバンド信号用ポジティブパスでは、段間整合回路ＭＭＮ（２ｐＢ）が形成されている。具体的に、この段間整合回路ＭＭＮ（２ｐＢ）は、初段増幅回路ＦＡＭＰ（２ｐ）の出力に接続されたインダクタＬＢ＿ＨＰと、インダクタＬＢ＿ＨＰとグランドの間に接続された容量素子ＣＢ＿ＨＰから構成されている。
次に、半導体チップＣＨＰの外部に形成されている出力整合回路ＯＭＮ２について説明する。出力整合回路ＯＭＮ２は、まず、ハイバンド信号用ネガティブパスの終段増幅回路ＳＡＭＰ（２ｎ）の出力と接続されたスパイラルインダクタＳＬ１＿ＨＮを有している。さらに、出力整合回路ＯＭＮ２は、ハイバンド信号用ネガティブパスの終段増幅回路ＳＡＭＰ（２ｎ）の出力と接続された容量素子Ｃ１＿ＨＮと、この容量素子Ｃ１＿ＨＮと接続された容量素子Ｃ２＿Ｈとを有している。そして、出力整合回路ＯＭＮ２の外部になるが、容量素子Ｃ２＿Ｈとグランドとの間にはインダクタＬ１＿ＨＮが形成されている。
また、出力整合回路ＯＭＮ２は、ハイバンド信号用ポジティブパスの終段増幅回路ＳＡＭＰ（２ｐ）の出力と接続されたスパイラルインダクタＳＬ１＿ＨＰを有している。さらに、出力整合回路ＯＭＮ２は、ハイバンド信号用ポジティブパスの終段増幅回路ＳＡＭＰ（２ｐ）の出力と接続されたインダクタＬ１＿ＨＰと、このインダクタＬ１＿ＨＰとグランドとの間に接続された容量素子Ｃ１＿ＨＰとを有している。
そして、上述した容量素子Ｃ１＿ＨＮの出力と、上述したインダクタＬ１＿ＨＰの出力の間には抵抗素子ＲＩ＿Ｈが形成されている。また、容量素子Ｃ１＿ＨＮの出力には、インダクタＬＷ＿ＨＮが接続され、インダクタＬ１＿ＨＰの出力には、インダクタＬＷ＿ＨＰが接続されている。インダクタＬＷ＿ＨＮの出力とインダクタＬＷ＿ＨＰの出力とは電気的に接続されており、この出力とグランドの間には容量素子Ｃ３＿Ｈが形成されている。さらに、インダクタＬＷ＿ＨＮの出力とインダクタＬＷ＿ＨＰの出力は、出力整合回路ＯＭＮ２の出力となっている。この出力整合回路ＯＭＮ２の出力には、出力整合回路ＯＭＮ２の外部素子として容量素子Ｃ４＿Ｈが形成され、この容量素子Ｃ４＿Ｈの出力とグランドとの間に容量素子Ｃ６＿ＨとインダクタＬｃ６＿Ｈが直列に接続されている。なお、容量素子Ｃ４＿Ｈの出力には出力端子ＯＴＥ２が形成されている。以上のようにして、ハイバンド信号用バランスアンプの構成要素のうち、半導体チップＣＨＰの外部に複数の受動部品が形成されていることがわかる。
＜＜ＰＡモジュールの実装構成（第１特徴点）＞＞
本実施の形態１におけるＰＡモジュールは上記のように回路構成されており、以下に、この回路構成に対応したＰＡモジュールの実装構成について説明する。まず、ＰＡモジュールの実装構成を説明する前に、配線基板ＷＢの各領域および半導体チップＣＨＰの各領域の定義について説明する。図１０は、配線基板ＷＢの各領域と半導体チップＣＨＰの各領域を示す図である。図１０において、互いに直交する半導体チップＣＨＰの中心線を中心線ＣＬ２および中心線ＣＬ１とする。このとき、半導体チップＣＨＰの中心は、中心線ＣＬ２と中心線ＣＬ１の交点に設けられるように配置されている。この半導体チップＣＨＰは、配線基板ＷＢの中心に配置されることが望ましい。この場合、半導体チップＣＨＰの中心を通る中心線ＣＬ２および中心線ＣＬ１は、配線基板ＷＢの中心線とも言うことができる。ここで、半導体チップＣＨＰ内の領域のうち、中心線ＣＬ２で分割される領域をチップ分割領域と定義する。このとき、図１０において、中心線ＣＬ２の右側領域をチップ分割領域ＣＲＥＧ１と呼び、中心線ＣＬ２の左側領域をチップ分割領域ＣＲＥＧ２と呼ぶことにする。続いて、配線基板ＷＢ上の分割領域の定義について説明する。図１０に示すように、配線基板ＷＢを構成する領域は、中心線ＣＬ２と中心線ＣＬ１により４つの領域に分割される。中心線ＣＬ２の右側領域で、かつ、中心線ＣＬ１の上側領域を領域ＲＥＧ１Ａ（ＷＢ）と呼び、中心線ＣＬ２の左側領域で、かつ、中心線ＣＬ１の上側領域を領域ＲＥＧ１Ｂ（ＷＢ）と呼ぶことにする。一方、中心線ＣＬ２の右側領域で、かつ、中心線ＣＬ１の下側領域を領域ＲＥＧ２Ａ（ＷＢ）と呼び、中心線ＣＬ２の左側領域で、かつ、中心線ＣＬ１の下側領域を領域ＲＥＧ２Ｂ（ＷＢ）と呼ぶことにする。
このような構成を前提として本実施の形態１における第１特徴点について説明する。本実施の形態１の第１特徴点は、このＰＡモジュールの実装構成にある。図１１は、本実施の形態１におけるＰＡモジュールの実装構成を示す図である。図１１において、本実施の形態１におけるＰＡモジュールＰＡは、配線基板ＷＢ上に半導体チップＣＨＰと複数の受動部品を有している。半導体チップＣＨＰは配線基板ＷＢの中央部に配置されている。
次に、配線基板ＷＢ上には複数の受動部品が搭載されている。具体的には、半導体チップＣＨＰの中心線ＣＬ２に対して右側領域（領域ＲＥＧ１Ａ（ＷＢ）と領域ＲＥＧ２Ａ（ＷＢ））にローバンド信号用バランスアンプの構成要素の一部となる受動部品が搭載され、配線基板ＷＢの中心線ＣＬ２に対して左側領域（領域ＲＥＧ１Ｂ（ＷＢ）と領域ＲＥＧ２Ｂ（ＷＢ））にハイバンド信号用バランスアンプの構成要素の一部となる受動部品が搭載されている。
まず、中心線ＣＬ２（第２の直線）に対して右側領域（領域ＲＥＧ１Ａ（ＷＢ）と領域ＲＥＧ２Ａ（ＷＢ））に形成されているローバンド信号用バランスアンプの受動部品のレイアウト配置について説明する。本実施の形態１の第１特徴点は、ローバンド信号用ネガティブパスに配置される受動部品（第１の受動部品）と、ローバンド信号用ポジティブパスに配置される受動部品（第２の受動部品）とを半導体チップＣＨＰの中心線ＣＬ１に対して反対側に配置することにある。つまり、ローバンド信号用ネガティブパスに配置される受動部品は領域ＲＥＧ１Ａ（ＷＢ）に配置され、ローバンド信号用ポジティブパスに配置される受動部品は領域ＲＥＧ２Ａ（ＷＢ）に配置される。すなわち、ローバンド信号用ネガティブパスに配置される受動部品と、ローバンド信号用ポジティブパスに配置される受動部品とは、互いに領域ＲＥＧ１Ａ（ＷＢ）と領域ＲＥＧ２Ａ（ＷＢ）に別れて配置されている。これらの受動部品には、例えば、チップ部品から構成されているものや、スパイラルインダクタのような部品から構成されているものがある。
さらに望ましくは、ローバンド信号用ネガティブパスに配置される受動部品と、ローバンド信号用ポジティブパスに配置される受動部品とを半導体チップＣＨＰの中心線ＣＬ１に対して対称に配置することが望ましい。特に、対称に配置する一例としては、半導体チップＣＨＰの中心線に対して鏡像対称に配置することができる。ここでいう対称とは、主に線対称をいっており、このことを別の言い方をすれば、半導体チップＣＨＰの中心線ＣＬ１に対して互いに反対側に配置され、かつ、半導体チップＣＨＰの中心線ＣＬ１からそれぞれの受動部品の位置までの距離が等しくなっているとも言える。
さらに本実施の形態１でいう対称とは、線対称よりも対称性の低い場合も包含している。つまり、線対称という場合には、対象としている一対の受動部品において、受動部品のすべての部分が対称になっている必要があるが、本実施の形態１でいう対称はそこまで要求はしていない。例えば、対象としている一対の受動部品のそれぞれの中心点（あるいは重心）までの距離が少なくとも半導体チップＣＨＰの中心線ＣＬ１から等しい距離にあれば、本実施の形態１における対称に含まれているものとする。
さらに、本実施の形態１では、１つの受動部品についても対称に配置されているという場合も含む。つまり、１つの受動部品が半導体チップＣＨＰの中心線ＣＬ１上に配置されており、かつ、中心線ＣＬ１の上側に配置されている部分と、中心線ＣＬ１の下側に配置されている部分が等しくなっている場合も対称と呼ぶ。さらには、中心線ＣＬ１の上側に配置されている部分と、中心線ＣＬ１の下側に配置されている部分が等しくなっていない場合であっても、中心線ＣＬ１上に配置されている１つの受動部品において、その受動部品の中心点（あるいは重心）が中心線ＣＬ１上に存在する場合も本実施の形態１における対称という概念に含まれる。
以上にようにして、ローバンド信号用ネガティブパスと、ローバンド信号用ポジティブパスとの対称性が高められる。この結果、ローバンド信号用ネガティブパスと、ローバンド信号用ポジティブパスとの経路差による整合ロスを充分低減することができ、ローバンド信号用バランスアンプの特性を向上することができる。
以下に、具体的に、ローバンド信号用バランスアンプを構成する受動部品の配置を説明する。最初に、ローバンド信号用ネガティブパスに存在する段間整合回路ＭＭＮ（１ｎＢ）と、ローバンド信号用ポジティブパスに存在する段間整合回路ＭＭＮ（１ｐＢ）が配線基板ＷＢの中心線ＣＬ１に対して対称になるように配置されている。詳細には、段間整合回路ＭＭＮ（１ｎＢ）内の容量素子ＣＢ＿ＬＮと、段間整合回路ＭＭＮ（１ｐＢ）内の容量素子ＣＢ＿ＬＰが対称となる位置に配置されている。さらに、段間整合回路ＭＭＮ（１ｎＢ）内のインダクタＬＢ＿ＬＮと、段間整合回路ＭＭＮ（１ｐＢ）内のインダクタＬＢ＿ＬＰが対称となる位置に配置されている。これらの受動部品は、例えば、チップ部品から構成されている。さらに、段間整合回路ＭＭＮ（１ｎＢ）内のスパイラルインダクタＳＬ１＿ＬＮと、段間整合回路ＭＭＮ（１ｐＢ）内のスパイラルインダクタＳＬ１＿ＬＰとが半導体チップの中心線ＣＬ１に対して対称になるように配置されている。具体的に、スパイラルインダクタＳＬ１＿ＬＮと、スパイラルインダクタＳＬ１＿ＬＰとは鏡像対称となるように配置されている。つまり、スパイラルインダクタＳＬ１＿ＬＮは時計回りの方向に沿って配線が形成されているのに対し、スパイラルインダクタＳＬ１＿ＬＰは、反時計回りの方向に沿って配線が形成されている。
続いて、出力整合回路ＯＭＮ１は配線基板ＷＢの中心線ＣＬ１に対して対称となるように配置されている。具体的には、出力整合回路ＯＭＮ１を構成する抵抗素子ＲＩ＿Ｌと容量素子Ｃ３＿Ｌが、それぞれ、中心線ＣＬ１上に配置されている。さらに、容量素子Ｃ１＿ＬＮとインダクタＬ１＿ＬＰが中心線ＣＬ１に対して対称位置に配置され、インダクタＬＷ＿ＬＮとインダクタＬＷ＿ＬＰも中心線ＣＬ１に対して対称位置に配置されている。また、容量素子Ｃ２＿Ｌと容量素子Ｃ１＿ＬＰも中心線ＣＬ１に対して対称位置に配置されている。さらに、スパイラルインダクタＳＬ２＿ＬＮと、スパイラルインダクタＳＬ２＿ＬＰとが半導体チップの中心線ＣＬ１に対して対称になるように配置されている。具体的に、スパイラルインダクタＳＬ２＿ＬＮと、スパイラルインダクタＳＬ２＿ＬＰとは鏡像対称となるように配置されている。言い換えれば、スパイラルインダクタＳＬ２＿ＬＮは時計回りの方向に沿って配線が形成されているのに対し、スパイラルインダクタＳＬ２＿ＬＰは、反時計回りの方向に沿って配線が形成されている。
以上より、ローバンド信号用バランスアンプにおいては、段間整合回路ＭＭＮ（１ｎＢ）と段間整合回路ＭＭＮ（１ｐＢ）が配線基板ＷＢの中心線ＣＬ１に対して対称位置に配置され、かつ、出力整合回路ＯＭＮ１自体も中心線ＣＬ１に対して対称となるように配置されている。
なお、インダクタＬ１＿ＬＮは、ローバンド信号用ネガティブパスだけに存在する非対称部品となるので対象配置とはなっていない。さらに、容量素子Ｃ５＿Ｌは高調波トラップフィルタとして機能する受動部品であり、送信信号の整合には影響の少ない受動部品であるため、対称配置とはなっていない。また、容量素子Ｃ４＿Ｌは増幅経路の直流成分をカットするＤＣカット容量で１つしか存在しないため、対称配置とはならない。
このように、本実施の形態１では、ローバンド信号用ネガティブパスと、ローバンド信号用ポジティブパスとの対称性が高められている。この結果、ローバンド信号用ネガティブパスと、ローバンド信号用ポジティブパスとの経路差による整合ロスを充分低減することができ、ローバンド信号用バランスアンプの特性を向上することができる。
次に、中心線ＣＬ２に対して左側に形成されているハイバンド信号用バランスアンプの受動部品のレイアウト配置について説明する。本実施の形態１では、ハイバンド信号用ネガティブパスに配置される受動部品と、ハイバンド信号用ポジティブパスに配置される受動部品も半導体チップＣＨＰの中心線ＣＬ１に対して反対側に配置している。具体的に、ハイバンド信号用ネガティブパスに配置される受動部品は領域ＲＥＧ１Ｂ（ＷＢ）に配置され、ハイバンド信号用ポジティブパスに配置される受動部品は領域ＲＥＧ２Ｂ（ＷＢ）に配置される。すなわち、ハイバンド信号用ネガティブパスに配置される受動部品と、ハイバンド信号用ポジティブパスに配置される受動部品とは、互いに領域ＲＥＧ１Ｂ（ＷＢ）と領域ＲＥＧ２Ｂ（ＷＢ）に別れて配置されている。
本実施の形態１の第１特徴点は、ハイバンド信号用ネガティブパスに配置される受動部品と、ハイバンド信号用ポジティブパスに配置される受動部品とを半導体チップＣＨＰの中心線ＣＬ１に対して対称となる位置に配置することにある。これにより、ハイバンド信号用ネガティブパスと、ハイバンド信号用ポジティブパスとの対称性が高められる。この結果、ハイバンド信号用ネガティブパスと、ハイバンド信号用ポジティブパスとの経路差による整合ロスを充分低減することができ、ハイバンド信号用バランスアンプの特性を向上することができる。
以下に、具体的に、ハイバンド信号用バランスアンプを構成する受動部品の配置を説明する。最初に、ハイバンド信号用ネガティブパスに存在する段間整合回路ＭＭＮ（２ｎＢ）と、ハイバンド信号用ポジティブパスに存在する段間整合回路ＭＭＮ（２ｐＢ）が半導体チップＣＨＰの中心線ＣＬ１に対して対称になるように配置されている。詳細には、段間整合回路ＭＭＮ（２ｎＢ）内の容量素子ＣＢ＿ＨＮと、段間整合回路ＭＭＮ（２ｐＢ）内の容量素子ＣＢ＿ＨＰが対称となる位置に配置されている。さらに、段間整合回路ＭＭＮ（２ｎＢ）内のインダクタＬＢ＿ＨＮと、段間整合回路ＭＭＮ（２ｐＢ）内のインダクタＬＢ＿ＨＰが対称となる位置に配置されている。
続いて、出力整合回路ＯＭＮ２は半導体チップＣＨＰの中心線ＣＬ１に対して対称となるように配置されている。具体的には、出力整合回路ＯＭＮ２を構成する抵抗素子ＲＩ＿Ｈと容量素子Ｃ３＿Ｈが、それぞれ、中心線ＣＬ１上に配置されている。さらに、容量素子Ｃ１＿ＨＮとインダクタＬ１＿ＨＰが中心線ＣＬ１に対して対称位置に配置され、インダクタＬＷ＿ＨＮとインダクタＬＷ＿ＨＰも中心線ＣＬ１に対して対称位置に配置されている。また、容量素子Ｃ２＿Ｈと容量素子Ｃ１＿ＨＰも中心線ＣＬ１に対して対称位置に配置されている。さらに、スパイラルインダクタＳＬ１＿ＨＮと、スパイラルインダクタＳＬ１＿ＨＰとが半導体チップの中心線ＣＬ１に対して対称になるように配置されている。具体的に、スパイラルインダクタＳＬ１＿ＨＮと、スパイラルインダクタＳＬ１＿ＨＰとは鏡像対称となるように配置されている。言い換えれば、スパイラルインダクタＳＬ１＿ＨＮは時計回りの方向に沿って配線が形成されているのに対し、スパイラルインダクタＳＬ１＿ＨＰは、反時計回りの方向に沿って配線が形成されている。
以上より、ハイバンド信号用バランスアンプにおいては、段間整合回路ＭＭＮ（２ｎＢ）と段間整合回路ＭＭＮ（２ｐＢ）が半導体チップＣＨＰの中心線ＣＬ１に対して対称位置に配置され、かつ、出力整合回路ＯＭＮ２自体も中心線ＣＬ１に対して対称となるように配置されている。
なお、インダクタＬ１＿ＨＮは、ハイバンド信号用ネガティブパスだけに存在する非対称部品となるので対象配置とはなっていない。さらに、容量素子Ｃ６＿Ｈは高調波トラップフィルタとして機能する受動部品であり、送信信号の整合には影響の少ない受動部品であるため、対称配置とはなっていない。また、容量素子Ｃ４＿Ｈは増幅経路の直流成分をカットするＤＣカット容量で１つしか存在しないため、対称配置とはならない。
このように、本実施の形態１では、ハイバンド信号用ネガティブパスと、ハイバンド信号用ポジティブパスとの対称性が高められている。この結果、ハイバンド信号用ネガティブパスと、ハイバンド信号用ポジティブパスとの経路差による整合ロスを充分低減することができ、ハイバンド信号用バランスアンプの特性を向上することができる。
＜＜ＰＡモジュールの実装構成（第２特徴点）＞＞
次に、本実施の形態１における第２特徴点について説明する。図１１において、半導体チップＣＨＰは矩形形状をしており、第１方向に延在する第１辺Ｓ１と、この第１方向と直交する第２方向に延在する一対の第２辺Ｓ２ａ、Ｓ２ｂを有している。このような半導体チップＣＨＰには、ワイヤが接続されており、このワイヤから半導体チップＣＨＰの内部へ送信信号（増幅前の入力信号）が入力される。このワイヤは複数形成されており、それぞれ、ローバンド信号用ネガティブパスに入力信号を供給するワイヤＷ（ＩＮ＿ＬＮ）や、ローバンド信号用ポジティブパスに入力信号を供給するワイヤＷ（ＩＮ＿ＬＰ）が含まれている。さらに、半導体チップＣＨＰに接続されているワイヤには、ハイバンド信号用ネガティブパスに入力信号を供給するワイヤＷ（ＩＮ＿ＨＮ）や、ハイバンド信号用ポジティブパスに入力信号を供給するワイヤＷ（ＩＮ＿ＨＰ）が含まれている。このワイヤＷ（ＩＮ＿ＬＮ）、ワイヤＷ（ＩＮ＿ＬＰ）、ワイヤＷ（ＩＮ＿ＨＮ）、ワイヤＷ（ＩＮ＿ＨＰ）は、半導体チップＣＨＰの第１辺Ｓ１をまたぐように形成されている。
一方、半導体チップＣＨＰには、ワイヤＷ（ＯＵＴ＿ＬＮ）、ワイヤＷ（ＯＵＴ＿ＬＰ）、ワイヤＷ（ＯＵＴ＿ＨＮ）およびワイヤＷ（ＯＵＴ＿ＨＰ）が接続されている。これらのワイヤＷ（ＯＵＴ＿ＬＮ）、ワイヤＷ（ＯＵＴ＿ＬＰ）、ワイヤＷ（ＯＵＴ＿ＨＮ）およびワイヤＷ（ＯＵＴ＿ＨＰ）から半導体チップＣＨＰの外部へ送信信号（増幅後の出力信号）が出力される。ワイヤＷ（ＯＵＴ＿ＬＮ）およびワイヤＷ（ＯＵＴ＿ＬＰ）は、半導体チップＣＨＰの第２辺Ｓ２ａをまたぐように形成されており、ワイヤＷ（ＯＵＴ＿ＨＮ）およびワイヤＷ（ＯＵＴ＿ＨＰ）は半導体チップＣＨＰの第２辺Ｓ２ｂをまたぐように形成されている。
したがって、ワイヤＷ（ＩＮ＿ＬＮ）〜ワイヤＷ（ＩＮ＿ＨＰ）と、ワイヤＷ（ＯＵＴ＿ＬＮ）〜ワイヤＷ（ＯＵＴ＿ＨＰ）とは互いに交差する方向に配置されていることになる。この点が本実施の形態１の第２特徴点である。つまり、図１１に示すように、ワイヤＷ（ＩＮ＿ＬＮ）〜ワイヤＷ（ＩＮ＿ＨＰ）と、ワイヤＷ（ＯＵＴ＿ＬＮ）〜ワイヤＷ（ＯＵＴ＿ＨＰ）とを互いに交差する方向に形成することにより、ワイヤＷ（ＩＮ＿ＬＮ）〜ワイヤＷ（ＩＮ＿ＨＰ）を流れる入力信号と、ワイヤＷ（ＯＵＴ＿ＬＮ）〜ワイヤＷ（ＯＵＴ＿ＨＰ）を流れる出力信号とのクロストークを抑制することができるのである。
＜＜ＰＡモジュールの実装構成（第３特徴点）＞＞
本実施の形態１におけるＰＡモジュールは、配線基板ＷＢ上に半導体チップＣＨＰと複数の受動部品が搭載されているが、配線基板ＷＢは多層配線構造をしている。つまり、配線基板ＷＢは多層にわたって複数の配線層が形成されている。このとき、本実施の形態１では、配線基板ＷＢ上に配置される複数の受動部品の対称性を高めている結果、配線基板ＷＢの各配線層を形成する導体パターンの対称性も高めることができる。つまり、本実施の形態１では、配線基板ＷＢ上に配置される複数の受動部品の対称性を高めているだけでなく、配線基板ＷＢの多層配線層を形成する導体パターンの対称性も高めていることに第３特徴点がある。これにより、バランスアンプのさらなる特性向上を図ることができる。
具体的に、図１２は、配線基板ＷＢの多層配線層に存在する１つの層の導体パターンＣＰ１を示している。導体パターンＣＰ１は、中心線ＣＬ１に対して対称性が高められている。つまり、図１２に示すように、導体パターンＣＰ１は、中心線ＣＬ１に対して完全に対称とはなっていないが、対称性が高められている。このように本実施の形態１では、受動部品を搭載している配線基板ＷＢの表面層だけでなく、配線基板ＷＢの内部の層の対称性を高めることが望ましい。これにより、さらなるバランスアンプの特性向上を図ることができる。
以上のように、本実施の形態１におけるＰＡモジュールＰＡは、多層配線構造をした配線基板ＷＢを使用しているが、この配線基板ＷＢ上に配置される複数の受動部品の対称性を高めるとともに、各配線層の導体パターンＣＰ１の対称性も高めている。このため、バランスアンプのネガティブパスと、バランスアンプのポジティブパスとの経路差による整合ロスを充分低減することができ、バランスアンプの特性を向上することができる。
（実施の形態２）
＜＜半導体チップ内のレイアウト構成（第４特徴点および第５特徴点）＞＞
前記実施の形態１では、配線基板ＷＢに搭載される受動部品の対称性を高めることによりバランスアンプの特性向上を図る例について説明したが、本実施の形態２では、半導体チップＣＨＰ内のレイアウト構成を工夫する例について説明する。
図８に示すように、ローバンド信号用バランスアンプの構成要素の大部分と、ハイバンド信号用バランスアンプの構成要素の大部分が半導体チップＣＨＰ内に形成されている。したがって、半導体チップＣＨＰ内での配置が重要となってくる。以下では、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプとを半導体チップＣＨＰ内で中心線ＣＬ２に対して反対側に配置するレイアウト構成例について説明する。
図１３は、半導体チップＣＨＰ内のレイアウト構成を示す図である。図１３に示すように、半導体チップＣＨＰは矩形形状をしており、この半導体チップＣＨＰの外周部に沿って複数のパッドＰＤが形成されている。この複数のパッドＰＤの中には、送信信号を入力するための入力パッドが含まれている。具体的に、入力パッドは、ローバンド信号用ネガティブパスＬＢｎに接続されている入力パッドＩＰＤ（１ｎ）と、ローバンド信号用ポジティブパスＬＢｐに接続されている入力パッドＩＰＤ（１ｐ）がある。さらに、入力パッドには、ハイバンド信号用ネガティブパスＨＢｎに接続されている入力パッドＩＰＤ（２ｎ）と、ハイバンド信号用ポジティブパスＨＢｐに接続されている入力パッドＩＰＤ（２ｐ）がある。
半導体チップＣＨＰの内部には、ローバンド信号用バランスアンプと、ハイバンド信号用バランスアンプが形成されている。具体的に、図１３に示すように、半導体チップＣＨＰの中心線ＣＬ２に対して反対側にローバンド信号用バランスアンプとハイバンド信号用バランスアンプが形成されている。つまり、半導体チップＣＨＰのチップ分割領域ＣＲＥＧ１にローバンド信号用バランスアンプが形成され、半導体チップＣＨＰのチップ分割領域ＣＲＥＧ２にハイバンド信号用バランスアンプが形成されている。例えば、図１３に示すように、中心線ＣＬ２の右側領域（分割領域ＣＲＥＧ１）にローバンド信号用ネガティブパスＬＢｎとローバンド信号用ポジティブパスＬＢｐが形成される一方、中心線ＣＬ２の左側領域（分割領域ＣＲＥＧ２）にハイバンド信号用ネガティブパスＨＢｎとハイバンド信号用ポジティブパスＨＢｐが形成されている。そして、ローバンド信号用ネガティブパスＬＢｎと入力パッドＩＰＤ（１ｎ）は、配線ＷＬ（１ｎ）で接続され、ローバンド信号用ポジティブパスＬＢｐと入力パッドＩＰＤ（１ｐ）とは配線ＷＬ（１ｐ）で接続されている。同様に、ハイバンド信号用ネガティブパスＨＢｎと入力パッドＩＰＤ（２ｎ）とは配線ＷＬ（２ｎ）で接続され、ハイバンド信号用ポジティブパスＨＢｐと入力パッドＩＰＤ（２ｐ）とは配線ＷＬ（２ｐ）で接続されている。
このように、本実施の形態２では、半導体チップＣＨＰの中心線ＣＬ２に対して片側（チップ分割領域ＣＲＥＧ１）にローバンド信号用ネガティブパスＬＢｎとローバンド信号用ポジティブパスＬＢｐを配置し、かつ、半導体チップＣＨＰの中心線ＣＬ２に対してもう一方の片側（チップ分割領域ＣＲＥＧ２）にハイバンド信号用ネガティブパスＨＢｎとハイバンド信号用ポジティブパスＨＢｐとを配置している。このことから、ローバンド信号用バランスアンプの増幅経路と、ハイバンド信号用バランスアンプの増幅経路とが互いに同方向に送信信号を伝達するように配置されていないので、ローバンド信号とハイバンド信号間のクロストークを抑制することができるのである。
以下に、半導体チップＣＨＰの詳細なレイアウト構成を示す。図１４は、半導体チップＣＨＰの詳細なレイアウト構成を示す図である。図１４に示すように、例えば、入力パッドＩＰＤ（１ｎ）は配線ＷＬ（１ｎ）によってローバンド信号用ネガティブパスＬＢｎに接続されているが、具体的に、配線ＷＬ（１ｎ）はローバンド信号用ネガティブパスＬＢｎ内の入力整合回路ＩＭＮ（１ｎ）と接続されている。そして、この入力整合回路ＩＭＮ（１ｎ）は初段増幅回路ＦＡＭＰ（１ｎ）と接続されている。さらに、初段増幅回路ＦＡＭＰ（１ｎ）は、段間整合回路（図示せず）を介して終段増幅回路ＳＡＭＰ（１ｎ）と接続される。
同様に、例えば、入力パッドＩＰＤ（１ｐ）は配線ＷＬ（１ｐ）によってローバンド信号用ポジティブパスＬＢｐに接続されているが、具体的に、配線ＷＬ（１ｐ）はローバンド信号用ポジティブパスＬＢｐ内の入力整合回路ＩＭＮ（１ｐ）と接続されている。そして、この入力整合回路ＩＭＮ（１ｐ）は初段増幅回路ＦＡＭＰ（１ｐ）と接続されている。さらに、初段増幅回路ＦＡＭＰ（１ｐ）は、段間整合回路（図示せず）を介して終段増幅回路ＳＡＭＰ（１ｐ）と接続される。
さらに、例えば、入力パッドＩＰＤ（２ｎ）は配線ＷＬ（２ｎ）によってハイバンド信号用ネガティブパスＨＢｎに接続されているが、具体的に、配線ＷＬ（２ｎ）はハイバンド信号用ネガティブパスＨＢｎ内の入力整合回路ＩＭＮ（２ｎ）と接続されている。そして、この入力整合回路ＩＭＮ（２ｎ）は初段増幅回路ＦＡＭＰ（２ｎ）と接続されている。さらに、初段増幅回路ＦＡＭＰ（２ｎ）は、段間整合回路（図示せず）を介して終段増幅回路ＳＡＭＰ（２ｎ）と接続される。
同様に、例えば、入力パッドＩＰＤ（２ｐ）は配線ＷＬ（２ｐ）によってハイバンド信号用ポジティブパスＨＢｐに接続されているが、具体的に、配線ＷＬ（２ｐ）はハイバンド信号用ポジティブパスＨＢｐ内の入力整合回路ＩＭＮ（２ｐ）と接続されている。そして、この入力整合回路ＩＭＮ（２ｐ）は初段増幅回路ＦＡＭＰ（２ｐ）と接続されている。さらに、初段増幅回路ＦＡＭＰ（２ｐ）は、段間整合回路（図示せず）を介して終段増幅回路ＳＡＭＰ（２ｐ）と接続される。
ここで、半導体チップＣＨＰに形成されているバランスアンプのうちローバンド信号用バランスアンプに着目すると、ローバンド信号用ネガティブパスＬＢｎ内の入力整合回路ＩＭＮ（１ｎ）と入力パッドＩＰＤ（１ｎ）は配線ＷＬ（１ｎ）で接続されている。一方、ローバンド信号用ポジティブパスＬＢｐ内の入力整合回路ＩＭＮ（１ｐ）と入力パッドＩＰＤ（１ｐ）は配線ＷＬ（１ｐ）で接続されている。このとき、本実施の形態２では、入力パッドＩＰＤ（１ｎ）と入力パッドＩＰＤ（１ｐ）が中心線ＣＬ２近傍の下側に配置されている。これに対し、ローバンド信号用ネガティブパスＬＢｎは中心線ＣＬ２の右側領域のうち上側に形成され、ローバンド信号用ポジティブパスＬＢｐは中心線ＣＬ２の右側領域のうち下側に形成されている。このため、入力パッドＩＰＤ（１ｎ）とローバンド信号用ネガティブパスＬＢｎとを接続する配線ＷＬ（１ｎ）の長さと、入力パッドＩＰＤ（１ｐ）とローバンド信号用ポジティブパスＬＢｐとを接続する配線ＷＬ（１ｐ）の長さが大幅に異なることになる。
ローバンド信号用ネガティブパスＬＢｎと、ローバンド信号用ポジティブパスＬＢｐでは、互いに位相が９０度異なる送信信号が伝達されるが、それ以外の構成はほぼ同じであることが望ましい。例えば、ローバンド信号用ネガティブパスＬＢｎ内の入力整合回路ＩＭＮ（１ｎ）と、ローバンド信号用ポジティブパスＬＢｐ内の入力整合回路ＩＭＮ（１ｐ）では、それぞれ入力される送信信号の位相を調整することが行なわれる。これにより、ローバンド信号用ネガティブパスＬＢｎ内の入力整合回路ＩＭＮ（１ｎ）から出力された送信信号の位相と、ローバンド信号用ポジティブパスＬＢｐ内の入力整合回路ＩＭＮ（１ｐ）から出力された送信信号の位相とが９０度ずれるように構成される。つまり、入力整合回路ＩＭＮ（１ｎ）と入力整合回路ＩＭＮ（１ｐ）は、それぞれを通過する送信信号の位相が９０度ずれるように構成されていることになる。このとき、例えば、入力パッドＩＰＤ（１ｎ）と入力整合回路ＩＭＮ（１ｎ）とを接続する配線ＷＬ（１ｎ）の長さと、入力パッドＩＰＤ（１ｐ）と入力整合回路ＩＭＮ（１ｐ）とを接続する配線ＷＬ（１ｐ）の長さが同じであれば、配線ＷＬ（１ｎ）や配線ＷＬ（１ｐ）のもつ抵抗機能やインダクタ機能は同じ状態となるので、それぞれの送信信号は、入力整合回路ＩＭＮ（１ｎ）と入力整合回路ＩＭＮ（１ｐ）で生じる位相差を正確に反映して９０度の位相差を保つことができる。
ところが、図１４に示すように、配線ＷＬ（１ｎ）の長さと、配線ＷＬ（１ｐ）の長さが極端に異なると、配線ＷＬ（１ｎ）や配線ＷＬ（１ｐ）には寄生の抵抗やインダクタが形成されているので、この寄生の抵抗やインダクタの値が異なることになる。このことは、入力整合回路ＩＭＮ（１ｎ）や入力整合回路ＩＭＮ（１ｐ）を、それぞれの送信信号の位相が９０度ずれるように構成しても、実際には、配線ＷＬ（１ｎ）と配線ＷＬ（１ｐ）の寄生抵抗や寄生インダクタの影響の差により、ローバンド信号用ネガティブパスＬＢｎを伝達する送信信号の位相と、ローバンド信号用ポジティブパスＬＢｐを伝達する送信信号の位相との差が９０度にならないおそれが生じる。
そこで、本実施の形態２では、さらに、バランスアンプの特性を向上する工夫を施している。具体的に、本実施の形態２では、入力整合回路ＩＭＮ（１ｎ）と入力整合回路ＩＭＮ（１ｐ）だけで、それぞれの送信信号の位相差を９０度にするのではなく、入力整合回路ＩＭＮ（１ｎ）と配線ＷＬ（１ｎ）を合わせて位相シフタの機能を実現する工夫を施しているのである。つまり、入力整合回路ＩＭＮ（１ｎ）と入力整合回路（１ｐ）だけで９０度の位相差を形成する場合には、長さの異なる配線ＷＬ（１ｎ）と配線ＷＬ（１ｐ）の影響により、それぞれ送信信号の位相差が９０度にならなくなるおそれがある。これに対し、入力整合回路ＩＭＮ（１ｎ）と配線ＷＬ（１ｎ）を組み合わせて位相シフタを構成し、この位相シフタと、入力整合回路ＩＭＮ（１ｐ）によって、それぞれの送信信号の位相差を９０度にすれば、配線ＷＬ（１ｎ）の長さと配線ＷＬ（１ｐ）の長さの相違による送信信号の位相への影響を抑制できるのである。
具体的に、入力整合回路ＩＭＮ（１ｎ）と配線ＷＬ（１ｎ）とを組み合わせて形成した整合回路（位相シフタを含む）と、入力整合回路ＩＭＮ（１ｐ）で形成した整合回路の例について説明する。
図１５は、ローバンド信号用ネガティブパスＬＢｎにおいて、配線ＷＬ（１ｎ）と入力整合回路ＩＭＮ（１ｎ）を組み合わせた整合回路の例を示す回路図である。図１５において、入力端子ＩＴＥ（１ｎ）（入力パッドＩＰＤ（１ｎ））と初段増幅回路ＦＡＭＰ（１ｎ）の間に整合回路が形成されている。例えば、入力端子ＩＴＥ（１ｎ）と直列にインダクタＬ１が形成され、このインダクタＬ１の出力とグランドとの間にインダクタＬ２が形成されている。さらに、インダクタＬ１の出力に容量素子Ｃ１と容量素子Ｃ２が接続されている。このように構成された整合回路は、配線ＷＬ（１ｎ）と入力整合回路ＩＭＮ（１ｎ）の組み合わせで実現されている。具体的に、インダクタＬ１は配線ＷＬ（１ｎ）から構成され、その他のインダクタＬ２、容量素子Ｃ１および容量素子Ｃ２は入力整合回路ＩＮＭ（１ｎ）に形成されている。つまり、本実施の形態２では、配線ＷＬ（１ｎ）の長さが長く、この配線ＷＬ（１ｎ）がインダクタとして機能することを考慮して整合回路を形成している。すなわち、入力端子ＩＴＥ（１ｎ）の接続される最初の受動部品をシリーズ（直列）のインダクタＬ１とすることにより、このインダクタＬ１を配線ＷＬ（１ｎ）から構成することができるのである。本実施の形態２では、ローバンド信号用ネガティブパスＬＢｎに接続される整合回路の最初にシリーズのインダクタＬ１が配置されるように形成することにより、配線ＷＬ（１ｎ）と入力整合回路ＩＭＮ（１ｎ）で位相シフタを含む整合回路を構成することができるのである。このようにシリーズのインダクタＬ１が整合回路の最初に配置する場合の例としては、配線ＷＬ（１ｎ）と入力整合回路ＩＭＮ（１ｎ）を組み合わせた整合回路で送信信号の位相を−６０度ずらす構成を挙げることができる。なお、ローバンド信号用ネガティブパスＬＢｎにおける整合回路では、配線ＷＬ（１ｎ）でインダクタＬ１を構成し、その他のインダクタＬ２、容量素子Ｃ１および容量素子Ｃ２はチップ部品（受動部品）として半導体チップＣＨＰに形成される。
続いて、図１６は、ローバンド信号用ポジティブパスＬＢｐにおける入力整合回路ＩＭＮ（１ｐ）の回路例を示す図である。図１６に示すように、入力整合回路ＩＭＮ（１ｐ）は、入力端子ＩＴＥ（１ｐ）（入力パッドＩＰＤ（１ｐ））と初段増幅回路ＦＡＭＰ（１ｐ）の間に形成されている。例えば、入力端子ＩＴＥ（１ｐ）と直列にインダクタＬ３が形成され、このインダクタＬ３の出力に容量素子Ｃ３と容量素子Ｃ４と容量素子Ｃ５が接続されている。図１６に示すローバンド信号用ポジティブパスＬＢｐでは、図１６に示す整合回路を入力整合回路ＩＭＮ（１ｐ）で形成している。ローバンド信号用ポジティブパスＬＢｐは配線ＷＬ（１ｐ）が接続されているが、この配線ＷＬ（１ｐ）の長さは、上述した配線ＷＬ（１ｎ）の長さに比べて充分に短く受動部品（例えば、インダクタ）としての効果は無視できる程度のものである。したがって、ローバンド信号用ポジティブパスＬＢｐにおいては、入力整合回路ＩＭＮ（１ｐ）だけで送信信号の位相を調整することとなる。このとき、ローバンド信号用ネガティブパスＬＢｎを構成する整合回路（図１５参照）が送信信号に対して位相を−６０度ずらす構成をしているので、ローバンド信号用ポジティブパスＬＢｐを構成する整合回路（図１６参照）は送信信号に対して位相を＋３０度ずらすように構成される。このようにして、入力整合回路ＩＭＮ（１ｎ）から出力される送信信号の位相と、入力整合回路ＩＭＮ（１ｐ）から出力される送信信号の位相とを９０度ずらすことができる。なお、ローバンド信号用ポジティブパスＬＢｐにおける整合回路では、インダクタＬ３、容量素子Ｃ３と容量素子Ｃ４と容量素子Ｃ５はチップ部品（受動部品）として半導体チップＣＨＰに形成される。
以上より、本実施の形態２における第４特徴点は、半導体チップＣＨＰの中心線ＣＬ２に対して片側にローバンド信号用ネガティブパスＬＢｎとローバンド信号用ポジティブパスＬＢｐを配置し、かつ、半導体チップＣＨＰの中心線ＣＬ２に対してもう一方の片側にハイバンド信号用ネガティブパスＨＢｎとハイバンド信号用ポジティブパスＨＢｐとを配置することにある。この第４特徴点により、ローバンド信号用バランスアンプの増幅経路と、ハイバンド信号用バランスアンプの増幅経路とが互いに同方向に送信信号を伝達するように配置しなくすることができるので、ローバンド信号とハイバンド信号間のクロストークを抑制することができる。
そして、第４特徴点の構成をとる場合、配線ＷＬ（１ｎ）の長さと、配線ＷＬ（１ｐ）の長さが極端に異なるという副作用が生じる。そこで、本実施の形態２では、配線ＷＬ（１ｎ）の長さが長くなることを逆に積極的に利用している。つまり、本実施の形態２の第５特徴点は、入力整合回路ＩＭＮ（１ｎ）と入力整合回路ＩＭＮ（１ｐ）だけで、それぞれの送信信号の位相差を９０度にするのではなく、入力整合回路ＩＭＮ（１ｎ）と配線ＷＬ（１ｎ）を合わせて位相シフタの機能を実現する工夫を施す点にある。これにより、配線ＷＬ（１ｎ）の長さと配線ＷＬ（１ｐ）の長さの相違による送信信号の位相への影響を抑制できるのである。この結果、バランスアンプの特性を向上することができる。さらに、本実施の形態２では、第５特徴点により、配線ＷＬ（１ｎ）をインダクタとして使用しているため、このインダクタをチップ部品として新たに半導体チップＣＨＰに形成しなくてもよい。このことは、整合回路を構成する受動部品の部品数を低減できることを意味し、半導体チップＣＨＰの面積の小型化を実現できる効果も得られる。なお、本実施の形態２の第５特徴点を、ローバンド信号用バランスアンプの構成を例に挙げて説明しているが、ハイバンド信号用バランスアンプの構成についても本実施の形態２における第５特徴点を同様に適用することができる。
＜＜半導体チップ内のレイアウト構成（第６特徴点）＞＞
次に、さらなるバランスアンプの特性を向上できる技術（第６特徴点）について説明する。図１７は比較例の半導体チップＣＨＰを示す図である。図１７において、比較例では、入力パッドＩＰＤ（１ｎ）の外側（右側）に入力パッドＩＰＤ（１ｐ）が配置されている。そして、入力パッドＩＰＤ（１ｎ）にはワイヤＷ（１ｎ）が接続されており、入力パッドＩＰＤ（１ｐ）にはワイヤＷ（１ｐ）が接続されている。同様に、比較例では、入力パッドＩＰＤ（２ｎ）の外側（左側）に入力パッドＩＰＤ（２ｐ）が形成されている。そして、入力パッドＩＰＤ（２ｎ）にはワイヤＷ（２ｎ）が接続されており、入力パッドＩＰＤ（２ｐ）にはワイヤＷ（２ｐ）が接続されている。
一方、ワイヤＷ１はローバンド信号用ポジティブパスＬＢｐとパッドを介して電気的に接続されており、このワイヤＷ１は、ローバンド信号用ポジティブパスＬＢｐの段間整合回路に出力される送信信号を伝達するものである。同様に、ワイヤＷ２はハイバンド信号用ポジティブパスＨＢｐとパッドを介して電気的に接続されており、このワイヤＷ２は、ハイバンド信号用ポジティブパスＨＢｐの段間整合回路に出力される送信信号を伝達するものである。
このような比較例の構成では、以下に示す問題点が生じる。すなわち、比較例の構成では、入力パッドＩＰＤ（１ｐ）とローバンド信号用ポジティブパスＬＢｐが近接することになる。具体的に、入力パッドＩＰＤ（１ｐ）に接続されているワイヤＷ（１ｐ）と、ローバンド信号用ポジティブパスＬＢｐのパッドに接続されるワイヤＷ１とが近接することになる。この場合、ワイヤＷ（１ｐ）とワイヤＷ１がほぼ互いに並行し、かつ、近接する場合、ワイヤＷ（１ｐ）とワイヤＷ１のカップリング容量が増大し、クロストークが問題となる。同様に、比較例の構成では、入力パッドＩＰＤ（２ｐ）とハイバンド信号用ポジティブパスＨＢｐが近接することになる。具体的に、入力パッドＩＰＤ（２ｐ）に接続されているワイヤＷ（２ｐ）と、ハイバンド信号用ポジティブパスＨＢｐのパッドに接続されるワイヤＷ２とが近接することになる。この場合、ワイヤＷ（２ｐ）とワイヤＷ２が互いに並行し、かつ、近接する場合、ワイヤＷ（２ｐ）とワイヤＷ２のカップリング容量が増大し、クロストークが問題となる。
そこで、本実施の形態２では、ワイヤＷ（１ｐ）とワイヤＷ１、および、ワイヤＷ（２ｐ）とワイヤＷ２との間のクロストークを抑制する工夫を施している。図１８は、本実施の形態２における半導体チップＣＨＰの構成を示す図である。図１８において、本実施の形態２の第６特徴点は、入力パッドＩＰＤ（１ｎ）の内側（左側）に入力パッドＩＰＤ（１ｐ）を配置し、かつ、入力パッドＩＰＤ（２ｎ）の内側（右側）に入力パッドＩＰＤ（２ｐ）を配置していることにある。このように構成することにより、入力パッドＩＰＤ（１ｐ）に接続するワイヤＷ（１ｐ）と、ローバンド信号用ポジティブパスＬＢｐのワイヤＷ１との間の距離を離すことができる。これは、ワイヤＷ（１ｐ）とワイヤＷ１とのカップリング容量を低減できることを意味し、この結果、ワイヤＷ（１ｐ）を伝達する送信信号とワイヤＷ１を伝達する送信信号の間のクロストークを抑制することができるのである。同様に、入力パッドＩＰＤ（２ｐ）に接続するワイヤＷ（２ｐ）と、ハイバンド信号用ポジティブパスＨＢｐのワイヤＷ２との間の距離を離すことができる。これは、ワイヤＷ（２ｐ）とワイヤＷ２とのカップリング容量を低減できることを意味し、この結果、ワイヤＷ（２ｐ）を伝達する送信信号とワイヤＷ２を伝達する送信信号の間のクロストークを抑制することができるのである。
このとき、本実施の形態２では、入力パッドＩＰＤ（１ｎ）の内側（左側）に入力パッドＩＰＤ（１ｐ）を配置し、かつ、入力パッドＩＰＤ（２ｎ）の内側（右側）に入力パッドＩＰＤ（２ｐ）を配置する構成をとっている。この構成では、単純に、入力パッドＩＰＤ（１ｎ）、入力パッドＩＰＤ（１ｐ）、入力パッドＩＰＤ（２ｐ）および入力パッドＩＰＤ（２ｎ）を一列に並べる構成では実現することが困難となる。なぜなら、例えば、入力パッドＩＰＤ（１ｎ）には配線ＷＬ（１ｎ）が接続され、かつ、入力パッドＩＰＤ（１ｐ）には配線ＷＬ（１ｐ）が接続されるからである。この場合、入力パッドＩＰＤ（１ｐ）を入力パッドＩＰＤ（１ｎ）の内側（左側）に配置し、かつ、入力パッドＩＰＤ（１ｐ）と入力パッドＩＰＤ（１ｎ）とを一列に並べて配置すると、入力パッドＩＰＤ（１ｎ）に接続している配線ＷＬ（１ｎ）が邪魔になって入力パッドＩＰＤ（１ｐ）とローバンド信号用ポジティブパスＬＢｐとを配線ＷＬ（１ｐ）で接続できなくなるのである。
そこで、本実施の形態２では、入力パッドＩＰＤ（１ｐ）を入力パッドＩＰＤ（１ｎ）の内側（左側）に配置するとともに、入力パッドＩＰＤ（１ｎ）を入力パッドＩＰＤ（１ｐ）の上側に飛び出るように配置している。これにより、図１８に示すように、入力パッドＩＰＤ（１ｐ）とローバンド信号用ポジティブパスＬＢｐとを配線ＷＬ（１ｐ）で接続することができるようになる。言い換えれば、本実施の形態２では、入力パッドＩＰＤ（１ｐ）とローバンド信号用ポジティブパスＬＢｐとの間に入力パッドＩＰＤ（１ｎ）が設けられ、かつ、入力パッドＩＰＤ（１ｎ）は、入力パッドＩＰＤ（１ｐ）とローバンド信号用ポジティブパスＬＢｐとを接続する配線ＷＬ（１ｐ）よりも半導体チップＣＨＰの内側領域（上側領域）に配置されている。このように構成することにより、入力パッドＩＰＤ（１ｐ）とローバンド信号用ポジティブパスＬＢｐとの接続を確保しながら、ワイヤＷ（１ｐ）を伝達する送信信号とワイヤＷ１を伝達する送信信号の間のクロストークを抑制することができる。
なお、この構成は、ハイバンド信号用バランスアンプでも適用されている。すなわち、入力パッドＩＰＤ（２ｐ）とハイバンド信号用ポジティブパスＨＢｐとの間に入力パッドＩＰＤ（２ｎ）が設けられ、かつ、入力パッドＩＰＤ（２ｎ）は、入力パッドＩＰＤ（２ｐ）とハイバンド信号用ポジティブパスＨＢｐとを接続する配線ＷＬ（２ｐ）よりも半導体チップＣＨＰの内側領域（上側領域）に配置されている。このように構成することにより、入力パッドＩＰＤ（２ｐ）とハイバンド信号用ポジティブパスＨＢｐとの接続を確保しながら、ワイヤＷ（２ｐ）を伝達する送信信号とワイヤＷ２を伝達する送信信号の間のクロストークを抑制することができる。
ここで、本実施の形態２における第６特徴点は、例えば、ローバンド信号用バランスアンプに着目すると、ワイヤＷ（１ｐ）とワイヤＷ１との距離を離すことによりクロストークを抑制することができるが、ワイヤＷ（１ｎ）とワイヤＷ１とは距離が近づくので、ワイヤＷ（１ｎ）とワイヤＷ１とのクロストークは問題とならないか疑問が生じる。しかし、ワイヤＷ（１ｐ）とワイヤＷ１との間のクロストークを抑制する方がより重要であり優先される事項なのである。ワイヤＷ（１ｐ）はローバンド信号用ポジティブパスＬＢｐに入力する送信信号を伝達するものであり、ワイヤＷ１はローバンド信号用ポジティブパスＬＢｐの段間整合回路に出力される送信信号を伝達するものである。つまり、ワイヤＷ（１ｐ）とワイヤＷ１とは同じローバンド信号用ポジティブパスＬＢｐで使用される送信信号を伝達するものである。例えば、ワイヤＷ（１ｐ）とワイヤＷ１との間でクロストークが生じるとする。この場合、ワイヤＷ（１ｐ）を伝達する送信信号にノイズが発生することになる。すると、このワイヤＷ（１ｐ）を伝達する送信信号は、ローバンド信号用ポジティブパスＬＢｐに入力され、例えば、初段増幅回路で増幅されるので、ノイズも増幅される。そして、この初段増幅回路で増幅された送信信号は、段間整合回路に続くワイヤＷ１を伝達する。そして、ワイヤＷ１を伝達する際、近接するワイヤＷ（１ｐ）とクロストークが生じる。このとき、ワイヤＷ１では増幅された送信信号が伝達するが、ノイズも増幅されている。したがって、ワイヤＷ１からワイヤＷ（１ｐ）に重畳するノイズも大きくなる。その後、ワイヤＷ（１ｐ）を伝達する送信信号は大きなノイズが生じている状態で再び初段増幅回路で増幅され、ノイズも増幅される。このことから、ワイヤＷ（１ｐ）とワイヤＷ１との間のクロストークが発生すると、このような負のサイクルの中でノイズが増大するのである。
これに対し、ワイヤＷ（１ｎ）とワイヤＷ１とは、それぞれ、ローバンド信号用ネガティブパスＬＢｎとローバンド信号用ポジティブパスＬＢｐという別の増幅経路に使用される送信信号を伝達するものであり、ワイヤＷ（１ｐ）とワイヤＷ１とのクロストークのようにノイズが増大する負のサイクルが存在しない。このことから、同じローバンド信号用ポジティブパスＬＢｐで使用される送信信号を伝達するワイヤＷ（１ｐ）とワイヤＷ１との間のクロストークを抑制することが重要となるのである。
したがって、本実施の形態２では、入力パッドＩＰＤ（１ｎ）の内側（左側）に入力パッドＩＰＤ（１ｐ）を配置し、かつ、入力パッドＩＰＤ（２ｎ）の内側（右側）に入力パッドＩＰＤ（２ｐ）を配置しているのである。これにより、ワイヤＷ（１ｐ）を伝達する送信信号とワイヤＷ１を伝達する送信信号の間のクロストークや、ワイヤＷ（２ｐ）を伝達する送信信号とワイヤＷ２を伝達する送信信号の間のクロストークを抑制することができるのである。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ 携帯電話機
２ アプリケーションプロセッサ
３ メモリ
４ ベースバンド部
５ ＲＦＩＣ
６ 電力増幅器
７ ＳＡＷフィルタ
８ アンテナスイッチ
９ アンテナ
Ｃ１ 容量素子
Ｃ１＿ＨＮ 容量素子
Ｃ１＿ＨＰ 容量素子
Ｃ１＿ＬＮ 容量素子
Ｃ１＿ＬＰ 容量素子
Ｃ２ 容量素子
Ｃ２＿Ｈ 容量素子
Ｃ２＿Ｌ 容量素子
Ｃ３ 容量素子
Ｃ３＿Ｈ 容量素子
Ｃ３＿Ｌ 容量素子
Ｃ４ 容量素子
Ｃ４＿Ｈ 容量素子
Ｃ４＿Ｌ 容量素子
Ｃ５ 容量素子
Ｃ５＿Ｌ 容量素子
Ｃ６＿Ｈ 容量素子
ＣＢ＿ＨＮ 容量素子
ＣＢ＿ＨＰ 容量素子
ＣＢ＿ＬＮ 容量素子
ＣＢ＿ＬＰ 容量素子
ＣＨＰ 半導体チップ
ＣＬ１ 中心線
ＣＬ２ 中心線
ＣＰ１ 導体パターン
ＣＲＥＧ１ チップ分割領域
ＣＲＥＧ２ チップ分割領域
ＦＡＭＰ 初段増幅回路
ＦＡＭＰ（１ｎ） 初段増幅回路
ＦＡＭＰ（１ｐ） 初段増幅回路
ＦＡＭＰ（２ｎ） 初段増幅回路
ＦＡＭＰ（２ｐ） 初段増幅回路
ＨＢｎ ハイバンド信号用ネガティブパス
ＨＢｐ ハイバンド信号用ポジティブパス
ＩＭＮ 入力整合回路
ＩＭＮ（１ｎ） 入力整合回路
ＩＭＮ（１ｐ） 入力整合回路
ＩＭＮ１ 入力整合回路
ＩＭＮ（２ｎ） 入力整合回路
ＩＭＮ（２ｐ） 入力整合回路
ＩＭＮ２ 入力整合回路
ＩＰＤ（１ｎ） 入力パッド
ＩＰＤ（１ｐ） 入力パッド
ＩＰＤ（２ｎ） 入力パッド
ＩＰＤ（２ｐ） 入力パッド
ＩＴＥ 入力端子
ＩＴＥ（１ｎ） 入力端子
ＩＴＥ（１ｐ） 入力端子
ＩＴＥ（２ｎ） 入力端子
ＩＴＥ（２ｐ） 入力端子
Ｌ１ インダクタ
Ｌ１＿ＨＮ インダクタ
Ｌ１＿ＨＰ インダクタ
Ｌ１＿ＬＮ インダクタ
Ｌ１＿ＬＰ インダクタ
Ｌ２ インダクタ
Ｌ３ インダクタ
ＬＢ＿ＨＮ インダクタ
ＬＢ＿ＨＰ インダクタ
ＬＢ＿ＬＮ インダクタ
ＬＢ＿ＬＰ インダクタ
ＬＢｎ ローバンド信号用ネガティブパス
ＬＢｐ ローバンド信号用ポジティブパス
Ｌｃ５＿Ｌ インダクタ
Ｌｃ６＿Ｈ インダクタ
ＬＷ＿ＨＮ インダクタ
ＬＷ＿ＨＰ インダクタ
ＬＷ＿ＬＮ インダクタ
ＬＷ＿ＬＰ インダクタ
ＭＭＮ 段間整合回路
ＭＭＮ（１ｎ） 段間整合回路
ＭＭＮ（１ｎＡ） 段間整合回路
ＭＭＮ（１ｎＢ） 段間整合回路
ＭＭＮ（１ｐ） 段間整合回路
ＭＭＮ（１ｐＡ） 段間整合回路
ＭＭＮ（１ｐＢ） 段間整合回路
ＭＭＮ（２ｎ） 段間整合回路
ＭＭＮ（２ｎＡ） 段間整合回路
ＭＭＮ（２ｎＢ） 段間整合回路
ＭＭＮ（２ｐ） 段間整合回路
ＭＭＮ（２ｐＡ） 段間整合回路
ＭＭＮ（２ｐＢ） 段間整合回路
ＯＭＮ 出力整合回路
ＯＭＮ１ 出力整合回路
ＯＭＮ（１ｎ） 出力整合回路
ＯＭＮ（１ｐ） 出力整合回路
ＯＭＮ２ 出力整合回路
ＯＭＮ（２ｎ） 出力整合回路
ＯＭＮ（２ｐ） 出力整合回路
ＯＴＥ 出力端子
ＯＴＥ１ 出力端子
ＯＴＥ２ 出力端子
ＰＡ ＰＡモジュール
ＰＤ パッド
ＰＤ１ 電力分割器
ＲＥＧ１Ａ（ＷＢ） 領域
ＲＥＧ１Ｂ（ＷＢ） 領域
ＲＥＧ２Ａ（ＷＢ） 領域
ＲＥＧ２Ｂ（ＷＢ） 領域
ＲＩ＿Ｌ 抵抗素子
ＲＩ＿Ｈ 抵抗素子
Ｓ１ 第１辺
Ｓ２ａ 第２辺
Ｓ２ｂ 第２辺
ＳＡＭＰ 終段増幅回路
ＳＡＭＰ（１ｎ） 終段増幅回路
ＳＡＭＰ（１ｐ） 終段増幅回路
ＳＡＭＰ（２ｎ） 終段増幅回路
ＳＡＭＰ（２ｐ） 終段増幅回路
ＳＬ１＿ＬＮ スパイラルインダクタ
ＳＬ１＿ＬＰ スパイラルインダクタ
ＳＬ１＿ＨＮ スパイラルインダクタ
ＳＬ１＿ＨＰ スパイラルインダクタ
ＳＬ２＿ＬＮ スパイラルインダクタ
ＳＬ２＿ＬＰ スパイラルインダクタ
ＷＢ 配線基板
ＷＣ 電力結合器
ＷＣ１ 電力結合器
ＷＣ２ 電力結合器
Ｗ（ＩＮ＿ＬＮ） ワイヤ
Ｗ（ＩＮ＿ＬＰ） ワイヤ
Ｗ（ＩＮ＿ＨＮ） ワイヤ
Ｗ（ＩＮ＿ＨＰ） ワイヤ
ＷＬ（１ｎ） 配線
ＷＬ（１ｐ） 配線
ＷＬ（２ｎ） 配線
ＷＬ（２ｐ） 配線
Ｗ（ＯＵＴ＿ＬＮ） ワイヤ
Ｗ（ＯＵＴ＿ＬＰ） ワイヤ
Ｗ（ＯＵＴ＿ＨＮ） ワイヤ
Ｗ（ＯＵＴ＿ＨＰ） ワイヤ

Claims (13)

  1. ネガティブパス用の増幅器とポジティブパス用の増幅器によって構成されるバランスアンプ方式の電力増幅器を含む半導体装置であって、
    （ａ）配線基板と、
    （ｂ）前記配線基板上に搭載された、前記電力増幅器を構成する複数のトランジスタを含む半導体チップを有し、
    前記配線基板には、
    （ｃ１）前記ネガティブパス用の増幅器と電気的に接続した第１の出力整合回路を構成する第１の受動素子と、
    （ｃ２）前記ポジティブパス用の増幅器と電気的に接続した第２の出力整合回路を構成する第２の受動素子が形成され、
    前記配線基板は、前記半導体チップの中心を通る第１の直線によって分割された第１の領域および第２の領域を有し、
    前記第１の受動素子は、前記第１の領域に配置され、前記第２の受動素子は、前記第２の領域に配置され、
    前記半導体チップは、
    （ｄ１）第１の入力パッドと、
    （ｄ２）前記第１の入力パッドと電気的に接続した第１の配線と、
    （ｄ３）前記第１の配線と電気的に接続した第１の入力整合回路と、
    （ｄ４）前記第１の入力整合回路と電気的に接続した前記ネガティブパス用の電力増幅器と、
    （ｅ１）第２の入力パッドと、
    （ｅ２）前記第２の入力パッドと電気的に接続した第２の配線と、
    （ｅ３）前記第２の配線と電気的に接続した第２の入力整合回路と、
    （ｅ４）前記第２の入力整合回路と電気的に接続した前記ポジティブパス用の電力増幅器と、を有し、
    前記第１の配線の長さと、前記第２の配線の長さとは異なっており、
    前記第１の配線と前記第２の配線のうちの長さの長い長配線と、前記第１の入力整合回路と前記第２の入力整合回路のうち前記長配線と電気的に接続されている長配線接続用入力整合回路との組み合わせによって位相シフタが構成されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記第１の受動素子と前記第２の受動素子は前記第１の直線に対して対称に配置されていることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置であって、
    前記第１の受動素子と前記第２の受動素子はスパイラルインダクタであることを特徴とする半導体装置。
  4. 請求項３記載の半導体装置であって、
    前記第１の受動素子と前記第２の受動素子は前記第１の直線に対し鏡像の関係となる形状であることを特徴とする半導体装置。
  5. 請求項３記載の半導体装置であって、
    前記第１の受動素子と前記第２の受動素子はそれぞれ時計回り、反時計周りの形状であることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置であって、
    前記第１の受動素子と前記第２の受動素子はチップ部品であることを特徴とする半導体装置。
  7. 第１のネガティブパス用の増幅器と第１のポジティブパス用の増幅器によって構成されるバランスアンプ方式の第１の電力増幅器、および、第２のネガティブパス用の増幅器と第２のポジティブパス用の増幅器によって構成される第２の電力増幅器を有するバランスアンプ方式の電力増幅器を含む半導体装置であって、
    （ａ）配線基板と、
    （ｂ）前記配線基板上に搭載された、前記第１の電力増幅器および前記第２の電力増幅器のそれぞれを構成する複数のトランジスタを含む半導体チップを有し、
    前記配線基板には、
    （ｃ１）前記第１のネガティブパス用の増幅器と電気的に接続した第１の出力整合回路を構成する第1の受動素子と、
    （ｃ２）前記第１のポジティブパス用の増幅器と電気的に接続した第２の出力整合回路を構成する第２の受動素子と、
    （ｃ３）前記第２のネガティブパス用の増幅器と電気的に接続した第３の出力整合回路を構成する第３の受動素子と、
    （ｃ４）前記第２のポジティブパス用の増幅器と電気的に接続した第４の出力整合回路を構成する第４の受動素子が形成され、
    前記配線基板は、前記半導体チップの中心を通る第１の直線によって分割された第１の領域および第２の領域を有し、
    前記第１の受動素子および前記第３の受動素子は前記配線基板上の前記第１の領域に配置され、
    前記第２の受動素子および前記第４の受動素子は前記配線基板上の前記第２の領域に配置され、
    前記半導体チップは、
    （ｄ１）第１の入力パッドと、
    （ｄ２）前記第１の入力パッドと電気的に接続した第１の配線と、
    （ｄ３）前記第１の配線と電気的に接続した第１の入力整合回路と、
    （ｄ４）前記第１の入力整合回路と電気的に接続した前記第１のネガティブパス用の電力増幅器と、
    （ｅ１）第２の入力パッドと、
    （ｅ２）前記第２の入力パッドと電気的に接続した第２の配線と、
    （ｅ３）前記第２の配線と電気的に接続した第２の入力整合回路と、
    （ｅ４）前記第２の入力整合回路と電気的に接続した前記第１のポジティブパス用の電力増幅器と、
    （ｆ１）第３の入力パッドと、
    （ｆ２）前記第３の入力パッドと電気的に接続した第３の配線と、
    （ｆ３）前記第３の配線と電気的に接続した第３の入力整合回路と、
    （ｆ４）前記第３の入力整合回路と電気的に接続した前記第２のネガティブパス用の電力増幅器と、
    （ｇ１）第４の入力パッドと、
    （ｇ２）前記第４の入力パッドと電気的に接続した第４の配線と、
    （ｇ３）前記第４の配線と電気的に接続した第４の入力整合回路と、
    （ｇ４）前記第４の入力整合回路と電気的に接続した前記第２のポジティブパス用の電力増幅器と、を有し、
    前記第１の配線の長さと、前記第２の配線の長さとは異なっており、
    前記第１の配線と前記第２の配線のうちの長さの長い第１の長配線と、前記第１の入力整合回路と前記第２の入力整合回路のうち前記第１の長配線と電気的に接続されている第１の長配線接続用入力整合回路との組み合わせによって第１の位相シフタが構成され、
    前記第３の配線の長さと、前記第４の配線の長さとは異なっており、
    前記第３の配線と前記第４の配線のうちの長さの長い第２の長配線と、前記第３の入力整合回路と前記第４の入力整合回路のうち前記第２の長配線と電気的に接続されている第２の長配線接続用入力整合回路との組み合わせによって第２の位相シフタが構成されていることを特徴とする半導体装置。
  8. 請求項７記載の半導体装置であって、
    前記半導体チップは、前記半導体チップの中心を通りかつ前記第１の直線と直交する第２の直線によって分割された第１のチップ分割領域および第２のチップ分割領域を有し、
    前記第１の電力増幅器は前記半導体チップの前記第１のチップ分割領域に配置され、
    前記第２の電力増幅器は前記半導体チップの前記第２のチップ分割領域に配置されていることを特徴とする半導体装置。
  9. 請求項８記載の半導体装置であって、
    前記第１の受動素子と前記第２の受動素子は前記第１の直線に対し対称に配置され、
    前記第３の受動素子と前記第４の受動素子は前記第１の直線に対し対称に配置されていることを特徴とする半導体装置。
  10. 請求項８記載の半導体装置であって、前記第１の受動素子、前記第２の受動素子、前記第３の受動素子および前記第４の受動素子はスパイラルインダクタであることを特徴とする半導体装置。
  11. 請求項１０記載の半導体装置であって、
    前記第１の受動素子と前記第２の受動素子は前記第１の直線に対し鏡像の関係となる形状であり、
    前記第３の受動素子と前記第４の受動素子は前記第１の直線に対し鏡像の関係となる形状であることを特徴とする半導体装置。
  12. 請求項１０記載の半導体装置であって、
    前記第１の受動素子と前記第２の受動素子はそれぞれ時計回り、反時計周りの形状であることを特徴とする半導体装置。
  13. 請求項７記載の半導体装置であって、前記第１の受動素子と前記第２の受動素子はチップ部品であることを特徴とする半導体装置。
JP2009051203A 2009-03-04 2009-03-04 半導体装置 Active JP5163544B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009051203A JP5163544B2 (ja) 2009-03-04 2009-03-04 半導体装置
US12/647,688 US8076976B2 (en) 2009-03-04 2009-12-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009051203A JP5163544B2 (ja) 2009-03-04 2009-03-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2010206649A JP2010206649A (ja) 2010-09-16
JP5163544B2 true JP5163544B2 (ja) 2013-03-13

Family

ID=42677710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009051203A Active JP5163544B2 (ja) 2009-03-04 2009-03-04 半導体装置

Country Status (2)

Country Link
US (1) US8076976B2 (ja)
JP (1) JP5163544B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5076881B2 (ja) * 2007-12-26 2012-11-21 富士通株式会社 伝送特性調整装置、回路基板、及び伝送特性調整方法
JP5170711B2 (ja) * 2010-12-28 2013-03-27 株式会社デンソー コントローラ
JP5768375B2 (ja) 2011-01-14 2015-08-26 株式会社村田製作所 半導体装置
US8989683B2 (en) * 2012-03-27 2015-03-24 Bae Systems Information And Electronic Systems Integration Inc. Ultra-wideband high power amplifier architecture
CN102655394B (zh) * 2012-05-23 2014-12-10 中国电子科技集团公司第五十五研究所 一种直流与微波信号交叉布线的放大器电路
US9030260B2 (en) * 2013-07-19 2015-05-12 Alcatel Lucent Dual-band high efficiency Doherty amplifiers with hybrid packaged power devices
WO2018101112A1 (ja) * 2016-11-30 2018-06-07 株式会社村田製作所 配線基板、カプラモジュール、及び通信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163772A (ja) * 1996-10-04 1998-06-19 Sanyo Electric Co Ltd 電力増幅器およびチップキャリヤ
WO2000007296A1 (fr) * 1998-07-29 2000-02-10 Hitachi, Ltd. Telephone portable
KR101354222B1 (ko) * 2006-03-09 2014-01-22 스카이워크스 솔루션즈, 인코포레이티드 부하에 둔감한 고효율 전력 증폭기 회로 및 부하에 둔감한 고효율 전력 증폭기 회로 상에서 동작하는 방법
JP4859049B2 (ja) * 2006-11-27 2012-01-18 ルネサスエレクトロニクス株式会社 Ｒｆ電力増幅装置およびそれを搭載した無線通信端末装置
JP2009010685A (ja) * 2007-06-28 2009-01-15 Hitachi Metals Ltd 高周波回路部品およびこれを用いた通信装置

Also Published As

Publication number Publication date
US8076976B2 (en) 2011-12-13
JP2010206649A (ja) 2010-09-16
US20100225401A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
JP5768375B2 (ja) 半導体装置
JP5163544B2 (ja) 半導体装置
JP4394498B2 (ja) 高周波回路装置及びそれを用いた移動体通信端末
US8115234B2 (en) Semiconductor device
JP2010273321A (ja) 高周波電力増幅装置及びそれを有する無線通信装置
JP2011055241A (ja) 高周波電力増幅器
US11394421B2 (en) Radio frequency module and communication device
CN214900861U (zh) 高频模块和通信装置
KR102499032B1 (ko) 고주파 모듈 및 통신 장치
KR102543348B1 (ko) 고주파 모듈 및 통신 장치
US11742337B2 (en) Radio-frequency module and communication device
JP2011055446A (ja) 高周波電力増幅器
US11881876B2 (en) Radio frequency module and communication device
US8279010B2 (en) Radio frequency power amplifier
US11394407B2 (en) Radio frequency module and communication device
US11418226B2 (en) Radio frequency module and communication device
US20230092914A1 (en) Radio-frequency circuit and communication device
US11418225B2 (en) Radio frequency module and communication device
CN114614853A (zh) 高频模块和通信装置
JP2008124556A (ja) スイッチ回路および半導体装置
WO2023022075A1 (ja) 高周波モジュールおよび通信装置
JP2024083192A (ja) 増幅回路および高周波回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111109

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5163544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150