JP5159940B2 - Solid-state imaging device and imaging system - Google Patents
Solid-state imaging device and imaging system Download PDFInfo
- Publication number
- JP5159940B2 JP5159940B2 JP2011231892A JP2011231892A JP5159940B2 JP 5159940 B2 JP5159940 B2 JP 5159940B2 JP 2011231892 A JP2011231892 A JP 2011231892A JP 2011231892 A JP2011231892 A JP 2011231892A JP 5159940 B2 JP5159940 B2 JP 5159940B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- solid
- imaging device
- state imaging
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は固体撮像装置に関するものであり、特に、固体撮像装置から外部へ信号を出力する出力部に関する。 The present invention relates to a solid-state imaging device, and more particularly to an output unit that outputs a signal from the solid-state imaging device to the outside.
従来、固体撮像装置から外部へ信号を出力する信号出力部の構成として差動増幅器が用いられている（例えば特許文献１）。差動増幅器は、後段の信号処理部で減算することで信号精度を向上させるため２系統以上の信号（第１信号、第２信号）を出力する構成である。 Conventionally, a differential amplifier is used as a configuration of a signal output unit that outputs a signal from a solid-state imaging device to the outside (for example, Patent Document 1). The differential amplifier is configured to output two or more systems of signals (first signal and second signal) in order to improve signal accuracy by subtraction in a signal processing unit at the subsequent stage.
差動増幅器に供給するための電源、ＧＮＤ（接地電位）などが変動することで出力変動（ノイズ）が生じる。このノイズは、差動増幅器から第１信号を出力するための第１信号経路と第２信号を出力するための第２信号経路の両者に混入する。このようなノイズを、出力端子から出力された後に次段の信号処理部で差動処理をして低減するためには、信号経路に含まれる配線の抵抗と寄生容量をなるべく近づけることが重要である。なぜなら、配線抵抗、寄生容量が異なると、配線抵抗（Ｒ）と寄生容量（Ｃ）で決まるＲＣ時定数が異なり、ノイズの位相がずれてしまうからである。これにより、次段の差動処理を行なう信号処理部でのノイズの除去精度が低下してしまう。また、第１信号経路の配線と第２信号経路の配線に混入するノイズを精度よく除去するためには、両信号経路を近接して配置することが重要である。なぜなら、近接して配置することで、混入するノイズの大きさ、位相を近づけることができるからである。 Output fluctuation (noise) occurs due to fluctuations in the power supply, GND (ground potential), etc., supplied to the differential amplifier. This noise is mixed in both the first signal path for outputting the first signal from the differential amplifier and the second signal path for outputting the second signal. In order to reduce such noise by performing differential processing in the next-stage signal processing unit after output from the output terminal, it is important to make the resistance and parasitic capacitance of the wiring included in the signal path as close as possible. is there. This is because if the wiring resistance and the parasitic capacitance are different, the RC time constant determined by the wiring resistance (R) and the parasitic capacitance (C) is different, and the phase of the noise is shifted. As a result, the noise removal accuracy in the signal processing unit that performs differential processing at the next stage is lowered. Further, in order to accurately remove noise mixed in the wiring of the first signal path and the wiring of the second signal path, it is important to arrange both signal paths close to each other. This is because the size and phase of mixed noise can be made closer by arranging them close to each other.
しかしながら、複数の差動増幅器をもうけて、複数の読み出しチャンネルにより外部に信号を出力する場合には、信号経路を構成する配線の配置、出力端子の配置の自由度が小さくなる。差動増幅器においては、多チャンネル化により、出力端子までの配線の長さが長くなると、配線抵抗、寄生容量が増大し、さらに、チャンネル間で配線抵抗と寄生容量の差が大きくなる場合がある。 However, when a plurality of differential amplifiers are provided and signals are output to the outside through a plurality of read channels, the degree of freedom in the arrangement of wirings and output terminals constituting the signal path is reduced. In differential amplifiers, if the length of the wiring to the output terminal is increased due to the increase in the number of channels, the wiring resistance and parasitic capacitance increase, and the difference between the wiring resistance and parasitic capacitance may increase between channels. .
配線の長さが長くなると、信号波形の立ち上がり、立ち下がりがなまる。また、波形が遅延するなどの影響が起きるので好ましくない。特に配線抵抗は、出力端子の外側に生じる出力負荷（容量）が大きい場合には、より影響が顕著に現れる。このような場合には、差動出力型の増幅器を有する構成において、第１信号経路と第２信号経路に混入する外乱ノイズの影響の差が大きくなる。これにより出力後の信号処理部における信号処理の精度がおちる場合もある。 As the wiring length increases, the signal waveform rises and falls. Further, it is not preferable because the waveform is delayed. In particular, the influence of the wiring resistance is more remarkable when the output load (capacitance) generated outside the output terminal is large. In such a case, in the configuration having the differential output type amplifier, the difference in the influence of disturbance noise mixed in the first signal path and the second signal path becomes large. As a result, the accuracy of signal processing in the signal processing unit after output may be reduced.
したがって、本発明は、差動出力型の増幅器を有する構成において、第１信号経路と第２信号経路に混入する外乱ノイズの影響の差を低減することを目的とする。 Therefore, an object of the present invention is to reduce the difference in the influence of disturbance noise mixed in the first signal path and the second signal path in a configuration having a differential output type amplifier.
本発明は、上記課題に鑑み成されたものであり、本発明の固体撮像装置は、画素領域と、信号を増幅する差動出力型の複数の増幅器と、前記増幅器の出力信号を外部へ出力する複数の出力端子を含む複数の端子と、を有する固体撮像装置であって、前記増幅器と、前記増幅器からの信号が伝達される複数の出力端子の各々との間に配される第１配線及び第２配線を有し、前記第１配線及び第２配線の長さが以下の式を満たすことを特徴とする。 The present invention has been made in view of the above problems, and a solid-state imaging device according to the present invention outputs a pixel region, a plurality of differential output type amplifiers that amplify signals, and an output signal of the amplifier to the outside A first wiring arranged between the amplifier and each of a plurality of output terminals to which a signal from the amplifier is transmitted. And a length of the first wiring and the second wiring satisfy the following expression.
ａｂ・（Ｌ１ ２−Ｌ２ ２）≦０．０２／πＦ・・・（１）。 ab · (L 1 2 −L 2 2 ) ≦ 0.02 / πF (1).
本発明により、差動出力型の増幅器を有する固体撮像装置において、差動出力に対する外乱ノイズの影響の差を低減することが可能となる。 According to the present invention, in a solid-state imaging device having a differential output type amplifier, it is possible to reduce the difference in the influence of disturbance noise on the differential output.
以下、実施例を挙げて本発明を詳細に説明する。ただし本発明はこれら実施例に限られるものではなく、発明の趣旨を超えない範囲で、変更、組み合わせ可能である。 Hereinafter, the present invention will be described in detail with reference to examples. However, the present invention is not limited to these examples, and can be changed and combined within the scope not exceeding the gist of the invention.
（実施例１）
図１に第１実施例の固体撮像装置の平面図を示す。本実施例においては、増幅器の出力信号を外部へ出力するための複数の出力端子のいずれかが、複数の端子の配列方向において、端子配列の最も端に配置される。つまり、複数の出力端子は一方向に配列された端子配列を構成している。そして、この端子配列において複数の出力端子のいずれかが、配列方向の最も端に配置されている。ここで端子配列は１つに限られるものではなく複数有し、後述の画素領域を挟んで複数の領域に分けて配置されていてもよい。
Example 1
FIG. 1 is a plan view of the solid-state imaging device according to the first embodiment. In the present embodiment, any one of a plurality of output terminals for outputting the output signal of the amplifier to the outside is arranged at the end of the terminal arrangement in the arrangement direction of the plurality of terminals. That is, the plurality of output terminals constitute a terminal array arranged in one direction. In the terminal arrangement, any one of the plurality of output terminals is arranged at the extreme end in the arrangement direction. Here, the terminal arrangement is not limited to one, and a plurality of terminal arrangements may be provided, and the terminal arrangement may be divided into a plurality of regions with a pixel region described later interposed therebetween.
図１において、１は後述の画素領域、増幅器、出力端子等が配される半導体基板である。１０１が複数の画素が配された画素領域である。画素は例えば行列状に配することができる。図２に画素の構成の一例を示す。図１と同様の機能を有するものには同様の符号を付し詳細な説明は省略する。 In FIG. 1, reference numeral 1 denotes a semiconductor substrate on which a pixel region, an amplifier, an output terminal and the like which will be described later are arranged. Reference numeral 101 denotes a pixel region in which a plurality of pixels are arranged. The pixels can be arranged in a matrix, for example. FIG. 2 shows an example of a pixel configuration. Components having the same functions as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
ＰＤが光電変換素子として機能するフォトダイオードであり、ＳＦは光電変換素子の電荷がそのゲートに転送され、電圧に変換するためのＭＯＳトランジスタである。ＭＯＳトランジスタＳＦは、定電流源とともにソースフォロワ回路を構成する。ＳＥＬは行を選択するためのスイッチとして機能するＭＯＳトランジスタである。ＲＥＳはＭＯＳトランジスタＳＦのゲートに所定の電圧を供給するリセットスイッチとして機能するＭＯＳトランジスタである。ＴＸはフォトダイオードからＳＦのゲートへ電荷を転送するための転送スイッチとして機能するＭＯＳトランジスタである。これらトランジスタにより画素が構成される。画素構成はこれに限られるものではなく、たとえば、ＳＥＬを設けずに、ＳＦのゲートに供給する電圧により画素を選択する構成でも良い。また複数の光電変換素子で上述のＭＯＳトランジスタの少なくともひとつを共有する構成でも良い。 PD is a photodiode that functions as a photoelectric conversion element, and SF is a MOS transistor for transferring the charge of the photoelectric conversion element to its gate and converting it into a voltage. The MOS transistor SF forms a source follower circuit together with the constant current source. SEL is a MOS transistor that functions as a switch for selecting a row. RES is a MOS transistor that functions as a reset switch that supplies a predetermined voltage to the gate of the MOS transistor SF. TX is a MOS transistor that functions as a transfer switch for transferring charges from the photodiode to the gate of the SF. A pixel is constituted by these transistors. The pixel configuration is not limited to this, and for example, a configuration may be used in which a pixel is selected by a voltage supplied to the gate of the SF without providing the SEL. Further, a configuration in which at least one of the above-described MOS transistors is shared by a plurality of photoelectric conversion elements may be employed.
図１において、１０２ａ、ｂは増幅器である。画素領域からの信号を増幅している。差動出力としては、具体的には、図３（ａ）、（ｂ）に示すように一方の信号（第１信号）の出力波形に対して位相を反転した波形を他方の信号（第２信号）として出力する構成がある。または、図３（ｃ）に示すように第１信号、第２信号のどちらか一方を基準電圧として出力する構成がある。 In FIG. 1, reference numerals 102a and b denote amplifiers. A signal from the pixel region is amplified. Specifically, as the differential output, as shown in FIGS. 3A and 3B, the waveform obtained by inverting the phase with respect to the output waveform of one signal (first signal) is changed to the other signal (second signal). Signal). Alternatively, as shown in FIG. 3C, there is a configuration in which either the first signal or the second signal is output as a reference voltage.
２は固体撮像装置と外部と信号の入出力を行なうための端子（パッド）が複数配された端子の配列である。複数の端子２は半導体基板の外周部に配列され、端子配列を構成している。複数の端子のうち、端子２ａ〜２ｄは増幅器１０２から信号経路を介して信号が伝達される端子である。したがって、出力端子２ａ〜２ｄのいずれかが、配列方向における、その配列の端部に配されている。このように配置することにより、増幅器と出力端子間の信号経路の長さを短くすることが可能となる。ここで、信号経路に含まれる配線を、増幅器と出力端子を結ぶ線で表している。 Reference numeral 2 denotes an array of terminals in which a plurality of terminals (pads) for inputting and outputting signals to and from the solid-state imaging device are arranged. The plurality of terminals 2 are arranged on the outer peripheral portion of the semiconductor substrate to constitute a terminal arrangement. Among the plurality of terminals, the terminals 2a to 2d are terminals to which signals are transmitted from the amplifier 102 via the signal path. Therefore, any one of the output terminals 2a to 2d is arranged at the end of the arrangement in the arrangement direction. By arranging in this way, the length of the signal path between the amplifier and the output terminal can be shortened. Here, the wiring included in the signal path is represented by a line connecting the amplifier and the output terminal.
１０３は画素領域からの信号を処理する列回路であり、１０４は画素もしくは列回路を駆動するための走査回路である。 Reference numeral 103 denotes a column circuit for processing a signal from the pixel region, and reference numeral 104 denotes a scanning circuit for driving the pixel or the column circuit.
ここで固体撮像装置の各構成部の半導体基板における配置に関して説明する。固体撮像装置の場合、半導体基板の略中央に光電変換を行う画素領域が一定の面積以上配置される。この時、チップ面積をできるだけ小さくして、ウェハあたりのチップ数を増やすためには、増幅器１０２は半導体基板の端部に配置されるのが好ましい。また、増幅器は画素の信号を高速に外部に出力する必要があるので、消費電流が大きくなる場合が多い。また、増幅器の動作に伴い電源、ＧＮＤが変動してしまうと出力変動が起きてしまうので、できるだけ電源、ＧＮＤの配線抵抗は小さくすることが望ましい。このような点から、半導体基板の端に増幅器を配置し、増幅器の電源、ＧＮＤの端子は半導体基板の端に配置することが望ましい。 Here, the arrangement of each component of the solid-state imaging device on the semiconductor substrate will be described. In the case of a solid-state imaging device, a pixel region for performing photoelectric conversion is arranged at a certain area or more in the approximate center of a semiconductor substrate. At this time, in order to reduce the chip area as much as possible and increase the number of chips per wafer, the amplifier 102 is preferably disposed at the end of the semiconductor substrate. In addition, since an amplifier needs to output pixel signals to the outside at high speed, current consumption often increases. Further, if the power supply and GND fluctuate with the operation of the amplifier, output fluctuations occur. Therefore, it is desirable to make the wiring resistance of the power supply and GND as small as possible. From such a point, it is desirable to arrange an amplifier at the end of the semiconductor substrate, and to arrange the power source of the amplifier and the terminal of the GND at the end of the semiconductor substrate.
ここで、増幅器として差動出力型の場合を考える。差動出力型の場合、ＧＮＤなどが変動することで生じる出力変動の影響を次段の信号処理部１０５（ＡＤコンバーター等）である程度低減することが可能となる。しかしながら、その機構上、差動出力型においては第１信号と第２信号の対称性が重要となる。つまり、ＧＮＤなどの変動の影響は第１信号、第２信号に対して同様に重畳されるため、後段の信号処理によりその変動の影響を低減しやすい。それに対して、第１、第２信号経路の配線抵抗、寄生容量にばらつきが生じた場合には、両信号の対称性が低くなり、ノイズの低減効果が低下してしまう．
したがって、差動出力型の場合、電源、ＧＮＤ配線の配線抵抗を低減することよりも、信号出力端子に信号を伝達する信号経路どうしの配線抵抗のばらつきを重視すべきである。よって、差動出力型の増幅器を用いる場合には、出力端子をＧＮＤ、電源などの入力端子に比べて、端子配列方向における端部に配置するのが重要となるのである。
Here, consider the case of a differential output type amplifier. In the case of the differential output type, it is possible to reduce the influence of the output fluctuation caused by the fluctuation of GND or the like to some extent by the signal processing unit 105 (AD converter or the like) at the next stage. However, due to the mechanism, symmetry of the first signal and the second signal is important in the differential output type. That is, since the influence of fluctuations such as GND is similarly superimposed on the first signal and the second signal, the influence of the fluctuations can be easily reduced by subsequent signal processing. On the other hand, when the wiring resistance and parasitic capacitance of the first and second signal paths vary, the symmetry of both signals is lowered and the noise reduction effect is reduced.
Therefore, in the case of the differential output type, the variation in the wiring resistance between the signal paths for transmitting signals to the signal output terminal should be emphasized rather than reducing the wiring resistance of the power supply and the GND wiring. Therefore, when a differential output type amplifier is used, it is important to arrange the output terminal at the end in the terminal arrangement direction as compared with the input terminals such as GND and power supply.
本実施例によれば、差動出力型を有する増幅器を用いる構成で、第１信号と第２信号が読み出される信号経路の抵抗を近づけることが可能となり、両者に対するノイズの影響の差を小さくすることが可能となる。 According to the present embodiment, with the configuration using the differential output type amplifier, the resistance of the signal path from which the first signal and the second signal are read can be made closer, and the difference in the influence of noise on the both is reduced. It becomes possible.
（実施例２）
図４は第２の実施形態の固体撮像装置を模式的に示す平面図である。図１等と同様の機能を有するものには同様の符号を付し、詳細な説明は省略する。また次段の信号処理部は省略している。
(Example 2)
FIG. 4 is a plan view schematically showing the solid-state imaging device of the second embodiment. Components having the same functions as those in FIG. 1 and the like are denoted by the same reference numerals, and detailed description thereof is omitted. Further, the signal processing unit at the next stage is omitted.
本実施例においては、複数の端子のうち、同一の差動増幅器１０２からの第１，第２信号が伝達される出力端子の間の距離を、その他の端子間距離よりも短くすることを特徴としている。つまり、同一の増幅器からの信号が伝達される出力端子間の距離は、出力端子を除く他の端子どうしの端子間の距離及び前記出力端子と前記他の端子との間の距離に比べて短い。実施例１において説明したように、差動出力型の増幅器の場合には、同一の増幅器から出力される第１信号と第２信号とが互いに相関性の高いことが要求される。したがって、第１信号が伝達される出力端子と、第２信号が伝達される出力端子とを他の隣接する端子間の距離よりも短くすることにより配線抵抗、寄生容量をなるべく近づける。これは増幅器を複数有する構成において特に重要となる。 In this embodiment, among the plurality of terminals, the distance between the output terminals to which the first and second signals from the same differential amplifier 102 are transmitted is shorter than the distance between the other terminals. It is said. That is, the distance between the output terminals to which the signal from the same amplifier is transmitted is shorter than the distance between the terminals other than the output terminal and the distance between the output terminal and the other terminal. . As described in the first embodiment, in the case of a differential output type amplifier, the first signal and the second signal output from the same amplifier are required to have high correlation with each other. Therefore, the wiring resistance and the parasitic capacitance are made as close as possible by making the output terminal to which the first signal is transmitted and the output terminal to which the second signal is transmitted shorter than the distance between other adjacent terminals. This is particularly important in a configuration having a plurality of amplifiers.
ここで、端子間距離に関して更に詳細に述べる。図５に示すように、固体撮像装置のパッケージのピンは等間隔に配列されていることが多い。それに対応して端子間距離も等間隔にするのが一般的である。なぜなら、各端子からピンまでのワイヤーボンディングなどの長さを均等にすることが、固体撮像装置の特性上好ましいからである。例えば、駆動信号の遅延による影響の差を小さくできる。また、ワイヤーボンディングを行う装置においても長さが均等であるほうが歩留まりを高めることが可能となる。 Here, the distance between terminals will be described in more detail. As shown in FIG. 5, the pins of the package of the solid-state imaging device are often arranged at equal intervals. Correspondingly, the distance between terminals is generally equal. This is because it is preferable in terms of the characteristics of the solid-state imaging device that the lengths of wire bonding and the like from each terminal to the pin are equal. For example, the difference in influence due to the delay of the drive signal can be reduced. Further, even in a wire bonding apparatus, it is possible to increase the yield when the length is uniform.
しかしながら本実施例においては、上述した差動出力型の増幅器を複数有した場合の特有の課題を解決するために、出力端子間距離を敢えて他の端子間距離よりも短くする。これにより、第１信号を伝達する信号経路と第２信号を伝達する信号経路との配線長の差を小さくすることが可能となる。 However, in this embodiment, the distance between the output terminals is deliberately made shorter than the distance between the other terminals in order to solve the problem specific to the case where a plurality of differential output amplifiers are provided. As a result, the difference in wiring length between the signal path for transmitting the first signal and the signal path for transmitting the second signal can be reduced.
実際に、端子間隔を８００μｍにしていた時の第１信号と第２信号の同相信号除去比は−４０ｄＢであった。しかし、出力端子間隔を、他の端子間距離よりも短くし４００μｍに狭めることによって同相信号除去比は−７０ｄＢまで向上させることが可能となった。 Actually, the in-phase signal rejection ratio of the first signal and the second signal when the terminal interval was 800 μm was −40 dB. However, the in-phase signal rejection ratio can be improved to -70 dB by making the output terminal interval shorter than the distance between other terminals and narrowing it to 400 μm.
また、一方の信号を基準電圧として出力するタイプの差動出力増幅器においては、一方の信号は基準電圧を出しているだけである。したがって、他方の信号を出力するための信号経路との対称性の重要度はそれほど高くはならない場合もある。
Further, in a differential output amplifier that outputs one signal as a reference voltage, one signal only outputs a reference voltage. Therefore, the importance of symmetry with the signal path for outputting the other signal may not be so high.
それに対して第１信号の出力波形に対して位相を１８０度反転した波形を第２信号として出力するタイプの差動出力増幅器の方が、本実施例の効果は大きい。それは、次段の信号処理部において信号処理する際に、両者の信号の対称性が直接信号処理の精度に影響を与えるためである。 On the other hand, a differential output amplifier of the type that outputs a waveform obtained by inverting the phase by 180 degrees with respect to the output waveform of the first signal as the second signal has a greater effect of this embodiment. This is because the symmetry of both signals directly affects the accuracy of signal processing when the signal processing unit in the next stage performs signal processing.
本実施例においては、出力端子間の距離をその他の端子間の距離よりも狭くすることで、第１信号配線と第２信号配線の配線長の差を小さくすることが可能となる。これにより、配線抵抗、寄生容量の差が小さくなり、差動出力に対する外乱ノイズの影響の差を低減することが可能となる。 In this embodiment, by making the distance between the output terminals narrower than the distance between the other terminals, it is possible to reduce the difference between the wiring lengths of the first signal wiring and the second signal wiring. As a result, the difference in wiring resistance and parasitic capacitance is reduced, and the difference in the influence of disturbance noise on the differential output can be reduced.
また、本実施例においては、複数の増幅器を設けて複数の読み出しチャンネルで外部への信号の出力を行なっている。そして隣接する読み出しチャネルに含まれる出力端子との距離も、他の端子間距離よりも短くしている。このような構成においては、隣接する読み出しチャンネル間での増幅器から出力端子までの配線長の差も小さくすることが可能となる。これにより、配線抵抗、寄生容量の差を小さくでき、チャンネル間の波形の遅延を小さくすることが可能となる。また、第１信号配線と第２信号配線を近接に配置することで、差動出力に対する外乱ノイズの影響の差を低減することが可能となる。 In this embodiment, a plurality of amplifiers are provided to output signals to the outside through a plurality of readout channels. The distance from the output terminal included in the adjacent read channel is also shorter than the distance between other terminals. In such a configuration, a difference in wiring length from the amplifier to the output terminal between adjacent read channels can be reduced. Thereby, the difference in wiring resistance and parasitic capacitance can be reduced, and the waveform delay between channels can be reduced. Further, by arranging the first signal wiring and the second signal wiring close to each other, it is possible to reduce the difference in the influence of disturbance noise on the differential output.
（実施例３）
図６は第３の実施形態の固体撮像装置を模式的に示す平面図である。上述の実施例と同様の機能を有するものには同様の符号を付し詳細な説明は省略する。次段の信号処理部は省略している。
(Example 3)
FIG. 6 is a plan view schematically showing the solid-state imaging device of the third embodiment. Components having functions similar to those of the above-described embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. The signal processing unit at the next stage is omitted.
本実施例においては、出力端子を半導体基板の端部に配置し、且つ他の端子における隣接端子との距離に比べて、出力端子どうしの距離を短くしている。これにより、増幅器から出力端子までの信号経路に含まれる配線長を短くすることが可能となる。更に、出力端子間の距離をその他の端子間の距離よりも狭くすることで、第１信号を伝達する信号経路と第２信号を伝達する信号経路の配線長の差を小さくすることが可能となる。 In this embodiment, the output terminals are arranged at the end of the semiconductor substrate, and the distance between the output terminals is made shorter than the distance between the other terminals and the adjacent terminals. As a result, the length of the wiring included in the signal path from the amplifier to the output terminal can be shortened. Furthermore, by making the distance between the output terminals smaller than the distance between the other terminals, it is possible to reduce the difference in wiring length between the signal path for transmitting the first signal and the signal path for transmitting the second signal. Become.
本実施例によれば、波形のなまり、遅延を小さくすることが可能であり且つ、差動出力に対する外乱ノイズの影響の差を低減することが可能となる。 According to the present embodiment, it is possible to reduce the rounding of the waveform and the delay, and to reduce the difference in the influence of disturbance noise on the differential output.
（実施例４）
図７は第４の実施形態の固体撮像装置を模式的に示す平面図である。上述の実施例と同様の機能を有するものには同様の符号を付し詳細な説明は省略する。
Example 4
FIG. 7 is a plan view schematically showing the solid-state imaging device of the fourth embodiment. Components having functions similar to those of the above-described embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
本実施例では、複数の出力端子を半導体基板の対向する２辺に配置している。このように配置することで、増幅器１０２ａ、１０２ｂそれぞれの信号経路においても配線長の差を小さくすることが可能となり、更に配線抵抗と寄生容量の差を小さくすることも可能となる。本実施例においては、出力端子を半導体基板の端部に配置し、更に、その他の端子間距離よりも出力端子間の距離を短くしているが、どちらか一方の配置のみとした場合にも適用することができる。さらに本実施例においては片側にひとつの読み出しチャンネルを配置しているがこれに限られるものではない。更に読み出しチャンネル数が増えた時には、半導体基板の対向する端部に増幅器と出力端子を配置すればよい。片側のみに４つの読み出しチャンネルを配置した場合に比べて、図８に示すように対向する端部に配置することで大幅にチャンネル間の配線長の差を小さくすることができる。 In this embodiment, a plurality of output terminals are arranged on two opposite sides of the semiconductor substrate. By arranging in this way, the difference in wiring length can be reduced in the signal paths of the amplifiers 102a and 102b, and the difference in wiring resistance and parasitic capacitance can be further reduced. In this embodiment, the output terminals are arranged at the end of the semiconductor substrate, and the distance between the output terminals is made shorter than the distance between the other terminals. Can be applied. Furthermore, in this embodiment, one read channel is arranged on one side, but the present invention is not limited to this. When the number of read channels further increases, an amplifier and an output terminal may be disposed at opposite ends of the semiconductor substrate. Compared with the case where four readout channels are arranged only on one side, the difference in the wiring length between the channels can be greatly reduced by arranging them on opposite ends as shown in FIG.
（実施例５）
図９は第５の実施形態の固体撮像装置を模式的に示す平面図である。上述の実施例と同様の機能を有するものには同様の符号を付し詳細な説明は省略する。
(Example 5)
FIG. 9 is a plan view schematically showing the solid-state imaging device of the fifth embodiment. Components having functions similar to those of the above-described embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
本実施例においては、出力端子と増幅回路の間の信号経路に、保護回路が設けられている。ここで、保護回路の配置に関して説明する。出力端子間に保護回路があると、より出力端子間の距離を狭めようとした時に妨げになる場合がある。そこで、本実施例においては出力端子間に保護回路が配置されないようにした。つまり図９の線分Ａ−Ａ´よりも半導体基板の内部側、画素領域側に保護回路を配置した。これにより、差動出力に対する外乱ノイズの影響の差を低減することが可能となり、且つ静電破壊にも強い固体撮像装置を提供することが可能となる。 In this embodiment, a protection circuit is provided in the signal path between the output terminal and the amplifier circuit. Here, the arrangement of the protection circuit will be described. If there is a protective circuit between the output terminals, it may be an obstacle when the distance between the output terminals is further reduced. Therefore, in this embodiment, no protection circuit is arranged between the output terminals. That is, the protective circuit is arranged on the inner side of the semiconductor substrate and the pixel region side than the line AA ′ in FIG. This makes it possible to reduce the difference in the influence of disturbance noise on the differential output, and to provide a solid-state imaging device that is resistant to electrostatic breakdown.
固体撮像装置の両端に対称に差動出力増幅器と出力端子を配置する場合や、出力端子を端に配置する場合においても、本実施例の効果は発揮され、差動出力増幅器から出力端子までの配線長を短くして、さらに配線長の差を小さくできるので非常に効果が大きい。 Even when the differential output amplifier and the output terminal are arranged symmetrically at both ends of the solid-state imaging device, or when the output terminal is arranged at the end, the effect of this embodiment is exhibited, and the differential output amplifier to the output terminal is effective. Since the wiring length can be shortened and the difference in wiring length can be further reduced, it is very effective.
（実施例６）
本実施例においては、差動出力型の増幅器からの第１出力及び第２出力が伝達される信号経路の長さの差に関して詳細に述べる。増幅器と出力端子間の信号経路において、基板等から外乱ノイズがのるが、外部での減算処理において、それらノイズ成分を効果的に除去するために、配線については以下の式を満たすよう設定する。
ａｂ・（Ｌ１ ２−Ｌ２ ２）≦０．０２／πＦ・・・（１）
Ｆは駆動周波数、ａは単位長さあたりの抵抗（Ω／μｍ）、ｂは単位長さあたりの容量（Ｆ／μｍ）、Ｌ１、Ｌ２は配線長（Ｌ１≦Ｌ２）である。ここで、式１の導出に関して述べる。
(Example 6)
In the present embodiment, the difference in length of the signal path through which the first output and the second output from the differential output type amplifier are transmitted will be described in detail. In the signal path between the amplifier and the output terminal, disturbance noise comes from the substrate, etc., but in order to effectively remove these noise components in the external subtraction process, the wiring is set to satisfy the following equation: .
ab · (L 1 2 −L 2 2 ) ≦ 0.02 / πF (1)
F is a drive frequency, a is a resistance per unit length (Ω / μm), b is a capacity per unit length (F / μm), and L 1 and L 2 are wiring lengths (L 1 ≦ L 2 ). . Here, the derivation of Equation 1 will be described.
まず信号の伝達時間と配線長の関係を考える。信号の振幅値は、ＣＲ時定数の影響を考慮に入れて最大振幅値と、容量、抵抗により式２により表される。
Ｖ＝Ｖ０・（１−ｅｘｐ（−ｔ／ＣＲ））・・・（２）
最大振幅の９５％の振幅で使用するとすればＶ／Ｖ０＝０．９５である。ここで、２本の出力線の転送時間をそれぞれｔ１，ｔ２とすれば、
ｔ１＝Ｃ１Ｒ１・（１−ｌｎ０．０５）≒４．０・Ｃ１Ｒ１・・・（３）
ｔ２＝Ｃ２Ｒ２・（１−ｌｎ０．０５）≒４．０・Ｃ２Ｒ２・・・（４）
と表される。ここで、
Ｒ１＝ａ・Ｌ１、Ｒ２＝ａ・Ｌ２、Ｃ１＝ｂ・Ｌ１、Ｃ２＝ｂ・Ｌ２
なので、信号伝達の時間差ｔ１−ｔ２は、
ｔ１−ｔ２＝４．０・（Ｃ１Ｒ１−Ｃ２Ｒ２）＝４．０・ａｂ・（Ｌ１ ２−Ｌ２ ２）・・・（５）
であり、式５により信号伝達の時間差を配線長の差で表現することができる。
First, consider the relationship between signal transmission time and wiring length. The amplitude value of the signal is expressed by Equation 2 using the maximum amplitude value, capacitance, and resistance in consideration of the influence of the CR time constant.
V = V0 · (1-exp (−t / CR)) (2)
If used with an amplitude of 95% of the maximum amplitude, V / V0 = 0.95. Here, if the transfer times of the two output lines are t 1 and t 2 , respectively,
t 1 = C 1 R 1 · (1-ln0.05) ≈4.0 · C 1 R 1 (3)
t 2 = C 2 R 2 · (1-ln0.05) ≈4.0 · C 2 R 2 (4)
It is expressed. here,
R 1 = a · L 1 , R 2 = a · L 2 , C 1 = b · L 1 , C 2 = b · L 2
Therefore, the signal transmission time difference t 1 -t 2 is
t 1 -t 2 = 4.0 · (C 1 R 1 -C 2 R 2 ) = 4.0 · ab · (L 1 2 -L 2 2 ) (5)
Thus, the time difference of signal transmission can be expressed by the difference in wiring length according to Equation 5.
次にノイズに関して説明する。信号出力に所定の周波数のノイズが重畳されることを仮定する。ノイズを周波数ｆの正弦波とし仮定し、２つの出力間にΔｔという時間差が生じているとすると、
ＹＡ＝Ａｓｉｎθ ・・・（６）
ＹＢ＝Ａｓｉｎ（θ＋ω・Δｔ） ・・・（７）
と表すことができる。差動出力型の増幅器から出力された２つの出力について減算を行ったあとのノイズ成分は
ＹＡ−ＹＢ＝Ａｓｉｎθ−Ａｓｉｎ（θ＋ω・Δｔ）
＝Ａ（１−ｃｏｓω・Δｔ）・ｓｉｎθ−Ａｓｉｎω・Δｔ・ｃｏｓθ・・・（８）
となり、ノイズ成分の振幅（合成波の振幅）Ｎは、
Ｎ＝Ａ√２・（１−ｃｏｓω・Δｔ）（１／２）・・・（９）
となる。ここで、ω＝２πｆにより
Ｎ＝Ａ√２・（１−ｃｏｓ２πｆ・Δｔ）（１／２）・・・（１０）
となる。
Next, noise will be described. Assume that noise of a predetermined frequency is superimposed on the signal output. Assuming that the noise is a sine wave of frequency f and there is a time difference of Δt between the two outputs,
Y A = Asin θ (6)
Y B = Asin (θ + ω · Δt) (7)
It can be expressed as. The noise component after subtracting the two outputs from the differential output type amplifier is Y A −Y B = Asin θ−Asin (θ + ω · Δt)
= A (1-cos ω · Δt) · sin θ−Asin ω · Δt · cos θ (8)
The amplitude of the noise component (the amplitude of the synthesized wave) N is
N = A√2 · (1−cos ω · Δt) (1/2) (9)
It becomes. Here, ω = 2πf, N = A√2 · (1-cos2πf · Δt) (1/2) (10)
It becomes.
ここでノイズ除去を考えた場合に、低減するノイズ成分についてはその振幅を１／ｎにすることを目標とする。
周波数ｆのノイズ成分について、上記目標を達成する為には合成波の振幅を１／ｎ以下とする必要がある。
Here, when noise removal is considered, the objective is to reduce the amplitude of the noise component to be reduced to 1 / n.
For the noise component of frequency f, the amplitude of the synthesized wave needs to be 1 / n or less in order to achieve the above target.
Ａ√２・（１−ｃｏｓ２πｆ・Δｔ）（１／２）≦（１／ｎ）・Ａ・・・（１１）
上式で等号が成立するのは
ｃｏｓ２πｆ・Δｔ＝１−（１／２ｎ２）
Δｔ＝ａｂ・（Ｌ１ ２−Ｌ２ ２）／４
Ａｒｃｃｏｓ（１−（１／２ｎ２））＝２πｆ・ａｂ・（Ｌ１ ２−Ｌ２ ２）／４の時である。したがって以下の式が成り立つ。
ａｂ・（Ｌ１ ２−Ｌ２ ２）＝４・Ａｒｃｃｏｓ（１−（１／２ｎ２））／２πｆ・・・（１２）
上述した数式１は、駆動周波数の１０倍の周期までのものの振幅を１／１０以下に減衰させるとして、作成している。したがって、配線長の差が１００μｍ程度になるように、ノイズの周波数、減衰割合を決定した。
A√2 · (1-cos2πf · Δt) (1/2) ≦ (1 / n) · A (11)
In the above equation, the equal sign is established as follows: cos 2πf · Δt = 1− (1 / 2n 2 )
Δt = ab · (L 1 2 −L 2 2 ) / 4
Arccos (1- (1 / 2n 2 )) = 2πf · ab · (L 1 2 −L 2 2 ) / 4. Therefore, the following equation holds.
ab · (L 1 2 −L 2 2 ) = 4 · Arccos (1− (1 / 2n 2 )) / 2πf (12)
Formula 1 described above is created assuming that the amplitude up to 10 times the driving frequency is attenuated to 1/10 or less. Therefore, the noise frequency and attenuation ratio were determined so that the difference in wiring length was about 100 μm.
例えば、２０ＭＨｚで駆動し、用いる配線材料の特性として、ａ＝１．１Ｅ−１５（Ω／μｍ）、ｂ＝５．０Ｅ−３（Ｆ／μｍ）とする。そして増幅器から出力端子までの配線のうち一方の長さを１４０００μｍとする。このとき、上式より、外乱ノイズを効果的に除去するためには、配線長の差は１３０ｕｍ以内におさめる必要がある。これを実現するために、接続すべき２つの出力端子の中間付近まで、信号経路を構成する２本の配線を並走させた後、分岐させることにより、配線の長さの差を規定内におさめることができる。 For example, it is driven at 20 MHz, and the characteristics of the wiring material used are a = 1.1E-15 (Ω / μm) and b = 5.0E-3 (F / μm). One length of the wiring from the amplifier to the output terminal is set to 14000 μm. At this time, according to the above equation, in order to effectively remove the disturbance noise, it is necessary to keep the difference in wiring length within 130 μm. To achieve this, the two wirings that make up the signal path are run parallel to the middle of the two output terminals to be connected, and then branched, thereby keeping the difference in wiring length within the specified range. I can stop you.
または、図１０に示すように、増幅器との距離が近いほうの出力端子に信号を伝達する信号経路の配線を遠い方の配線に比べて、より多くの変曲点を有することにより、配線長の差を規定内に収めるよう構成されていてもよい。または、多層配線構造を用いることもできる。多層配線構造の概略図を図１１に示す。１層目の配線は冗長な部分を含み、各増幅器からおおよそ同じ形状で構成する。１層目の配線と２層目の配線の間にはスルーホールを設けて導通させている。これらのスルーホールは、差動出力型の増幅器が接続しようとする２つの出力端子の中心付近に設け、２層目の配線は出力端子付近まで並走させたのち、分岐して各出力端子に向かうように形成されている。
Alternatively, as shown in FIG. 10, the wiring length of the signal path for transmitting a signal to the output terminal closer to the amplifier has more inflection points than that of the farther wiring. It may be configured so that the difference between the two is within the specification. Alternatively, a multilayer wiring structure can be used. A schematic diagram of the multilayer wiring structure is shown in FIG. The wiring in the first layer includes a redundant portion and is configured with approximately the same shape from each amplifier. A through-hole is provided between the first-layer wiring and the second-layer wiring for electrical connection. These through-holes are provided near the center of the two output terminals to which the differential output type amplifier is to be connected, and the second-layer wiring runs parallel to the vicinity of the output terminal and then branches to each output terminal. It is formed to head.
このように多層配線構造を用いることにより、各読み出しチャンネルにおいて、冗長な部分も含めたトータルの配線面積の差が小さくなることにより、寄生容量、及び配線抵抗が作る時定数の差を小さくできる。したがって、読み出しチャネル間の出力信号の遅延を緩和できる。 By using the multilayer wiring structure in this way, the difference in the total wiring area including the redundant portion in each read channel is reduced, so that the difference between the parasitic capacitance and the time constant created by the wiring resistance can be reduced. Therefore, the delay of the output signal between the read channels can be reduced.
また、各増幅器においては、１層目の配線長と２層目の配線長の和に対して、２本の出力線の間でその差を前述した数式１により規定される範囲に収めることにより、次段の処理ＩＣで効率のよくノイズを除去することができる。 In each amplifier, the difference between the two output lines with respect to the sum of the wiring length of the first layer and the wiring length of the second layer is within the range defined by the above-described equation 1. The next stage processing IC can efficiently remove noise.
尚、配線の形状は必ずしも図１１の形状でなくともよい。読み出しチャンネルごとの配線長の差を小さくし、かつ各増幅器においては第１信号の信号経路と第２信号の信号経路において、増幅器から出力端子までの配線長の差が前述の数式１で規定する範囲に収まっていればよい。さらには、２層でなく３層以上の多層配線構造を有していてもよい。 Note that the shape of the wiring is not necessarily the shape shown in FIG. The difference in wiring length for each readout channel is reduced, and in each amplifier, the difference in wiring length from the amplifier to the output terminal in the signal path of the first signal and the signal path of the second signal is defined by Equation 1 above. It only has to be within the range. Furthermore, it may have a multilayer wiring structure of three or more layers instead of two layers.
（撮像システムへの応用例）
図１２は、実施例１〜６で説明した固体撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ１００２の手前にはシャッター１００１があり、露出を制御する。絞り１００３により必要に応じ光量を制御し、固体撮像装置１００４に結像させる。固体撮像装置１００４から出力された信号は信号処理回路１００５で処理され、Ａ／Ｄ変換器１００６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１００７で演算処理される。処理されたディジタル信号はメモリ１０１０に蓄えられたり、外部Ｉ／Ｆ１０１３を通して外部の機器に送られる。固体撮像装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、信号処理部１００７はタイミング発生部１００８により制御される他、システム全体は全体制御部・演算部１００９で制御される。記録媒体１０１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１０１１を通して、記録される。
(Application example to imaging system)
FIG. 12 illustrates an example of a circuit block when the solid-state imaging device described in the first to sixth embodiments is applied to a camera. A shutter 1001 is provided in front of the taking lens 1002 and controls exposure. The amount of light is controlled by the diaphragm 1003 as necessary, and an image is formed on the solid-state imaging device 1004. A signal output from the solid-state imaging device 1004 is processed by a signal processing circuit 1005 and converted from an analog signal to a digital signal by an A / D converter 1006. The output digital signal is further processed by a signal processing unit 1007. The processed digital signal is stored in the memory 1010 or sent to an external device through the external I / F 1013. The solid-state imaging device 1004, the imaging signal processing circuit 1005, the A / D converter 1006, and the signal processing unit 1007 are controlled by a timing generation unit 1008, and the entire system is controlled by an overall control unit / arithmetic unit 1009. In order to record an image on the recording medium 1012, the output digital signal is recorded through a recording medium control I / F unit 1011 controlled by the overall control unit / arithmetic unit.
１ 半導体基板
１０１ 画素領域
１０２ 増幅器
２ 端子
２ａ〜２ｈ 出力端子
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 101 Pixel area | region 102 Amplifier 2 Terminal 2a-2h Output terminal
Claims (8)
前記画素領域からの信号を増幅する差動出力型の複数の増幅器と、
前記増幅器の出力信号を外部へ出力するための複数の出力端子を含む複数の端子と、を有する固体撮像装置であって、
前記増幅器と、前記増幅器からの信号が伝達される複数の出力端子の各々との間に配され、前記増幅器からの信号を前記副素の出力端子へ伝達する第１配線及び第２配線を有し、前記第１配線及び第２配線の長さが以下の式を満たすことを特徴とする固体撮像装置。
ａｂ・（Ｌ１ ２−Ｌ２ ２）≦０．０２／πＦ・・・（１）
（Ｆは増幅器の駆動周波数、ａは単位長さあたりの抵抗（Ω／μｍ）、ｂは単位長さあたりの容量（Ｆ／μｍ）、Ｌ１は第１配線の長さ、Ｌ２は第２配線の長さ（Ｌ１≦Ｌ２）） A pixel region in which a plurality of pixels are arranged;
A plurality of differential output type amplifiers for amplifying signals from the pixel region;
A solid-state imaging device having a plurality of terminals including a plurality of output terminals for outputting an output signal of the amplifier to the outside,
And the amplifier, the signal from the amplifier is arranged between each of the plurality of output terminals to be transmitted, the first and second lines you transfer a signal from the amplifier to the output terminal of the secondary element And a length of the first wiring and the second wiring satisfy the following expression.
ab · (L 1 2 −L 2 2 ) ≦ 0.02 / πF (1)
(F is the drive frequency of the amplifier , a is the resistance per unit length (Ω / μm), b is the capacitance per unit length (F / μm), L 1 is the length of the first wiring, and L 2 is the first 2 wiring length (L 1 ≦ L 2 ))
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011231892A JP5159940B2 (en) | 2011-10-21 | 2011-10-21 | Solid-state imaging device and imaging system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011231892A JP5159940B2 (en) | 2011-10-21 | 2011-10-21 | Solid-state imaging device and imaging system |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006242929A Division JP4878248B2 (en) | 2006-09-07 | 2006-09-07 | Solid-state imaging device and imaging system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012085309A JP2012085309A (en) | 2012-04-26 |
| JP5159940B2 true JP5159940B2 (en) | 2013-03-13 |
Family
ID=46243610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011231892A Expired - Fee Related JP5159940B2 (en) | 2011-10-21 | 2011-10-21 | Solid-state imaging device and imaging system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5159940B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019144840A (en) * | 2018-02-20 | 2019-08-29 | シナノケンシ株式会社 | Ruby setting program and ruby setting device |
| JP7465311B2 (en) | 2021-10-20 | 2024-04-10 | キヤノン株式会社 | Photoelectric conversion device, photoelectric conversion system and mobile body |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2892732B2 (en) * | 1990-01-12 | 1999-05-17 | 株式会社日立製作所 | Integrated circuit device |
| JP3536517B2 (en) * | 1996-03-06 | 2004-06-14 | 株式会社ニコン | Amplification type solid-state imaging device |
| JP3671702B2 (en) * | 1998-10-16 | 2005-07-13 | 富士ゼロックス株式会社 | Electromagnetic wave suppression device for signal transmission system using differential signal |
| JP4404241B2 (en) * | 2002-02-12 | 2010-01-27 | ソニー株式会社 | Solid-state imaging device and output method thereof |
-
2011
- 2011-10-21 JP JP2011231892A patent/JP5159940B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012085309A (en) | 2012-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101947283B1 (en) | Semiconductor integrated circuit, electronic device, solid-state imaging apparatus, and imaging apparatus | |
| US10129444B2 (en) | Solid-state imaging element and camera system | |
| JP7157944B2 (en) | Imaging device | |
| US9319609B2 (en) | Solid-state imaging device | |
| US9621830B2 (en) | Image sensor, image capturing apparatus, and cellular phone | |
| US10937818B2 (en) | Solid state imaging device | |
| JP5886793B2 (en) | Solid-state imaging device | |
| JP4878248B2 (en) | Solid-state imaging device and imaging system | |
| WO2017169484A1 (en) | Image pickup element, image pickup device, and semiconductor memory | |
| US8581361B2 (en) | Semiconductor apparatus | |
| JPWO2018198802A1 (en) | Solid-state imaging device and imaging device | |
| JP5159940B2 (en) | Solid-state imaging device and imaging system | |
| JP2015139199A (en) | Solid-state imaging device and imaging apparatus | |
| JP2015144316A (en) | Semiconductor integrated circuit, electronic device, solid-state imaging device, and imaging device | |
| JP7330124B2 (en) | Solid-state imaging device | |
| US11978755B2 (en) | Semiconductor apparatus and equipment | |
| JP6185098B2 (en) | Solid-state imaging device | |
| JP4817354B2 (en) | Semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121211 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5159940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |