JP5158859B2 - 遅延復調デバイスおよびその位相調整方法 - Google Patents
遅延復調デバイスおよびその位相調整方法 Download PDFInfo
- Publication number
- JP5158859B2 JP5158859B2 JP2008049222A JP2008049222A JP5158859B2 JP 5158859 B2 JP5158859 B2 JP 5158859B2 JP 2008049222 A JP2008049222 A JP 2008049222A JP 2008049222 A JP2008049222 A JP 2008049222A JP 5158859 B2 JP5158859 B2 JP 5158859B2
- Authority
- JP
- Japan
- Prior art keywords
- mach
- zehnder interferometer
- waveguides
- waveguide
- interferometer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Communication System (AREA)
Description
本発明は、遅延復調デバイスおよびその位相調整方法に関する。
近年、ブロードバンドの急速な普及を背景に、光伝送システムの高速化（伝送速度40Gbpsへ）の検討が盛んに行われている。しかしながら、伝送速度を上げると、光信号1bitあたりの時間幅が減少し、光ファイバの特性の影響により、信号波形が劣化し、通信回線の品質の劣化を引き起こしてしまうという問題がある。40Gbps級の長距離伝送を行う際には、伝送経路の途中で、光信号を電気に信号に変換して、再び、光信号に変換し直すといった中継器が必要であるため、既存のファイバ網を使用し、ネットワークを構築することを困難にさせている。このため、現在では光信号の時間幅を拡大させることによって信号波形劣化を低減できる多値変調の差動四値位相変調(DQPSK：Differential Quadrature Phase Shift Keying) の研究開発が行われている。DQPSKは４つの情報を異なる4つの光位相差に対応させて伝送する変調方式であり、従来の2値変調方式を用いた40Gbps伝送よりも4倍の距離を伝送できることになる。このDQPSKにより、既存のファイバ網を利用した大都市間のネットワークの構築が可能になると考えられる。
図４にDQPSK方式を用いた従来の光伝送システム（光送受信器）の概略構成を示す。この光伝送システムは、光送信器１００と、光受信機１０１とを備える。光受信器１０１には、遅延復調デバイス１０２、バランスドレシーバ１０３，１０４、受信電気回路１０５などが設けられている。
光送信器１００から光ファイバ伝送路１０６には、ビット情報が0、π/2、π、3/2πの位相情報に変調された光位相信号（DQPSK信号）が伝送される。光ファイバ伝送路１０６から光受信器１０１に送られてきた光位相信号は遅延復調デバイス１０２により光強度信号に変換され、さらには、その光強度信号がバランスドレシーバ１０３，１０４により電気信号に変換され、光位相信号のビット情報を復調させることができる。受信電気回路１０５では、復号化処理などがなされる。
この遅延復調デバイス１０２は、図５に示されるように平面光波回路（ＰＬＣ：Planar Lightwave Circuit）であり、１つのY分岐導波路２００と２つのマッハツェンダー干渉計回路（MZI）２１０，２２０によって構成されている。また、一方のMZI２１０の位相に対し、もう一方のMZI２２０の位相はπ/2だけシフトさせる必要がある。ところでMZI２１０は２つの方向性結合器（DC：Directional Coupler）２１１，２１２と、２つの方向性結合器２１１，２１２間に接続された導波路長の異なる２つの導波路２１３，２１４とを備える。MZI２２０は２つの方向性結合器２２１，２２２と、２つの方向性結合器２２１，２２２間に接続された導波路長の異なる２つの導波路２２３，２２４とを備える。PLCの作製時のガラスの屈折率の揺らぎのため、２つのMZI２１０，２２０間の相対的な位相を精密に制御することは困難である。そのため、PLCの作製後に導波路２１３，２２３部分の位相を調整する位相トリミング技術を用いて、2つのMZI２１０，２２０の位相を調整する必要がある。位相トリミング技術は各種開発されているが、その中でも、薄膜ヒータによる局所的な加熱による永久屈折率変化を用いた局所加熱位相トリミング技術（例えば、特許文献１、非特許文献１参照）は、特別な装置を必要とせずに高精度の位相トリミングが実現できる現実的な方法である。そのため、図５に示されているように、位相トリミングのために導波路２１３，２２３に薄膜ヒータ２１５，２２５が形成されている。局所加熱位相トリミングにおいては、PLC膜に内在する応力やヒータ膜起因の応力が局所的且
つ高電力（数W/mm）のヒータ加熱により不可逆的に変化するため、光弾性効果によってコアの等価屈折率が変化するとされている。
特開２００４−６１６５６号公報
川島他 2006年電子情報通信学会エレクトロニクスソサイエティ大会 C-3-12
つ高電力（数W/mm）のヒータ加熱により不可逆的に変化するため、光弾性効果によってコアの等価屈折率が変化するとされている。
ところで、上記局所加熱位相トリミングは、時間や電力に比例して大きな位相シフト量が得られるが、同時に偏波乖離量も次第に大きくなってしまうという問題がある（非特許文献１参照）。特にDQPSK方式を用いた光伝送システム（光送受信器）の遅延復調デバイ
スにおいては、スペクトルの幅が小さいため、偏波乖離量が大きいとデバイスとして機能しなくなる。例えば伝送速度が40GbpsのDQPSK方式を用いた光送受信器において、偏波乖離量の許容量は0.1GHz (0.0184nm)程度である。そのため、偏波乖離量が小さい遅延復調デバイスを実現することは非常に困難であった。
スにおいては、スペクトルの幅が小さいため、偏波乖離量が大きいとデバイスとして機能しなくなる。例えば伝送速度が40GbpsのDQPSK方式を用いた光送受信器において、偏波乖離量の許容量は0.1GHz (0.0184nm)程度である。そのため、偏波乖離量が小さい遅延復調デバイスを実現することは非常に困難であった。
本発明は、このような従来の問題点に着目してなされたもので、その目的は、偏波乖離量が極めて小さい遅延復調デバイスおよびその位相調整方法を提供することにある。
上記課題を解決するために、本発明の第１の態様に係る遅延復調デバイスは、1本の光入力導波路から分岐された２本の導波路にそれぞれ接続された２×２の第１のマッハツェンダー干渉計回路および２×２の第２のマッハツェンダー干渉計回路と、前記第１のマッハツェンダー干渉計回路を構成する導波路長の異なる２つの導波路上にそれぞれ形成されたヒータと、前記第２のマッハツェンダー干渉計回路を構成する２つの導波路上にそれぞれ形成されたヒータと、を備えることを特徴とする。
この態様によれば、各マッハツェンダー干渉計回路では、２つの導波路のうちの導波路長の短い導波路（第１の導波路）上に形成されたヒータ（第１のヒータ）を駆動させると位相が短波長側にシフトし、導波路長の長い導波路（第２の導波路）上に形成されたヒータ（第１のヒータ）を駆動させると位相が長波長側にシフトする。このため、第１のマッハツェンダー干渉計回路の２つの導波路上にそれぞれ形成されたヒータのいずれか一方と、第２のマッハツェンダー干渉計回路の２つの導波路上にそれぞれ形成されたヒータのいずれか一方とを駆動させることにより、位相調整量の一部を第１のマッハツェンダー干渉計回路側のヒータで調整でき、残りを第２のマッハツェンダー干渉計回路側のヒータで調整することができる。これにより、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスは、前記第１のマッハツェンダー干渉計回路の前記２つの導波路上に、前記ヒータが２つずつ形成されており、かつ、前記第２のマッハツェンダー干渉計回路の前記２つの導波路上に、前記ヒータが２つずつ形成されていることを特徴とする。
この態様によれば、第１のマッハツェンダー干渉計回路の２つの導波路上に２つずつ形成されたヒータ（Ｃ，Ｄ）とヒータ（Ａ，Ｂ）のいずれか一方と、第２のマッハツェンダー干渉計回路の２つの導波路上に２つずつ形成されたヒータ（Ｅ，Ｆ）とヒータ（Ｇ，Ｈ）のいずれか一方とを駆動させる。これにより、位相調整量の一部を第１のマッハツェンダー干渉計回路側の２つのヒータで調整し、残りを第２のマッハツェンダー干渉計回路側の２つのヒータで調整することができる。
例えば、２つのマッハツェンダー干渉計回路間での必要な位相差（例えばπ/2）よりも初期位相差が小さい場合には、第１のマッハツェンダー干渉計回路の短い導波路（第１の導波路）上に形成されたヒータ（Ｃ，Ｄ）を駆動させると共に、第２のマッハツェンダー干渉計回路の長い導波路（第２の導波路）上に形成されたヒータ（Ｇ，Ｈ）を駆動させる。逆に、必要な位相差（例えばπ/2）よりも初期位相差が大きい場合には、第１のマッハツェンダー干渉計回路の長い導波路（第２の導波路）上に形成されたヒータ（Ａ，Ｂ）を駆動させると共に、第２のマッハツェンダー干渉計回路の短い導波路（第１の導波路）上に形成されたヒータ（Ｅ，Ｈ）を駆動させる。
このように、必要な位相差よりも初期位相差が小さい場合および大きい場合のいずれの場合にも、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスは、前記第１のマッハツェンダー干渉計回路の前記２つの導波路の中央部、および前記第２のマッハツェンダー干渉計回路の前記２つの導波路の中央部に1/2波長板が挿入されていることを特徴とする。
この態様によれば、各マッハツェンダー干渉計回路を伝播する信号光の透過スペクトルの偏波乖離を抑制することができる。これにより、偏波乖離量がより小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスは、前記第１のマッハツェンダー干渉計回路の前記２つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されており、かつ、前記第２のマッハツェンダー干渉計回路の前記２つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されていることを特徴とする。
本発明の他の態様に係る遅延復調デバイスは、前記第１のマッハツェンダー干渉計回路の前記２つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されており、かつ、前記第２のマッハツェンダー干渉計回路の前記２つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されていることを特徴とする。
本発明の他の態様に係る遅延復調デバイスは、前記第１および第２のマッハツェンダー干渉計回路各々において、前記２つの導波路のうち、導波路長の長い導波路の中央部が導波路長の短い導波路に近接するように、前記導波路長の長い導波路がその中央部でそれぞれ折り返されていることを特徴とする。
。
。
この態様によれば、各マッハツェンダー干渉計回路の２つの導波路のうち、導波路長の長い導波路の中央部が導波路長の短い導波路に近接するように、長い導波路がその中央部でそれぞれ折り返されているので、デバイスの小型化を図ることができる。つまり、各マッハツェンダー干渉計回路の長い導波路（第２の導波路）を折り返さない場合には、その長い導波路の中央部が外側へそれぞれ大きく膨らむので、マッハツェンダー干渉計回路などを同一基板上に形成した平面光波回路（PLC）型の遅延復調デバイスの基板サイズが大型化する。これに対して、この態様によれば、各マッハツェンダー干渉計回路の導波路長の長い導波路がその中央部で折り返されているので、各マッハツェンダー干渉計回路の導波路長の長い導波路の中央部が外側へそれぞれ大きく膨らむことがなく、平面光波回路の遅延復調デバイスの基板サイズを小型化することができる。
また、第１のマッハツェンダー干渉計回路の２つの導波路の中央部と第２のマッハツェンダー干渉計回路の２つの導波路の中央部とを含む領域に一つの1/2波長板を配置する場合、高価な1/2波長板がサイズの小さいもので済むので、コストの低減を図れる。
上記課題を解決するために、本発明の第２の態様に係る遅延復調デバイスの位相調整方法は、1本の光入力導波路から分岐された２本の導波路にそれぞれ接続された２×２の第１のマッハツェンダー干渉計回路および２×２の第２のマッハツェンダー干渉計回路と、前記第１のマッハツェンダー干渉計回路を構成する導波路長の異なる２つの導波路上にそれぞれ形成されたヒータと、前記第２のマッハツェンダー干渉計回路を構成する２つの導波路上にそれぞれ形成されたヒータと、を備えた遅延復調デバイスの位相調整方法において、前記第１のマッハツェンダー干渉計回路の、前記２つの導波路のいずれか一方の導波路上にあるヒータを駆動させる第１のステップと、前記第２のマッハツェンダー干渉計回路の、前記２つの導波路のいずれか一方の導波路上にあるヒータを駆動させる第２のステップと、を備え、前記第１のステップでの前記ヒータの駆動と前記第２のステップでの前記ヒータの駆動とにより、前記第１および第２のマッハツェンダー干渉計回路の位相を調整することを特徴とする。
この態様によれば、第１および第２のマッハツェンダー干渉計回路各々の、２つの導波路のいずれか一方の導波路上にあるヒータを駆動させることにより、各第１および第２のマッハツェンダー干渉計回路の位相を調整する。つまり、各マッハツェンダー干渉計回路では、２つの導波路のうちの導波路長の短い導波路（第１の導波路）上に形成されたヒータ（第１のヒータ）を駆動させると位相が短波長側にシフトし、導波路長の長い導波路（第２の導波路）上に形成されたヒータ（第１のヒータ）を駆動させると位相が長波長側にシフトする。このため、第１のマッハツェンダー干渉計回路の２つの導波路上にそれぞれ形成されたヒータのいずれか一方と、第２のマッハツェンダー干渉計回路の２つの導波路上にそれぞれ形成されたヒータのいずれか一方とを駆動させることにより、位相調整量の一部を第１のマッハツェンダー干渉計回路側のヒータで調整でき、残りを第２のマッハツェンダー干渉計回路側のヒータで調整することができる。これにより、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第１および第２のマッハツェンダー干渉計回路間での必要な位相差よりも初期位相差が小さい場合には、前記第１のステップで、前記第１のマッハツェンダー干渉計回路の前記２つの導波路のうち、導波路長の短い第１の導波路上に形成されたヒータを駆動させ、かつ、前記第２のステップで、前記第２のマッハツェンダー干渉計回路の前記２つの導波路のうち、導波路長の長い第２の導波路上に形成されたヒータを駆動させ、そして、前記必要な位相差よりも初期位相差が大きい場合には、前記第１のステップで、前記第１のマッハツェンダー干渉計回路の前記２つの導波路のうち、導波路長の長い第２の導波路上に形成されたヒータを駆動させ、かつ、前記第２のステップで、前記第２のマッハツェンダー干渉計回路の前記２つの導波路のうち、導波路長の短い第１の導波路上に形成されたヒータを駆動させることを特徴とする。
この態様によれば、必要な位相差よりも初期位相差が小さい場合および大きい場合のいずれの場合にも、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第１および第２のマッハツェンダー干渉計回路の各位相調整量の絶対値は同じであることを特徴とする。
この態様によれば、必要な位相調整量の半分を第１のマッハツェンダー干渉計回路側のヒータの駆動により調整し、残りの半分を第２のマッハツェンダー干渉計回路側のヒータの駆動により調整することができる。このため、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
この態様によれば、必要な位相調整量の半分を第１のマッハツェンダー干渉計回路側のヒータの駆動により調整し、残りの半分を第２のマッハツェンダー干渉計回路側のヒータの駆動により調整することができる。このため、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第１および第２のマッハツェンダー干渉計回路各々の位相調整量の絶対値は、π/2から前記第１および第２のマッハツェンダー干渉計回路間の初期位相差を引いた位相の半分であることを特徴とする。
この態様によれば、必要な位相調整量の半分を第１のマッハツェンダー干渉計回路側のヒータの駆動により調整し、残りの半分を第２のマッハツェンダー干渉計回路側のヒータの駆動により調整することができる。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第１のマッハツェンダー干渉計回路の前記２つの導波路上に、前記ヒータが２つずつ形成され、前記第２のマッハツェンダー干渉計回路の前記２つの導波路上に、前記ヒータが２つずつ形成されており、前記必要な位相差よりも初期位相差が小さい場合には、前記第１のステップで、前記第１のマッハツェンダー干渉計回路の前記第１の導波路上に形成された２つのヒータ（Ｃ，Ｄ）を駆動させ、かつ、前記第２のステップで、前記第２のマッハツェンダー干渉計回路の前記第２の導波路上に形成された２つのヒータ（Ｇ，Ｈ）を駆動させ、そして、前記必要な位相差よりも初期位相差が大きい場合には、前記第１のステップで、前記第１のマッハツェンダー干渉計回路の前記第２の導波路上に形成された２つのヒータ（Ａ，Ｂ）を駆動させ、かつ、前記第２のステップで、前記第２のマッハツェンダー干渉計回路の前記第１の導波路上に形成された２つのヒータ（Ｅ，Ｆ）を駆動させることを特徴とする。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第１のマッハツェンダー干渉計回路の前記２つの導波路上に、前記ヒータが２つずつ形成され、前記第２のマッハツェンダー干渉計回路の前記２つの導波路上に、前記ヒータが２つずつ形成されており、前記必要な位相差よりも初期位相差が小さい場合には、前記第１のステップで、前記第１のマッハツェンダー干渉計回路の前記第１の導波路上に形成された２つのヒータ（Ｃ，Ｄ）を駆動させ、かつ、前記第２のステップで、前記第２のマッハツェンダー干渉計回路の前記第２の導波路上に形成された２つのヒータ（Ｇ，Ｈ）を駆動させ、そして、前記必要な位相差よりも初期位相差が大きい場合には、前記第１のステップで、前記第１のマッハツェンダー干渉計回路の前記第２の導波路上に形成された２つのヒータ（Ａ，Ｂ）を駆動させ、かつ、前記第２のステップで、前記第２のマッハツェンダー干渉計回路の前記第１の導波路上に形成された２つのヒータ（Ｅ，Ｆ）を駆動させることを特徴とする。
この態様によれば、必要な位相差よりも初期位相差が小さい場合および大きい場合のいずれの場合にも、各ヒータへ印加する電力(電圧)を更に小さくすることができると共に、各ヒータへの給電時間を更に短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第１および第２のマッハツェンダー干渉計回路各々の、前記２つの導波路の中央部に1/2波長板を挿入した状態で、前記第１のステップおよび前記第２のステップを実施することを特徴とする。
この態様によれば、各マッハツェンダー干渉計回路の、２つの導波路の中央部に1/2波長板を挿入することにより、各マッハツェンダー干渉計回路を伝播する信号光の透過スペクトルの偏波乖離を1/2波長板を抑制することができる。これにより、偏波乖離量がより小さい遅延復調デバイスを実現できる。
請求項１に記載の本発明によれば、偏波乖離が極めて小さいDQPSK用の遅延復調デバイスを作製することができる。
請求項６に記載の発明によれば、偏波乖離が極めて小さいDQPSK用の遅延復調デバイスを作製することができる。
本発明を具体化した一実施態様に係る遅延復調デバイスおよびその調整方法を図面に基づいて説明する。
（一実施態様）
図１は、一実施形態に係る遅延復調デバイスの概略構成を示している。
（一実施態様）
図１は、一実施形態に係る遅延復調デバイスの概略構成を示している。
図１に示す遅延復調デバイス１は、図４に示す遅延復調デバイス１０２と同様に、光送受信器の光受信器に使用される。
この遅延復調デバイス１は、平面光波回路（PLC）であり、１本の光入力導波路２と、この光入力導波路２を分岐するＹ分岐導波路３と、Ｙ分岐導波路３により分岐された２本の導波路４，５にそれぞれ接続された２×２の第１のマッハツェンダー干渉計回路６，２×２の第２のマッハツェンダー干渉計回路７とを備える。
第１のマッハツェンダー干渉計回路６は、２つの方向性結合器８，９と、これら２つの方向性結合器８，９間に接続された導波路長の異なる２つの導波路１０，１１とを備えている。なお、以下の説明で、２つの導波路１０，１１のうち、導波路長の短い導波路１０を第１の導波路と呼び、導波路長の長い導波路１１を第２の導波路と呼ぶ。
同様に、第２のマッハツェンダー干渉計回路７は、２つの方向性結合器１２，１３と、これら２つの方向性結合器１２，１３間に接続された導波路長の異なる２つの導波路１４，１５とを備えている。なお、以下の説明で、２つの導波路１４，１５のうち、導波路長の短い導波路１４を第１の導波路と呼び、導波路長の長い導波路１５を第２の導波路と呼ぶ。
本実施形態では、第１のマッハツェンダー干渉計回路６にあっては、２つの導波路１０，１１のうちの第１の導波路１０上に第１の薄膜ヒータ（２つのヒータ）Ｃ，Ｄが、第２の導波路１１上に第２の薄膜ヒータ（２つのヒータ）Ａ，Ｂがそれぞれ形成されている。第１の薄膜ヒータＣ，Ｄは、シリコン基板２０上に形成された第１の導波路１０の上部クラッド上に形成されている。また、第２の薄膜ヒータＡ，Ｂは、シリコン基板２０上に形成された第２の導波路１１の上部クラッド上に形成されている。
同様に、第２のマッハツェンダー干渉計回路７にあっては、２つの導波路１４，１５のうち、第１の導波路１４に第１の薄膜ヒータＥ，Ｆが、第２の導波路１５に第２の薄膜ヒータＧ，Ｈがそれぞれ形成されている。第１の薄膜ヒータＥ，Ｆは、シリコン基板２０上に形成された第１の導波路１４の上部クラッド上に形成されている。また、第２の薄膜ヒータＧ，Ｈは、シリコン基板２０上に形成された第２の導波路１５の上部クラッド上に形成されている。
また、第１のマッハツェンダー干渉計回路６の２つの導波路１０，１１の中央部、および第２のマッハツェンダー干渉計回路７の２つの導波路１４，１５の中央部に一つの1/2波長板２１が配置されている。この1/2波長板２１は、シリコン基板２０に形成された溝に挿入されている。
第１のマッハツェンダー干渉計回路６にあって、第２の導波路１１の中央部が第１の導波路１０に近接するように、第２の導波路１１がその中央部で折り返した形状に形成されている。同様に、第２のマッハツェンダー干渉計回路７にあっては、第２の導波路１５の中央部が第１の導波路１４に近接するように、第２の導波路１５がその中央部で折り返した形状に形成されている。
そして、第１のマッハツェンダー干渉計回路６の方向性結合器９には、２つの光出力導波路２３，２４が接続されている。第２のマッハツェンダー干渉計回路７の方向性結合器１３には、２つの光出力導波路２５，２６が接続されている。
次に、このような構成を有する遅延復調デバイス１の位相調整方法を説明する。
第１のマッハツェンダー干渉計回路６の位相に対し、第２のマッハツェンダー干渉計回路７の位相はπ/2だけシフトさせる必要がある。
（１）２つのマッハツェンダー干渉計回路６，７間での必要な位相差（π/2）よりも２つのマッハツェンダー干渉計回路６，７間の初期位相差が小さい場合には、第１のマッハツェンダー干渉計回路６の第１の薄膜ヒータＣ，Ｄと第２のマッハツェンダー干渉計回路７の第２の薄膜ヒータＧ，Ｈを駆動させる。
第１のマッハツェンダー干渉計回路６の位相に対し、第２のマッハツェンダー干渉計回路７の位相はπ/2だけシフトさせる必要がある。
（１）２つのマッハツェンダー干渉計回路６，７間での必要な位相差（π/2）よりも２つのマッハツェンダー干渉計回路６，７間の初期位相差が小さい場合には、第１のマッハツェンダー干渉計回路６の第１の薄膜ヒータＣ，Ｄと第２のマッハツェンダー干渉計回路７の第２の薄膜ヒータＧ，Ｈを駆動させる。
つまり、第１のマッハツェンダー干渉計回路６の、２つの導波路１０，１１のいずれか一方の導波路上にある薄膜ヒータ（ヒータ）を駆動させる第１のステップと、第２のマッハツェンダー干渉計回路７の、２つの導波路のいずれか一方の導波路上にある薄膜ヒータ（ヒータ）を駆動させる第２のステップとを実施する。ここでは、必要な位相差（π/2）よりも２つのマッハツェンダー干渉計回路６，７間の初期位相差が小さい場合であるので、第１のステップでは、第１のマッハツェンダー干渉計回路６の導波路長の短い第１の導波路１０上に形成された第１の薄膜ヒータＣ，Ｄを駆動させ、第２のステップでは、第２のマッハツェンダー干渉計回路７の導波路長の長い第２の導波路１５上に形成された第２の薄膜ヒータＧ，Ｈを駆動させる。第１のステップでの薄膜ヒータＣ，Ｄの駆動と第２のステップでの薄膜ヒータＧ，Ｈの駆動とにより、第１および第２のマッハツェンダー干渉計回路６，７間の位相差が必要な位相差（π/2）になるように、両マッハツェンダー干渉計回路６，７の位相を調整する。なお、第１のステップでの薄膜ヒータの駆動と、第２のステップでの薄膜ヒータの駆動とは、同じタイミング（時間）に行っても良い、或いは異なるタイミングで行っても良い。
このとき、第１の薄膜ヒータＣ，Ｄを駆動させることによる第１のマッハツェンダー干渉計回路６の位相調整量の絶対値は、第２の薄膜ヒータＧ，Ｈを駆動させることによる第２のマッハツェンダー干渉計回路７の位相調整量の絶対値と同じにする。
つまり、第１，第２のマッハツェンダー干渉計回路６，７の各位相調整量の絶対値は、π/2から第１，第２のマッハツェンダー干渉計回路６，７間の初期位相差を引いた位相の半分である。例えば、その初期位相差がπ/１６とすると、各マッハツェンダー干渉計回路６，７でのシフトさせる位相量の絶対値は、π/2から初期位相差（π/１６）を引いた位相の半分（7π/32）である。
このように、第１のマッハツェンダー干渉計回路６では第１の薄膜ヒータＣ，Ｄを駆動させることで位相が短波長側に7π/32だけシフトし、第２のマッハツェンダー干渉計回路７では第２の薄膜ヒータＧ，Ｈを駆動させることで位相が長波長側に7π/32シフトする。これにより、第１のマッハツェンダー干渉計回路６，第２のマッハツェンダー干渉計回路７間での位相差はπ/2に調整されたことになる。なお、ここにいう「位相差」は、位相差＝（第２のマッハツェンダー干渉計回路７の位相）―（第１のマッハツェンダー干渉計回路６の位相）である。
（２）上記必要な位相差（π/2）よりもマッハツェンダー干渉計回路６，７間の初期位相差が大きい場合には、第１のマッハツェンダー干渉計回路６の第２の薄膜ヒータＡ，Ｂと第２のマッハツェンダー干渉計回路７の第１の薄膜ヒータＥ，Ｆを駆動させる。
つまり、第１のマッハツェンダー干渉計回路の６、２つの導波路１０，１１のいずれか一方の導波路上にある薄膜ヒータを駆動させる第１のステップと、前記第２のマッハツェンダー干渉計回路の、前記２つの導波路のいずれか一方の導波路上にある薄膜ヒータを駆動させる第２のステップとを実施する。ここでは、必要な位相差（π/2）よりも２つのマッハツェンダー干渉計回路６，７間の初期位相差が大きい場合であるので、第１のステップでは、第１のマッハツェンダー干渉計回路６の導波路長の長い第２の導波路１１上に形成された第１の薄膜ヒータＡ，Ｂを駆動させ、第２のステップでは、第２のマッハツェンダー干渉計回路７の導波路長の短い第１の導波路１４上に形成された第２の薄膜ヒータＥ，Ｆを駆動させる。第１のステップでの薄膜ヒータＡ，Ｂの駆動と第２のステップでの薄膜ヒータＥ，Ｆの駆動とにより、第１および第２のマッハツェンダー干渉計回路６，７間の位相差が必要な位相差（π/2）になるように、両マッハツェンダー干渉計回路６，７の位相を調整する。なお、第１のステップでの薄膜ヒータの駆動と、第２のステップでの薄膜ヒータの駆動とは、同じタイミング（時間）に行っても良い、或いは異なるタイミングで行っても良い。
つまり、第１のマッハツェンダー干渉計回路の６、２つの導波路１０，１１のいずれか一方の導波路上にある薄膜ヒータを駆動させる第１のステップと、前記第２のマッハツェンダー干渉計回路の、前記２つの導波路のいずれか一方の導波路上にある薄膜ヒータを駆動させる第２のステップとを実施する。ここでは、必要な位相差（π/2）よりも２つのマッハツェンダー干渉計回路６，７間の初期位相差が大きい場合であるので、第１のステップでは、第１のマッハツェンダー干渉計回路６の導波路長の長い第２の導波路１１上に形成された第１の薄膜ヒータＡ，Ｂを駆動させ、第２のステップでは、第２のマッハツェンダー干渉計回路７の導波路長の短い第１の導波路１４上に形成された第２の薄膜ヒータＥ，Ｆを駆動させる。第１のステップでの薄膜ヒータＡ，Ｂの駆動と第２のステップでの薄膜ヒータＥ，Ｆの駆動とにより、第１および第２のマッハツェンダー干渉計回路６，７間の位相差が必要な位相差（π/2）になるように、両マッハツェンダー干渉計回路６，７の位相を調整する。なお、第１のステップでの薄膜ヒータの駆動と、第２のステップでの薄膜ヒータの駆動とは、同じタイミング（時間）に行っても良い、或いは異なるタイミングで行っても良い。
このときも、第２の薄膜ヒータＡ，Ｂを駆動させることによる第１のマッハツェンダー干渉計回路６の位相調整量の絶対値は、第１の薄膜ヒータＥ，Ｆを駆動させることによる第２のマッハツェンダー干渉計回路７の位相調整量の絶対値と同じにする。
つまり、各マッハツェンダー干渉計回路６，７の位相調整量の絶対値は、π/2から初期位相差を引いた位相の半分である。例えば、その初期位相差が（π/2＋π/16）とすると、各マッハツェンダー干渉計回路６，７でのシフトさせる位相量の絶対値は、π/2から初期位相差（π/2）を引いた位相の半分（π/32）である。
このように、第１のマッハツェンダー干渉計回路６では第２の薄膜ヒータＡ，Ｂを駆動させることで位相が長波長側にπ/32だけシフトし、第２のマッハツェンダー干渉計回路７では第１の薄膜ヒータＥ，Ｆを駆動させることで位相が短波長側にπ/32だけシフトする。これにより、第１のマッハツェンダー干渉計回路６，第２のマッハツェンダー干渉計回路７間での位相差はπ/2に調整されたことになる。
以上の構成を有する一実施形態によれば、以下のような作用効果を奏する。
○２つのマッハツェンダー干渉計回路６，７間での必要な位相差（π/2）よりも２つのマッハツェンダー干渉計回路６，７間の初期位相差が小さい場合には、第１のマッハツェンダー干渉計回路６の第１の薄膜ヒータＣ，Ｄと第２のマッハツェンダー干渉計回路７の第２の薄膜ヒータＧ，Ｈを駆動させる。第１のマッハツェンダー干渉計回路６では第１の薄膜ヒータＣ，Ｄを駆動させることで位相が短波長側にシフトし、第２のマッハツェンダー干渉計回路７では第２の薄膜ヒータＧ，Ｈを駆動させることで位相が長波長側にシフトする。このため、必要な位相調整量の半分を第１の薄膜ヒータＣ，Ｄの駆動により調整でき、残りの半分を第２の薄膜ヒータＧ，Ｈの駆動により調整できるので、各薄膜ヒータへ印加する電力(電圧)を小さくすることができると共に、各薄膜ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
○２つのマッハツェンダー干渉計回路６，７間での必要な位相差（π/2）よりも２つのマッハツェンダー干渉計回路６，７間の初期位相差が小さい場合には、第１のマッハツェンダー干渉計回路６の第１の薄膜ヒータＣ，Ｄと第２のマッハツェンダー干渉計回路７の第２の薄膜ヒータＧ，Ｈを駆動させる。第１のマッハツェンダー干渉計回路６では第１の薄膜ヒータＣ，Ｄを駆動させることで位相が短波長側にシフトし、第２のマッハツェンダー干渉計回路７では第２の薄膜ヒータＧ，Ｈを駆動させることで位相が長波長側にシフトする。このため、必要な位相調整量の半分を第１の薄膜ヒータＣ，Ｄの駆動により調整でき、残りの半分を第２の薄膜ヒータＧ，Ｈの駆動により調整できるので、各薄膜ヒータへ印加する電力(電圧)を小さくすることができると共に、各薄膜ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
○マッハツェンダー干渉計回路６，７間での必要な位相差（π/2）よりもマッハツェンダー干渉計回路６，７間の初期位相差が大きい場合には、第１のマッハツェンダー干渉計回路６の第２の薄膜ヒータＡ，Ｂと第２のマッハツェンダー干渉計回路７の第１の薄膜ヒータＥ，Ｆを駆動させる。第１のマッハツェンダー干渉計回路６では第２の薄膜ヒータＡ，Ｂを駆動させることで位相が長波長側にシフトし、第２のマッハツェンダー干渉計回路７では第１の薄膜ヒータＥ，Ｆを駆動させることで位相が短波長側にシフトする。このため、必要な位相調整量の半分を第２の薄膜ヒータＡ，Ｂの駆動により調整でき、残りの半分を第１の薄膜ヒータＥ，Ｆの駆動により調整できるので、各薄膜ヒータへ印加する電力(電圧)を小さくすることができると共に、各薄膜ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
○２つのマッハツェンダー干渉計回路間６，７での必要な位相差（例えばπ/2）よりも２つのマッハツェンダー干渉計回路間の初期位相差が小さい場合には、第１のマッハツェンダー干渉計回路の第１の薄膜ヒータＣ，Ｄにより必要な位相差から初期位相差を引いた位相の半分を調整し、第２のマッハツェンダー干渉計回路７の第２の薄膜ヒータＧ，Ｈにより残りの半分を調整すればよい。一方、必要な位相差（例えばπ/2）よりも初期位相差が大きい場合には、第１のマッハツェンダー干渉計回路の第２の薄膜ヒータＡ，Ｂと第２のマッハツェンダー干渉計回路の前記第１の薄膜ヒータＥ，Ｆにより必要な位相差から初期位相差を引いた位相の半分を調整し、第２のマッハツェンダー干渉計回路の前記第１の薄膜ヒータＥ，Ｆにより残りの半分を調整すればよい。
このように、必要な位相差よりも初期位相差が小さい場合および大きい場合のいずれの場合にも、各薄膜ヒータへ印加する電力(電圧)を小さくすることができると共に、各薄膜ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
○第１のマッハツェンダー干渉計回路６の２つの導波路１０，１１の中央部、および第２のマッハツェンダー干渉計回路７の２つの導波路１４，１５の中央部に一つの1/2波長板２１を配置してあるので、各マッハツェンダー干渉計回路６，７を伝播する信号光の透過スペクトルの偏波乖離を抑制することができる。これにより、偏波乖離量がより小さい遅延復調デバイスを実現できる。
○第１のマッハツェンダー干渉計回路６にあって、第２の導波路１１の中央部が第１の導波路１０に近接するように、第２の導波路１１がその中央部で折り返した形状に形成されている。第２のマッハツェンダー干渉計回路７にあっては、第２の導波路１５の中央部が第１の導波路１４に近接するように、第２の導波路１５がその中央部で折り返した形状に形成されている。このように各マッハツェンダー干渉計回路６，７の第２の導波路１１，１５をその中央部で折り返した形状に形成することで、デバイスの小型化を図ることができる。
つまり、各マッハツェンダー干渉計回路６，７の第２の導波路１１，１５を折り返さない場合には、第２の導波路の中央部が外側へそれぞれ大きく膨らむので、マッハツェンダー干渉計回路などを同一基板上に形成した平面光波回路型の遅延復調デバイスの基板サイズが大型化する。これに対して、第２の導波路１１，１５をその中央部で折り返した形状にすることで、第２の導波路１１，１５の中央部が外側へそれぞれ大きく膨らむことがなく、平面光波回路の遅延復調デバイスの基板サイズを小型化することができる。
○各マッハツェンダー干渉計回路６，７の第２の導波路１１，１５をその中央部で折り返した形状に形成してある。このため、第２のマッハツェンダー干渉計回路６の２つの導波路１０，１１の中央部と第２のマッハツェンダー干渉計回路７の２つの導波路１４，１５の中央部とを含む領域に一つの1/2波長板２１を配置する場合、高価な1/2波長板２１がサイズの小さいもので済むので、コストの低減を図れる。
[実施例]
シリコン基板２０上に火炎加水分解法、フォトリソグラフィー、反応性イオンエッチングにより石英系ガラスで構成される１つのＹ分岐導波路３、マッハツェンダー干渉計回路６，７を有する40GbpsのDQPSK用の遅延復調デバイス（図１参照）を作製した。
シリコン基板２０上に火炎加水分解法、フォトリソグラフィー、反応性イオンエッチングにより石英系ガラスで構成される１つのＹ分岐導波路３、マッハツェンダー干渉計回路６，７を有する40GbpsのDQPSK用の遅延復調デバイス（図１参照）を作製した。
各マッハツェンダー干渉計回路６，７の導波路１１，１０，１４，１５には、Ｔａ系の薄膜ヒータＡ〜Ｈがスパッタにより形成されている。各薄膜ヒータＡ〜Ｈのヒータ長を13000um、ヒータ幅を80umとした。
さらにスペクトルの偏波乖離を抑制するために各マッハツェンダー干渉計回路６，７の中央部に1/2波長板２１を挿入した。1/2波長板２１の挿入部分は、1/2波長板２１の挿入を容易にするため、かつ、高価な1/2波長板２１のサイズを抑えるため、各マッハツェンダー干渉計回路６，７の第２の導波路１１，１５をその中央部で折り返し、1/2波長板２１の挿入部分を一箇所に集めている。また、遅延部を折り返すことにより、チップの小型化が実現できる。表1にその回路パラメータを示す。
その後、光入力導波路２と光出力導波路２３〜１６にそれぞれ光ファイバアレイを接続し、位相トリミングのために各薄膜ヒータＡ〜Ｈに外部から給電可能な簡易的なモジュールを作製した。
給電前に各マッハツェンダー干渉計回路６，７の初期位相差を測定した。その初期位相差は7π/16であったため、各マッハツェンダー干渉計回路６，７でのシフトさせる位相調整量はそれぞれ、（π/2-7π/16）÷2＝π/32とした。そこで、第１のマッハツェンダー干渉計回路６の薄膜ヒータＣ，Ｄと第２のマッハツェンダー干渉計回路７の薄膜ヒータＧ，Ｈにそれぞれ電圧70Vを4秒間かけた。
図２に位相トリミング後のスペクトラムを示す。図２において、曲線４１は図１の出力１から出射される信号光の透過スペクトルを、曲線４２は出力２から出射される信号光の透過スペクトルを、曲線４３は出力３から出射される信号光の透過スペクトルを、曲線４４は出力４から出射される信号光の透過スペクトルをそれぞれ示している。
この図２から、第１のマッハツェンダー干渉計回路６と第２のマッハツェンダー干渉計回路７の位相はπ/2シフトしていることがわかる。これは、上記位相トリミングにより、第１のマッハツェンダー干渉計回路６は短波長側にπ/32、第２のマッハツェンダー干渉計回路７は長波長側にπ/32それぞれシフトしたことを意味する。また、このときの偏波乖離量は0.005nm以下であり、DQPSKの復調デバイスとしては使用できる値であった。図３には、出力１から出射される信号光のＴＥ偏波（出力１-ＴＥ）の透過スペクトルを曲
線５１で、同信号光のＴＭ偏波（出力１-ＴＭ）の透過スペクトルを曲線５２でそれぞれ示している。この図３で、両曲線５１，５２がほとんど重なっていることから、偏波乖離量が極めて小さいことがわかる。
線５１で、同信号光のＴＭ偏波（出力１-ＴＭ）の透過スペクトルを曲線５２でそれぞれ示している。この図３で、両曲線５１，５２がほとんど重なっていることから、偏波乖離量が極めて小さいことがわかる。
なお、この発明は以下のように変更して具体化することもできる。
・上記一実施形態では、各マッハツェンダー干渉計回路６、７の２つの導波路の両方に薄膜ヒータをそれぞれ形成してあるが、本発明はこのような構成に限定されない。第１のマッハツェンダー干渉計回路６の２つの導波路１０，１１の一方（第１の導波路１０）に薄膜ヒータを形成し、第２のマッハツェンダー干渉計回路７を構成する２つの導波路１４，１５の他方（第２の導波路１５）に薄膜ヒータを形成した構成の遅延復調デバイスにも本発明は適用可能である。これとは逆に、第１のマッハツェンダー干渉計回路６の２つの導波路１０，１１の他方（第２の導波路１１）に薄膜ヒータを形成し、第２のマッハツェンダー干渉計回路７を構成する２つの導波路１４，１５の一方（第１の導波路１４）に薄膜ヒータを形成した構成の遅延復調デバイスにも本発明は適用可能である。
・上記一実施形態では、各マッハツェンダー干渉計回路６、７の２つの導波路の両方に薄膜ヒータをそれぞれ形成してあるが、本発明はこのような構成に限定されない。第１のマッハツェンダー干渉計回路６の２つの導波路１０，１１の一方（第１の導波路１０）に薄膜ヒータを形成し、第２のマッハツェンダー干渉計回路７を構成する２つの導波路１４，１５の他方（第２の導波路１５）に薄膜ヒータを形成した構成の遅延復調デバイスにも本発明は適用可能である。これとは逆に、第１のマッハツェンダー干渉計回路６の２つの導波路１０，１１の他方（第２の導波路１１）に薄膜ヒータを形成し、第２のマッハツェンダー干渉計回路７を構成する２つの導波路１４，１５の一方（第１の導波路１４）に薄膜ヒータを形成した構成の遅延復調デバイスにも本発明は適用可能である。
・上記一実施形態では、各マッハツェンダー干渉計回路６，７の第２の導波路１，１５をその中央部で折り返した形状に形成してあるが、第２の導波路１，１５をその中央部で折り返していない構成の遅延復調デバイスにも本発明は適用可能である。
・上記一実施形態では、各マッハツェンダー干渉計回路６，７の中央部に1/2波長板２１を挿入した構成について説明したが、1/2波長板２１の無い構成の遅延復調デバイスにも本発明は適用可能である。
・上記一実施形態では、マッハツェンダー干渉計回路６の導波路１０，１１に薄膜ヒータを２つずつ形成し、マッハツェンダー干渉計回路７の導波路１４，１５にも薄膜ヒータを２つずつ形成してあるが、各導波路１０，１１，１４，１５にそれぞれ一つずつ薄膜ヒータを形成した構成の遅延復調デバイスにも本発明は適用可能である。
１…遅延復調デバイス、２…光入力導波路、３…Ｙ分岐導波路、
４，５…分岐された２本の導波路、６…２×２の第１のマッハツェンダー干渉計回路、
７…２×２の第２のマッハツェンダー干渉計回路、８，９…方向性結合器、
１０，１１…導波路長の異なる２つの導波路、１２，１３…方向性結合器、
１４，１５…導波路長の異なる２つの導波路、
Ａ〜Ｈ…薄膜ヒータ（ヒータ）、２０…シリコン基板（基板）、２１…1/2波長板、
２３，２４，２５，２６…光出力導波路。
４，５…分岐された２本の導波路、６…２×２の第１のマッハツェンダー干渉計回路、
７…２×２の第２のマッハツェンダー干渉計回路、８，９…方向性結合器、
１０，１１…導波路長の異なる２つの導波路、１２，１３…方向性結合器、
１４，１５…導波路長の異なる２つの導波路、
Ａ〜Ｈ…薄膜ヒータ（ヒータ）、２０…シリコン基板（基板）、２１…1/2波長板、
２３，２４，２５，２６…光出力導波路。
Claims (8)
- １本の光入力導波路から分岐された２本の導波路にそれぞれ接続された２×２の第１のマッハツェンダー干渉計回路および２×２の第２のマッハツェンダー干渉計回路と、前記第１のマッハツェンダー干渉計回路を構成する導波路長の異なる２つの導波路上にそれぞれ形成されたヒータと、前記第２のマッハツェンダー干渉計回路を構成する２つの導波路上にそれぞれ形成されたヒータと、を備える遅延復調デバイスであって、
前記第１のマッハツェンダー干渉計回路の前記２つの導波路の中央部、および前記第２のマッハツェンダー干渉計回路の前記２つの導波路の中央部に1/2波長板がそれぞれ挿入され、
前記第１および第２のマッハツェンダー干渉計回路各々において、前記２つの導波路のうち、導波路長の長い導波路の中央部が導波路長の短い導波路に近接するように、前記導波路長の長い導波路がその中央部でそれぞれ折り返されていることを特徴とする遅延復調デバイス。 - 前記第１のマッハツェンダー干渉計回路の前記２つの導波路上に、前記ヒータが２つずつ形成されており、かつ、前記第２のマッハツェンダー干渉計回路の前記２つの導波路上に、前記ヒータが２つずつ形成されていることを特徴とする請求項１に記載の遅延復調デバイス。
- 前記第１のマッハツェンダー干渉計回路の前記２つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されており、かつ、前記第２のマッハツェンダー干渉計回路の前記２つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されていることを特徴とする請求項１又は２に記載の遅延復調デバイス。
- １本の光入力導波路から分岐された２本の導波路にそれぞれ接続された２×２の第１のマッハツェンダー干渉計回路および２×２の第２のマッハツェンダー干渉計回路と、前記第１のマッハツェンダー干渉計回路を構成する導波路長の異なる２つの導波路上にそれぞれ形成されたヒータと、前記第２のマッハツェンダー干渉計回路を構成する２つの導波路上にそれぞれ形成されたヒータと、を備え、
前記第１のマッハツェンダー干渉計回路の前記２つの導波路の中央部、および前記第２のマッハツェンダー干渉計回路の前記２つの導波路の中央部に1/2波長板がそれぞれ挿入され、
前記第１および第２のマッハツェンダー干渉計回路各々において、前記２つの導波路のうち、導波路長の長い導波路の中央部が導波路長の短い導波路に近接するように、前記導波路長の長い導波路がその中央部でそれぞれ折り返されている遅延復調デバイスの位相調整方法において、
前記第１のマッハツェンダー干渉計回路の、前記２つの導波路のいずれか一方の導波路上にあるヒータを駆動させる第１のステップと、
前記第２のマッハツェンダー干渉計回路の、前記２つの導波路のいずれか一方の導波路上にあるヒータを駆動させる第２のステップと、を備え、
前記第１のステップでの前記ヒータの駆動と前記第２のステップでの前記ヒータの駆動とにより、前記第１および第２のマッハツェンダー干渉計回路の位相を調整することを特徴とする遅延復調デバイスの位相調整方法。 - 前記第１および第２のマッハツェンダー干渉計回路間での必要な位相差よりも初期位相差が小さい場合には、前記第１のステップで、前記第１のマッハツェンダー干渉計回路の前記２つの導波路のうち、導波路長の短い第１の導波路上に形成されたヒータを駆動させ、かつ、前記第２のステップで、前記第２のマッハツェンダー干渉計回路の前記２つの導波路のうち、導波路長の長い第２の導波路上に形成されたヒータを駆動させ、そして、 前記必要な位相差よりも初期位相差が大きい場合には、前記第１のステップで、前記第１のマッハツェンダー干渉計回路の前記２つの導波路のうち、導波路長の長い第２の導波路上に形成されたヒータを駆動させ、かつ、前記第２のステップで、前記第２のマッハツェンダー干渉計回路の前記２つの導波路のうち、導波路長の短い第１の導波路上に形成されたヒータを駆動させることを特徴とする請求項４に記載の遅延復調デバイスの位相調整方法。
- 前記第１および第２のマッハツェンダー干渉計回路各々の位相調整量の絶対値は同じであることを特徴とする請求項５に記載の遅延復調デバイスの位相調整方法。
- 前記第１および第２のマッハツェンダー干渉計回路各々の位相調整量の絶対値は、π/2から前記第１および第２のマッハツェンダー干渉計回路間の初期位相差を引いた位相の半分であることを特徴とする請求項６に記載の遅延復調デバイスの位相調整方法。
- 前記第１のマッハツェンダー干渉計回路の前記２つの導波路上に、前記ヒータが２つずつ形成され、前記第２のマッハツェンダー干渉計回路の前記２つの導波路上に、前記ヒータが２つずつ形成されており、
前記必要な位相差よりも初期位相差が小さい場合には、前記第１のステップで、前記第１のマッハツェンダー干渉計回路の前記第１の導波路上に形成された２つのヒータ（Ｃ，Ｄ）を駆動させ、かつ、前記第２のステップで、前記第２のマッハツェンダー干渉計回路の前記第２の導波路上に形成された２つのヒータ（Ｇ，Ｈ）を駆動させ、そして、
前記必要な位相差よりも初期位相差が大きい場合には、前記第１のステップで、前記第１のマッハツェンダー干渉計回路の前記第２の導波路上に形成された２つのヒータ（Ａ，Ｂ）を駆動させ、かつ、前記第２のステップで、前記第２のマッハツェンダー干渉計回路の前記第１の導波路上に形成された２つのヒータ（Ｅ，Ｆ）を駆動させることを特徴とする請求項５に記載の遅延復調デバイスの位相調整方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008049222A JP5158859B2 (ja) | 2007-03-06 | 2008-02-29 | 遅延復調デバイスおよびその位相調整方法 |
| US12/042,768 US7480091B2 (en) | 2007-03-06 | 2008-03-05 | Delay-line demodulator and method of adjusting a phase shift in the demodulator |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007055888 | 2007-03-06 | ||
| JP2007055888 | 2007-03-06 | ||
| JP2008049222A JP5158859B2 (ja) | 2007-03-06 | 2008-02-29 | 遅延復調デバイスおよびその位相調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008250304A JP2008250304A (ja) | 2008-10-16 |
| JP5158859B2 true JP5158859B2 (ja) | 2013-03-06 |
Family
ID=39975263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008049222A Expired - Fee Related JP5158859B2 (ja) | 2007-03-06 | 2008-02-29 | 遅延復調デバイスおよびその位相調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5158859B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4889128B2 (ja) * | 2009-02-24 | 2012-03-07 | 日本電信電話株式会社 | 導波路型光干渉回路 |
| JPWO2011122539A1 (ja) * | 2010-03-30 | 2013-07-08 | 古河電気工業株式会社 | Ｐｌｃ型復調用遅延回路 |
| JP2013172400A (ja) * | 2012-02-22 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | 光直交周波数分割多重信号分離回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3429277B2 (ja) * | 2000-01-21 | 2003-07-22 | 日本電信電話株式会社 | 偏波無依存導波路型光回路 |
| GB2385144B (en) * | 2002-01-23 | 2006-02-08 | Marconi Optical Components Ltd | Optical signal demodulators |
| JP4922594B2 (ja) * | 2005-05-23 | 2012-04-25 | 富士通株式会社 | 光送信装置、光受信装置、およびそれらを含む光通信システム |
| JP4365416B2 (ja) * | 2007-01-17 | 2009-11-18 | 日本電信電話株式会社 | 光多値変調信号用光遅延検波回路 |
-
2008
- 2008-02-29 JP JP2008049222A patent/JP5158859B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008250304A (ja) | 2008-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4934566B2 (ja) | 遅延復調デバイス | |
| JP4615578B2 (ja) | 遅延復調デバイス | |
| JP4558814B2 (ja) | 遅延復調デバイス | |
| JP5684131B2 (ja) | Ｐｌｃ型復調器及び光伝送システム | |
| US7480091B2 (en) | Delay-line demodulator and method of adjusting a phase shift in the demodulator | |
| WO2011001679A1 (ja) | 光９０度ハイブリッド回路 | |
| US20160127070A1 (en) | Integrated two-channel spectral combiner and wavelength locker in silicon photonics | |
| JP5158859B2 (ja) | 遅延復調デバイスおよびその位相調整方法 | |
| US8441717B2 (en) | PLC-type delay demodulation circuit | |
| JP2013061431A (ja) | 復調用遅延回路および光受信器 | |
| JP4763013B2 (ja) | 遅延復調デバイスの位相調整方法 | |
| US8477409B2 (en) | PLC-type delay demodulation circuit and PLC-type optical interferometer | |
| US8422118B2 (en) | PLC-type delay demodulation circuit | |
| Vyrsokinos et al. | DPSK-Demodulation based on Ultra-Compact micron-scale SOI platform | |
| CN110998429B (zh) | 光学装置 | |
| Nasu et al. | Asymmetric half-wave plate configuration of PLC Mach–Zehnder interferometer for polarization insensitive DQPSK demodulator | |
| JP5019632B2 (ja) | 遅延復調デバイスおよび遅延復調デバイスの位相調整方法 | |
| JP2012203129A (ja) | 光導波回路およびその製造方法ならびに光導波回路装置 | |
| Takiguchi et al. | Integrated-optic dispersion slope equalizer for N× several tens of Gb/s WDM transmission | |
| Nasu et al. | Polarization insensitive MZI-based DQPSK demodulator with asymmetric half-wave plate configuration | |
| Inoue et al. | Development of PBS-integrated coherent mixer using silica-based planar lightwave circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |