JP5157515B2 - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
JP5157515B2
JP5157515B2 JP2008040214A JP2008040214A JP5157515B2 JP 5157515 B2 JP5157515 B2 JP 5157515B2 JP 2008040214 A JP2008040214 A JP 2008040214A JP 2008040214 A JP2008040214 A JP 2008040214A JP 5157515 B2 JP5157515 B2 JP 5157515B2
Authority
JP
Japan
Prior art keywords
nonvolatile memory
printed circuit
circuit board
data
controller board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008040214A
Other languages
Japanese (ja)
Other versions
JP2009199329A (en
Inventor
慎央 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008040214A priority Critical patent/JP5157515B2/en
Publication of JP2009199329A publication Critical patent/JP2009199329A/en
Application granted granted Critical
Publication of JP5157515B2 publication Critical patent/JP5157515B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、プリント回路基板に係り、特に不揮発性メモリと不揮発性メモリにデータを書き込み又は不揮発性メモリからデータを読み出すデータ処理装置とを有するプリント回路基板に関する。   The present invention relates to a printed circuit board, and more particularly, to a printed circuit board having a nonvolatile memory and a data processing device that writes data to or reads data from the nonvolatile memory.

例えばプリンタや複合機等の機器に搭載されるコントローラボードでは、カウンタ情報などの使用履歴データを不揮発性メモリに蓄積する。このようなコントローラボードが故障した場合、プリンタや複合機等の機器では故障したコントローラボードを新しいコントローラボードに取り替えることがよく行われている。新しいコントローラボードの不揮発性メモリには、故障したコントローラボードの不揮発性メモリから読み出したカウンタ情報などの使用履歴データを書き込んでおく必要がある。   For example, in a controller board mounted on a device such as a printer or a multifunction peripheral, usage history data such as counter information is stored in a nonvolatile memory. When such a controller board breaks down, it is common to replace the failed controller board with a new controller board in devices such as printers and multifunction peripherals. It is necessary to write usage history data such as counter information read from the non-volatile memory of the failed controller board in the non-volatile memory of the new controller board.

しかし、コントローラボードの故障が、コントローラボードに搭載されているＣＰＵの故障に起因するものであった場合、故障したコントローラボードの不揮発性メモリからカウンタ情報などの使用履歴データを読み出すことは困難となる。   However, when the failure of the controller board is caused by the failure of the CPU mounted on the controller board, it is difficult to read the usage history data such as counter information from the non-volatile memory of the failed controller board. .

そこで、従来のコントローラボードは搭載されているＣＰＵが故障した場合、ハーネス等を使用して不揮発性メモリを新しいコントローラボードのＣＰＵに接続して、故障したコントローラボードの不揮発性メモリからカウンタ情報などの使用履歴データを読み出していた。   Therefore, when the CPU on which the conventional controller board is mounted fails, the nonvolatile memory is connected to the CPU of the new controller board using a harness or the like, and the counter information and the like are obtained from the nonvolatile memory of the failed controller board. Reading usage history data.

その他、特許文献１には基板の不揮発性メモリに対して、無線装置にて外部のＣＰＵからアクセスできる内容が記載されている。
特開２００３−１１０３００号公報 In addition, Patent Document 1 describes contents that can be accessed from an external CPU by a wireless device to a nonvolatile memory of a substrate.
JP 2003-110300 A

しかし、従来のコントローラボードは搭載されているＣＰＵが故障した場合、不揮発性メモリからカウンタ情報などの使用履歴データを読み出す為に、ハーネス等の治具を使用して不揮発性メモリを新しいコントローラボードのＣＰＵに接続しなければならず、非常に手間が掛かるという問題があった。   However, in the case where the CPU on which the conventional controller board is mounted fails, the fixture memory such as harness is used to read the usage history data such as counter information from the nonvolatile memory. There was a problem that it was very time-consuming because it had to be connected to the CPU.

なお、従来のコントローラボードでは不揮発性メモリとしてコントローラボードから容易に取り外し可能な不揮発性メモリ（ＳＤカード等）を用いれば、故障したコントローラボードから取り外した不揮発性メモリを新しいコントローラボードに取り付けることでカウンタ情報などの使用履歴データを故障したコントローラボードから新しいコントローラボードへ移動することもできる。   If a non-volatile memory (such as an SD card) that can be easily removed from the controller board is used as the non-volatile memory in the conventional controller board, the non-volatile memory removed from the faulty controller board can be attached to the new controller board. It is also possible to move usage history data such as information from a failed controller board to a new controller board.

しかしながら、取り外し可能な不揮発性メモリ（ＳＤカード等）は一般的にコストが高いという問題と、悪意の第三者による盗難やデータの改ざんの恐れがあるという問題とがあった。特に、蓄積されるデータの重要度が高い場合は、取り外しができないようにコントローラボードへ直付けされた不揮発性メモリの利用が望ましい。   However, removable nonvolatile memories (such as SD cards) generally have a high cost, and there is a problem that a malicious third party may be stolen or data may be altered. In particular, when the importance of accumulated data is high, it is desirable to use a non-volatile memory directly attached to the controller board so that it cannot be removed.

本発明は、上記の点に鑑みなされたもので、他のプリント回路基板が有するデータ処理装置を利用して不揮発性メモリからデータを容易に読み出すことができるプリント回路基板を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a printed circuit board that can easily read data from a nonvolatile memory using a data processing device of another printed circuit board. To do.

上記課題を解決するため、本発明は、第１の不揮発性メモリと、前記第１の不揮発性メモリにデータを書き込み又は前記第１の不揮発性メモリからデータを読み出す第１のデータ処理装置とを有するプリント回路基板であって、前記第１の不揮発性メモリと前記第１のデータ処理装置とを接続するデータ伝送路を切断するデータ伝送路切断構造と、前記第１の不揮発性メモリを、他のプリント回路基板が有する第２のデータ処理装置と接続する第１の接続手段と、前記第１の不揮発性メモリからデータを読み出す為、前記第２のデータ処理装置から見た前記第１の不揮発性メモリのアドレスを、前記他のプリント回路基板が有する第２の不揮発性メモリと異なるアドレスに変更するアドレス変更手段とを有し、前記第２のデータ処理装置により前記第１の不揮発性メモリからデータを読み出されることを特徴とする。 In order to solve the above-described problem, the present invention includes a first nonvolatile memory and a first data processing device that writes data to the first nonvolatile memory or reads data from the first nonvolatile memory. A printed circuit board having a data transmission path cutting structure for cutting a data transmission path for connecting the first nonvolatile memory and the first data processing device, and the first nonvolatile memory; A first connection means for connecting to a second data processing device of the printed circuit board, and the first nonvolatile memory as viewed from the second data processing device for reading data from the first nonvolatile memory. Address changing means for changing the address of the volatile memory to an address different from that of the second nonvolatile memory included in the other printed circuit board, and the second data processing device Wherein the read data from said first non-volatile memory.

本発明は、第１の不揮発性メモリと第１のデータ処理装置とを接続するデータ伝送路を切断するデータ伝送路切断構造と、第１の不揮発性メモリを他のプリント回路基板が有する第２のデータ処理装置と接続する第１の接続手段と、第１の不揮発性メモリからデータを読み出す為、第２のデータ処理装置から見た第１の不揮発性メモリのアドレスを、他のプリント回路基板が有する第２の不揮発性メモリと異なるアドレスに変更するアドレス変更手段とを有することにより、第２の不揮発性メモリからデータを読み出す為のアドレスと衝突することなく、第２のデータ処理装置が第１の接続手段を介して第１の不揮発性メモリからデータを容易に読み出すことができる。 The present invention provides a data transmission path disconnect structure for disconnecting a data transmission path connecting the first nonvolatile memory and the first data processing apparatus, and a second printed circuit board having the first nonvolatile memory. In order to read data from the first non-volatile memory, the first connecting means for connecting to the data processing apparatus, the address of the first non-volatile memory as seen from the second data processing apparatus is used as another printed circuit board. Since the second non-volatile memory of the second non-volatile memory has address changing means for changing to an address different from that of the second non-volatile memory, the second data processing apparatus can perform the second data processing without collision with the address for reading data from the second non-volatile memory Data can be easily read from the first nonvolatile memory via one connection means.

また、本発明は、第１の不揮発性メモリと、前記第１の不揮発性メモリにデータを書き込み又は前記第１の不揮発性メモリからデータを読み出す第１のデータ処理装置とを有するプリント回路基板であって、前記プリント回路基板のうち、前記第１の不揮発性メモリと前記第１の不揮発性メモリを他のプリント回路基板が有する第２のデータ処理装置に接続する第１の接続手段とを搭載した前記プリント回路基板の一部を、分離できることを特徴とする。   According to another aspect of the present invention, there is provided a printed circuit board including a first nonvolatile memory and a first data processing device that writes data to the first nonvolatile memory or reads data from the first nonvolatile memory. In the printed circuit board, the first nonvolatile memory and the first connection means for connecting the first nonvolatile memory to a second data processing device included in another printed circuit board are mounted. A part of the printed circuit board can be separated.

本発明は、プリント回路基板のうち、第１の不揮発性メモリと、第１の不揮発性メモリを他のプリント回路基板が有する第２のデータ処理装置に接続する第１の接続手段とを搭載したプリント回路基板の一部を、分離できるようにしたことで、分離したプリント回路基板に搭載されている第１の不揮発性メモリを第１の接続手段により他のプリント回路基板が有する第２のデータ処理装置に接続でき、第２のデータ処理装置が第１の接続手段を介して第１の不揮発性メモリからデータを容易に読み出すことができる。   The present invention includes a first nonvolatile memory among printed circuit boards, and a first connection means for connecting the first nonvolatile memory to a second data processing device included in another printed circuit board. Since a part of the printed circuit board can be separated, the second data that the other printed circuit board has the first nonvolatile memory mounted on the separated printed circuit board by the first connecting means. It can be connected to the processing device, and the second data processing device can easily read data from the first nonvolatile memory via the first connecting means.

なお、本発明の構成要素、表現または構成要素の任意の組合せを、方法、装置、システム、コンピュータプログラム、記録媒体、データ構造などに適用したものも本発明の態様として有効である。   In addition, what applied the component, expression, or arbitrary combination of the component of this invention to a method, an apparatus, a system, a computer program, a recording medium, a data structure, etc. is also effective as an aspect of this invention.

本発明によれば、他のプリント回路基板が有するデータ処理装置を利用して不揮発性メモリからデータを容易に読み出すことができるプリント回路基板を提供可能である。   ADVANTAGE OF THE INVENTION According to this invention, the printed circuit board which can read data easily from a non-volatile memory using the data processing apparatus which another printed circuit board has can be provided.

次に、本発明を実施するための最良の形態を、以下の実施例に基づき図面を参照しつつ説明していく。   Next, the best mode for carrying out the present invention will be described based on the following embodiments with reference to the drawings.

まず、本発明の理解を容易とする為、コントローラボードに搭載されたＣＰＵが故障したあとで、そのコントローラボードに搭載されたＥＰＲＯＭ（Erasable Programmable Read Only Memory）からデータを読み出す従来の方法について説明する。   First, in order to facilitate understanding of the present invention, a conventional method of reading data from an EPROM (Erasable Programmable Read Only Memory) mounted on a controller board after a CPU mounted on the controller board fails will be described. .

図１は、コントローラボードに搭載されたＣＰＵが故障したあとで、そのコントローラボードに搭載されたＥＰＲＯＭからデータを読み出す従来の方法について説明する為の説明図である。   FIG. 1 is an explanatory diagram for explaining a conventional method of reading data from an EPROM mounted on a controller board after a CPU mounted on the controller board fails.

図１（Ａ）は通常時のコントローラボードを示している。通常時のコントローラボード１はＣＰＵ２とＥＰＲＯＭ３との間のバスを接続したり切断したりするスイッチ回路４がＣＰＵ２とＥＰＲＯＭ３との間のバスを接続し、ＣＰＵ２からＥＰＲＯＭ３へのアクセスが行えるようにしている。   FIG. 1A shows a controller board in a normal state. In the normal controller board 1, the switch circuit 4 for connecting or disconnecting the bus between the CPU 2 and the EPROM 3 connects the bus between the CPU 2 and the EPROM 3, so that the CPU 2 can access the EPROM 3. Yes.

また、図１（Ｂ）はＣＰＵの故障時のコントローラボードを示している。故障時のコントローラボード１は、ＣＰＵ２の端子状態がどのようになっているか保障できない為、スイッチ回路４がＣＰＵ２とＥＰＲＯＭ３との間のバスを切断し、ＣＰＵ２からＥＰＲＯＭ３へのアクセスが行えないようにしている。   FIG. 1B shows a controller board at the time of CPU failure. Since the controller board 1 at the time of failure cannot guarantee the terminal state of the CPU 2, the switch circuit 4 disconnects the bus between the CPU 2 and the EPROM 3 so that the CPU 2 cannot access the EPROM 3. ing.

コネクタ５はＥＰＲＯＭ３とコントローラボード１の外部にある他のＣＰＵとを接続できるようにするものである。コネクタ５は例えばハーネス等の治具を用いてコントローラボード１の外部にある他のＣＰＵと接続される。他のＣＰＵはコネクタ５を介してＥＰＲＯＭ３からデータを読み出すことができる。   The connector 5 enables the EPROM 3 to be connected to another CPU outside the controller board 1. The connector 5 is connected to another CPU outside the controller board 1 using a jig such as a harness. Other CPUs can read data from the EPROM 3 via the connector 5.

ところで、コントローラボード１の外部にある他のＣＰＵはＥＰＲＯＭ３以外のＥＰＲＯＭとも接続されている場合、チップセレクト方式又は内部アドレス方式によってＥＰＲＯＭ３とＥＰＲＯＭ３以外のＥＰＲＯＭとを区別する。   By the way, when another CPU outside the controller board 1 is also connected to an EPROM other than the EPROM 3, the EPROM 3 is distinguished from the EPROM other than the EPROM 3 by a chip select method or an internal address method.

例えばチップセレクト方式の場合、コントローラボード１の外部にある他のＣＰＵはＥＰＲＯＭ３と、ＥＰＲＯＭ３以外のＥＰＲＯＭとをチップセレクト信号により区別することができる。   For example, in the case of the chip select method, another CPU outside the controller board 1 can distinguish the EPROM 3 from the EPROM other than the EPROM 3 by a chip select signal.

一方、内部アドレス方式の場合、コントローラボード１の外部にある他のＣＰＵはＥＰＲＯＭ３の内部アドレスと、ＥＰＲＯＭ３以外のＥＰＲＯＭの内部アドレスとを異ならせることでＥＰＲＯＭ３と、ＥＰＲＯＭ３以外のＥＰＲＯＭとを区別することができる。   On the other hand, in the case of the internal address system, another CPU outside the controller board 1 distinguishes between the EPROM 3 and the EPROM other than the EPROM 3 by making the internal address of the EPROM 3 different from the internal address of the EPROM other than the EPROM 3. Can do.

しかしながら、ＣＰＵ２が故障したコントローラボード１を新しいコントローラボード１に取り替える場合は故障したコントローラボード１の仕様と新しいコントローラボード１の仕様とが通常同じであり、故障したコントローラボード１に搭載されているＥＰＲＯＭ３の内部アドレスと新しいコントローラボード１に搭載されているＥＰＲＯＭ３の内部アドレスとが衝突してしまうという問題があった。   However, when the failed controller board 1 is replaced with a new controller board 1, the specifications of the failed controller board 1 and the new controller board 1 are usually the same, and the EPROM 3 mounted on the failed controller board 1 is the same. And the internal address of the EPROM 3 mounted on the new controller board 1 collide with each other.

したがって、内部アドレス方式の場合、内部アドレスが衝突してしまうという問題を解決する為の専用の治具を利用しなければ、他のＣＰＵはコネクタ５を介してＥＰＲＯＭ３からデータを読み出すことができなかった。   Therefore, in the case of the internal address system, other CPUs cannot read data from the EPROM 3 through the connector 5 unless a dedicated jig for solving the problem that the internal addresses collide is used. It was.

図２は、本実施例のコントローラボードの構成を示す一例のブロック図である。図２のコントローラボード１１は、ＣＰＵ１２と、ＥＰＲＯＭ１３と、コネクタ１６及び１７とを有する構成である。   FIG. 2 is a block diagram of an example showing the configuration of the controller board of the present embodiment. The controller board 11 shown in FIG. 2 includes a CPU 12, an EPROM 13, and connectors 16 and 17.

ＣＰＵ１２は、ＥＰＲＯＭ１３とバス１８を介して接続されており、ＥＰＲＯＭ１３へのアクセスが行えるようになっている。ＥＰＲＯＭ１３はアドレス設定端子１４とライトイネーブル端子１５とを有している。   The CPU 12 is connected to the EPROM 13 via the bus 18 and can access the EPROM 13. The EPROM 13 has an address setting terminal 14 and a write enable terminal 15.

ＥＰＲＯＭ１３はアドレス設定端子１４の入力値（電圧極性）を変更することで、ＣＰＵ１２から見た内部アドレスを変更できる。図２のＥＰＲＯＭ１３は、アドレス設定端子１４がグランド（ＧＮＤ）に接地されている為、アドレス設定端子１４に入力値０が入力されている。   The EPROM 13 can change the internal address viewed from the CPU 12 by changing the input value (voltage polarity) of the address setting terminal 14. In the EPROM 13 of FIG. 2, the address setting terminal 14 is grounded to the ground (GND), so that the input value 0 is input to the address setting terminal 14.

また、ＥＰＲＯＭ１３はライトイネーブル端子１５の入力値を変更することで、データの書き込みを許可又は禁止できる。図２のＥＰＲＯＭ１３は、ライトイネーブル端子１５がグランド（ＧＮＤ）に接地されている為、ライトイネーブル端子１５に入力値０が入力されている。ＥＰＲＯＭ１３は、ライトイネーブル端子１５に入力値０が入力されている場合にデータの書き込みを許可し、ライトイネーブル端子１５に入力値１が入力されている場合にデータの書き込みを禁止する。   Further, the EPROM 13 can permit or prohibit data writing by changing the input value of the write enable terminal 15. In the EPROM 13 of FIG. 2, the write enable terminal 15 is grounded to the ground (GND), so that the input value 0 is input to the write enable terminal 15. The EPROM 13 permits data writing when the input value 0 is input to the write enable terminal 15 and prohibits data writing when the input value 1 is input to the write enable terminal 15.

コネクタ１６及び１７は、例えばシリアルＩ／Ｆのコネクタである。コネクタ１６及び１７は例えばＳＰＩ，Ｉ２Ｃ，ＵＳＢ，ＰＣＩのコネクタを利用できる。また、コネクタ１６及び１７は汎用Ｉ／Ｆであってもよく、ＳＤカード等のオプションを通常時に接続できるようにしてもよい。また、コネクタ１６はコネクタ１７と接続（嵌合）できるような形状、電気仕様となっている。例えばコネクタ１６がプラグ（オス側）である場合はコネクタ１７がソケット（メス側）となっている。   The connectors 16 and 17 are, for example, serial I / F connectors. For the connectors 16 and 17, for example, SPI, I2C, USB, and PCI connectors can be used. Further, the connectors 16 and 17 may be general-purpose I / Fs, and options such as an SD card may be connected at normal times. The connector 16 has a shape and electrical specifications that can be connected (fitted) to the connector 17. For example, when the connector 16 is a plug (male side), the connector 17 is a socket (female side).

コントローラボード１１は、容易に折り欠けるように加工している加工部分１９を有している。図３及び図４はコントローラボードを容易に折り欠けるように加工している加工部分を示す模式図である。   The controller board 11 has a processed portion 19 which is processed so as to be easily broken. FIG. 3 and FIG. 4 are schematic views showing a processed portion where the controller board is processed so as to be easily broken.

図３はコントローラボード１１の加工部分１９をＶカット加工している。具体的に、加工部分１９はコントローラボード１１の両面からＶ字の切れ込みが入れられている。配線は内層で接続されている。   In FIG. 3, the processed portion 19 of the controller board 11 is V-cut processed. Specifically, the processed portion 19 has V-shaped cuts from both sides of the controller board 11. The wiring is connected on the inner layer.

図４はコントローラボード１１の加工部分１９をミシン目スリット加工している。具体的に、加工部分１９はミシン目上のスルーホールが空けられている。配線はスルーホールが空けられていない部分で接続されている。   In FIG. 4, the processed portion 19 of the controller board 11 is perforated slit processed. Specifically, the processed portion 19 has a through hole on the perforation. The wiring is connected at the part where the through hole is not opened.

ＣＰＵ１２が故障すると、図２のコントローラボード１１は容易に折り欠けるように加工している加工部分１９で折り欠きされ、図５のように切り離される。図５は、折り欠きされ、切り離されたコントローラボードの構成を示す一例のブロック図である。   When the CPU 12 breaks down, the controller board 11 in FIG. 2 is notched at the processed portion 19 that is processed so as to be easily broken, and separated as shown in FIG. FIG. 5 is a block diagram illustrating an example of the configuration of the controller board that is cut out and separated.

図２のコントローラボード１１は図５においてコントローラボード１１Ａと１１Ｂとに切り離されている。コントローラボード１１Ｂに搭載されているＥＰＲＯＭ１３はコントローラボード１１Ａに搭載されているＣＰＵ１２との間のバス１８が部分２１で切断されたことにより、端子状態がどのようになっているか保障できないＣＰＵ１２の影響を受けなくなる。   The controller board 11 of FIG. 2 is separated into controller boards 11A and 11B in FIG. The EPROM 13 mounted on the controller board 11B has an influence on the CPU 12 that cannot guarantee the terminal state due to the bus 18 being disconnected from the CPU 12 mounted on the controller board 11A at the portion 21. I will not receive it.

また、コントローラボード１１Ｂに搭載されているＥＰＲＯＭ１３はアドレス設定端子１４及びライトイネーブル端子１５とグランド（ＧＮＤ）との間が部分２０で切断されたことにより、ＰｕｌｌＵｐされ、アドレス設定端子１４及びライトイネーブル端子１５に入力値１が入力されるようになる。   Further, the EPROM 13 mounted on the controller board 11B is pulled up by the portion 20 between the address setting terminal 14 and the write enable terminal 15 and the ground (GND) being pulled up, and the address setting terminal 14 and the write enable terminal. The input value 1 is input to 15.

ＥＰＲＯＭ１３はアドレス設定端子１４の入力値（電圧極性）が変更された為、ＣＰＵ１２から見た内部アドレスが通常時の内部アドレスから変更される。言い換えれば、ＥＰＲＯＭ１３はアドレス設定端子１４の入力値（電圧極性）が変更された為、ＣＰＵ１２から見た内部アドレスが通常時の内部アドレスと異なるものとなる。また、ＥＰＲＯＭ１３はライトイネーブル端子１５の入力値（電圧極性）が１に変更された為、データの書き込みが禁止される。   In the EPROM 13, since the input value (voltage polarity) of the address setting terminal 14 is changed, the internal address viewed from the CPU 12 is changed from the normal internal address. In other words, since the input value (voltage polarity) of the address setting terminal 14 is changed in the EPROM 13, the internal address viewed from the CPU 12 is different from the normal internal address. Further, since the input value (voltage polarity) of the write enable terminal 15 is changed to 1, the EPROM 13 is prohibited from writing data.

コントローラボード１１Ｂに搭載されているＥＰＲＯＭ１３からデータを読み出す場合は図２のコントローラボード１１と同じ仕様の新しいコントローラボード３１と図６に示すように接続する。   When data is read from the EPROM 13 mounted on the controller board 11B, it is connected to a new controller board 31 having the same specifications as the controller board 11 shown in FIG. 2 as shown in FIG.

図６は、コントローラボードに搭載されたＣＰＵが故障したあとで、そのコントローラボードに搭載されたＥＰＲＯＭからデータを読み出す本実施例の方法について説明する為の説明図である。   FIG. 6 is an explanatory diagram for explaining the method of the present embodiment for reading data from the EPROM mounted on the controller board after the CPU mounted on the controller board fails.

新しいコントローラボード３１と、図５のように切り離されたコントローラボード１１Ｂとは新しいコントローラボード３１のコネクタ３７と切り離されたコントローラボード１１Ｂのコネクタ１６とによって接続される。新しいコントローラボード３１は図２のコントローラボード１１と同じ仕様であり、コントローラボード３１のコネクタ３６とコントローラボード１１Ｂのコネクタ１６とが同じ形状、電気仕様となっている。   The new controller board 31 and the controller board 11B separated as shown in FIG. 5 are connected by the connector 37 of the new controller board 31 and the connector 16 of the separated controller board 11B. The new controller board 31 has the same specifications as the controller board 11 of FIG. 2, and the connector 36 of the controller board 31 and the connector 16 of the controller board 11B have the same shape and electrical specifications.

また、コントローラボード３１のコネクタ３６とコネクタ３７とは図２のコントローラボード１１のコネクタ１６とコネクタ１７と同様、接続（嵌合）できるような形状、電気仕様となっている。したがって、新しいコントローラボード３１と、図５のように切り離されたコントローラボード１１Ｂとは新しいコントローラボード３１のコネクタ３７と切り離されたコントローラボード１１Ｂのコネクタ１６とによって接続できる。   Further, the connector 36 and the connector 37 of the controller board 31 have shapes and electrical specifications that can be connected (fitted) in the same manner as the connector 16 and the connector 17 of the controller board 11 of FIG. Therefore, the new controller board 31 and the controller board 11B disconnected as shown in FIG. 5 can be connected by the connector 37 of the new controller board 31 and the connector 16 of the controller board 11B disconnected.

結果、新しいコントローラボード３１のＣＰＵ３２は切り離されたコントローラボード１１ＢのＥＰＲＯＭ１３と接続される。前述したように、コントローラボード１１ＢのＥＰＲＯＭ１３はコントローラボード１１Ａから切り離されたことで、コントローラボード３１のＥＰＲＯＭ３３の内部アドレスと衝突してしまう通常時の内部アドレスから異なるアドレスに変更されている。   As a result, the CPU 32 of the new controller board 31 is connected to the EPROM 13 of the disconnected controller board 11B. As described above, the EPROM 13 of the controller board 11B is changed from the normal internal address that collides with the internal address of the EPROM 33 of the controller board 31 to a different address by being disconnected from the controller board 11A.

したがって、新しいコントローラボード３１に搭載されているＥＰＲＯＭ３３の内部アドレスと切り離されたコントローラボード１１Ｂに搭載されているＥＰＲＯＭ１３の内部アドレスとは衝突しない。このため、新しいコントローラボード３１に搭載されているＣＰＵ３２は切り離されたコントローラボード１１Ｂに搭載されているＥＰＲＯＭ１３からデータを読み出すことができる。   Therefore, the internal address of the EPROM 33 mounted on the new controller board 31 does not collide with the internal address of the EPROM 13 mounted on the separated controller board 11B. Therefore, the CPU 32 mounted on the new controller board 31 can read data from the EPROM 13 mounted on the separated controller board 11B.

なお、新しいコントローラボード３１に搭載されているＣＰＵ３２は、例えば所定のコマンドが入力されることにより、切り離されたコントローラボード１１Ｂに搭載されているＥＰＲＯＭ１３からデータを読み出し始めるようにしてもよいし、切り離されたコントローラボード１１Ｂが接続されたことを認識して自動的にデータを読み出し始めるようにしてもよい。   Note that the CPU 32 mounted on the new controller board 31 may start reading data from the EPROM 13 mounted on the disconnected controller board 11B, for example, by inputting a predetermined command, or may be disconnected. Recognizing that the controller board 11B is connected, data may be automatically read out.

そして、新しいコントローラボード３１に搭載されているＣＰＵ３２は、切り離されたコントローラボード１１Ｂに搭載されているＥＰＲＯＭ１３から読み出したデータをＥＰＲＯＭ３３に書き込む。この後、ＣＰＵ１２の故障したコントローラ１１が搭載されていた機器に新しいコントローラボード３１を戻せば、機器の修理は終了する。   Then, the CPU 32 mounted on the new controller board 31 writes the data read from the EPROM 13 mounted on the separated controller board 11B into the EPROM 33. Thereafter, when the new controller board 31 is returned to the device on which the controller 11 having the malfunctioning CPU 12 is mounted, the repair of the device is completed.

このように本実施例のコントローラボード１１によれば、ＥＰＲＯＭ１３及びコネクタ１６が搭載されているコントローラボード１１の一部分を切り離すことで、ＣＰＵ１２との間のバス１８の切断と、内部アドレスの変更と、データの書き込み禁止とを一度に行うことができ、切り離したコントローラボード１１Ｂに搭載されているＥＰＲＯＭ１３から容易にデータを読み出す（救済する）ことができる。   As described above, according to the controller board 11 of this embodiment, by disconnecting a part of the controller board 11 on which the EPROM 13 and the connector 16 are mounted, the bus 18 is disconnected from the CPU 12, the internal address is changed, Data writing can be prohibited at a time, and data can be easily read (relieved) from the EPROM 13 mounted on the separated controller board 11B.

なお、コントローラボード１１において、ＣＰＵ１２との間のバス１８の切断と、内部アドレスの変更と、データの書き込み禁止とを一度に行う加工は、上記実施例以外にも考えることができる。   In the controller board 11, processing for simultaneously disconnecting the bus 18 with the CPU 12, changing the internal address, and prohibiting data writing can be considered other than the above embodiment.

図７は本実施例のコントローラボードの構成を示す他の例のブロック図である。図７のコントローラボード１１は図３又は図４に示すような容易に折り欠けるように加工している加工部分１９を有している。ＣＰＵ１２が故障すると、図７のコントローラボード１１は容易に折り欠けるように加工している加工部分１９で折り欠きすることで、図２のコントローラボード１１と同様、ＣＰＵ１２との間のバス１８の切断と、内部アドレスの変更と、データの書き込み禁止とを一度に行うことができる。   FIG. 7 is a block diagram of another example showing the configuration of the controller board of this embodiment. The controller board 11 shown in FIG. 7 has a processed portion 19 processed so as to be easily broken as shown in FIG. 3 or FIG. When the CPU 12 breaks down, the controller board 11 in FIG. 7 is cut off at the processed portion 19 that is processed so as to be easily cut off, so that the bus 18 between the CPU 12 and the controller board 11 in FIG. In addition, it is possible to change the internal address and prohibit data writing at a time.

図８は本実施例のコントローラボードの構成を示す他の例のブロック図である。図８のコントローラボード１１は、ＥＰＲＯＭ１３のアドレス設定端子１４及びライトイネーブル端子１５とグランド（ＧＮＤ）との間にスイッチ回路４１を設けると共に、ＣＰＵ１２とＥＰＲＯＭ１３との間のバス１８にスイッチ回路４２を設け、スイッチ回路４１とスイッチ回路４２とを連動させる。   FIG. 8 is a block diagram of another example showing the configuration of the controller board of this embodiment. The controller board 11 in FIG. 8 is provided with a switch circuit 41 between the address setting terminal 14 and write enable terminal 15 of the EPROM 13 and the ground (GND), and a switch circuit 42 is provided on the bus 18 between the CPU 12 and the EPROM 13. The switch circuit 41 and the switch circuit 42 are interlocked.

ＣＰＵ１２が故障すると、図８のコントローラボード１１はスイッチ回路４１及びスイッチ回路４２を開ける（切断状態とする）ことで、図２のコントローラボード１１と同様、ＣＰＵ１２との間のバス１８の切断と、内部アドレスの変更と、データの書き込み禁止とを一度に行うことができる。   When the CPU 12 breaks down, the controller board 11 in FIG. 8 opens the switch circuit 41 and the switch circuit 42 (to a disconnected state), thereby disconnecting the bus 18 with the CPU 12 as in the controller board 11 in FIG. It is possible to change the internal address and prohibit data writing at a time.

例えば図２のコントローラボード１１はコントローラボード１１が大きいときなどにメリットがある。また、図７のコントローラボード１１はコントローラボード１１が小さいときなどにメリットがある。また、図８のコントローラボード１１はコントローラボード１１の一部を切り離すものではない為、故障した部品を取り替えれば再利用が可能というメリットがある。   For example, the controller board 11 of FIG. 2 is advantageous when the controller board 11 is large. Further, the controller board 11 of FIG. 7 has an advantage when the controller board 11 is small. Further, since the controller board 11 of FIG. 8 does not detach a part of the controller board 11, there is an advantage that it can be reused if a failed part is replaced.

また、機器がプリンタや複合機等の画像処理装置である場合、本実施例のコントローラボード１１は図９のような構成となる。図９は、機器が画像処理装置であるときのコントローラボードの構成を示す一例のブロック図である。   Further, when the device is an image processing apparatus such as a printer or a multifunction peripheral, the controller board 11 of this embodiment has a configuration as shown in FIG. FIG. 9 is a block diagram illustrating an example of a configuration of a controller board when the device is an image processing apparatus.

図９のコントローラボード１１は、図２のコントローラボード１１にＰＣＩ Ｉ／Ｆ５１及びＤＤＲメモリ５２が追加された構成である。ＣＰＵ１２は、画像処理、機器制御等を行うものである。   The controller board 11 of FIG. 9 has a configuration in which a PCI I / F 51 and a DDR memory 52 are added to the controller board 11 of FIG. The CPU 12 performs image processing, device control, and the like.

ＥＰＲＯＭ１３はプリント枚数、故障履歴等を蓄積するものである。ＰＣＩ Ｉ／Ｆ５１はスキャナやプロッタ等と画像データのやり取りをするものである。ＤＤＲメモリ５２は画像データやプログラム等を蓄積するものである。   The EPROM 13 stores the number of prints, failure history, and the like. The PCI I / F 51 exchanges image data with a scanner, a plotter, or the like. The DDR memory 52 stores image data, programs, and the like.

なお、本実施例では不揮発性メモリの一例としてＥＰＲＯＭ１３を例に説明したがＳＲＡＭ，ＦＲＡＭ，ＮＡＮＤ ＦＬＡＳＨ，ＮＯＲ ＦＬＡＳＨ等であってもよい。本実施例ではＥＰＲＯＭ１３がアドレス設定端子１４及びライトイネーブル端子１５を有していたが、データの書き込みを禁止しないのであれば、ライトイネーブル端子１５が無い構成も可能である。   In the present embodiment, the EPROM 13 has been described as an example of the nonvolatile memory, but an SRAM, FRAM, NAND FLASH, NOR FLASH, or the like may be used. In this embodiment, the EPROM 13 has the address setting terminal 14 and the write enable terminal 15. However, a configuration without the write enable terminal 15 is also possible if data writing is not prohibited.

本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。   The present invention is not limited to the specifically disclosed embodiments, and various modifications and changes can be made without departing from the scope of the claims.

コントローラボードに搭載されたＣＰＵが故障したあとで、そのコントローラボードに搭載されたＥＰＲＯＭからデータを読み出す従来の方法について説明する為の説明図である。It is explanatory drawing for demonstrating the conventional method of reading data from EPROM mounted in the controller board after CPU mounted in the controller board fails. 本実施例のコントローラボードの構成を示す一例のブロック図である。It is an example block diagram which shows the structure of the controller board of a present Example. コントローラボードを容易に折り欠けるように加工している加工部分を示す模式図である。It is a schematic diagram which shows the process part currently processed so that a controller board may be notched easily. コントローラボードを容易に折り欠けるように加工している加工部分を示す模式図である。It is a schematic diagram which shows the process part currently processed so that a controller board may be notched easily. 折り欠きされ、切り離されたコントローラボードの構成を示す一例のブロック図である。It is a block diagram of an example which shows the structure of the controller board cut away and cut away. コントローラボードに搭載されたＣＰＵが故障したあとで、そのコントローラボードに搭載されたＥＰＲＯＭからデータを読み出す本実施例の方法について説明する為の説明図である。It is explanatory drawing for demonstrating the method of a present Example which reads data from EPROM mounted in the controller board after CPU mounted in the controller board fails. 本実施例のコントローラボードの構成を示す他の例のブロック図である。It is a block diagram of the other example which shows the structure of the controller board of a present Example. 本実施例のコントローラボードの構成を示す他の例のブロック図である。It is a block diagram of the other example which shows the structure of the controller board of a present Example. 機器が画像処理装置であるときのコントローラボードの構成を示す一例のブロック図である。It is an example block diagram which shows the structure of a controller board when an apparatus is an image processing apparatus.

符号の説明Explanation of symbols

１１，３１ コントローラボード
１２，３２ ＣＰＵ
１３，３３ ＥＰＲＯＭ
１４，３４ アドレス設定端子
１５，３５ ライトイネーブル端子
１６，１７，３６，３７ コネクタ
１８，３８ バス
１９，３９ 加工部分
４１，４２ スイッチ回路
５１ ＰＣＩ Ｉ／Ｆ
５２ ＤＤＲメモリ 11, 31 Controller board 12, 32 CPU
13,33 EPROM
14, 34 Address setting terminal 15, 35 Write enable terminal 16, 17, 36, 37 Connector 18, 38 Bus 19, 39 Processing part 41, 42 Switch circuit 51 PCI I / F
52 DDR memory

Claims (6)

第１の不揮発性メモリと、前記第１の不揮発性メモリにデータを書き込み又は前記第１の不揮発性メモリからデータを読み出す第１のデータ処理装置とを有するプリント回路基板であって、
前記第１の不揮発性メモリと前記第１のデータ処理装置とを接続するデータ伝送路を切断するデータ伝送路切断構造と、
前記第１の不揮発性メモリを、他のプリント回路基板が有する第２のデータ処理装置と接続する第１の接続手段と、
前記第１の不揮発性メモリからデータを読み出す為、前記第２のデータ処理装置から見た前記第１の不揮発性メモリのアドレスを、前記他のプリント回路基板が有する第２の不揮発性メモリと異なるアドレスに変更するアドレス変更手段と
を有し、前記第２のデータ処理装置により前記第１の不揮発性メモリからデータを読み出されることを特徴とするプリント回路基板。 A printed circuit board comprising: a first nonvolatile memory; and a first data processing device that writes data to the first nonvolatile memory or reads data from the first nonvolatile memory,
A data transmission path cutting structure for cutting a data transmission path connecting the first nonvolatile memory and the first data processing device;
First connection means for connecting the first nonvolatile memory to a second data processing device included in another printed circuit board;
In order to read data from the first nonvolatile memory, the address of the first nonvolatile memory viewed from the second data processing device is different from the second nonvolatile memory included in the other printed circuit board. The printed circuit board comprising: an address changing means for changing to an address, wherein the second data processing device reads data from the first nonvolatile memory. 前記データ伝送路切断構造は、前記プリント回路基板の一部を分離することで、前記第１の不揮発性メモリと前記第１のデータ処理装置とを接続するデータ伝送路を切断し、
前記アドレス変更手段は、前記プリント回路基板の一部を分離することで、前記第１の不揮発性メモリが有するアドレス設定端子の電圧極性を反転させ、前記第１の不揮発性メモリからデータを読み出す為、前記第２のデータ処理装置から見た前記第１の不揮発性メモリのアドレスを、前記他のプリント回路基板が有する第２の不揮発性メモリと異なるアドレスに変更することを特徴とする請求項１記載のプリント回路基板。 The data transmission line cutting structure cuts a data transmission path that connects the first nonvolatile memory and the first data processing device by separating a part of the printed circuit board,
The address changing unit separates a part of the printed circuit board to invert the voltage polarity of the address setting terminal of the first nonvolatile memory and to read data from the first nonvolatile memory. 2. The address of the first nonvolatile memory as viewed from the second data processing device is changed to an address different from that of the second nonvolatile memory included in the other printed circuit board. The printed circuit board as described. 前記プリント回路基板の一部を分離することで、前記第１の不揮発性メモリが有する書き込み制御端子の電圧極性を反転させ、前記第１の不揮発性メモリへのデータの書き込みを禁止するデータ書き込み禁止手段を更に有することを特徴とする請求項１又は２記載のプリント回路基板。   Data write prohibition that reverses the voltage polarity of the write control terminal of the first nonvolatile memory by prohibiting a part of the printed circuit board and prohibits data writing to the first nonvolatile memory 3. The printed circuit board according to claim 1, further comprising means. 前記第１の接続手段は、前記他のプリント回路基板が有する第２のコネクタと嵌合可能な第１のコネクタを有し、前記第１のコネクタを第２のコネクタと嵌合させることにより前記第１の不揮発性メモリを、他のプリント回路基板が有する第２のデータ処理装置と接続することを特徴とする請求項１乃至３何れか一項記載のプリント回路基板。   The first connecting means has a first connector that can be fitted with a second connector of the other printed circuit board, and the first connector is fitted with the second connector to thereby 4. The printed circuit board according to claim 1, wherein the first nonvolatile memory is connected to a second data processing device included in another printed circuit board. 5. 前記プリント回路基板と前記他のプリント回路基板とは、同じ仕様であることを特徴とする請求項１乃至４何れか一項記載のプリント基板回路。   The printed circuit board according to any one of claims 1 to 4, wherein the printed circuit board and the other printed circuit board have the same specifications. 第１の不揮発性メモリと、前記第１の不揮発性メモリにデータを書き込み又は前記第１の不揮発性メモリからデータを読み出す第１のデータ処理装置とを有するプリント回路基板であって、
前記プリント回路基板のうち、前記第１の不揮発性メモリと前記第１の不揮発性メモリを他のプリント回路基板が有する第２のデータ処理装置に接続する第１の接続手段と
を搭載した前記プリント回路基板の一部を、分離できることを特徴とするプリント回路基板。 A printed circuit board comprising: a first nonvolatile memory; and a first data processing device that writes data to the first nonvolatile memory or reads data from the first nonvolatile memory,
Among the printed circuit boards, the print including the first nonvolatile memory and first connection means for connecting the first nonvolatile memory to a second data processing device included in another printed circuit board. A printed circuit board, wherein a part of the circuit board can be separated.
JP2008040214A 2008-02-21 2008-02-21 Printed circuit board Expired - Fee Related JP5157515B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008040214A JP5157515B2 (en) 2008-02-21 2008-02-21 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008040214A JP5157515B2 (en) 2008-02-21 2008-02-21 Printed circuit board

Publications (2)

Publication Number Publication Date
JP2009199329A JP2009199329A (en) 2009-09-03
JP5157515B2 true JP5157515B2 (en) 2013-03-06

Family

ID=41142759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008040214A Expired - Fee Related JP5157515B2 (en) 2008-02-21 2008-02-21 Printed circuit board

Country Status (1)

Country Link
JP (1) JP5157515B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012150359A (en) * 2011-01-20 2012-08-09 Ricoh Co Ltd Electronic apparatus, control method for electronic apparatus, and projector device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110300A (en) * 2001-09-28 2003-04-11 Oki Electric Ind Co Ltd Printed circuit board
KR101303518B1 (en) * 2005-09-02 2013-09-03 구글 인코포레이티드 Methods and apparatus of stacking drams

Also Published As

Publication number Publication date
JP2009199329A (en) 2009-09-03

Similar Documents

Publication Publication Date Title
US7987308B2 (en) Multi-interface controller, memory card having the multi-interface controller, and interface setting method
US8634099B2 (en) Configuration data management system, printer, and electronic device control method
TW589535B (en) Method and apparatus for in-system programming through a common connection point of programmable logic devices on multiple circuit boards of a system
JP2010282617A5 (en)
KR100921852B1 (en) Electronic apparatus, information processing apparatus, adapter apparatus, and information exchange system
JP5157515B2 (en) Printed circuit board
CN107102851A (en) Memory chip and data protection method
JP2008158991A (en) Control system for nand type flash memory
JPH1049478A (en) Discrimination interface for computer system
WO2001022691A3 (en) Autonomous sms remote management device for printers, copiers and fax machines
US7795908B2 (en) Electronic device, method for configuring reprogrammable logic element, computer-readable medium, computer data signal and image forming apparatus
US9495315B2 (en) Information processing device and data communication method
US20050138314A1 (en) Write-protected micro memory device
CN105825898A (en) Dynamic memory testing device and testing method thereof
KR20010098508A (en) Controlling method and electronic device
CN111092056B (en) Integrated circuit and chip
CN100505084C (en) Software updating method for electronic product with FLASH
JP2009116665A (en) Information processing apparatus
CN100530119C (en) Method and relevant apparatus for providing secondary basic input/output system code through synchronizing monitor and control
JP2007293449A (en) Printer with scanner and electronic appliance
US20050149648A1 (en) Multi-purpose IO system
JP2008293468A (en) Method for manufacturing motherboard
KR101432398B1 (en) Method for announcing a memory configuration
JP2010034715A (en) Image processing apparatus
JP2005338963A (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees