JP5156305B2 - Group III nitride compound semiconductor light emitting device manufacturing apparatus and group III nitride compound semiconductor light emitting device manufacturing method - Google Patents

Group III nitride compound semiconductor light emitting device manufacturing apparatus and group III nitride compound semiconductor light emitting device manufacturing method Download PDF

Info

Publication number
JP5156305B2
JP5156305B2 JP2007235412A JP2007235412A JP5156305B2 JP 5156305 B2 JP5156305 B2 JP 5156305B2 JP 2007235412 A JP2007235412 A JP 2007235412A JP 2007235412 A JP2007235412 A JP 2007235412A JP 5156305 B2 JP5156305 B2 JP 5156305B2
Authority
JP
Japan
Prior art keywords
target
dopant
group iii
iii nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007235412A
Other languages
Japanese (ja)
Other versions
JP2008153619A (en
Inventor
久幸 三木
健三 塙
保正 佐々木
泰典 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2007235412A priority Critical patent/JP5156305B2/en
Priority to US11/943,542 priority patent/US20080121924A1/en
Publication of JP2008153619A publication Critical patent/JP2008153619A/en
Application granted granted Critical
Publication of JP5156305B2 publication Critical patent/JP5156305B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に、好適に用いられるＩＩＩ族窒化物化合物半導体発光素子の製造装置、ＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにＩＩＩ族窒化物化合物半導体発光素子を用いたランプに関する。   The present invention relates to a group III nitride compound semiconductor light emitting device manufacturing apparatus, a group III nitride compound semiconductor light emitting device manufacturing method suitably used for a light emitting diode (LED), a laser diode (LD), an electronic device, and the like, and The present invention relates to a group III nitride compound semiconductor light emitting device and a lamp using the group III nitride compound semiconductor light emitting device.

ＩＩＩ族窒化物化合物半導体発光素子は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、ＬＥＤやＬＤ等の発光素子として用いられている。
また、ＩＩＩ族窒化物半導体は、電子デバイスに用いた場合でも、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られる。 Group III nitride compound semiconductor light emitting devices have a direct transition type band gap of energy corresponding to the range of visible light to ultraviolet light, and are excellent in luminous efficiency. It is used.
Moreover, even when the group III nitride semiconductor is used in an electronic device, an electronic device having excellent characteristics can be obtained as compared with the case where a conventional group III-V compound semiconductor is used.

このようなＩＩＩ族窒化物化合物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、ＭＯＣＶＤ法によって製造されている。
ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で原料を分解することにより、結晶を成長させる方法である。 Such a group III nitride compound semiconductor is generally manufactured by MOCVD using trimethyl gallium, trimethyl aluminum and ammonia as raw materials.
The MOCVD method is a method in which a vapor of a raw material is included in a carrier gas and transported to the substrate surface, and the raw material is decomposed by reaction with a heated substrate to grow crystals.

一方、ＩＩＩ族窒化物化合物半導体の結晶をスパッタによって製造する研究も行われている。具体的には、例えば、Ｎ２ガスを用いた高周波マグネトロンスパッタリングにより、Ｓｉの（１００）面、及びサファイア（Ａｌ２Ｏ３）の（０００１）面上にＧａＮ層を成膜する方法が提案されている（例えば、非特許文献１）。 On the other hand, studies have also been carried out to produce a group III nitride compound semiconductor crystal by sputtering. Specifically, for example, a method of forming a GaN layer on the (100) plane of Si and the (0001) plane of sapphire (Al 2 O 3 ) by high-frequency magnetron sputtering using N 2 gas has been proposed. (For example, Non-Patent Document 1).

また、カソードと固体状のターゲットとを向かい合わせ、基板とターゲットとの間にメッシュを入れた装置を用いてＧａＮ層を成膜する方法が提案されている（例えば、非特許文献２）。   Further, a method has been proposed in which a GaN layer is formed using an apparatus in which a cathode and a solid target face each other and a mesh is placed between the substrate and the target (for example, Non-Patent Document 2).

また、上述のようなＧａＮからなるＩＩＩ族窒化物化合物半導体の結晶を成膜する場合、例えば、ＧａＮ層中にＳｉやＭｇ等のドーパント元素がドーピングされた結晶を成膜する必要がある。この際、母材となるＧａ元素に対してドーパント元素を混合したターゲットを用い、スパッタ法によってＧａＮ層を成膜する方法が提案されている（例えば、非特許文献３）。
牛玖 由紀子（Ｙ．ＵＳＨＩＫＵ）他、「２１世紀連合シンポジウム論文集」、Ｖｏｌ．２ｎｄ、ｐ２９５（２００３）、 ティー・キクマ（Ｔ．Ｋｉｋｕｍａ）他、「バキューム（Ｖａｃｕｕｍ）」、Ｖｏｌ．６６、Ｐ２３３（２００２） 応用物理学会編「第６６回応用物理学会」パンフレット、７ａ−Ｎ−６、１分冊、ｐ２４８（２００５年秋） In addition, when forming a group III nitride compound semiconductor crystal composed of GaN as described above, for example, it is necessary to form a crystal in which a dopant element such as Si or Mg is doped in the GaN layer. At this time, a method of forming a GaN layer by sputtering using a target obtained by mixing a dopant element with a Ga element as a base material has been proposed (for example, Non-Patent Document 3).
Yukiko Ushibuchi (Y. USHIKU) et al., “Proceedings of the 21st Century Union Symposium”, Vol. 2nd, p295 (2003), T. Kikuma et al., “Vacuum”, Vol. 66, P233 (2002) “The 66th Japan Society of Applied Physics” brochure, 7a-N-6, 1 volume, p248 (Autumn 2005)

しかしながら、従来のスパッタ法では、ドーピングされたＩＩＩ族窒化物半導体の結晶を成膜する場合、ドーピング濃度を微調整することは困難であった。
また、ＭＯＣＶＤ法を用いて、Ｍｇ元素のドープされたＡｌＧａＮ等を成膜する場合には、Ａｌの組成に応じて結晶内に取り込まれるＭｇの量が変化するため、Ａｌ組成が低い場合にはＭｇが入りやすいものの、Ａｌ組成が高いときにはＭｇが入りにくいという問題があった。 However, in the conventional sputtering method, it is difficult to finely adjust the doping concentration when a doped group III nitride semiconductor crystal is formed.
In addition, when depositing AlGaN or the like doped with Mg element using MOCVD, the amount of Mg taken into the crystal changes according to the Al composition, so when the Al composition is low Although Mg easily enters, there is a problem that Mg is difficult to enter when the Al composition is high.

さらに、非特許文献３の方法では、母材となるＧａ元素に対してドーパント元素を混合したターゲットを用いるので、スパッタ法を用いて、基板上にドーパント元素を含む層と含まない層とを連続して積層する場合、複数のチャンバを備えたスパッタ装置を用いて、それぞれのチャンバの間で基板を移動させて成膜する必要があった。このため、スパッタ装置が大掛かりになるとともに工程時間が長くなってしまうという問題があった。
また、非特許文献３の方法には、ドーピングの具体的な方法は記されておらず、例えば、室温で液体となるＧａ元素に対してドーパント元素を混合した場合、Ｇａ元素が液体になると、Ｇａ元素中のドーパント元素が比重の差によって浮き上がったり沈み込んだりするため、得られたガリウム窒化物半導体の結晶中におけるドーパント元素の濃度が均一にならなかった。ここで、Ｇａ元素が液体にならないようにして、スパッタ法によりＧａＮ層を成膜することも考えられるが、この場合、パワーを十分に負荷することができず、成膜レートを十分に早くすることができない場合があった。 Furthermore, in the method of Non-Patent Document 3, since a target in which a dopant element is mixed with a Ga element serving as a base material is used, a layer including a dopant element and a layer not including the dopant element are continuously formed on a substrate using a sputtering method. In the case of stacking, it is necessary to form a film by moving a substrate between the chambers using a sputtering apparatus having a plurality of chambers. For this reason, there existed a problem that process time became long while a sputtering device became large.
In addition, the method of Non-Patent Document 3 does not describe a specific method of doping. For example, when a dopant element is mixed with a Ga element that is liquid at room temperature, Since the dopant element in the Ga element floats or sinks due to the difference in specific gravity, the concentration of the dopant element in the obtained gallium nitride semiconductor crystal is not uniform. Here, it is conceivable to form the GaN layer by sputtering so that the Ga element does not become liquid, but in this case, the power cannot be sufficiently loaded, and the film formation rate is sufficiently increased. There was a case that could not be done.

本発明は上記課題に鑑みてなされたものであり、ガリウム窒化物半導体の結晶中におけるドーパント元素の濃度を容易に最適化でき、スパッタ法を用いて効率よく成膜することができる、構成の簡便なＩＩＩ族窒化物化合物半導体の製造装置を提供することを目的とする。
また、ＩＩＩ族窒化物半導体の結晶中におけるドーパント元素の濃度を容易に最適化でき、スパッタ法を用いて効率よく成膜することができるＩＩＩ族窒化物化合物半導体発光素子の製造方法を提供することを目的とする。
さらに、上記の製造方法で得られるＩＩＩ族窒化物化合物半導体発光素子、並びにランプを提供することを目的とする。 The present invention has been made in view of the above problems, and can easily optimize the concentration of the dopant element in the crystal of the gallium nitride semiconductor, and can be efficiently formed using a sputtering method. An object of the present invention is to provide an apparatus for manufacturing a Group III nitride compound semiconductor.
Also provided is a method for producing a group III nitride compound semiconductor light-emitting device capable of easily optimizing the concentration of a dopant element in a crystal of a group III nitride semiconductor and capable of efficiently forming a film using a sputtering method. With the goal.
Furthermore, it aims at providing the group III nitride compound semiconductor light-emitting device and lamp | ramp which are obtained with said manufacturing method.

本発明者等は、上記問題を解決するために鋭意検討した結果、Ｇａ元素を含有するＧａターゲットとドーパント元素からなるドーパントターゲットとに対して、同時にまたは交互にパワーを印加できる製造装置とすることで、装置を大掛かりにすることなく、ガリウム窒化物半導体の結晶中におけるドーパント元素の濃度を容易に最適化でき、スパッタ法を用いて効率よく成膜できることを見出し、本発明を完成した。
即ち、本発明は以下に関する。 As a result of intensive investigations to solve the above problems, the present inventors made a manufacturing apparatus that can apply power simultaneously or alternately to a Ga target containing a Ga element and a dopant target composed of a dopant element. Thus, the inventors have found that the concentration of the dopant element in the crystal of the gallium nitride semiconductor can be easily optimized without making the apparatus large, and that the film can be efficiently formed using the sputtering method, and the present invention has been completed.
That is, the present invention relates to the following.

［１］ ＩＩＩ族窒化物化合物半導体発光素子のＩＩＩ族窒化物半導体からなる半導体層をスパッタ法によって形成するための製造装置であって、チャンバと、前記チャンバ内に設置されたＧａ元素を含有するＧａターゲットおよびドーパント元素からなるドーパントターゲットと、前記Ｇａターゲットと前記ドーパントターゲットとに対して同時にまたは交互にパワーを印加するパワー印加手段とを備えていることを特徴とするＩＩＩ族窒化物化合物半導体の製造装置。
［２］ 前記ドーパント元素が、ＳｉまたはＭｇであることを特徴とする［１］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。
［３］ 前記パワー印加手段が、前記Ｇａターゲットに印加するパワーと、前記ドーパントターゲットに印加するパワーとの比を変化させることにより、前記半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御するものであることを特徴とする［１］または［２］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。
［４］ 前記パワー印加手段が、前記パワーをパルスＤＣ方式によって印加するものであり、前記Ｇａターゲットに印加するパルスと、前記ドーパントターゲットに印加するパルスとのパルス比を変化させることにより、前記半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御するものであることを特徴とする［１］または［２］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。
［５］ 前記ドーパント元素がＳｉであり、前記パワー印加手段が、前記半導体層を成膜している際の気相中におけるＧａ元素とＳｉ元素との比を、１：０．００１〜１：０．００００１の範囲に制御するものであることを特徴とする［３］または［４］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。
［６］ 前記ドーパント元素がＭｇであり、前記パワー印加手段が、前記半導体層を成膜している際の気相中におけるＧａ元素とＭｇ元素との比を、１：０．１〜１：０．００１の範囲に制御するものであることを特徴とする［３］または［４］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。
［７］ 前記Ｇａターゲットは、少なくとも表層が液状化されたものであることを特徴とする［１］〜［６］の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。 [1] A manufacturing apparatus for forming a semiconductor layer made of a group III nitride semiconductor of a group III nitride compound semiconductor light emitting device by a sputtering method, comprising a chamber and a Ga element installed in the chamber A group III nitride compound semiconductor comprising: a Ga target and a dopant target composed of a dopant element; and a power application unit that applies power to the Ga target and the dopant target simultaneously or alternately. manufacturing device.
[2] The apparatus for producing a group III nitride compound semiconductor light-emitting element according to [1], wherein the dopant element is Si or Mg.
[3] Ga in the gas phase when the semiconductor layer is formed by changing the ratio of the power applied to the Ga target and the power applied to the dopant target by the power applying means. The apparatus for producing a Group III nitride compound semiconductor light-emitting device according to [1] or [2], wherein the ratio of the element to the dopant element is controlled.
[4] The power application means applies the power by a pulse DC method, and changes the pulse ratio between a pulse applied to the Ga target and a pulse applied to the dopant target, thereby the semiconductor. The group III nitride compound semiconductor light-emitting device according to [1] or [2], wherein the ratio of Ga element to dopant element in the gas phase when forming the layer is controlled Manufacturing equipment.
[5] The dopant element is Si, and the ratio of Ga element to Si element in the gas phase when the power application unit forms the semiconductor layer is set to 1: 0.001 to 1: The apparatus for producing a Group III nitride compound semiconductor light-emitting device according to [3] or [4], which is controlled within a range of 0.00001.
[6] The dopant element is Mg, and the power application means sets the ratio of Ga element and Mg element in the gas phase when the semiconductor layer is formed to 1: 0.1 to 1: The apparatus for producing a Group III nitride compound semiconductor light-emitting device according to [3] or [4], which is controlled within a range of 0.001.
[7] The group III nitride compound semiconductor light-emitting device manufacturing apparatus according to any one of [1] to [6], wherein at least the surface layer of the Ga target is liquefied.

［８］ 前記ドーパントターゲットが、２原子以上の前記ドーパント元素からなるクラスタが形成されないようにスパッタされるものであることを特徴とする［１］〜［７］の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。
［９］ 前記ドーパントターゲットが、２原子以上の前記ドーパント元素からなるクラスタが形成されない電圧でスパッタされるものであることを特徴とする［１］〜［８］の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。 [8] The III according to any one of [1] to [7], wherein the dopant target is sputtered so as not to form a cluster composed of the dopant element having two or more atoms. Group nitride compound semiconductor light emitting device manufacturing apparatus.
[9] The III according to any one of [1] to [8], wherein the dopant target is sputtered at a voltage at which a cluster composed of two or more atoms of the dopant element is not formed. Group nitride compound semiconductor light emitting device manufacturing apparatus.

［１０］ ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有するＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、前記半導体層の少なくとも一部をスパッタ法によって形成する工程を含み、前記半導体層をスパッタ法によって成膜する際に、スパッタターゲットとしてＧａ元素を含有するＧａターゲットとドーパント元素からなるドーパントターゲットとを用い、前記Ｇａターゲットと前記ドーパントターゲットとに対して同時にまたは交互にパワーを印加することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１１］ 前記ドーパント元素として、Ｓｉを用いることにより前記ｎ型半導体層を成膜することを特徴とする［１０］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１２］ 前記半導体層を成膜している際の気相中におけるＧａ元素とＳｉ元素との比が、１：０．００１〜１：０．００００１の範囲であることを特徴とする［１１］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１３］ 前記ドーパント元素として、Ｍｇを用いることにより前記ｐ型半導体層を成膜することを特徴とする［１０］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１４］ 前記半導体層を成膜している際の気相中におけるＧａ元素とＭｇ元素との比が、１：０．１〜１：０．００１の範囲であることを特徴とする［１３］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１５］ 前記Ｇａターゲットの前記基板と対向する面の面積と、前記ドーパントターゲットの前記基板と対向する面の面積との比により、
前記半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御することを特徴とする［１０］〜［１４］の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１６］ 前記Ｇａターゲットに印加するパワーと、前記ドーパントターゲットに印加するパワーとの比を変化させることにより、
前記半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御することを特徴とする［１０］〜［１４］の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１７］ 前記パワーをパルスＤＣ方式によって印加し、前記Ｇａターゲットに印加するパルスと、前記ドーパントターゲットに印加するパルスとのパルス比を変化させることにより、
前記半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御することを特徴とする［１０］〜［１４］の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１８］ 前記基板と前記半導体層との間に、柱状結晶からなる中間層を形成することを特徴とする［１０］〜［１７］の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１９］ 前記Ｇａターゲットとして、少なくとも表層が液状化されたものを用いることを特徴とする［１０］〜［１８］の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。 [10] A method for producing a group III nitride compound semiconductor light emitting device having a semiconductor layer in which an n-type semiconductor layer, a light emitting layer, and a p type semiconductor layer each made of a group III nitride semiconductor are stacked, Including a step of forming at least a part by a sputtering method, and when forming the semiconductor layer by a sputtering method, a Ga target containing a Ga element and a dopant target made of a dopant element are used as the sputtering target, and the Ga target A method of manufacturing a group III nitride compound semiconductor light emitting device, wherein power is applied simultaneously or alternately to the dopant target.
[11] The method for producing a group III nitride compound semiconductor light-emitting device according to [10], wherein the n-type semiconductor layer is formed by using Si as the dopant element.
[12] The ratio of Ga element to Si element in the gas phase during the formation of the semiconductor layer is in the range of 1: 0.001 to 1: 0.00001 [11] ] The manufacturing method of the group III nitride compound semiconductor light-emitting device of description.
[13] The method for producing a group III nitride compound semiconductor light-emitting device according to [10], wherein the p-type semiconductor layer is formed by using Mg as the dopant element.
[14] The ratio of Ga element to Mg element in the gas phase during the formation of the semiconductor layer is in the range of 1: 0.1 to 1: 0.001 [13] ] The manufacturing method of the group III nitride compound semiconductor light-emitting device of description.
[15] By the ratio of the area of the surface of the Ga target facing the substrate and the area of the surface of the dopant target facing the substrate,
The group III nitride according to any one of [10] to [14], wherein a ratio of a Ga element and a dopant element in a gas phase when the semiconductor layer is formed is controlled A method for producing a compound semiconductor light emitting device.
[16] By changing the ratio of the power applied to the Ga target and the power applied to the dopant target,
The group III nitride according to any one of [10] to [14], wherein a ratio of a Ga element and a dopant element in a gas phase when the semiconductor layer is formed is controlled A method for producing a compound semiconductor light emitting device.
[17] By applying the power by a pulse DC method and changing a pulse ratio between a pulse applied to the Ga target and a pulse applied to the dopant target,
The group III nitride according to any one of [10] to [14], wherein a ratio of a Ga element and a dopant element in a gas phase when the semiconductor layer is formed is controlled A method for producing a compound semiconductor light emitting device.
[18] The group III nitride compound semiconductor light emitting device according to any one of [10] to [17], wherein an intermediate layer made of a columnar crystal is formed between the substrate and the semiconductor layer. Device manufacturing method.
[19] The method for producing a group III nitride compound semiconductor light-emitting element according to any one of [10] to [18], wherein at least a surface layer is liquefied as the Ga target.

本発明のＩＩＩ族窒化物化合物半導体の製造装置は、前記チャンバ内に設置されたＧａ元素を含有するＧａターゲットおよびドーパント元素からなるドーパントターゲットと、前記Ｇａターゲットと前記ドーパントターゲットとに対して同時にまたは交互にパワーを印加するパワー印加手段とを備えているので、スパッタ法を用いて成膜される半導体層の結晶中におけるドーパント元素の濃度を容易に最適値に制御できる。   The apparatus for producing a group III nitride compound semiconductor according to the present invention includes a Ga target containing a Ga element and a dopant target composed of a dopant element installed in the chamber, and the Ga target and the dopant target simultaneously or Since power application means for alternately applying power is provided, the concentration of the dopant element in the crystal of the semiconductor layer formed by sputtering can be easily controlled to the optimum value.

しかも、本発明のＩＩＩ族窒化物化合物半導体の製造装置は、チャンバ内にＧａターゲットとドーパントターゲットとが設置されているので、１つのチャンバ内で、基板上にドーパント元素を含む層と含まない層とを連続して積層することが可能なものとなる。したがって、チャンバ内に１つのターゲットのみ配置したスパッタ装置と比較して、コンパクトな装置とすることができるとともに、成膜工程に要する時間を短縮できる。
また、本発明のＩＩＩ族窒化物化合物半導体の製造装置は、スパッタ法を用いて成膜するので、ＭＯＣＶＤ法やＭＢＥ法により成膜する場合と比較して、高速で効率よく成膜することができるとともに、簡便な構成の装置となる。 Moreover, since the Ga target and the dopant target are installed in the chamber of the group III nitride compound semiconductor manufacturing apparatus of the present invention, the layer containing the dopant element and the layer not containing the dopant element on the substrate in one chamber. Can be laminated continuously. Therefore, as compared with a sputtering apparatus in which only one target is disposed in the chamber, the apparatus can be made compact and the time required for the film forming process can be shortened.
In addition, since the group III nitride compound semiconductor manufacturing apparatus of the present invention forms a film using a sputtering method, the film can be formed efficiently at a higher speed than when forming a film using the MOCVD method or the MBE method. In addition, the apparatus has a simple configuration.

また、本発明のＩＩＩ族窒化物化合物半導体発光素子の製造方法によれば、半導体層をスパッタ法によって成膜する際に、スパッタターゲットとしてＧａ元素を含有するＧａターゲットとドーパント元素からなるドーパントターゲットとを用い、前記Ｇａターゲットと前記ドーパントターゲットとに対して同時にまたは交互にパワーを印加するので、Ｇａを含有するＩＩＩ族窒化物化合物半導体の結晶中におけるドーパント元素の濃度を容易に最適値に制御でき、スパッタ法を用いて効率よく成膜することができる。   In addition, according to the method for producing a group III nitride compound semiconductor light emitting device of the present invention, when a semiconductor layer is formed by sputtering, a Ga target containing a Ga element as a sputtering target and a dopant target composed of a dopant element, Since the power is applied to the Ga target and the dopant target simultaneously or alternately, the concentration of the dopant element in the crystal of the group III nitride compound semiconductor containing Ga can be easily controlled to the optimum value. The film can be efficiently formed using a sputtering method.

さらに、本発明のＩＩＩ族窒化物化合物半導体発光素子並びにランプは、本発明の製造方法によって得られたものであるので、Ｇａを含有するＩＩＩ族窒化物化合物半導体の結晶中のドーパント濃度が最適なものとなり、優れた発光特性を備えたものとなる。   Furthermore, since the group III nitride compound semiconductor light-emitting device and lamp of the present invention are obtained by the manufacturing method of the present invention, the dopant concentration in the crystal of the group III nitride compound semiconductor containing Ga is optimal. And have excellent light emission characteristics.

以下、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造装置、ＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにランプの一実施形態について、図面を適宜参照して説明する。   BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view showing a group III nitride compound semiconductor light emitting device manufacturing apparatus, a group III nitride compound semiconductor light emitting device manufacturing method, a group III nitride compound semiconductor light emitting device, and a lamp according to an embodiment of the present invention. The description will be given with reference as appropriate.

［ＩＩＩ族窒化物化合物半導体発光素子］
図１は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に示した概略断面図である。また、図２は、図１に示すＩＩＩ族窒化物化合物半導体発光素子の平面構造を示す概略図である。
本実施形態の発光素子は、図１に示すように、一面電極型のものであり、基板１１上に、中間層１２と、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物化合物半導体からなる半導体層２０とが形成されているものである。半導体層２０は、図１に示すように、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６の各層がこの順で積層されてなるものである。 [Group III nitride compound semiconductor light emitting device]
FIG. 1 is a schematic cross-sectional view schematically showing an example of a group III nitride compound semiconductor light emitting device according to the present invention. FIG. 2 is a schematic view showing a planar structure of the group III nitride compound semiconductor light emitting device shown in FIG.
As shown in FIG. 1, the light-emitting element of the present embodiment is of a single-sided electrode type, and is a semiconductor made of a group III nitride compound semiconductor containing an intermediate layer 12 and Ga as a group III element on a substrate 11. The layer 20 is formed. As shown in FIG. 1, the semiconductor layer 20 is formed by laminating an n-type semiconductor layer 14, a light emitting layer 15, and a p-type semiconductor layer 16 in this order.

［発光素子の積層構造］
＜基板＞
本実施形態の発光素子１において、基板１１に用いることができる材料としては、ＩＩＩ族窒化物化合物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。 [Laminated structure of light-emitting elements]
<Board>
In the light emitting device 1 of the present embodiment, the material that can be used for the substrate 11 is not particularly limited as long as the group III nitride compound semiconductor crystal is epitaxially grown on the surface, and various materials are selected. Can be used. For example, sapphire, SiC, silicon, zinc oxide, magnesium oxide, manganese oxide, zirconium oxide, manganese zinc iron, magnesium aluminum oxide, zirconium boride, gallium oxide, indium oxide, lithium gallium oxide, lithium aluminum oxide, neodymium gallium oxide Lanthanum strontium oxide aluminum tantalum, strontium titanium oxide, titanium oxide, hafnium, tungsten, molybdenum and the like.

なお、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用い、アンモニアを使用せずに中間層１２を成膜するとともに、アンモニアを使用する方法で後述のｎ型半導体層１４を構成する下地層を成膜した場合には、詳細を後述する中間層１２がコート層としても作用するので、基板１１の化学的な変質を防ぐ点で効果的である。
また、一般的に、スパッタ法は基板１１の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板１１を用いた場合でも、基板１１にダメージを与えることなく基板上への各層の成膜が可能である。 Of the above-described substrate materials, an oxide substrate or a metal substrate that is known to cause chemical modification by contact with ammonia at a high temperature is used, and the intermediate layer 12 is formed without using ammonia. In addition, when an underlayer constituting the n-type semiconductor layer 14 described later is formed by a method using ammonia, the intermediate layer 12 described later also functions as a coat layer. This is effective in preventing unwanted alteration.
In general, since the sputtering method can keep the temperature of the substrate 11 low, even when the substrate 11 made of a material that decomposes at a high temperature is used, the substrate 11 is not damaged. Each layer can be formed on top.

＜中間層＞
本実施形態の発光素子１においては、基板１１上に、ＩＩＩ族窒化物化合物の柱状結晶の集合体からなる中間層１２が成膜されている。中間層１２は、基板１１を高温における化学反応から守る目的や、基板１１の材料と半導体層２０との格子定数の違いを緩和する目的、あるいは、半導体層結晶成長のための核生成を促すための層として形成される。 <Intermediate layer>
In the light emitting device 1 of the present embodiment, an intermediate layer 12 made of an aggregate of columnar crystals of a group III nitride compound is formed on a substrate 11. The intermediate layer 12 is for the purpose of protecting the substrate 11 from a chemical reaction at a high temperature, for the purpose of reducing the difference in lattice constant between the material of the substrate 11 and the semiconductor layer 20, or for promoting nucleation for crystal growth of the semiconductor layer. Formed as a layer.

また、中間層１２は、基板１１の表面１１ａの少なくとも６０％以上、好ましくは８０％以上を覆っている必要があり、９０％以上を覆うように形成されていることが好ましい。また、中間層１２は、表面１１ａの１００％、即ち、基板１１の表面１１ａ上を隙間無く覆うように形成されていることが最も好ましい。
中間層１２が基板１１の表面１１ａを覆う領域が小さくなると、基板１１が大きく露出した状態となる。このため、中間層１２上に成膜される下地層１４ａと基板１１上に直接成膜される下地層１４ａとの格子定数が異なるものとなり、均一な結晶とならず、ヒロックやピットを生じてしまう恐れがある。 Further, the intermediate layer 12 needs to cover at least 60% or more, preferably 80% or more, of the surface 11a of the substrate 11, and is preferably formed so as to cover 90% or more. The intermediate layer 12 is most preferably formed so as to cover 100% of the surface 11a, that is, the surface 11a of the substrate 11 without a gap.
When the region where the intermediate layer 12 covers the surface 11a of the substrate 11 is reduced, the substrate 11 is largely exposed. For this reason, the base layer 14a formed on the intermediate layer 12 and the base layer 14a formed directly on the substrate 11 have different lattice constants, resulting in a non-uniform crystal and hillocks and pits. There is a risk.

また、中間層１２は、基板１１の表面１１ａに加え、側面を覆うようにして形成されていても良く、さらに、基板１１の裏面を覆うようにして形成しても良い。   Further, the intermediate layer 12 may be formed so as to cover the side surface in addition to the front surface 11 a of the substrate 11, and may further be formed so as to cover the back surface of the substrate 11.

＜半導体層＞
図１に示すように、半導体層２０は、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を備えている。
ＩＩＩ族窒化物化合物半導体からなる下地層１４ａの上には、半導体積層構造が積層された構成とすることができる。例えば、発光素子のための半導体積層構造を形成する場合、Ｓｉ、Ｇｅ、Ｓｎ等のｎ型ドーパントをドープしたｎ型導電性の層や、マグネシウム等のｐ型ドーパントをドープしたｐ型導電性の層等を積層することができる。また、材料としては、発光層等にはＩｎＧａＮを用いることができ、クラッド層等にはＡｌＧａＮを用いることができる。このように、下地層１４ａ上に、さらに機能を持たせたＩＩＩ族窒化物半導体結晶層を形成することにより、発光ダイオードやレーザダイオード、あるいは電子デバイス等の作製に用いられる、半導体積層構造を有するウェーハを作製することが出来る。
「ｎ型半導体層」
ｎ型半導体層１４は、中間層１２上に積層され、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃから構成されている。なお、ｎ型コンタクト層は、下地層、及び／又は、ｎ型クラッド層を兼ねることが可能であるが、下地層が、ｎ型コンタクト層、及び／又はｎ型クラッド層を兼ねることも可能である。 <Semiconductor layer>
As shown in FIG. 1, the semiconductor layer 20 includes an n-type semiconductor layer 14, a light emitting layer 15, and a p-type semiconductor layer 16.
A semiconductor multilayer structure may be laminated on the base layer 14a made of a group III nitride compound semiconductor. For example, when forming a semiconductor multilayer structure for a light emitting device, an n-type conductive layer doped with an n-type dopant such as Si, Ge, or Sn, or a p-type conductive layer doped with a p-type dopant such as magnesium. Layers and the like can be stacked. As a material, InGaN can be used for the light emitting layer and the like, and AlGaN can be used for the cladding layer and the like. Thus, by forming a group III nitride semiconductor crystal layer having further functions on the base layer 14a, it has a semiconductor laminated structure used for manufacturing a light emitting diode, a laser diode, an electronic device or the like. A wafer can be produced.
"N-type semiconductor layer"
The n-type semiconductor layer 14 is stacked on the intermediate layer 12, and is composed of a base layer 14a, an n-type contact layer 14b, and an n-type cladding layer 14c. The n-type contact layer can also serve as an underlayer and / or an n-type cladding layer, but the underlayer can also serve as an n-type contact layer and / or an n-type cladding layer. is there.

（下地層）
本実施形態のｎ型半導体層１４の下地層１４ａは、ＩＩＩ族窒化物化合物半導体からなる。下地層１４ａの材料は、中間層１２と同じであっても異なっていても構わないが、本発明者等が実験したところ、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が好ましく、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることがより好ましいことが明らかとなった。 (Underlayer)
The underlayer 14a of the n-type semiconductor layer 14 of the present embodiment is made of a group III nitride compound semiconductor. The material of the underlayer 14a may be the same as or different from that of the intermediate layer 12, but when the present inventors have experimented, a Group III nitride compound containing Ga, that is, a GaN-based compound semiconductor is preferable. It has become clear that it is more preferable to be composed of an Al X Ga 1-X N layer (0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, more preferably 0 ≦ x ≦ 0.1). .

下地層１４ａには、必要に応じて、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
例えば、基板１１が導電性を有する場合には、下地層１４ａにドーパントをドープして導電性とすることにより、発光素子１の上下に電極を形成することができる。一方、基板１１として絶縁性の材料を用いる場合には、発光素子１の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板１１直上の層はドープしない結晶とした方が、結晶性が良好となることから好ましい。
ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。 If necessary, the underlayer 14a may be doped with n-type impurities within the range of 1 × 10 17 to 1 × 10 19 / cm 3 , but undoped (<1 × 10 17 / cm 3). ) And undoped is preferable in terms of maintaining good crystallinity.
For example, when the substrate 11 has conductivity, electrodes can be formed above and below the light emitting element 1 by doping the base layer 14a with a dopant to make it conductive. On the other hand, when an insulating material is used as the substrate 11, a chip structure in which the positive electrode and the negative electrode are provided on the same surface of the light emitting element 1 is employed. It is more preferable that the crystallinity is improved.
Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably Si and Ge are mentioned.

（ｎ型コンタクト層）
ｎ型コンタクト層１４ｂは、ＩＩＩ族窒化物化合物半導体からなる。ｎ型コンタクト層１４ｂは、下地層１４ａと同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎ型コンタクト層１４ｂには、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。 (N-type contact layer)
The n-type contact layer 14b is made of a group III nitride compound semiconductor. The n-type contact layer 14b is made of an Al X Ga 1-X N layer (0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, more preferably 0 ≦ x ≦ 0.1), similarly to the base layer 14a. Preferably, it is configured.
The n-type contact layer 14b is preferably doped with an n-type impurity, and the n-type impurity is preferably 1 × 10 17 to 1 × 10 19 / cm 3 , preferably 1 × 10 18 to 1 × 10 19. When it is contained at a concentration of / cm 3 , it is preferable in terms of maintaining good ohmic contact with the negative electrode, suppressing crack generation, and maintaining good crystallinity. Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably it is Si and Ge.

なお、下地層１４ａ及びｎ型コンタクト層１４ｂを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１〜２０μｍ、好ましくは０．５〜１５μｍ、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。
膜厚がこの範囲であると、半導体の結晶性が良好に維持される。 The gallium nitride compound semiconductor constituting the base layer 14a and the n-type contact layer 14b preferably has the same composition, and the total film thickness thereof is 0.1 to 20 μm, preferably 0.5 to 15 μm, It is preferable to set in the range of 1 to 12 μm.
When the film thickness is within this range, the crystallinity of the semiconductor is maintained satisfactorily.

（ｎ型クラッド層）
ｎ型コンタクト層１４ｂと発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、活性層への電子供給、格子定数差の緩和、などの効果を持たせることができる。
ｎ型クラッド層１４ｃは、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。
ｎ型クラッド層１４ｃをＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。 (N-type cladding layer)
It is preferable to provide an n-type cladding layer 14c between the n-type contact layer 14b and the light emitting layer 15. By providing the n-type cladding layer 14c, effects such as electron supply to the active layer and relaxation of the lattice constant difference can be provided.
The n-type cladding layer 14c can be formed of AlGaN, GaN, GaInN, or the like. Alternatively, a heterojunction of these structures or a superlattice structure in which a plurality of layers are stacked may be used.
Needless to say, when the n-type cladding layer 14c is made of GaInN, it is preferably larger than the band gap of GaInN of the light emitting layer 15.

ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。 The n-type doping concentration of the n-type cladding layer 14c is preferably in the range of 1 × 10 17 to 1 × 10 20 / cm 3 , more preferably in the range of 1 × 10 18 to 1 × 10 19 / cm 3 . A doping concentration within this range is preferable in terms of maintaining good crystallinity and reducing the operating voltage of the light emitting element.

＜発光層＞
発光層１５は、ｎ型半導体層１４上に積層されるとともにｐ型半導体層１６がその上に積層される層である。発光層は多重量子井戸構造、単一井戸構造、バルク構造、などを採ることができる。本実施形態において、発光層１５は、図１に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層され、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配されている。図１に示す例では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層され、発光層１５の最上層及び最下層に障壁層１５ａが配され、各障壁層１５ａ間に井戸層１５ｂが配される多重量子井戸構造とされている。 <Light emitting layer>
The light emitting layer 15 is a layer that is stacked on the n-type semiconductor layer 14 and a p-type semiconductor layer 16 is stacked thereon. The light emitting layer can take a multiple quantum well structure, a single well structure, a bulk structure, or the like. In the present embodiment, as shown in FIG. 1, the light emitting layer 15 is formed by laminating a barrier layer 15a made of a gallium nitride compound semiconductor and a well layer 15b made of a gallium nitride compound semiconductor containing indium alternately. In addition, a barrier layer 15a is disposed on the n-type semiconductor layer 14 side and the p-type semiconductor layer 16 side. In the example shown in FIG. 1, the light emitting layer 15 includes six barrier layers 15 a and five well layers 15 b that are alternately and repeatedly stacked, and the barrier layer 15 a is disposed on the uppermost layer and the lowermost layer of the light emitting layer 15. A multiple quantum well structure in which a well layer 15b is disposed between the barrier layers 15a.

障壁層１５ａとしては、例えば、井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。 As the barrier layer 15a, for example, a gallium nitride-based compound semiconductor such as Al c Ga 1-c N (0 ≦ c <0.3) having a larger band gap energy than the well layer 15b can be preferably used.
Furthermore, the well layer 15b can be formed using indium as the semiconductor gallium nitride-based compound containing, for example, can be used Ga 1-s In s N ( 0 <s <0.4) GaN such as indium.

＜ｐ型半導体層＞
ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成されている。なお、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成であってもよい。 <P-type semiconductor layer>
The p-type semiconductor layer 16 includes a p-type cladding layer 16a and a p-type contact layer 16b. The p-type contact layer may also serve as the p-type cladding layer.

（ｐ型クラッド層）
ｐ型クラッド層１６ａとしては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。 (P-type cladding layer)
The p-type cladding layer 16a is not particularly limited as long as it has a composition larger than the band gap energy of the light emitting layer 15 and can confine carriers in the light emitting layer 15. Preferably, the Al d Ga 1-d is used. N (0 <d ≦ 0.4, preferably 0.1 ≦ d ≦ 0.3). When the p-type cladding layer 16a is made of such AlGaN, it is preferable in terms of confining carriers in the light emitting layer 15.

ｐ型クラッド層１６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。 The p-type doping concentration of the p-type cladding layer 16a is preferably 1 × 10 18 to 1 × 10 21 / cm 3 , more preferably 1 × 10 19 to 1 × 10 20 / cm 3 . When the p-type dope concentration is in the above range, a good p-type crystal can be obtained without reducing the crystallinity. Although it does not specifically limit as a p-type impurity, For example, Preferably Mg is mentioned.

（ｐ型コンタクト層）
ｐ型コンタクト層１６ｂは、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。 (P-type contact layer)
The p-type contact layer 16b is a nitride containing at least Al e Ga 1-e N (0 ≦ e <0.5, preferably 0 ≦ e ≦ 0.2, more preferably 0 ≦ e ≦ 0.1). This is a gallium compound semiconductor layer. When the Al composition is in the above range, it is preferable in terms of maintaining good crystallinity and good ohmic contact with a p-ohmic electrode (see translucent electrode 17 described later).

また、ｐ型コンタクト層１６ｂは、ｐ型ドーパントを１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。 Further, when the p-type contact layer 16b contains a p-type dopant at a concentration in the range of 1 × 10 18 to 1 × 10 21 / cm 3 , good ohmic contact can be maintained, cracking can be prevented, and good It is preferable at the point of crystalline maintenance, More preferably, it is the range of 5 * 10 < 19 > -5 * 10 < 20 > / cm < 3 >. Although it does not specifically limit as a p-type impurity, For example, Preferably Mg is mentioned.

なお、本発明の発光素子１を構成する半導体層２０は、上述した実施形態のものに限定されるものではない。
例えば、本発明を構成する半導体層の材料としては、上記のものの他、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
また、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ及びＡｓ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。 In addition, the semiconductor layer 20 which comprises the light emitting element 1 of this invention is not limited to the thing of embodiment mentioned above.
For example, as the material of the semiconductor layer constituting the present invention, addition to the foregoing, for example, the general formula Al X Ga Y In Z N 1 -A M A (0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ Z ≦ 1 and X + Y + Z = 1, the symbol M represents a group V element different from nitrogen (N), and 0 ≦ A <1)) is known. Also in the present invention, these known gallium nitride compound semiconductors can be used without any limitation.
In addition, a group III nitride compound semiconductor containing Ga as a group III element can contain other group III elements in addition to Al, Ga, and In. If necessary, Ge, Si, Mg, Ca, Zn , Be, P, and As can also be contained. Furthermore, it is not limited to the element added intentionally, but may include impurities that are inevitably included depending on the film forming conditions and the like, as well as trace impurities that are included in the raw materials and reaction tube materials.

＜透光性正極＞
透光性正極１７は、ｐ型半導体層１６上に形成された透光性を有する電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）等の材料を用いることができる。また、透光性正極１７としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極１７は、ｐ型半導体層１６上の全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。 <Translucent positive electrode>
The translucent positive electrode 17 is an electrode having translucency formed on the p-type semiconductor layer 16.
The material of the translucent positive electrode 17 is not particularly limited, but ITO (In 2 O 3 —SnO 2 ), AZO (ZnO—Al 2 O 3 ), IZO (In 2 O 3 —ZnO), GZO (ZnO— A material such as Ga 2 O 3 ) can be used. Further, as the translucent positive electrode 17, any structure including a conventionally known structure can be used without any limitation.
The translucent positive electrode 17 may be formed so as to cover the entire surface on the p-type semiconductor layer 16, or may be formed in a lattice shape or a tree shape with a gap.

＜正極ボンディングパッド＞
正極ボンディングパッド１８は、図２に示すように透光性正極１７上に形成された略円形の電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。 <Positive electrode bonding pad>
The positive electrode bonding pad 18 is a substantially circular electrode formed on the translucent positive electrode 17 as shown in FIG.
As the material of the positive electrode bonding pad 18, various structures using Au, Al, Ni, Cu and the like are well known, and those known materials and structures can be used without any limitation.
The thickness of the positive electrode bonding pad 18 is preferably in the range of 100 to 1000 nm. Further, in view of the characteristics of the bonding pad, the larger the thickness, the higher the bondability. Therefore, the thickness of the positive electrode bonding pad 18 is more preferably 300 nm or more. Furthermore, it is preferable to set it as 500 nm or less from a viewpoint of manufacturing cost.

＜負極＞
負極１９は、半導体層２０を構成するｎ型半導体層１４のｎ型コンタクト層１４ｂに接するものである。このため、負極１９は、図１および図２に示すように、ｐ型半導体層１６、発光層１５、及びｎ型半導体層１４の一部を除去してｎ型コンタクト層１４ｂを露出させてなる露出領域１４ｄの上に略円形状に形成されている。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。 <Negative electrode>
The negative electrode 19 is in contact with the n-type contact layer 14 b of the n-type semiconductor layer 14 constituting the semiconductor layer 20. Therefore, the negative electrode 19 is formed by removing a part of the p-type semiconductor layer 16, the light emitting layer 15, and the n-type semiconductor layer 14 to expose the n-type contact layer 14b, as shown in FIGS. A substantially circular shape is formed on the exposed region 14d.
As materials for the negative electrode 19, negative electrodes having various compositions and structures are well known, and these known negative electrodes can be used without any limitation.

ここで、本発明の発光素子の製造方法を説明するにあたり、最初に、発光素子の半導体層の製造装置および製造方法を説明する。
［発光素子の半導体層の製造装置］
図３は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造装置の一例を模式的に示す概略図である。図３に示すＩＩＩ族窒化物化合物半導体発光素子（以下、発光素子と略称することがある）の製造装置４０は、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物化合物半導体からなる発光素子を構成する半導体層を、基板１１上にスパッタ法によって成膜するために用いられるものである。 Here, in explaining the manufacturing method of the light emitting element of the present invention, first, the manufacturing apparatus and manufacturing method of the semiconductor layer of the light emitting element will be described.
[Device for manufacturing semiconductor layer of light-emitting element]
FIG. 3 is a schematic view schematically showing an example of a group III nitride compound semiconductor light emitting device manufacturing apparatus according to the present invention. A manufacturing apparatus 40 for a group III nitride compound semiconductor light emitting device (hereinafter sometimes abbreviated as a light emitting device) shown in FIG. 3 constitutes a light emitting device made of a group III nitride compound semiconductor containing Ga as a group III element. The semiconductor layer to be used is used for forming a film on the substrate 11 by sputtering.

この発光素子の製造装置４０は、図３に示すように、チャンバ４１と、チャンバ４１内に設置されたスパッタターゲット４７と、スパッタターゲット４７に対してパワーを印加するパワー印加手段４５とを備えている。また、図３に示すように、発光素子の製造装置４０のチャンバ４１内には、基板１１をスパッタターゲット４７に対向させて下向きに取り付けるためのホルダー１１ｂと、基板１１を加熱するためのヒータ４４とが備えられており、チャンバ４１の外には、ホルダー１１ｂに導電接続されたマッチングボックス４６ｃと、マッチングボックス４６ｃに導電接続される電源４８と、チャンバ４１内の圧力を制御するポンプなどからなる圧力制御手段４９ａ、４９ｂ、４９ｃと、チャンバ４１内にガスを供給するガス供給手段４２ａ、４２ｂとが備えられている。   As shown in FIG. 3, the light emitting element manufacturing apparatus 40 includes a chamber 41, a sputter target 47 installed in the chamber 41, and power application means 45 that applies power to the sputter target 47. Yes. Further, as shown in FIG. 3, in the chamber 41 of the light emitting element manufacturing apparatus 40, a holder 11 b for mounting the substrate 11 facing the sputter target 47 downward and a heater 44 for heating the substrate 11 are provided. The outside of the chamber 41 includes a matching box 46c conductively connected to the holder 11b, a power supply 48 conductively connected to the matching box 46c, a pump for controlling the pressure in the chamber 41, and the like. Pressure control means 49a, 49b, 49c and gas supply means 42a, 42b for supplying gas into the chamber 41 are provided.

本実施形態において、スパッタターゲット４７は、図３に示すように、Ｇａターゲット４７ａと、ドーパント元素からなるドーパントターゲット４７ｂとからなる。Ｇａターゲット４７ａは、Ｇａターゲット４７ａにパワーを供給するための電極４３ａ上に載置され、ドーパントターゲット４７ｂは、ドーパントターゲット４７ｂにパワーを供給するための電極４３ｂ上に載置されている。   In the present embodiment, as shown in FIG. 3, the sputter target 47 includes a Ga target 47a and a dopant target 47b made of a dopant element. The Ga target 47a is placed on the electrode 43a for supplying power to the Ga target 47a, and the dopant target 47b is placed on the electrode 43b for supplying power to the dopant target 47b.

Ｇａターゲット４７ａは、Ｇａ元素を含有するものであり、Ｇａ元素のみからなるものであってもよいし、他の元素を含むものであってもよく、成膜される半導体層の組成に対応する材料からなるものである。また、本実施形態においては、Ｇａターゲット４７ａとして固体状のものを用いてもよいし、液状化されたものを用いてもよい。液状化されたＧａターゲット４７ａとしては、全体が液状化されているものであってもよいし、表層のみが液状化した状態のものであってもよい。   The Ga target 47a contains a Ga element, may be composed of only the Ga element, or may contain other elements, and corresponds to the composition of the semiconductor layer to be deposited. It consists of materials. In the present embodiment, a solid target may be used as the Ga target 47a, or a liquefied one may be used. The liquefied Ga target 47a may be liquefied as a whole or in a state where only the surface layer is liquefied.

図３に示す発光素子の製造装置４０において、ドーパントターゲット４７ｂを構成するドーパント元素としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｍｇ、Ｂｅ、Ｚｎ、Ｃｄ、Ｃａなどを挙げることができ、特に限定されないが、成膜される半導体層がｎ型半導体層である場合にはＳｉであることが好ましく、成膜される半導体層がｐ型半導体層である場合にはＭｇであることが好ましい。   In the light emitting element manufacturing apparatus 40 shown in FIG. 3, examples of the dopant element constituting the dopant target 47b include Si, Ge, Sn, Mg, Be, Zn, Cd, and Ca, and are not particularly limited. When the semiconductor layer to be formed is an n-type semiconductor layer, Si is preferable, and when the semiconductor layer to be formed is a p-type semiconductor layer, Mg is preferable.

また、パワー印加手段４５は、Ｇａターゲット４７ａとドーパントターゲット４７ｂとに対して、同時にまたは交互に所定のパワーを印加するものであり、図３に示すように、電極４３ａ、４３ｂと、電極４３ａ、４３ｂに導電接続されたマッチングボックス４６ａ、４６ｂと、マッチングボックス４６ａ、４６ｂに導電接続される電源４８とから構成されている。そして、Ｇａターゲット４７ａに印加されるパワーは、マッチングボックス４６ａに制御させることによって調整可能とされており、ドーパントターゲット４７ｂに印加されるパワーは、マッチングボックス４６ｂに制御させることによって調整可能とされている。このことにより、Ｇａターゲット４７ａおよびドーパントターゲット４７ｂに印加されるパワーは、個別に独立して制御可能となっている。   The power applying means 45 applies predetermined power to the Ga target 47a and the dopant target 47b simultaneously or alternately. As shown in FIG. 3, the electrodes 43a and 43b, the electrodes 43a, The matching boxes 46a and 46b are conductively connected to 43b, and the power supply 48 is conductively connected to the matching boxes 46a and 46b. The power applied to the Ga target 47a can be adjusted by controlling the matching box 46a, and the power applied to the dopant target 47b can be adjusted by controlling the matching box 46b. Yes. Thus, the power applied to the Ga target 47a and the dopant target 47b can be controlled independently.

また、本実施形態では、Ｇａターゲット４７ａおよびドーパントターゲット４７ｂに印加されるパワー（印加電力）が、パルスＤＣ方式またはＲＦ（高周波）方式により印加されるようになっている。なお、図３に示す製造装置４０を用いてリアクティブスパッタ法により半導体層を成膜する場合には、成膜レートを容易にコントロールできる点から、印加電力をＲＦ（高周波）方式とすることがより好ましい。また、図３に示す製造装置４０を用いてリアクティブスパッタ法により半導体層を成膜する場合、ＤＣで電場を連続してかけた状態にするとＧａターゲット４７ａおよびドーパントターゲット４７ｂがチャージアップしてしまい、成膜レートを高くすることが困難になるので、印加電力を、パルス的にバイアスを与えるパルスＤＣ方式とすることが好ましい。   In the present embodiment, the power (applied power) applied to the Ga target 47a and the dopant target 47b is applied by a pulse DC method or an RF (high frequency) method. In the case where the semiconductor layer is formed by the reactive sputtering method using the manufacturing apparatus 40 shown in FIG. 3, the applied power is set to the RF (high frequency) method because the film formation rate can be easily controlled. More preferred. Further, when the semiconductor layer is formed by the reactive sputtering method using the manufacturing apparatus 40 shown in FIG. 3, the Ga target 47a and the dopant target 47b are charged up when the electric field is continuously applied with DC. Since it is difficult to increase the film formation rate, it is preferable that the applied power is a pulse DC system in which a bias is applied in a pulse manner.

また、本実施形態では、パワー印加手段４５のマッチングボックス４６ａ、４６ｂが、Ｇａターゲット４７ａに印加するパワーと、ドーパントターゲット４７ｂに印加するパワーとの比を変化させることにより、気相中に供給されるＧａおよびドーパント元素の粒子の量を変化させて、半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御することができるようにされている。
気相中に供給されるＧａおよびドーパント元素の粒子の量は、成膜される半導体層の結晶中におけるＧａとドーパント元素との比と一致するので、気相中に供給されるＧａおよびドーパント元素の粒子の量を制御することにより、成膜される半導体層の結晶中のドーピング濃度を制御できる。
ここで、Ｇａターゲット４７ａに印加するパワーと、ドーパントターゲット４７ｂに印加するパワーとの比は、マッチングボックス４６ａ、４６ｂに供給する電力を制御させることによって任意に変化させることができる。 In this embodiment, the matching boxes 46a and 46b of the power application unit 45 are supplied into the gas phase by changing the ratio of the power applied to the Ga target 47a and the power applied to the dopant target 47b. By changing the amount of Ga and dopant element particles, the ratio of Ga element to dopant element in the gas phase during the formation of the semiconductor layer can be controlled.
Since the amount of Ga and dopant element particles supplied in the gas phase matches the ratio of Ga and dopant element in the crystal of the semiconductor layer to be deposited, Ga and dopant element supplied in the gas phase By controlling the amount of the particles, the doping concentration in the crystal of the semiconductor layer to be formed can be controlled.
Here, the ratio of the power applied to the Ga target 47a and the power applied to the dopant target 47b can be arbitrarily changed by controlling the power supplied to the matching boxes 46a and 46b.

なお、パワーをパルスＤＣ方式によって印加するものである場合には、パワー印加手段４５のマッチングボックス４６ａ、４６ｂは、Ｇａターゲット４７ａに印加するパルスと、ドーパントターゲット４７ｂに印加するパルスとのパルス比を変化させることによって、気相中に供給されるＧａおよびドーパント元素の粒子の量を変化させて、半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御するものであってもよい。
ここで、Ｇａターゲット４７ａに印加するパルスと、ドーパントターゲット４７ｂに印加するパルスとのパルス比は、マッチングボックス４６ａ、４６ｂにパワーのオン・オフの時間を制御させることによって任意に変化させることができる。 In the case where the power is applied by the pulse DC method, the matching boxes 46a and 46b of the power applying means 45 have a pulse ratio between the pulse applied to the Ga target 47a and the pulse applied to the dopant target 47b. By changing the amount of Ga and dopant element particles supplied to the gas phase, the ratio of the Ga element and the dopant element in the gas phase when the semiconductor layer is formed is controlled. It may be a thing.
Here, the pulse ratio between the pulse applied to the Ga target 47a and the pulse applied to the dopant target 47b can be arbitrarily changed by causing the matching boxes 46a and 46b to control the power on / off time. .

また、ドーパント元素がＳｉである場合には、パワー印加手段４５により、半導体層を成膜している際の気相中におけるＧａ元素とＳｉ元素との比が（Ｇａ元素：Ｓｉ元素）１：０．００１〜１：０．００００１の範囲に制御されることが望ましい。
また、ドーパント元素がＭｇである場合には、パワー印加手段４５により、半導体層を成膜している際の気相中におけるＧａ元素とＭｇ元素との比が（Ｇａ元素：Ｍｇ元素）１：０．１〜１：０．００１の範囲に制御されることが望ましい。 When the dopant element is Si, the ratio of Ga element to Si element in the gas phase when the semiconductor layer is formed by the power application means 45 is (Ga element: Si element) 1: It is desirable to be controlled in the range of 0.001 to 1: 0.00001.
When the dopant element is Mg, the ratio of Ga element to Mg element in the gas phase when the semiconductor layer is formed by the power application means 45 is (Ga element: Mg element) 1: It is desirable to be controlled in the range of 0.1 to 1: 0.001.

また、図３に示す発光素子の製造装置４０は、ドーパントターゲット４７ｂが、２原子以上のドーパント元素からなるクラスタが形成されないようにスパッタできるものである。
ドーパント元素は、キャリアを効率よく発生させるために、ＩＩＩ族窒化物化合物半導体の結晶中に均一に存在していることが好ましい。結晶中に均一にドーパント元素を存在させるためには、結晶中のドーパント元素が単原子の状態で分散されてドープされていることが好ましい。また、ＩＩＩ族窒化物化合物半導体の結晶中のドーパント元素が、２原子以上の原子が結合してなるクラスタとして存在している場合、ドーパント元素が有効にキャリアを生成できないと考えられる。 In addition, the light emitting element manufacturing apparatus 40 shown in FIG. 3 can perform sputtering so that the dopant target 47b does not form a cluster composed of a dopant element having two or more atoms.
The dopant element is preferably present uniformly in the crystal of the group III nitride compound semiconductor in order to efficiently generate carriers. In order to make the dopant element uniformly exist in the crystal, the dopant element in the crystal is preferably dispersed and doped in a single atom state. Moreover, when the dopant element in the crystal | crystallization of a group III nitride compound semiconductor exists as a cluster formed by combining two or more atoms, it is considered that the dopant element cannot effectively generate carriers.

ドーパントターゲット４７ｂをスパッタすることによってドーパント元素を供給する場合、アルゴンなどのドーパントターゲット４７ｂを叩くスパッタ粒子の運動エネルギーが大きすぎると、ドーパント元素がクラスタとしてドーパントターゲット４７ｂから飛び出してくる可能性がある。このため、スパッタ粒子の運動エネルギーを小さくして、クラスタが形成されないようにドーパントターゲット４７ｂをスパッタすることが好ましい。具体的には、クラスタが形成されないように、ドーパントターゲット４７ｂを叩くスパッタ粒子を加速するための電圧を十分に小さくする装置・方法や、スパッタ粒子として原子量の小さい元素を用いる方法が挙げられる。   When supplying a dopant element by sputtering the dopant target 47b, if the kinetic energy of sputtered particles hitting the dopant target 47b such as argon is too large, the dopant element may jump out of the dopant target 47b as a cluster. For this reason, it is preferable to sputter the dopant target 47b so that the kinetic energy of the sputtered particles is reduced and no clusters are formed. Specifically, an apparatus / method for sufficiently reducing the voltage for accelerating the sputtered particles hitting the dopant target 47b and a method using an element having a small atomic weight as the sputtered particles so as not to form clusters.

本実施形態においては、パワー印加手段４５によりドーパントターゲット４７ｂを叩くスパッタ粒子を加速するための電圧が制御されることによって、ドーパントターゲット４７ｂがスパッタされる際に２原子以上のドーパント元素からなるクラスタが形成されないようになっている。
また、例えば、高周波スパッタを行う場合などには、プラズマを発生させるための電力をターゲットと内壁とに掛けている場合がある。この場合には、ターゲットにスパッタ粒子を引き込む電圧を小さくすると、プラズマを発生させられなくなる場合がある。このため、プラズマを発生させる電力と、ターゲットにスパッタ粒子を引き込む電圧とを、個別に制御できる製造装置を用いることが望ましい。具体的には例えば、図６に示す製造装置５０などを好ましく用いることができる。
図６は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造装置の他の一例を模式的に示す概略図である。なお、図６において、図３と同じ部材については同じ符号を付し説明を省略する。図６に示す製造装置５０では、チャンバ４１内のドーパントターゲット４７ｂの上空に高周波誘電結合プラズマ発生装置２２が設置されている。そして、図６に示す製造装置５０では、高周波誘電結合プラズマ発生装置２２にプラズマを発生させることにより、ドーパントターゲット４７ｂを叩く粒子の加速電圧を自由に設定できるようになっている。 In the present embodiment, the power application means 45 controls the voltage for accelerating the sputtered particles hitting the dopant target 47b, so that when the dopant target 47b is sputtered, a cluster composed of two or more dopant elements is formed. It is not formed.
Further, for example, when performing high-frequency sputtering, there is a case where power for generating plasma is applied to the target and the inner wall. In this case, if the voltage for attracting the sputtered particles to the target is reduced, plasma may not be generated. For this reason, it is desirable to use a manufacturing apparatus that can individually control the power for generating plasma and the voltage for attracting sputtered particles to the target. Specifically, for example, the manufacturing apparatus 50 shown in FIG. 6 can be preferably used.
FIG. 6 is a schematic view schematically illustrating another example of a group III nitride compound semiconductor light emitting device manufacturing apparatus according to the present invention. In FIG. 6, the same members as those in FIG. In the manufacturing apparatus 50 shown in FIG. 6, the high-frequency inductively coupled plasma generator 22 is installed above the dopant target 47 b in the chamber 41. In the manufacturing apparatus 50 shown in FIG. 6, the acceleration voltage of particles hitting the dopant target 47b can be freely set by generating plasma in the high frequency dielectric coupled plasma generator 22.

２原子以上のドーパント元素からなるクラスタが形成されているかどうかは、例えば、図６に示す製造装置５０などを用いて調べることができる。図６に示す発光素子の製造装置５０は、チャンバ４１内の基板１１近傍に設けられた吸気口２１ａと、配管により吸気口２１ａに接続された質量スペクトル分析装置２１ｂとを備えている。そして、図６に示す発光素子の製造装置５０では、ドーパントターゲット４７ｂがスパッタされることによって形成された粒子を、吸気口２１ａから吸気して質量スペクトル分析装置２１ｂにより測定させるようになっている。
例えば、ドーパント元素がＳｉである場合、吸気口２１ａから吸気したドーパント元素からなる粒子が単原子であると質量数２８に質量スペクトルのピークが出現し、２原子分子であると質量数５６に質量スペクトルのピークが出現する。 Whether or not a cluster composed of a dopant element having two or more atoms is formed can be examined using, for example, the manufacturing apparatus 50 shown in FIG. The light emitting element manufacturing apparatus 50 shown in FIG. 6 includes an air inlet 21a provided near the substrate 11 in the chamber 41, and a mass spectrum analyzer 21b connected to the air inlet 21a by piping. In the light emitting element manufacturing apparatus 50 shown in FIG. 6, particles formed by sputtering the dopant target 47b are sucked from the inlet 21a and measured by the mass spectrum analyzer 21b.
For example, when the dopant element is Si, if the particle made of the dopant element sucked from the air inlet 21a is a single atom, a mass spectrum peak appears at a mass number of 28, and if it is a diatomic molecule, the mass is at a mass number of 56. A spectral peak appears.

なお、本実施形態においては、質量スペクトル分析装置を用いて、２原子以上のドーパント元素からなるクラスタが形成されているかどうかを調べる場合を例に挙げて説明したが、２原子以上のドーパント元素からなるクラスタが形成されているかどうかは、例えば、プラズマ分光を用いる方法など、他の装置および方法を用いて調べてもよい。プラズマ分光を用いる方法では、元素によって発光波長が異なるが、発光スペクトルがバックグラウンドに隠れてしまって発光スペクトルの分離が困難となる場合がある。また、プラズマ分光を用いる方法では、元素によって発光スペクトルを示さなかったり、粒子がクラスタである場合とそうでない場合との違いが僅かで、クラスタが形成されているかどうかが分かりにくかったりする場合がある。したがって、クラスタが形成されているかどうかを調べる際には、プラズマ分光を用いるよりも質量スペクトル分析装置を用いることが好ましい。   In the present embodiment, the case where a cluster composed of two or more dopant elements is examined using a mass spectrum analyzer has been described as an example. Whether or not a cluster is formed may be examined using other apparatuses and methods such as a method using plasma spectroscopy. In the method using plasma spectroscopy, the emission wavelength differs depending on the element, but the emission spectrum may be hidden in the background, making it difficult to separate the emission spectrum. Also, in the method using plasma spectroscopy, the emission spectrum may not be shown depending on the element, or the difference between the case where the particle is a cluster and the case where the particle is not so is small, and it may be difficult to understand whether the cluster is formed. . Therefore, when examining whether or not clusters are formed, it is preferable to use a mass spectrum analyzer rather than using plasma spectroscopy.

図３に示す発光素子の製造装置４０は、Ｇａターゲット４７ａとドーパントターゲット４７ｂとからなるスパッタターゲット４７と、Ｇａターゲット４７ａとドーパントターゲット４７ｂとに対して同時にまたは交互にパワーを印加するパワー印加手段とを備えているので、パワー印加手段４５により、半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を任意に制御することができ、成膜されるＧａを含有するＩＩＩ族窒化物化合物半導体の結晶中におけるドーパント元素の濃度を容易に最適化できる。   The light emitting device manufacturing apparatus 40 shown in FIG. 3 includes a sputtering target 47 composed of a Ga target 47a and a dopant target 47b, and a power applying unit that applies power to the Ga target 47a and the dopant target 47b simultaneously or alternately. Therefore, the power application means 45 can arbitrarily control the ratio of Ga element and dopant element in the gas phase when the semiconductor layer is formed, and contains Ga to be formed. The concentration of the dopant element in the group III nitride compound semiconductor crystal can be easily optimized.

また、図３に示す発光素子の製造装置４０において、Ｇａターゲット４７ａの少なくとも表層が液状化されている場合、高エネルギーを有する粒子を取り出して基板１１上に供給することができるので、基板１１上に、結晶性の良好なＩＩＩ族窒化物半導体からなる半導体層を、より高効率で成長させることが可能となる。また、Ｇａターゲット４７ａの少なくとも表層が液状化されている場合、Ｇａターゲット４７ａを部分的に偏ること無く均一に使用することができるので、Ｇａターゲット４７ａを構成している材料を効率良く使用することができる。   In the light emitting element manufacturing apparatus 40 shown in FIG. 3, when at least the surface layer of the Ga target 47a is liquefied, particles having high energy can be taken out and supplied onto the substrate 11. In addition, a semiconductor layer made of a group III nitride semiconductor with good crystallinity can be grown with higher efficiency. In addition, when at least the surface layer of the Ga target 47a is liquefied, the Ga target 47a can be used uniformly without being partially biased. Therefore, the material constituting the Ga target 47a should be used efficiently. Can do.

また、一般に、スパッタ法を用いて基板上に複数の材料からなる層を成膜する場合、材料ターゲットの数と同数のチャンバを備え、各チャンバに１つのターゲットを配置したスパッタ装置を用い、基板をそれぞれのチャンバの間を移動させて成膜する方法を用いていた。このような方法で用いられるスパッタ装置は、チャンバの数が多いため大掛かりであることや、成膜に要する時間が長時間必要であることが問題となっていた。
これに対し、本実施形態の製造装置は、チャンバ内にＧａターゲット４７ａとドーパントターゲット４７ｂとを配置し、Ｇａターゲット４７ａとドーパントターゲット４７ｂとに対して同時にまたは交互にパワーを印加するものであるので、製造装置を大幅に簡易化することができ、しかも各チャンバに１つのターゲットを配置したスパッタ装置を用いた場合のようにチャンバ間を移動させる必要はなく、成膜に要する時間を短縮することができる。 In general, when a layer made of a plurality of materials is formed on a substrate by using a sputtering method, a sputtering apparatus having the same number of chambers as the number of material targets and one target in each chamber is used. The method of forming a film by moving between each chamber was used. The sputtering apparatus used in such a method has a problem that it is large due to the large number of chambers and requires a long time for film formation.
On the other hand, the manufacturing apparatus of this embodiment arranges the Ga target 47a and the dopant target 47b in the chamber and applies power to the Ga target 47a and the dopant target 47b simultaneously or alternately. The manufacturing apparatus can be greatly simplified, and it is not necessary to move between chambers as in the case of using a sputtering apparatus in which one target is disposed in each chamber, and the time required for film formation can be shortened. Can do.

なお、本実施形態では、図３に示すように、チャンバ４１内にＧａターゲット４７ａとドーパントターゲット４７ｂとの２つのスパッタターゲットが備えられたスパッタ装置４０を例に挙げて説明したが、本発明の製造装置はこれには限定されない。
例えば、基板上に組成の異なる複数層の半導体層を成膜する場合には、成膜しようとする半導体層の組成に対応する複数のターゲットをチャンバ内に設置することで、同一チャンバ内において、それぞれ所定の組成を有する複数の半導体層を連続して基板上に成膜することが可能となる。本発明の製造装置をこのような構成とすることで、製造装置を簡易化することができるとともに、工程時間を短縮することができ、高効率で成膜を行うことができる。 In the present embodiment, as shown in FIG. 3, the sputtering apparatus 40 in which the two sputtering targets of the Ga target 47a and the dopant target 47b are provided in the chamber 41 has been described as an example. The manufacturing apparatus is not limited to this.
For example, in the case where a plurality of semiconductor layers having different compositions are formed on a substrate, a plurality of targets corresponding to the composition of the semiconductor layer to be formed are placed in the chamber. A plurality of semiconductor layers each having a predetermined composition can be successively formed on the substrate. When the manufacturing apparatus of the present invention has such a configuration, the manufacturing apparatus can be simplified, the process time can be shortened, and film formation can be performed with high efficiency.

また、図３に示す発光素子の製造装置４０は、クラスタが形成されないようにドーパントターゲット４７ｂがスパッタされるものであるので、ドーパント元素が結晶中に均一に単原子の状態で分散されてドープされているＩＩＩ族窒化物化合物半導体を製造することができ、キャリアを効率よく発生させることが可能なＩＩＩ族窒化物化合物半導体が得られる。
また、図３に示す発光素子の製造装置４０では、ドーパントターゲット４７ｂがクラスタの形成されない電圧でスパッタされるものであるので、スパッタ粒子の運動エネルギーを容易に制御することができ、クラスタを形成させることなくドーパントターゲット４７ｂをスパッタすることができる。 Further, in the light emitting device manufacturing apparatus 40 shown in FIG. 3, since the dopant target 47b is sputtered so as not to form a cluster, the dopant element is uniformly dispersed and doped in a single atom state in the crystal. The group III nitride compound semiconductor can be produced, and a group III nitride compound semiconductor capable of efficiently generating carriers can be obtained.
Further, in the light emitting element manufacturing apparatus 40 shown in FIG. 3, since the dopant target 47b is sputtered at a voltage at which no cluster is formed, the kinetic energy of the sputtered particles can be easily controlled to form a cluster. The dopant target 47b can be sputtered without any problem.

［発光素子の半導体層の製造方法］
本実施形態では、図３に示す製造装置４０を用いる発光素子の製造方法の一例として、リアクティブスパッタ法によって基板１１上に発光素子の半導体層を成膜する方法を例に挙げて説明する。
図３に示す製造装置４０を用いてスパッタ法によって基板１１上に発光素子の半導体層を成膜するには、まず、圧力制御手段４９ａ、４９ｂ、４９ｃによって、チャンバ４１内の圧力を所定の圧力にするとともに、ガス供給手段４２ａ、４２ｂを用いて、チャンバ４１内にアルゴンガスと窒化物原料となる活性ガスとをそれぞれ所定の供給量で供給し、チャンバ４１内を所定の雰囲気とする。 [Method for Manufacturing Semiconductor Layer of Light-Emitting Element]
In the present embodiment, a method for forming a semiconductor layer of a light emitting element on a substrate 11 by reactive sputtering will be described as an example of a method for manufacturing a light emitting element using the manufacturing apparatus 40 shown in FIG.
In order to form a semiconductor layer of a light emitting element on the substrate 11 by sputtering using the manufacturing apparatus 40 shown in FIG. 3, first, the pressure in the chamber 41 is set to a predetermined pressure by the pressure control means 49a, 49b, 49c. At the same time, the gas supply means 42a and 42b are used to supply argon gas and active gas as a nitride material into the chamber 41 at a predetermined supply amount, respectively, so that the chamber 41 has a predetermined atmosphere.

チャンバ４１内の圧力は、０．３Ｐａ以上とすることが好ましい。チャンバ４１内の圧力を０．３Ｐａ未満とすると、窒素の存在量が小さくなり過ぎ、スパッタされた金属が窒化物とならない状態で基板１１上に付着する虞がある。また、チャンバ４１内の圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。   The pressure in the chamber 41 is preferably 0.3 Pa or higher. If the pressure in the chamber 41 is less than 0.3 Pa, the abundance of nitrogen becomes too small, and the sputtered metal may adhere to the substrate 11 without becoming nitride. Further, the upper limit of the pressure in the chamber 41 is not particularly limited, but it is necessary to suppress the pressure to such a level that plasma can be generated.

また、本実施形態で活性ガスとして用いる窒化物原料としては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素（Ｎ２）は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素（Ｎ２）を用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度が得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアより反応速度は低いものの工業生産的に利用可能な程度の十分な成膜速度を得ることができる。このため、装置コストとの兼ね合いを考えると、活性ガスとしては窒素（Ｎ２）が最も好適である。 Moreover, as a nitride raw material used as an active gas in the present embodiment, generally known nitrogen compounds can be used without any limitation, but ammonia and nitrogen (N 2 ) are easy to handle. It is preferable because it is relatively inexpensive and available.
Ammonia has good decomposition efficiency and can be deposited at a high growth rate. However, because of its high reactivity and toxicity, it requires a detoxification facility and a gas detector. It is necessary to make these materials chemically stable.
When nitrogen (N 2 ) is used, a simple apparatus can be used, but a high reaction rate cannot be obtained. However, if the nitrogen is decomposed by an electric field, heat, or the like and then introduced into the apparatus, a sufficient film formation rate that can be used for industrial production can be obtained although the reaction rate is lower than that of ammonia. For this reason, considering the balance with the apparatus cost, nitrogen (N 2 ) is most preferable as the active gas.

次いで、ヒータ台４４内に設けられた図示略の加熱手段によってヒータ台４４を発熱させ、基板１１を所定の温度、つまり、基板１１上に成長される半導体層に最適な成長温度となるように加温する。
半導体層を成膜する時の基板１１の温度は、室温〜１２００℃の範囲とすることが好ましく、３００〜１０００℃の範囲とすることがより好ましく、５００〜８００℃の範囲とすることが最も好ましい。なお、ここでの室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、０〜３０℃の範囲である。
基板１１の温度が上記下限未満だと、基板１１上でのマイグレーションが抑制され、結晶性の良い半導体層の結晶を成膜することができない場合がある。また、基板１１の温度が上記上限を超えると、半導体層の結晶が分解する虞がある。 Next, the heater table 44 is heated by heating means (not shown) provided in the heater table 44 so that the substrate 11 has a predetermined temperature, that is, an optimum growth temperature for a semiconductor layer grown on the substrate 11. Warm up.
The temperature of the substrate 11 when forming the semiconductor layer is preferably in the range of room temperature to 1200 ° C, more preferably in the range of 300 to 1000 ° C, and most preferably in the range of 500 to 800 ° C. preferable. In addition, although room temperature here is temperature influenced also by the environment of a process, etc., as specific temperature, it is the range of 0-30 degreeC.
When the temperature of the substrate 11 is lower than the lower limit, migration on the substrate 11 is suppressed, and a crystal of a semiconductor layer with good crystallinity may not be formed. Further, if the temperature of the substrate 11 exceeds the above upper limit, the crystals of the semiconductor layer may be decomposed.

そして、基板１１が加温された状態で、マッチングボックス４６ａ、４６ｂを介して電極４３ａ、４３ｂに電流を供給し、Ｇａターゲット４７ａとドーパントターゲット４７ｂの各々に同時にまたは交互にパワーを印加するとともに、ホルダー１１ｂに電流を供給して、基板１１にバイアスを印加する。   Then, while the substrate 11 is heated, current is supplied to the electrodes 43a and 43b through the matching boxes 46a and 46b, and power is applied to each of the Ga target 47a and the dopant target 47b simultaneously or alternately, A current is supplied to the holder 11 b to apply a bias to the substrate 11.

このことにより、チャンバ４１内の気相中には、Ｇａターゲット４７ａからＧａの粒子を含む粒子が飛び出し、ドーパントターゲット４７ｂからはドーパント元素の粒子が飛び出す。そして、気相中のＧａ粒子やドーパント元素の粒子などの粒子が、ホルダー１１ｂに取り付けられた基板１１の表面にぶつかるように供給されて堆積されることにより、基板１１上に半導体層が成膜される。   As a result, particles containing Ga particles are ejected from the Ga target 47a into the gas phase in the chamber 41, and dopant element particles are ejected from the dopant target 47b. Then, particles such as Ga particles and dopant element particles in the gas phase are supplied and deposited so as to collide with the surface of the substrate 11 attached to the holder 11 b, thereby forming a semiconductor layer on the substrate 11. Is done.

なお、本実施形態では、ドーパントターゲット４７ｂは、２原子以上のドーパント元素からなるクラスタが形成されない電圧でスパッタされる。   In the present embodiment, the dopant target 47b is sputtered at a voltage at which a cluster composed of a dopant element having two or more atoms is not formed.

ここで、半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比は、例えば、以下に示す３つの方法のうちの少なくとも１つの方法を用いて、気相中に供給されるＧａおよびドーパント元素の粒子の量を変化させて制御する。
（１）Ｇａターゲット４７ａの基板１１と対向する面（図３においては上面）の面積と、ドーパントターゲット４７ｂの基板１１と対向する面（図３においては上面）の面積との比により制御する。
（２）Ｇａターゲット４７ａに印加するパワーと、ドーパントターゲット４７ｂに印加するパワーとの比を制御する。ここで、Ｇａターゲット４７ａに印加するパワーと、ドーパントターゲット４７ｂに印加するパワーとの比は、マッチングボックス４６ａ、４６ｂに供給する電力を制御させることよって変化させることができる。
（３）パワーをパルスＤＣ方式によって印加し、Ｇａターゲット４７ａに印加するパルスと、ドーパントターゲット４７ｂに印加するパルスとのパルス比を制御する。ここで、Ｇａターゲット４７ａに印加するパルスと、ドーパントターゲット４７ｂに印加するパルスとのパルス比は、マッチングボックス４６ａ、４６ｂにパワーのオン・オフの時間を制御させることよって変化させることができる。 Here, the ratio of the Ga element and the dopant element in the vapor phase when forming the semiconductor layer is determined by using, for example, at least one of the following three methods in the vapor phase. The amount of Ga and dopant element particles to be supplied is changed and controlled.
(1) It is controlled by the ratio of the area of the surface of the Ga target 47a facing the substrate 11 (upper surface in FIG. 3) and the area of the surface of the dopant target 47b facing the substrate 11 (upper surface in FIG. 3).
(2) The ratio of the power applied to the Ga target 47a and the power applied to the dopant target 47b is controlled. Here, the ratio of the power applied to the Ga target 47a and the power applied to the dopant target 47b can be changed by controlling the power supplied to the matching boxes 46a and 46b.
(3) The power is applied by the pulse DC method, and the pulse ratio between the pulse applied to the Ga target 47a and the pulse applied to the dopant target 47b is controlled. Here, the pulse ratio between the pulse applied to the Ga target 47a and the pulse applied to the dopant target 47b can be changed by causing the matching boxes 46a and 46b to control the power on / off time.

例えば、図３に示す製造装置４０を用いて基板１１上にｎ型半導体層を成膜する場合、ドーパント元素として、Ｓｉを用い、上記の（１）〜（３）の少なくとも１つの方法を用いて、半導体層を成膜している際の気相中におけるＧａ元素とＳｉ元素との比を、１：０．００１〜１：０．００００１の範囲として行なうことが望ましい。
これにより、ドーパント元素としてＳｉを用いたｎ型半導体層におけるドーピング濃度を１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３の範囲に制御することが可能となる。 For example, when an n-type semiconductor layer is formed on the substrate 11 using the manufacturing apparatus 40 shown in FIG. 3, Si is used as the dopant element, and at least one of the above methods (1) to (3) is used. Thus, it is desirable that the ratio of Ga element to Si element in the vapor phase when forming the semiconductor layer is in the range of 1: 0.001 to 1: 0.00001.
This makes it possible to control the doping concentration in the n-type semiconductor layer using Si as the dopant element in the range of 1 × 10 17 cm −3 to 1 × 10 19 cm −3 .

また、例えば、図３に示す製造装置４０を用いて基板１１上にｐ型半導体層を成膜する場合、ドーパント元素として、Ｍｇを用い、上記の（１）〜（３）の少なくとも１つの方法を用いて、半導体層を成膜している際の気相中におけるＧａ元素とＭｇ元素との比を、１：０．１〜１：０．００１の範囲として行なうことが望ましい。
これにより、ドーパント元素としてＭｇを用いたｐ型半導体層におけるドーピング濃度を１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３の範囲に制御することが可能となる。 Further, for example, when forming a p-type semiconductor layer on the substrate 11 using the manufacturing apparatus 40 shown in FIG. 3, Mg is used as the dopant element, and at least one of the above methods (1) to (3) It is desirable that the ratio of Ga element and Mg element in the gas phase during the formation of the semiconductor layer is set to a range of 1: 0.1 to 1: 0.001.
This makes it possible to control the doping concentration in the p-type semiconductor layer using Mg as the dopant element in the range of 1 × 10 19 cm −3 to 1 × 10 21 cm −3 .

また、半導体層を成膜している際のスパッタ装置４０のＧａターゲット４７ａ周辺の温度が２９℃以上であると、Ｇａは融点が２９℃である低融点の金属であるため、Ｇａターゲット４７ａが液体状となる場合がある。また、半導体層を成膜している際のスパッタ装置４０のＧａターゲット４７ａ周辺の温度が２９℃未満である場合には、Ｇａターゲット４７ａは固体状となる。   Further, when the temperature around the Ga target 47a of the sputtering apparatus 40 when the semiconductor layer is formed is 29 ° C. or higher, Ga is a low melting point metal having a melting point of 29 ° C. May be liquid. Further, when the temperature around the Ga target 47a of the sputtering apparatus 40 when the semiconductor layer is formed is less than 29 ° C., the Ga target 47a becomes solid.

半導体層を成膜している際に、Ｇａターゲット４７ａが固体状である場合には、Ｇａターゲット４７ａの少なくとも表層を液状化させることが好ましい。
Ｇａターゲット４７ａを液状化させる方法としては、例えば、Ｇａターゲット４７ａに印加するパワーを一定以上とする方法を挙げることができる。ここで、Ｇａターゲット４７ａを液状化させるためにＧａターゲット４７ａに印加されるパワーは、０．１Ｗ／ｃｍ２以上とすることが好ましい。０．１Ｗ／ｃｍ２以上のパワーをＧａターゲット４７ａに印加すると、Ｇａターゲット４７ａが固体状となっている場合であっても、Ｇａターゲット４７ａの表層がプラズマに曝されて融解するので、確実に液状化させることができる。
また、Ｇａターゲット４７ａに印加するパワーが０．１Ｗ／ｃｍ２未満だと、Ｇａターゲット４７ａが固体状となっている場合に液状化することができない虞がある。 When forming the semiconductor layer, when the Ga target 47a is solid, it is preferable to liquefy at least the surface layer of the Ga target 47a.
As a method for liquefying the Ga target 47a, for example, a method of setting the power applied to the Ga target 47a to a certain level or more can be mentioned. Here, the power applied to the Ga target 47a to liquefy the Ga target 47a is preferably 0.1 W / cm 2 or more. When a power of 0.1 W / cm 2 or more is applied to the Ga target 47a, even if the Ga target 47a is in a solid state, the surface layer of the Ga target 47a is melted by being exposed to plasma. It can be liquefied.
Further, if the power applied to the Ga target 47a is less than 0.1 W / cm 2 , it may not be liquefied when the Ga target 47a is in a solid state.

また、Ｇａターゲット４７ａを液状化させる他の方法としては、Ｇａターゲット４７ａを加熱手段によって加熱する方法を挙げることができる。この場合に用いる加熱手段としては特に限定されず、電熱ヒータ等、適宜選択して用いることができる。   Further, as another method for liquefying the Ga target 47a, a method of heating the Ga target 47a with a heating means can be mentioned. The heating means used in this case is not particularly limited, and an electric heater or the like can be appropriately selected and used.

また、本実施形態では、Ｇａターゲット４７ａに印加するパワーを０．１Ｗ／ｃｍ２〜１００Ｗ／ｃｍ２の範囲とすることが好ましく、１Ｗ／ｃｍ２〜５０Ｗ／ｃｍ２の範囲とすることがより好ましく、１．５Ｗ／ｃｍ２〜５０Ｗ／ｃｍ２の範囲とすることが最も好ましい。
Ｇａターゲット４７ａに印加するパワーを上記範囲とすることにより、大きなパワーの反応種が生成することができ、また、この反応種を高い運動エネルギーで基板１１へ供給することができる。このことにより、基板１１上におけるマイグレーションが活発になり、成膜される半導体層が、その下地となる層の結晶性を引き継がないように転位をループ化させるのが容易になる。 Further, in the present embodiment, more it is preferably in the range of power applied to the Ga target 47a of 0.1W / cm 2 ~100W / cm 2 , 1W / cm 2 ~50W / cm 2 range preferably, and most preferably in the range of 1.5W / cm 2 ~50W / cm 2 .
By setting the power applied to the Ga target 47a within the above range, a reactive species having a large power can be generated, and this reactive species can be supplied to the substrate 11 with high kinetic energy. As a result, migration on the substrate 11 becomes active, and it becomes easy to loop dislocations so that the deposited semiconductor layer does not inherit the crystallinity of the underlying layer.

また、本実施形態において半導体層を成膜する際の成膜レートは、０．０１ｎｍ／ｓ〜１０ｎｍ／ｓの範囲とすることが好ましい。成膜レートが０．０１ｎｍ／ｓ未満だと、成膜プロセスが長時間となってしまい、工業生産的に無駄が大きくなる。また、成膜レートが１０ｎｍ／ｓを超えると、良好な膜を得ることが困難となる。   In the present embodiment, the film formation rate when forming the semiconductor layer is preferably in the range of 0.01 nm / s to 10 nm / s. If the film formation rate is less than 0.01 nm / s, the film formation process takes a long time, and waste is increased in industrial production. Further, when the film formation rate exceeds 10 nm / s, it is difficult to obtain a good film.

本実施形態の製造方法では、半導体層をスパッタ法によって成膜する際に、Ｇａターゲット４７ａとドーパントターゲット４７ｂとを用い、Ｇａターゲット４７ａとドーパントターゲット４７ｂとに対して同時にまたは交互にパワーを印加するので、Ｇａを含有するＩＩＩ族窒化物化合物半導体の結晶中におけるドーパント元素のドーピング濃度を容易に最適化でき、スパッタ法を用いて効率よく半導体層を成膜することができる。   In the manufacturing method of this embodiment, when the semiconductor layer is formed by sputtering, the Ga target 47a and the dopant target 47b are used, and power is applied to the Ga target 47a and the dopant target 47b simultaneously or alternately. Therefore, the doping concentration of the dopant element in the crystal of the group III nitride compound semiconductor containing Ga can be easily optimized, and the semiconductor layer can be efficiently formed using the sputtering method.

また、本実施形態の製造方法では、半導体層をスパッタ法で成膜するので、ＭＯＣＶＤ法（有機金属化学気相成長法）などにより成膜する場合と比較して、成膜レートを高くすることができ、成膜（製造）時間を短縮することができる。さらに、製造時間が短縮されることにより、チャンバ内に不純物が入り込むのを最小限に抑制することができ、汚染の少ない良好な半導体層を得ることができる。
また、本実施形態の製造方法では、窒化物原料からなる活性ガスをチャンバ内に供給するリアクティブスパッタ法を用いたので、得られた半導体層の結晶性が良好で均一なものとなる。 In the manufacturing method of this embodiment, since the semiconductor layer is formed by sputtering, the film formation rate is increased as compared with the case where the film is formed by MOCVD (metal organic chemical vapor deposition). The film formation (manufacturing) time can be shortened. Further, by reducing the manufacturing time, impurities can be prevented from entering the chamber to a minimum, and a good semiconductor layer with little contamination can be obtained.
Further, in the manufacturing method of the present embodiment, since the reactive sputtering method for supplying an active gas made of a nitride material into the chamber is used, the crystallinity of the obtained semiconductor layer becomes good and uniform.

また、本実施形態の製造方法において、Ｇａターゲット４７ａの少なくとも表層を液状化する場合、高エネルギーを有する粒子を取り出して基板１１上に供給することができるので、基板１１上に、結晶性の良好なＩＩＩ族窒化物半導体からなる半導体層を、より高効率で成長させることができる。
また、Ｇａターゲット４７ａの少なくとも表層を液状化させる場合、Ｇａターゲット４７ａを部分的に偏ること無く均一に使用することができるので、Ｇａターゲット４７ａを構成している材料を効率良く使用することができる。 Further, in the manufacturing method of the present embodiment, when at least the surface layer of the Ga target 47a is liquefied, particles having high energy can be taken out and supplied onto the substrate 11, so that the crystallinity is good on the substrate 11. A semiconductor layer made of a group III nitride semiconductor can be grown with higher efficiency.
Further, when at least the surface layer of the Ga target 47a is liquefied, the Ga target 47a can be used uniformly without being partially biased, so that the material constituting the Ga target 47a can be used efficiently. .

なお、本実施形態の製造方法では、窒化物原料からなる活性ガスをチャンバ内に供給するリアクティブスパッタ法を例に挙げて説明したが、本発明はリアクティブスパッタ法に限定されるものではない。   In the manufacturing method of the present embodiment, the reactive sputtering method for supplying an active gas made of a nitride material into the chamber has been described as an example, but the present invention is not limited to the reactive sputtering method. .

また、本実施形態では、ターゲットを叩く電圧を小さく設定する方法や、チャンバ内に配置された高周波誘電結合プラズマ発生装置を利用してターゲットを叩く電圧をプラズマ発生電圧と別に制御する方法など、ドーパントターゲット４７ｂが２原子以上のドーパント元素からなるクラスタが形成されない電圧でスパッタされる好ましい製造装置および製造方法を例に挙げて説明したが、本発明はクラスタが形成されない製造装置および製造方法のみに限定されるものではなく、スパッタにより単原子とクラスタとを含むドーパント元素が供給されるものであってもよい。   Further, in the present embodiment, dopants such as a method of setting a target hitting voltage to a small value and a method of controlling the target hitting voltage separately from the plasma generating voltage using a high frequency dielectric coupled plasma generator disposed in the chamber are used. Although the preferred manufacturing apparatus and manufacturing method in which the target 47b is sputtered at a voltage at which a cluster composed of a dopant element of 2 atoms or more is not formed have been described as an example, the present invention is limited only to the manufacturing apparatus and manufacturing method in which no cluster is formed. Instead, a dopant element containing single atoms and clusters may be supplied by sputtering.

また、本発明の製造方法は、上述した実施形態に限定されるものではなく、例えば、半導体層を成膜する際に、Ｇａターゲット４７ａとドーパントターゲット４７ｂとに対し、磁場を回転させるか、又は磁場を揺動させる方法としてもよい。具体的なマグネットの運動方法は、スパッタ装置の種類によって適宜選択することができ、例えば、マグネットを揺動させたり、又は回転運動させたりすることができる。   The manufacturing method of the present invention is not limited to the above-described embodiment. For example, when the semiconductor layer is formed, the magnetic field is rotated with respect to the Ga target 47a and the dopant target 47b, or A method of swinging the magnetic field may be used. A specific magnet movement method can be appropriately selected depending on the type of the sputtering apparatus. For example, the magnet can be swung or rotationally moved.

また、成膜される半導体層を、基板１１の表面に加え、側面を覆うように形成しても良く、さらに、基板１１の裏面も覆うように形成しても良い。
基板の表面及び側面を成膜する方法としては、例えば、基板を揺動させたり又は回転運動させたりすることにより、Ｇａターゲット４７ａおよびドーパントターゲット４７ｂと対向する基板の位置を変更させつつ、成膜する方法が挙げられる。このような方法とすることにより、基板１１の表面及び側面を一度の工程で成膜することが可能となり、次いで基板１１の裏面への成膜工程を行うことにより、計２回の工程で基板全面を覆うことが可能となる。また、基板１１の表面及び側面を成膜する他の方法としては、基板１１を保持せずにチャンバ４１内に設置することにより、基板全面に成膜する方法などが挙げられる。 In addition, the semiconductor layer to be formed may be formed so as to cover the side surface in addition to the surface of the substrate 11, and may further be formed so as to cover the back surface of the substrate 11.
As a method of forming a film on the surface and side surfaces of the substrate, for example, the film is formed while changing the position of the substrate facing the Ga target 47a and the dopant target 47b by swinging or rotating the substrate. The method of doing is mentioned. By adopting such a method, it becomes possible to form the surface and side surfaces of the substrate 11 in a single process, and then the film formation process on the back surface of the substrate 11 is performed in a total of two processes. It is possible to cover the entire surface. In addition, as another method for forming the surface and side surfaces of the substrate 11, a method of forming a film on the entire surface of the substrate 11 by placing the substrate 11 in the chamber 41 without holding the substrate 11 can be cited.

さらに、Ｇａターゲット４７ａおよびドーパントターゲット４７ｂとして、大面積で、位置の移動が可能なものを用いることにより、基板１１を移動させずに基板１１の全面に成膜しても良い。このような方法としては、マグネットを揺動させたり又は回転運動させたりすることにより、Ｇａターゲット４７ａおよびドーパントターゲット４７ｂのマグネットの位置をターゲット内で移動させつつ成膜するＲＦ（高周波）方式のスパッタ法が挙げられる。   Further, the Ga target 47a and the dopant target 47b may be formed over the entire surface of the substrate 11 without moving the substrate 11 by using a large area and capable of moving the position. As such a method, an RF (high frequency) type sputtering is performed in which the position of the magnet of the Ga target 47a and the dopant target 47b is moved within the target by swinging or rotating the magnet. Law.

さらに、ＲＦ（高周波）方式のスパッタ法で成膜を行なう場合、基板１１側とＧａターゲット４７ａおよびドーパントターゲット４７ｂ側の両方を移動させる方法としても良い。また、Ｇａターゲット４７ａおよびドーパントターゲット４７ｂを基板１１の近傍に配することにより、発生するプラズマを基板１１に対してビーム状に供給するのではなく、基板１１を包み込むように供給するような構成とすることで、基板１１の表面及び側面の同時成膜が可能となる。   Further, in the case of performing film formation by an RF (high frequency) sputtering method, a method of moving both the substrate 11 side and the Ga target 47a and dopant target 47b side may be employed. Further, by arranging the Ga target 47a and the dopant target 47b in the vicinity of the substrate 11, the generated plasma is not supplied to the substrate 11 in the form of a beam, but is supplied so as to wrap around the substrate 11. Thus, simultaneous film formation on the surface and side surfaces of the substrate 11 becomes possible.

［発光素子の製造方法］
図１に示す発光素子１を製造するには、まず、基板１１上に半導体層２０が形成された図４に示す積層半導体１０を形成する。図４に示す積層半導体１０を形成するには、まず、基板１１を用意する。基板１１は、前処理を施してから使用することが望ましい。
基板１１の前処理としては、例えば、基板１１としてシリコンからなる基板１１を用いる場合には、よく知られたＲＣＡ洗浄方法などの湿式の方法を行いて、表面を水素終端させておく方法を用いることができる。このことにより、成膜プロセスが安定する。 [Method for Manufacturing Light-Emitting Element]
To manufacture the light emitting device 1 shown in FIG. 1, first, the laminated semiconductor 10 shown in FIG. 4 in which the semiconductor layer 20 is formed on the substrate 11 is formed. In order to form the laminated semiconductor 10 shown in FIG. 4, first, the substrate 11 is prepared. It is desirable to use the substrate 11 after pretreatment.
As the pretreatment of the substrate 11, for example, when the substrate 11 made of silicon is used as the substrate 11, a wet method such as a well-known RCA cleaning method is performed and the surface is hydrogen-terminated. be able to. This stabilizes the film forming process.

また、基板１１の前処理は、例えば、スパッタ装置のチャンバ内に基板１１を配置し、中間層１２を形成する前にスパッタする方法によって行ってもよい。具体的には、チャンバ内において、基板１１をＡｒやＮ２のプラズマ中に曝す事によって表面を洗浄する前処理を行なうことができる。ＡｒガスやＮ２ガスなどのプラズマを基板１１の表面に作用させることで、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、ターゲットにパワーを印加せずに、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。 Further, the pretreatment of the substrate 11 may be performed, for example, by a method in which the substrate 11 is placed in a chamber of a sputtering apparatus and sputtering is performed before the intermediate layer 12 is formed. Specifically, a pretreatment for cleaning the surface can be performed in the chamber by exposing the substrate 11 to Ar or N 2 plasma. By causing plasma such as Ar gas or N 2 gas to act on the surface of the substrate 11, organic substances and oxides attached to the surface of the substrate 11 can be removed. In this case, if a voltage is applied between the substrate 11 and the chamber without applying power to the target, the plasma particles efficiently act on the substrate 11.

基板１１に前処理を行なった後、基板１１上に、スパッタ法によって、図４に示す中間層１２を成膜する。
その後、上述した半導体層の製造方法に準じて、中間層１２の成膜された基板１１上に、上述した図３に示す発光素子の製造装置４０を用いるリアクティブスパッタ法によって、図４に示すｎ型半導体層１４の下地層１４ａとｎ型コンタクト層１４ｂとを連続して成膜する。 After pre-processing the substrate 11, the intermediate layer 12 shown in FIG. 4 is formed on the substrate 11 by sputtering.
Then, in accordance with the semiconductor layer manufacturing method described above, the reactive sputtering method using the light emitting element manufacturing apparatus 40 shown in FIG. 3 described above is performed on the substrate 11 on which the intermediate layer 12 is formed as shown in FIG. A base layer 14a and an n-type contact layer 14b of the n-type semiconductor layer 14 are continuously formed.

まず、チャンバ４１内に、中間層１２の成膜された基板１１と、Ｇａターゲット４７ａと、ドーパント元素からなるドーパントターゲット４７ｂとが設置された図３に示す製造装置４０を用意する。ここでのドーパント元素は、ｎ型コンタクト層１４ｂを成膜する際、または、下地層１４ａおよびｎ型コンタクト層１４ｂを成膜する際に用いるＳｉ、ＧｅおよびＳｎ等のｎ型不純物である。   First, the manufacturing apparatus 40 shown in FIG. 3 in which the substrate 11 on which the intermediate layer 12 is formed, the Ga target 47a, and the dopant target 47b made of a dopant element are installed in the chamber 41 is prepared. The dopant element here is an n-type impurity such as Si, Ge, or Sn used when forming the n-type contact layer 14b or when forming the base layer 14a and the n-type contact layer 14b.

次いで、チャンバ４１内の圧力を所定の圧力にするとともに、チャンバ４１内にアルゴンガスと窒化物原料からなる活性ガスとをそれぞれ所定の供給量で供給し、下地層１４ａを成膜するためのチャンバ４１内を所定の雰囲気とし、基板１１を所定の温度に加温する。
ここで、下地層１４ａを成膜する際の基板１１の温度、つまり、下地層１４ａの成長温度は、８００℃以上とすることが好ましい。これは、下地層１４ａを成膜する際の基板１１の温度を高くすることによって原子のマイグレーションを生じやすくし、転位のループ化を容易に進行させるためである。なお、下地層１４ａを成膜する際の基板１１の温度は、結晶の分解する温度よりも低温にする必要があるため、１２００℃未満とすることが好ましい。下地層１４ａを成膜する際の基板１１の温度が上記温度範囲内であれば、結晶性の良い下地層１４ａが得られる。 Next, the pressure in the chamber 41 is set to a predetermined pressure, and an argon gas and an active gas made of a nitride raw material are supplied into the chamber 41 at predetermined supply amounts, respectively, and a chamber for forming the base layer 14a is formed. The inside of 41 is set to a predetermined atmosphere, and the substrate 11 is heated to a predetermined temperature.
Here, it is preferable that the temperature of the substrate 11 when forming the base layer 14a, that is, the growth temperature of the base layer 14a, be 800 ° C. or higher. This is because by increasing the temperature of the substrate 11 when forming the base layer 14a, atom migration is easily caused, and dislocation looping easily proceeds. Note that the temperature of the substrate 11 when forming the base layer 14a needs to be lower than the temperature at which the crystal decomposes, and is preferably less than 1200 ° C. If the temperature of the substrate 11 when forming the underlayer 14a is within the above temperature range, the underlayer 14a with good crystallinity can be obtained.

また、下地層１４ａとしてアンドープの半導体層を成膜する場合には、マッチングボックス４６ａを介して電極４３ａのみに所定の電流を供給し、ドーパントターゲット４７ｂにパワーを印加せず、Ｇａターゲット４７ａにのみパワーを印加するとともに、ホルダー１１ｂに電流を供給して、基板１１にバイアスを印加し、基板１１の中間層１２上に所定の成膜レートで下地層１４ａを成膜する。   When an undoped semiconductor layer is formed as the underlayer 14a, a predetermined current is supplied only to the electrode 43a through the matching box 46a, and no power is applied to the dopant target 47b, and only to the Ga target 47a. While applying power, a current is supplied to the holder 11 b to apply a bias to the substrate 11, and the base layer 14 a is formed on the intermediate layer 12 of the substrate 11 at a predetermined film formation rate.

また、下地層１４ａとしてドープされた半導体層を成膜する場合には、マッチングボックス４６ａ、４６ｂを介して電極４３ａ、４３ｂに所定の電流を供給し、Ｇａターゲット４７ａとドーパントターゲット４７ｂの各々に同時にまたは交互にパワーを印加するとともに、ホルダー１１ｂに電流を供給して、基板１１にバイアスを印加し、中間層１２上に所定の成膜レートで下地層１４ａを成膜する。   In addition, when a doped semiconductor layer is formed as the base layer 14a, a predetermined current is supplied to the electrodes 43a and 43b via the matching boxes 46a and 46b, and simultaneously applied to each of the Ga target 47a and the dopant target 47b. Alternatively, power is applied alternately, current is supplied to the holder 11b, a bias is applied to the substrate 11, and the base layer 14a is formed on the intermediate layer 12 at a predetermined film formation rate.

続いて、ドープされた半導体層からなる下地層１４ａを成膜する場合と同様にして、ｎ型コンタクト層１４ｂを成膜するためのチャンバ４１内を所定の雰囲気とし、下地層１４ａの形成された基板１１を所定の温度に加温する。ｎ型コンタクト層１４ｂの成膜温度は下地層１４ａと同様である。そして、ドープされた半導体層からなる下地層１４ａを成膜する場合と同様に、Ｇａターゲット４７ａとドーパントターゲット４７ｂの各々に同時にまたは交互に所定のパワーを印加して、基板１１の下地層１４ａ上に所定の成膜レートでｎ型コンタクト層１４ｂを成膜する。   Subsequently, as in the case of forming the underlayer 14a made of a doped semiconductor layer, the inside of the chamber 41 for forming the n-type contact layer 14b is set to a predetermined atmosphere, and the underlayer 14a is formed. The substrate 11 is heated to a predetermined temperature. The deposition temperature of the n-type contact layer 14b is the same as that of the base layer 14a. Then, as in the case of forming the base layer 14a made of a doped semiconductor layer, a predetermined power is applied to each of the Ga target 47a and the dopant target 47b simultaneously or alternately to form the base layer 14a of the substrate 11 on the base layer 14a. The n-type contact layer 14b is formed at a predetermined film formation rate.

なお、下地層１４ａおよびｎ型コンタクト層１４ｂがドープされた半導体層からなる場合、ドーパント元素は同じであってもよいし、異なっていてもよい。上記の２層においてドーパント元素が異なっている場合には、発光素子の製造装置４０として、ドーパントターゲットと、そのドーパントターゲットにパワーを印加するためのマッチングボックスおよび電極とが２つずつ設置されたものを用い、成膜する半導体層のドーパント元素に応じて、パワーを印加するドーパントターゲットを選択することによって容易に成膜できる。   When the base layer 14a and the n-type contact layer 14b are made of doped semiconductor layers, the dopant elements may be the same or different. When the dopant elements in the two layers are different, the light emitting device manufacturing apparatus 40 includes a dopant target and two matching boxes and electrodes for applying power to the dopant target. Can be easily formed by selecting a dopant target to which power is applied in accordance with the dopant element of the semiconductor layer to be formed.

次いで、ｎ型半導体層１４のｎ型クラッド層１４ｃ、障壁層１５ａと井戸層１５ｂとからなる発光層１５、ｐ型半導体層１６のｐ型クラッド層１６ａを、結晶性が良好なＭＯＣＶＤ（有機金属化学気相成長法）法で成膜する。   Next, the n-type cladding layer 14c of the n-type semiconductor layer 14, the light-emitting layer 15 including the barrier layer 15a and the well layer 15b, and the p-type cladding layer 16a of the p-type semiconductor layer 16 are formed by MOCVD (organometallic) with good crystallinity. The film is formed by a chemical vapor deposition method.

ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。 In the MOCVD method, hydrogen (H 2 ) or nitrogen (N 2 ) as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) as a Ga source which is a group III source, trimethyl aluminum (TMA) or triethyl aluminum as an Al source (TEA), trimethylindium (TMI) or triethylindium (TEI) as an In source, ammonia (NH 3 ), hydrazine (N 2 H 4 ), or the like as an N source as a group V source.

また、ドーパント元素のｎ型不純物には、Ｓｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ドーパント元素のｎ型不純物には、Ｍｇ原料として例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いることができる。 In addition, as the n-type impurity of the dopant element, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a Si raw material, germane gas (GeH 4 ) is used as a Ge raw material, and tetramethyl germanium ((CH 3 ) 4 Ge ) And tetraethylgermanium ((C 2 H 5 ) 4 Ge) can be used.
For the n-type impurity of the dopant element, for example, biscyclopentadienylmagnesium (Cp 2 Mg) or bisethylcyclopentadienylmagnesium (EtCp 2 Mg) can be used as the Mg raw material.

次いで、ｐ型半導体層１６のｐ型クラッド層１６ａ上に、上述した図３に示す発光素子の製造装置４０を用いるリアクティブスパッタ法によって、ｐ型半導体層１６のｐ型コンタクト層１６ｂを成膜する。   Next, the p-type contact layer 16b of the p-type semiconductor layer 16 is formed on the p-type cladding layer 16a of the p-type semiconductor layer 16 by reactive sputtering using the above-described light emitting device manufacturing apparatus 40 shown in FIG. To do.

ｐ型半導体層１６のｐ型コンタクト層１６ｂは、ドーパントターゲット４７ｂのドーパント元素としてＭｇ等のｐ型不純物を用いて行なう。より詳細には、チャンバ４１内を、ｐ型コンタクト層１６ｂを成膜するための所定の雰囲気とし、ｐ型クラッド層１６ａまでの各層の形成された基板１１を所定の温度に加温する。そして、Ｇａターゲット４７ａとドーパントターゲット４７ｂの各々に同時にまたは交互に所定のパワーを印加して所定の成膜レートでｐ型コンタクト層１６ｂを成膜する。   The p-type contact layer 16b of the p-type semiconductor layer 16 is performed using a p-type impurity such as Mg as a dopant element of the dopant target 47b. More specifically, the inside of the chamber 41 is set to a predetermined atmosphere for forming the p-type contact layer 16b, and the substrate 11 on which the layers up to the p-type cladding layer 16a are formed is heated to a predetermined temperature. Then, a predetermined power is applied to each of the Ga target 47a and the dopant target 47b simultaneously or alternately to form the p-type contact layer 16b at a predetermined film formation rate.

このようにして得られた図４に示す積層半導体１０のｐ型コンタクト層１６ｂ上に、フォトリソグラフィー法を用いて透光性正極１７および正極ボンディングパッド１８を順次形成する。
次いで、透光性正極１７および正極ボンディングパッド１８の形成された積層半導体１０をドライエッチングすることにより、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを露出させる。
その後、露出領域１４ｄ上に、フォトリソグラフィー法を用いて負極１９を形成することにより、図１および図２に示す発光素子１が得られる。 The translucent positive electrode 17 and the positive electrode bonding pad 18 are sequentially formed on the p-type contact layer 16b of the laminated semiconductor 10 shown in FIG. 4 thus obtained by using a photolithography method.
Next, the exposed region 14d on the n-type contact layer 14b is exposed by dry etching the laminated semiconductor 10 on which the translucent positive electrode 17 and the positive electrode bonding pad 18 are formed.
Thereafter, the negative electrode 19 is formed on the exposed region 14d using a photolithography method, whereby the light emitting device 1 shown in FIGS. 1 and 2 is obtained.

本実施形態の発光素子は、半導体層２０のうち、ｎ型半導体層１４の下地層１４ａおよびｎ型コンタクト層１４ｂと、ｐ型半導体層１６のｐ型コンタクト層１６ｂとが図３に示す発光素子の製造装置を用いる上述したスパッタ法によって成膜されたものであるので、生産性に優れたものとなる。
また、本実施形態の発光素子は、ｎ型半導体層１４の下地層１４ａおよびｎ型コンタクト層１４ｂと、ｐ型半導体層１６のｐ型コンタクト層１６ｂのうちの、ドープされた半導体層からなる層における結晶中のドーパント元素のドーピング濃度が最適な濃度であるものとなる。従って、本実施形態の発光素子１は、優れた発光特性を備えたものとなる。 In the light emitting device of this embodiment, among the semiconductor layers 20, the base layer 14a and the n type contact layer 14b of the n type semiconductor layer 14 and the p type contact layer 16b of the p type semiconductor layer 16 are shown in FIG. Since the film is formed by the above-described sputtering method using this manufacturing apparatus, the productivity is excellent.
In addition, the light emitting device of this embodiment is a layer made of a doped semiconductor layer among the base layer 14a and the n-type contact layer 14b of the n-type semiconductor layer 14 and the p-type contact layer 16b of the p-type semiconductor layer 16. In this case, the doping concentration of the dopant element in the crystal is the optimum concentration. Therefore, the light emitting device 1 of the present embodiment has excellent light emission characteristics.

なお、本実施形態では、発光素子１の半導体層２０のうち、ｎ型半導体層１４の下地層１４ａおよびｎ型コンタクト層１４ｂと、ｐ型半導体層１６のｐ型コンタクト層１６ｂのみを図３に示す発光素子の製造装置を用いる上述したスパッタ法によって成膜したが、本発明は上述した例に限定されるものではなく、半導体層２０のうち少なくとも一部が本発明のスパッタ法によって成膜されていればよい。
例えば、本実施形態では、ｎ型半導体層１４のｎ型クラッド層１４ｃやｐ型半導体層１６のｐ型クラッド層１６ａをＭＯＣＶＤ法で成膜したが、ｎ型クラッド層１４ｃやｐ型クラッド層１６ａも本発明のスパッタ法によって成膜できる。 In the present embodiment, only the base layer 14a and the n-type contact layer 14b of the n-type semiconductor layer 14 and the p-type contact layer 16b of the p-type semiconductor layer 16 among the semiconductor layers 20 of the light emitting element 1 are shown in FIG. However, the present invention is not limited to the above-described example, and at least a part of the semiconductor layer 20 is formed by the sputtering method of the present invention. It only has to be.
For example, in the present embodiment, the n-type cladding layer 14c of the n-type semiconductor layer 14 and the p-type cladding layer 16a of the p-type semiconductor layer 16 are formed by MOCVD, but the n-type cladding layer 14c and the p-type cladding layer 16a are formed. Can also be formed by the sputtering method of the present invention.

また、本発明の発光素子１は、半導体層２０のうち少なくとも一部が本発明のスパッタ法によって成膜されていればよく、半導体層２０の成膜は、本発明のスパッタ法と、従来のスパッタ法、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）等、半導体層を成長させることのできる如何なる方法とを組み合わせて行なってもよい。   The light-emitting element 1 of the present invention only needs to be formed at least part of the semiconductor layer 20 by the sputtering method of the present invention. The semiconductor layer 20 is formed by the sputtering method of the present invention and the conventional method. Performed in combination with any method capable of growing a semiconductor layer, such as sputtering, MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy), etc. May be.

なお、本発明のＩＩＩ族窒化物化合物半導体発光素子は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、ＨＢＴやＨＥＭＴ等の電子デバイスなどに用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物化合物積層半導体１０の構造は、これら周知の素子構造を含めて何ら制限されない。   The group III nitride compound semiconductor light-emitting device of the present invention can be used for a photoelectric conversion device such as a laser device or a light receiving device, or an electronic device such as HBT or HEMT, in addition to the above light-emitting device. Many of these semiconductor elements have various structures, and the structure of the group III nitride compound laminated semiconductor 10 according to the present invention is not limited in any way including these known element structures.

［ランプ］
本発明のランプは、本発明の発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の発光素子と蛍光体とを組み合わせてなるものを挙げることができる。発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。 [lamp]
The lamp of the present invention uses the light emitting device of the present invention.
As a lamp | ramp of this invention, the thing formed by combining the light emitting element of this invention and fluorescent substance can be mentioned, for example. A lamp in which a light emitting element and a phosphor are combined can have a configuration well known to those skilled in the art by means well known to those skilled in the art. Conventionally, a technique for changing the emission color by combining a light emitting element and a phosphor is known, and such a technique can be adopted in the lamp of the present invention without any limitation.

例えば、ランプに用いる蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。   For example, by appropriately selecting the phosphor used for the lamp, it becomes possible to obtain light emission having a longer wavelength than the light emitting element, and by mixing the emission wavelength of the light emitting element itself with the wavelength converted by the phosphor. A lamp that emits white light can also be used.

図５は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図５に示すランプ３は、砲弾型のものであり、図１に示す発光素子１が用いられている。図５に示すように、発光素子１の正極ボンディングパッド（図１に示す符号１８参照）がワイヤー３３で２本のフレーム３１、３２の内の一方（図５ではフレーム３１）に接着され、発光素子１の負極（図１に示す符号１９参照）がワイヤー３４で他方のフレーム３２に接合されることにより、発光素子１が実装されている。また、発光素子１の周辺は、透明な樹脂３５でモールドされている。   FIG. 5 is a schematic view schematically showing an example of a lamp configured using the group III nitride compound semiconductor light emitting device according to the present invention. The lamp 3 shown in FIG. 5 is a cannonball type, and the light emitting element 1 shown in FIG. 1 is used. As shown in FIG. 5, the positive electrode bonding pad (see reference numeral 18 shown in FIG. 1) of the light emitting element 1 is bonded to one of the two frames 31 and 32 (the frame 31 in FIG. 5) with a wire 33 to emit light. The light emitting element 1 is mounted by joining the negative electrode of the element 1 (see reference numeral 19 shown in FIG. 1) to the other frame 32 with a wire 34. The periphery of the light emitting element 1 is molded with a transparent resin 35.

本発明のランプは、本発明の発光素子が用いられてなるものであるので、生産性に優れ、しかも、優れた発光特性を備えたものとなる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。 Since the lamp of the present invention uses the light emitting device of the present invention, the lamp is excellent in productivity and has excellent light emission characteristics.
Further, the lamp of the present invention can be used for any purpose such as a bullet type for general use, a side view type for portable backlight use, and a top view type used for a display.

次に、本発明を、実施例および比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。   EXAMPLES Next, although an Example and a comparative example are shown and this invention is demonstrated in detail, this invention is not limited only to these Examples.

［実施例１］
以下に示すようにして図４に示す積層半導体１０を作製し、図１および図２に示す発光素子を作製した。
まず、鏡面研磨したサファイアからなる基板１１を用意し、以下に示す前処理を行った。すなわち、基板１１を、中間層１２を成膜するための金属Ａｌからなるターゲットの設置されたスパッタ装置のチャンバ内に設置し、基板１１を５００℃に加熱した状態で、窒素ガスを１５ｓｃｃｍの流量で導入しながら、チャンバ内の圧力を１．０Ｐａに保持し、ターゲットにパワーを印加せずに、基板１１側に５０Ｗの高周波バイアスを印加し、窒素プラズマに曝すことによって基板１１表面を洗浄した。 [Example 1]
As shown below, the laminated semiconductor 10 shown in FIG. 4 was produced, and the light emitting element shown in FIG. 1 and FIG. 2 was produced.
First, the substrate 11 made of mirror-polished sapphire was prepared, and the following pretreatment was performed. That is, the substrate 11 is placed in a chamber of a sputtering apparatus in which a target made of metal Al for forming the intermediate layer 12 is placed, and the substrate 11 is heated to 500 ° C., and nitrogen gas is supplied at a flow rate of 15 sccm. The surface of the substrate 11 was cleaned by exposing it to nitrogen plasma while maintaining the pressure in the chamber at 1.0 Pa, applying a high-frequency bias of 50 W to the substrate 11 side without applying power to the target. .

そして前処理後、チャンバ内の圧力を０．５Ｐａにするとともに、チャンバ内にアルゴンガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させ(ガス全体における窒素の比は７５％)、中間層１２を成膜させるための雰囲気とした。次いで、基板11を５００℃に保持したまま、金属Ａｌターゲットに１Ｗ／ｃｍ２のパワーを印加し、基板１１にバイアスを印加せず、スパッタ法によって０．１２ｎｍ／ｓの成膜レートで基板１１上にＡｌＮの柱状結晶の集合体からなる厚み５０ｎｍの中間層１２を成膜した。 After the pretreatment, the pressure in the chamber is set to 0.5 Pa, and 5 sccm of argon gas and 15 sccm of nitrogen gas are circulated in the chamber (the ratio of nitrogen in the whole gas is 75%) to form the intermediate layer 12. For the atmosphere. Next, with the substrate 11 held at 500 ° C., a power of 1 W / cm 2 is applied to the metal Al target, no bias is applied to the substrate 11, and the substrate 11 is deposited at a film formation rate of 0.12 nm / s by sputtering. A 50 nm thick intermediate layer 12 made of an aggregate of AlN columnar crystals was formed thereon.

次いで、中間層１２が成膜された基板１１をスパッタ装置から取り出し、図３に示す発光素子の製造装置４０を用いるリアクティブスパッタ法によって、アンドープのＧａＮからなる下地層１４ａと、ＳｉがドープされたＧａＮ層からなるｎ型コンタクト層１４ｂとを連続して成膜した。   Next, the substrate 11 on which the intermediate layer 12 is formed is taken out from the sputtering apparatus, and the base layer 14a made of undoped GaN and Si are doped by reactive sputtering using the light emitting element manufacturing apparatus 40 shown in FIG. An n-type contact layer 14b made of a GaN layer was continuously formed.

まず、図３に示す製造装置４０のチャンバ４１内に、中間層１２の成膜された基板１１と、ＧａからなるＧａターゲット４７ａと、Ｓｉからなるドーパントターゲット４７ｂとを設置した。ここで用いたＧａターゲット４７ａとドーパントターゲット４７ｂは、チャンバ内に露出した面積の比（Ｇａターゲット：ドーパントターゲット＝１：０．０１）が、成膜しようとするｎ型コンタクト層１４ｂ中におけるＳｉの濃度が１×１０１９ｃｍ−３となるように予め設定したものである。 First, the substrate 11 on which the intermediate layer 12 was formed, the Ga target 47a made of Ga, and the dopant target 47b made of Si were installed in the chamber 41 of the manufacturing apparatus 40 shown in FIG. The Ga target 47a and the dopant target 47b used here have a ratio of the area exposed in the chamber (Ga target: dopant target = 1: 0.01) of Si in the n-type contact layer 14b to be formed. The concentration is set in advance so as to be 1 × 10 19 cm −3 .

次いで、チャンバ４１内の圧力を０．５Ｐａにするとともに、チャンバ４１内にアルゴンガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させ（ガス全体における窒素の比は７５％)、下地層１４ａならびにｎ型コンタクト層１４ｂを成膜させるための雰囲気とした。   Next, the pressure in the chamber 41 is set to 0.5 Pa, and 5 sccm of argon gas and 15 sccm of nitrogen gas are circulated in the chamber 41 (the ratio of nitrogen in the whole gas is 75%), and the base layer 14a and the n-type contact layer An atmosphere for forming a film 14b was used.

次いで、基板１１を１０００℃に加温し、Ｇａターゲット４７ａ内にマグネットをスイープさせることにより磁場のかかる位置を動かしながら、マッチングボックス４６ａを介して電極４３ａに電力を供給し、Ｇａターゲット４７ａに１Ｗ／ｃｍ２のパワーを印加するとともに、ヒータ４４を備えたホルダー１１ｂに電力を供給して基板１１に０．５Ｗ／ｃｍ２のＲＦ（高周波）バイアスを印加したまま９０分間成膜し、基板１１上に１ｎｍ／ｓの成膜レートで６μｍ成膜し、下地層１４ａを形成した。 Next, the substrate 11 is heated to 1000 ° C., and power is supplied to the electrode 43a through the matching box 46a while moving the position where the magnetic field is applied by sweeping the magnet into the Ga target 47a. In addition to applying a power of / cm 2 , power is supplied to a holder 11 b provided with a heater 44 to form a film for 90 minutes while applying an RF (high frequency) bias of 0.5 W / cm 2 to the substrate 11. A 6 μm film was formed thereon at a film formation rate of 1 nm / s to form a base layer 14a.

その後、基板１１の温度とバイアスを同じとしたまま、Ｇａターゲット４７ａおよびＳｉターゲットに１Ｗ／ｃｍ２のパワーを連続的に印加して、更に３０分成膜を続けた。これにより、下地層１４ａ上にＳｉがドープされたＧａＮ層からなる、膜厚２μｍのｎ型コンタクト層１４ｂを得た。 Thereafter, with the temperature and bias of the substrate 11 kept the same, a power of 1 W / cm 2 was continuously applied to the Ga target 47a and the Si target, and film formation was continued for another 30 minutes. As a result, an n-type contact layer 14b having a film thickness of 2 μm made of a GaN layer doped with Si on the underlying layer 14a was obtained.

ここで得られたｎ型コンタクト層１４ｂ層中におけるＳｉ濃度を一般的なＳＩＭＳ（二次イオン質量スペクトル）法により定量した。その結果、Ｓｉが１×１０１９ｃｍ−３の濃度でドープされていることが確認できた。 The Si concentration in the n-type contact layer 14b obtained here was quantified by a general SIMS (secondary ion mass spectrum) method. As a result, it was confirmed that Si was doped at a concentration of 1 × 10 19 cm −3 .

次に、ｎ型半導体層１４のｎ型コンタクト層１４ｂまでの各層が成膜された基板１１を、ＭＯＣＶＤ炉に導入し、ｎ型コンタクト層１４ｂ上に、ＳｉをドープしたＩｎ０．０２Ｇａ０．９８Ｎからなるｎ型クラッド層１４ｃと、障壁層１５ａと井戸層１５ｂとからなる発光層１５を成膜した。
まず、膜厚２０ｎｍのｎ型クラッド層１４ｃを成膜し、その上に、障壁層１５ａに始まり、障壁層１５ａに終わる、各層の膜厚を１６ｎｍとしたＧａＮからなる６層の障壁層１５ａと、各層の膜厚を３ｎｍとしたＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層とが交互に積層されてなる発光層（多重量子井戸構造）１５を成膜した。 Next, the substrate 11 on which the layers up to the n-type contact layer 14b of the n-type semiconductor layer 14 are formed is introduced into a MOCVD furnace, and In 0.02 Ga 0 doped with Si on the n-type contact layer 14b. An n-type cladding layer 14c made of .98 N and a light emitting layer 15 made of a barrier layer 15a and a well layer 15b were formed.
First, an n-type cladding layer 14c having a thickness of 20 nm is formed, and a barrier layer 15a made of GaN having a thickness of 16 nm, each of which starts with the barrier layer 15a and ends with the barrier layer 15a. Then, a light emitting layer (multiple quantum well structure) 15 was formed by alternately stacking five well layers made of In 0.2 Ga 0.8 N with the thickness of each layer being 3 nm.

次いで、発光層１５の最終の障壁層１５ｂまでの各層が積層された基板１１をＭＯＣＶＤ炉から取り出し、図３に示す発光素子の製造装置４０を用いるリアクティブスパッタ法によって、ｐ型クラッド層１６ａおよびｐ型コンタクト層１６ｂを成膜した。
はじめに、ｐ型クラッド層１６ａを成膜した。まず、ｐ型クラッド層１６ａを成膜するためのチャンバ４１として、下地層１４ａおよびｎ型コンタクト層１４ｂを成膜したチャンバとは別のチャンバ４１を用意し、チャンバ４１内に、Ｇａターゲット４７ａとしてＡｌとＧａとを混合した金属からなるものを設置し、ドーパントターゲット４７ｂとしてＭｇからなるものを設置した。ｐ型クラッド層１６ａを成膜するチャンバ４１内に設置したＧａターゲット４７ａのＧａとＡｌの混合の比率はＡｌ組成７％とした。また、Ｇａターゲット４７ａおよびドーパントターゲット４７ｂのチャンバ４１内に露出した面積の比は、１：０．０１とした。 Next, the substrate 11 on which the layers up to the final barrier layer 15b of the light emitting layer 15 are laminated is taken out of the MOCVD furnace, and the p-type cladding layer 16a and the p-type cladding layer 16a are formed by reactive sputtering using the light emitting device manufacturing apparatus 40 shown in FIG. A p-type contact layer 16b was formed.
First, a p-type cladding layer 16a was formed. First, as a chamber 41 for forming the p-type cladding layer 16a, a chamber 41 different from the chamber in which the base layer 14a and the n-type contact layer 14b are formed is prepared, and a Ga target 47a is formed in the chamber 41. A material made of a mixed metal of Al and Ga was installed, and a material made of Mg was installed as the dopant target 47b. The mixing ratio of Ga and Al in the Ga target 47a installed in the chamber 41 for forming the p-type cladding layer 16a was set to 7% Al composition. Further, the ratio of the areas of the Ga target 47a and the dopant target 47b exposed in the chamber 41 was 1: 0.01.

そして、発光層１５の最終の障壁層１５ｂまでの各層が積層された基板１１をｐ型クラッド層１６ａの成膜用のチャンバ４１に導入し、マッチングボックス４６ａ、４６ｂを介して電極４３ａ、４３ｂに電流を供給し、Ｇａターゲット４７ａにＲＦ（高周波）方式により１Ｗ／ｃｍ２のパワーを印加すると同時に、ドーパントターゲット４７ｂにも１．５Ｗ／ｃｍ２の密度のパワーを印加し、基板側へのバイアスは印加せずに１ｎｍ／ｓの成膜レートで発光層１５上に２０ｎｍ成膜することにより、ＭｇがドープされたＡｌ０．０７Ｇａ０．９３Ｎ層からなるｐ型クラッド層１６ａを成膜した。 Then, the substrate 11 in which the layers up to the final barrier layer 15b of the light emitting layer 15 are stacked is introduced into the chamber 41 for forming the p-type cladding layer 16a, and is applied to the electrodes 43a and 43b via the matching boxes 46a and 46b. A current is supplied, and a power of 1 W / cm 2 is applied to the Ga target 47a by RF (high frequency) method. At the same time, a power of 1.5 W / cm 2 is also applied to the dopant target 47b to bias to the substrate side. The p-type cladding layer 16a made of an Al 0.07 Ga 0.93 N layer doped with Mg is formed by depositing 20 nm on the light-emitting layer 15 at a deposition rate of 1 nm / s without applying voltage. did.

ここで得られたｐ型クラッド層１６ａ中におけるＭｇ濃度を、上述したＳｉ濃度と同様に、一般的なＳＩＭＳ法により定量した。その結果、Ｍｇが１．５×１０２０ｃｍ−３の濃度でドープされていることが確認できた。 The Mg concentration in the p-type cladding layer 16a obtained here was quantified by a general SIMS method in the same manner as the Si concentration described above. As a result, it was confirmed that Mg was doped at a concentration of 1.5 × 10 20 cm −3 .

次に、ｐ型コンタクト層１６ｂを成膜した。ｐ型コンタクト層１６ｂを成膜するためのチャンバ４１内に、Ｇａターゲット４７ａとしてＡｌとＧａとを混合した金属からなるものを設置し、ドーパントターゲット４７ｂとしてＭｇからなるものを設置した。ｐ型コンタクト層１６ｂを成膜するチャンバ４１内に設置したＧａターゲット４７ａのＧａとＡｌの混合の比率はＡｌ組成３％とした。また、Ｇａターゲット４７ａおよびドーパントターゲット４７ｂのチャンバ４１内に露出した面積の比は、１：０．０１とした。   Next, a p-type contact layer 16b was formed. In the chamber 41 for forming the p-type contact layer 16b, a Ga target 47a made of a mixed metal of Al and Ga was placed, and a dopant target 47b made of Mg was placed. The mixing ratio of Ga and Al in the Ga target 47a installed in the chamber 41 for forming the p-type contact layer 16b was set to 3% Al composition. Further, the ratio of the areas of the Ga target 47a and the dopant target 47b exposed in the chamber 41 was 1: 0.01.

そして、ｐ型クラッド層１６ａまでの各層が積層された基板１１をｐ型コンタクト層１６ｂの成膜用のチャンバに導入し、マッチングボックス４６ａ、４６ｂを介して電極４３ａ、４３ｂに電流を供給し、Ｇａターゲット４７ａにＲＦ（高周波）方式により１Ｗ／ｃｍ２のパワーを印加すると同時に、ドーパントターゲット４７ｂにも同じだけの密度のパワーを印加し、基板側へのバイアスは印加せずに１ｎｍ／ｓの成膜レートでｐ型クラッド層１６ａ上に２０ｎｍ成膜することにより、ＭｇがドープされたＡｌ０．０２Ｇａ０．９８Ｎ層からなるｐ型コンタクト層１６ｂを成膜した。 Then, the substrate 11 on which the layers up to the p-type cladding layer 16a are stacked is introduced into a chamber for forming the p-type contact layer 16b, and current is supplied to the electrodes 43a and 43b through the matching boxes 46a and 46b. A power of 1 W / cm 2 is applied to the Ga target 47a by RF (high frequency) method, and at the same time, a power of the same density is applied to the dopant target 47b, and a bias of 1 nm / s is not applied to the substrate side A p-type contact layer 16b made of an Al 0.02 Ga 0.98 N layer doped with Mg was formed by depositing 20 nm on the p-type cladding layer 16a at a deposition rate.

ここで得られたｐ型コンタクト層１６ｂ中におけるＭｇ濃度を、上述したＳｉ濃度と同様に、一般的なＳＩＭＳ法により定量した。その結果、Ｍｇが１×１０２０ｃｍ−３の濃度でドープされていることが確認できた。 The Mg concentration in the p-type contact layer 16b obtained here was quantified by a general SIMS method in the same manner as the Si concentration described above. As a result, it was confirmed that Mg was doped at a concentration of 1 × 10 20 cm −3 .

このようにして得られた図４に示す積層半導体１０のｐ型コンタクト層１６ｂ上に、フォトリソグラフィー法を用いてＩＴＯからなる透光性電極１７と、透光性電極１７の表面側から順にチタン、アルミニウム、金を積層した構造を有する正極ボンディングパッド１８とを順次形成した。
次いで、透光性電極１７および正極ボンディングパッド１８の形成された積層半導体１０をドライエッチングすることにより、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを露出させ、露出領域１４ｄ上に、フォトリソグラフィー法を用いてＮｉ、Ａｌ、Ｔｉ及びＡｕの４層よりなる負極１９を形成し、図１および図２に示す発光素子１を得た。 On the p-type contact layer 16b of the laminated semiconductor 10 obtained in this way shown in FIG. 4, a transparent electrode 17 made of ITO and a titanium in order from the surface side of the transparent electrode 17 using a photolithography method. Then, a positive electrode bonding pad 18 having a structure in which aluminum and gold are laminated is sequentially formed.
Next, the laminated semiconductor 10 in which the translucent electrode 17 and the positive electrode bonding pad 18 are formed is dry-etched to expose the exposed region 14d on the n-type contact layer 14b, and a photolithography method is performed on the exposed region 14d. Using this, a negative electrode 19 composed of four layers of Ni, Al, Ti and Au was formed, and the light emitting device 1 shown in FIGS. 1 and 2 was obtained.

このようにして得られた発光素子１の基板１１の裏側を研削及び研磨してミラー状の面とし、３５０μｍ角の正方形に切断しチップとした。そして、チップを電極が上になるようにリードフレーム上に載置し、金線でリードフレームに結線することにより、発光ダイオードとした。   The back side of the substrate 11 of the light-emitting element 1 thus obtained was ground and polished to form a mirror-like surface, which was cut into a 350 μm square to obtain a chip. Then, the chip was placed on the lead frame with the electrode facing up, and was connected to the lead frame with a gold wire to obtain a light emitting diode.

このように得られた発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流した。
その結果、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ型半導体層１６側の透光性電極１７を通して発光状態を観察したところ、発光波長は４６０ｎｍであり、発光出力は１５ｍＷであった。このことより、実施例１の発光素子１は、優れた発光特性を備えていることが確認できた。 A forward current was passed between the positive electrode bonding pad 18 and the negative electrode 19 of the light-emitting diode thus obtained.
As a result, the forward voltage at a current of 20 mA was 3.0V. Moreover, when the light emission state was observed through the translucent electrode 17 on the p-type semiconductor layer 16 side, the light emission wavelength was 460 nm and the light emission output was 15 mW. From this, it was confirmed that the light-emitting element 1 of Example 1 had excellent light-emitting characteristics.

［実施例２］
図６に示す発光素子の製造装置５０を用い、Ｇａターゲット４７ａの面積とドーパントターゲット４７ｂの面積との比を１：１にしたことと、ｎ型コンタクト層１４ｂの成膜条件以外は、実施例１と同様にして図４に示す積層半導体１０を作製し、図１および図２に示す発光素子を作製した。
より詳細には、実施例２では、実施例１と異なり、Ｇａターゲット４７ａの面積とドーパントターゲット４７ｂの面積との露出面積を同じとし、Ｇａターゲット４７ａに印加するパワーとドーパントターゲット４７ｂに印加するパワーとの比を、成膜しようとするｎ型コンタクト層１４ｂ中におけるＳｉの濃度が８×１０１８ｃｍ−３となるように予め設定した。つまり、ドーパントターゲット４７ｂにかけるＲＦパワーの値を、Ｇａターゲット４７ａの１／１００、すなわち０．０１Ｗ／ｃｍ２とした。この際、プラズマの発生は、図６に示す発光素子の製造装置５０のチャンバ４１内に設置された高周波誘電結合プラズマ発生装置２２によって行い、ドーパントターゲット４７ｂにかける電圧を１００Ｖとした。その他のバイアス値、基板温度、成膜レート、などの条件は、実施例１と同じとした。 [Example 2]
The light emitting device manufacturing apparatus 50 shown in FIG. 6 was used, except that the ratio of the area of the Ga target 47a to the area of the dopant target 47b was 1: 1 and the film formation conditions for the n-type contact layer 14b were The laminated semiconductor 10 shown in FIG. 4 was manufactured in the same manner as in FIG. 1, and the light emitting element shown in FIGS. 1 and 2 was manufactured.
More specifically, in the second embodiment, unlike the first embodiment, the exposed area of the area of the Ga target 47a and the area of the dopant target 47b is the same, and the power applied to the Ga target 47a and the power applied to the dopant target 47b. Is set in advance so that the concentration of Si in the n-type contact layer 14b to be deposited is 8 × 10 18 cm −3 . That is, the value of the RF power applied to the dopant target 47b was set to 1/100 of the Ga target 47a, that is, 0.01 W / cm 2 . At this time, plasma was generated by the high frequency dielectric coupled plasma generator 22 installed in the chamber 41 of the light emitting device manufacturing apparatus 50 shown in FIG. 6, and the voltage applied to the dopant target 47b was set to 100V. Other conditions such as the bias value, the substrate temperature, and the film forming rate were the same as those in Example 1.

このようにして得られたｎ型コンタクト層１４ｂ層中におけるＳｉ濃度を一般的なＳＩＭＳ（二次イオン質量スペクトル）法により定量した。その結果、Ｓｉが８×１０１８ｃｍ−３の濃度でドープされていることが確認できた。 The Si concentration in the n-type contact layer 14b thus obtained was quantified by a general SIMS (secondary ion mass spectrum) method. As a result, it was confirmed that Si was doped at a concentration of 8 × 10 18 cm −3 .

このようにして得られた積層構造を、実施例１と同様にして発光ダイオードとし、得られた発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流した。その結果、電流２０ｍＡにおける順方向電圧は３．２Ｖであった。また、ｐ型半導体層１６側の透光性電極１７を通して発光状態を観察したところ、発光波長は４７０ｎｍであり、発光出力は１３．５ｍＷであった。このことより、実施例２の発光素子１は、優れた発光特性を備えていることが確認できた。   The laminated structure thus obtained was used as a light emitting diode in the same manner as in Example 1, and a forward current was passed between the positive electrode bonding pad 18 and the negative electrode 19 of the obtained light emitting diode. As a result, the forward voltage at a current of 20 mA was 3.2V. Moreover, when the light emission state was observed through the translucent electrode 17 on the p-type semiconductor layer 16 side, the light emission wavelength was 470 nm and the light emission output was 13.5 mW. From this, it was confirmed that the light-emitting element 1 of Example 2 had excellent light-emitting characteristics.

［実施例３］
図３に示す実施例１の発光素子作製と同様の製造装置４０を用い、Ｇａターゲット４７ａの面積とドーパントターゲット４７ｂの面積との比を１：１にしたことと、ｎ型コンタクト層１４ｂの成膜条件以外は、実施例１と同様にして図４に示す積層半導体１０を作製し、図１および図２に示す発光素子を作製した。
より詳細には、実施例３では、実施例１と異なり、Ｇａターゲット４７ａの面積とドーパントターゲット４７ｂの面積との露出面積を同じとし、Ｇａターゲット４７ａに印加するパルスとドーパントターゲット４７ｂに印加するパルスとのパルス比を、成膜しようとするｎ型コンタクト層１４ｂ中におけるＳｉの濃度が１．１×１０１９ｃｍ−３となるように予め設定した。つまり、ドーパントターゲット４７ｂにかけるＲＦパワーのパルス比をＧａターゲット４７ａの１／１００すなわち、Ｇａターゲット４７ａには連続的にパワーを印加するが、ドーパントターゲット４７ｂには１ミリ秒間パワーを印加したあと、１００ミリ秒間パワーを停止するシーケンスとした。その他のバイアス値、基板温度、成膜レート、などの条件は、実施例１と同じとした。 [Example 3]
Using the same manufacturing apparatus 40 as that for manufacturing the light-emitting element of Example 1 shown in FIG. 3, the ratio of the area of the Ga target 47a to the area of the dopant target 47b was 1: 1, and the formation of the n-type contact layer 14b Except for the film conditions, the laminated semiconductor 10 shown in FIG. 4 was produced in the same manner as in Example 1, and the light emitting device shown in FIGS. 1 and 2 was produced.
More specifically, in the third embodiment, unlike the first embodiment, the exposed area of the Ga target 47a and the area of the dopant target 47b are the same, and the pulse applied to the Ga target 47a and the pulse applied to the dopant target 47b. The pulse ratio was set in advance so that the Si concentration in the n-type contact layer 14b to be deposited was 1.1 × 10 19 cm −3 . That is, the pulse ratio of the RF power applied to the dopant target 47b is 1/100 of the Ga target 47a, that is, the power is continuously applied to the Ga target 47a, but the power is applied to the dopant target 47b for 1 millisecond. The sequence was to stop the power for 100 milliseconds. Other conditions such as the bias value, the substrate temperature, and the film forming rate were the same as those in Example 1.

このようにして得られたｎ型コンタクト層１４ｂ層中におけるＳｉ濃度を一般的なＳＩＭＳ（二次イオン質量スペクトル）法により定量した。その結果、Ｓｉが１．１×１０１９ｃｍ−３の濃度でドープされていることが確認できた。 The Si concentration in the n-type contact layer 14b thus obtained was quantified by a general SIMS (secondary ion mass spectrum) method. As a result, it was confirmed that Si was doped at a concentration of 1.1 × 10 19 cm −3 .

このようにして得られた積層構造を、実施例１と同様にして発光ダイオードとし、得られた発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流した。その結果、電流２０ｍＡにおける順方向電圧は３．１Ｖであった。また、ｐ型半導体層１６側の透光性電極１７を通して発光状態を観察したところ、発光波長は４７０ｎｍであり、発光出力は１３．２ｍＷであった。このことより、実施例３の発光素子１は、優れた発光特性を備えていることが確認できた。   The laminated structure thus obtained was used as a light emitting diode in the same manner as in Example 1, and a forward current was passed between the positive electrode bonding pad 18 and the negative electrode 19 of the obtained light emitting diode. As a result, the forward voltage at a current of 20 mA was 3.1V. Moreover, when the light emission state was observed through the translucent electrode 17 on the p-type semiconductor layer 16 side, the light emission wavelength was 470 nm and the light emission output was 13.2 mW. From this, it was confirmed that the light-emitting element 1 of Example 3 had excellent light-emitting characteristics.

［実施例４］
図３に示す実施例１の発光素子作製と同様の製造装置４０を用い、ｎ型クラッド層１４ｃの成膜条件以外は、実施例１と同様にして図４に示す積層半導体１０を作製し、図１および図２に示す発光素子を作製した。
より詳細には、実施例３では、実施例１と異なり、ＩｎとＧａの合金からなるＧａターゲット４７ａと、Ｓｉからなるドーパントターゲット４７ｂとを設置した。ここで用いたＧａターゲット４７ａとドーパントターゲット４７ｂのチャンバ内に露出した面積の比はＧａターゲット：ドーパントターゲット＝１：０．０１である。また、Ｇａターゲット４７ａは、成膜されるＩｎＧａＮ中におけるＩｎの組成が２％となるようにＩｎとＧａを混合したものである。 [Example 4]
Using the same manufacturing apparatus 40 as that for manufacturing the light-emitting element of Example 1 shown in FIG. 3, except for the film formation conditions of the n-type cladding layer 14c, the stacked semiconductor 10 shown in FIG. The light emitting element shown in FIGS. 1 and 2 was manufactured.
More specifically, unlike Example 1, Example 3 was provided with a Ga target 47a made of an alloy of In and Ga and a dopant target 47b made of Si. The ratio of the area exposed in the chamber between the Ga target 47a and the dopant target 47b used here is Ga target: dopant target = 1: 0.01. The Ga target 47a is a mixture of In and Ga so that the In composition in InGaN to be deposited is 2%.

ｎ型クラッド層１４ｃの形成は、ｎ型コンタクト層１４ｂまでの各層が成膜された基板１１をチャンバ４１内に設置して７００℃に加温し、Ｇａターゲット４７ａ内にマグネットをスイープさせることにより磁場のかかる位置を動かしながら、マッチングボックス４６ａを介して電極４３ａに電力を供給し、Ｇａターゲット４７ａに１Ｗ／ｃｍ２のパワーを印加するとともに、Ｓｉターゲット４７ｂに０.１Ｗ/ｃｍ２のＲＦパワーを、１／１０の時間比にて断続的に印加し、更に、ヒータ４４を備えたホルダー１１ｂに電力を供給して基板１１に０．５Ｗ／ｃｍ２のＲＦ（高周波）バイアスを印加したまま１０分間成膜し、基板１１上に０．０３ｎｍ／ｓの成膜レートで２０ｎｍ成膜し、ｎ型クラッド層１４ｃを形成した。 The n-type cladding layer 14c is formed by placing the substrate 11 on which the layers up to the n-type contact layer 14b are formed in the chamber 41, heating the substrate 11 to 700 ° C., and sweeping the magnet in the Ga target 47a. While moving the position where the magnetic field is applied, power is supplied to the electrode 43a through the matching box 46a, 1 W / cm 2 power is applied to the Ga target 47a, and 0.1 W / cm 2 RF power is applied to the Si target 47b. Is intermittently applied at a time ratio of 1/10, and further, electric power is supplied to the holder 11b provided with the heater 44 and an RF (high frequency) bias of 0.5 W / cm 2 is applied to the substrate 11 A film was formed for 10 minutes, and a 20 nm film was formed on the substrate 11 at a film formation rate of 0.03 nm / s to form an n-type cladding layer 14c.

このようにして得られたｎ型コンタクト層１４ｂ層中におけるＳｉ濃度を一般的なＳＩＭＳ（二次イオン質量スペクトル）法により定量した。その結果、Ｓｉが１×１０１７ｃｍ−３ｃｍ−３の濃度でドープされていることが確認できた。 The Si concentration in the n-type contact layer 14b thus obtained was quantified by a general SIMS (secondary ion mass spectrum) method. As a result, it was confirmed that Si was doped at a concentration of 1 × 10 17 cm −3 cm −3 .

このようにして得られた積層構造を、実施例１と同様にして発光ダイオードとし、得られた発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流した。その結果、電流２０ｍＡにおける順方向電圧は３．３Ｖであった。また、ｐ型半導体層１６側の透光性電極１７を通して発光状態を観察したところ、発光波長は４７０ｎｍであり、発光出力は１４．１ｍＷであった。このことより、実施例４の発光素子１は、優れた発光特性を備えていることが確認できた。   The laminated structure thus obtained was used as a light emitting diode in the same manner as in Example 1, and a forward current was passed between the positive electrode bonding pad 18 and the negative electrode 19 of the obtained light emitting diode. As a result, the forward voltage at a current of 20 mA was 3.3V. Moreover, when the light emission state was observed through the translucent electrode 17 on the p-type semiconductor layer 16 side, the light emission wavelength was 470 nm and the light emission output was 14.1 mW. From this, it was confirmed that the light-emitting element 1 of Example 4 had excellent light-emitting characteristics.

［比較例１］
Ｇａ中に粒状のＳｉを混入したスパッタターゲットを備えたチャンバを有するスパッタ装置を用いて、積層半導体１０のｎ型コンタクト層１４ｂを形成したこと以外は、実施例１と同様にして、図１および図２に示す発光素子１を作製した。 [Comparative Example 1]
1 and FIG. 1 except that the n-type contact layer 14b of the laminated semiconductor 10 was formed using a sputtering apparatus having a chamber provided with a sputtering target in which granular Si was mixed in Ga. The light emitting element 1 shown in FIG. 2 was produced.

［実施例１〜実施例３、比較例１］
また、実施例１〜実施例３、比較例１の発光素子１を構成するｎ型コンタクト層１４ｂの成膜を１週間に渡って続け、得られたｎ型コンタクト層１４ｂに含まれるＳｉの量の変動を調べた。
その結果、実施例１〜実施例３では、Ｓｉの量の変動は１．０１×１０１９ｃｍ−３〜０．９９×１０１９ｃｍ−３の範囲であった。これに対し、比較例１では、Ｓｉの量が０．８×１０１９ｃｍ−３〜１．５×１０１９ｃｍ−３の範囲で変動した。
このことより、実施例１〜実施例３では、比較例１と比較して、ｎ型コンタクト層１４ｂ中に含まれるＳｉの量が精度良く制御されており、ｎ型コンタクト層１４ｂ中に含まれるＳｉの量が最適化されていることが確認できた。 [Examples 1 to 3, Comparative Example 1]
Further, the film formation of the n-type contact layer 14b constituting the light-emitting element 1 of Examples 1 to 3 and Comparative Example 1 was continued for one week, and the amount of Si contained in the obtained n-type contact layer 14b The variation of was investigated.
As a result, in Example 1 to Example 3, the variation in the amount of Si was in the range of 1.01 × 10 19 cm −3 to 0.99 × 10 19 cm −3 . On the other hand, in Comparative Example 1, the amount of Si varied in the range of 0.8 × 10 19 cm −3 to 1.5 × 10 19 cm −3 .
Accordingly, in Examples 1 to 3, the amount of Si contained in the n-type contact layer 14b is controlled with higher accuracy than in the comparative example 1, and is contained in the n-type contact layer 14b. It was confirmed that the amount of Si was optimized.

また、実施例１〜実施例３、比較例１の発光素子１を構成するｎ型コンタクト層１４ｂの成膜を１週間に渡って続け、ｎ型コンタクト層１４ｂを成膜するためのＧａターゲット４７ａの状態を調べた。
その結果、実施例１〜実施例３、比較例１のいずれにおいても、パワーの変動や冷却水の温度の変動により、Ｇａターゲット４７ａがたびたび液状化した。
この際、比較例１のＧａターゲット４７ａでは、混入させた粒状のＳｉが比重の違いによりＧａの表面に浮上し、凝集する現象が見られた。
このことより、比較例１では、得られたｎ型コンタクト層１４ｂに含まれるＳｉの量の変動が、実施例１〜実施例３よりも大きくなったと推定される。 Further, the formation of the n-type contact layer 14b constituting the light emitting device 1 of Examples 1 to 3 and Comparative Example 1 is continued for one week, and the Ga target 47a for forming the n-type contact layer 14b is formed. The state of was investigated.
As a result, in any of Examples 1 to 3 and Comparative Example 1, the Ga target 47a was frequently liquefied due to power fluctuations and cooling water temperature fluctuations.
At this time, in the Ga target 47a of Comparative Example 1, a phenomenon was observed in which the mixed granular Si floated and aggregated on the surface of Ga due to the difference in specific gravity.
From this, in Comparative Example 1, it is presumed that the variation in the amount of Si contained in the obtained n-type contact layer 14b is larger than that in Examples 1 to 3.

また、実施例１〜実施例３、比較例１の発光素子１のリーク電流の大きさを調べた。
その結果、実施例１〜実施例３では、逆方向に２０Ｖの電圧を印加した場合に流れるリーク電流は１μＡ〜３μＡの範囲であった。これに対し、比較例１では、リーク電流が１０μＡであった。
このことより、実施例１〜実施例３では、比較例１と比較して、結晶性が優れていることが確認できた。 Moreover, the magnitude | size of the leakage current of the light emitting element 1 of Example 1- Example 3 and the comparative example 1 was investigated.
As a result, in Examples 1 to 3, the leak current that flows when a voltage of 20 V was applied in the reverse direction was in the range of 1 μA to 3 μA. On the other hand, in Comparative Example 1, the leakage current was 10 μA.
From this, it was confirmed that in Examples 1 to 3, the crystallinity was excellent as compared with Comparative Example 1.

本発明で得られるＩＩＩ族窒化物化合物半導体発光素子は、良好な結晶性を持つＩＩＩ族窒化物化合物半導体層を有し、優れた発光特性を有する。従って、優れた発光特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することが可能となる。   The group III nitride compound semiconductor light-emitting device obtained by the present invention has a group III nitride compound semiconductor layer having good crystallinity and has excellent light emission characteristics. Therefore, a semiconductor element such as a light emitting diode, a laser diode, or an electronic device having excellent light emission characteristics can be manufactured.

図１は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に示した概略断面図である。FIG. 1 is a schematic cross-sectional view schematically showing an example of a group III nitride compound semiconductor light emitting device according to the present invention. 図２は、図１に示すＩＩＩ族窒化物化合物半導体発光素子の平面構造を示す概略図である。FIG. 2 is a schematic diagram showing a planar structure of the group III nitride compound semiconductor light-emitting device shown in FIG. 図３は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造装置の一例を模式的に示す概略図である。FIG. 3 is a schematic view schematically showing an example of a group III nitride compound semiconductor light emitting device manufacturing apparatus according to the present invention. 図４は、図１に示すＩＩＩ族窒化物化合物半導体発光素子の製造方法を説明するための図であり、積層半導体を模式的に示した概略断面図である。FIG. 4 is a view for explaining the manufacturing method of the group III nitride compound semiconductor light-emitting device shown in FIG. 1, and is a schematic cross-sectional view schematically showing a laminated semiconductor. 図５は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。FIG. 5 is a schematic view schematically showing an example of a lamp configured using the group III nitride compound semiconductor light emitting device according to the present invention. 図６は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造装置の他の一例を模式的に示す概略図である。FIG. 6 is a schematic view schematically illustrating another example of a group III nitride compound semiconductor light emitting device manufacturing apparatus according to the present invention.

符号の説明Explanation of symbols

１…ＩＩＩ族窒化物化合物半導体発光素子（発光素子）、３…ランプ、１０…積層半導体、１１…基板、１１ａ…表面、１２…中間層、１４ａ…下地層、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、１７…透光性正極、４０…製造装置、４１…チャンバ、４３ａ、４３ｂ…電極、４５…パワー印加手段、４６ａ、４６ｂ…マッチングボックス、４７…スパッタターゲット、４７ａ…Ｇａターゲット、４７ｂ…ドーパントターゲット。       DESCRIPTION OF SYMBOLS 1 ... Group III nitride compound semiconductor light emitting element (light emitting element), 3 ... Lamp, 10 ... Multilayer semiconductor, 11 ... Substrate, 11a ... Surface, 12 ... Intermediate layer, 14a ... Underlayer, 14 ... N-type semiconductor layer, 15 DESCRIPTION OF SYMBOLS ... Light emitting layer, 16 ... p-type semiconductor layer, 17 ... Translucent positive electrode, 40 ... Manufacturing apparatus, 41 ... Chamber, 43a, 43b ... Electrode, 45 ... Power application means, 46a, 46b ... Matching box, 47 ... Sputter target 47a ... Ga target, 47b ... dopant target.

Claims (19)

ＩＩＩ族窒化物化合物半導体発光素子のＩＩＩ族窒化物半導体からなる半導体層をスパッタ法によって形成するための製造装置であって、
チャンバと、
前記チャンバ内に設置されたＧａ元素を含有するＧａターゲットおよびドーパント元素からなるドーパントターゲットと、
前記Ｇａターゲットと前記ドーパントターゲットとに対して同時にまたは交互にパワーを印加するパワー印加手段とを備えていることを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造装置。 A manufacturing apparatus for forming a semiconductor layer made of a group III nitride semiconductor of a group III nitride compound semiconductor light emitting device by a sputtering method,
A chamber;
A dopant target comprising a Ga target containing a Ga element and a dopant element installed in the chamber;
An apparatus for manufacturing a Group III nitride compound semiconductor light emitting device, comprising: a power applying unit that applies power to the Ga target and the dopant target simultaneously or alternately. 前記ドーパント元素が、ＳｉまたはＭｇであることを特徴とする請求項1に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。   2. The apparatus for manufacturing a group III nitride compound semiconductor light-emitting element according to claim 1, wherein the dopant element is Si or Mg. 前記パワー印加手段が、前記Ｇａターゲットに印加するパワーと、前記ドーパントターゲットに印加するパワーとの比を変化させることにより、前記半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御するものであることを特徴とする請求項１または２に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。   The power application means changes the ratio of the power applied to the Ga target and the power applied to the dopant target, thereby changing the Ga element and dopant in the gas phase when forming the semiconductor layer. The apparatus for manufacturing a group III nitride compound semiconductor light-emitting element according to claim 1 or 2, wherein a ratio with an element is controlled. 前記パワー印加手段が、前記パワーをパルスＤＣ方式によって印加するものであり、前記Ｇａターゲットに印加するパルスと、前記ドーパントターゲットに印加するパルスとのパルス比を変化させることにより、前記半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御するものであることを特徴とする請求項１または２に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。   The power applying means applies the power by a pulse DC method, and the semiconductor layer is formed by changing a pulse ratio between a pulse applied to the Ga target and a pulse applied to the dopant target. 3. The apparatus for manufacturing a group III nitride compound semiconductor light-emitting element according to claim 1, wherein the ratio of Ga element and dopant element in a gas phase during film formation is controlled. 前記ドーパント元素がＳｉであり、前記パワー印加手段が、前記半導体層を成膜している際の気相中におけるＧａ元素とＳｉ元素との比を、１：０．００１〜１：０．００００１の範囲に制御するものであることを特徴とする請求項３または４に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。   The dopant element is Si, and the power application means sets the ratio of Ga element and Si element in the gas phase when forming the semiconductor layer to 1: 0.001 to 1: 0.00001. The apparatus for manufacturing a group III nitride compound semiconductor light-emitting element according to claim 3 or 4, wherein the apparatus is controlled to fall within the range. 前記ドーパント元素がＭｇであり、前記パワー印加手段が、前記半導体層を成膜している際の気相中におけるＧａ元素とＭｇ元素との比を、１：０．１〜１：０．００１の範囲に制御するものであることを特徴とする請求項３または４に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。   The dopant element is Mg, and the power application means sets the ratio of Ga element and Mg element in the gas phase when forming the semiconductor layer to 1: 0.1 to 1: 0.001. The apparatus for manufacturing a group III nitride compound semiconductor light-emitting element according to claim 3 or 4, wherein the apparatus is controlled to fall within the range. 前記Ｇａターゲットは、少なくとも表層が液状化されたものであることを特徴とする請求項１〜６の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。   The apparatus for manufacturing a group III nitride compound semiconductor light-emitting element according to claim 1, wherein at least a surface layer of the Ga target is liquefied. 前記ドーパントターゲットが、２原子以上の前記ドーパント元素からなるクラスタが形成されないようにスパッタされるものであることを特徴とする請求項１〜７の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。   The group III nitride compound semiconductor according to any one of claims 1 to 7, wherein the dopant target is sputtered so as not to form a cluster composed of the dopant element having two or more atoms. Light emitting device manufacturing equipment. 前記ドーパントターゲットが、２原子以上の前記ドーパント元素からなるクラスタが形成されない電圧でスパッタされるものであることを特徴とする請求項１〜８の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造装置。   The group III nitride compound semiconductor according to any one of claims 1 to 8, wherein the dopant target is sputtered at a voltage at which a cluster composed of two or more atoms of the dopant element is not formed. Light emitting device manufacturing equipment. ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有するＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、
前記半導体層の少なくとも一部をスパッタ法によって形成する工程を含み、
前記半導体層をスパッタ法によって成膜する際に、スパッタターゲットとしてＧａ元素を含有するＧａターゲットとドーパント元素からなるドーパントターゲットとを用い、前記Ｇａターゲットと前記ドーパントターゲットとに対して同時にまたは交互にパワーを印加することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。 A method of manufacturing a group III nitride compound semiconductor light emitting device having a semiconductor layer in which an n-type semiconductor layer, a light emitting layer, and a p type semiconductor layer each made of a group III nitride semiconductor are stacked,
Forming at least a part of the semiconductor layer by sputtering,
When forming the semiconductor layer by sputtering, a Ga target containing a Ga element and a dopant target made of a dopant element are used as a sputtering target, and power is applied to the Ga target and the dopant target simultaneously or alternately. A method for producing a Group III nitride compound semiconductor light-emitting device, wherein: 前記ドーパント元素として、Ｓｉを用いることにより前記ｎ型半導体層を成膜することを特徴とする請求項１０に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。   The method of manufacturing a group III nitride compound semiconductor light-emitting device according to claim 10, wherein the n-type semiconductor layer is formed by using Si as the dopant element. 前記半導体層を成膜している際の気相中におけるＧａ元素とＳｉ元素との比が、１：０．００１〜１：０．００００１の範囲であることを特徴とする請求項１１に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。   12. The ratio of Ga element to Si element in the gas phase when forming the semiconductor layer is in the range of 1: 0.001 to 1: 0.00001. A method for producing a Group III nitride compound semiconductor light-emitting device of 前記ドーパント元素として、Ｍｇを用いることにより前記ｐ型半導体層を成膜することを特徴とする請求項１０に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。   The method of manufacturing a group III nitride compound semiconductor light-emitting element according to claim 10, wherein the p-type semiconductor layer is formed by using Mg as the dopant element. 前記半導体層を成膜している際の気相中におけるＧａ元素とＭｇ元素との比が、１：０．１〜１：０．００１の範囲であることを特徴とする請求項１３に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。   The ratio of Ga element and Mg element in the gas phase when forming the semiconductor layer is in the range of 1: 0.1 to 1: 0.001. A method for producing a Group III nitride compound semiconductor light-emitting device of 前記Ｇａターゲットの前記基板と対向する面の面積と、前記ドーパントターゲットの前記基板と対向する面の面積との比により、
前記半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御することを特徴とする請求項１０〜１４の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。 By the ratio of the area of the surface of the Ga target facing the substrate and the area of the surface of the dopant target facing the substrate,
The group III nitride compound semiconductor according to any one of claims 10 to 14, wherein a ratio of a Ga element and a dopant element in a gas phase when the semiconductor layer is formed is controlled. Manufacturing method of light emitting element. 前記Ｇａターゲットに印加するパワーと、前記ドーパントターゲットに印加するパワーとの比を変化させることにより、
前記半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御することを特徴とする請求項１０〜１４の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。 By changing the ratio of the power applied to the Ga target and the power applied to the dopant target,
The group III nitride compound semiconductor according to any one of claims 10 to 14, wherein a ratio of a Ga element and a dopant element in a gas phase when the semiconductor layer is formed is controlled. Manufacturing method of light emitting element. 前記パワーをパルスＤＣ方式によって印加し、前記Ｇａターゲットに印加するパルスと、前記ドーパントターゲットに印加するパルスとのパルス比を変化させることにより、
前記半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御することを特徴とする請求項１０〜１４の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。 By applying the power by a pulse DC method and changing a pulse ratio between a pulse applied to the Ga target and a pulse applied to the dopant target,
The group III nitride compound semiconductor according to any one of claims 10 to 14, wherein a ratio of a Ga element and a dopant element in a gas phase when the semiconductor layer is formed is controlled. Manufacturing method of light emitting element. 前記基板と前記半導体層との間に、柱状結晶からなる中間層を形成することを特徴とする請求項１０〜１７の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。   18. The method for producing a group III nitride compound semiconductor light-emitting element according to claim 10, wherein an intermediate layer made of a columnar crystal is formed between the substrate and the semiconductor layer. 前記Ｇａターゲットとして、少なくとも表層が液状化されたものを用いることを特徴とする請求項１０〜１８の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。   The method for producing a group III nitride compound semiconductor light-emitting device according to any one of claims 10 to 18, wherein at least a surface layer is liquefied as the Ga target.
JP2007235412A 2006-11-24 2007-09-11 Group III nitride compound semiconductor light emitting device manufacturing apparatus and group III nitride compound semiconductor light emitting device manufacturing method Active JP5156305B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007235412A JP5156305B2 (en) 2006-11-24 2007-09-11 Group III nitride compound semiconductor light emitting device manufacturing apparatus and group III nitride compound semiconductor light emitting device manufacturing method
US11/943,542 US20080121924A1 (en) 2006-11-24 2007-11-20 Apparatus for manufacturing group iii nitride compound semiconductor light-emitting device, method of manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006317023 2006-11-24
JP2006317023 2006-11-24
JP2007235412A JP5156305B2 (en) 2006-11-24 2007-09-11 Group III nitride compound semiconductor light emitting device manufacturing apparatus and group III nitride compound semiconductor light emitting device manufacturing method

Publications (2)

Publication Number Publication Date
JP2008153619A JP2008153619A (en) 2008-07-03
JP5156305B2 true JP5156305B2 (en) 2013-03-06

Family

ID=39655429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007235412A Active JP5156305B2 (en) 2006-11-24 2007-09-11 Group III nitride compound semiconductor light emitting device manufacturing apparatus and group III nitride compound semiconductor light emitting device manufacturing method

Country Status (1)

Country Link
JP (1) JP5156305B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034059B1 (en) 2010-01-15 2011-05-12 엘지이노텍 주식회사 Light emitting device activating apparatus and method for activating a lighting emitting device using the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605834B2 (en) * 1988-10-18 1997-04-30 株式会社明電舎 Light emitting device manufacturing method
JPH05148630A (en) * 1991-09-25 1993-06-15 Miyazaki Oki Electric Co Ltd Thin film manufacturing apparatus
JPH088205A (en) * 1994-06-20 1996-01-12 Matsushita Electric Ind Co Ltd Manufacture of semiconductor element
JPH08181073A (en) * 1994-12-21 1996-07-12 Canon Inc Semiconductor wafer and crystal growth method
WO1997026680A1 (en) * 1996-01-19 1997-07-24 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
JPH1083961A (en) * 1996-09-06 1998-03-31 Hamamatsu Photonics Kk Manufacturing method of laminated body
JP4613373B2 (en) * 1999-07-19 2011-01-19 ソニー株式会社 Method for forming group III nitride compound semiconductor thin film and method for manufacturing semiconductor element
JP3994623B2 (en) * 2000-04-21 2007-10-24 豊田合成株式会社 Method for producing group III nitride compound semiconductor device
JP4912843B2 (en) * 2006-11-22 2012-04-11 昭和電工株式会社 Method for manufacturing group III nitride compound semiconductor light emitting device

Also Published As

Publication number Publication date
JP2008153619A (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP5272390B2 (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP5049659B2 (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
US20100219445A1 (en) Group iii nitride semiconductor light-emitting device, method for manufacturing the same, and lamp
TWI491064B (en) Group iii nitride semiconductor light emitting device, process for producing the same, and lamp
US8669129B2 (en) Method for producing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
KR101074178B1 (en) Method for manufacturing group ⅲ nitride compound semiconductor light-emitting device, group ⅲ nitride compound semiconductor light-emitting device, and lamp
JP5262206B2 (en) Group III nitride semiconductor layer manufacturing method and group III nitride semiconductor light emitting device manufacturing method
US20090315046A1 (en) Group-iii nitride compound semiconductor light-emitting device, method of manufacturing group-iii nitride compound semiconductor light-emitting device, and lamp
JP2009277882A (en) Method of manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element, and lamp
JP2008205267A (en) Manufacturing method for group iii nitride semiconductor light-emitting device, group iii nitride semiconductor light-emitting device, and lamp
WO2008075559A1 (en) Method for manufacturing group iii nitride semiconductor light-emitting device, group iii nitride semiconductor light-emitting device, and lamp
JP2008124060A (en) Group iii nitride compound semiconductor light-emitting element and manufacturing method thereof, and lamp
JP2011082570A (en) Method of manufacturing group iii nitride semiconductor light emitting device
JP5041883B2 (en) Method for producing group III nitride semiconductor layer, method for producing group III nitride semiconductor light emitting device
US20080121924A1 (en) Apparatus for manufacturing group iii nitride compound semiconductor light-emitting device, method of manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
JP4982259B2 (en) Method for manufacturing group III nitride compound semiconductor light emitting device
JP2008135463A (en) Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp
JP5156305B2 (en) Group III nitride compound semiconductor light emitting device manufacturing apparatus and group III nitride compound semiconductor light emitting device manufacturing method
JP2009161434A (en) Method for manufacturing group iii nitride semiconductor crystal and group iii nitride semiconductor crystal
JP2008294449A (en) Method for manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp
JP5179055B2 (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP2008159954A (en) Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp
JP2008198705A (en) Method for manufacturing group iii nitride semiconductor light-emitting device, group iii nitride semiconductor light-emitting device, and lamp
JP2008311420A (en) Manufacturing method of sputter target, sputter target, sputtering device, manufacturing method of group iii nitride compound semiconductor light emitting element, group iii nitride compound semiconductor light emitting element, and lamp
JP2009049234A (en) Method and device for manufacturing group iii nitride semiconductor, method of manufacturing group iii nitride semiconductor element and group iii nitride semiconductor element and lamp

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5156305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3