JP5154587B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP5154587B2 JP5154587B2 JP2010016282A JP2010016282A JP5154587B2 JP 5154587 B2 JP5154587 B2 JP 5154587B2 JP 2010016282 A JP2010016282 A JP 2010016282A JP 2010016282 A JP2010016282 A JP 2010016282A JP 5154587 B2 JP5154587 B2 JP 5154587B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage command
- output
- voltage
- power
- generates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 238000003786 synthesis reaction Methods 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000002194 synthesizing effect Effects 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims 5
- 239000004065 semiconductor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
この発明は、複数のインバータを組み合わせて所望の出力電圧を得ることが可能な電力変換装置に関するものである。
従来の電力変換装置の主回路は、それぞれ異なる直流電源を有する複数の単相インバータの交流側を直列に接続して多重インバータを構成する。各単相インバータは、ダイオードを逆並列に接続した複数個のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の自己消弧型半導体スイッチング素子で構成され、直流電源からの直流電力を交流電力に変換する。また、制御回路はＣＰＵ（Central Processing Unit）回路およびディジタル演算回路としてのＰＬＤ（Programmable Logic Device）回路を備え、入力された出力目標電圧に応じて各単相インバータへのゲート駆動信号を生成する。
ＣＰＵ回路では、電力変換装置の目標電圧がＡ／Ｄ（アナログ／ディジタル）コンバータを介して入力され、電圧Ｖ１で正規化を行った後、絶対値回路によって絶対値変換し、変換された絶対値信号に演算回路にて切り捨て処理を行い、目標電圧の基本階調を示す整数値を基本階調信号として出力する。一方、絶対値回路から出力された絶対値信号と、演算回路にて切り捨て処理された整数値とは減算回路に入力され、減算回路では基本階調（整数部）の残りの部分である小数部を抽出する。小数部はＣＰＵ回路内のＰＷＭ制御部に入力される。ＰＷＭ制御部は、搬送波発生回路から出力される三角波等のキャリア信号と減算回路からの小数部とからＰＷＭ電圧指令としてのＰＷＭ信号を生成する。
そしてＰＬＤ回路内で、基本階調指令にＰＷＭ信号を加算した出力階調指令から各単相インバータのゲート駆動信号を生成する（例えば、特許文献１参照）。
そしてＰＬＤ回路内で、基本階調指令にＰＷＭ信号を加算した出力階調指令から各単相インバータのゲート駆動信号を生成する（例えば、特許文献１参照）。
従来の電力変換装置では、ＰＷＭ制御を合成した多レベル出力を実現するのに、基本出力レベル（基本階調）とＰＷＭ信号とを高速なロジック加算部にて合成している。しかしながら、他の回路に比して極めて低速で処理するＣＰＵ回路の演算により、基本出力レベル、ＰＷＭ信号の基になる整数部、小数部を抽出しているため、制御の高速化に限界があった。
この発明は、上記のような問題点を解消するために成されたものであって、複数の単相インバータを組み合わせ、ＰＷＭ制御を合成した多レベル出力を実現する電力変換装置において、ＣＰＵ回路を要することなく制御装置を構成して、各単相インバータへの駆動信号を高速で生成し、制御の高速化を図ることを目的とする。
この発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備える。そして上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記合成部は、上記電圧指令生成部からの上記上位ビットの内、最下位ビットに上記ＰＷＭ電圧指令を加算して上記合成指令信号を生成するものである。
またこの発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記電圧指令生成部は、出力電流指令に基づいて上記出力電圧指令を決定するものである。
またこの発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記ＡＤ変換器は、上記出力電圧指令をアナログ信号からディジタル信号に変換するものである。
またこの発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記ＡＤ変換器の分解能は、上記ＰＷＭ制御部で要求される分解能により決定されるものである。
またこの発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記複数の単相インバータの直流電圧源の電圧比は、１：２：４：・・と２の累乗比となるものである。
またこの発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記電圧指令生成部からの上記上位ビットのビット数は、直列接続される上記複数の単相インバータの個数に等しいものである。
この発明によると、基本出力レベル、ＰＷＭ信号の基になる整数部、小数部の抽出が、電圧指令生成部から出力されるディジタル値を分割するのみで良く、各単相インバータへの駆動信号を高速で生成でき、ＰＷＭ制御を合成した多レベル出力を実現する制御の高速化を図ることができる。また、制御装置内にＣＰＵ回路を不要にできるため、安価で高速制御が可能な制御装置を提供できる。
実施の形態１．
以下、この発明の実施の形態１による電力変換装置について説明する。図１はこの発明の実施の形態１による電力変換装置の主回路（電力変換器）および制御装置の構成を示した図である。
図１に示すように、電力変換装置の主回路１は、複数（ｎ個）の単相インバータａ１〜ａｎの交流側を直列に接続して構成される。各単相インバータａ（ａ１〜ａｎ）は、ダイオードを逆並列に接続したＩＧＢＴ（Insulated Gate Bipolar Transistor）等の自己消弧型半導体スイッチング素子ｂ１（ｂ１−１〜ｂ１−４）〜ｂｎ（ｂｎ−１〜ｂｎ−４）と、それぞれ絶縁された直流電圧源ｃ（ｃ１〜ｃｎ）とから成る、例えばフルブリッジインバータで構成される。各単相インバータａ１〜ａｎは、各直流電圧源ｃ１〜ｃｎからの直流電力を交流電力に変換し、各単相インバータａ１〜ａｎの出力の総和を負荷３に出力する。
以下、この発明の実施の形態１による電力変換装置について説明する。図１はこの発明の実施の形態１による電力変換装置の主回路（電力変換器）および制御装置の構成を示した図である。
図１に示すように、電力変換装置の主回路１は、複数（ｎ個）の単相インバータａ１〜ａｎの交流側を直列に接続して構成される。各単相インバータａ（ａ１〜ａｎ）は、ダイオードを逆並列に接続したＩＧＢＴ（Insulated Gate Bipolar Transistor）等の自己消弧型半導体スイッチング素子ｂ１（ｂ１−１〜ｂ１−４）〜ｂｎ（ｂｎ−１〜ｂｎ−４）と、それぞれ絶縁された直流電圧源ｃ（ｃ１〜ｃｎ）とから成る、例えばフルブリッジインバータで構成される。各単相インバータａ１〜ａｎは、各直流電圧源ｃ１〜ｃｎからの直流電力を交流電力に変換し、各単相インバータａ１〜ａｎの出力の総和を負荷３に出力する。
なお、自己消弧型半導体スイッチング素子ｂ１〜ｂｎはＩＧＢＴ以外にも、ＧＣＴ、ＧＴＯ、トランジスタ、ＭＯＳＦＥＴ等でもよく、図１ではＭＯＳＦＥＴの場合を示した。
また、直流電圧源ｃ１〜ｃｎの電圧比は１：２：４：・・：２ｎ−１と２の累乗比になるように設定しておく。
また、直流電圧源ｃ１〜ｃｎの電圧比は１：２：４：・・：２ｎ−１と２の累乗比になるように設定しておく。
また主回路１は、外部からの指令値、この場合、出力電圧指令４に応じて制御装置２が出力するゲート駆動信号１０ａ（以下、ゲート信号１０ａと称す）により駆動される。
制御装置２は、電圧指令生成部５と、ディジタル三角波発生部６と、ディジタルＰＷＭ制御部７（以下、ＰＷＭ制御部７と称す）と、合成部としてのディジタル信号加算部８（以下、信号加算部８と称す）と、リミッタ９と、ゲート信号分配部１０とを備える。電圧指令生成部５は、アナログ値である出力電圧指令４をアナログ−ディジタル変換するＡＤ変換器１５を有して、ディジタル値の出力電圧指令５０（以下、ディジタル電圧指令値５０と称す）を生成して出力する。また、ＡＤ変換器１５の前段にゲイン調整手段１１を備える。
制御装置２は、電圧指令生成部５と、ディジタル三角波発生部６と、ディジタルＰＷＭ制御部７（以下、ＰＷＭ制御部７と称す）と、合成部としてのディジタル信号加算部８（以下、信号加算部８と称す）と、リミッタ９と、ゲート信号分配部１０とを備える。電圧指令生成部５は、アナログ値である出力電圧指令４をアナログ−ディジタル変換するＡＤ変換器１５を有して、ディジタル値の出力電圧指令５０（以下、ディジタル電圧指令値５０と称す）を生成して出力する。また、ＡＤ変換器１５の前段にゲイン調整手段１１を備える。
次に、制御装置２での動作について説明する。
制御装置２では、外部からの出力電圧指令（アナログ値）４をＡＤ変換器１５でディジタル電圧指令値５０に変換し、このディジタル電圧指令値５０を、上位ビットから成る整数部５０ａと下位ビットから成る小数部５０ｂとに分割する。ディジタル電圧指令値５０の上位ビットから成る整数部５０ａは、基本出力レベルとして生成されるもので、この整数部５０ａのビット数が、直列接続された複数の単相インバータａ１〜ａｎの個数ｎと等しくなるように、前段のゲイン調整手段１１で調整しておく。
これにより、図２に示すように、上位ｎビットを整数部５０ａ、それより下位の下位ビットを小数部５０ｂとして、小数部５０ｂをＰＷＭ制御部７へ入力する。ＰＷＭ制御部７では、小数部５０ｂを三角波発生部６からの三角波をキャリア波として比較し、ＰＷＭ電圧指令７ａを出力する。出力されたＰＷＭ電圧指令７ａは信号加算部８にて、上述の整数部５０ａの最下位ビットに加算される。加算結果はリミッタ９によって±Σ２ｍ−ｎ＋ｋ（ｋ＝１〜ｎ）の範囲に制限されてゲート信号分配部１０に入力される。ゲート信号分配部１０では、図３に示すように、主回路１を構成する各単相インバータａ１〜ａｎの半導体スイッチング素子ｂ１（ｂ１−１〜ｂ１−４）〜ｂｎ（ｂｎ−１〜ｂｎ−４）への各ゲート信号１０ａが生成される。
制御装置２では、外部からの出力電圧指令（アナログ値）４をＡＤ変換器１５でディジタル電圧指令値５０に変換し、このディジタル電圧指令値５０を、上位ビットから成る整数部５０ａと下位ビットから成る小数部５０ｂとに分割する。ディジタル電圧指令値５０の上位ビットから成る整数部５０ａは、基本出力レベルとして生成されるもので、この整数部５０ａのビット数が、直列接続された複数の単相インバータａ１〜ａｎの個数ｎと等しくなるように、前段のゲイン調整手段１１で調整しておく。
これにより、図２に示すように、上位ｎビットを整数部５０ａ、それより下位の下位ビットを小数部５０ｂとして、小数部５０ｂをＰＷＭ制御部７へ入力する。ＰＷＭ制御部７では、小数部５０ｂを三角波発生部６からの三角波をキャリア波として比較し、ＰＷＭ電圧指令７ａを出力する。出力されたＰＷＭ電圧指令７ａは信号加算部８にて、上述の整数部５０ａの最下位ビットに加算される。加算結果はリミッタ９によって±Σ２ｍ−ｎ＋ｋ（ｋ＝１〜ｎ）の範囲に制限されてゲート信号分配部１０に入力される。ゲート信号分配部１０では、図３に示すように、主回路１を構成する各単相インバータａ１〜ａｎの半導体スイッチング素子ｂ１（ｂ１−１〜ｂ１−４）〜ｂｎ（ｂｎ−１〜ｂｎ−４）への各ゲート信号１０ａが生成される。
この場合、ＡＤ変換器１５の分解能を示すビット数ｍとし、整数部５０ａは２ｍ−ｎ＋１〜２ｍ、小数部５０ｂは２０〜２ｍ−ｎのビットとなる。そして、直流電圧源ｃ１〜ｃｎの中で電圧が最低である直流電圧源ｃ１の電圧を１レベルとした基本出力レベルが整数部５０ａにて決定される。また、小数部５０ｂに基づいて生成されたＰＷＭ電圧指令７ａは、基本出力レベルを示す整数部５０ａの最下位ビット２ｍ−ｎ＋１と等価であるため、信号加算部８にて最下位ビット２ｍ−ｎ＋１に加算される。これにより、出力電圧の１レベルをＰＷＭ制御することになる。
また、ＡＤ変換器１５のビット数ｍのうち、整数部５０ａのビット数は主回路１の構成で決まっているため、小数部５０ｂに必要なビット数によりＡＤ変換器１５のビット数ｍを決定する。即ち、小数部５０ｂが入力されるＰＷＭ制御部７が要求する分解能からＡＤ変換器１５の分解能を決定する。これにより要求される制御が信頼性よく高速に実現できる。
また、ＡＤ変換器１５のビット数ｍのうち、整数部５０ａのビット数は主回路１の構成で決まっているため、小数部５０ｂに必要なビット数によりＡＤ変換器１５のビット数ｍを決定する。即ち、小数部５０ｂが入力されるＰＷＭ制御部７が要求する分解能からＡＤ変換器１５の分解能を決定する。これにより要求される制御が信頼性よく高速に実現できる。
ゲート信号分配部１０からのゲート信号１０ａによる各単相インバータａｋ（ｋ；１〜ｎ）の制御について、図３、図４に基づいて以下に説明する。
ゲート信号分配部１０では、２ｍ−ｎ＋ｋのビットの入力信号から、図４（ａ）に示す単相インバータａｋの各半導体スイッチング素子ｂｋ−１〜ｂｋ−４へのゲート信号１０ａを生成する。また、ゲート信号分配部１０への入力信号には電圧極性が付随しており、入力信号“０”か“１”の内、“０”の場合には出力０、“１”の場合には、電圧極性により正電圧＋か負電圧−を出力するように、オンオフする半導体スイッチング素子ｂｋ−１〜ｂｋ−４を図４（ｂ）に示すように選択する。例えば、出力０では、半導体スイッチング素子ｂｋ−１、ｂｋ−３をオンして半導体スイッチング素子ｂｋ−２、ｂｋ−４をオフ（半導体スイッチング素子ｂｋ−２、ｂｋ−４をオンして半導体スイッチング素子ｂｋ−１、ｂｋ−３をオフ）する。また正電圧＋を出力するには、半導体スイッチング素子ｂｋ−１、ｂｋ−４をオンして半導体スイッチング素子ｂｋ−２、ｂｋ−３をオフし、負電圧−を出力するには、半導体スイッチング素子ｂｋ−２、ｂｋ−３をオンして半導体スイッチング素子ｂｋ−１、ｂｋ−４をオフする。
ゲート信号分配部１０では、２ｍ−ｎ＋ｋのビットの入力信号から、図４（ａ）に示す単相インバータａｋの各半導体スイッチング素子ｂｋ−１〜ｂｋ−４へのゲート信号１０ａを生成する。また、ゲート信号分配部１０への入力信号には電圧極性が付随しており、入力信号“０”か“１”の内、“０”の場合には出力０、“１”の場合には、電圧極性により正電圧＋か負電圧−を出力するように、オンオフする半導体スイッチング素子ｂｋ−１〜ｂｋ−４を図４（ｂ）に示すように選択する。例えば、出力０では、半導体スイッチング素子ｂｋ−１、ｂｋ−３をオンして半導体スイッチング素子ｂｋ−２、ｂｋ−４をオフ（半導体スイッチング素子ｂｋ−２、ｂｋ−４をオンして半導体スイッチング素子ｂｋ−１、ｂｋ−３をオフ）する。また正電圧＋を出力するには、半導体スイッチング素子ｂｋ−１、ｂｋ−４をオンして半導体スイッチング素子ｂｋ−２、ｂｋ−３をオフし、負電圧−を出力するには、半導体スイッチング素子ｂｋ−２、ｂｋ−３をオンして半導体スイッチング素子ｂｋ−１、ｂｋ−４をオフする。
以上のように生成されるゲート信号１０ａによって、主回路１内の各単相インバータａ１〜ａｎの直流電圧源ｃ１〜ｃｎの電圧を切り替えて各単相インバータａ１〜ａｎの出力電圧を制御する。そして、全ての単相インバータａ１〜ａｎの出力の総和により負荷３へ供給する電圧が決定される。例えばｎ＝４の場合で正弦波電圧を出力電圧目標にする場合、各単相インバータａ１〜ａ４の出力電圧とその総和による電力変換器全体の出力電圧とを図５に示す。図に示すように、電力変換器全体の出力電圧は、各出力レベルの１レベル分をＰＷＭ制御した多レベルの電圧となり、歪の小さい波形出力が可能となる。
この実施の形態では、整数部５０ａ、小数部５０ｂの抽出が、電圧指令生成部５から出力されるディジタル電圧指令値５０を上位ビットと下位ビットに分割するのみで行うため、各単相インバータへの駆動信号を高速で生成でき、ＰＷＭ制御を合成した多レベル出力を実現する制御の高速化が図れる。また、制御装置内にＣＰＵ回路を不要にできるため、安価で高速制御が可能な制御装置２を提供できる。
また、整数部５０ａの最下位ビットにＰＷＭ電圧指令７ａを加算することにより、出力レベルの１レベル分をＰＷＭ制御した多レベルの電圧の出力制御が容易に実現できる。
また、整数部５０ａの最下位ビットにＰＷＭ電圧指令７ａを加算することにより、出力レベルの１レベル分をＰＷＭ制御した多レベルの電圧の出力制御が容易に実現できる。
また、複数の単相インバータａ１〜ａｎの直流電圧源ｃ１〜ｃｎの電圧比を、１：２：４：・・と２の累乗比としたため、多レベルの電圧出力が容易に得られる。また、電圧指令生成部５からの整数部５０ａのビット数を、直列接続される複数の単相インバータａ１〜ａｎの個数に等しくすることで、制御が容易になり、制御装置２の回路構成の簡素化、および制御の高速化がさらに促進できる。
なお、直流電圧源ｃ１〜ｃｎの電圧比は２の累乗比以外でも良く、電圧が最低である直流電圧源ｃ１の電圧を１レベルとして電圧比が整数であればよい。これにより、電力変換器全体の出力電圧は、各出力レベルの１レベル分をＰＷＭ制御した多レベルの電圧となり、歪の小さい波形出力が同様に可能となる。この場合、出力可能な出力電圧レベルに応じて整数部のビット数が決定され、変換回路を備えて各単相インバータａ１〜ａｎに対応する信号に変換されてからゲート信号分配部１０に入力される。
なお、直流電圧源ｃ１〜ｃｎの電圧比は２の累乗比以外でも良く、電圧が最低である直流電圧源ｃ１の電圧を１レベルとして電圧比が整数であればよい。これにより、電力変換器全体の出力電圧は、各出力レベルの１レベル分をＰＷＭ制御した多レベルの電圧となり、歪の小さい波形出力が同様に可能となる。この場合、出力可能な出力電圧レベルに応じて整数部のビット数が決定され、変換回路を備えて各単相インバータａ１〜ａｎに対応する信号に変換されてからゲート信号分配部１０に入力される。
なお、上記実施の形態では、フルブリッジ回路で構成される単相インバータａを示したが、他の回路構成でも良く、例えば図６に示す回路構成による単相インバータ２１でも良い。この場合、単相インバータ２１は直流電圧源となる２個のコンデンサ２２ａ、２２ｂと半導体スイッチング素子２３ａ〜２３ｄで構成される。そして、出力端にプラス電圧を出力するには半導体スイッチング素子２３ａをオンし、その他のスイッチはオフとする。マイナス電圧を出力する場合には、半導体スイッチング素子２３ｂをオンし、その他のスイッチはオフとする。そしてゼロ電圧出力時には半導体スイッチング素子２３ｃ、２３ｄをオンし、その他のスイッチはオフとする。
実施の形態２．
上記実施の形態１では、外部からの出力電圧指令４に応じて主回路１を制御するものを示したが、外部からの指令は出力電流指令でも良い。その場合も、電圧指令生成部にてディジタル電圧指令値５０を生成して整数部５０ａ、小数部５０ｂに分割して用いる。
図７はこの発明の実施の形態２による電力変換装置の主回路１（電力変換器）および制御装置２ａの構成を示した図である。
図に示すように、主回路１は上記実施の形態１と同様の回路構成に電流センサ１２を備えて負荷電流となる出力電流１２ａを検出する。また制御装置２ａ内の電圧指令生成部５ａは、誤差検出部１６、誤差増幅部１７およびＡＤ変換器１５を備える。制御装置２ａのその他の部分は上記実施の形態１の制御装置２と同様である。
上記実施の形態１では、外部からの出力電圧指令４に応じて主回路１を制御するものを示したが、外部からの指令は出力電流指令でも良い。その場合も、電圧指令生成部にてディジタル電圧指令値５０を生成して整数部５０ａ、小数部５０ｂに分割して用いる。
図７はこの発明の実施の形態２による電力変換装置の主回路１（電力変換器）および制御装置２ａの構成を示した図である。
図に示すように、主回路１は上記実施の形態１と同様の回路構成に電流センサ１２を備えて負荷電流となる出力電流１２ａを検出する。また制御装置２ａ内の電圧指令生成部５ａは、誤差検出部１６、誤差増幅部１７およびＡＤ変換器１５を備える。制御装置２ａのその他の部分は上記実施の形態１の制御装置２と同様である。
次に、制御装置２ａでの動作について説明する。
制御装置２ａでは、外部からの出力電流指令（アナログ値）１３を入力し、出力電流指令１３と電流センサ１２によって検出される出力電流１２ａとの誤差を誤差検出部１６で検出する。誤差増幅部１７では検出された誤差を小さくして０になるようにフィードバック制御により出力電圧指令（アナログ値）４ａを生成する。この出力電圧指令（アナログ値）４ａをＡＤ変換器１５でディジタル電圧指令値５０に変換し、そのディジタル電圧指令値５０を上位ビットから成る整数部５０ａと下位ビットから成る小数部５０ｂとに分割する。この時、ディジタル電圧指令値５０の整数部５０ａのビット数が、直列接続された複数の単相インバータａ１〜ａｎの個数ｎと等しくなるように、前段の誤差増幅部１７で調整しておく。この後の制御動作は、上記実施の形態１と同様である。
制御装置２ａでは、外部からの出力電流指令（アナログ値）１３を入力し、出力電流指令１３と電流センサ１２によって検出される出力電流１２ａとの誤差を誤差検出部１６で検出する。誤差増幅部１７では検出された誤差を小さくして０になるようにフィードバック制御により出力電圧指令（アナログ値）４ａを生成する。この出力電圧指令（アナログ値）４ａをＡＤ変換器１５でディジタル電圧指令値５０に変換し、そのディジタル電圧指令値５０を上位ビットから成る整数部５０ａと下位ビットから成る小数部５０ｂとに分割する。この時、ディジタル電圧指令値５０の整数部５０ａのビット数が、直列接続された複数の単相インバータａ１〜ａｎの個数ｎと等しくなるように、前段の誤差増幅部１７で調整しておく。この後の制御動作は、上記実施の形態１と同様である。
この実施の形態では、上記実施の形態１と同様の効果が得られると共に、出力電流１２ａを出力電流指令１２に追従させる制御が可能になる。
このように電力変換装置を制御することにより、例えばモータ負荷のように出力電流を制御する必要がある構成についても高速・高精度な出力制御が可能となる。
このように電力変換装置を制御することにより、例えばモータ負荷のように出力電流を制御する必要がある構成についても高速・高精度な出力制御が可能となる。
実施の形態３．
上記実施の形態２では、出力電流指令１３と出力電流１２ａとの誤差をフィードバック制御して出力電圧指令（アナログ値）４ａを生成した後にＡＤ変換してディジタル電圧指令値５０を生成したが、出力電流指令１３、出力電流１２ａをそれぞれＡＤ変換して用いても良い。
図８はこの発明の実施の形態３による電力変換装置の主回路１（電力変換器）および制御装置２ｂの構成を示した図である。
図に示すように、主回路１は上記実施の形態２と同様であり、制御装置２ｂ内の電圧指令生成部５ｂは、２つのＡＤ変換器１５ａ、１５ｂと誤差検出部１６ａと誤差増幅部１７ａとを備える。制御装置２ｂのその他の部分は上記実施の形態１、２と同様である。
上記実施の形態２では、出力電流指令１３と出力電流１２ａとの誤差をフィードバック制御して出力電圧指令（アナログ値）４ａを生成した後にＡＤ変換してディジタル電圧指令値５０を生成したが、出力電流指令１３、出力電流１２ａをそれぞれＡＤ変換して用いても良い。
図８はこの発明の実施の形態３による電力変換装置の主回路１（電力変換器）および制御装置２ｂの構成を示した図である。
図に示すように、主回路１は上記実施の形態２と同様であり、制御装置２ｂ内の電圧指令生成部５ｂは、２つのＡＤ変換器１５ａ、１５ｂと誤差検出部１６ａと誤差増幅部１７ａとを備える。制御装置２ｂのその他の部分は上記実施の形態１、２と同様である。
次に、制御装置２ｂでの動作について説明する。
制御装置２ｂでは、外部からの出力電流指令（アナログ値）１３を入力し、ＡＤ変換器１５ａでは、出力電流指令（アナログ値）１３をディジタル値に変換する。またＡＤ変換器１５ｂでは、電流センサ１２によって検出された出力電流（アナログ値）１２ａをディジタル値に変換する。そして、出力電流指令（ディジタル値）と出力電流（ディジタル値）との誤差を誤差検出部１６ａで検出し、誤差増幅部１７ａでは検出された誤差を小さくして０になるようにフィードバック制御によりディジタル電圧指令値５０を生成する。この後の制御動作は、上記実施の形態１、２と同様である。
制御装置２ｂでは、外部からの出力電流指令（アナログ値）１３を入力し、ＡＤ変換器１５ａでは、出力電流指令（アナログ値）１３をディジタル値に変換する。またＡＤ変換器１５ｂでは、電流センサ１２によって検出された出力電流（アナログ値）１２ａをディジタル値に変換する。そして、出力電流指令（ディジタル値）と出力電流（ディジタル値）との誤差を誤差検出部１６ａで検出し、誤差増幅部１７ａでは検出された誤差を小さくして０になるようにフィードバック制御によりディジタル電圧指令値５０を生成する。この後の制御動作は、上記実施の形態１、２と同様である。
この実施の形態では、上記実施の形態２と同様の効果が得られると共に、出力電流１２ａ、出力電流指令１２をディジタル値に変換してから用いるため、フィードバック制御に係る演算もディジタルの演算が可能で、アナログ回路が不要になる。これにより制御装置２ｂの回路構成が簡素化できる。
１ 電力変換器（主回路）、２，２ａ，２ｂ 制御装置、
４，４ａ 出力電圧指令（アナログ値）、５，５ａ，５ｂ 電圧指令生成部、
７ ＰＷＭ制御部、７ａ ＰＷＭ電圧指令、８ 合成部としての信号加算部、
１０ａ ゲート信号、１２ａ 出力電流、１３ 出力電流指令（アナログ値）、
１５，１５ａ，１５ｂ ＡＤ変換器、１６，１６ａ 誤差検出部、
１７，１７ａ 誤差増幅部、２１ 単相インバータ、２２ａ，２２ｂ 直流電圧源、
５０ 出力電圧指令（ディジタル値）、５０ａ 上位ビット（整数部）、
５０ｂ 下位ビット（小数部）、ａ（ａ１〜ａｎ） 単相インバータ、
ｃ（ｃ１〜ｃｎ） 直流電圧源。
４，４ａ 出力電圧指令（アナログ値）、５，５ａ，５ｂ 電圧指令生成部、
７ ＰＷＭ制御部、７ａ ＰＷＭ電圧指令、８ 合成部としての信号加算部、
１０ａ ゲート信号、１２ａ 出力電流、１３ 出力電流指令（アナログ値）、
１５，１５ａ，１５ｂ ＡＤ変換器、１６，１６ａ 誤差検出部、
１７，１７ａ 誤差増幅部、２１ 単相インバータ、２２ａ，２２ｂ 直流電圧源、
５０ 出力電圧指令（ディジタル値）、５０ａ 上位ビット（整数部）、
５０ｂ 下位ビット（小数部）、ａ（ａ１〜ａｎ） 単相インバータ、
ｃ（ｃ１〜ｃｎ） 直流電圧源。
Claims (9)
- それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、
上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、
上記合成部は、上記電圧指令生成部からの上記上位ビットの内、最下位ビットに上記ＰＷＭ電圧指令を加算して上記合成指令信号を生成することを特徴とする電力変換装置。 - それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、
上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、
上記電圧指令生成部は、出力電流指令に基づいて上記出力電圧指令を決定することを特徴とする電力変換装置。 - 上記電圧指令生成部は、上記電力変換器の出力電流と上記出力電流指令との誤差を検出して該誤差が小さくなるように上記出力電圧指令を決定することを特徴とする請求項２に記載の電力変換装置。
- 上記電圧指令生成部は、上記ＡＤ変換器として、上記電力変換器の出力電流をＡＤ変換するＡＤ変換器と上記出力電流指令をＡＤ変換するＡＤ変換器とを有し、ＡＤ変換後の上記出力電流および上記出力電流指令に基づいて上記出力電圧指令をディジタル値にて決定することを特徴とする請求項３に記載の電力変換装置。
- それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、
上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、
上記ＡＤ変換器は、上記出力電圧指令をアナログ信号からディジタル信号に変換するものであることを特徴とする電力変換装置。 - それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、
上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、
上記ＡＤ変換器の分解能は、上記ＰＷＭ制御部で要求される分解能により決定されることを特徴とする電力変換装置。 - それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、
上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、
上記複数の単相インバータの直流電圧源の電圧比は、１：２：４：・・と２の累乗比となることを特徴とする電力変換装置。 - それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、
上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、
上記電圧指令生成部からの上記上位ビットのビット数は、直列接続される上記複数の単相インバータの個数に等しいことを特徴とする電力変換装置。 - 上記複数の単相インバータの上記各直流電圧源は、最低電圧を基準の１レベルとして電圧比が整数であり、
上記電圧指令生成部は、上記ディジタル値の上記上位ビットを、上記出力電圧指令に基づく基本出力レベルとして生成することを特徴とする請求項１から請求項８のいずれか１項に記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010016282A JP5154587B2 (ja) | 2010-01-28 | 2010-01-28 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010016282A JP5154587B2 (ja) | 2010-01-28 | 2010-01-28 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011155786A JP2011155786A (ja) | 2011-08-11 |
| JP5154587B2 true JP5154587B2 (ja) | 2013-02-27 |
Family
ID=44541317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010016282A Active JP5154587B2 (ja) | 2010-01-28 | 2010-01-28 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5154587B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5494618B2 (ja) | 2011-10-28 | 2014-05-21 | 株式会社安川電機 | 電力変換装置 |
| US9654036B2 (en) | 2013-10-17 | 2017-05-16 | Nissan Motor Co., Ltd. | Power conversion device and power conversion method |
| WO2024028983A1 (ja) * | 2022-08-02 | 2024-02-08 | 三菱電機株式会社 | 電力変換装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238630A (ja) * | 2005-02-25 | 2006-09-07 | Mitsubishi Electric Corp | 電力変換装置 |
| JP4824360B2 (ja) * | 2005-07-29 | 2011-11-30 | 三菱電機株式会社 | 電力変換装置 |
| JP2007189823A (ja) * | 2006-01-12 | 2007-07-26 | Seiko Epson Corp | 圧電アクチュエータの駆動制御方法、圧電アクチュエータの駆動制御装置、および電子機器 |
| JP5019823B2 (ja) * | 2006-08-16 | 2012-09-05 | 三菱電機株式会社 | 無効電力補償装置 |
-
2010
- 2010-01-28 JP JP2010016282A patent/JP5154587B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011155786A (ja) | 2011-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5157292B2 (ja) | ３レベルインバータの制御方式 | |
| WO2019138550A1 (ja) | 電力変換装置 | |
| JP2006238630A (ja) | 電力変換装置 | |
| JP6069165B2 (ja) | 不平衡補償装置 | |
| JP2010187431A (ja) | 無停電電源装置 | |
| JP5192258B2 (ja) | クランプ式電力変換装置 | |
| JPWO2015083244A1 (ja) | 電力変換装置、およびそれを備えたモータ駆動装置、およびそれを備えた送風機、圧縮機、およびそれらを備えた空気調和機、冷蔵庫、ならびに冷凍機 | |
| JP5154587B2 (ja) | 電力変換装置 | |
| JPH0614555A (ja) | 電力変換器の並列運転制御装置 | |
| JP5154359B2 (ja) | 電力変換装置 | |
| JP4876600B2 (ja) | 交流直接変換器の制御方法 | |
| JP2013099045A (ja) | 電力変換装置 | |
| JP2007020262A (ja) | 電力変換装置 | |
| JP5835736B2 (ja) | 電力変換装置 | |
| JP4552772B2 (ja) | 電圧形自励変換装置 | |
| JP2018166376A (ja) | スイッチング電源装置及びその制御方法 | |
| JP6157599B2 (ja) | 電力変換装置、およびそれを備えたモータ駆動装置、およびそれを備えた送風機、圧縮機、およびそれらを備えた空気調和機、冷蔵庫、ならびに冷凍機 | |
| JP4234082B2 (ja) | 電力変換装置 | |
| KR100685444B1 (ko) | 단상인버터의 병렬제어시스템 | |
| JP2010283987A (ja) | スイッチング素子駆動装置 | |
| JP6589493B2 (ja) | 三相インバータ装置 | |
| JP2008043110A (ja) | マトリックスコンバータ制御装置 | |
| JP2013188007A (ja) | 電力変換器 | |
| JP4844264B2 (ja) | 電力変換システム | |
| JP2008295135A (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5154587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |