JP5153392B2 - 記憶制御装置及び方法 - Google Patents
記憶制御装置及び方法 Download PDFInfo
- Publication number
- JP5153392B2 JP5153392B2 JP2008061573A JP2008061573A JP5153392B2 JP 5153392 B2 JP5153392 B2 JP 5153392B2 JP 2008061573 A JP2008061573 A JP 2008061573A JP 2008061573 A JP2008061573 A JP 2008061573A JP 5153392 B2 JP5153392 B2 JP 5153392B2
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- storage
- data input
- unit
- storage control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003860 storage Methods 0.000 title claims abstract description 341
- 238000000034 method Methods 0.000 title claims description 109
- 238000012545 processing Methods 0.000 claims abstract description 578
- 230000015654 memory Effects 0.000 claims description 165
- 230000008569 process Effects 0.000 claims description 82
- 238000012546 transfer Methods 0.000 claims description 38
- 238000004891 communication Methods 0.000 claims description 19
- 230000000903 blocking effect Effects 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 11
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000012423 maintenance Methods 0.000 description 54
- 238000012544 monitoring process Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 12
- 238000010977 unit operation Methods 0.000 description 3
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005315 distribution function Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 102100022907 Acrosin-binding protein Human genes 0.000 description 1
- 102100038445 Claudin-2 Human genes 0.000 description 1
- 102100035167 Coiled-coil domain-containing protein 54 Human genes 0.000 description 1
- 101100478055 Dictyostelium discoideum cotC gene Proteins 0.000 description 1
- 101100478064 Dictyostelium discoideum pspB gene Proteins 0.000 description 1
- 101000756551 Homo sapiens Acrosin-binding protein Proteins 0.000 description 1
- 101000882901 Homo sapiens Claudin-2 Proteins 0.000 description 1
- 101000737052 Homo sapiens Coiled-coil domain-containing protein 54 Proteins 0.000 description 1
- 101100333868 Homo sapiens EVA1A gene Proteins 0.000 description 1
- 101000824971 Homo sapiens Sperm surface protein Sp17 Proteins 0.000 description 1
- 102100031798 Protein eva-1 homolog A Human genes 0.000 description 1
- 101100310674 Tenebrio molitor SP23 gene Proteins 0.000 description 1
- 101100438139 Vulpes vulpes CABYR gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2089—Redundant storage control functionality
- G06F11/2092—Techniques of failing over between control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Debugging And Monitoring (AREA)
Description
前記複数の記憶制御装置の各ポート部が前記テーブル上で転送先となる処理部を検出できなかったとき、前記データ入出力要求を前記通信ケーブルを介して他の記憶制御装置の処理部に転送することを特徴とする。
(1−1)本実施の形態による記憶システムの構成
図1において、1は全体として本実施の形態による記憶システムを示す。この記憶システム1は、複数の上位装置としてのホストサーバ2がそれぞれSAN(Storage Area Network)やIP(Internet Protocol)ネットワークなどの通信ネットワーク3を介してストレージ装置4に接続されると共に、当該ストレージ装置4に管理コンソール5が接続されて構成される。
(1−2−1)各種テーブルの構成
次に、ストレージ装置4に搭載されたデータ入出力要求振分け機能について説明する。なお以下においては、説明の都合上、マイクロプロセッサ処理部14ごとにパッケージ化されており、1つのマイクロプロセッサ処理部14には1つのマイクロプロセッサ14Aのみが搭載されているものとする。
(1−2−2−1)テーブル初期設定処理
ところで上述の分散配置テーブル20及び装置構成情報テーブル21は、管理コンソール5を用いたユーザの設定操作に基づいて作成及び設定される。
ところで、通常、各マイクロプロセッサ処理部14のメモリ14Bのうちのワークメモリとして使用される領域部分や共有メモリ16としては揮発性メモリが用いられる。このため、上述のように各マイクロプロセッサ処理部14のメモリ14Bや共有メモリ16に格納された分散配置テーブル20及び装置構成情報テーブル21は、ストレージ装置4の電源がオフされると、各マイクロプロセッサ処理部14のメモリ14B及び共有メモリ16上から消滅する。
(1−2−3−1)データ入出力要求転送処理
次に、上述のようにして各ポート部12及び共有メモリ16に設定された分散配置テーブル20に基づいてストレージ装置4内で行なわれるデータ入出力処理の具体的な処理の流れについて説明する。
一方、データ入出力処理に関するマイクロプロセッサ処理部14の具体的な処理内容を図12に示す。マイクロプロセッサ処理部14は、ポート部12から転送されてきたデータ入出力要求を受信すると、自マイクロプロセッサ処理部のメモリ14Bに格納されたマイクロプログラムに従って、この図12に示すデータ入出力実行処理を実行する。
(1−2−4−1)保守閉塞処理
ところで、本実施の形態によるストレージ装置4においては、マイクロプロセッサ処理部14を交換等する場合、ユーザが管理コンソール5を用いてストレージ装置4に指示を与えることにより、対象となるマイクロプロセッサ処理部(以下、これを保守該当マイクロプロセッサ処理部と呼ぶ)14を閉塞させることができる。
また本実施の形態によるストレージ装置4の場合、マイクロプロセッサ処理部14のマイクロプログラムを新たなバージョンのものに交換する場合、ユーザが管理コンソール5を用いてストレージ装置4に指示を与えることにより、対象となるマイクロプロセッサ処理部(保守該当マイクロプロセッサ処理部)14を閉塞させることができる。
次に障害監視処理について説明する。本実施の形態の場合、共有メモリ16には、図18に示すように、ストレージ装置4内の各マイクロプロセッサ処理部14にそれぞれ対応させて更新タイマ欄25Aが設けられた障害監視テーブル25が格納されている。そして各マイクロプロセッサ処理部14は、一定時間ごとに、それぞれ障害監視テーブル25上の自マイクロプロセッサ処理部と対応付けられた更新タイマ欄25Aに格納された時刻を現在時刻に更新する。
ところで、図13について上述した記憶装置割振り処理のステップSP71や、図15について上述した保守閉塞処理のステップSP94、及び図20について上述した障害監視及びテーブル更新処理のステップSP152において、閉塞した又は閉塞するマイクロプロセッサ処理部14に割り当てられていた記憶装置10を図21のように他のマイクロプロセッサ処理部14に割り振る方法としては、2の方法が考えられる。
以上のように記憶システム1では、ポート部12においてホストサーバ2からのデータ入出力要求を分散配置テーブル20に従って対応するマイクロプロセッサ処理部14に振り分ける一方、いずれかのマイクロプロセッサ処理部14が障害等により閉塞したときには、当該閉塞したマイクロプロセッサ処理部14に割り当てられている記憶装置10を他のマイクロプロセッサ処理部14に動的に割り振るように各ポート部12の分散配置テーブル20を更新するため、マイクロプロセッサ処理部14が障害等により閉塞した場合においても、他の一部のマイクロプロセッサ処理部14にその分の負荷が集中することなく、また閉塞したマイクロプロセッサ処理部14に割り当てられていた記憶装置10に対するデータ入出力処理を滞ることなく行なうことができ、かくして耐障害性の高い記憶システムを実現できる。
図1との対応部分に同一符号に添え字「A」又は「B」を付して示す図25は、第2の実施の形態による記憶システム30を示す。この記憶システム30は、それぞれ第1の実施の形態による記憶システム1(図1)と同様の構成を有する複数の記憶システム部1A,1Bが通信ケーブル31を介して接続されることにより構成されている。
なお上述の実施の形態においては、記憶装置10に対するデータの入出力制御を行なう記憶制御装置としてのストレージ装置4のコントロール部11を図1のように構成された記憶システム1に適用するようにした場合について述べたが、本発明はこれに限らず、かかる記憶制御装置の構成としては、この他種々の構成を広く適用することができる。
Claims (18)
- 上位装置に対するインタフェースとして機能するポート部と、
前記上位装置から前記ポート部を介して与えられるデータ入出力要求に応じて、対応する記憶装置にデータを入出力する複数の処理部と
を備え、
前記ポート部は、
各前記処理部にそれぞれ割り当てられたデータ入出力処理を担当すべき前記記憶装置又は前記記憶装置内の記憶領域が予め規定されたテーブルを保持し、前記上位装置から与えられる前記データ入出力要求を当該テーブルに従って対応する前記処理部に振り分け、
前記処理部は、
前記ポート部により自己に振り分けられた前記データ入出力要求に応じて、対応する前記記憶装置又は対応する前記記憶領域にデータを入出力する一方、他の前記処理部の障害による閉塞を検出したときには、当該他の処理部に割り当てられた前記記憶装置又は前記記憶領域を閉塞していない残りの前記処理部に割り振るように各前記ポート部がそれぞれ保持する前記テーブルを更新するようにした同一の構成を有する複数の記憶制御装置が通信ケーブルを介して接続され、
前記複数の記憶制御装置の各上位装置から対応する各ポート部に前記データ入出力要求が与えられたとき、各ポートは、前記テーブルを参照して対応する記憶制御装置内の各処理部を特定し、その特定した各処理部に前記データ入出力要求を転送し、
前記複数の記憶制御装置の各ポート部が前記テーブル上で転送先となる処理部を検出できなかったとき、前記データ入出力要求を前記通信ケーブルを介して他の記憶制御装置の処理部に転送する
ことを特徴とする記憶制御装置。 - 前記複数の記憶制御装置における各処理部は、
障害により閉塞した前記他の処理部に割り当てられた前記記憶装置又は前記記憶領域を、前記閉塞していない残りの処理部に均等に割り振る
ことを特徴とする請求項1に記載の記憶制御装置。 - 前記複数の記憶制御装置における各処理部は、
それぞれ各前記処理部がアクセス可能な共有メモリに定期的に現在時刻を格納すると共に、当該共有メモリに前記他の処理部が格納した時刻に基づいて、前記他の処理部の障害による閉塞の有無を定期的に判定する
ことを特徴とする請求項1に記載の記憶制御装置。 - 前記複数の記憶制御装置における各ポート部は、
転送先の前記処理部が前記データ入出力要求を受信できないときには、当該データ入出力要求を他の前記処理部に転送し、
当該データ入出力要求を受信した前記処理部は、
当該データ入出力要求を本来送信すべき前記処理部が障害により閉塞していないか否かを、前記共有メモリに格納された当該処理部が格納した前記現在時刻に基づいて判定する
ことを特徴とする請求項3に記載の記憶制御装置。 - 前記複数の記憶制御装置における各ポート部は、
転送先の前記処理部が前記データ入出力要求を受信できないときには、前記テーブルに登録された前記処理部の中から新たな転送先の前記処理部を選択して当該データ入出力要求を他の前記処理部に転送すると共に、当該転送先の処理部の識別子と、データ入出力要求に基づくデータ入出力先の記憶装置又は記憶領域の識別子とを記憶し、次に前記データ入出力要求を他の処理部に転送する際には、記憶した前回の前記データ入出力要求の転送先の処理部の識別子と、データ入出力要求に基づくデータ入出力先の記憶装置又は記憶領域の識別子とに基づいて、前記テーブルに登録された前記処理部の中から新たな転送先の前記処理部を選択する
ことを特徴とする請求項4に記載の記憶制御装置。 - 前記複数の記憶制御装置における各処理部は、
外部からの指示に応じて閉塞する際、自己に割り当てられた前記記憶装置又は前記記憶領域を他の前記処理部に割り振るように各前記ポート部がそれぞれ保持する前記テーブルを更新する
ことを特徴とする請求項1に記載の記憶制御装置。 - 前記複数の記憶制御装置における各テーブルは、
ユーザからの指示に応じてユーザの設定情報を基に所定の前記処理部が作成し、各ポート部に設定する
ことを特徴とする請求項1に記載の記憶制御装置。 - 前記複数の記憶制御装置における各所定の処理部は、
各処理部にそれぞれ割り当てるべき前記記憶装置の個数がユーザにより指定されたときには、当該指定に応じた個数の前記記憶装置を各前記処理部にそれぞれ割り当て、各処理部にそれぞれ割り当てるべき前記記憶装置の個数がユーザにより指定されていないときには、各前記処理部に均等に前記記憶装置を割り当てる
ことを特徴とする請求項7に記載の記憶制御装置。 - 前記複数の記憶制御装置の各処理部は、
ユーザから各処理部の処理を実行するように当該処理部のメモリに格納されている制御プログラムの交換指示が与えられたとき、前記ポート部に保持されている前記テーブルを更新した後、当該処理部に割り当てられた前記記憶装置又は前記記憶領域を閉塞し、次に前記制御プログラムの交換する指示を発行する一方、前記メモリに格納されていた制御プログラムを読み出し、その読み出した制御プログラムを前記自己のメモリの不揮発領域に格納すると共に、交換すべき制御プログラムを前記メモリに取り込む
ことを特徴とする請求項1に記載の記憶制御装置。 - 上位装置に対するインタフェースとして機能するポート部と、前記上位装置から前記ポート部を介して与えられるデータ入出力要求に応じて、対応する記憶装置にデータを入出力する複数の処理部とを備えた同一の構成を有する複数の記憶制御装置が通信ケーブルを介して接続されている記憶制御装置における記憶制御方法において、
前記複数の記憶制御装置における各ポート部が、各前記処理部にそれぞれ割り当てられたデータ入出力処理を担当すべき前記記憶装置又は前記記憶装置内の記憶領域が予め規定されたテーブルに従って、前記上位装置から与えられる前記データ入出力要求を対応する前記処理部に振り分ける第1のステップと、
前記複数の記憶制御装置における各処理部が、前記ポート部により自己に振り分けられた前記データ入出力要求に応じて、対応する前記記憶装置又は対応する前記記憶領域にデータを入出力する一方、他の前記処理部の障害による閉塞を検出したときには、当該他の処理部に割り当てられた前記記憶装置又は前記記憶領域を閉塞していない残りの前記処理部に割り振るように各前記ポート部がそれぞれ保持する前記テーブルを更新する第2のステップと
を有し、且つ、
前記複数の記憶制御装置の各上位装置から対応する各ポート部に前記データ入出力要求が与えられたとき、各ポートが、前記テーブルを参照して対応する記憶制御装置内の各処理部を特定し、その特定した各処理部に前記データ入出力要求を転送するステップと、
前記複数の記憶制御装置の各ポート部が前記テーブル上で転送先となる処理部を検出できなかったとき、前記データ入出力要求を前記通信ケーブルを介して他の記憶制御装置の処理部に転送するステップと
を有することを特徴とする記憶制御方法。 - 前記第2のステップにおいて、前記処理部は、
障害により閉塞した前記他の処理部に割り当てられた前記記憶装置又は前記記憶領域を、前記閉塞していない残りの処理部に均等に割り振る
ことを特徴とする請求項10に記載の記憶制御方法。 - 前記複数の記憶制御装置における各処理部は、
それぞれ各前記処理部がアクセス可能な共有メモリに定期的に現在時刻を格納すると共に、当該共有メモリに前記他の処理部が格納した時刻に基づいて、前記他の処理部の障害による閉塞の有無を定期的に判定する
ことを特徴とする請求項10に記載の記憶制御方法。 - 前記複数の記憶制御装置における各ポート部は、
転送先の前記処理部が前記データ入出力要求を受信できないときには、当該データ入出力要求を他の前記処理部に転送し、
当該データ入出力要求を受信した前記処理部は、
当該データ入出力要求を本来送信すべき前記処理部が障害により閉塞していないか否かを、前記共有メモリに格納された当該処理部が格納した前記現在時刻に基づいて判定する
ことを特徴とする請求項12に記載の記憶制御方法。 - 前記第1のステップでは、
ポート部は、転送先の前記処理部が前記データ入出力要求を受信できないときには、前記テーブルに登録された前記処理部の中から新たな転送先の前記処理部を選択して当該データ入出力要求を他の前記処理部に転送すると共に、当該転送先の処理部の識別子と、データ入出力要求に基づくデータ入出力先の記憶装置又は記憶領域の識別子とを記憶し、次に前記データ入出力要求を他の処理部に転送する際には、記憶した前回の前記データ入出力要求の転送先の処理部の識別子と、データ入出力要求に基づくデータ入出力先の記憶装置又は記憶領域の識別子とに基づいて、前記テーブルに登録された処理部の中から新たな転送先の前記処理部を選択する
ことを特徴とする請求項13に記載の記憶制御方法。 - 前記複数の記憶制御装置における各処理部は、
外部からの指示に応じて閉塞する際、自己に割り当てられた前記記憶装置又は前記記憶領域を他の前記処理部に割り振るように各前記ポート部がそれぞれ保持する前記テーブルを更新する
ことを特徴とする請求項10に記載の記憶制御方法。 - 前記複数の記憶制御装置における各テーブルは、
ユーザからの指示に応じて所定の前記処理部が作成し、各ポート部に設定する
ことを特徴とする請求項10に記載の記憶制御方法。 - 前記複数の記憶制御装置における各所定の処理部は、
各処理部にそれぞれ割り当てるべき前記記憶装置の個数がユーザにより指定されたときには、当該指定に応じた個数の前記記憶装置を各前記処理部にそれぞれ割り当て、各処理部にそれぞれ割り当てるべき前記記憶装置の個数がユーザにより指定されていないときは、各前記処理部に均等に前記記憶装置を割り当てる
ことを特徴とする請求項16に記載の記憶制御方法。 - 前記複数の記憶制御装置の各処理部は、
ユーザから各処理部の処理を実行するように当該処理部のメモリに格納されている制御プログラムの交換指示が与えられたとき、前記ポート部に保持されている前記テーブルを更新した後、当該処理部に割り当てられた前記記憶装置又は前記記憶領域を閉塞するステップと、
前記制御プログラムの交換する指示を発行する一方、前記メモリに格納されていた制御プログラムを読み出し、その読み出した制御プログラムを前記自己のメモリの不揮発領域に格納すると共に、交換すべき制御プログラムを前記メモリに取り込むステップと
を有することを特徴とする請求項10に記載の記憶制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061573A JP5153392B2 (ja) | 2008-03-11 | 2008-03-11 | 記憶制御装置及び方法 |
US12/123,057 US7913112B2 (en) | 2008-03-11 | 2008-05-19 | Storage controller and storage control method |
EP09250035A EP2101265A1 (en) | 2008-03-11 | 2009-01-08 | Storage controller and storage control method |
US13/023,150 US8549349B2 (en) | 2008-03-11 | 2011-02-08 | Storage controller and storage control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061573A JP5153392B2 (ja) | 2008-03-11 | 2008-03-11 | 記憶制御装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009217620A JP2009217620A (ja) | 2009-09-24 |
JP5153392B2 true JP5153392B2 (ja) | 2013-02-27 |
Family
ID=40456464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008061573A Expired - Fee Related JP5153392B2 (ja) | 2008-03-11 | 2008-03-11 | 記憶制御装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7913112B2 (ja) |
EP (1) | EP2101265A1 (ja) |
JP (1) | JP5153392B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10055279B2 (en) * | 2014-04-02 | 2018-08-21 | Hitachi, Ltd. | Semiconductor integrated circuit for communication, storage apparatus, and method for managing failure in storage apparatus |
US10091904B2 (en) * | 2016-07-22 | 2018-10-02 | Intel Corporation | Storage sled for data center |
US20230297669A1 (en) * | 2022-03-15 | 2023-09-21 | Mellanox Technologies, Ltd. | Secure remote reset |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3731097C2 (de) | 1987-09-16 | 1996-02-08 | Vdo Schindling | Schaltungsanordnung zur Überwachung einer von zwei Mikroprozessoren gesteuerten Einrichtung, insbesondere einer Kraftfahrzeug-Elektronik |
JP2829040B2 (ja) * | 1988-07-21 | 1998-11-25 | 株式会社日立製作所 | 情報集配信システム |
JPH0314161A (ja) | 1989-06-13 | 1991-01-22 | Toshiba Corp | プロセッサ監視処理方式 |
US5377322A (en) | 1989-07-19 | 1994-12-27 | Hitachi, Ltd. | Information handling method and system utilizing multiple interconnected processors and controllers |
US7035922B2 (en) | 2001-11-27 | 2006-04-25 | Microsoft Corporation | Non-invasive latency monitoring in a store-and-forward replication system |
DE10235564A1 (de) | 2002-08-03 | 2004-02-12 | Robert Bosch Gmbh | Verfahren zum Überwachen eines Mikroprozessors und Schaltungsanordnung mit einem Mikroprozessor |
JP4606711B2 (ja) * | 2002-11-25 | 2011-01-05 | 株式会社日立製作所 | 仮想化制御装置およびデータ移行制御方法 |
US7263593B2 (en) | 2002-11-25 | 2007-08-28 | Hitachi, Ltd. | Virtualization controller and data transfer control method |
JP2007179156A (ja) | 2005-12-27 | 2007-07-12 | Hitachi Ltd | 記憶制御装置及び方法 |
JP4859471B2 (ja) | 2006-02-02 | 2012-01-25 | 株式会社日立製作所 | ストレージシステム及びストレージコントローラ |
-
2008
- 2008-03-11 JP JP2008061573A patent/JP5153392B2/ja not_active Expired - Fee Related
- 2008-05-19 US US12/123,057 patent/US7913112B2/en not_active Expired - Fee Related
-
2009
- 2009-01-08 EP EP09250035A patent/EP2101265A1/en not_active Withdrawn
-
2011
- 2011-02-08 US US13/023,150 patent/US8549349B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110126058A1 (en) | 2011-05-26 |
JP2009217620A (ja) | 2009-09-24 |
US20090234986A1 (en) | 2009-09-17 |
US8549349B2 (en) | 2013-10-01 |
EP2101265A1 (en) | 2009-09-16 |
US7913112B2 (en) | 2011-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4662548B2 (ja) | スナップショット管理装置及び方法並びにストレージシステム | |
US9535632B2 (en) | Method and system for distributed raid implementation | |
JP5603941B2 (ja) | 計算機システム及びデータ移行方法 | |
JP4990940B2 (ja) | 計算機装置及びパス管理方法 | |
EP1818795A2 (en) | Storage system, data processing method and storage apparatus | |
US20100287345A1 (en) | System and Method for Migration of Data | |
US8527699B2 (en) | Method and system for distributed RAID implementation | |
US7228538B1 (en) | Method, system, and program for updating firmware to a storage system comprised of multiple controllers | |
JP2008191966A (ja) | ストレージシステム及びその制御方法 | |
JP2008181382A (ja) | ストレージ装置及び負荷分散方法 | |
JP2009211132A (ja) | 記憶システム及びデータ移行方法 | |
JP2007287064A (ja) | 記憶システム、パス管理方法及びパス管理装置 | |
JP2009237763A (ja) | サーバシステム及びその制御方法 | |
US9218250B2 (en) | Recovering from a defective boot image | |
JP2009075658A (ja) | ストレージ装置及びその制御方法 | |
JP2012505439A (ja) | ストレージ装置及びその制御方法 | |
WO2014174671A1 (ja) | 計算機システム及び負荷分散方法 | |
WO2013098888A1 (en) | Storage apparatus and method for controlling same | |
US10241950B2 (en) | Multipath I/O proxy device-specific module | |
JP5153392B2 (ja) | 記憶制御装置及び方法 | |
WO2014049718A1 (ja) | 管理装置及び管理方法 | |
EP1901160A2 (en) | Storage system, storage system control method, and storage controller | |
US20120017061A1 (en) | Methods and apparatus for controlling data between storage systems providing different storage functions | |
JP4837495B2 (ja) | 記憶システム及びデータ管理移行方法 | |
JP2007065788A (ja) | ディスクアレイ装置及びその制御方法並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |