JP5151580B2 - コンピュータシステムおよびバス制御装置 - Google Patents
コンピュータシステムおよびバス制御装置 Download PDFInfo
- Publication number
- JP5151580B2 JP5151580B2 JP2008066831A JP2008066831A JP5151580B2 JP 5151580 B2 JP5151580 B2 JP 5151580B2 JP 2008066831 A JP2008066831 A JP 2008066831A JP 2008066831 A JP2008066831 A JP 2008066831A JP 5151580 B2 JP5151580 B2 JP 5151580B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- reset
- input
- transaction
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
図1は、本発明に係る第1の実施形態のコンピュータシステムの概略構成を示すブロック図である。このコンピュータシステムは、プロセッサ(CPU)1、プロセッサバス(FSB:Front Side Bus)2、メモリコントローラ(MMC:Main Memory Control)3、主記憶部4およびI/Oコントローラ(IOC)5を有している。プロセッサ1は、プロセッサバス2を介してメモリコントローラ3に接続されている。I/Oコントローラ5は、PCIバス(入出力バス)7と接続されたPCIバスコントローラ(PBC)6すなわちバス制御装置を内蔵している。プロセッサ1は、データ処理を実行する機能を有する。PCIバス7には、少なくとも1つのPCIデバイス(PCI Device)が電気的に接続されている。PCIバスコントローラ6は、プロセッサ1とPCIバス7との間に介在してPCIバス7の動作を制御する機能を有する。
次に、本発明に係る第2の実施形態について説明する。図7は、第2の実施形態のPCIバスコントローラ(PBC)6の概略構成を示すブロック図である。図7のPCIバスコントローラ6は、サービスプロセッサ用ログ収集部68を有する点を除いて、図2に示したPCIバスコントローラ6と同一構成を有する。
次に、本発明に係る第3の実施形態について説明する。図8は、第3の実施形態に係る大規模システムの構成を示す図である。この大規模システムは、複数のセル20,…と、複数のI/Oコントローラ(IOC)5と、これらセル20,…およびI/Oコントローラ5を接続するクロスバー・スイッチ21とを有する。図9は、セル20の構成を示す図であり、図10は、I/Oコントローラ5の構成を示す図である。図10の構成は、図1に示したI/Oコントローラ5の構成と実質的に同じである。
(付記1)
データ処理を行うプロセッサと、
少なくとも1つの入出力デバイスが接続された入出力バスと、
前記プロセッサと前記入出力バスとの間に介在しかつ前記入出力バスの動作を制御するバス制御装置と、を備え、
前記バス制御装置は、
リセット指示を受信するとこれに応じて前記入出力バスをリセットするリセット制御手段と、
前記入出力バスの障害の発生を契機として、前記入出力バスのリセットを抑止するリセット抑止手段と、
前記入出力バスの障害の発生を契機として、前記入出力バスにおける当該障害の発生部位に接続された入出力デバイスのログ情報を収集するログ収集手段と、
前記ログ収集手段により収集されたログ情報を前記プロセッサに転送する入出力インタフェースと、
を含み、
前記リセット抑止手段は、前記ログ収集手段による前記ログ情報の収集が完了した後に前記リセットの抑止を解除する、コンピュータシステム。
(付記2)
付記1記載のコンピュータシステムであって、前記バス制御装置は、前記入出力バスの障害の発生を契機として前記入出力バスを縮退状態に遷移させるバス障害インジケータを更に含み、
前記バス障害インジケータは、前記リセット制御手段による前記入出力バスのリセットが完了した後に前記入出力バスの縮退状態を解除する、コンピュータシステム。
(付記3)
付記2記載のコンピュータシステムであって、前記プロセッサは、前記入出力バスの障害の発生を契機として前記バス障害インジケータに対して前記入出力バスの縮退状態への遷移を指示するブリッジドライバを有し、
前記ブリッジドライバは、前記リセット制御手段による前記入出力バスのリセットが完了した後に、前記バス障害インジケータに対して前記入出力バスの縮退状態の解除を指示する、コンピュータシステム。
(付記4)
付記1から3のうちのいずれか1つに記載のコンピュータシステムであって、前記バス制御装置は、前記リセット抑止手段によって前記リセットの抑止が解除されるまで前記リセット指示を保持するリセット指示保持手段を更に含み、
前記リセット指示保持手段は、前記リセットの抑止が解除された後に、当該保持していたリセット指示を前記リセット制御手段に送信する、コンピュータシステム。
(付記5)
付記4記載のコンピュータシステムであって、前記プロセッサは、前記入出力バスの障害の発生を契機として、前記リセット指示を表すトランザクションを発行する、コンピュータシステム。
(付記6)
付記1から5のうちのいずれか1つに記載のコンピュータシステムであって、前記ログ収集手段は、当該収集されたログ情報を一時的に記憶するログバッファを有し、
前記入出力インタフェースは、前記リセット制御手段による前記入出力バスのリセットが完了した後に、前記ログバッファから前記ログ情報を読み出し前記プロセッサに転送する、コンピュータシステム。
(付記7)
付記1から6のうちのいずれか1つに記載のコンピュータシステムであって、前記バス制御装置は、前記入出力バスの動作に対する制御状態を表すデータを保持するレジスタを含み、
前記ログ収集手段は、前記レジスタから前記制御状態を表すデータをログ情報として収集し、前記入出力インタフェースは、前記ログ情報を前記プロセッサに転送する、コンピュータシステム。
(付記8)
付記1から7のうちのいずれか1つに記載のコンピュータシステムであって、前記入出力バスがPCI(Peripheral Component Interconnect)バスである、コンピュータシステム。
(付記9)
データ処理を行うプロセッサと、少なくとも1つの入出力デバイスが接続された入出力バスとの間に介在しかつ前記入出力バスの動作を制御するバス制御装置であって、
リセット指示を受信するとこれに応じて前記入出力バスをリセットするリセット制御手段と、
前記入出力バスの障害の発生を契機として、前記入出力バスのリセットを抑止するリセット抑止手段と、
前記入出力バスの障害の発生を契機として、前記入出力バスにおける当該障害の発生部位に接続された入出力デバイスのログ情報を収集するログ収集手段と、
前記ログ収集手段により収集されたログ情報を前記プロセッサに転送する入出力インタフェースと、
を含み、
前記リセット抑止手段は、前記ログ収集手段による前記ログ情報の収集が完了した後に前記リセットの抑止を解除する、バス制御装置。
(付記10)
付記9記載のバス制御装置であって、前記入出力バスの障害の発生を契機として前記入出力バスを縮退状態に遷移させるバス障害インジケータを更に含み、
前記バス障害インジケータは、前記リセット制御手段による前記入出力バスのリセットが完了した後に、前記入出力バスの縮退状態を解除する、バス制御装置。
(付記11)
付記9または10記載のバス制御装置であって、前記リセット抑止手段によって前記リセットの抑止が解除されるまで前記リセット指示を保持するリセット指示保持手段を更に含み、
前記リセット指示保持手段は、前記リセットの抑止が解除された後に、当該保持していたリセット指示を前記リセット制御手段に送信する、バス制御装置。
(付記12)
付記9から11のうちのいずれか1つに記載のバス制御装置であって、前記ログ収集手段は、当該収集されたログ情報を一時的に記憶するログバッファを有し、
前記入出力インタフェースは、前記リセット制御手段による前記入出力バスのリセットが完了した後に、前記ログバッファから前記ログ情報を読み出し前記プロセッサに転送する、バス制御装置。
(付記13)
付記9から12のうちのいずれか1つに記載のバス制御装置であって、前記入出力バスの動作に対する制御状態を表すデータを保持するレジスタを含み、
前記ログ収集手段は、前記レジスタから前記制御状態を表すデータをログ情報として収集し、前記入出力インタフェースは、前記ログ情報を前記プロセッサに転送する、バス制御装置。
(付記14)
付記9から13のうちのいずれか1つに記載のバス制御装置であって、前記入出力バスがPCI(Peripheral Component Interconnect)バスである、バス制御装置。
2 プロセッサバス(FSB:Front Side Bus)
3 メモリコントローラ(MMC:Main Memory Control)
4 主記憶部
5 I/Oコントローラ(IOC)
6 PCIバスコントローラ(PBC)
61 入力インタフェース制御部(INC)
62 出力インタフェース制御部(OTC)
63 アウトバウンドバッファ制御部(OBQ)
64 インバウンドバッファ制御部(IBQ)
65 インバウンドリードデータ制御部(DRQ)
66 PCIバス制御部(PXC)
661 バス信号制御部(BS)
662 アウトバウンド制御部(OBC)
662a バスリセット指示保持部(RPB)
663 インバウンド制御部(IBC)
664 コンフィグレーション部(CFG)
664a バス障害インジケータ(ERI)
664b バスリセット抑止インジケータ(RII)
665 アービトレーション部(ARB)
67 ログ収集部(PLC)
67a ログバッファ
68 サービスプロセッサ用ログ収集部(SVPC)
7 PCIバス
11,12,13,14 プロセッサ
20 セル
21 クロスバー・スイッチ(XBC)
22 サービスプロセッサ(SVP)
Claims (9)
- 少なくとも1つの入出力デバイスが接続された入出力バスと、
デバイスドライバと、該デバイスドライバと前記入出力デバイスとの間のデータのやりとりを仲介するブリッジドライバとを実現するプロセッサと、
前記プロセッサと前記入出力バスとの間に介在しかつ前記入出力バスの動作を制御するバス制御装置と、を備え、
前記バス制御装置は、
前記入出力バスの障害の発生を契機として、前記入出力バスにおける当該障害の発生部位に接続された入出力デバイスのログ情報を収集するログ収集手段と、
前記入出力バスの障害の発生を契機として前記入出力バスのリセットを抑止し、前記ログ収集手段による前記ログ情報の収集が完了した後に前記リセットの抑止を解除するリセット抑止手段と、
前記ログ収集手段により収集されたログ情報を保持するログバッファと、
前記入出力バスの障害の発生を契機として前記入出力バスを縮退状態に遷移させ、前記入出力バスのリセットを要求するトランザクションに基づいて前記入出力バスの縮退状態を解除するバス障害インジケータと、
前記入出力バスのリセット指示を示すトランザクションに応じて前記入出力バスをリセットし、前記入出力バスのリセット完了後、該リセット完了を示すリプライトランザクションを前記プロセッサ方向に送出し、前記入出力バスの縮退状態を解除するためのトランザクションに応じて前記バス障害インジケータを前記入出力バスの縮退状態が解除される状態にするコンフィグレーション部と、
を含み、
前記ブリッジドライバは、前記デバイスドライバからの要求に応じて前記入出力バスのリセット指示を示すトランザクションを前記バス制御装置に送信し、前記入出力バスのリセット完了を示すリプライトランザクションを受信した後、前記ログバッファに保持されるログ情報を読み出し、該ログ情報の読み出し後、前記入出力バスの縮退状態を解除するためのトランザクションを前記バス制御装置に送信する、
コンピュータシステム。 - 請求項1に記載のコンピュータシステムであって、
前記バス制御装置は、前記リセット抑止手段によって前記リセットの抑止が解除されるまで前記リセット指示を保持するリセット指示保持手段を更に含み、
前記リセット指示保持手段は、前記リセットの抑止が解除された後に、当該保持していたリセット指示を前記リセット制御手段に送信する、
コンピュータシステム。 - 請求項1又は2に記載のコンピュータシステムであって、
前記ブリッジドライバは、前記バス障害インジケータが示す状態を確認し、前記バス障害インジケータが前記入出力バスの縮退状態を示す場合に、前記デバイスドライバに対して障害発生を通知する、コンピュータシステム。 - 請求項1から3のいずれか1項に記載のコンピュータシステムであって、
前記バス制御装置は、前記入出力バスの動作に対する制御状態を表すデータを保持するレジスタを含み、
前記ログ収集手段は、前記レジスタから前記制御状態を表すデータを前記ログ情報として収集する、
コンピュータシステム。 - 請求項1から4のいずれか1項に記載のコンピュータシステムであって、前記入出力バスがPCI(Peripheral Component Interconnect)バスである、コンピュータシステム。
- デバイスドライバと少なくとも1つの入出力デバイスとの間のデータのやりとりを仲介するブリッジドライバ及び該デバイスドライバを実現するプロセッサと、該少なくとも1つの入出力デバイスが接続された入出力バスと、の間に介在しかつ前記入出力バスの動作を制御するバス制御装置であって、
前記入出力バスの障害の発生を契機として、前記入出力バスにおける当該障害の発生部位に接続された入出力デバイスのログ情報を収集するログ収集手段と、
前記入出力バスの障害の発生を契機として前記入出力バスのリセットを抑止し、前記ログ収集手段による前記ログ情報の収集が完了した後に前記リセットの抑止を解除するリセット抑止手段と、
前記ログ収集手段により収集されたログ情報を保持するログバッファと、
前記入出力バスの障害の発生を契機として前記入出力バスを縮退状態に遷移させ、前記入出力バスのリセットを要求するトランザクションに基づいて前記入出力バスの縮退状態を解除するバス障害インジケータと、
前記入出力バスのリセット指示を示すトランザクションに応じて前記入出力バスをリセットし、前記入出力バスのリセット完了後、該リセット完了を示すリプライトランザクションを前記プロセッサ方向に送出し、前記入出力バスのリセット完了後前記ブリッジドライバにより前記ログバッファに保持されるログ情報が読み出された後に前記ブリッジドライバから送信される前記入出力バスの縮退状態を解除するためのトランザクションに応じて前記バス障害インジケータを前記入出力バスの縮退状態が解除される状態にするコンフィグレーション部と、
を含む、
バス制御装置。 - 請求項6記載のバス制御装置であって、
前記リセット抑止手段によって前記リセットの抑止が解除されるまで前記リセット指示を保持するリセット指示保持手段を更に含み、
前記リセット指示保持手段は、前記リセットの抑止が解除された後に、当該保持していたリセット指示を前記リセット制御手段に送信する、
バス制御装置。 - 請求項6又は7に記載のバス制御装置であって、
前記入出力バスの動作に対する制御状態を表すデータを保持するレジスタを含み、
前記ログ収集手段は、前記レジスタから前記制御状態を表すデータを前記ログ情報として収集する、
バス制御装置。 - 請求項6から8のいずれか1項に記載のバス制御装置であって、前記入出力バスがPCI(Peripheral Component Interconnect)バスである、バス制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066831A JP5151580B2 (ja) | 2008-03-14 | 2008-03-14 | コンピュータシステムおよびバス制御装置 |
US12/402,960 US8028190B2 (en) | 2008-03-14 | 2009-03-12 | Computer system and bus control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066831A JP5151580B2 (ja) | 2008-03-14 | 2008-03-14 | コンピュータシステムおよびバス制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009223584A JP2009223584A (ja) | 2009-10-01 |
JP5151580B2 true JP5151580B2 (ja) | 2013-02-27 |
Family
ID=41064314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008066831A Expired - Fee Related JP5151580B2 (ja) | 2008-03-14 | 2008-03-14 | コンピュータシステムおよびバス制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8028190B2 (ja) |
JP (1) | JP5151580B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014048782A (ja) | 2012-08-30 | 2014-03-17 | Fujitsu Ltd | 情報処理装置、及び情報処理装置の障害処理方法 |
US9684633B2 (en) * | 2013-01-24 | 2017-06-20 | Samsung Electronics Co., Ltd. | Adaptive service controller, system on chip and method of controlling the same |
JP6357879B2 (ja) * | 2014-05-28 | 2018-07-18 | 富士ゼロックス株式会社 | システムおよび障害処理方法 |
US10216591B1 (en) * | 2016-06-30 | 2019-02-26 | EMC IP Holding Company LLC | Method and apparatus of a profiling algorithm to quickly detect faulty disks/HBA to avoid application disruptions and higher latencies |
CN117092933B (zh) * | 2023-07-26 | 2024-04-16 | 天津通信广播集团有限公司 | 转动机械设备控制方法、装置、设备和计算机可读介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5755454A (en) * | 1980-09-19 | 1982-04-02 | Hitachi Ltd | Failure recovery system |
JPS62241041A (ja) * | 1986-04-11 | 1987-10-21 | Nec Corp | 情報処理装置 |
JPH02294753A (ja) * | 1989-05-09 | 1990-12-05 | Fujitsu Ltd | 入出力処理装置の初期化方式 |
JPH0328948A (ja) * | 1989-06-27 | 1991-02-07 | Nec Corp | 入出力制御装置の動作状態情報収集方式 |
KR20000009836A (ko) * | 1998-07-29 | 2000-02-15 | 윤종용 | 국 데이터의 입력 데이터 시험 방법 |
US20020184576A1 (en) * | 2001-03-29 | 2002-12-05 | International Business Machines Corporation | Method and apparatus for isolating failing hardware in a PCI recoverable error |
US20040003160A1 (en) * | 2002-06-28 | 2004-01-01 | Lee John P. | Method and apparatus for provision, access and control of an event log for a plurality of internal modules of a chipset |
JP4218538B2 (ja) * | 2004-01-28 | 2009-02-04 | 日本電気株式会社 | コンピュータシステム、バスコントローラ及びそれらに用いるバス障害処理方法 |
JP4728896B2 (ja) * | 2006-07-13 | 2011-07-20 | エヌイーシーコンピュータテクノ株式会社 | コンピュータシステム |
-
2008
- 2008-03-14 JP JP2008066831A patent/JP5151580B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-12 US US12/402,960 patent/US8028190B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090235123A1 (en) | 2009-09-17 |
JP2009223584A (ja) | 2009-10-01 |
US8028190B2 (en) | 2011-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1088273B1 (en) | Processor bridge with posted write buffer | |
EP1090349B1 (en) | Processor bridge with dissimilar data registers | |
US5991900A (en) | Bus controller | |
US7631226B2 (en) | Computer system, bus controller, and bus fault handling method used in the same computer system and bus controller | |
EP1090350B1 (en) | Multi-processor system bridge with controlled access | |
US6643727B1 (en) | Isolation of I/O bus errors to a single partition in an LPAR environment | |
US6223230B1 (en) | Direct memory access in a bridge for a multi-processor system | |
US7343515B1 (en) | System and method for performing error recovery in a data processing system having multiple processing partitions | |
US6173351B1 (en) | Multi-processor system bridge | |
JP4658122B2 (ja) | Dmaコントローラ、ノード、データ転送制御方法、及びプログラム | |
US20110246686A1 (en) | Apparatus and system having pci root port and direct memory access device functionality | |
US20080082713A1 (en) | Interrupt control system and storage control system using the same | |
JP5151580B2 (ja) | コンピュータシステムおよびバス制御装置 | |
US7873880B2 (en) | Data relay device, storage device, and response delay monitoring method | |
US7685473B2 (en) | Computer system, method of detecting a stall in a computer system, and signal-bearing medium embodying a program causing a computer system to perform a method of detecting a stall in a computer system | |
EP1088271B1 (en) | Processor bridge with dissimilar data access | |
EP1145131B1 (en) | Resource control in a computer system | |
JP2005208972A (ja) | コンピュータ装置及びシステム | |
JP7427887B2 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
JPH05224964A (ja) | バス異常通知方式 | |
JP4597484B2 (ja) | 複合計算機システム | |
JPH10254736A (ja) | 障害情報収集システム | |
CN1811722A (zh) | 冗余处理器中的差错处理*** | |
JPH01140357A (ja) | メモリアクセス制御装置 | |
JPH07146850A (ja) | マルチプロセッサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5151580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |