JP5150981B2 - Indirect matrix converter - Google Patents
Indirect matrix converter Download PDFInfo
- Publication number
- JP5150981B2 JP5150981B2 JP2009265427A JP2009265427A JP5150981B2 JP 5150981 B2 JP5150981 B2 JP 5150981B2 JP 2009265427 A JP2009265427 A JP 2009265427A JP 2009265427 A JP2009265427 A JP 2009265427A JP 5150981 B2 JP5150981 B2 JP 5150981B2
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- circuit
- control circuit
- power
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
本発明は、コンバータ回路(整流回路)とインバータ回路との間に直流リンク部を備えるインダイレクトマトリクスコンバータに関し、特に、直流リンク部にアクティブスナバ回路を備えるインダイレクトマトリクスコンバータに関する。 The present invention relates to an indirect matrix converter including a DC link unit between a converter circuit (rectifier circuit) and an inverter circuit, and more particularly to an indirect matrix converter including an active snubber circuit in the DC link unit.
近年、商用交流電力から他の交流電力へと直接変換させるダイレクトマトリクスコンバータの研究が進められている。ダイレクトマトリクスコンバータは、エネルギーバッファを必要としないため大型電解コンデンサが不要となるというメリットを有する。その反面、当該ダイレクトマトリクスコンバータは、直流リンク部を具備しないので、電源と負荷との間に他の電力変換回路を追加させようとすると、配線の複雑化、部品点数の増加等といったデメリットを有する。 In recent years, research on direct matrix converters that directly convert commercial AC power to other AC power has been underway. The direct matrix converter has an advantage that a large electrolytic capacitor is not required because an energy buffer is not required. On the other hand, since the direct matrix converter does not have a DC link unit, there is a demerit such as complicated wiring and an increase in the number of parts if another power conversion circuit is added between the power source and the load. .
そこで、今日では、コンバータ回路(整流回路)とインバータ回路との間に直流リンク部を備えるインダイレクトマトリクスコンバータの検討が為されている。直流リンク部を具備するマトリクスコンバータ、即ち、インダイレクトマトリクスコンバータは、ダイレクトマトリクスコンバータと同様に、大型電解コンデンサから成るエネルギーバッファが不要とされる。また、インダイレクトマトリクスコンバータでは、直流リンク部が設けられているので、アクティブスナバ回路等の電力変換回路を直流リンク部に連系させることが容易となり、当該電力変換回路の増設に伴う部品点数の増加も最小限に抑えられる。 In view of this, an indirect matrix converter having a DC link portion between a converter circuit (rectifier circuit) and an inverter circuit has been studied today. A matrix converter including a direct current link unit, that is, an indirect matrix converter, does not require an energy buffer composed of a large electrolytic capacitor, like the direct matrix converter. Further, since the direct link converter is provided with a DC link unit, it becomes easy to link a power conversion circuit such as an active snubber circuit to the DC link unit, and the number of parts associated with the addition of the power conversion circuit increases. Increase is also minimized.
電気学会研究会資料における「インダイレクトマトリクスコンバータのアクティブスナバを用いたマルチ電源連系システムの制御法」の記載(非特許文献1)では、アクティブスナバ回路を直流リンク部に連系させたインダイレクトマトリクスコンバータの制御法が紹介されている。かかる制御法は、アクティブスナバ回路のバッテリの放電タイミングに関するものであって、コンバータ側(整流回路側)のパワートランジスタの駆動信号を生成させる搬送波(以下、コンバータ側搬送波と呼ぶ)の一周期内に、アクティブスナバ回路のバッテリを放電許可させる時期と、当該コンデンサの放電を不許可とさせる時期とを共存させたものである。 In the description of “Control Method of Multi-Power Supply Interconnection System Using Active Snubber of Indirect Matrix Converter” (Non-Patent Document 1) in the IEEJ Technical Committee Materials, Indirect with Active Snubber Circuit Linked to DC Link Unit Matrix converter control methods are introduced. This control method relates to the discharge timing of the battery of the active snubber circuit, and within one cycle of a carrier wave (hereinafter referred to as a converter side carrier wave) that generates a drive signal for a power transistor on the converter side (rectifier circuit side). The time when the discharge of the battery of the active snubber circuit is permitted to coexist with the time when the discharge of the capacitor is not permitted.
具体的に説明すると、図16に示す如く、アクティブスナバ回路を制御させる制御回路では、バッテリの放電タイミングを規定するDUTY指令値Wを生成し、コンバータ側搬送波WAV2と比較演算させる。同図では、Vbがバッテリ電圧、Vinがコンバータ回路(整流回路)から出力される電圧、Dbがスナバ回路用のバッテリ電圧の総放電DUTY、Drecがコンバータ回路からの入力時間、Edcが当該搬送波の一周期内における平均電圧を示すものである。かかる制御回路は、コンバータ側搬送波WAV2がDUTY指令値Wより大きい期間、アクティブスナバ回路のDUTY期間と規定する。そして、当該制御回路は、得られたDUTYタイミングに対応する矩形波を成形出力させることにより、所望のDUTYタイミングでアクティブスナバ回路のパワートランジスタを駆動させ、当該回路のバッテリを放電させることとなる。従って、制御回路では、所望の平均電圧Edcが得られるようにDUTY指令値Wを生成し、これに応じて、搬送波の一周期内に、アクティブスナバ回路のバッテリを放電させる期間と、コンバータ回路(整流回路)のみから電力を供給させる期間とを規定させ、直流リンク部(インバータ回路の直前)で所望の直流電圧を発生させている。尚、同文献では、コンバータ側搬送波に基づいて、インバータ側の搬送波が生成されている。 More specifically, as shown in FIG. 16, the control circuit that controls the active snubber circuit generates a DUTY command value W that defines the discharge timing of the battery, and compares it with the converter side carrier wave WAV2. In this figure, Vb is the battery voltage, Vin is the voltage output from the converter circuit (rectifier circuit), Db is the total discharge DUTY of the battery voltage for the snubber circuit, Drec is the input time from the converter circuit, and Edc is the carrier wave. It shows the average voltage within one period. Such a control circuit defines a period in which the converter side carrier wave WAV2 is larger than the DUTY command value W as a DUTY period of the active snubber circuit. And the said control circuit will drive the power transistor of an active snubber circuit at a desired DUTY timing by shape-outputting the rectangular wave corresponding to the obtained DUTY timing, and will discharge the battery of the said circuit. Therefore, in the control circuit, the DUTY command value W is generated so that a desired average voltage Edc is obtained, and in accordance with this, the period of discharging the battery of the active snubber circuit within one cycle of the carrier wave, and the converter circuit ( The period during which power is supplied only from the rectifier circuit) is defined, and a desired DC voltage is generated at the DC link unit (immediately before the inverter circuit). In this document, an inverter-side carrier wave is generated based on the converter-side carrier wave.
しかしながら、非特許文献1に係る技術では、コンバータ側搬送波の一周期に対応させてDUTY比が規定されるため、当該搬送波の一周期毎にパワートランジスタの駆動信号が常に切換えられる。このため、制御回路では、動作処理の負担が大きくなるとの問題が生じる。また、かかる処理を実現させるためには、高速の処理能力が制御回路に要求されるため、当該制御回路は、要求スペックが高スペックへと傾倒し、高コスト化に繋がるとの問題も生じる。更に、かかる処理を実現させるには、現在の技術ではFPGA等の高価な回路を用いるのが主流とされている。 However, in the technique according to Non-Patent Document 1, since the DUTY ratio is defined in correspondence with one period of the converter-side carrier wave, the drive signal for the power transistor is always switched for each period of the carrier wave. For this reason, in the control circuit, there arises a problem that the burden of operation processing increases. Further, in order to realize such processing, a high-speed processing capability is required for the control circuit, so that the control circuit has a problem that the required specification is inclined to a high specification and leads to high cost. Furthermore, in order to realize such processing, the current technology mainly uses an expensive circuit such as an FPGA.
本発明は上記課題に鑑み、アクティブスナバ回路の制御を容易にさせ制御回路の負担を軽減させるインダイレクトマトリクスコンバータの提供を目的とする。 In view of the above problems, an object of the present invention is to provide an indirect matrix converter that can easily control an active snubber circuit and reduce the load on the control circuit.
上記課題を解決するため、本発明では次のようなインダイレクトマトリクスコンバータの構成とする。すなわち、交流電力を変換し後段の直流リンク部へ直流電力を出力させるコンバータ回路と、スナバコンデンサに蓄積された電荷を断続的にハイサイドラインへ放電させる回路であって前記直流リンク部に並列接続されたアクティブスナバ回路と、前記直流電力を変換し負荷で用いられる交流電力を出力させるインバータ回路と、前記スナバコンデンサに蓄積された電荷の放電を制御させるスナバ制御回路と、前記電荷の蓄積によって生じる電圧を検出する電圧検出手段とを備え、
前記スナバ制御回路は、インバータ制御回路で用いられるインバータ用搬送波の要素周期に対応させてアクティブスナバ回路の動作を選定する周期選定手段と、所定の要素周期の期間で前記電荷の放電を許可させる放電許可手段とを備え、
前記周期選定手段は、前記スナバコンデンサの電圧値と前記負荷に流れる電流値とに基づいて、前記所定の要素周期を選定することとする。
In order to solve the above problems, the present invention has the following indirect matrix converter configuration. In other words, a converter circuit that converts AC power and outputs DC power to the DC link section in the subsequent stage, and a circuit that intermittently discharges the charge accumulated in the snubber capacitor to the high side line, and is connected in parallel to the DC link section Generated by the charge accumulation, the inverter circuit that converts the DC power and outputs the AC power used in the load, the snubber control circuit that controls the discharge of the charge accumulated in the snubber capacitor , and the charge accumulation Voltage detecting means for detecting the voltage,
The snubber control circuit includes period selection means for selecting the operation of the active snubber circuit in correspondence with the element period of the inverter carrier wave used in the inverter control circuit , and discharge for allowing the discharge of the charge in a predetermined element period. With permission means,
The period selecting means selects the predetermined element period based on a voltage value of the snubber capacitor and a current value flowing through the load .
また、本発明では次のようなインダイレクトマトリクスコンバータの構成としても良い。すなわち、交流電力を変換し後段の直流リンク部へ直流電力を出力させるコンバータ回路と、スナバコンデンサに蓄積された電荷を断続的にハイサイドラインへ放電させる回路であって前記直流リンク部に並列接続されたアクティブスナバ回路と、前記直流電力を変換し負荷で用いられる交流電力を出力させるインバータ回路と、前記スナバコンデンサに蓄積された電荷の放電を制御させるスナバ制御回路と、前記電荷の蓄積によって生じる電圧を検出する電圧検出手段とを備え、In the present invention, the following indirect matrix converter may be used. In other words, a converter circuit that converts AC power and outputs DC power to the DC link section in the subsequent stage, and a circuit that intermittently discharges the charge accumulated in the snubber capacitor to the high side line, and is connected in parallel to the DC link section Generated by the charge accumulation, the inverter circuit that converts the DC power and outputs the AC power used in the load, the snubber control circuit that controls the discharge of the charge accumulated in the snubber capacitor, and the charge accumulation Voltage detecting means for detecting the voltage,
前記スナバ制御回路は、インバータ制御回路で用いられるインバータ用搬送波の要素周期に対応させてアクティブスナバ回路の動作を選定する周期選定手段と、所定の要素周期の期間で前記電荷の放電を許可させる放電許可手段とを備え、The snubber control circuit includes period selection means for selecting the operation of the active snubber circuit in correspondence with the element period of the inverter carrier wave used in the inverter control circuit, and discharge for allowing the discharge of the charge in a predetermined element period. With permission means,
前記周期選定手段は、前記スナバコンデンサの電圧値と前記インバータ制御回路で算出される指令電流の算出値とに基づいて、前記所定の要素周期を選定することとする。The period selecting means selects the predetermined element period based on a voltage value of the snubber capacitor and a calculated value of a command current calculated by the inverter control circuit.
また、本発明では次のようなインダイレクトマトリクスコンバータの構成としても良い。すなわち、交流電力を変換し後段の直流リンク部へ直流電力を出力させるコンバータ回路と、スナバコンデンサに蓄積された電荷を断続的にハイサイドラインへ放電させる回路であって前記直流リンク部に並列接続されたアクティブスナバ回路と、前記直流電力を変換し負荷で用いられる交流電力を出力させるインバータ回路と、前記スナバコンデンサに蓄積された電荷の放電を制御させるスナバ制御回路と、前記電荷の蓄積によって生じる電圧を検出する電圧検出手段とを備え、In the present invention, the following indirect matrix converter may be used. In other words, a converter circuit that converts AC power and outputs DC power to the DC link section in the subsequent stage, and a circuit that intermittently discharges the charge accumulated in the snubber capacitor to the high side line, and is connected in parallel to the DC link section Generated by the charge accumulation, the inverter circuit that converts the DC power and outputs the AC power used in the load, the snubber control circuit that controls the discharge of the charge accumulated in the snubber capacitor, and the charge accumulation Voltage detecting means for detecting the voltage,
前記スナバ制御回路は、インバータ制御回路で用いられるインバータ用搬送波の要素周期に対応させてアクティブスナバ回路の動作を選定する周期選定手段と、所定の要素周期の期間で前記電荷の放電を許可させる放電許可手段とを備え、The snubber control circuit includes period selection means for selecting the operation of the active snubber circuit in correspondence with the element period of the inverter carrier wave used in the inverter control circuit, and discharge for allowing the discharge of the charge in a predetermined element period. With permission means,
前記周期選定手段は、指令角速度及び推定角速度より算出される差分値と前記スナバコンデンサの電圧値とに基づいて、前記所定の要素周期を選定することとする。The cycle selection means selects the predetermined element cycle based on a difference value calculated from the command angular velocity and the estimated angular velocity and a voltage value of the snubber capacitor.
好ましくは、前記スナバ制御回路は、更に、運転モードの情報に基づいて前記アクティブスナバ回路を制御させることとする。Preferably, the snubber control circuit further controls the active snubber circuit based on operation mode information.
好ましくは、前記周期選定手段は、前記要素周期を複数構成させた合成周期を決定し、前記合成周期を構成する要素周期の各々について、前記スナバトランジスタをオン又はオフとさせるパターンを決定することとする。Preferably, the cycle selection means determines a synthesis cycle in which a plurality of the element cycles are configured, and determines a pattern for turning on or off the snubber transistor for each of the component cycles constituting the synthesis cycle; To do.
好ましくは、前記負荷は、永久磁石同期モータであることとする。Preferably, the load is a permanent magnet synchronous motor.
本発明に係るインダイレクトマトリクスコンバータによると、複数の要素周期で合成された期間毎でスナバトランジスタの切換動作が行なわれるので、要素周期毎にスイッチングする制御から免れ、制御回路の処理動作の簡素化が図られる。このため、FPGAといった特殊な回路素子を用いることなく、汎用の制御回路を適用することが可能となり、コストの低減にも繋がる。 According to the indirect matrix converter of the present invention, the switching operation of the snubber transistor is performed for each period synthesized with a plurality of element periods, so that the control operation that is switched every element period is avoided and the processing operation of the control circuit is simplified. Is planned. For this reason, a general-purpose control circuit can be applied without using a special circuit element such as an FPGA, which leads to cost reduction.
以下、本発明に係る実施の形態につき図面を参照して説明する。図1に示す如く、インダイレクトマトリクスコンバータ100は、商用電源ACに接続されたフィルター回路110と、商用電源ACの電圧値を検出する入力電圧検出部SEN1と、コンバータ回路120と、アクティブスナバ回路130と、当該アクティブスナバ回路に設けられた電圧検出手段180と、インバータ回路140と、インバータ回路140から負荷Mへ供給される電流の検出を行なう電流検出部SEN2と、コンバータ制御回路150と、スナバ制御回路160と、インバータ制御回路170とから構成されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. As shown in FIG. 1, the indirect matrix converter 100 includes a filter circuit 110 connected to a commercial power source AC, an input voltage detection unit SEN1 that detects a voltage value of the commercial power source AC, a converter circuit 120, and an
図2は、これらの構成がより具体的に示されている。但し、図2に示されるインダイレクトマトリクスコンバータ100は、特許請求の範囲の一実施形態に過ぎず、特許請求の範囲は、同図によって限定的に解釈されてはならない。 FIG. 2 shows these configurations more specifically. However, the indirect matrix converter 100 shown in FIG. 2 is only one embodiment of the scope of claims, and the scope of claims should not be construed as being limited by the same figure.
商用電源ACは、発電所等から供給される3相交流電力であって、R相及びS相及びT相に対応して各々端子が設けられている。また、かかる3相の電圧及び電流は、互いに、所定の位相差が与えられている。 The commercial power supply AC is three-phase AC power supplied from a power plant or the like, and terminals are provided corresponding to the R phase, the S phase, and the T phase, respectively. The three-phase voltage and current are given a predetermined phase difference.
フィルター回路110は、各入力電源ラインにLC回路が構成されている。また、電圧検出部SEN1は、信号ラインが各々設けられ、コンバータ制御回路150では、当該信号ラインの他端が接続され、各相の電源ラインの相間電圧が検出される。 The filter circuit 110 includes an LC circuit in each input power supply line. The voltage detection unit SEN1 is provided with a signal line, and the converter control circuit 150 is connected to the other end of the signal line to detect the interphase voltage of the power supply line of each phase.
コンバータ回路120は、3つの並列接続されたパワートランジスタ122〜124と、当該パワートランジスタ122〜124に適宜に接続されたダイオードとから構成される。当該パワートランジスタ及びダイオードは、3つのアーム部を構成し、ハイサイドラインとローサイドラインとの間に並列接続される。当該アーム部は、各々が、通過電流がローサイドラインからハイサイドラインへ流れるようにパワートランジスタが配置され、周囲の4つのダイオードによって、電源ラインを介してハイサイドラインへ電流を供給させ、且つ、ローサイドラインに流れる電流を他の電源ラインへと還流させる。そして、パワートランジスタ122〜124が適宜にスイッチングされることにより、交流電力を変換し後段の直流リンク部へ直流電力を出力させる。かかる直流リンク部では、インバータ回路の動作に応じて電圧値が略一定に制御される。尚、直流リンク部には、必要に応じて、フリーホイーリングダイオード121が並列接続される。 The converter circuit 120 includes three power transistors 122 to 124 connected in parallel and a diode appropriately connected to the power transistors 122 to 124. The power transistor and the diode constitute three arm portions and are connected in parallel between the high side line and the low side line. In each of the arm portions, a power transistor is arranged so that a passing current flows from the low-side line to the high-side line, and current is supplied to the high-side line through the power supply line by four surrounding diodes, and The current flowing in the low side line is returned to the other power supply line. Then, the power transistors 122 to 124 are appropriately switched to convert the AC power and output the DC power to the DC link section at the subsequent stage. In such a DC link unit, the voltage value is controlled to be substantially constant according to the operation of the inverter circuit. Note that a freewheeling diode 121 is connected in parallel to the DC link unit as necessary.
アクティブスナバ回路130は、図示の如く、コンバータ回路の後段の直流リンク部に並列接続されている。具体的に説明すると、アクティブスナバ回路130は、スナバコンデンサ133と、ハイサイドラインからスナバコンデンサ133に向かって順方向に接続されるスナバダイオード132と、スナバダイオードに並列接続されスナバコンデンサ133に蓄積された電荷を断続的にハイサイドラインへ放電させるスナバトランジスタ131とから構成される。
As shown in the figure, the
アクティブスナバ回路130では、負荷で回生電力が発生すると、これによって生じた電流がスナバダイオード131を経由してスナバコンデンサ133へと導かれ、スナバコンデンサ133では、回生電流に伴って電荷が蓄積される。但し、本実施の形態では、同期モータが負荷として用いられるため、当該回生電流が一時的に生じるものである。その後、スナバ制御回路160から駆動信号Snbが出力されると、スナバトランジスタ131が信号の波形に応じて導通状態とされ、スナバコンデンサ133の電荷の放電が許可される状態となる。尚、スナバ制御回路160から出力される駆動信号のタイミングについては、追って詳述することとする。
In the
インバータ回路140は、アクティブスナバ回路130を有する直流リンク部の後段に接続され、且つ、出力側に電流検出部SEN2を具備している。インバータ回路140は、図示の如く、複数のパワートランジスタ141〜146が電圧型3相インバータを成すように配線され、各々のアームの接点部が配線Lu〜Lwを介して負荷Mに接続される。また、各パワートランジスタ141〜146には、通電時に流れる電流の逆向きにダイオードが並列接続されている。周知の如く、インバータ回路140は、インバータ制御回路170から出力されたPWM信号Siによって、パワートランジスタ141〜146が適宜に駆動制御され、直流リンク部の直流電力をPWM制御によって3相交流電力へと変換させる。
The inverter circuit 140 is connected to the subsequent stage of the DC link unit having the
負荷Mは、本実施の形態では永久磁石同期モータが使用される。永久磁石同期モータとは、回転子に永久磁石が使用されたPM(Permanent Magnet Synchronous Motor)を指し、この中には、SPM(Surface Permanent Magnet Motor)、IPM(Interior
Permanent Magnet Motor)等を含み、制御された回転磁界によって同期運転されるモータを指す。但し、負荷Mは、これに限定されるものではなく、力率の低い誘導モータを用いることも可能である。
As the load M, a permanent magnet synchronous motor is used in the present embodiment. The permanent magnet synchronous motor refers to a PM (Permanent Magnet Synchronous Motor) in which a permanent magnet is used as a rotor, and includes a SPM (Surface Permanent Magnet Motor), an IPM (Interior).
Permanent Magnet Motor) and the like, and refers to a motor that is operated synchronously by a controlled rotating magnetic field. However, the load M is not limited to this, and an induction motor having a low power factor can also be used.
また、本実施の形態では、コンバータ制御回路150とアクティブスナバ回路160とインバータ制御回路170とが同一の半導体に集積されたワンチップ半導体から成る制御回路CNTが用いられる。但し、特許請求の範囲に係るインダイレクトマトリクスコンバータは、コンバータ制御回路150及びアクティブスナバ回路160及びインバータ制御回路170が同図の形態に限定されるものでなく、互いに独立した半導体回路を用いても良い。即ち、制御回路CNTは、モノシリックICであるのとハイブリッドICであるのとを問うものではない。かかる制御回路CNTは、CPU,メモリ回路,クロック回路等を構成させ、所定の演算処理が制御プログラムに応じて実施される。
In the present embodiment, a control circuit CNT made of a one-chip semiconductor in which converter control circuit 150,
コンバータ制御回路150は、入力電圧検出部SEN1から受信した電圧値に基づいて、駆動信号Srを生成出力させ、パワートランジスタ122〜124を駆動制御させる。また、当該コンバータ制御回路150で用いられるコンバータ用搬送波は、インバータ制御回路170で生成されるインバータ用搬送波に基づいて生成されている。 Converter control circuit 150 generates and outputs drive signal Sr based on the voltage value received from input voltage detection unit SEN1, and drives and controls power transistors 122-124. The converter carrier wave used in the converter control circuit 150 is generated based on the inverter carrier wave generated by the inverter control circuit 170.
スナバ制御回路160は、スナバコンデンサ133の電圧値に基づいて、駆動信号Snbを生成出力させ、スナバトランジスタ131を駆動制御させる。これにより、スナバ制御回路160は、アクティブスナバ回路130の内部素子(スナバコンデンサ)に蓄積された電荷の放電を制御させる。尚、スナバトランジスタ131の駆動信号の生成については、追って詳述することとする。
The
インバータ制御回路170は、出力電流検出部SEN2から受信した電流値に基づいて、駆動信号Siを生成出力させ、パワートランジスタ141〜146を駆動制御させる。 The inverter control circuit 170 generates and outputs the drive signal Si based on the current value received from the output current detection unit SEN2, and drives and controls the power transistors 141 to 146.
電圧検出手段180は、スナバコンデンサ133とスナバ制御回路160とを結ぶ配線に介挿され、スナバコンデンサ133に生じる電圧を検出し、当該電圧に関する情報をスナバ制御回路160へと出力させる。図3には、電圧検出手段180の一例が具体的に示されている。同図に示される電圧検出手段180は、レギュレータ等によって所定電位に安定された基準電源Vthと、スナバコンデンサ133の電位Vcが印加され当該電位Vcに応じた電圧値信号を出力させる分圧抵抗R1,R2と、コンパレータCompとから構成される。当該コンパレータCompは、非反転端子に分圧抵抗の出力端が接続され、基準電位Vthが反転端子に接続され、双方の比較結果をスナバ制御回路160へ出力させる。即ち、コンパレータCompは、入力されたスナバコンデンサ133の電圧値を閾値判定し、これによって得られた判定信号をスナバ制御回路160へ出力させる。ここで、基準電圧Vthの電圧値は、スナバコンデンサ133の耐圧に応じて設定される。
The
尚、電圧検出手段180は、上述した構成に限定されるものでなく、図4に示されるような制御回路CNTに内蔵された態様であっても良い。即ち、その具体例について説明すると、スナバ制御回路160は、所定の比較処理機能が構築され、スナバコンデンサの耐圧値に関する基準値が与えられている。また、スナバ制御回路160には、入力ポートPin(デジタルポート又はADポート)が設けられ、スナバコンデンサ133の電圧検出端子に直接配線される。そして、内蔵された比較処理機能によって、図3の作用と同等の作用が実現される。即ち、電圧検出手段180は、制御回路CNTに内蔵される態様であっても良く、制御回路CNTから物理的に独立した態様であっても良い。
Note that the voltage detection means 180 is not limited to the above-described configuration, and may be a mode built in the control circuit CNT as shown in FIG. That is, a specific example thereof will be described. In the
上述の如く、本実施の形態に係るインダイレクトマトリクスコンバータ100は、制御回路CNTによってコンバータ回路120及びインバータ回路140が制御されると、コンバータ回路120では交流電力から変換した直流電力を直流リンク部へ出力させ、インバータ回路140では当該直流電力を交流電力へ再変換して永久磁石同期モータMを駆動制御させる。本実施の形態に係るインダイレクトマトリクスコンバータ100は、同期モータを制御させることを前提として設計されているため、エネルギーバッファとしての電解コンデンサは直流リンク部には設けられていない。しかし、同期モータの力率が低下した場合、永久磁石モータMからの運転状態によっては、回生電力を発生させてしまう場合がある。このため、アクティブスナバ回路は、偶発的に生じてしまった回生電力を吸収し、所定のタイミングに応じて、スナバコンデンサに蓄積された電荷を放電させ、この放電によって生じる電力を同期モータMの電力として充当させている。かかるスナバコンデンサは、臨時的に生じる回生電力のバッファー機能として用いられるため、通常のバッファー用コンデンサと比較して低容量の素子で十分とされる。尚、本発明の本質部は、スナバコンデンサの放電タイミングにあり、その詳細については、以下の記載によって明らかにする。 As described above, in the indirect matrix converter 100 according to the present embodiment, when the converter circuit 120 and the inverter circuit 140 are controlled by the control circuit CNT, the converter circuit 120 converts DC power converted from AC power to the DC link unit. The inverter circuit 140 reconverts the DC power into AC power and drives and controls the permanent magnet synchronous motor M. Since the indirect matrix converter 100 according to the present embodiment is designed on the assumption that the synchronous motor is controlled, an electrolytic capacitor as an energy buffer is not provided in the DC link unit. However, when the power factor of the synchronous motor decreases, regenerative power may be generated depending on the operation state from the permanent magnet motor M. Therefore, the active snubber circuit absorbs the regenerative power that has occurred accidentally, discharges the charge accumulated in the snubber capacitor according to a predetermined timing, and uses the power generated by this discharge as the power of the synchronous motor M. As appropriate. Since such a snubber capacitor is used as a buffer function of regenerative power that occurs temporarily, a low-capacitance element is sufficient as compared with a normal buffer capacitor. The essential part of the present invention is the discharge timing of the snubber capacitor, and details thereof will be made clear by the following description.
図5を参照して、制御回路CNTに内蔵される機能について説明する。尚、機能ブロックとして表現される各々は、CPU等の演算処理によって実現されるものである。 With reference to FIG. 5, functions incorporated in the control circuit CNT will be described. Each expressed as a functional block is realized by arithmetic processing such as a CPU.
図示の如く、コンバータ制御回路150は、相電圧換算部151と指令値演算部152とPWM信号成形部153とから構成される。また、スナバ制御回路160は、放電周期選定部161と駆動信号成形部162とから構成される。また、インバータ制御回路170は、入力値換算部171と角速度推定部172と位相情報演算部173と指令角度出力部174と指令電流生成部175とd軸指令値演算部176とq軸指令値演算部177と指令値換算部178とPWM信号成形部179とから構成される。
As illustrated, the converter control circuit 150 includes a phase voltage conversion unit 151, a command value calculation unit 152, and a PWM signal shaping unit 153. The
先ず、インバータ制御回路170から説明する。インバータ制御回路170は、永久磁石同期モータMで検出されたU相電流,V相電流,W相電流(以下、相電流Ii$と呼ぶ)と、後述する位相情報θ#との各々が入力されると、入力値換算部171によって、3相の相電流Ii$をd軸検出電流Id$とq軸検出電流Iq$との2軸の成分に換算させる。但し、d軸とは回転子の磁力方向を指し、q軸とはd軸に垂直な方向を指し、d軸検出電流Id$とは相電流Ii$をd軸成分に換算した電流を指し、q軸検出電流Iq$とは相電流Ii$をq軸成分に換算した電流を指す。 First, the inverter control circuit 170 will be described. Inverter control circuit 170 receives U-phase current, V-phase current, W-phase current (hereinafter referred to as phase current Ii $) detected by permanent magnet synchronous motor M, and phase information θ #, which will be described later. Then, the input value conversion unit 171 converts the three-phase phase current Ii $ into two-axis components of the d-axis detection current Id $ and the q-axis detection current Iq $. However, the d-axis indicates the direction of the magnetic force of the rotor, the q-axis indicates the direction perpendicular to the d-axis, the d-axis detection current Id $ indicates the current obtained by converting the phase current Ii $ into the d-axis component, The q-axis detection current Iq $ indicates a current obtained by converting the phase current Ii $ into a q-axis component.
角速度推定部172は、d軸検出電流Id$と、q軸検出電流Iq$と、後述するd軸指令電圧Vd*及びq軸指令電圧Vq*が入力され、所定のモデル式を用いて演算することにより、推定角速度ω#を算出させる。 The angular velocity estimation unit 172 receives a d-axis detection current Id $, a q-axis detection current Iq $, a d-axis command voltage Vd * and a q-axis command voltage Vq *, which will be described later, and calculates them using a predetermined model equation. Thus, the estimated angular velocity ω # is calculated.
位相情報演算処理173は、推定角速度ω#を時間積分させ、これにより、位相情報θ#を算出させる。 The phase information calculation process 173 integrates the estimated angular velocity ω # with time, thereby calculating the phase information θ #.
指令角速度出力部174は、外部からの指令に基づいて指令角速度ω*を出力させる。 The command angular velocity output unit 174 outputs a command angular velocity ω * based on an external command.
指令電流生成部175は、指令角速度ω*と推定角速度ω#との差分値が入力され、これに基づいてd軸指令電流Id*及びq軸指令電流Iq*を算出させる。具体的に説明すると、指令電流生成部175ではd軸電流演算部175aとq軸電流演算部175bとを備え、各々の演算部では、制御軸に対して回転子の磁力方向が所定角を成して制御されるV/F制御と、回転子の磁力方向と制御軸とが略一致するように制御される同期運転制御と、V/F制御から同期運転制御に移り変わる電流切換制御とを、所定のモデル式に応じて算出させる。そして、これらの制御を切換えることにより、運転開始からV/F制御へと切換え、最終的に同期運転制御へと切換える。 The command current generation unit 175 receives a difference value between the command angular velocity ω * and the estimated angular velocity ω #, and calculates a d-axis command current Id * and a q-axis command current Iq * based on the difference value. More specifically, the command current generator 175 includes a d-axis current calculator 175a and a q-axis current calculator 175b. In each calculator, the magnetic direction of the rotor forms a predetermined angle with respect to the control axis. V / F control that is controlled in this way, synchronous operation control that is controlled so that the magnetic direction of the rotor and the control axis substantially coincide, and current switching control that changes from V / F control to synchronous operation control, Calculation is performed according to a predetermined model formula. Then, by switching these controls, the operation is switched from the start to the V / F control, and finally the operation is switched to the synchronous operation control.
d軸指令値演算部176は、d軸指令電流Id*とd軸検出電流Id$との差分値が入力され、PI制御させることにより、d軸指令電圧Vd*を生成させる。また、q軸指令値演算部177は、q軸指令電流Iq*とq軸検出電流Iq$との差分値が入力され、PI制御させることにより、q軸指令電圧Vq*を生成させる。尚、これらの指令電圧Vd*及びVq*は、d軸及びq軸によって換算された電圧値である。 The d-axis command value calculation unit 176 receives the difference value between the d-axis command current Id * and the d-axis detection current Id $, and generates a d-axis command voltage Vd * by performing PI control. Further, the q-axis command value calculation unit 177 receives the difference value between the q-axis command current Iq * and the q-axis detection current Iq $, and generates a q-axis command voltage Vq * by performing PI control. The command voltages Vd * and Vq * are voltage values converted by the d-axis and the q-axis.
指令値換算部178は、前段で算出された指令電圧Vd*,Vq*が入力され、これに基づいて正弦波状の指令電圧(Vu*,Vv*,Vw*)が生成される。かかる指令電圧は、インバータ回路のU相、V相、W相に対応して3相分生成される。 The command value conversion unit 178 receives the command voltages Vd * and Vq * calculated in the previous stage, and generates sine-wave command voltages (Vu *, Vv *, Vw *) based on this. Such command voltage is generated for three phases corresponding to the U phase, V phase, and W phase of the inverter circuit.
PWM信号成形部179では、インバータ回路140の制御で用いられる搬送波(インバータ用搬送波)を生成し、当該インバータ用搬送波と指令電圧(Vu*,Vv*,Vw*)とを比較処理させ、これにより、インバータ側のPWM信号を生成する。 The PWM signal shaping unit 179 generates a carrier wave (inverter carrier wave) used in the control of the inverter circuit 140 , causes the inverter carrier wave and the command voltage (Vu *, Vv *, Vw *) to be compared, and thereby The inverter side PWM signal is generated.
図6のA部及びB部には、インバータ制御回路170で生成される各種波形が示されている。インバータ回路のPWM信号成形回路179では、A部に示す如く、インバータ側搬送波WAV1が三角状に形成され、その要素周期はTinv(sec)とされる。このとき、PWM信号成形部179では、指令電圧(Vu*,Vv*,Vw*)が入力され、当該指令電圧とインバータ用搬送波WAV1とが比較処理され、B部に示す如く、インバータ側のPWM信号Sau〜Sbwが形成される。尚、同図では、PWM信号のHigh値側がパワートランジスタのON状態を現し、Low値がパワートランジスタのOFF状態を示す。また、同図では、指令電圧(Vu*,Vv*,Vw*)が直線的に描かれているが、巨視的に観察すると正弦波とされるものである。 In A part and B part of FIG. 6, various waveforms generated by the inverter control circuit 170 are shown. In the PWM signal shaping circuit 179 of the inverter circuit, as shown in part A, the inverter-side carrier wave WAV1 is formed in a triangular shape, and its element period is Tinv (sec). At this time, the command voltage (Vu *, Vv *, Vw *) is input to the PWM signal shaping unit 179, the command voltage and the inverter carrier wave WAV1 are compared, and the PWM signal on the inverter side is displayed as shown in part B. Signals Sau to Sbw are formed. In the figure, the High value side of the PWM signal indicates the ON state of the power transistor, and the Low value indicates the OFF state of the power transistor. In the same figure, the command voltages (Vu *, Vv *, Vw *) are drawn linearly, but when viewed macroscopically, they are sine waves.
図5に戻り、コンバータ制御回路150の動作について説明する。先ず、コンバータ制御回路150では、入力電圧検出部SEN1から受信した複数の信号に基づいて相間電圧(Vrs,Vst,Vtr)を換算させる。ここで、相間電圧Vrsは、入力側のR相とS相との電位差をいい、相間電圧Vstは、入力側のS相とT相との電位差をいい、相間電圧Vtrは、入力側のT相とR相との電位差をいう。その後、相電圧換算部151では、検出した相間電圧(Vrs,Vst,Vtr)を交流電源に相当する相電圧(Vr,Vs,Vt)に変換させる。その後、指令値演算部152では、相電圧(Vr,Vs,Vt)に基づいてPI制御させ、コンバータ回路における指令電圧(Vr*,Vs*,Vt*)を生成する。かかる指令電圧(Vr*,Vs*,Vt*)についても、位相の異なる正弦波とされる。 Returning to FIG. 5, the operation of the converter control circuit 150 will be described. First, the converter control circuit 150 converts the interphase voltages (Vrs, Vst, Vtr) based on a plurality of signals received from the input voltage detection unit SEN1. Here, the interphase voltage Vrs is a potential difference between the R phase and the S phase on the input side, the interphase voltage Vst is a potential difference between the S phase and the T phase on the input side, and the interphase voltage Vtr is the T difference on the input side. The potential difference between the phase and the R phase. Thereafter, the phase voltage conversion unit 151 converts the detected interphase voltages (Vrs, Vst, Vtr) into phase voltages (Vr, Vs, Vt) corresponding to the AC power supply. Thereafter, the command value calculation unit 152 performs PI control based on the phase voltages (Vr, Vs, Vt) to generate command voltages (Vr *, Vs *, Vt *) in the converter circuit. Such command voltages (Vr *, Vs *, Vt *) are also sine waves having different phases.
PWM信号成形部153では、インバータ用搬送波WAV1に基づいてコンバータ用搬送波WAV2を造り換える機能と、コンバータ用のPWM信号を生成する機能とを備えており、この処理の結果、コンバータ回路のパワートランジスタ122〜124が適宜に駆動される。 The PWM signal shaping unit 153 has a function of reconstructing the converter carrier wave WAV2 based on the inverter carrier wave WAV1 and a function of generating a converter PWM signal. As a result of this processing, the power transistor 122 of the converter circuit is provided. ˜124 are driven appropriately.
インバータ用搬送波WAV1に基づいてコンバータ用搬送波WAV2を造り換える機能とは、図6のC部に示す如く、PWM信号成形部153にインバータ用搬送波WAV1が入力されると、インバータ用搬送波の周波数を2倍にし、谷側頂点の位置を調整してモータの相電流が歪まないようにする。また、コンバータ用搬送波の山側頂点は、インバータのトランジスタが零ベクトルの期間、直流リンク部から同期モータMへ電流が流れないので、フラット状に変形させておく。尚、アクティブトランジスタの駆動信号Snbがオン状態の場合に限り、コンバータ側の搬送波WAV2の波形を、常にフラット状にさせておく(図6参照)。 The function of reconstructing the converter carrier WAV2 based on the inverter carrier WAV1 is that when the inverter carrier WAV1 is input to the PWM signal shaping unit 153, the frequency of the inverter carrier wave is 2 as shown in part C of FIG. Double and adjust the position of the valley apex so that the motor phase current does not distort. Further, the peak on the peak side of the carrier wave for the converter is deformed into a flat shape since no current flows from the DC link portion to the synchronous motor M while the inverter transistor is in the zero vector period. Note that the waveform of the carrier wave WAV2 on the converter side is always flat only when the drive signal Snb of the active transistor is on (see FIG. 6).
コンバータ回路のPWM信号を生成する機能では、図6のDに示す如く、指令電圧(Vr*,Vs*,Vt*)とコンバータ用搬送波WAV2との波形の比較処理によってコンバータ側のPWM信号Sr〜Stが得られる。ここで、本実施の形態に係るコンバータ回路150では、コンバータ側のパワートランジスタが少なくとも2箇所のアームでON状態となれば、交流電力が直流リンク部へ通電可能とされる。但し、インバータ回路140のパワートランジスタが零ベクトルでなく、且つ、同期モータMの電力消費が零でないことを条件として、コンバータ回路から直流リンク部を介してインバータ回路へと電流が流れることとなる。即ち、永久磁石同期モータMで電力が消費されるならば、図6のDに示す如く、「K」の範囲でのみコンバータ回路から直流リンク部を介してインバータ回路へと電流が流れることとなる。尚、本実施の形態に係る制御回路CNTでは、スナバ制御回路160の信号がオン状態とされるとき、コンバータ側のPWM信号を全てオフにさせ、コンバータ側からの供給電流を遮断させている。具体的に説明すると、コンバータ制御回路150では、スナバ制御回路160の信号がオン状態のとき、コンバータ側搬送波WAV2を最大値にさせ、これにより、コンバータ側の2相のPWM信号をオフ状態にさせる。
In the function of generating the PWM signal of the converter circuit, as shown in FIG. 6D, the PWM signal Sr on the converter side is compared by comparing the waveform of the command voltage (Vr *, Vs *, Vt *) with the converter carrier wave WAV2. St is obtained. Here, in converter circuit 150 according to the present embodiment, AC power can be supplied to the DC link unit when the power transistor on the converter side is turned on by at least two arms. However, current flows from the converter circuit to the inverter circuit via the DC link section on condition that the power transistor of the inverter circuit 140 is not a zero vector and the power consumption of the synchronous motor M is not zero. That is, if electric power is consumed by the permanent magnet synchronous motor M, current flows from the converter circuit to the inverter circuit through the DC link portion only in the range of “K” as shown in FIG. 6D. . In the control circuit CNT according to the present embodiment, when the signal of the
図5に再び戻り、スナバ制御回路160の動作について説明する。放電周期選定部161(特許請求の範囲における周期選定手段)では、d軸検出電流Id$と、q軸検出電流Iq$と、スナバコンデンサ133の検出電圧値Vc$と、インバータの運転モードMdとが入力され、これらの情報に基づいてスナバコンデンサ133の放電周期を選定する。
Returning to FIG. 5 again, the operation of the
d軸検出電流Id$とq軸検出電流Iq$は、インバータ制御回路170の入力値換算部171から当該電流値に係る情報が供給される。スナバコンデンサ133の検出電圧値Vc$は、スナバコンデンサ133に接続させた検出ラインによって当該情報の検出が可能となる。インバータの運転モードMdは、現在駆動されている同期モータがV/F制御で駆動されているのか、切換モードで駆動されているのか、同期運転モードで駆動されているのかを示す情報とされる。
As for the d-axis detection current Id $ and the q-axis detection current Iq $, information related to the current value is supplied from the input value conversion unit 171 of the inverter control circuit 170. The detected voltage value Vc $ of the
そして、メモリ回路には、d軸検出電流Id$とq軸検出電流Iq$とスナバコンデンサ133の検出電圧値Vc$との或る具体的な数値と、運転モードが何れの状態であるかの条件とに対応させて、スナバトランジスタのオンオフパターンが複数パターン記録されている。かかるパターンは、実験的に決められたものであっても良く、回生電流の値等から算出された結果であっても良い。また、スナバトランジスタのオンオフパターンは、d軸検出電流Id$、q軸検出電流Iq$、検出電圧値Vc$、運転モードの全ての条件が備わっていなければ決定できないという意味で無く、これらのうちの何れかの条件によってオンオフパターンを決定するようにしても良い。また、d軸検出電流Id$の代わりにd軸指令電流Id*を置換えても良く、q軸検出電流Iq$の代わりにq軸指令電流Iq*を置換えても良い。以下、d軸検出電流Id$、q軸検出電流Iq$、検出電圧値Vc$、運転モードの何れかの組合せによって構成される条件を選定条件と呼ぶ。
In the memory circuit, a specific numerical value of the d-axis detection current Id $, the q-axis detection current Iq $, and the detection voltage value Vc $ of the
放電周期選定部161では、制御回路CNTの処理動作を簡素化させるため、スナバトランジスタのオンオフパターンを或る一定の規則に基づいて決定させている。即ち、放電周期選定部161では、周期型ピッチ決定機能と周期型デューティ決定機能とを有する。周期型ピッチ決定機能は、スナバトランジスタのオンオフパターンをインバータ用搬送波WAV2の何周期分で構成させるかを決定する。図6のEには、当該オンオフパターンの一例が示されており、同図の例では、オンオフパターンがインバータ用搬送波WAV2の4周期分で構成されている。以下、搬送波WAV2によって構成される一単位を合成周期Tsumと呼ぶ。周期型デューティ決定機能は、合成周期Tsumの中から信号SnbをOFF(Low)にする要素周期TinvとON(High)にする要素周期Tinvとを選定する。但し、ここでは、スナバトランジスタの駆動信号Snbの波形形成はまだ実施されているのではなく、合成周期Tsumの中から要素周期に対応させてオンオフパターンが決定されているだけである。 In order to simplify the processing operation of the control circuit CNT, the discharge cycle selection unit 161 determines the on / off pattern of the snubber transistor based on a certain rule. That is, the discharge cycle selection unit 161 has a periodic pitch determination function and a periodic duty determination function. The periodic pitch determination function determines how many periods of the inverter carrier WAV2 constitute the on / off pattern of the snubber transistor. FIG. 6E shows an example of the on / off pattern. In the example of FIG. 6, the on / off pattern is composed of four periods of the inverter carrier wave WAV2. Hereinafter, one unit constituted by the carrier wave WAV2 is referred to as a synthesis period Tsum. The periodic duty determination function selects an element period Tinv for turning off (Low) the signal Snb and an element period Tinv for turning on (High) from the combined period Tsum. However, here, the waveform formation of the drive signal Snb of the snubber transistor is not yet performed, but only the on / off pattern is determined corresponding to the element period from the synthesis period Tsum.
駆動信号成形部162(特許請求の範囲における放電許可手段)では、インバータ用搬送波WAV2の形状を受け、放電周期選定部161で得られた合成周期Tsumとオンオフパターンの情報を取得し、これに基づいて、スナバトランジスタの駆動信号Snbを矩形波状に成形する。そして、駆動信号成形部162では、この矩形波に応じて、スナバトランジスタ131を通電状態とさせる。図6のEでは、先にも述べたように合成周期がTsumとされ、オンオフパターンが前段オン3周期,後段オフ1周期とされたものが示されている。同図の場合、駆動信号成形部162では、インバータ用搬送波WAV2の要素周期Tinvに対応させて、前段から「Low−Low−Low−High」の指令を行い、要素周期Tinvに同期したパルス信号を形成させている。即ち、スナバ制御回路160で決定されるDUTYは、要素周期Tinvの整数倍によって規定される。尚、図6に示す如く、スナバトランジスタがONされる期間であっても、そのON期間の全てでスナバコンデンサ133の電荷が放電されるというわけではない。何故なら、図6のEにて説明したように、永久磁石同期モータMに電流が流れるタイミングは、「K」の期間に限られており、この期間に当該同期モータMで電力が消費される場合に限り、スナバコンデンサ133からの放電が行なわれることとなる。即ち、駆動信号Snbのオンタイミングでは、スナバコンデンサにスナバトランジスタが通電状態に切換えられ、蓄積された電荷の放電が許可されるのであって、この期間内に放電される条件が整った場合に放電電流が同期モータ側へと流れることとなる。
The drive signal shaping unit 162 (discharge permission means in the claims) receives the shape of the inverter carrier wave WAV2, obtains information on the combined cycle Tsum and on / off pattern obtained by the discharge cycle selection unit 161, and based on this information Thus, the drive signal Snb of the snubber transistor is formed into a rectangular wave shape. Then, in the drive signal shaping unit 162, the
上述の如く、複数の要素周期で合成された期間でスナバトランジスタの切換動作が行なわれるので、要素周期毎にスイッチングする制御から免れ、制御回路CNTの処理動作の簡素化が図られる。このため、FPGAといった特殊な回路素子を用いることなく、汎用の制御回路を適用することが可能となる。 As described above, the switching operation of the snubber transistor is performed in a period synthesized with a plurality of element cycles, so that the control operation of the control circuit CNT can be simplified by avoiding the control for switching every element cycle. For this reason, a general-purpose control circuit can be applied without using a special circuit element such as an FPGA.
次に、図7を参照し、スナバ制御回路160に伴うインダイレクトマトリクスコンバータ100の動作について説明する。制御回路CNTがアクティブ(電源ON)になると、図示の如く、スナバ制御回路に関するプログラムが起動し、駆動信号Snbの形成に必要な選定条件が全て取得されているか否かの判定が行なわれる(S01)。ここで、選定条件とは、検出電流Id$,Iq$、検出電圧Vc$、運転モードMdをいう。
Next, the operation of the indirect matrix converter 100 associated with the
S01で必要な情報の取得が確認されると、スナバコンデンサ133の電圧値Vc$が基準電圧Vthより大きいか否かの判定が実施される。ここで、電圧値Vc$が基準電圧Vthより小さい場合、前ステップS01へ戻り、電圧値Vc$が基準電圧Vthより大きくなるまで、このループが繰り返えされる。そして、電圧値Vc$が基準電圧Vthより大きくなると、次のステップS03へ移り、次の処理を開始させる。即ち、本ステップでは、スナバコンデンサ133に耐圧値以上の電圧値が印加されない制御が実現される。
When acquisition of necessary information is confirmed in S01, it is determined whether or not the voltage value Vc $ of the
電圧値Vc$が基準電圧Vthより大きくなった事実を確認すると、制御回路CNTは、現在の選定条件に合致する合成周期Tsumとオンオフタイミングとを選択する(S03)。合成周期Tsumとオンオフタイミングとは、選定条件毎にマップ化されており、当該選定条件によって規定される。即ち、本ステップでは、マップ化された情報に基づいて波形の形状が規定できるので、PI制御などのフィードバック制御が組み込まれることなく、制御回路CNTの処理の簡素化が図られる。 Upon confirming that the voltage value Vc $ is greater than the reference voltage Vth, the control circuit CNT selects a synthesis cycle Tsum and on / off timing that match the current selection conditions (S03). The synthesis cycle Tsum and the on / off timing are mapped for each selection condition and are defined by the selection condition. That is, in this step, since the waveform shape can be defined based on the mapped information, the processing of the control circuit CNT can be simplified without incorporating feedback control such as PI control.
その後、インバータ制御回路170からインバータ用搬送波WAV1の取得を行い(S04)、インバータ用搬送波WAV1に合成周期Tsumとオンオフタイミングとを適用させて、スナバトランジスタ131の駆動信号Snbを生成し、当該スナバトランジスタSnbを駆動させる(S05)。かかる後、S01からのループ処理を実施させ、制御回路CNTに電源が投入されている間、アクティブスナバ回路130の制御を継続する。
Thereafter, the inverter carrier wave WAV1 is obtained from the inverter control circuit 170 (S04), and the synthesis period Tsum and the on / off timing are applied to the inverter carrier wave WAV1 to generate the drive signal Snb of the
以下、図8乃至図13を参照して、スナバ制御回路によって制御された相電流について、具体例に基づき説明する。尚、図8乃至図13では、電流検出部SEN2で検出された相電流のうち、U相電流のみが便宜的に説明されている。但し、他の相電流にあっても、位相は異なるものの、その波形の状態は略同様に制御されている。また、V/F制御または同期制御では、回転子の回転速度を上昇させるために相電流の周波数を上げていく。但し、図8及び図10及び図12にあっては、何れの図を参照しても相電流の周波数が一致しているように便宜的に示されているが、実際には、その周波数が回転子の回転速度に応じて変動するものである。 Hereinafter, the phase current controlled by the snubber control circuit will be described based on specific examples with reference to FIGS. 8 to 13. 8 to 13, for convenience, only the U-phase current is described among the phase currents detected by the current detection unit SEN2. However, even in other phase currents, although the phases are different, the waveform states are controlled in substantially the same manner. In V / F control or synchronous control, the frequency of the phase current is increased in order to increase the rotation speed of the rotor. However, in FIGS. 8, 10, and 12, the frequency of the phase current is shown for convenience in reference to any of the drawings, but in reality, the frequency is It fluctuates according to the rotational speed of the rotor.
図8は、同期モータMの運転を開始させた直後のU相電流が模式的に示されている。即ち、V/F制御の初期段階の状態が示されている。この場合、V/F制御であるため、回転子の磁束方向と制御軸方向とが一致していなく、力率が極めて低い状態とされる。この段階では、スナバ制御回路160は、運転モードMdの情報から同期モータMの回生電流が増えることを予測し、スナバトランジスタ131における駆動信号Snbのデューティ比を大きく設定できるマップを選定する。ここでは、合成周期Tsumが5×Tinv、第1周期〜第2周期がOFF、第3周期〜第5周期がON、とされるマップが選択される。
FIG. 8 schematically shows the U-phase current immediately after the operation of the synchronous motor M is started. That is, the initial state of V / F control is shown. In this case, because of V / F control, the magnetic flux direction of the rotor and the control axis direction do not coincide with each other, and the power factor is extremely low. At this stage, the
かかる場面のスナバ制御回路160では、図9に示す如く、インバータ用搬送波WAV1に基づいてスナバトランジスタの駆動信号Snbを生成し、当該スナバトランジスタ131を要素周期に対応させて駆動させていく。このとき、図示の如く、スナバコンデンサでは、トランジスタの通電期間に応じて電荷を放電させ、当該電荷によって生じていた電圧値Vcを適宜に低下させていく。尚、同図では、スナバコンデンサの電圧Vcの減少曲線が連続する波形として示されているが、実際には、スナバトランジスタの通電時間内において放電可能なタイミングが限られるので、その波形が断続的に現われるものと考えられる。
The
図8のX拡大図に示す如く、スナバトランジスタの駆動信号Snbがオフ状態(1〜2)とされる場合、コンバータ回路120からの供給電流によって、相電流Iuが賄われる。一方、スナバトランジスタの駆動信号Snbがオン状態(3〜5)とされる場合、アクティブスナバ回路130からの放電電流によって、相電流Iuが賄われる。
As shown in the X enlarged view of FIG. 8, when the drive signal Snb of the snubber transistor is turned off (1-2), the phase current Iu is covered by the supply current from the converter circuit 120. On the other hand, when the drive signal Snb of the snubber transistor is turned on (3 to 5), the phase current Iu is covered by the discharge current from the
アクティブスナバ回路130が駆動される場合、合成周期Tsumの期間に流れる相電流Iuは、拡大部Xに示す如く、オフ時の要素周期Tinvに対応する電流値と、オン時の要素周期Tinvに対応する電流値との総和によって定まる値である。即ち、スナバ制御回路160は、検出電流Ii$によって必要な相電流Iuが規定されるので、合成周期Tsumで必要とされる平均電流となるように、スナバトランジスタ131のオンオフパターンを選定することとなる。そして、駆動信号成形部162におけるマップの選定処理は、合成周期Tsumに必要とされる平均電流と合致するように、パターン化された複数のマップの中から最適のマップ情報を取得することにある。
When the
そして、図8に示す如く、正しく設定された平均電流を要素毎に集合させることにより、正弦波状の正しい相電流Iuが制御され、これにより、同期モータMが所望の状態で制御されることとなる。 Then, as shown in FIG. 8, the correct phase current Iu having a sinusoidal shape is controlled by aggregating correctly set average currents for each element, whereby the synchronous motor M is controlled in a desired state. Become.
図10は、V/F制御が進行した際のU相電流が模式的に示されている。即ち、同期モータMがV/F制御によって安定的に駆動されている状態が示されている。この場合にあっても、回転子の磁束方向と制御軸方向とは一致していない。但し、先の場合と比較して力率が幾分向上することとなる。この段階では、スナバ制御回路160は、運転モードMdの情報から同期モータMの回生電流が減少することを予測し、スナバトランジスタ131における駆動信号Snbのデューティ比を小さく設定できるマップを選定する。ここでは、合成周期Tsumが8×Tinv、第1周期〜第7周期がOFF、第8周期がON、とされるマップが選択される。
FIG. 10 schematically shows the U-phase current when the V / F control proceeds. That is, the state where the synchronous motor M is stably driven by the V / F control is shown. Even in this case, the magnetic flux direction of the rotor does not coincide with the control axis direction. However, the power factor is somewhat improved compared to the previous case. At this stage, the
かかる場面のスナバ制御回路160では、図11に示す如く、力率の向上に伴いコンデンサの電圧値Vcの上昇する割合が鈍化する。従って、駆動信号のオフ期間が長期化され、オン期間が短期化される。
In the
図10のY拡大図に示す如く、スナバトランジスタの駆動信号Snbがオフ状態(1〜7)とされる場合、コンバータ回路120からの供給電流によって、相電流Iuが賄われる。一方、スナバトランジスタの駆動信号Snbがオン状態(8)とされる場合、アクティブスナバ回路130からの放電電流によって、相電流Iuが賄われる。そして、正しく設定された平均電流を要素毎に集合させることにより、正弦波状の正しい相電流Iuが制御され、これにより、同期モータMが所望の状態で制御されることとなる。尚、切換モードにおけるスナバ制御回路の動作は、図10に示される制御と略同等であるので、その説明を省略する。
As shown in the enlarged Y view of FIG. 10, when the drive signal Snb of the snubber transistor is turned off (1 to 7), the phase current Iu is covered by the supply current from the converter circuit 120. On the other hand, when the drive signal Snb of the snubber transistor is turned on (8), the phase current Iu is covered by the discharge current from the
図12は、同期モードへ移行した際のU相電流が模式的に示されている。即ち、同期モータMの力率が(√3)/2以上で制御されるため、インダイレクトマトリクスコンバータ100に回生電力が生じることはない。このため、図13に示す如く、スナバ制御回路160が駆動されることは無い。そして、図12に示す如く、全ての相電流は、コンバータ回路120からの供給電流によって賄われることとなる。
FIG. 12 schematically shows the U-phase current when shifting to the synchronous mode. That is, since the power factor of the synchronous motor M is controlled at (√3) / 2 or more, no regenerative power is generated in the indirect matrix converter 100. Therefore, as shown in FIG. 13, the
スナバ制御回路は、同期モードで運転されている間、原則としてd軸成分の電流を略零として回生電流を発生させないので、図7の処理ルーチンを省略させることが可能である。この場合、制御回路CNTの処理動作にかかる負担が抑制される。特に、エアコン室外機のコンプレッサ用モータでは、モータの負荷トルクが安定しているので、本実施の形態を適用させる技術として好適である。一方、同期制御であっても、電流検出部SEN2に流れる電流が低くなる場合、d軸成分の電流を増加させ、検出信号の出力値を上げる場合がある。かかる場合、制御上必要なq軸電流に変更は無く、不要なd軸電流のみが加えられるため、V/F制御時と同様に回生電流が流れてしまう事がある。このような場合には、かかる特殊な制御に対応させて、上述したアクティブスナバ回路130を駆動させるようにすれば良い。また、検出信号の出力低下に関する問題は、V/F制御においても起こり得るため、このよう場合にも、アクティブスナバ回路130を適宜に駆動させることで、回生電流を吸収することが可能となる。
While the snubber control circuit is operated in the synchronous mode, the d-axis component current is set to substantially zero and no regenerative current is generated in principle, so that the processing routine of FIG. 7 can be omitted. In this case, the burden on the processing operation of the control circuit CNT is suppressed. In particular, a compressor motor for an air conditioner outdoor unit is suitable as a technique to which the present embodiment is applied because the load torque of the motor is stable. On the other hand, even in the synchronous control, when the current flowing through the current detection unit SEN2 becomes low, the d-axis component current may be increased to increase the output value of the detection signal. In such a case, there is no change in the q-axis current necessary for control, and only an unnecessary d-axis current is added, so that a regenerative current may flow as in the V / F control. In such a case, the above-described
上述の如く、本実施の形態に係るインダイレクトマトリクスコンバータ100によると、複数の要素周期Tinvで合成された期間Tsum毎でスナバトランジスタの切換動作が行なわれるので、要素周期毎にスイッチングする制御から免れ、制御回路CNTの処理動作の簡素化が図られる。このため、FPGAといった特殊な回路素子を用いることなく、汎用の制御回路を適用することが可能となる。 As described above, according to the indirect matrix converter 100 according to the present embodiment, the switching operation of the snubber transistor is performed every period Tsum synthesized with a plurality of element periods Tinv, so that the control for switching every element period is avoided. This simplifies the processing operation of the control circuit CNT. For this reason, a general-purpose control circuit can be applied without using a special circuit element such as an FPGA.
尚、本実施の形態に係るインダイレクトマトリクスコンバータは、本発明の一例が代表的に示されたものであって、種々の改変が可能である。例えば、インダイレクトマトリクスコンバータは、図14に示す如く、他の構成によるコンバータ回路190に置換えても良い。当該コンバータ回路190は、逆圧保護機能を備えたIGBTによってスイッチング素子のアームを構成させ、かかるアームを3相設けることにより、図2と同様の電力変換機能が実現される。 The indirect matrix converter according to the present embodiment is a representative example of the present invention, and various modifications can be made. For example, the indirect matrix converter may be replaced with a converter circuit 190 having another configuration as shown in FIG. In the converter circuit 190, an IGBT having a back pressure protection function constitutes an arm of a switching element, and by providing such an arm with three phases, a power conversion function similar to that in FIG. 2 is realized.
また、図15に示す如く、アクティブスナバ回路130は、スナバコンデンサ133に放電抵抗134を設けるのが好ましい。かかる構成では、アクティブスナバ回路の動作が長期間止まると、スナバコンデンサ133に蓄積された電荷は、放電抵抗134を介してローサイドラインへと放電される。これにより、アクティブスナバ回路130は、長期間に亘るスナバトランジスタ131の逆電圧から保護される。従って、インダイレクトマトリクスコンバータの使用を止めて電源をオフにする場合、又は、モータの同期運転が長時間続く場合(例えば、室外機のコンプレッサ用モータ等)に好適である。
Further, as shown in FIG. 15, the
更に、本発明に係るインダイレクトマトリクスコンバータは、誘導モータを負荷としても用いることが可能である。この場合、同期モータと比較して力率が低くなるので、スナバトランジスタ131の通電時間が全体として長くなる。但し、スナバトランジスタの通電時間は、上述の如く、多くの要素周期Tinvに亘ってオン状態に制御されるだけであって、制御回路CNTの負担を増加させることにはならない。
Furthermore, the indirect matrix converter according to the present invention can use an induction motor as a load. In this case, since the power factor is lower than that of the synchronous motor, the energization time of the
100 インダイレクトマトリクスコンバータ
120 コンバータ回路
130 アクティブスナバ回路
140 インバータ回路
160 アクティブスナバ制御回路
161 周期選定手段
162 放電許可手段
M 永久磁石同期モータ
DESCRIPTION OF SYMBOLS 100 Indirect matrix converter 120
Claims (6)
前記スナバ制御回路は、インバータ制御回路で用いられるインバータ用搬送波の要素周期に対応させてアクティブスナバ回路の動作を選定する周期選定手段と、所定の要素周期の期間で前記電荷の放電を許可させる放電許可手段とを備え、
前記周期選定手段は、前記スナバコンデンサの電圧値と前記負荷に流れる電流値とに基づいて、前記所定の要素周期を選定することを特徴とするインダイレクトマトリクスコンバータ。 A converter circuit that converts AC power and outputs DC power to the DC link section in the subsequent stage, and a circuit that intermittently discharges the charge accumulated in the snubber capacitor to the high side line, and is connected in parallel to the DC link section An active snubber circuit, an inverter circuit that converts the DC power and outputs AC power used by a load, a snubber control circuit that controls the discharge of charge accumulated in the snubber capacitor , and a voltage generated by the charge accumulation. Voltage detecting means for detecting,
The snubber control circuit includes period selection means for selecting the operation of the active snubber circuit in correspondence with the element period of the inverter carrier wave used in the inverter control circuit , and discharge for allowing the discharge of the charge in a predetermined element period. With permission means,
The indirect matrix converter characterized in that the period selection means selects the predetermined element period based on a voltage value of the snubber capacitor and a current value flowing through the load .
前記スナバ制御回路は、インバータ制御回路で用いられるインバータ用搬送波の要素周期に対応させてアクティブスナバ回路の動作を選定する周期選定手段と、所定の要素周期の期間で前記電荷の放電を許可させる放電許可手段とを備え、The snubber control circuit includes period selection means for selecting the operation of the active snubber circuit in correspondence with the element period of the inverter carrier wave used in the inverter control circuit, and discharge for allowing the discharge of the charge in a predetermined element period. With permission means,
前記周期選定手段は、前記スナバコンデンサの電圧値と前記インバータ制御回路で算出される指令電流の算出値とに基づいて、前記所定の要素周期を選定することを特徴とするインダイレクトマトリクスコンバータ。The indirect matrix converter characterized in that the period selection means selects the predetermined element period based on a voltage value of the snubber capacitor and a calculated value of a command current calculated by the inverter control circuit.
前記スナバ制御回路は、インバータ制御回路で用いられるインバータ用搬送波の要素周期に対応させてアクティブスナバ回路の動作を選定する周期選定手段と、所定の要素周期の期間で前記電荷の放電を許可させる放電許可手段とを備え、The snubber control circuit includes period selection means for selecting the operation of the active snubber circuit in correspondence with the element period of the inverter carrier wave used in the inverter control circuit, and discharge for allowing the discharge of the charge in a predetermined element period. With permission means,
前記周期選定手段は、指令角速度及び推定角速度より算出される差分値と前記スナバコンデンサの電圧値とに基づいて、前記所定の要素周期を選定することを特徴とするインダイレクトマトリクスコンバータ。The indirect matrix converter characterized in that the period selection means selects the predetermined element period based on a difference value calculated from a command angular velocity and an estimated angular velocity and a voltage value of the snubber capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009265427A JP5150981B2 (en) | 2009-11-20 | 2009-11-20 | Indirect matrix converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009265427A JP5150981B2 (en) | 2009-11-20 | 2009-11-20 | Indirect matrix converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011109886A JP2011109886A (en) | 2011-06-02 |
JP5150981B2 true JP5150981B2 (en) | 2013-02-27 |
Family
ID=44232738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009265427A Expired - Fee Related JP5150981B2 (en) | 2009-11-20 | 2009-11-20 | Indirect matrix converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5150981B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112564566B (en) * | 2020-12-21 | 2022-04-05 | 浙江大学 | Method for expanding high-speed operation range of IMC-SPMSM system |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63290195A (en) * | 1987-05-21 | 1988-11-28 | Mitsubishi Electric Corp | Control circuit of invertor |
JP3259626B2 (en) * | 1996-02-29 | 2002-02-25 | 株式会社日立製作所 | Inverter device and electric vehicle control device |
JP3487769B2 (en) * | 1998-09-25 | 2004-01-19 | 三菱電機株式会社 | Motor drive control device |
JP4021431B2 (en) * | 2004-08-10 | 2007-12-12 | ファナック株式会社 | Converter device, inverter device, and DC link voltage control method |
JP4785189B2 (en) * | 2006-03-14 | 2011-10-05 | 国立大学法人長岡技術科学大学 | AC switch circuit |
JP5304192B2 (en) * | 2008-03-28 | 2013-10-02 | ダイキン工業株式会社 | Power converter |
JP4951053B2 (en) * | 2009-11-20 | 2012-06-13 | ダイヤモンド電機株式会社 | Indirect matrix converter |
-
2009
- 2009-11-20 JP JP2009265427A patent/JP5150981B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011109886A (en) | 2011-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6555186B2 (en) | AC motor control device | |
JP6342079B2 (en) | Inverter control device and air conditioner | |
US7075267B1 (en) | Space vector-based current controlled PWM inverter for motor drives | |
WO2011099122A1 (en) | Power conversion device | |
JP5535493B2 (en) | In-vehicle electric compressor | |
JP5047582B2 (en) | Inverter device | |
JP2004064903A (en) | Controller for synchronous motor, and apparatus using it | |
US20120206076A1 (en) | Motor-driving apparatus for variable-speed motor | |
JP2013085455A (en) | Power conversion device | |
JP4561865B2 (en) | Synchronous motor drive device | |
JP2011176903A (en) | Generator for vehicle | |
CN102208879B (en) | Direct-current to three-phase alternating-current inverter system | |
JP2008220117A (en) | Ac motor controller | |
JPWO2011135695A1 (en) | Power converter | |
JP2005045912A (en) | Matrix converter circuit and motor drive device | |
JP2011109803A (en) | Device for controlling electric motor | |
JP6652918B2 (en) | Motor drive control device | |
JP4951053B2 (en) | Indirect matrix converter | |
JP5150981B2 (en) | Indirect matrix converter | |
JP2008228399A (en) | Vehicular ac motor device | |
JP2003189668A (en) | Power converter | |
JP2008043048A (en) | Inverter controller for driving motor | |
JP4143918B2 (en) | Two-phase modulation control type inverter device | |
JP2008160915A (en) | Inverter controller for driving motor and apparatus employing the same | |
JP3549312B2 (en) | Inverter device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121116 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5150981 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |