JP5150720B2 - Manufacturing method of electronic assembly and electronic assembly - Google Patents

Manufacturing method of electronic assembly and electronic assembly Download PDF

Info

Publication number
JP5150720B2
JP5150720B2 JP2010501455A JP2010501455A JP5150720B2 JP 5150720 B2 JP5150720 B2 JP 5150720B2 JP 2010501455 A JP2010501455 A JP 2010501455A JP 2010501455 A JP2010501455 A JP 2010501455A JP 5150720 B2 JP5150720 B2 JP 5150720B2
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
printed circuit
conductive film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010501455A
Other languages
Japanese (ja)
Other versions
JP2010524213A (en
Inventor
クーグラー アンドレアス
ベッカー カール−フリーデリヒ
リービング ゲアハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2010524213A publication Critical patent/JP2010524213A/en
Application granted granted Critical
Publication of JP5150720B2 publication Critical patent/JP5150720B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Description

本発明は請求項１の上位概念による少なくとも１つの電子構成素子を含んだ電子アッセンブリーの製造のための方法並びに請求項９の上位概念による電子アッセンブリーに関している。   The invention relates to a method for the manufacture of an electronic assembly comprising at least one electronic component according to the superordinate concept of claim 1 and to an electronic assembly according to the superordinate concept of claim 9.

プリント基板上の電子アッセンブリーに使用される複数の電子構成素子をカプセル化して電子回路支持体上の面積効率を高めるために、複数の電子構成素子をプリント基板内に収容することは公知である。これによってこれらの電子構成素子の保護が可能となる。ＵＳ−Ｂ ６，５１２，１８２ 明細書からは例えばプリント基板に複数の収容部をフライス加工して設け、その中にこれらの電子構成素子を挿入することが公知である。それらの電子構成素子の挿入後は当該収容部が充填され、引き続き平滑化されて積層される。その際複数の電子構成素子の埋め込みによって電子アッセンブリーの平らな表面を得ることができる。   It is known to house a plurality of electronic components in a printed circuit board in order to encapsulate a plurality of electronic components used in an electronic assembly on the printed circuit board to increase the area efficiency on the electronic circuit support. This makes it possible to protect these electronic components. From US-B 6,512,182 it is known for example that a plurality of receptacles are milled on a printed circuit board and these electronic components are inserted therein. After the insertion of these electronic components, the housing portion is filled and subsequently smoothed and laminated. A flat surface of the electronic assembly can then be obtained by embedding a plurality of electronic components.

このアッセンブリーの欠点は、まず複数の電子構成素子を挿入する複数の収容部をプリント基板内に設けなければならないことである。そしてこれらの電子構成素子の正確な位置付けはこの場合非常に困難である。   The disadvantage of this assembly is that a plurality of receiving portions into which a plurality of electronic components are inserted must first be provided in the printed circuit board. And the precise positioning of these electronic components is very difficult in this case.

ＤＥ−Ａ １０ ２００５ ００３ １２５号明細書からは、電子回路の製造方法が公知であり、この場合この電子回路はキャスティングコンパウンドによって相互に機械的に接続されている電子構成素子を有している。このキャスティングコンパウンドの少なくとも一方の側には少なくとも１つの層導体路が設けられており、この導体路が構成素子を電気的に相互に接続している。この回路の製造に対しては複数の構成素子を支持体フィルム上に被着し、引き続き鋳造材料で鋳造しなければならない。それに続いて支持体フィルムを引き離し、構成素子が支持体フィルムと接続された側に１つ若しくはそれ以上の導体路層が被着される。それらの導体路が構成素子を電気的に相互に接続している。   DE-A 10 2005 003 125 discloses a method for producing an electronic circuit, in which the electronic circuit has electronic components that are mechanically connected to each other by means of a casting compound. At least one layer conductor track is provided on at least one side of the casting compound, and this conductor track electrically connects the components to each other. For the production of this circuit, a plurality of components must be deposited on a support film and subsequently cast with a casting material. Subsequently, the support film is pulled apart and one or more conductor track layers are deposited on the side where the component is connected to the support film. These conductor tracks electrically connect the components.

この手法の欠点は、当該の電気回路を機能させ得る相互接続を得るためには、支持体フィルムが残らず除去されなければならないことである。   The disadvantage of this approach is that all of the support film must be removed in order to obtain an interconnection that allows the electrical circuit to function.

発明の開示
本発明による、少なくとも１つの電子構成素子を含んだ電子アッセンブリーを製造するための方法においては以下のステップが含まれている。すなわち、
（ａ）少なくとも１つの電子構成素子を、導電性支持体フィルムの絶縁層に固定し、その際前記構成素子の活性側がフィルム方向に配向され、
（ｂ）導電性支持体フィルムを該フィルム上に固定された少なくとも１つの電子構成素子と共にプリント基板支持体上に積層し、その際少なくとも１つの電子構成素子がプリント基板支持体方向に配向され、
（ｃ）導電性支持体フィルムの構造化によって複数の導体路を形成し、少なくとも１つの電子構成素子をコンタクトさせるステップである。 DISCLOSURE OF THE INVENTION A method for manufacturing an electronic assembly including at least one electronic component according to the present invention includes the following steps. That is,
(A) fixing at least one electronic component to the insulating layer of the conductive support film, wherein the active side of the component is oriented in the film direction;
(B) laminating a conductive support film on a printed circuit board support together with at least one electronic component fixed on the film, wherein at least one electronic component is oriented in the direction of the printed circuit board support;
(C) A step of forming a plurality of conductor paths by structuring the conductive support film and contacting at least one electronic component.

本発明による装置の製造の複数のステップを表した図A diagram representing the steps of the manufacture of a device according to the invention 本発明による装置の製造の複数のステップを表した図A diagram representing the steps of the manufacture of a device according to the invention 本発明による装置の製造の複数のステップを表した図A diagram representing the steps of the manufacture of a device according to the invention 本発明による装置の製造の複数のステップを表した図A diagram representing the steps of the manufacture of a device according to the invention 本発明による装置の製造の複数のステップを表した図A diagram representing the steps of the manufacture of a device according to the invention 本発明による装置の製造の複数のステップを表した図A diagram representing the steps of the manufacture of a device according to the invention 本発明による装置の製造の複数のステップを表した図A diagram representing the steps of the manufacture of a device according to the invention 本発明による装置の製造の複数のステップを表した図A diagram representing the steps of the manufacture of a device according to the invention

少なくとも１つの電子構成素子を導電性支持体フィルムの絶縁層に固定することによって、電子構成素子を正確に位置づけすることができるようになる。それに続いて導電性支持体フィルムが該フィルム上に固定された少なくとも１つの電子構成素子と共にプリント基板支持体上に積層され、その際に少なくとも１つの電子構成素子がプリント基板支持体方向に配向されることにより、少なくとも１つの電子構成素子がプリント基板支持体によって取り囲まれる。これによりこの構成素子は完全にカプセル化される。   By fixing at least one electronic component to the insulating layer of the conductive support film, the electronic component can be accurately positioned. Subsequently, a conductive support film is laminated on the printed circuit board support together with at least one electronic component fixed on the film, with at least one electronic component oriented in the direction of the printed circuit board support. Thereby, at least one electronic component is surrounded by the printed circuit board support. This completely encapsulates the component.

導電性支持体フィルムの構造化によって簡単な形式で必要な導体路が形成される。これにより電子アッセンブリーの迅速でかつ低コストな製造が可能となる。 By structuring the conductive support film, the necessary conductor tracks are formed in a simple manner. As a result, the electronic assembly can be manufactured quickly and at low cost.

本発明の有利な実施例によれば、少なくとも１つの電子構成素子が導電性支持体フィルムへの固定の後でポリマー物質によって包含される。   According to an advantageous embodiment of the invention, at least one electronic component is included by the polymeric material after fixing to the conductive support film.

少なくとも１つの電子構成素子のポリマー物質による包含は、構成素子の付加的な保護につながる。これにより敏感な構成素子の場合であっても損傷の危険性が大幅に軽減される。   Inclusion of the at least one electronic component by the polymer material leads to additional protection of the component. This greatly reduces the risk of damage even in the case of sensitive components.

少なくとも１つの電子構成素子を包含するプリマー物質は、例えば低圧プレス物質、例えばエポキシー低圧プレス物質であってもよい。この低圧プレス物質は、例えば射出プレス成形法によって被着されてもよい。ポリマー物質内では付加的にスペースホルダーが例えば厚い誘電体のために設けられる。しかしながらそれらは挿入部材として少なくとも１つの構成素子の射出成形の際に一緒に射出成形されてもよい。   The primer material comprising at least one electronic component may be, for example, a low pressure press material, such as an epoxy-low pressure press material. This low pressure press material may be applied, for example, by injection press molding. Within the polymer material, additional space holders are provided, for example for thick dielectrics. However, they may also be injection molded together during the injection molding of at least one component as an insert.

少なくとも１つの電子構成素子の固定は有利には、接着によって行われてもよい。これに対して有利には、導電性フィルムが接着層を有している。この接着層はその場合有利には同時に絶縁層も形成する。その際には当該導電性フィルムは、例えば粘着性の導電性フィルムであってもよい。この接着は高温処理や圧力処理によって行われ得る。また例えば加熱接着処理であってもよい。   The fixing of the at least one electronic component may advantageously be performed by adhesion. In contrast, the conductive film advantageously has an adhesive layer. This adhesive layer then advantageously forms an insulating layer at the same time. In this case, the conductive film may be, for example, an adhesive conductive film. This adhesion can be performed by high temperature treatment or pressure treatment. Further, for example, a heat bonding process may be used.

本願で使用される導電性支持体フィルムないし導電性フィルムは、例えば銅箔であってもよい。これはプリント基板技術においてＲＣＣ材料として公知なものである。さらにその他の適する導電性フィルム、例えばＬＣＰフィルムやＦＥＰフィルムが用いられてもよい。金属としては前記した銅の他に例えばアルミニウムも適している。   The conductive support film or conductive film used in the present application may be, for example, a copper foil. This is known as an RCC material in printed circuit board technology. Furthermore, other suitable conductive films, such as LCP films and FEP films, may be used. As the metal, for example, aluminum is also suitable in addition to the aforementioned copper.

本発明の有利な実施形態によれば、前記ステップ（ａ）における少なくとも１つの電子構成素子を導電性フィルムに被着させる前に、位置調整マークが導電性フィルム内に設けられる。この位置調整マークは、例えば任意の断面を有する孔部または凹部である。これらは例えば導電性フィルムへのエッチング処理、打ち抜き加工ないしボーリング加工によって設けられてもよい。その際これらの位置調整マークは、導電性フィルムの少なくとも１つの電子構成素子に対向する側に設けられる。位置調整マークによって少なくとも１つの電子構成素子のポリマー物質による包含の後でもあるいは導電性フィルムのプリント基板支持体への積層の後でも少なくとも１つの電子構成素子の正確な位置を特定することができる。このことは少なくとも１つの電子構成素子のコンタクト形成のために必要とされる。代替的に、位置調整マークとして例えば導電性フィルムの実装の際に用いられる構成要素も適している。この構成素子の配設箇所には、当該構成素子の識別のために有利には導電性フィルムに任意に孔が空けられるか又はレントゲンが照射される。   According to an advantageous embodiment of the invention, before the at least one electronic component in step (a) is deposited on the conductive film, a position adjustment mark is provided in the conductive film. This position adjustment mark is, for example, a hole or a recess having an arbitrary cross section. These may be provided, for example, by etching, punching or boring on the conductive film. In this case, these position adjustment marks are provided on the side of the conductive film facing at least one electronic component. The alignment marks can identify the exact position of the at least one electronic component after inclusion of the at least one electronic component with the polymeric material or after lamination of the conductive film to the printed circuit board support. This is required for contact formation of at least one electronic component. Alternatively, a component used, for example, when mounting a conductive film as a position adjustment mark is also suitable. In order to identify the component, the conductive film is preferably perforated or irradiated with X-rays at the location of the component.

その他に位置調整マークはもちろん当業者に公知のさらなる別の形態を有していてもよい。   In addition, the positioning mark may of course have another form known to those skilled in the art.

少なくとも１つの電子構成素子と導電性フィルムとを電気的にコンタクトさせるべき位置には有利には複数の孔部が設けられる。この導電性フィルムと少なくとも１つの電子構成素子とのコンタクト形成のためにこれらの孔部は例えば金属化される。孔部の配設は、例えばレーザーによる孔空け作業によって行われる。それらの孔部が設けられる位置は、位置調整マークに基づいて定められる。   A plurality of holes are preferably provided at positions where at least one electronic component and the conductive film are to be in electrical contact. In order to form a contact between this conductive film and at least one electronic component, these holes are metallized, for example. The arrangement of the hole is performed, for example, by a drilling operation using a laser. The positions where these holes are provided are determined based on the position adjustment marks.

電子構成素子と導電性フィルムとのコンタクトを得るために孔部の金属化は当業者には公知の手法で行われる。この金属化は例えば電気を使わない金属付着によって行われてもよい。この電気を使わない金属付着は、プリント基板製造メーカにおいて使用される通常の方法である。この孔部の金属化は有利には銅を用いて行われる。   In order to obtain contact between the electronic component and the conductive film, the metallization of the hole is performed by a method known to those skilled in the art. This metallization may be performed, for example, by metal deposition without using electricity. This non-electrical metal deposition is a common method used in printed circuit board manufacturers. This metallization of the hole is preferably carried out using copper.

さらなる導体路は例えば次のようなことによって設けられてもよい。すなわちステップ（ｃ）において構造化された導電性フィルムに、複数の導体路を含んださらなる層が被着されることによって設けられてもよい。これに対しては有利にはまず誘電体が被着され、この誘電体によって前記ステップ（ｃ）において形成された導体路が覆われる。これと同時に導体路の絶縁も行われる。それにより後から被着された層の導体路との不所望な電気的なコンタクトは何も起こらない。それに続いて前記誘電体には当業者に公知の手法に従ってさらなる導体路が被着される。これらの導体路が含まれるさらなる層は、代替的に第１の層へのさらなる導電フィルムの被着とそれに続く導体路形成のためのフィルム構造化によって形成される。   The further conductor track may be provided by, for example, the following. In other words, the conductive film structured in step (c) may be provided by applying a further layer containing a plurality of conductor tracks. For this, a dielectric is preferably deposited first, which covers the conductor track formed in step (c). At the same time, the conductor path is also insulated. Thereby, no undesired electrical contact with the conductor tracks of the subsequently deposited layer occurs. Subsequently, further dielectric tracks are deposited on the dielectric according to techniques known to those skilled in the art. The further layers containing these conductor tracks are alternatively formed by depositing further conductive films on the first layer and subsequent film structuring for the formation of the conductor tracks.

電子アッセンブリーの作動中に生じる熱を逃がすために有利には、少なくとも１つの電子構成素子がステップ（ｂ）におけるプリント基板支持体への導電性フィルムの積層後に、当該導電フィルムから離れる方向に向いた側で金属コアとコンタクトする。それによって金属コアがプリント基板支持体への積層後にプリント基板に組み入れられる。電子構成素子は作動中の熱を金属コアに伝導し、この金属コアを介して外部に放出される。   Advantageously, at least one electronic component is directed away from the conductive film after lamination of the conductive film on the printed circuit board support in step (b) in order to dissipate heat generated during operation of the electronic assembly. Contact the metal core on the side. Thereby, the metal core is incorporated into the printed circuit board after lamination to the printed circuit board support. The electronic component conducts heat during operation to the metal core and is released to the outside through the metal core.

本発明による方法の利点は、少なくとも１つの電子構成素子をポリマー物質によって包含することにより、ないしは電子構成素子をプリント基板支持体に埋め込むことによって電子的な受動素子ないし能動素子の低コストなカプセル化が得られることである。さらに電子アッセンブリーは高感度な構成素子の完全なカプセル化によって非常に高い信頼性が得られる。さらにこのカプセル化のさらなる利点は、異なるレベルの構成素子が使用された場合でもレベルの補償調整が可能なことである。   The advantages of the method according to the invention are that low-cost encapsulation of electronic passive or active devices by including at least one electronic component with a polymer material or by embedding the electronic component in a printed circuit board support. Is obtained. Furthermore, the electronic assembly is very reliable due to the complete encapsulation of sensitive components. A further advantage of this encapsulation is that level compensation adjustment is possible even when different levels of components are used.

さらに本発明による方法によれば、製造過程におけるリスクの高い混合技術、例えば蝋付け、接着、ワイヤボンディングなどが避けられる。本願の電子アッセンブリーを高周波技術に使用すれば、すなわち、電子構成素子が高周波構成素子であった場合には、再生可能な高周波移行が、本発明の方法によって得られる平面状の初期構造部によって達成される。   Furthermore, the method according to the invention avoids risky mixing techniques in the manufacturing process, such as brazing, bonding, wire bonding and the like. If the electronic assembly of the present application is used for high-frequency technology, that is, if the electronic component is a high-frequency component, a reproducible high-frequency transition is achieved by the planar initial structure obtained by the method of the present invention. Is done.

本発明による方法は、場合によって必要とされる冷却体のパワー半導体への集積化も許容する。このことは例えば電子構成素子を導電性フィルムとは反対側でコンタクトさせ得る。また代替的にこれが例えばポリマー物質内に埋め込まれ、少なくとも１つの電子構成素子がポリマー物質によって包含されることも可能である。   The method according to the invention also allows the integration of the cooling body into the power semiconductor as required. This can, for example, contact the electronic component on the side opposite the conductive film. Alternatively, it can also be embedded, for example, in a polymer material, and at least one electronic component can be encompassed by the polymer material.

本発明の方法によれば、さらに低コストなワイヤリングとカプセル化が、複数のモジュール上での複数のプロセスの適用によって同時に得られる。   According to the method of the present invention, lower cost wiring and encapsulation can be obtained simultaneously by applying multiple processes on multiple modules.

さらに本発明は、少なくとも１つの電子構成素子を含み、該電子構成素子がプリント基板上において導体路構造部に接続される、電子アッセンブリーに関しており、この場合は少なくとも１つの電子構成素子がプリント基板支持体に埋め込まれ、前記導体路構造部がプリント基板の表面に配設される。前述したような低コストなカプセル化とそれに伴う高い信頼性の他に、本発明において、今日の従来技法において使用されているような高価な基板ないしパッケージング技術を使用すれば、構成素子を少数に抑えることが可能となる。その上さらに本発明による電子アッセンブリーのもとでは、１つの完全な高周波回路が１つのモジュール上でアンテナも含めて集中的に構成できる。本発明によって製造された電子アッセンブリーは標準規格の構成部材として継続処理させることも可能である。 The invention further relates to an electronic assembly comprising at least one electronic component, the electronic component being connected to a conductor track structure on the printed circuit board, in which case at least one electronic component is supported on the printed circuit board. Embedded in the body, the conductor path structure is disposed on the surface of the printed circuit board. In addition to the low cost encapsulation described above and the high reliability associated therewith, the present invention uses fewer expensive components, such as those used in today's conventional techniques, to reduce the number of components. It becomes possible to suppress to. Furthermore, under the electronic assembly according to the invention, one complete high-frequency circuit can be centrally configured on one module, including the antenna. The electronic assembly produced according to the present invention can be continuously processed as a standard component.

本発明の別の有利な実施形態によれば、導体路構造部が複数の層に形成されている。これによって電子回路支持体上で面積効率の向上が達成される。これらの付加的な層によれば、電子アッセンブリーの最も狭い空間に複数の構成素子を実装しコンタクトさせることが可能になる。   According to another advantageous embodiment of the invention, the conductor track structure is formed in a plurality of layers. This achieves increased area efficiency on the electronic circuit support. These additional layers allow a plurality of components to be mounted and contacted in the narrowest space of the electronic assembly.

良好な熱放出を可能にするために、電子アッセンブリーの作動中に発生する熱の良好な放出を可能にするために、有利にはプリント基板内に金属コアが含まれ、該金属コアが少なくとも１つの電子構成素子に金属を介して接続されている。   In order to allow good heat dissipation, a metal core is advantageously included in the printed circuit board to enable good heat dissipation generated during operation of the electronic assembly, the metal core having at least 1 Two electronic components are connected via metal.

前述した少なくとも１つの電子構成素子の他に、当該電子アッセンブリーには１つまたはそれ以上の機械的な構成要素を含ませることも可能である。   In addition to the at least one electronic component described above, the electronic assembly can also include one or more mechanical components.

本発明による方法において、ないしは本発明によって構成された電子アッセンブリーにおいて使用される電子構成素子は、全て当業者には公知の、例えばプリント基板技術やマイクロエレクトロニック技術において利用されている電子構成素子である。また機械的な構成要素もプリント基板技術において使用される全ての構成要素である。   The electronic components used in the method according to the invention or in the electronic assembly constructed according to the invention are all electronic components known to the person skilled in the art, for example used in printed circuit board technology or microelectronic technology. . Mechanical components are also all components used in printed circuit board technology.

本発明の実施例は図面に示されており、さらに以下の明細書でも詳細に説明する。   Embodiments of the invention are shown in the drawings and are explained in more detail in the following specification.

図１には導電性フィルムないし導電性支持体フィルム１が示されており、これは導電層３と絶縁層５を含んでいる。絶縁層５は有利には接着層若しくは熱可塑性プラスチックであり、それらの上には電子構成素子が被着可能である。導電性支持体フィルム１の、導電層３が存在している側には複数の位置調整マーク７が設けられている。これらの位置調整マーク７は、例えばエッチング加工、打ち抜き加工、ボーリング加工（例えばレーザーボーリング）によって当該導電性支持体フィルム１内に設けられる。さらにこの位置調整マーク７は、導電性支持体フィルム１と接続された構成素子であって、例えば任意にボーリングされたあるいはレントゲン顕微鏡によって検出が可能な構成素子であってもよい。またその他の当業者には公知のあらゆる形態がこの位置調整マークとして使用可能である。   FIG. 1 shows a conductive film or conductive support film 1, which includes a conductive layer 3 and an insulating layer 5. The insulating layer 5 is preferably an adhesive layer or a thermoplastic, on which electronic components can be deposited. A plurality of position adjustment marks 7 are provided on the side of the conductive support film 1 where the conductive layer 3 is present. These position adjustment marks 7 are provided in the conductive support film 1 by, for example, etching, punching, or boring (for example, laser boring). Further, the position adjustment mark 7 may be a component connected to the conductive support film 1 and may be a component that is arbitrarily bored or can be detected by an X-ray microscope, for example. Any other form known to those skilled in the art can be used as the alignment mark.

導電層３は有利には金属層である。特に有利にはこの金属として銅が用いられる。   The conductive layer 3 is preferably a metal layer. Particular preference is given to using copper as the metal.

第２のステップでは絶縁層５に電子構成素子９が被着される。このステップは図２に示されている。ここでは電子構成素子９の他にも導電性支持体フィルム１の絶縁層５の上に機械的な構成要素を被着させてもよい。導電性支持体フィルム１の絶縁層５上に被着されているこれらの電子構成素子９ないし機械的な構成要素は、プリント基板内に使用されるような通常の構成要素である。この場合、例えばチップ、プロセッサ、高周波回路、ＳＭＤ構成素子、アンテナモジュール、冷却体、ＭＥＭＳまたはＭＯＥＭＳなどが挙げられる。   In the second step, the electronic component 9 is deposited on the insulating layer 5. This step is illustrated in FIG. Here, in addition to the electronic component 9, mechanical components may be deposited on the insulating layer 5 of the conductive support film 1. These electronic components 9 or mechanical components deposited on the insulating layer 5 of the conductive support film 1 are conventional components as used in printed circuit boards. In this case, for example, a chip, a processor, a high-frequency circuit, an SMD component, an antenna module, a cooling body, MEMS, or MOEMS can be used.

電子構成素子９ないし機械的な構成要素の被着は、有利には絶縁層５への接着によって行われる。その場合は電子構成素子９が次のように導電性支持体フィルム１の絶縁層５に位置付けされる。すなわちこれらの電子構成素子９が後で電気回路内に配設されるべき位置に納まるように位置付けされる。個々の電子構成素子９ないしは全ての電子構成素子９には、電子構成素子９の作動中の熱放出を向上させ得るために、冷却体が被着されてもよい。この任意に設けられる冷却体はここでは電子構成素子９の導電性支持体フィルム１とは反対側に載置される。   The application of the electronic component 9 or the mechanical component is preferably effected by adhesion to the insulating layer 5. In that case, the electronic component 9 is positioned on the insulating layer 5 of the conductive support film 1 as follows. That is, these electronic components 9 are positioned so as to be placed in a position to be disposed in the electric circuit later. Individual electronic components 9 or all electronic components 9 may be fitted with a cooling body in order to improve heat dissipation during operation of the electronic components 9. This optional cooling body is here placed on the opposite side of the electronic component 9 from the conductive support film 1.

敏感な電子構成素子９のカプセル化を達成するために、これらの電子構成素子９がプリマー物質１１を用いて包含される。このことは図３に示されている。このポリマー物質１１は例えばエポキシ低圧プレス物質であってもよい。ポリマー物質１１には必要に応じて例えば厚い誘電体のためのスペースホルダー（これは例えばアンテナ若しくは冷却体のために利用される）が設けられてもよい。ポリマー物質１１による包含は、例えば射出プレス成形法を用いて行われる。前記スペースホルダーは、例えば切欠き、または凹部として形成されてもよい。しかしながら射出プレス成形法とは異なる手法であっても、それが当業者には公知であって電子構成素子９をポリマー物質１１で覆うことができるのであるならば、用いられてもよい。このポリマー物質１１を用いた付加的な包含による利点は、異なる厚みの構成素子９において高さ調整が可能になることである。このことは後続の積層過程において有利となる。これらの構成素子をまず引き外し可能なフィルム上に事前にまとめておいて、当該フィルムを除去した後に支持体フィルム１にそれらが取り付けられるようにしてもよい。   In order to achieve the encapsulation of sensitive electronic components 9, these electronic components 9 are included using a primer material 11. This is illustrated in FIG. The polymer material 11 may be, for example, an epoxy low pressure press material. If necessary, the polymer material 11 may be provided with a space holder for a thick dielectric, for example used for an antenna or a cooling body. Inclusion by the polymer substance 11 is performed using, for example, an injection press molding method. The space holder may be formed as a notch or a recess, for example. However, a technique different from the injection press molding method may be used if it is known to those skilled in the art and the electronic component 9 can be covered with the polymer material 11. The advantage of this additional inclusion with the polymer material 11 is that the height can be adjusted in the components 9 of different thicknesses. This is advantageous in the subsequent lamination process. These constituent elements may be collected in advance on a detachable film in advance and attached to the support film 1 after the film is removed.

電子構成素子９が導電性支持体フィルム１に被着された後で、あるいは電子構成素子９をポリマー物質によって包含する場合には、当該電子構成素子９をポリマー物質１１で包含した後で、導電性支持体フィルム１がプリント基板区分にカットされる。   After the electronic component 9 is applied to the conductive support film 1 or when the electronic component 9 is included with a polymer material, Conductive support film 1 is cut into printed circuit board sections.

カットされた後では、当該の導電性フィルム１が、その上に被着されている電子構成素子９及び場合よってはさらなる機械的な構成要素（これらは図には示されていない）も含めてプリント基板支持体１３上に積層される。このことは図４に示されている。ここに示されている実施例では、電子構成素子９がポリマー物質１１によって囲繞されることなしに、導電性フィルム１が電子構成素子９と共にプリント基板支持体１３に積層されている。しかしながら本発明によれば図３に示されている実施例のように、電子構成素子９がポリマー物質１１によって包含されている実施例もプリント基板支持体１３上に積層可能である。この場合この積層ステップは当業者には公知の手法である。プリント基板支持体１３は本発明によれば、次のように導電性フィルム１に積層される。すなわち電子構成素子９またはポリマー物質によって包含された電子構成素子９がプリント基板支持体１３によって取り囲まれるように積層される。これに対してはプリント基板支持体１３は電子構成素子９が設けられている導電性フィルム１の側に積層される。   After being cut, the conductive film 1 includes the electronic component 9 deposited thereon and possibly further mechanical components (these are not shown in the figure). Laminated on the printed circuit board support 13. This is illustrated in FIG. In the embodiment shown here, the conductive film 1 is laminated to the printed circuit board support 13 together with the electronic component 9 without the electronic component 9 being surrounded by the polymer material 11. However, according to the present invention, as in the embodiment shown in FIG. 3, an embodiment in which the electronic component 9 is encompassed by the polymer material 11 can also be laminated on the printed circuit board support 13. In this case, this lamination step is a technique known to those skilled in the art. According to the present invention, the printed circuit board support 13 is laminated on the conductive film 1 as follows. That is, the electronic component 9 or the electronic component 9 enclosed by the polymer material is laminated so as to be surrounded by the printed circuit board support 13. In contrast, the printed circuit board support 13 is laminated on the side of the conductive film 1 on which the electronic component 9 is provided.

一般にここではその厚みが０．１ｍｍ以上の構成素子９の場合、まずグラスファイバーによって補強され、構成素子９の箇所に予めボーリングされ硬化処理されたプリント基板材料がフィルムにあてがわれる。それに対してはプリブレグや場合によってはさらに別の硬化処理されたプリント基板材料がおかれてもよい。この積層部は後の積層過程においてプレスされる。硬化処理されたプリント基板材料は、通常はグラスファイバー補強されたエポキシ樹脂である。しかしながらここでは当業者に公知のその他の適した材料が使用されてもよい。前記プリブレグとしては一般にエポキシ樹脂も使用可能である。但しこの樹脂はまだ完全には硬化していない。高い温度と圧力を加えることによってこのプリブレグは完全に硬化される。それによってこれは硬化したプリント基板材料と結合する。プリブレグと硬化したプリント基板材料の結合によってプリオンと基板支持体１３が形成される。   In general, in the case of the component 9 having a thickness of 0.1 mm or more, generally, a printed board material that is first reinforced by glass fiber and previously bored and cured at the location of the component 9 is applied to the film. On the other hand, a prepreg or, depending on the case, a further cured printed board material may be placed. This laminated part is pressed in a later lamination process. The cured printed circuit board material is usually a glass fiber reinforced epoxy resin. However, other suitable materials known to those skilled in the art may be used here. Generally, an epoxy resin can also be used as the prepreg. However, this resin is not yet completely cured. The prepreg is completely cured by applying high temperature and pressure. This thereby bonds with the cured printed circuit board material. The prion and the substrate support 13 are formed by the combination of the prepreg and the cured printed circuit board material.

導電性フィルム１を電子構成素子９と共にないしは場合によってポリマー物質１１によって取り囲まれた電子構成素子９と共にプリント基板支持体１３上に積層した後では、電子構成素子９の接続箇所に孔部１７が導電層３及び絶縁層５も含めて導電性支持体フィルム１内に設けられる。この孔部１７の適正な位置は最初に設けられた位置調整マーク７によって求められる。これにより電子構成素子９の電気的な接続部分が存在する位置に正確に孔部１７が形成される。   After the conductive film 1 is laminated on the printed circuit board support 13 together with the electronic component 9 or optionally with the electronic component 9 surrounded by the polymer material 11, the holes 17 are electrically connected to the connection points of the electronic component 9. The conductive support film 1 including the layer 3 and the insulating layer 5 is provided. The proper position of the hole 17 is determined by the position adjustment mark 7 provided first. Thereby, the hole 17 is accurately formed at the position where the electrical connection portion of the electronic component 9 exists.

通常は導電層３と電子構成素子９のコンタクト形成のための孔部１７の形成と同時に、若しくはそれに直結して冷却チャネル３１が図７及び図８に示されているようにプリント基板支持体１３に形成される。これについては例えばレーザーボーリング方法が用いられる。孔部１７がレーザーボーリング手法によって形成されるならば、この冷却チャネル３１に対しては有利には第２のレーザーが用いられる。しかしながら全ての孔部１７と冷却チャネル３１は同じレーザーで空けられてもよい。   Usually, the cooling channel 31 is connected to the printed circuit board support 13 as shown in FIGS. 7 and 8 at the same time as or directly connected to the formation of the hole 17 for forming the contact between the conductive layer 3 and the electronic component 9. Formed. For this, for example, a laser boring method is used. A second laser is preferably used for this cooling channel 31 if the holes 17 are formed by a laser boring technique. However, all the holes 17 and the cooling channel 31 may be evacuated with the same laser.

金属化部によって電子構成素子９は導電層３と電気的にコンタクトする。このことは図６に示されている。この金属化部に対しては当業者に周知の手法、例えば電流の流れない金属付着によって金属化部１９が孔部１７内に析出される。この金属化部は電子構成素子９の端子を導体路構造部１５に接続させる。電子的なコンタクトが形成される。通常はこの金属化に使用する金属１９は銅である。金属化に対しては一般にまず無電流でパラジウムからなる初期金属化部が析出される。それに続いて電気めっきによる銅析出が行われる。この金属１９はスリーブの形態で受け入れられるか若しくは孔部１７が完全に充填される。   The electronic component 9 is in electrical contact with the conductive layer 3 by the metallization part. This is illustrated in FIG. For this metallized portion, the metallized portion 19 is deposited in the hole portion 17 by a method well known to those skilled in the art, for example, metal adhesion without current flow. This metallization part connects the terminals of the electronic component 9 to the conductor path structure part 15. Electronic contacts are formed. Usually, the metal 19 used for this metallization is copper. For metallization, generally an initial metallized portion made of palladium is first deposited without current. This is followed by copper deposition by electroplating. This metal 19 is received in the form of a sleeve or the hole 17 is completely filled.

電子構成素子９のコンタクト形成のために孔部１７を導電フィルム１に形成した後では、孔部１７の金属化部に対して図５に示されているように導電層３が構造化される。この場合この構造化は任意の当業者には公知の方法によって行われる。適切な方法は例えばエッチング手法、フォトレジスト手法、レーザーボーリング手法である。   After the hole 17 is formed in the conductive film 1 for contact formation of the electronic component 9, the conductive layer 3 is structured as shown in FIG. 5 with respect to the metallized portion of the hole 17. . In this case, this structuring is performed by any method known to those skilled in the art. Suitable methods are, for example, etching techniques, photoresist techniques, laser boring techniques.

導電層の構造化によってプリント基板に対して重要となる導体路構造部１５が形成される。   The conductor path structure 15 which is important for the printed circuit board is formed by structuring the conductive layer.

プリント基板支持体１３内への電子構成素子９の埋め込みによって平面が得られる。これにより表面の簡単な処理が可能となる。   A plane is obtained by embedding the electronic component 9 in the printed circuit board support 13. This allows a simple surface treatment.

しかしながらもちろんまず最初に導体路構造部１５を導電性フィルム１から処理し、それに続いて孔部が導電性フィルム１内へもたらされ、金属化されている。   Of course, however, the conductor track structure 15 is first treated from the conductive film 1 and then holes are brought into the conductive film 1 and metallized.

図７には、電子アッセンブリー１が示されている。この電子構成グループは、２つの導体路プレート２３を含み、それは図６に示されているように構成されている。導体路構造部１５にはさらなる導体路構造部２７を被着すべく誘電体２５が設けられている。誘電体２５として例えばエキシポ樹脂またはＦＲ４材料が適している。誘電体２５の被着は、当業者に公知の手法を用いて行われる。それにより例えば誘電体２５はレイク、削除、押圧、積層、鋳造、フィルムコーティング、スプレーコーティングによって被着され得る。   FIG. 7 shows the electronic assembly 1. This electronic configuration group includes two conductor path plates 23, which are configured as shown in FIG. The conductor path structure 15 is provided with a dielectric 25 to attach a further conductor path structure 27. As the dielectric 25, for example, an epoxy resin or an FR4 material is suitable. Deposition of the dielectric 25 is performed using techniques known to those skilled in the art. Thereby, for example, the dielectric 25 can be applied by rake, deletion, pressing, lamination, casting, film coating, spray coating.

誘電体２５にはさらなる導体路構造部２７が被着される。これについてはまず完全に導電層を被着し、この層が引き続き構造化される。   A further conductor track structure 27 is deposited on the dielectric 25. For this, the conductive layer is first completely deposited and this layer is subsequently structured.

有利には第１の導体路構造部１５上にさらなる導電フィルム２７が構造化される。このことは、有利には導体路構造部１５に対する導電層３の構造化の時のように同じ方法で行われる。導体路構造部２７の製造の後で孔部２９が誘電体２５内に設けられ、それによって、金属化により導体路構造部２７と導体路構造部１５のコンタクト形成が行われる。   A further conductive film 27 is preferably structured on the first conductor track structure 15. This is preferably done in the same way as during the structuring of the conductive layer 3 with respect to the conductor track structure 15. After the manufacture of the conductor path structure 27, a hole 29 is provided in the dielectric 25, whereby contact formation between the conductor path structure 27 and the conductor path structure 15 is performed by metallization.

特に有利には導体路に対して構造化される複数の導電性の層の製造のためにまず誘電体２５が積層され、それに続いて導電性フィルムが積層される。誘電体２５と導電性フィルムの積層の後では、まず孔部が設けられ、導電性フィルムとその下方に存在する層を電気的に接続するために引き続き金属化される。それに続いて導電性フィルムからさらなる導体路構造部２７が引き出される。   Particularly preferably, the dielectric 25 is first laminated, followed by the conductive film, for the production of a plurality of conductive layers structured to the conductor tracks. After lamination of the dielectric 25 and the conductive film, a hole is first provided and subsequently metallized to electrically connect the conductive film and the underlying layer. Subsequently, a further conductor path structure 27 is drawn from the conductive film.

電子構成素子９からの熱を放出するために、電子構成素子９の導体路構造部１５，２７とは反対側に冷却チャネル３１がプリント基板支持体１３上に設けられてもよい。この冷却チャネル３１は金属コア３３と接続される。金属コア３３と冷却チャネル３１を介して電子構成素子９からの熱が放出され得る。冷却チャネル３１と金属コア３３の接続は一般に裏側への金属化か若しくは代替的な接続、すなわち冷却チャネル３１の内壁に金属化層が設けられる。しかしながら冷却チャネル３１を完全に金属で充たすことも可能である。   In order to release heat from the electronic component 9, a cooling channel 31 may be provided on the printed circuit board support 13 on the side opposite to the conductor path structures 15 and 27 of the electronic component 9. The cooling channel 31 is connected to the metal core 33. Heat from the electronic component 9 can be released via the metal core 33 and the cooling channel 31. The connection between the cooling channel 31 and the metal core 33 is generally metallized to the back side or an alternative connection, ie a metallization layer is provided on the inner wall of the cooling channel 31. However, it is also possible to completely fill the cooling channel 31 with metal.

さらに金属コア３３と電子構成素子９の間に冷却要素を設けることも可能である。また金属コア３３を、これが電子構成素子９と直接コンタクトするように構成することも可能である。   It is also possible to provide a cooling element between the metal core 33 and the electronic component 9. It is also possible to configure the metal core 33 so that it is in direct contact with the electronic component 9.

プリント基板２３の接続は有利にはプリント基板製造プロセスの際に慣用的である積層過程を用いて行われる。 The connection of the printed circuit board 23 is preferably made using a lamination process which is customary during the printed circuit board manufacturing process.

プリント基板２３の両側に貫通する孔部３５を用いて、一方のプリント基板２３の導体路構造部１５がもう一方のプリント基板２３の導体路構造部２７と接続される。この電気的なコンタクトは例えば孔部３５の壁部の金属化によって行われ得る。金属コア３３において終端している孔部３７を用いることにより、導体路構造部１５，２７は金属コア３３と電気的にコンタクトする。これにより例えばアースコンタクトが実現され得る。孔部２７においては電気的なコンタクトが有利には金属化を用いて行われる。孔部３５，３７の金属化は例えば無電流で若しくは電気めっきによる金属析出によって形成される。代替的に例えばワイヤを孔部３５，３７に通すことで代用してもよい。   The conductor path structure part 15 of one printed circuit board 23 is connected to the conductor path structure part 27 of the other printed circuit board 23 using the holes 35 penetrating the both sides of the printed circuit board 23. This electrical contact can be made, for example, by metallizing the wall of the hole 35. By using the hole 37 that terminates in the metal core 33, the conductor path structures 15 and 27 are in electrical contact with the metal core 33. Thereby, for example, a ground contact can be realized. In the hole 27, electrical contact is preferably made using metallization. The metallization of the holes 35 and 37 is formed by, for example, no current or metal deposition by electroplating. Alternatively, for example, a wire may be substituted by passing the holes 35 and 37.

図８に示されている実施形態は図７に示されている実施形態と次の点で異なっている。すなわち、一方のプリント基板においては電子構成素子９がポリマー物質１１によって取り囲まれてなく、電子アセンブリー２１に対して用いられている第２のプリント基板２３において、電子構成素子９がポリマー物質１１によって取り囲まれている点である。   The embodiment shown in FIG. 8 differs from the embodiment shown in FIG. That is, in one printed circuit board, the electronic component 9 is not surrounded by the polymer material 11, and in the second printed circuit board 23 used for the electronic assembly 21, the electronic component 9 is surrounded by the polymer material 11. This is the point.

図７及び図８に示されている、それぞれ２つの導体路構造部１５，２７が上下に***されている実施形態の他に、２以上の導体路構造部が一方の側に設けられている構成も可能である。また電子アッセンブリーの上側と下側において異なる数の導体路構造部２５，２７が形成されていてもよい。   In addition to the embodiment shown in FIGS. 7 and 8 in which the two conductor path structures 15 and 27 are excreted vertically, two or more conductor path structures are provided on one side. Configuration is also possible. Different numbers of conductor path structures 25 and 27 may be formed on the upper and lower sides of the electronic assembly.

Claims (22)

プリント基板支持体（１３）と、
少なくとも１つの電子構成素子（９）と、
前記プリント基板支持体（１３）に含まれる、接地のための金属コア（３３）と、
導電層（３）及び絶縁層（５）を含む導電性フィルム（１）と、
前記導電性フィルム（１）に形成される導体路構造部（１５）と、
を備えたプリント基板（２３）を備える電子アッセンブリー（２１）を製造するための方法において、
（ａ）前記少なくとも１つの電子構成素子（９）を前記絶縁層（５）に固定するステップと、
（ｂ）前記少なくとも１つの電子構成素子（９）が前記プリント基板支持体（１３）に埋め込まれ且つ前記金属コア（３３）とコンタクトするように、前記導電性フィルム（１）を前記少なくとも１つの電子構成素子（９）と共に前記プリント基板支持体（１３）上に積層するステップと、
（ｃ）前記導電性フィルム（１）のパターニングによって前記導体路構造部（１５）を形成し、前記少なくとも１つの電子構成素子（９）を前記導体路構造部（１５）にコンタクトさせるステップと、
を含んでいることを特徴とする方法。 A printed circuit board support (13);
At least one electronic component (9) ;
A metal core (33) for grounding included in the printed circuit board support (13);
A conductive film (1) comprising a conductive layer (3) and an insulating layer (5);
A conductor path structure (15) formed in the conductive film (1);
A method for fabricating an electronic assembly (21) comprising a printed circuit board (23) having a,
A step of fixing the insulating layer (5) and (a) the at least one electronic component (9),
(B) the such that at least one electronic component (9) contacts and said metal core (33) embedded in the printed circuit board support (13), said conductive film (1) the at least one a step of laminating the printed substrate support (13) on with an electronic component (9),
And step by patterning a (c) the electrically conductive film (1) forming the conductor path structure (15), for the contact at least one electronic component (9) in the conductor path structure (15),
A method characterized by comprising. 前記少なくとも１つの電子構成素子（９）が前記絶縁層（５）への固定の後でポリマー物質（１１）によって取り囲まれる、請求項１記載の方法。The method of claim 1, wherein the at least one electronic component (9) is surrounded by a polymeric material (11) after fixation to the insulating layer (5) . 前記導電性フィルム（１）が接着層を有しており、該接着層は同時に前記絶縁層（５）を形成している、請求項１または２記載の方法。The conductive film (1) has a bonding layer, the adhesive layer is formed simultaneously said insulating layer (5), according to claim 1 or 2 wherein. 前記少なくとも１つの電子構成素子（９）は、前記接着層としての前記絶縁層（５）に固定される、請求項３記載の方法。4. The method according to claim 3, wherein the at least one electronic component (9) is fixed to the insulating layer (5) as the adhesive layer. 前記導電性フィルム（１）は、ＲＣＣ（樹脂被覆銅（Resin Coated Copper））箔、ＬＣＰ（液晶ポリマー（Liquid Crystal Polymer））フィルム及びＦＥＰ（フッ素化エチレンプロピレン（Fluorinated Ethylene Propylene））フィルムのいずれか一つである、請求項１から４いずれか１項記載の方法。The conductive film (1) is one of RCC (Resin Coated Copper) foil, LCP (Liquid Crystal Polymer) film, and FEP (Fluorinated Ethylene Propylene) film. The method according to claim 1, wherein the number is one. 前記少なくとも１つの電子構成素子（９）を、前記絶縁層（５）に固定させる前に、位置調整マーク（７）を前記導電性フィルム（１）内に設ける、請求項１から５いずれか１項記載の方法。 The at least one electronic component (9), prior to securing to said insulating layer (5), provided position adjustment mark (7) on the conductive film (1) in either one claims 1-5 1 The method described in the paragraph. 前記少なくとも１つの電子構成素子（９）を前記導体路構造部（１５）と電気的にコンタクトさせるべき複数のポジションが前記導電性フィルム（１）内に設けられる、請求項１から６いずれか１項記載の方法。 Wherein the at least one electronic component (9) the conductor path structure (15) and electrically plurality of positions to be the contact is provided on the conductive film (1) in either one of claims 1 6 1 The method described in the paragraph. 前記導体路構造部（１５）と前記少なくとも１つの電子構成素子（９）とは、前記絶縁層（５）に形成された孔部（１７）を介して接続される、請求項７記載の方法。 The conductor path structure (15) wherein the at least one electronic component (9), wherein the insulating layer (5) in the hole portion formed through the (17) connecting method of claim 7, wherein . 前記孔部（１７）に金属が充填される、請求項８記載の方法。The method according to claim 8, wherein the hole is filled with metal. 前記導電層（３）上に、誘電体層（２５）と、さらなる導体路構造部（２７）とが設けられる、請求項１から９いずれか１項記載の方法。 The conductive layer on the (3), dielectric layer (25), a further conductor track structure (27) and is provided, a method according to any one of claims 1-9. 少なくとも一つの冷却チャネル（３１）が前記プリント基板支持体（１３）に設けられ、前記少なくとも一つの冷却チャネル（３１）は、前記少なくとも１つの電子構成素子（９）にコンタクトするように延在する、請求項１から１０いずれか１項記載の方法。At least one cooling channel (31) is provided in the printed circuit board support (13), and the at least one cooling channel (31) extends to contact the at least one electronic component (9). A method according to any one of claims 1 to 10. 前記金属コア（３３）は、前記絶縁層（５）に形成された孔部（１７）を介して前記導体路構造部（１５，２７）に接続され、且つ、前記少なくとも一つの冷却チャネル（３１）に接続される請求項１１記載の方法。The metal core (33) is connected to the conductor path structure (15, 27) through a hole (17) formed in the insulating layer (5), and the at least one cooling channel (31). 12. The method of claim 11 connected to. 前記少なくとも１つの電子構成素子（９）は、前記金属コア（３３）と直接コンタクトする、請求項１から１２いずれか１項記載の方法。The method according to any of the preceding claims, wherein the at least one electronic component (9) is in direct contact with the metal core (33). プリント基板支持体（１３）と、
少なくとも１つの電子構成素子（９）と、
前記プリント基板支持体（１３）に含まれる、接地のための金属コア（３３）と、
導電層（３）及び絶縁層（５）を含む導電性フィルム（１）と、
前記導電性フィルム（１）に形成された導体路構造部（１５）と、
を備えたプリント基板（２３）を備える電子アッセンブリー（２１）において、
前記少なくとも１つの電子構成素子（９）が前記絶縁層（５）に固定され且つ前記プリント基板支持体（１３）に埋め込まれ且つ前記導体路構造部（１５）及び前記金属コア（３３）とコンタクトするように、前記導電性フィルム（１）と前記少なくとも１つの電子構成素子（９）と前記プリント基板支持体（１３）とが積層体を構成している、
ことを特徴とする電子アッセンブリー。 A printed circuit board support (13);
At least one electronic component (9) ;
A metal core (33) for grounding included in the printed circuit board support (13);
A conductive film (1) comprising a conductive layer (3) and an insulating layer (5);
A conductor path structure (15) formed in the conductive film (1);
In an electronic assembly (21) comprising a printed circuit board (23) comprising :
The at least one electronic component (9) is fixed to the insulating layer (5 ) and embedded in the printed circuit board support (13), and is in contact with the conductor path structure (15) and the metal core (33). As described above, the conductive film (1), the at least one electronic component (9), and the printed board support (13) form a laminate,
An electronic assembly characterized by that. 少なくとも一つの冷却チャネル（３１）が前記プリント基板支持体（１３）に設けられ、前記少なくとも一つの冷却チャネル（３１）は、前記少なくとも１つの電子構成素子（９）にコンタクトするように延在している、請求項１４記載の電子アッセンブリー。At least one cooling channel (31) is provided in the printed circuit board support (13), and the at least one cooling channel (31) extends to contact the at least one electronic component (9). The electronic assembly according to claim 14. 前記金属コア（３３）は、前記絶縁層（５）に形成された孔部（１７）を介して前記導体路構造部（１５）に接続され、且つ、前記少なくとも一つの冷却チャネル（３１）に接続される請求項１５記載の電子アッセンブリー。The metal core (33) is connected to the conductor path structure (15) through a hole (17) formed in the insulating layer (5), and is connected to the at least one cooling channel (31). 16. The electronic assembly according to claim 15, which is connected. 前記少なくとも１つの電子構成素子（９）は、前記絶縁層（５）に形成された孔部（１７）を介して前記導体路構造部（１５）にコンタクトしている、請求項１４から１６いずれか１項記載の電子アッセンブリー。The at least one electronic component (9) is in contact with the conductor path structure (15) through a hole (17) formed in the insulating layer (5). An electronic assembly according to claim 1. 前記導体路構造部（１５，２７）は、複数の層に形成されている、請求項１４から１７いずれか１項記載の電子アッセンブリー。The electronic assembly according to any one of claims 14 to 17 , wherein the conductor path structure (15, 27) is formed in a plurality of layers. 前記導電性フィルム（１）は接着層を有しており、該接着層は前記絶縁層（５）を形成している、請求項１４から１８いずれか１項記載の電子アッセンブリー。The electronic assembly according to any one of claims 14 to 18, wherein the conductive film (1) has an adhesive layer, and the adhesive layer forms the insulating layer (5). 前記少なくとも１つの電子構成素子（９）は、前記接着層としての前記絶縁層（５）に固定されている、請求項１９記載の電子アッセンブリー。20. The electronic assembly according to claim 19, wherein the at least one electronic component (9) is fixed to the insulating layer (5) as the adhesive layer. 前記導電性フィルム（１）は、ＲＣＣ（樹脂被覆銅箔（Resin Coated Copper））、ＬＣＰ（液晶ポリマー（Liquid Crystal Polymer））フィルム及びＦＥＰ（フッ素化エチレンプロピレン（Fluorinated Ethylene Propylene））フィルムのいずれか一つである、請求項１４から２０いずれか１項記載の電子アッセンブリー。The conductive film (1) is one of RCC (Resin Coated Copper), LCP (Liquid Crystal Polymer) film and FEP (Fluorinated Ethylene Propylene) film. The electronic assembly according to any one of claims 14 to 20, wherein the number is one. 前記少なくとも１つの電子構成素子（９）は、前記金属コア（３３）と直接コンタクトする、請求項１４から２１いずれか１項記載の電子アッセンブリー。22. Electronic assembly according to any one of claims 14 to 21, wherein the at least one electronic component (9) is in direct contact with the metal core (33).
JP2010501455A 2007-03-30 2008-02-12 Manufacturing method of electronic assembly and electronic assembly Expired - Fee Related JP5150720B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007015819A DE102007015819A1 (en) 2007-03-30 2007-03-30 Method for producing an electronic assembly and electronic assembly
DE102007015819.1 2007-03-30
PCT/EP2008/051681 WO2008119586A1 (en) 2007-03-30 2008-02-12 Method for the production of an electronic assembly, and electronic assembly

Publications (2)

Publication Number Publication Date
JP2010524213A JP2010524213A (en) 2010-07-15
JP5150720B2 true JP5150720B2 (en) 2013-02-27

Family

ID=39535385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010501455A Expired - Fee Related JP5150720B2 (en) 2007-03-30 2008-02-12 Manufacturing method of electronic assembly and electronic assembly

Country Status (5)

Country Link
EP (1) EP2132967A1 (en)
JP (1) JP5150720B2 (en)
CN (1) CN101682993B (en)
DE (1) DE102007015819A1 (en)
WO (1) WO2008119586A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008000842A1 (en) * 2008-03-27 2009-10-01 Robert Bosch Gmbh Method for producing an electronic assembly
CN105848416B (en) * 2016-03-31 2019-04-26 华为技术有限公司 A kind of substrate and mobile terminal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US7006359B2 (en) * 2003-07-14 2006-02-28 Avx Corporation Modular electronic assembly and method of making
FI117369B (en) * 2004-11-26 2006-09-15 Imbera Electronics Oy Procedure for manufacturing an electronics module
DE102005003125A1 (en) 2005-01-21 2006-07-27 Robert Bosch Gmbh High-frequency electrical circuit for multi-chip module, has electrical components mechanically connected with each other by sealing compound and provided with conductive strip layers, which electrically connects components with each other
KR100656751B1 (en) * 2005-12-13 2006-12-13 삼성전기주식회사 Electronic components embedded pcb and the method for manufacturing thereof

Also Published As

Publication number Publication date
CN101682993B (en) 2012-03-21
WO2008119586A1 (en) 2008-10-09
EP2132967A1 (en) 2009-12-16
DE102007015819A1 (en) 2008-10-09
CN101682993A (en) 2010-03-24
JP2010524213A (en) 2010-07-15

Similar Documents

Publication Publication Date Title
KR100687976B1 (en) Method for manufacturing an electronic module and an electronic module
KR101013325B1 (en) Method for embedding a component in a base and forming a contact
US8789271B2 (en) Method for integrating an electronic component into a printed circuit board
KR102332362B1 (en) Ultra-thin embedded semiconductor device package and method of manufacturing therof
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
US10765005B2 (en) Embedding component with pre-connected pillar in component carrier
US20110088936A1 (en) Method for manufacturing an electronic assembly
US20150223320A1 (en) Pcb embedded power module
US20100328913A1 (en) Method for the producing an electronic subassembly, as well as electronic subassembly
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
JP2007535156A (en) Heat conduction from embedded components.
JP2008522397A (en) Electronic module and manufacturing method thereof
US11171092B2 (en) Component with dielectric layer for embedding in component carrier
US8020288B2 (en) Method for producing an electronic subassembly
JP4875925B2 (en) Multilayer wiring board and manufacturing method thereof
KR20160072822A (en) Method for fabrication of an electronic module and electronic module
TW201603665A (en) Printed circuit board, method for manufacturing the same and package on package having the same
US11570905B2 (en) Method of manufacturing component carrier and component carrier
KR102356810B1 (en) Printed circuit board having embedded electronic devices and method of manufacturing the same
JP5150720B2 (en) Manufacturing method of electronic assembly and electronic assembly
JP4875926B2 (en) Multilayer wiring board and manufacturing method thereof
KR20150135946A (en) Embedded coreless substrate and method thereof
US10863631B2 (en) Layer stack of component carrier material with embedded components and common high temperature robust dielectric structure
JP2001102480A (en) Semiconductor package and manufacturing method thereof
KR20180103859A (en) Manufacturing method of internal board and internal board

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120313

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

R150 Certificate of patent or registration of utility model

Ref document number: 5150720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees