JP5145687B2 - デバイスの製造方法 - Google Patents

デバイスの製造方法 Download PDF

Info

Publication number
JP5145687B2
JP5145687B2 JP2006289371A JP2006289371A JP5145687B2 JP 5145687 B2 JP5145687 B2 JP 5145687B2 JP 2006289371 A JP2006289371 A JP 2006289371A JP 2006289371 A JP2006289371 A JP 2006289371A JP 5145687 B2 JP5145687 B2 JP 5145687B2
Authority
JP
Japan
Prior art keywords
insulating film
ink
conductive ink
layer pattern
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006289371A
Other languages
English (en)
Other versions
JP2008108857A (ja
Inventor
章裕 野元
巖 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006289371A priority Critical patent/JP5145687B2/ja
Publication of JP2008108857A publication Critical patent/JP2008108857A/ja
Application granted granted Critical
Publication of JP5145687B2 publication Critical patent/JP5145687B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、ヴィアの形成方法に関し、さらに詳しくは、印刷法を用いたヴィアの形成方法に関する。
近年、プラスチック基板上に低コストプロセスで有機トランジスタアレイを形成し、Eペーパー、液晶ディスプレイなどのバックプレーンとして応用することが検討されている。この有機トランジスタの製造方法では、従来のシリコンTFTと差別化するために、真空プロセスや、フォトリソグラフィー技術を行うことなく、印刷プロセスのみで各構成要素をパターン形成し、低コスト化することが強く望まれている。
そして、このような背景から、有機トランジスタと接続するヴィアの形成方法も印刷法を用いて行うことが検討されている。例えば、基板上に設けられた配線パターン上に、パッド印刷によりカーボン/グラファイトインクからなる導電性インクを塗布することで、ヴィアを形成し、このヴィアの周囲を覆う状態で、絶縁膜を塗布形成する方法が報告されている(例えば、非特許文献1参照)。
また、基板上に設けられた配線パターンを覆う状態で、基板上に絶縁膜を形成した後、インクジェット法により絶縁膜を溶かす溶媒を配線パターン上の絶縁膜に向けて飛ばす工程と、乾燥工程とを繰り返すことで、上記配線パターンに達するヴィアホールを形成し、このヴィアホールを導電材料で埋め込む方法が報告されている(例えば、非特許文献2参照)。
Journal of Applied Physics,(米)2004年,Vol.96,p.2286 Advance Materials,(米)2001年,Vol.13,No.21,p.1601-1605
しかし、非特許文献1に記載された方法では、パッドからなる印刷版を被印刷体に押圧して、導電性インクを転写するため、被印刷体に設けられた配線に圧力がかかり断線などを起こす可能性がある。また、印刷版を必要とするため、設計変更に時間を要する、という問題がある。
また、非特許文献2に記載された方法では、確実にヴィアホールを形成するために、絶縁膜の同一箇所に何度も溶媒を飛ばす工程を行うとともに、上記工程と乾燥工程を繰り返すため、時間を要する。また、この方法により形成されるヴィアの径は、上記溶媒の体積および吐出回数である程度の制御は可能であるものの、ヴィア径を精度よく制御することは難しい、という問題がある。
そこで、本発明は、被印刷体に印刷版の接触による圧力がかかることを防ぐとともに、ヴィア径の制御が容易な印刷法によるヴィアの形成方法を提供することを目的とする。
上述したような目的を達成するために、本発明のヴィアの第1の形成方法は、基板上に設けられた導電層パターンの表面の所望の箇所に、非接触方式の印刷法により、導電性インクを塗布することで、ヴィアを形成することを特徴としている。
このようなヴィアの第1の形成方法によれば、基板上に設けられた導電層パターンの表面の所望の箇所に、非接触方式の印刷法により、導電性インクを塗布することでヴィアが形成されるため、被処理体に印刷版の接触による圧力がかかることを防止することができる。また、印刷した導電性インクの塗布パターンの径がヴィアの径となるため、ヴィア径の制御も容易に行うことが可能となる。さらに、印刷版を必要とすることなく、塗布するだけでヴィアを形成することができるため、ヴィアの形成工程が簡略化される。
また、本発明のヴィアの第2の形成方法は、次のような工程を順次行うことを特徴としている。まず、基板上に設けられた導電層パターンの表面の所望の箇所に、非接触方式の印刷方法により、絶縁性インクを塗布することで、絶縁層パターンを形成する工程を行う。次に、絶縁層パターンの上部を突出させる状態で、基板上および導電層パターン上に、上記絶縁層パターンとは異なる絶縁材料からなる絶縁膜を形成する工程を行う。次いで、絶縁層パターンを除去することで、絶縁膜に導電層パターンに達するヴィアホールを形成する工程を行う。その後、ヴィアホールを導電材料で埋め込むことで、ヴィアを形成する工程を行う。
このようなヴィアの第2の形成方法によれば、導電層パターンの表面の所望の箇所に、非接触方式の印刷法により、絶縁性インクを塗布することで、絶縁層パターンを形成し、絶縁層パターンの上部を突出させた状態で、基板上に絶縁膜を形成した後、絶縁層パターンの除去により形成されたヴィアホールに、導電材料を埋め込むことでヴィアを形成することから、被印刷体に印刷版の接触による圧力がかかることを防止することができる。また、印刷した絶縁層パターンの径がヴィアの径となるため、ヴィア径の制御も容易に行うことが可能となる。さらに、印刷版を必要とすることなく、塗布するだけでヴィアを形成することができるため、ヴィアの形成工程が簡略化される。
以上、説明したように、本発明のヴィアの第1および第2の形成方法によれば、被印刷体に印刷版の接触による圧力がかかることを防止することができるため、この圧力による被印刷体の損傷を防止することができる。また、ヴィア径の制御も容易であることから、寸法制御性よく微細なヴィアを形成することができる。さらに、ヴィアの形成工程が簡略化されるため、製造するデバイスの生産性を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(第1実施形態)
本発明のヴィアの第1の形成方法にかかる第1の実施の形態を図1の製造工程断面図を用いて説明する。
まず、図1(a)に示すように、例えばプラスチック基板からなる基板11上に、例えば金属、もしくは導電性ポリマーからなる配線パターン12(導電層パターン)が設けられており、この配線パターン12の表面の所望の箇所に、非接触方式の印刷方法により、導電性インクを塗布することで、ヴィア13を形成する。このヴィア13は、例えば20μm〜30μmの径で形成されることとする。
ここで、上記非接触方式の印刷方法とは、印刷版を被印刷体に接触させない印刷方式を指し、例えばインクジェット法や、ディスペンサー法を例示することができる。上述したように非接触方式の印刷方法を用いて導電性インクを塗布することで、被印刷体となる基板11に印刷版の接触による圧力がかかることが防止され、配線パターン12の断線等の損傷が防止される。また、導電性インクの塗布パターンの径がヴィア13の径となるため、ヴィア13の径の制御が容易となる。ここでは、非接触方式の印刷方法として、例えばインクジェット法により、導電性インクを塗布することとする。
また、中央部よりも周縁部が突出した断面形状となるように、導電性インクを塗布することが好ましい。これにより、ヴィア13が周縁部に突出部13aを有した形状となるため、後工程で、基板11上および配線パターン12上に絶縁膜を形成した際に、突出部13aにより、ヴィア13の上部が絶縁膜の表面から突出し易くなり、絶縁膜上に形成される導電層パターンと導通を取ることが可能となる。また、ヴィア13を上記断面形状とするには、導電性インクを構成する導電材料に凝集し易いものを用いるとともに、この導電材料を溶解または分散させる溶媒の揮発性を高くする。これにより、導電性インクを塗布した後、乾燥する過程において、塗布された領域の周縁に導電材料が集まるため、上述したような断面形状となる。また、インクジェット法により印刷するため、上記導電性インクは低粘度であることが好ましく、1mPas〜10mPasであることとする。
ここでは、上記特性を示す導電性インクとして、銀ナノ粒子含有インクを用いることとするが、導電性インクとしては、上記銀ナノ粒子含有インク以外にも、金属ナノ粒子含有インク、有機金属化合物含有インク、導電性ポリマー含有インク等を用いることができる。ただし、導電性インクとして銀ナノ粒子インクを用いた場合には、熱処理により導電性を呈するため、塗布後に熱処理を行う必要がある。
次いで、図1(b)に示すように、例えばスピンコート法により、ヴィア13の上部(突出部13a)を突出させる状態で、基板11上および配線パターン12上に、例えばポリビニルフェノール(Poly Vinyl Phenol(PVP))からなる絶縁膜14を形成する。この際、上述したように、ヴィア13が突出部13aを有することで、ヴィア13の上部が絶縁膜14の表面から突出し易くなる。
なお、ここでは、スピンコート法により、絶縁膜14を形成することとしたが、本発明は、これに限定されず、ヴィア13の上部を突出させる状態で絶縁膜14を形成できれば、成膜方法は特に限定されるものではない。ただし、上記スピンコート法等の塗布法により絶縁膜14を形成することで、製造プロセスを簡略化できるため、好ましい。上記塗布法としては、スリットコーティング法、スプレーコーティング法等が挙げられる。
続いて、絶縁膜14上に、上記突出部13aと連通する状態で、配線パターン15を形成することで、前記ヴィア13により、下層の配線パターン12と上層の配線パターン15とが連通された状態となる。
このようなヴィア13の形成方法によれば、基板11上に設けられた配線パターン12の表面の所望の箇所に、インクジェット法により導電性インクを塗布することでヴィア13が形成されるため、基板11に印刷版の接触による圧力がかかることを防止することができ、この圧力による配線パターン12の断線等の損傷を防止することができる。また、印刷した導電性インクの塗布パターンの径がヴィア13の径となるため、ヴィア13の径の制御も容易に行うことが可能となり、寸法制御性よく微細なヴィア13を形成することができる。さらに、印刷版を必要とすることなく、塗布するだけでヴィア13を形成することができることで、ヴィア13の形成工程が簡略化されるため、製造するデバイスの生産性を向上させることができる。
(第2実施形態)
次に、本発明のヴィアの第2の形成方法にかかる第2の実施の形態を図2の製造工程断面図を用いて説明する。なお、第1実施形態と同様の構成には、同一の番号を付して説明する。
まず、図2(a)に示すように、例えばプラスチック基板からなる基板11上に、例えば金属、もしくは導電性ポリマーからなる配線パターン12(導電層パターン)が設けられており、この配線パターン12の表面の所望の箇所に、非接触方式の印刷方法により、絶縁性インクを塗布することで、絶縁層パターン21を形成する。ここで、絶縁層パターン21の形成領域には、後工程でヴィアが形成されるため、絶縁層パターン21は、例えば20μm〜30μmの径で形成されることとする。
ここでは、例えばインクジェット法により、上記絶縁性インクを塗布することとする。上述したように非接触方式の印刷方法を用いて絶縁性インクを塗布することで、第1実施形態で説明したように、被印刷体となる基板11に印刷版の接触による圧力がかかることが防止され、配線パターン12の断線が防止される。また、上述したように、印刷した絶縁層パターン21の径が、後述するヴィアの径となるため、ヴィアの径の制御が容易となる。
さらに、中央部よりも周縁部が突出した断面形状となるように、絶縁性インクを塗布することが好ましい。これにより、絶縁層パターン21が周縁に突出部21aを有した形状となるため、後工程で、基板11上および配線パターン12上に絶縁膜を形成した際に、突出部21aにより、絶縁層パターン21の上部が絶縁膜の表面から突出し易くなる。また、絶縁層パターン21を上記断面形状とするには、絶縁性インクを構成する絶縁材料に凝集し易いものを用いるとともに、この導電材料を溶解または分散させる溶媒の揮発性を高くする。これにより、絶縁性インクを塗布した後、乾燥する過程において、塗布された領域の周縁に絶縁材料が集まるため、上述したような断面形状となる。また、インクジェット法により印刷するため、上記絶縁性インクは低粘度であることが好ましく、1mPas〜10mPasであることとする。
ここでは、上記絶縁性インクとして、例えばポリスチレンを1wt%含有した酢酸エチル溶液を用いることとするが、これ以外にも、ヒドロキシセルロースの水溶液等を用いることで、上述した断面形状を呈する絶縁層パターン21を形成することが可能となる。
次いで、図2(b)に示すように、例えばスピンコート法により、絶縁層パターン21の上部、すなわち突出部21aを露出させる状態で、基板11上および配線パターン12上に、絶縁層パターン21とは異なる材料からなる絶縁膜22を形成する。この際、絶縁層パターン21が突出部21aを有することで、絶縁膜22から上記突出部21aが突出し易くなる。また、突出部21aにより、絶縁層パターン21の中央部には窪みが設けられた状態となるため、この窪みにも絶縁膜22が形成された状態となる。なお、絶縁膜22の成膜方法としては、第1実施形態と同様の方法を用いて行うことができる。
ここで、絶縁膜22としては、後工程で絶縁層パターン21を選択的に除去可能な材料を用いることとし、ここでは、例えばPVPからなる架橋性高分子材料を用いることとする。この場合には、PVPを塗布形成した後に、熱処理を行うことで、PVPを架橋する。これにより、後工程で、絶縁膜22に対して選択的に絶縁層パターン21が除去される。
なお、ここでは、絶縁膜22をPVPで形成することとしたが、絶縁膜22の構成材料としては、上記PVPの他に、エポキシ樹脂等を用いることができる。
次に、図2(c)に示すように、上記絶縁層パターン21(前記図2(b)参照)を除去することで、絶縁膜22に配線パターン12に達するヴィアホール22aを形成する。この際、絶縁層パターン21が突出部21a(前記図2(b)参照)を有することで、絶縁層パターン21の中央部の窪みに絶縁膜22が形成されたとしても、絶縁層パターン21を除去することで、絶縁層パターン21上の絶縁膜22はリフトオフされる。
次いで、図2(d)に示すように、例えばスクリーン印刷法により、このヴィアホール22aを例えば銀ペーストからなる導電材料で埋め込むことで、ヴィアホール22aにヴィア23を形成する。
このようなヴィアの形成方法によれば、基板11上に設けられた配線パターン12の表面の所望の箇所に、インクジェット法により絶縁性インクを塗布するため、基板11に印刷版の接触による圧力がかかることを防止することができ、印刷版の接触による配線パターン12の断線等の損傷を防止することができる。また、印刷した絶縁層パターン21の径がヴィア23の径となるため、ヴィア23の径の制御も容易に行うことが可能となり、寸法制御性よく微細なヴィア23を形成することができる。さらに、印刷版を必要とすることなく、塗布するだけでヴィア23を形成することができるため、ヴィア23の形成工程が簡略化されることから、製造するデバイスの生産性を向上させることができる。
本発明のヴィアの形成方法に係る第1実施形態を説明するための製造工程断面図である。 本発明のヴィアの形成方法に係る第2実施形態を説明するための製造工程断面図である。
符号の説明
11…基板、12…配線パターン(導電層パターン)、13,23…ヴィア、13a,21a…突出部、21…絶縁層パターン、14,22…絶縁膜、22a…ヴィアホール

Claims (6)

  1. 基板上に設けられた導電層パターンの表面の所望の箇所に、非接触方式の印刷方法により導電性インクを塗布する第1の工程、
    塗布された導電性インクを乾燥させて、その断面形状を、中央部よりも周縁部が突出した形状とする第2の工程、
    乾燥後の導電性インクの上部が絶縁膜から突出するように、乾燥後の導電性インクを含む導電性パターンの表面に該絶縁膜を形成する第3の工程、及び、
    突出した導電性インクの上部と接続する状態で、絶縁膜の上に配線パターンを形成する第4の工程、
    を備えたデバイスの製造方法。
  2. 第2の工程と第3の工程との間に、乾燥後の導電性インクに熱処理を施す工程を更に備えている請求項1に記載のデバイスの製造方法。
  3. 導電性インクは銀ナノ粒子含有インクから成る請求項2に記載のデバイスの製造方法。
  4. スピンコート法によって絶縁膜を形成する請求項1ないし請求項3のいずれか1項に記載のデバイスの製造方法。
  5. 絶縁膜はポリビニルフェノールから成る請求項4に記載のデバイスの製造方法。
  6. インクジェット法またはディスペンサー法によって導電性インクを塗布する請求項1ないし請求項5のいずれか1項に記載のデバイスの製造方法。
JP2006289371A 2006-10-25 2006-10-25 デバイスの製造方法 Expired - Fee Related JP5145687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006289371A JP5145687B2 (ja) 2006-10-25 2006-10-25 デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289371A JP5145687B2 (ja) 2006-10-25 2006-10-25 デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2008108857A JP2008108857A (ja) 2008-05-08
JP5145687B2 true JP5145687B2 (ja) 2013-02-20

Family

ID=39441970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006289371A Expired - Fee Related JP5145687B2 (ja) 2006-10-25 2006-10-25 デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP5145687B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9832886B2 (en) 2014-03-11 2017-11-28 National University Corporation Yamagata University Method for forming wiring
US10717889B2 (en) 2014-06-24 2020-07-21 Idemitsu Kosan Co., Ltd. Conductor composition ink, conductor, laminate, laminated wiring board and electronic equipment

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849112B2 (ja) * 2008-09-25 2012-01-11 ブラザー工業株式会社 配線基板及び配線基板の製造方法
KR20170097026A (ko) 2014-12-19 2017-08-25 이데미쓰 고산 가부시키가이샤 도체 조성물 잉크, 적층 배선 부재, 반도체 소자 및 전자 기기, 그리고, 적층 배선 부재의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4042460B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 製膜方法及びデバイス及び電子機器並びにデバイスの製造方法
JP3687663B2 (ja) * 2003-07-11 2005-08-24 セイコーエプソン株式会社 膜形成方法、デバイス製造方法、電気光学装置の製造方法、及び電子機器の製造方法
JP4831954B2 (ja) * 2003-11-14 2011-12-07 株式会社半導体エネルギー研究所 表示装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9832886B2 (en) 2014-03-11 2017-11-28 National University Corporation Yamagata University Method for forming wiring
US10717889B2 (en) 2014-06-24 2020-07-21 Idemitsu Kosan Co., Ltd. Conductor composition ink, conductor, laminate, laminated wiring board and electronic equipment

Also Published As

Publication number Publication date
JP2008108857A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
JP4046123B2 (ja) パターン形成方法およびトランジスタの製造方法
JP5145687B2 (ja) デバイスの製造方法
JP2013512568A (ja) 表面エネルギーの調節による電気伝導パターンの形成
US20090074955A1 (en) Methods for patterning electronic elements and fabricating molds
JP4506605B2 (ja) 半導体装置の製造方法
CN107175939B (zh) 用于印刷线路制程的***及其制造方法以及印刷线路制程
US8048725B2 (en) Method of forming pattern and method of producing electronic element
JP5361011B2 (ja) ナノメタルインクを用いる導体パターンの形成方法
JP6591975B2 (ja) 導体組成物インク、導体、積層体、積層配線基板および電子機器
TWI381567B (zh) Pattern forming method and manufacturing method of electronic component
JP2008073911A (ja) スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法
JP2009148878A (ja) 微小電気機械式装置及びその作製方法
TW201410802A (zh) 反向印刷用導電性墨水及薄膜電晶體之製造方法、以及以該製造方法形成之薄膜電晶體
KR101588290B1 (ko) 나노 물질 패턴의 제조방법
JP5071643B2 (ja) 電子装置の製造方法
JP2009028947A (ja) マイクロコンタクトプリント用版および電子装置の製造方法
US9955584B2 (en) Stamp for printed circuit process and method of fabricating the same and printed circuit process
JP2010087118A (ja) 薄膜パターンの形成方法、並びに、圧電素子および表示素子の製造方法
TWI313513B (en) Thin-film transistor and fabrication method thereof
JP4848617B2 (ja) 回路基板の製造方法、回路基板、薄膜トランジスタ、電気光学装置、電子機器
JP2017183561A (ja) 表面濡れ性制御媒体、表面濡れ性制御方法、印刷配線基板、及び電子機器
KR101248862B1 (ko) 액체 유동층을 매개로 하는 나노 전사 롤 투 롤 인쇄법을 이용한 미세 패턴 형성 방법
JP5103982B2 (ja) 有機半導体素子の製造方法
JP6233738B2 (ja) 薄膜の形成方法
JP2005340437A (ja) 多層配線基板の製造方法、電子デバイス及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091016

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees