JP5145615B2

JP5145615B2 - Semiconductor device

Info

Publication number: JP5145615B2
Application number: JP2001109041A
Authority: JP
Inventors: 陽一高野
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2001-04-06
Filing date: 2001-04-06
Publication date: 2013-02-20
Anticipated expiration: 2021-04-06
Also published as: JP2002315181A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に、複数の電源を生成可能な半導体装置に関する。
【０００２】
【従来の技術】
図４は従来の電源装置の一例のブロック構成図、図５は従来の電源装置の一例の回路構成図を示す。
【０００３】
従来の複数の電源装置１は、基準電圧部１１、レギュレータ部１２−１〜１２−３、過熱保護回路１３を含む構成とされている。
【０００４】
基準電圧部１１には、入力端子Ｔinから入力電圧Ｖinが供給される。基準電圧部１１は、電流源２１、ツェナーダイオード２２から構成される。電流源２１は、入力端子Ｔinに供給される入力電圧Ｖinにより電流を生成する。電流源２１で生成された電流は、ツェナーダイオード２２に供給される。ツェナーダイオード２２には、電流源２１からの電流が逆方向に流れる。ツェナーダイオード２２は、逆方向電流によりツェナー電圧を発生する。ツェナーダイオード２２で発生したツェナー電圧は、基準電圧Ｖrefとしてレギュレータ部１２−１〜１２−３及び過熱保護回路１３に供給される。
【０００５】
レギュレータ部１２−１は、差動増幅回路３１、抵抗Ｒ１、Ｒ２、トランジスタＱ１から構成される。抵抗Ｒ１、Ｒ２は、出力端子Ｔout1と接地間に直列に接続される。抵抗Ｒ１と抵抗Ｒ２との接続点は、出力端子Ｔout1から出力される出力電圧Ｖout1を分圧した電圧Ｖsenseを差動増幅回路３１に供給する。
【０００６】
差動増幅回路３１は、非反転入力端子に基準電圧部１１から基準電圧Ｖrefが供給されており、反転入力端子に検出電圧Ｖsenseが供給されている。差動増幅回路３１は、基準電圧Ｖrefと電圧Ｖsenseとの差に応じた信号を出力する。差動増幅回路３１の出力信号は、トランジスタＱ１のベースに供給される。
【０００７】
トランジスタＱ１は、コレクタが入力端子Ｔinに接続され、エミッタが出力端子Ｔout1に接続されている。トランジスタＱ１は、差動増幅回路３１からの出力信号に応じて入力端子Ｔinから出力端子Ｔout1に供給する電流を出力電圧Ｖout1が一定になるように制御する。レギュレータ部１２−１により所定の出力電圧Ｖout1が生成され、出力される。
【０００８】
なお、レギュレータ部１２−２及び１２−３は、上記レギュレータ部１２−１０と同一の構成であり、出力端子Ｔout1、Ｔout2から出力電圧Ｖout2、Ｖout3を出力する。
【０００９】
過熱保護回路１３は、電流源４１、サーマル検出部４２、シャットダウン回路４３から構成されている。電流源４１は、入力電圧Ｖinにより電流を発生する。電流源４１で発生した電流は、サーマル検出部４２に供給される。サーマル検出部４２は、電流源４１からの電流により駆動される。
【００１０】
また、サーマル検出部４２には、基準電圧部１１から基準電圧Ｖrefが供給されている。サーマル検出部４２は、温度特性を有する素子を内蔵している。温度特性を有する素子は、温度に応じての電圧が変化する。例えば、温度が上昇すると、電圧が上昇する。
【００１１】
サーマル検出部４２では、基準電圧部１１からの基準電圧Ｖrefと温度特性を有する素子で発生される電圧とを比較している。サーマル検出部４２は、温度特性を有する素子で発生される電圧が基準電圧Ｖrefより小さければ、出力をローレベルとし、温度特性を有する素子で発生される電圧が基準電圧Ｖrefより大きくなると、出力をハイレベルにする。
【００１２】
サーマル検出部４２の出力は、シャットダウン回路４３に供給される。シャットダウン回路４３は、電流源５１、トランジスタＱ11〜Ｑ19、抵抗Ｒ11〜Ｒ13から構成される。電流源５１は、入力端子Ｔinに供給される入力電圧Ｖinから電流を発生する。
【００１３】
トランジスタＱ11、Ｑ12は、ＮＰＮトランジスタから構成される。トランジスタＱ11は、ベースとコレクタとが接続される。トランジスタＱ12は、ベースがトランジスタＱ11のベース及びコレクタに接続されている。トランジスタＱ11、Ｑ12は、カレントミラー回路を構成しており、トランジスタＱ11のコレクタ電流に応じた電流がトランジスタＱ12のコレクタに流れる。電流源５１からの電流は、トランジスタＱ11のコレクタに供給される。電流源５１からの電流に応じた電流がトランジスタＱ12のコレクタに流れる。
【００１４】
トランジスタＱ13〜Ｑ16は、ＰＮＰトランジスタから構成されている。トランジスタＱ12のコレクタは、トランジスタＱ13〜Ｑ16のベースに接続されている。また、トランジスタＱ13は、コレクタとベースとが接続されている。また、トランジスタＱ13〜Ｑ16のエミッタは、入力端子Ｔinに接続されている。
【００１５】
トランジスタＱ13〜Ｑ16は、カレントミラー回路を構成している。トランジスタＱ14〜Ｑ16には、トランジスタＱ13のコレクタ電流、すなわち、トランジスタＱ12のコレクタ電流に応じた電流がコレクタに流れる。
【００１６】
トランジスタＱ17〜Ｑ19は、ＮＰＮトランジスタから構成される。トランジスタＱ17は、コレクタがレギュレータ部１２−１のトランジスタＱ1のベースと差動増幅回路３１の出力との接続点に接続され、エミッタが接地され、ベースが抵抗Ｒ11を介して接地されるとともにトランジスタＱ14のコレクタに接続されている。
【００１７】
トランジスタＱ17は、トランジスタＱ14からコレクタ電流が供給されると、オンする。トランジスタＱ17がオンすると、レギュレータ部１２−１の差動増幅回路３１の出力に依存しないで、トランジスタＱ1のベースがローレベルとされるので、トランジスタＱ1は常時オフとなる。このため、入力端子Ｔinから出力端子Ｔout1に電流は供給されない。すなわち、レギュレータ部１２−１は、動作が停止した状態となる。
【００１８】
また、トランジスタＱ17がオフのときには、差動増幅回路３１の出力がトランジスタＱ1のベースに供給される。トランジスタＱ1は、差動増幅回路３１の出力に応じて制御される。
【００１９】
トランジスタＱ18は、コレクタがレギュレータ部１２−２のトランジスタＱ1のベースと差動増幅回路３１の出力との接続点に接続され、エミッタが接地され、ベースが抵抗Ｒ12を介して接地されるとともにトランジスタＱ15のコレクタに接続されている。トランジスタＱ19は、コレクタがレギュレータ部１２−３のトランジスタＱ1のベースと差動増幅回路３１の出力との接続点に接続され、エミッタが接地され、ベースが抵抗Ｒ13を介して接地されるとともにトランジスタＱ16のコレクタに接続されている。
【００２０】
レギュレータ部１２−２、１２−３は、レギュレータ部１２−１と同様にトランジスタＱ15、Ｑ14からのコレクタ電流に応じて動作が制御される。
【００２１】
サーマル検出部４２の出力は、電流源５１とトランジスタＱ11のコレクタとの接続点に接続されている。電流源５１の電流は、サーマル検出部４２の出力がハイレベルのときにはトランジスタＱ11のコレクタに供給され、サーマル検出部４２の出力がローレベルのときにはサーマル検出部４２に引き込まれ、トランジスタＱ11のコレクタには供給されない。
【００２２】
周囲温度が所定温度より小さく、サーマル検出部４２の出力がローレベルのときには、電流源５１の電流はサーマル検出部４２に引き込まれ、トランジスタＱ11のコレクタには電流源５１からの電流は供給されないので、トランジスタＱ12のコレクタに電流は流れない。よって、トランジスタＱ14〜Ｑ16のコレクタには、電流は流れない。トランジスＱ14〜Ｑ16のコレクタに電流が流れないので、トランジスタＱ17〜Ｑ19はオフする。トランジスタＱ17〜Ｑ19がオフであるので、レギュレータ部１２−１〜１２−３は、差動増幅回路３１の出力に応じてトランジスタＱ1を制御する。差動増幅回路３１の出力に応じてトランジスタＱ1が制御されることにより、出力電圧Ｖout1〜Ｖout3は所定の電圧に制御される。
【００２３】
また、周囲温度が所定温度以上になり、サーマル検出部４２の出力がハイレベルになると、トランジスタＱ11のコレクタに電流源５１から電流が供給され、トランジスタＱ12のコレクタ電流が流れるので、トランジスタＱ14〜Ｑ16のコレクタに電流が流れる。トランジスＱ14〜Ｑ16のコレクタに電流が流れることによりトランジスタＱ17〜Ｑ19がオンする。トランジスタＱ17〜Ｑ19がオンすることによりレギュレータ部１２−１〜１２−３の動作が停止される。図４、図５に示す電源装置１では、単一のサーマル検出部４２により周囲温度を検出していたため、発熱源とサーマル検出部４２との距離に応じて検出温度にばらつきがあった。
【００２４】
図６は従来の電源装置の他の一例のブロック構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。
【００２５】
図６に示す電源装置６０は、レギュレータ部１２−１〜１２−３の夫々に過熱保護回路６２−１〜６１−３を設けた構成とされている。なお、過熱保護回路６２−１〜６１−３は、過熱保護回路１３と略同一構成である。但し、過熱保護回路６２−１〜６２−３は、夫々単一のレギュレータ部１２−１〜１２−３の動作を制御する構成とされている。
【００２６】
過熱保護回路６２−１は、レギュレータ部１２−１に近接して配置されている。過熱保護回路６２−１は、周囲温度が所定温度より高くなると、レギュレータ部１２−１の動作を停止させる。過熱保護回路６２−２は、レギュレータ部１２−２に近接して配置されている。過熱保護回路６２−２は、周囲温度が所定温度より高くなると、レギュレータ部１２−２の動作を停止させる。過熱保護回路６２−３は、レギュレータ部１２−３に近接して配置されている。過熱保護回路６２−３は、周囲温度が所定温度より高くなると、レギュレータ部１２−３の動作を停止させる。
【００２７】
【発明が解決しようとする課題】
しかるに、従来の電源装置１は、単一のサーマル検出部４２で周囲温度を検出していたため、発熱源からの距離に応じて検出温度にばらつきが発生する等の問題点があった。
【００２８】
また、図６に示すような電源装置６０は、レギュレータ部１２−１〜１２−３毎に過熱保護回路６２−１〜６２−３を設けるため、素子数が増加し、チップ面積が増大する。また、レギュレータ部１２−１〜１２−３で別々に過熱保護を行っているので、異常動作を検出できない可能性があった。
【００２９】
本発明は上記の点に鑑みてなされたもので、複数の電源回路の過熱を確実に検出し、保護できる半導体装置を提供することを目的とする。
【００３０】
【課題を解決するための手段】
本発明は、入力電圧から出力電圧を生成する複数の電源回路を有する１チップの半導体装置において、前記複数の電源回路の夫々に設けられ、温度を検出する複数の温度検出部と、前記複数の温度検出部のいずれかで検出温度が所定の温度以上になったときに、前記複数の電源回路のすべてを停止状態にする制御部とを有し、
前記温度検出部は、前記検出温度が所定の温度より小さいときは第１のレベルで、所定の温度より大きくなると第２のレベルとなる検出結果を出力しており、
前記制御部は、
前記温度検出部の検出結果の論理和を出力する論理和回路と、
前記論理和回路からの信号に応じてカレントミラー回路から電流が供給されるトランジスタにより、前記複数の電源回路のそれぞれの入出力間の出力トランジスタの動作を停止状態にする動作制御回路とを有することを特徴とする１チップの半導体装置を提供するものである。
【００３２】
本発明によれば、複数の電源回路の夫々に温度を検出する温度検出部を設けることにより、温度検出のバラツキを小さくできる。また、複数の電源回路のいずれかで過熱状態が検出されると、複数の電源回路のすべての動作を停止するため、半導体装置全体の過熱保護を確実に行える。
【００３３】
【発明の実施の形態】
図１は本発明の一実施例のブロック構成図、図２は本発明の一実施例の回路構成図を示す。同図中、図４、図５を同一構成部分には同一符号を付し、その説明は省略する。
【００３４】
本実施例の電源装置１００は、例えば、１チップのＩCから構成されている。本実施例の電源装置１００は、過熱保護回路１１０の構成が図４、図５に示す電源装置１とは相違する。
【００３５】
過熱保護回路１１０は、サーマル検出回路１１１−１〜１１１−３、ＯＲゲート１１２、シャットダウン回路４３を含む構成とされている。
【００３６】
サーマル検出回路１１１−１は、電流源４１−１及びサーマル検出部４２−１を含む構成とされている。電流源４１−１は、図５に示す電流源４１と同一のものであり、サーマル検出部４２−１に電流を供給する。
【００３７】
サーマル検出部４２−１は、図５に示すサーマル検出部４２と同一のものである。サーマル検出部４２−１は、レギュレータ部１２−１に近接して設けられており、レギュレータ部１２−１の周囲温度に応じてハイレベル又はローレベルとなる信号を出力する。
【００３８】
サーマル検出回路１１１−２は、電流源４１−２及びサーマル検出部４２−２を含む構成とされている。電流源４１−２は、図５に示す電流源４１と同一のものであり、サーマル検出部４２−２に電流を供給する。
【００３９】
サーマル検出部４２−２は、図５に示すサーマル検出部４２と同一のものである。サーマル検出部４２−２は、レギュレータ部１２−２に近接して設けられており、レギュレータ部１２−２の周囲温度に応じてハイレベル又はローレベルとなる信号を出力する。
【００４０】
サーマル検出回路１１１−３は、電流源４１−３及びサーマル検出部４２−３を含む構成とされている。電流源４１−３は、図５に示す電流源４１と同一のものであり、サーマル検出部４２−３に電流を供給する。
【００４１】
サーマル検出部４２−３は、図５に示すサーマル検出部４２と同一のものである。サーマル検出部４２−３は、レギュレータ部１２−３に近接して設けられており、レギュレータ部１２−２の周囲温度に応じてハイレベル又はローレベルとなる信号を出力する。
【００４２】
ＯＲ回路１１２は、電流源１２１、トランジスタＱ101〜Ｑ104、抵抗Ｒ101、から構成されている。
【００４３】
トランジスタＱ101は、ＮＰＮトランジスタから構成されている。トランジスタＱ101は、エミッタが接地され、コレクタがトランジスタＱ104のベースに接続され、ベースにサーマル検出部４２−１の出力が供給されている。トランジスタＱ101は、サーマル検出部４２−１の出力がハイレベルのときに、オンし、トランジスタＱ104のベースから電流を引き込む。トランジスタＱ101は、サーマル検出部４２−１の出力がローレベルのときには、オフする。
【００４４】
トランジスタＱ102は、ＮＰＮトランジスタから構成されている。トランジスタＱ102は、エミッタが接地され、コレクタがトランジスタＱ104のベースに接続され、ベースにサーマル検出部４２−２の出力が供給されている。トランジスタＱ102は、サーマル検出部４２−２の出力がハイレベルのときに、オンし、トランジスタＱ104のベースから電流を引き込む。トランジスタＱ102は、サーマル検出部４２−２の出力がローレベルのときには、オフする。
【００４５】
トランジスタＱ103は、ＮＰＮトランジスタから構成されている。トランジスタＱ103は、エミッタが接地され、コレクタがトランジスタＱ104のベースに接続され、ベースにサーマル検出部４２−３の出力が供給されている。トランジスタＱ103は、サーマル検出部４２−３の出力がハイレベルのときに、オンし、トランジスタＱ104のベースから電流を引き込む。トランジスタＱ103は、サーマル検出部４２−３の出力がローレベルのときには、オフする。
【００４６】
トランジスタＱ104は、ＮＰＮトランジスタから構成されている。トランジスタＱ104は、エミッタが接地され、コレクタがシャットダウン回路４３に接続されている。トランジスタＱ104のベースには、電流源１２１及び抵抗Ｒ101によりオン電圧が印加されている。
【００４７】
電流源１２１は、入力端子Ｔinからの入力電圧Ｖinに基づいて電流を発生し、抵抗Ｒ101に供給する。抵抗Ｒ101は、電流源１２１からの電流に応じた電圧を発生し、トランジスタＱ104のベースに印加する。
【００４８】
トランジスタＱ101〜Ｑ103のいずれかかがオンすると、トランジスタＱ104のベースは略接地レベルとされる。トランジスタＱ104は、ベースが略接地レベルとされると、オフする。
【００４９】
トランジスタ104がオフの状態では、シャットダウン回路４３の電流源５１からの電流は、トランジスタＱ11のコレクタ及びトランジスタＱ11、Ｑ12のベースに供給される。このため、トランジスタＱ11、Ｑ12はオンする。トランジスタＱ11、Ｑ12がオンすると、トランジスタＱ13〜Ｑ16はオンする。トランジスタＱ14〜Ｑ16がオンの状態では、トランジスタＱ17〜Ｑ19はオンする。このため、レギュレータ部１２−１〜１２−３の動作は停止状態となる。
【００５０】
また、トランジスタＱ101〜Ｑ103のすべてがオフすると、トランジスタＱ104のベースには電流源１２１及び抵抗Ｒ101によりオン電圧が印加される。このため、トランジスタＱ104はオンする。
【００５１】
トランジスタ104がオンの状態では、シャットダウン回路４３の電流源５１からの電流は、トランジスタＱ104を介して接地に流れる。このため、トランジスタＱ11、Ｑ12はオフする。トランジスタＱ11、Ｑ12がオフすると、トランジスタＱ13〜Ｑ16はオフする。トランジスタＱ14〜Ｑ16がオフの状態では、トランジスタＱ17〜Ｑ19はオフする。このため、レギュレータ部１２−１〜１２−３は動作状態となる。
【００５２】
次に、本実施例の動作を図面を用いて説明する。
【００５３】
図３は本発明の一実施例の動作説明図を示す。図３は、温度に対する電圧の特性を示している。図３（Ａ）はサーマル検出部４２−１の出力、図３（Ｂ）はサーマル検出部４２−２の出力、図３（Ｃ）はサーマル検出部４２−３の出力、図３（Ｄ）はトランジスタＱ101のベース電位、図３（Ｅ）はトランジスタＱ104のコレクタ電位、図３（Ｆ）はトランジスタＱ17〜Ｑ19のベース電位、図３（Ｇ）はレギュレータ部１２−１の出力電圧Ｖout1、図３（Ｈ）はレギュレータ部１２−２の出力電圧Ｖout2、図３（Ｉ）はレギュレータ部１２−３の出力電圧Ｖout3を示す。
【００５４】
通常の温度Ｔ１では、図３（Ａ）〜（Ｃ）に示すようにサーマル検出部４２−１〜４２−３の出力いずれもローレベルである。サーマル検出部４２−１〜４２−３がすべてローレベルであると、図３（Ｄ）に示すようにトランジスタＱ104のベース電位はハイレベルとなる。このため、トランジスタＱ104は、オン状態にある。
【００５５】
トランジスタＱ104がオン状態にあると、図３（Ｅ）に示すようにトランジスタＱ11のコレクタ電位はローレベルになる。トランジスタＱ11のコレクタ電位がローレベルであると、トランジスタＱ11〜Ｑ16がオフ状態であるので、図３（Ｅ）に示すようにトランジスタＱ17〜Ｑ19のベース電位は、ローレベルである。
【００５６】
トランジスタＱ17〜Ｑ19のベース電位がローレベルであると、トランジスタＱ17〜Ｑ19は、オフ状態にある。よって、レギュレータ部１２−１〜１２−３は、動作状態にあり、図３（Ｇ）〜（Ｉ）に示すように所定の出力電圧Ｖout1〜Ｖout3を出力端子Ｔout1〜Ｔout3から出力する。
【００５７】
周囲温度が上昇し、温度Ｔ２になると、図３（Ａ）に示すようにサーマル検出部４２−１がハイレベルになると、トランジスタＱ101がオンする。トランジスタＱ101がオンすると、図３（Ｂ）に示すサーマル検出部４２−２、図３（Ｃ）に示すサーマル検出部４２−３の出力に依存することなく、図３（Ｄ）に示すようにトランジスタＱ104のベースはローレベルになる。
【００５８】
トランジスタＱ104のベースがローレベルになると、トランジスタＱ104がオンして、シャットダウン回路４３の電流源５１からの電流を引き込む。これにより、トランジスタＱ11のコレクタ電位は、図３（Ｅ）に示すようにハイレベルになる。
【００５９】
トランジスタＱ11のコレクタ電位がハイレベルになると、トランジスタＱ11〜Ｑ16がオンする。トランジスタＱ11〜Ｑ16がオンすると、図３（Ｆ）に示すようにトランジスタＱ17〜Ｑ19のベース電位がハイレベルになる。
【００６０】
トランジスタＱ17〜Ｑ19のベース電位がハイレベルになると、トランジスタＱ17〜Ｑ19がオンする。トランジスタＱ17〜Ｑ19がオンすると、レギュレータ部１２−１〜１２−３のトランジスタＱ1のベース電位は、接地レベルとなる。よって、レギュレータ部１２−１〜１２−３のトランジスタＱ１は、オフする。トランジスタＱ１がオフすると、図３（Ｇ）〜（Ｉ）に示すようにレギュレータ部１２−１〜１２−３の出力電圧Ｖout1〜Ｖout3はゼロレベルとなる。
【００６１】
以上のようにサーマル検出部４２−１〜４２−３は、発熱源であるレギュレータ部１２−１〜１２−３に近接して設けられているので、温度検出のバラツキを小さくできる。また、レギュレータ部１２−１〜１２−３のいずれかで過熱状態が検出されると、レギュレータ部１２−１〜１２−３のすべての動作を停止する。このため、電源装置１００全体の過熱保護を確実に行える。
【００６２】
なお、本実施例では、３つのレギュレータ部１２−１〜１２−３を有する電源装置１００を例にとって説明したが、レギュレータ部は３つに限定されるものではなく、２つ以上であればよい。
【００６３】
【発明の効果】
上述の如く、本発明によれば、複数の電源回路の夫々に温度を検出する温度検出部を設けることにより、温度検出のバラツキを小さくできる。
【００６４】
また、複数の電源回路のいずれかで過熱状態が検出されると、複数の電源回路のすべての動作を停止するため、半導体装置全体の過熱保護を確実に行える。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック構成図である。
【図２】本発明の一実施例の回路構成図である。
【図３】本発明の一実施例の動作説明図である。
【図４】従来の電源装置の一例のブロック構成図である。
【図５】従来の電源装置の一例の回路構成図である。
【図６】従来の電源装置の他の一例のブロック構成図である。
【符号の説明】
１１基準電圧部
１２−１〜１２−３レギュレータ部
４３シャットダウン回路
１００電源装置
１１０過熱保護回路
１１１−１〜１１１−３サーマル検出回路
１１２ＯＲ回路
Ｔin 入力端子
Ｔout1〜Ｔout3 出力端子
Ｖin 入力電圧
Ｖout1〜Ｖout3 出力電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device capable of generating a plurality of power supplies.
[0002]
[Prior art]
4 is a block diagram of an example of a conventional power supply device, and FIG. 5 is a circuit diagram of an example of a conventional power supply device.
[0003]
A plurality of conventional power supply apparatuses 1 include a reference voltage unit 11, regulator units 12-1 to 12-3, and an overheat protection circuit 13.
[0004]
The reference voltage unit 11 is supplied with the input voltage Vin from the input terminal Tin. The reference voltage unit 11 includes a current source 21 and a Zener diode 22. The current source 21 generates a current by the input voltage Vin supplied to the input terminal Tin. The current generated by the current source 21 is supplied to the Zener diode 22. A current from the current source 21 flows through the Zener diode 22 in the reverse direction. The Zener diode 22 generates a Zener voltage by a reverse current. The Zener voltage generated by the Zener diode 22 is supplied to the regulator units 12-1 to 12-3 and the overheat protection circuit 13 as the reference voltage Vref.
[0005]
The regulator unit 12-1 includes a differential amplifier circuit 31, resistors R1 and R2, and a transistor Q1. The resistors R1 and R2 are connected in series between the output terminal Tout1 and the ground. A connection point between the resistor R1 and the resistor R2 supplies a voltage Vsense obtained by dividing the output voltage Vout1 output from the output terminal Tout1 to the differential amplifier circuit 31.
[0006]
In the differential amplifier circuit 31, the reference voltage Vref is supplied from the reference voltage unit 11 to the non-inverting input terminal, and the detection voltage Vsense is supplied to the inverting input terminal. The differential amplifier circuit 31 outputs a signal corresponding to the difference between the reference voltage Vref and the voltage Vsense. The output signal of the differential amplifier circuit 31 is supplied to the base of the transistor Q1.
[0007]
The transistor Q1 has a collector connected to the input terminal Tin and an emitter connected to the output terminal Tout1. The transistor Q1 controls the current supplied from the input terminal Tin to the output terminal Tout1 according to the output signal from the differential amplifier circuit 31 so that the output voltage Vout1 becomes constant. A predetermined output voltage Vout1 is generated and output by the regulator unit 12-1.
[0008]
The regulator units 12-2 and 12-3 have the same configuration as the regulator unit 12-10, and output output voltages Vout2 and Vout3 from the output terminals Tout1 and Tout2.
[0009]
The overheat protection circuit 13 includes a current source 41, a thermal detection unit 42, and a shutdown circuit 43. The current source 41 generates a current by the input voltage Vin. The current generated by the current source 41 is supplied to the thermal detection unit 42. The thermal detector 42 is driven by the current from the current source 41.
[0010]
Further, the reference voltage Vref is supplied from the reference voltage unit 11 to the thermal detection unit 42. The thermal detection unit 42 incorporates an element having temperature characteristics. An element having temperature characteristics changes in voltage according to temperature. For example, when the temperature rises, the voltage rises.
[0011]
The thermal detection unit 42 compares the reference voltage Vref from the reference voltage unit 11 with the voltage generated by the element having temperature characteristics. The thermal detection unit 42 sets the output to a low level if the voltage generated by the element having temperature characteristics is smaller than the reference voltage Vref, and outputs the output if the voltage generated by the element having temperature characteristics becomes larger than the reference voltage Vref. Set to high level.
[0012]
The output of the thermal detection unit 42 is supplied to the shutdown circuit 43. The shutdown circuit 43 includes a current source 51, transistors Q11 to Q19, and resistors R11 to R13. The current source 51 generates a current from the input voltage Vin supplied to the input terminal Tin.
[0013]
Transistors Q11 and Q12 are composed of NPN transistors. Transistor Q11 has its base and collector connected. The base of the transistor Q12 is connected to the base and collector of the transistor Q11. Transistors Q11 and Q12 constitute a current mirror circuit, and a current corresponding to the collector current of transistor Q11 flows through the collector of transistor Q12. The current from the current source 51 is supplied to the collector of the transistor Q11. A current corresponding to the current from the current source 51 flows through the collector of the transistor Q12.
[0014]
Transistors Q13-Q16 are composed of PNP transistors. The collector of the transistor Q12 is connected to the bases of the transistors Q13 to Q16. Further, the collector and base of the transistor Q13 are connected. The emitters of the transistors Q13 to Q16 are connected to the input terminal Tin.
[0015]
Transistors Q13 to Q16 constitute a current mirror circuit. In the transistors Q14 to Q16, a collector current of the transistor Q13, that is, a current corresponding to the collector current of the transistor Q12 flows to the collector.
[0016]
Transistors Q17-Q19 are composed of NPN transistors. The transistor Q17 has a collector connected to a connection point between the base of the transistor Q1 of the regulator unit 12-1 and the output of the differential amplifier circuit 31, an emitter grounded, a base grounded via a resistor R11, and a transistor Q14. Connected to the collector.
[0017]
The transistor Q17 is turned on when the collector current is supplied from the transistor Q14. When the transistor Q17 is turned on, the base of the transistor Q1 is set to a low level without depending on the output of the differential amplifier circuit 31 of the regulator unit 12-1, so that the transistor Q1 is always turned off. For this reason, no current is supplied from the input terminal Tin to the output terminal Tout1. That is, the regulator unit 12-1 is in a stopped state.
[0018]
When the transistor Q17 is off, the output of the differential amplifier circuit 31 is supplied to the base of the transistor Q1. The transistor Q1 is controlled according to the output of the differential amplifier circuit 31.
[0019]
The transistor Q18 has a collector connected to a connection point between the base of the transistor Q1 of the regulator unit 12-2 and the output of the differential amplifier circuit 31, an emitter grounded, a base grounded via a resistor R12, and a transistor Q15. Connected to the collector. The transistor Q19 has a collector connected to a connection point between the base of the transistor Q1 of the regulator unit 12-3 and the output of the differential amplifier circuit 31, an emitter grounded, a base grounded via a resistor R13, and a transistor Q16. Connected to the collector.
[0020]
The operations of the regulator units 12-2 and 12-3 are controlled according to the collector currents from the transistors Q15 and Q14 in the same manner as the regulator unit 12-1.
[0021]
The output of the thermal detector 42 is connected to a connection point between the current source 51 and the collector of the transistor Q11. The current of the current source 51 is supplied to the collector of the transistor Q11 when the output of the thermal detection unit 42 is at a high level, and is drawn into the thermal detection unit 42 when the output of the thermal detection unit 42 is at a low level, to the collector of the transistor Q11. Is not supplied.
[0022]
When the ambient temperature is lower than the predetermined temperature and the output of the thermal detection unit 42 is at a low level, the current of the current source 51 is drawn into the thermal detection unit 42, and the current from the current source 51 is not supplied to the collector of the transistor Q11. No current flows through the collector of the transistor Q12. Therefore, no current flows through the collectors of the transistors Q14 to Q16. Since no current flows through the collectors of the transistors Q14 to Q16, the transistors Q17 to Q19 are turned off. Since the transistors Q17 to Q19 are off, the regulator units 12-1 to 12-3 control the transistor Q1 according to the output of the differential amplifier circuit 31. By controlling the transistor Q1 according to the output of the differential amplifier circuit 31, the output voltages Vout1 to Vout3 are controlled to predetermined voltages.
[0023]
Further, when the ambient temperature becomes equal to or higher than the predetermined temperature and the output of the thermal detection unit 42 becomes high level, the current is supplied from the current source 51 to the collector of the transistor Q11 and the collector current of the transistor Q12 flows, so the transistors Q14 to Q16. Current flows through the collector. When current flows through the collectors of the transistors Q14 to Q16, the transistors Q17 to Q19 are turned on. When the transistors Q17 to Q19 are turned on, the operations of the regulator units 12-1 to 12-3 are stopped. In the power supply device 1 shown in FIGS. 4 and 5, since the ambient temperature is detected by the single thermal detection unit 42, the detected temperature varies depending on the distance between the heat generation source and the thermal detection unit 42.
[0024]
FIG. 6 is a block diagram showing another example of a conventional power supply device. In the figure, the same components as those in FIG. 4 are denoted by the same reference numerals, and description thereof is omitted.
[0025]
The power supply device 60 shown in FIG. 6 has a configuration in which overheat protection circuits 62-1 to 61-3 are provided in the regulator units 12-1 to 12-3, respectively. The overheat protection circuits 62-1 to 61-3 have substantially the same configuration as the overheat protection circuit 13. However, the overheat protection circuits 62-1 to 62-3 are configured to control the operations of the single regulator units 12-1 to 12-3, respectively.
[0026]
The overheat protection circuit 62-1 is disposed in the vicinity of the regulator unit 12-1. The overheat protection circuit 62-1 stops the operation of the regulator unit 12-1 when the ambient temperature becomes higher than a predetermined temperature. The overheat protection circuit 62-2 is disposed in the vicinity of the regulator unit 12-2. The overheat protection circuit 62-2 stops the operation of the regulator unit 12-2 when the ambient temperature becomes higher than a predetermined temperature. The overheat protection circuit 62-3 is disposed in the vicinity of the regulator unit 12-3. The overheat protection circuit 62-3 stops the operation of the regulator unit 12-3 when the ambient temperature becomes higher than a predetermined temperature.
[0027]
[Problems to be solved by the invention]
However, since the conventional power supply device 1 detects the ambient temperature with the single thermal detector 42, there is a problem that the detected temperature varies depending on the distance from the heat source.
[0028]
Moreover, since the power supply device 60 as shown in FIG. 6 is provided with the overheat protection circuits 62-1 to 62-3 for each of the regulator units 12-1 to 12-3, the number of elements increases and the chip area increases. Moreover, since overheat protection is performed separately by the regulator units 12-1 to 12-3, there is a possibility that an abnormal operation cannot be detected.
[0029]
The present invention has been made in view of the above points, and an object thereof is to provide a semiconductor device capable of reliably detecting and protecting overheating of a plurality of power supply circuits.
[0030]
[Means for Solving the Problems]
The present invention provides a one-chip semiconductor device having a plurality of power supply circuits for generating an output voltage from an input voltage, is provided to each of said plurality of power supply circuits, a plurality of the temperature detecting part for detecting temperature, wherein the plurality of when the detected temperature at any temperature detector becomes the predetermined temperature or more, and a control unit for all of said plurality of power supply circuits in a stopped state,
The temperature detection unit outputs a detection result that is a first level when the detection temperature is lower than a predetermined temperature, and a second level when the detection temperature is higher than the predetermined temperature,
The controller is
A logical sum circuit that outputs a logical sum of detection results of the temperature detection unit;
An operation control circuit for stopping the operation of the output transistor between the input and output of each of the plurality of power supply circuits by a transistor to which a current is supplied from a current mirror circuit according to a signal from the OR circuit. A one-chip semiconductor device is provided.
[0032]
According to the present invention, by providing a temperature detector for detecting the temperature in each of the plurality of power supply circuits, it is possible to reduce the variation in the temperature detection. Further, when the overheated state at any of the plurality of power supply circuits is detected, in order to stop all operations of the plurality of power supply circuits, reliably perform the overheat protection of the entire semiconductor device.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a circuit diagram of an embodiment of the present invention. In FIG. 4, the same components as those in FIGS. 4 and 5 are denoted by the same reference numerals, and the description thereof is omitted.
[0034]
The power supply apparatus 100 of this embodiment is composed of, for example, one chip IC. The power supply device 100 of the present embodiment is different from the power supply device 1 shown in FIGS. 4 and 5 in the configuration of the overheat protection circuit 110.
[0035]
The overheat protection circuit 110 includes thermal detection circuits 111-1 to 111-3, an OR gate 112, and a shutdown circuit 43.
[0036]
The thermal detection circuit 111-1 includes a current source 41-1 and a thermal detection unit 42-1. The current source 41-1 is the same as the current source 41 shown in FIG. 5, and supplies a current to the thermal detection unit 42-1.
[0037]
The thermal detection unit 42-1 is the same as the thermal detection unit 42 shown in FIG. The thermal detection unit 42-1 is provided in the vicinity of the regulator unit 12-1, and outputs a signal that becomes a high level or a low level according to the ambient temperature of the regulator unit 12-1.
[0038]
The thermal detection circuit 111-2 includes a current source 41-2 and a thermal detection unit 42-2. The current source 41-2 is the same as the current source 41 shown in FIG. 5, and supplies a current to the thermal detection unit 42-2.
[0039]
The thermal detection unit 42-2 is the same as the thermal detection unit 42 shown in FIG. The thermal detection unit 42-2 is provided in the vicinity of the regulator unit 12-2, and outputs a signal that becomes a high level or a low level according to the ambient temperature of the regulator unit 12-2.
[0040]
The thermal detection circuit 111-3 includes a current source 41-3 and a thermal detection unit 42-3. The current source 41-3 is the same as the current source 41 shown in FIG. 5, and supplies a current to the thermal detection unit 42-3.
[0041]
The thermal detector 42-3 is the same as the thermal detector 42 shown in FIG. The thermal detection unit 42-3 is provided in the vicinity of the regulator unit 12-3, and outputs a signal that becomes a high level or a low level according to the ambient temperature of the regulator unit 12-2.
[0042]
The OR circuit 112 includes a current source 121, transistors Q101 to Q104, and a resistor R101.
[0043]
The transistor Q101 is composed of an NPN transistor. The transistor Q101 has an emitter grounded, a collector connected to the base of the transistor Q104, and the output of the thermal detection unit 42-1 is supplied to the base. The transistor Q101 is turned on when the output of the thermal detection unit 42-1 is at a high level, and draws current from the base of the transistor Q104. The transistor Q101 is turned off when the output of the thermal detection unit 42-1 is at a low level.
[0044]
The transistor Q102 is composed of an NPN transistor. The emitter of the transistor Q102 is grounded, the collector is connected to the base of the transistor Q104, and the output of the thermal detection unit 42-2 is supplied to the base. The transistor Q102 is turned on when the output of the thermal detection unit 42-2 is at a high level, and draws current from the base of the transistor Q104. The transistor Q102 is turned off when the output of the thermal detection unit 42-2 is at a low level.
[0045]
The transistor Q103 is composed of an NPN transistor. The emitter of the transistor Q103 is grounded, the collector is connected to the base of the transistor Q104, and the output of the thermal detection unit 42-3 is supplied to the base. The transistor Q103 is turned on when the output of the thermal detection unit 42-3 is at a high level, and draws current from the base of the transistor Q104. The transistor Q103 is turned off when the output of the thermal detection unit 42-3 is at a low level.
[0046]
The transistor Q104 is composed of an NPN transistor. The transistor Q104 has an emitter grounded and a collector connected to the shutdown circuit 43. An ON voltage is applied to the base of the transistor Q104 by the current source 121 and the resistor R101.
[0047]
The current source 121 generates a current based on the input voltage Vin from the input terminal Tin and supplies it to the resistor R101. The resistor R101 generates a voltage corresponding to the current from the current source 121 and applies it to the base of the transistor Q104.
[0048]
When any of the transistors Q101 to Q103 is turned on, the base of the transistor Q104 is set to a substantially ground level. The transistor Q104 is turned off when the base is set to a substantially ground level.
[0049]
When the transistor 104 is off, the current from the current source 51 of the shutdown circuit 43 is supplied to the collector of the transistor Q11 and the bases of the transistors Q11 and Q12. Therefore, the transistors Q11 and Q12 are turned on. When the transistors Q11 and Q12 are turned on, the transistors Q13 to Q16 are turned on. When the transistors Q14 to Q16 are on, the transistors Q17 to Q19 are on. For this reason, operation | movement of the regulator parts 12-1 to 12-3 will be in a halt condition.
[0050]
When all of the transistors Q101 to Q103 are turned off, an on-voltage is applied to the base of the transistor Q104 by the current source 121 and the resistor R101. Therefore, the transistor Q104 is turned on.
[0051]
When the transistor 104 is on, the current from the current source 51 of the shutdown circuit 43 flows to the ground via the transistor Q104. Therefore, the transistors Q11 and Q12 are turned off. When the transistors Q11 and Q12 are turned off, the transistors Q13 to Q16 are turned off. When the transistors Q14 to Q16 are off, the transistors Q17 to Q19 are off. Therefore, the regulator units 12-1 to 12-3 are in an operating state.
[0052]
Next, the operation of this embodiment will be described with reference to the drawings.
[0053]
FIG. 3 is an operation explanatory diagram of one embodiment of the present invention. FIG. 3 shows the voltage characteristics with respect to temperature. 3A shows the output of the thermal detector 42-1, FIG. 3B shows the output of the thermal detector 42-2, FIG. 3C shows the output of the thermal detector 42-3, and FIG. 3D. 3E is the collector potential of the transistor Q104, FIG. 3F is the base potential of the transistors Q17 to Q19, FIG. 3G is the output voltage Vout1 of the regulator section 12-1, and FIG. 3 (H) shows the output voltage Vout2 of the regulator unit 12-2, and FIG. 3 (I) shows the output voltage Vout3 of the regulator unit 12-3.
[0054]
At the normal temperature T1, as shown in FIGS. 3A to 3C, the outputs of the thermal detectors 42-1 to 42-3 are all at a low level. When all of the thermal detection units 42-1 to 42-3 are at a low level, the base potential of the transistor Q104 is at a high level as shown in FIG. Therefore, the transistor Q104 is in an on state.
[0055]
When the transistor Q104 is in an on state, the collector potential of the transistor Q11 is at a low level as shown in FIG. When the collector potential of the transistor Q11 is at a low level, the transistors Q11 to Q16 are in an off state. Therefore, as shown in FIG. 3E, the base potentials of the transistors Q17 to Q19 are at a low level.
[0056]
When the base potentials of the transistors Q17 to Q19 are at a low level, the transistors Q17 to Q19 are in an off state. Therefore, the regulator units 12-1 to 12-3 are in an operating state, and output predetermined output voltages Vout1 to Vout3 from the output terminals Tout1 to Tout3 as shown in FIGS.
[0057]
When the ambient temperature rises and reaches the temperature T2, as shown in FIG. 3A, the transistor Q101 is turned on when the thermal detection unit 42-1 is at a high level. When the transistor Q101 is turned on, as shown in FIG. 3D, it does not depend on the outputs of the thermal detection unit 42-2 shown in FIG. 3B and the thermal detection unit 42-3 shown in FIG. The base of the transistor Q104 becomes low level.
[0058]
When the base of the transistor Q104 becomes low level, the transistor Q104 is turned on, and current from the current source 51 of the shutdown circuit 43 is drawn. As a result, the collector potential of the transistor Q11 becomes a high level as shown in FIG.
[0059]
When the collector potential of the transistor Q11 becomes high level, the transistors Q11 to Q16 are turned on. When the transistors Q11 to Q16 are turned on, the base potentials of the transistors Q17 to Q19 become high level as shown in FIG.
[0060]
When the base potentials of the transistors Q17 to Q19 become high level, the transistors Q17 to Q19 are turned on. When the transistors Q17 to Q19 are turned on, the base potential of the transistor Q1 of the regulator units 12-1 to 12-3 becomes the ground level. Therefore, the transistor Q1 of the regulator units 12-1 to 12-3 is turned off. When the transistor Q1 is turned off, the output voltages Vout1 to Vout3 of the regulator units 12-1 to 12-3 become zero level as shown in FIGS.
[0061]
As described above, since the thermal detection units 42-1 to 42-3 are provided in the vicinity of the regulator units 12-1 to 12-3 that are heat generation sources, variations in temperature detection can be reduced. Further, when an overheating state is detected in any of the regulator units 12-1 to 12-3, all the operations of the regulator units 12-1 to 12-3 are stopped. For this reason, the overheat protection of the whole power supply device 100 can be performed reliably.
[0062]
In the present embodiment, the power supply device 100 including the three regulator units 12-1 to 12-3 has been described as an example. However, the number of regulator units is not limited to three, and may be two or more. .
[0063]
【Effect of the invention】
As described above, according to the present invention, the temperature detection variation can be reduced by providing the temperature detection unit for detecting the temperature in each of the plurality of power supply circuits.
[0064]
In addition, when an overheat state is detected in any of the plurality of power supply circuits, all the operations of the plurality of power supply circuits are stopped, so that overheat protection of the entire semiconductor device can be reliably performed.
[Brief description of the drawings]
FIG. 1 is a block diagram of an embodiment of the present invention.
FIG. 2 is a circuit configuration diagram of an embodiment of the present invention.
FIG. 3 is an operation explanatory diagram of an embodiment of the present invention.
FIG. 4 is a block diagram of an example of a conventional power supply device.
FIG. 5 is a circuit configuration diagram of an example of a conventional power supply device.
FIG. 6 is a block diagram of another example of a conventional power supply device.
[Explanation of symbols]
11 Reference voltage unit 12-1 to 12-3 Regulator unit 43 Shutdown circuit 100 Power supply device 110 Overheat protection circuit 111-1 to 111-3 Thermal detection circuit 112 OR circuit Tin Input terminal Tout1 to Tout3 Output terminal Vin Input voltage Vout1 to Vout3 Output voltage

Claims

入力電圧から出力電圧を生成する複数の電源回路を有する１チップの半導体装置において、
前記複数の電源回路の夫々に設けられ、温度を検出する複数の温度検出部と、
前記複数の温度検出部のいずれかで検出温度が所定の温度以上になったときに、前記複数の電源回路のすべてを停止状態にする制御部とを有し、
前記温度検出部は、前記検出温度が所定の温度より小さいときは第１のレベルで、所定の温度より大きくなると第２のレベルとなる検出結果を出力しており、
前記制御部は、
前記温度検出部の検出結果の論理和を出力する論理和回路と、
前記論理和回路からの信号に応じてカレントミラー回路から電流が供給されるトランジスタにより、前記複数の電源回路のそれぞれの入出力間の出力トランジスタの動作を停止状態にする動作制御回路とを有することを特徴とする１チップの半導体装置。In a one-chip semiconductor device having a plurality of power supply circuits that generate an output voltage from an input voltage,
A plurality of temperature detectors provided in each of the plurality of power supply circuits to detect the temperature;
When the detected temperature in any of said plurality of temperature detecting unit exceeds a predetermined temperature, have a control unit for all of said plurality of power supply circuits in a stopped state,
The temperature detection unit outputs a detection result that is a first level when the detection temperature is lower than a predetermined temperature, and a second level when the detection temperature is higher than the predetermined temperature,
The controller is
A logical sum circuit that outputs a logical sum of detection results of the temperature detection unit;
An operation control circuit for stopping the operation of the output transistor between the input and output of each of the plurality of power supply circuits by a transistor to which a current is supplied from a current mirror circuit according to a signal from the OR circuit. A one- chip semiconductor device characterized by the above.

前記論理和回路は、
前記温度検出部の検出結果のすべてが前記第１のレベルのとき、前記複数の電源回路が動作状態となる第１の信号を前記動作制御回路に出力し、前記温度検出部の検出結果のいずれかが前記第２のレベルのとき、前記複数の電源回路が停止状態となる第２の信号を前記動作制御回路に出力するトランジスタを含む、請求項１記載の１チップの半導体装置。The OR circuit is
When all of the detection results of the temperature detection unit are at the first level, the first signal for operating the plurality of power supply circuits is output to the operation control circuit, and any of the detection results of the temperature detection unit is output. or when is the second level includes a transistor for outputting a second signal of the plurality of power supply circuit is stopped to the operation control circuit, one-chip semiconductor device according to claim 1, wherein.

前記論理和回路は、
前記温度検出部の夫々に設けられ、互いにコレクタが接続された第１のトランジスタと、
前記第１のトランジスタのコレクタが、ベースに接続された第２のトランジスタとを含み、
前記第１のトランジスタのそれぞれは、前記第１のレベルか前記第２のレベルかに応じてオン／オフし、
前記第２のトランジスタは、前記第１の信号と前記第２の信号のいずれかを出力する、請求項２に記載の１チップの半導体装置。The OR circuit is
A first transistor provided in each of the temperature detection units and having a collector connected to each other;
A collector of the first transistor includes a second transistor connected to a base;
Each of the first transistors is turned on / off according to whether the first level or the second level,
The one-chip semiconductor device according to claim 2 , wherein the second transistor outputs one of the first signal and the second signal.

前記論理和回路は、
前記第２のトランジスタのベースに接続され、前記入力電圧に基づいて電流を発生する電流源を含む、請求項３記載の１チップの半導体装置。The OR circuit is
4. The one-chip semiconductor device according to claim 3 , further comprising a current source connected to a base of the second transistor and generating a current based on the input voltage.

前記論理和回路は、
前記第２のトランジスタのベースと接地レベルとの間に設けられた抵抗を含む、請求項４記載の１チップの半導体装置。The OR circuit is
The one-chip semiconductor device according to claim 4 , comprising a resistor provided between a base of the second transistor and a ground level.