JP5144312B2 - Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system - Google Patents
Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system Download PDFInfo
- Publication number
- JP5144312B2 JP5144312B2 JP2008059862A JP2008059862A JP5144312B2 JP 5144312 B2 JP5144312 B2 JP 5144312B2 JP 2008059862 A JP2008059862 A JP 2008059862A JP 2008059862 A JP2008059862 A JP 2008059862A JP 5144312 B2 JP5144312 B2 JP 5144312B2
- Authority
- JP
- Japan
- Prior art keywords
- signal sequence
- sequences
- sequence generation
- delay
- individual data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 108010076504 Protein Sorting Signals Proteins 0.000 title claims description 76
- 238000000034 method Methods 0.000 title claims description 29
- 238000004891 communication Methods 0.000 title claims description 24
- 238000005070 sampling Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000009466 transformation Effects 0.000 claims 1
- 238000003860 storage Methods 0.000 description 14
- 230000003111 delayed effect Effects 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000005314 correlation function Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Landscapes
- Near-Field Transmission Systems (AREA)
Description
本発明は、信号系列生成回路、信号系列生成方法、信号系列生成プログラム及び通信システムに関し、例えば、物品や個体の識別や認証などのためのユニークな個別データ(ID)の生成に適用し得るものである。 The present invention relates to a signal sequence generation circuit, a signal sequence generation method, a signal sequence generation program, and a communication system, and can be applied to, for example, generation of unique individual data (ID) for identification or authentication of an article or an individual. It is.
近年、製造工程の自動化システムや物流システムの効率化が必要とされており、物品の効率的な識別システムが必要とされている。効率的な識別システムとは、(1)物品に付加する識別媒体が安価、(2)周辺環境(ノイズや汚れなど)の影響を受け難い、(3)個別データの識別の仕組みが単純でシステム運用に費用がかからない、などの特徴を持つことにより実現可能となる。 In recent years, there has been a need for efficient manufacturing process automation systems and physical distribution systems, and an efficient identification system for articles is required. An efficient identification system is (1) the identification medium added to the article is inexpensive, (2) less susceptible to the surrounding environment (noise, dirt, etc.), and (3) the system for identifying individual data is simple. It can be realized by having features such as low operating costs.
M系列は、擬似不規則系列の一つで拡散符号通信などに用いられており、シフトレジスタにより発生される確定的信号でありながら、その統計的性質が真の不規則信号に似ている。このようなM系列を、物品や個体の識別や認証などのための個別データとして利用することも既になされている(例えば、特許文献1参照)。 The M-sequence is one of pseudo-random sequences and is used for spreading code communication and the like, and is a deterministic signal generated by a shift register, but its statistical property is similar to a true irregular signal. Such M series has already been used as individual data for identification and authentication of articles and individuals (see, for example, Patent Document 1).
在庫管理や入退室管理などで用いられる、物品や個体の識別システムとして、バーコードシステムや無線タグ(RFID)を利用したシステムがある。例えば、無線タグを利用したシステムにM系列を適用した場合には、他の無線タグとの干渉が少ない、一度に複数の無線タグをアクセス可能である、などの利点を有する。
個体の識別や認証などのための個別データ生成に用いる信号としては、多量の情報をのせられること、および耐雑音性の高いものが要求されている。 As a signal used for generating individual data for identification or authentication of an individual, a signal capable of carrying a large amount of information and having high noise resistance is required.
例えば、バーコードシステムの場合、バーコードの印字された表面が汚れてしまい、バーコードから読み取った信号に雑音が混入されると、物品や個別の認識が不可能になることも生じる。また、RFIDシステムであっても、電磁ノイズの多い場合はもちろんのこと、周辺環境による反射や吸収により電波信号が乱されて識別不能となることは頻繁に起き得る。 For example, in the case of a bar code system, if the surface on which the bar code is printed becomes dirty and noise is mixed in the signal read from the bar code, it may become impossible to recognize articles or individual items. Even in an RFID system, not only when there is a lot of electromagnetic noise, it is often possible that the radio wave signal is disturbed due to reflection or absorption by the surrounding environment and becomes indistinguishable.
M系列は他の信号系列に比較すると、耐雑音性が高いものであるが、M系列を適用したとしても、雑音が問題となることがあり、M系列単独ではのせられる情報量が十分でない場合もある。 The M-sequence has higher noise resistance than other signal sequences, but even if the M-sequence is applied, noise may be a problem, and the amount of information that can be put on the M-sequence alone is not sufficient. There is also.
さらに、RFIDシステムのような複数のRFIDタグの同時読取を実行するシステムであれば、おのおのの識別用の信号はユニークであっても、同時読取によって多くの識別用の信号が重なった場合には、各識別用信号を弁別できない恐れがある。 Furthermore, in the case of a system that performs simultaneous reading of a plurality of RFID tags, such as an RFID system, even if each identification signal is unique, if many identification signals overlap due to simultaneous reading, There is a possibility that each identification signal cannot be discriminated.
因みに、携帯電話に代表される大規模な通信システムであれば、符号長を長くするなど、比較的雑音に強いシステムを構築可能だが、システムが複雑で運用に多大なコストを必要としてしまう。 Incidentally, in a large-scale communication system represented by a mobile phone, it is possible to construct a system that is relatively resistant to noise, such as increasing the code length, but the system is complicated and requires a great deal of cost for operation.
そのため、システム構成などを複雑にすることなく、多量の情報をのせることができ、耐雑音性に優れた、しかも、重畳によっても弁別可能な信号系列を生成し得る信号系列生成回路、信号系列生成方法及び信号系列生成プログラムが望まれており、そのような信号系列の生成方法などを適用した通信システムが望まれている。 Therefore, a signal sequence generation circuit and a signal sequence that can generate a large amount of information without complicating the system configuration, have excellent noise resistance, and can generate a signal sequence that can be discriminated by superposition A generation method and a signal sequence generation program are desired, and a communication system to which such a signal sequence generation method is applied is desired.
第1の本発明の信号系列生成回路は、(1)2個ずつを取り出して見た場合に互いにプリファードペアになる複数のM系列を生成する複数M系列生成手段と、(2)生成された複数のM系列にそれぞれ、遅延を付与する可変遅延付与手段と、(3)遅延が付与された複数のM系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、(4)上記加算手段から出力された信号系列のPビット毎に、変換後において、「1」及び「0」の割合が偏るようにQ(Q>P)ビットに変換するビット幅拡張手段とを備え、(5)上記排他的論理和演算を施すM系列の数が、その次数において、2個ずつを取り出して見た場合に互いにプリファードペアになる最大個数に等しいことを特徴とする。 The signal sequence generation circuit according to the first aspect of the present invention includes: (1) a plurality of M sequence generation means for generating a plurality of M sequences that are preferred pairs when viewed two by two; and (2) generated Variable delay adding means for adding a delay to each of a plurality of M sequences; and (3) an adding means for performing an exclusive OR operation on the plurality of M sequences to which a delay has been added, and outputting a signal sequence after the calculation. (4) Bit width extending means for converting to Q (Q> P) bits so that the ratio of “1” and “0” is biased after conversion for each P bit of the signal sequence output from the adding means. (5) The number of M sequences to be subjected to the exclusive OR operation is equal to the maximum number of preferred pairs that can be taken from each other when two of them are taken out .
第2の本発明の信号系列生成方法は、複数M系列生成手段、可変遅延付与手段、加算手段及びビット幅拡張手段を有し、(1)上記複数M系列生成手段が、2個ずつを取り出して見た場合に互いにプリファードペアになる複数のM系列を生成し、(2)上記可変遅延付与手段が、生成された複数のM系列にそれぞれ、遅延を付与し、(3)上記加算手段が、遅延が付与された複数のM系列に、排他的論理和演算を施し、演算後の信号系列を出力し、(4)上記ビット幅拡張手段が、上記加算手段から出力された信号系列のPビット毎を、変換後において、「1」及び「0」の割合が偏るようにQ(Q>P)ビットに変換し、(5)上記排他的論理和演算を施すM系列の数が、その次数において、2個ずつを取り出して見た場合に互いにプリファードペアになる最大個数に等しいことを特徴とする。 The signal sequence generation method of the second aspect of the present invention includes a plurality of M sequence generation means, a variable delay addition means, an addition means, and a bit width expansion means. (1) The plurality of M sequence generation means takes out two by two. (2) the variable delay adding means adds a delay to each of the generated M sequences, and (3) the adding means , Performing an exclusive OR operation on a plurality of M sequences to which a delay has been applied, and outputting a signal sequence after the operation, (4) the bit width extending means outputs P of the signal sequence output from the adding means Each bit is converted into Q (Q> P) bits so that the ratio of “1” and “0” is biased after conversion , and (5) the number of M sequences to be subjected to the exclusive OR operation is In order, when two pieces are taken out and looked at each other, Characterized in that equal to the maximum number to be Dopea.
第3の本発明の信号系列生成プログラムは、コンピュータを、(1)2個ずつを取り出して見た場合に互いにプリファードペアになる複数のM系列を生成する複数M系列生成手段と、(2)生成された複数のM系列にそれぞれ、遅延を付与する可変遅延付与手段と、(3)遅延が付与された複数のM系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、(4)上記加算手段から出力された信号系列のPビット毎に、変換後において、「1」及び「0」の割合が偏るようにQ(Q>P)ビットに変換するビット幅拡張手段として機能させるものであって、(5)上記排他的論理和演算を施すM系列の数が、その次数において、2個ずつを取り出して見た場合に互いにプリファードペアになる最大個数に等しいことを特徴とする。 A signal sequence generation program according to a third aspect of the present invention includes: (1) a plurality of M sequence generation means for generating a plurality of M sequences that are preferred pairs when two computers are taken out and viewed; Variable delay applying means for adding a delay to each of the plurality of generated M sequences, and (3) performing an exclusive OR operation on the plurality of M sequences to which the delay is added, and outputting a signal sequence after the operation (4) a bit to be converted into Q (Q> P) bits so that the ratio of “1” and “0” is biased after conversion for each P bit of the signal sequence output from the adding means. (5) The number of M sequences to be subjected to the exclusive OR operation is set to the maximum number that becomes a preferred pair with each other when two of them are taken out. wherein the equivalent To.
第4の本発明の通信システムは、第1の本発明の信号系列生成回路と、通信手段を用いて、上記信号系列生成回路で生成した個別データをIDとして利用することを特徴とする。 A communication system according to a fourth aspect of the present invention is characterized in that the individual data generated by the signal sequence generation circuit is used as an ID using the signal sequence generation circuit according to the first aspect of the present invention and communication means.
本発明によれば、システム構成などを複雑にすることなく、多量の情報をのせることができ、耐雑音性に優れた、しかも、重畳によっても弁別可能な信号系列を生成することができ、又は、そのような信号系列を利用することができる。 According to the present invention, it is possible to put a large amount of information without complicating the system configuration and the like, and it is possible to generate a signal sequence that is excellent in noise resistance and can be discriminated by superposition, Alternatively, such a signal sequence can be used.
(A)主たる実施形態
以下、本発明による信号系列生成回路、信号系列生成方法、信号系列生成プログラム及び通信システムの一実施形態を、図面を参照しながら詳述する。
(A) Main Embodiments Hereinafter, embodiments of a signal sequence generation circuit, a signal sequence generation method, a signal sequence generation program, and a communication system according to the present invention will be described in detail with reference to the drawings.
(A−1)無線タグの個別データ書込装置の構成
信号系列生成回路、信号系列生成方法及び信号系列生成プログラムの一実施形態は、無線タグの個別データ書込装置に適用されている。
(A-1) Configuration of Individual Data Writing Device for Wireless Tag An embodiment of a signal sequence generation circuit, a signal sequence generation method, and a signal sequence generation program is applied to an individual data writing device for a wireless tag.
図1は、無線タグの個別データ書込装置の構成を示すブロック図であり、図3は、図1の信号系列生成部の構成を示すブロック図である。 FIG. 1 is a block diagram showing a configuration of an individual data writing device for a wireless tag, and FIG. 3 is a block diagram showing a configuration of a signal sequence generation unit of FIG.
図1において、無線タグの個別データ書込装置1は、管理番号/遅延用データ変換部2、実施形態に係る信号系列生成部3、ビット幅拡張部4、個別データ書込部5、データ対応付け記憶部6、及び、制御部7を有する。信号系列生成部3及びビット幅拡張部4が、実施形態の信号系列生成回路に相当する。
In FIG. 1, an individual data writing device 1 for a wireless tag includes a management number / delay
管理番号/遅延用データ変換部2は、個別データが記憶されていない白紙の無線タグが新たに書込み対象となったときに、制御部7から与えられた管理番号を、後述する遅延用データ群R0〜Rrに変換して信号系列生成部3に与えるものである。
The management number / delay
信号系列生成部3は、ハードウェア的に構成されていても良く、また、信号系列生成プログラムをCPUが実行することにより機能が実現されるソフトウェア的に構成されたものであっても良く、いずれで実現されたとしても、機能的には図3に示すような詳細構成を有する。なお、詳細構成については後述する。信号系列生成部3は、後述する詳細構成と、管理番号/遅延用データ変換部2から与えられた遅延用データ群とによって定まる、ビット幅の拡張前の個別データを生成するものである。ここで、信号系列生成部3から出力される個別データは、「1」及び「0」のビットの頻度がほぼ等しいものである。
The signal
ビット幅拡張部4は、信号系列生成部3から出力された個別データのビット幅を拡張すると共に、「1」のビットの割合を、「0」のビットの割合より十分に小さくするものである。ビット幅拡張部4によるビット幅の拡張方法として、パルス位置変調(PPM)方式を適用することができる。
The bit
図2は、ビット幅拡張部4によるビット幅の拡張方法の一例(PPM方式)の説明図である。図2の例は、4ビット毎に、16ビット幅に拡張する例を示している。
FIG. 2 is an explanatory diagram of an example (PPM method) of the bit width extension method by the bit
信号系列生成部3から出力された個別データが、図2(A)に示すように、「0000010100…」であったとする。この個別データを4ビットずつ切り分ける。すなわち、「0000」、「0101」、「00…」に切り分ける。各4ビットを、16進表記0〜9、A(=10)〜F(=15)に置き換え、16ビット中、16進表記における数字が表すビット位置だけ「1」とし、他のビット位置を全て「0」にする。例えば、最初の4ビットは「0000」であるので16進表記で「0」となり、図2(B)に示すように、ビット(bit)0〜ビットFのうち、16進表記「0」をビット順番とするビット0が「1」をとり、他のビット1〜ビットFが「0」をとるデータに変換される。2番目の4ビットは「0101」であるので16進表記で「5」となり、図2(B)に示すように、ビット(bit)0〜ビットFのうち、16進表記「5」をビット順番とするビット5が「1」をとり、他のビット0〜ビット4、ビット6〜ビットFが「0」をとるデータに変換される。すなわち、4ビットの16進表記が「x」であれば、ビットxが「1」をとり、他の全てのビットが「0」をとるデータに変換される。図2の例では、「1」のビットの割合1/16は、「0」のビットの割合15/16より十分に小さくなる。
Assume that the individual data output from the signal
図2の例は、4ビット毎に16ビット幅に拡張するものを示したが、5ビット毎に32ビット幅に拡張するなど、他の拡張方法を適用しても良いことは勿論である。 The example of FIG. 2 shows an example in which every 4 bits are expanded to a 16-bit width, but it is needless to say that other expansion methods may be applied, such as an expansion to a 32-bit width every 5 bits.
個別データ書込部5は、例えば、白紙の無線タグを当初はロット単位分だけ貯蔵している第1貯蔵部や、この第1貯蔵部から1枚の無線タグを繰り出して書込み位置にセットする繰り出し機構部や、書込み位置にセットされた白紙の無線タグにビット幅拡張部4から出力されたビット幅拡張後の個別データを書き込む書込み実行部や、個別データが書き込まれた無線タグを貯蔵する第2貯蔵部や、個別データが書き込まれた無線タグを書込み位置から第2貯蔵部へ移動させる移動機構部等を備え、白紙の無線タグに、個別データを書き込むものである。なお、少なくとも個別データを書き込む書込み実行部を備えていれば良い。
The individual
データ対応付け記憶部6は、遅延用データ群(又は管理番号)と、ビット幅拡張後の個別データとを対応付けて記憶するものである。ビット幅拡張後の個別データをそのまま格納しても良いが、この実施形態の場合、後述する相互相関処理の精度を考慮し、ビット幅拡張後の個別データの1ビットをそれぞれ、同一値の3ビットに引き延ばして格納するものとする。すなわち、ビット幅拡張後の個別データのビット「0」は「000」として格納され、ビット幅拡張後の個別データのビット「1」は「111」として格納される。
The data
この記憶された対応付けデータは、製造工程の自動化システムや物流システムなどの、無線タグからのデータを処理するデータ処理システムによって、識別用又は認証用として利用されるものである。なお、ビット幅拡張後の個別データをIDとして利用するシステムであっても良く、また、遅延用データ群(又は管理番号)をIDとして利用するシステムであっても良い。後述する通信システム及び通信方法は、ビット幅拡張後の個別データをIDとして利用するシステムを想定している。 The stored association data is used for identification or authentication by a data processing system that processes data from a wireless tag, such as a manufacturing process automation system or a distribution system. Note that a system that uses individual data after bit width expansion as an ID may be used, and a system that uses a delay data group (or management number) as an ID may also be used. A communication system and a communication method to be described later assume a system that uses individual data after bit width expansion as an ID.
制御部7は、当該個別データ書込装置1の全体を制御し、上述したように、白紙の無線タグにビット幅拡張後の個別データを書き込むようにさせるものである。ここで、制御部7は、白紙の無線タグに対し、ビット幅拡張後の個別データに加え、フラグシーケンスなどの同期確立用のデータ部分も併せて、書き込むようにすることが好ましい。
The
実施形態の信号系列生成部3は、図3に示すように、r+1個のM系列生成部10−0〜10−rと、全てのM系列生成部10−0〜10−rからのM系列の排他的論理和(exclusive OR)をとる、加算手段である排他的論理和回路11とを有する。
As illustrated in FIG. 3, the signal
各M系列生成部10−0〜10−rはそれぞれ、複数M系列生成手段であるM系列生成本体20−0〜20−rと、可変遅延付与手段である可変遅延器21−0〜21−rとでなる。 Each of the M-sequence generation units 10-0 to 10-r includes an M-sequence generation body 20-0 to 20-r that is a plurality of M-sequence generation units, and variable delay units 21-0 to 21- that are variable delay addition units. r.
M系列生成本体20−0〜20−rはそれぞれ、次数nの異なる特性多項式f0(x)〜fr(x)に従うM系列を発生するものであり、n段のシフトレジスタSR0〜SRrと、特性多項式によって定まる段の出力の排他的論理和をとる1又は複数の排他的論理和回路ExOR01〜ExORr1とでなる周知の構成を有する。 The M-sequence generation bodies 20-0 to 20-r generate M-sequences according to characteristic polynomials f 0 (x) to f r (x) having different orders n, and n-stage shift registers SR0 to SRr and , Has a well-known configuration of one or a plurality of exclusive OR circuits ExOR01 to ExORr1 that take an exclusive OR of the output of the stage determined by the characteristic polynomial.
この実施形態の場合、M系列生成本体20−0〜20−rが発生するr+1個のM系列は、その任意の2個ずつが全て、プリファードペア(preferred pair)の関係になっている。ここで、M系列について、同じ次数のM系列で異なる特性多項式をもつM系列との相互相関関数の最大値が最小になるM系列のペアは、プリファードペアと呼ばれている。なお、プリファードペアについては、例えば、文献A「D.V.Sarwate and M.B.Pursley,“Crosscorrelation Properties of Pseudorandom and Related Sequencies”,PROC.IEEE,Vol.68,No.5,pp.593−619,1980.」に記載されている。 In the case of this embodiment, the r + 1 M sequences generated by the M sequence generation bodies 20-0 to 20-r are all in a preferred pair (preferred pair) relationship. Here, for M sequences, a pair of M sequences in which the maximum value of the cross-correlation function between the M sequences of the same order and the M sequences having different characteristic polynomials is referred to as a preferred pair. The preferred pair is described in, for example, Document A “D. 619, 1980. ”.
可変遅延器21−0〜21−rはそれぞれ、対応するM系列生成本体20−0〜20−rが生成したM系列を指示された分だけ遅延させて、排他的論理和回路11に与えるものである。可変遅延器21−0〜21−rにおける遅延量は必ずしも同一ではなく、これら遅延量の組み合わせが、当該信号系列生成部3が生成する個別データのユニーク性を規定する1つのパラメータとなっている。
Each of the variable delay devices 21-0 to 21-r delays the M sequence generated by the corresponding M sequence generation main body 20-0 to 20-r by the instructed amount and supplies the delayed delay to the exclusive OR
この実施形態の場合、M系列の周期2n−1より短い任意の遅延量を簡単な構成で与えることができるように、可変遅延器21−0〜21−rはそれぞれ、対応するM系列生成本体20−0〜20−rにおけるシフトレジスタSR0〜SRrの各段の値にそれぞれ、設定された値を乗算する乗算器群D0〜Drと、対応する乗算器群D0〜Drの出力の排他的論理和をとる排他的論理和回路ExOR02〜ExORr2とでなる。
In the case of this embodiment, each of the variable delay devices 21-0 to 21-r generates a corresponding M sequence so that an arbitrary delay amount shorter than the
各乗算器群D0〜Drに設定されるn個のデータは、管理番号/遅延用データ変換部2から与えられた遅延用データR0〜Rrである。例えば、乗算器群D0には、遅延用データR0{r0,0,…,r0,n−1}が設定される。
The n pieces of data set in the multiplier groups D0 to Dr are delay data R0 to Rr given from the management number /
(A−2)遅れたM系列を得る方法
次に、可変遅延器21−0〜21−rを、図3に示すような演算構成によって実現できることを、図4に示すM系列生成本体及び可変遅延器のモデルを用いて説明する。
(A-2) Method for Obtaining Delayed M Sequence Next, the fact that the variable delay devices 21-0 to 21-r can be realized by the arithmetic configuration as shown in FIG. This will be described using a delayer model.
M系列は、n段のシフトレジスタSRのある初期状態が与えられれば、それから後の全ての状態が定まるから、任意の遅延量dだけ遅れたM系列xdは、シフトレジスタSRの各段の内容x0、…、xn−1の(1)式で表される線形結合で与えられることが分かる。 If an M-sequence is given an initial state of the n-stage shift register SR, all subsequent states are determined. Therefore, the M-sequence x d delayed by an arbitrary delay amount d is determined at each stage of the shift register SR. It can be seen that the content x 0 ,..., X n−1 is given by the linear combination represented by the expression (1).
xd=r0x0+r1x1+r2x2+…+rn−1xn−1 …(1)
係数ri(iは0〜(n−1))は「0」又は「1」をとり、係数riが分かれば、シフトレジスタSRのどの段の出力を加算すれば良いかが分かる。
x d = r 0 x 0 + r 1 x 1 + r 2 x 2 +... + r n−1 x n−1 (1)
The coefficient r i (i is 0 to (n−1)) is “0” or “1”. If the coefficient r i is known, it can be determined which stage of the shift register SR should be added.
遅延量dは、M系列の1周期2n−1より短い範囲の値をとることができ、シフトレジスタSRの段数nより小さい値をとることも、段数n以上をとることもあり得る。
The delay amount d can take a value in a range shorter than one
遅延量dがシフトレジスタSRの段数nより小さいときは、シフトレジスタSRの遅延量dに応じた段jから、遅延したM系列を取り出すことができる。この場合は、その段jの内容xjに対する係数rjだけを「1」とし、他の段の内容に対する係数を全て「0」とすれば良い。 When the delay amount d is smaller than the number n of stages of the shift register SR, the delayed M series can be extracted from the stage j corresponding to the delay amount d of the shift register SR. In this case, only the coefficients r j for content x j of that stage j is "1", all of the coefficients for the contents of the other stages may be "0".
遅延量dがシフトレジスタSRの段数n以上の場合を検討する。遅延されたM系列xdをM系列生成本体に係る特性多項式f(x)で割ったとした場合、次の(2)式が成立する。(2)式において、Q(x)は商、R(x)は剰余の多項式である。 Consider a case where the delay amount d is greater than or equal to the number n of stages of the shift register SR. When the delayed M sequence xd is divided by the characteristic polynomial f (x) related to the M sequence generation body, the following equation (2) is established. In equation (2), Q (x) is a quotient, and R (x) is a remainder polynomial.
xd=Q(x)f(x)+R(x) …(2)
(2)式の右辺に着目する。ここで、剰余多項式R(x)の次数はnより小さく、Q(x)f(x)における、剰余多項式R(x)に委ねている次数部分は0である。ここで、(1)式の右辺と同様な次数を考慮すると、(2)式は、(3)式のように書くことができる。
x d = Q (x) f (x) + R (x) (2)
Pay attention to the right side of equation (2). Here, the degree of the remainder polynomial R (x) is smaller than n, and the degree part entrusted to the remainder polynomial R (x) in Q (x) f (x) is zero. Here, considering the same order as the right side of equation (1), equation (2) can be written as equation (3).
xd=R(x) …(3)
(1)式と(3)式との比較から、剰余多項式R(x)の係数が、遅延量dだけ遅れたM系列xdを形成させるための、r0〜rn−1になっている。すなわち、遅延量dだけ遅れたM系列xdを形成させるためには、xdを特性多項式f(x)で割って得られた剰余多項式R(x)の係数を取り出せば良い。
x d = R (x) (3)
From the comparison between the equations (1) and (3), the coefficient of the remainder polynomial R (x) becomes r 0 to r n−1 for forming the M sequence x d delayed by the delay amount d. Yes. That is, in order to form the M-sequence x d which is delayed by the time delay d may be taken out of the coefficients of x d a characteristic polynomial f (x) obtained by dividing obtained remainder polynomial R (x).
(A−3)無線タグの個別データ書込装置の動作
次に、無線タグの個別データ書込装置の動作を説明する。
(A-3) Operation of Individual Data Writing Device for Wireless Tag Next, the operation of the individual data writing device for the wireless tag will be described.
制御部7は、新たな白紙の無線タグが書込み対象となったときには、信号系列生成部3の全てのシフトレジスタSR0〜SRrに初期値を設定させると共に、書込み対象の無線タグに関する管理番号を管理番号/遅延用データ変換部2に与える。管理番号/遅延用データ変換部2は、管理番号を遅延用データ群R0〜Rrに変換し、信号系列生成部3の乗算器群D0〜Drに設定させる。
When a new blank wireless tag is to be written, the
このような初期化処理が終了すると、制御部7は、信号系列生成部3に対して、クロックに基づいた動作を起動させる。
When such initialization processing ends, the
M系列生成部10−0のM系列生成本体20−0は、クロック毎に、シフトレジスタSR0の段の内容を書き換える。可変遅延器21−0の乗算器群D0は、シフトレジスタSR0の段の内容に対し、設定された遅延用データ群R0の値を乗算し、乗算結果が、排他的論理和回路ExOR02によって加算(排他的論理和)され、遅延用データ群R0の値に応じた遅延量だけ遅延されたM系列a0(j+d0)として出力される。 The M sequence generation body 20-0 of the M sequence generation unit 10-0 rewrites the contents of the stage of the shift register SR0 for each clock. The multiplier group D0 of the variable delay device 21-0 multiplies the contents of the stage of the shift register SR0 by the set value of the delay data group R0, and the multiplication result is added by the exclusive OR circuit ExOR02 ( And is output as an M series a 0 (j + d 0 ) delayed by a delay amount corresponding to the value of the delay data group R0.
他のM系列生成部10−1〜10−rも同様に動作し、遅延されたM系列a1(j+d1)〜ar(j+dr)を出力する。 The other M sequence generation units 10-1 to 10-r operate in the same manner, and output delayed M sequences a 1 (j + d 1 ) to a r (j + d r ).
排他的論理和回路11は、全てのM系列生成部10−0〜10−rからの遅延されたM系列a0(j+d0)〜ar(j+dr)を加算(排他的論理和)して個別データとして出力する。
The exclusive OR
出力された個別データは、ビット幅拡張部4によって、ビット幅が拡張されると共に、「1」のビットの割合を、「0」のビットの割合より十分に小さくされる。
In the output individual data, the bit width is expanded by the bit
ビット幅拡張後の個別データは、個別データ書込部5によって、書込み対象の無線タグに書き込まれる。また、データ対応付け記憶部6によって、遅延用データ群(又は管理番号)と、ビット幅拡張後の個別データとが対応付けて記憶される。
The individual data after the bit width extension is written into the wireless tag to be written by the individual
(A−4)信号生成の考え方
M系列については、同じ次数のM系列で、異なる特性多項式をもつM系列との相互相関関数の最大値が最小になるM系列のペアは、上述のように、プリファードペアと呼ばれている。互いにプリファードペアになるM系列の個数の最大値Hは、図5に示すようになることが分かっている(上記文献A参照)。しかし、具体的にどのペアがプリファードペアになるかということは示されていない。
(A-4) Concept of signal generation As for the M sequence, the M sequence pair having the same order and the minimum value of the cross-correlation function with the M sequence having different characteristic polynomials is as described above. , Called the Preferred Pair. It has been found that the maximum value H of the number of M sequences that are mutually preferred pairs is as shown in FIG. 5 (see Document A above). However, it is not shown which pair is specifically a preferred pair.
この実施形態は、互いにプリファードペアになるM系列を組み合わせて発生させた系列は、互いに相関の小さい系列になることに着目したものである。 In this embodiment, attention is paid to the fact that sequences generated by combining M sequences that are preferred pairs with each other are sequences having a small correlation with each other.
図5において、仮に、互いにプリファードペアになる集合の最大のもの(要素数はH)を全て信号発生に用いるとすると、n×Hが大きいほど沢山の情報を送ることができる。互いにプリファードペアになる集合要素の最大値がHとなる組み合わせがr個あったとすると、送ることのできる情報は、合計r×2n×H個となる。 In FIG. 5, suppose that the largest set (the number of elements is H) of a pair that is a preferred pair with each other is used for signal generation, more information can be sent as n × H is larger. Assuming that there are r combinations whose maximum value of aggregate elements that are mutually preferred pairs is H, the total amount of information that can be sent is r × 2 n × H.
この実施形態は、2つのM系列を用いるGold系列や、3つのM系列を用いるKasami系列などとは異なり、互いにプリファードペアになるH個のM系列の全て又はその大半を用いて、そのそれぞれに遅延を与えた後、加算することにより、入れる情報の型を大きくした干渉の少ない信号系列の発生法である。 In this embodiment, unlike the Gold sequence using two M sequences and the Kasami sequence using three M sequences, all or most of the H M sequences that are preferred pairs with each other are used. This is a method for generating a signal sequence with less interference, in which the type of information to be inserted is increased by adding after delaying.
図5によると、M系列の次数nと、プリファードペアになる個数の最大値Hとの積が大きいほど、載せられる情報は大きくなるので、次数nとして7を例に選んで信号の発生法を説明する。 According to FIG. 5, as the product of the order n of the M sequence and the maximum value H of the number of preferred pairs increases, the information to be loaded becomes larger. explain.
次数7については、特性多項式の総数が18であることが分かっているから、この中から6個(最大値H)選んで、その中のいずれのペアもプリファードペアになる組み合わせを探索した結果、図6に示される18組のM系列を見出した。
As for the
なお、図6における特性多項式を規定する値は8進表示であり、以下のようなことを表している。次数は7ではないが、特性多項式f(x)=1+x4+x5+x6+x8の場合を例とする。この場合に、各べき乗の係数を0、1で表し、係数だけを取り出して表現すると、特性多項式f(x)を、f(x)=100011101(2進数)のように表現することができる。このような2進表示を8進表示すると、特性多項式f(x)を、f(x)=435(8進数)のように表現することができる。図6は、このような8進表示を適用している。 In addition, the value which prescribes | regulates the characteristic polynomial in FIG. 6 is octal display, and represents the following. The order is not 7, but the case of characteristic polynomial f (x) = 1 + x 4 + x 5 + x 6 + x 8 is taken as an example. In this case, when each power coefficient is represented by 0 and 1, and only the coefficient is extracted and represented, the characteristic polynomial f (x) can be represented as f (x) = 1000011101 (binary number). When such a binary display is displayed in octal, the characteristic polynomial f (x) can be expressed as f (x) = 435 (octal number). FIG. 6 applies such octal display.
図6の18組中の1組を選択し、その1組の6個の特性多項式f0(x)〜f5(x)に従うように、図3の信号系列生成部3を形成するr+1個(=H個=6個)の7次のM系列生成部10−0〜10−rを形成する。また、遅延用データ群R0〜Rrも、選択した組の6個の特性多項式f0(x)〜f5(x)を利用して得る。
6 is selected, and r + 1 pieces forming the signal
7次のM系列を用いる場合の信号の生成は、M系列生成部10−0〜10−rの個数が6個であるので、(4)式のようになる。
信号系列生成部3から出力された個別データは、干渉も少ない多量の情報量を載せることができる耐雑音性の良い信号系列となっている。しかしながら、この信号系列は「1」及び「0」が概ね同量混在しているため、無線タグ読取装置が複数の無線タグの同時読取が可能なシステムに、この信号系列を適用した場合、各信号の「1」が重なり、受信信号から各信号を弁別し難くなる。
The individual data output from the signal
そのため、ビット幅拡張部4によって「1」のビットの割合を、「0」のビットの割合より十分に小さくなるようにビット幅を拡張することとした。
For this reason, the bit
(A−5)無線タグ通信システム及び通信方法
図7は、上述した個別データ書込装置10によって、拡張された個別データが書き込まれた無線タグとの通信を行う無線タグ通信システムの構成を示すブロック図である。
(A-5) Wireless Tag Communication System and Communication Method FIG. 7 shows a configuration of a wireless tag communication system that performs communication with the wireless tag in which the extended individual data is written by the individual
図7において、無線タグ通信システム30は、無線タグ31と、無線タグリーダ32と、上位装置33とを有する。
In FIG. 7, the wireless
無線タグ31は、上述した個別データ書込装置10によって、拡張された個別データが書き込まれたものであり、物品や個体の識別や認証などの管理のために、物品や個体に取り付けられたり、個体が所持したりするものである。無線タグ31は、ループ状の送受信アンテナ40と、拡張された個別データを記録している個別データメモリ41と、当該無線タグ31の動作を制御する制御部42と、無線タグリーダ32からの質問信号を受信して制御部42に与えると共に、制御部42が個別データメモリ41から読み出した拡張された個別データを送信させる送受信部43とを有する。
The
例えば、ループ状の送受信アンテナ40と、送受信部43若しくは制御部42の一部構成要素とによって、質問信号のキャリア周波数に共振する共振回路(例えばLC共振回路)が構成され、共振によって、当該無線タグ31の動作電源が得られるようになされている。また、個別データメモリ41は不揮発性メモリであることが好ましい。無線タグ31及び無線タグリーダ32間のデジタル変調方式は問われないものであるが、例えば、ASK(振幅シフトキーイング)変調方式、FSK(周波数シフトキーイング)変調方式、PSK(位相シフトキーイング)変調方式を適用可能である。
For example, a resonance circuit (for example, an LC resonance circuit) that resonates with the carrier frequency of the interrogation signal is configured by the loop-shaped transmission /
無線タグリーダ32は、上位装置33の制御下で、自己の周囲に対し、質問信号を放射し、当該無線タグリーダ32の近傍に存在している無線タグ31の拡張された個別データを取得するものである。無線タグリーダ32は、無指向性若しくは指向性の送受信アンテナ50と、送信系及び受信系を切り分けるデュプレックス部51と、制御部54から与えられたベースバンドの質問信号をデジタル変調してデュプレックス部51に与える送信部52と、デュプレックス部51からの受信信号をベースバンド信号に変換し、さらに、2値(デジタル値)信号に変換する受信部53と、質問信号を放射させると共に、当該無線タグリーダ32の近傍に存在している無線タグ31に割り当てられている拡張された個別データの同定を行う制御部54と、上述したデータ対応付け記憶部6と同様な遅延用データ群(又は管理番号)とビット幅拡張後の個別データとの対応付け情報を記憶している参照用データベース55と、制御部54の同定処理時に得られたビット幅拡張後の個別データ若しくは遅延用データ群(又は管理番号)の候補をバッファリングする候補格納部56とを有する。
The
無線タグリーダ32としては、少なくとも送受信アンテナ50、送信部52、受信部53、制御部54を備えていれば良い。
The
この実施形態の場合、受信部53は、ベースバンド信号を2値(デジタル値)信号に変換する際のサンプリングレートとしては、無線タグ31が出力するビット幅拡張後の個別データのサンプリングレートの3倍(他の2以上の整数倍であっても良い)のレートを適用する。この3倍のレートでサンプリングされた個別データを制御部54にそのまま出力するか、若しくは、雑音除去処理を行ってから制御部54に出力する。受信部53が得たベースバンド信号が図8のような場合には、縦線で示すサンプリングタイミングでサンプリングされる。図8の場合、このサンプリングによって雑音NI1及びNI2が除去されるが、仮に、「1」とサンプリングされたとする。例えば、「1」はその前後のいずれかも「1」でなければ「0」に置き換えるというノイズ除去ルールを適用すれば、雑音NI1及びNI2が仮に「1」とサンプリングされたとしても「0」に置き換えられて雑音が除去される。
In this embodiment, the receiving
制御部54は、以下のようにして、近傍に存在している無線タグ31に割り当てられている拡張された個別データを同定する。制御部54は、受信部53から与えられたサンプリングデータを内部にバッファリングする。ここで、バッファリングは、例えば、「1」が到来した以降に行う。
The
そしてまず、バッファリングした先頭の「1」が、拡張された個別データにおけるビット0の位置(図2参照)での値であると仮定して、参照用データベース55に格納されている拡張後の個別データ(サンプリングレートが3倍に引き延ばされている)のうち、ビット0の位置の値が「1」であるものとの相関値を求め、相関値がしきい値以上のものを候補格納部56に格納する。
First, assuming that the first buffered “1” is a value at the position of bit 0 (see FIG. 2) in the extended individual data, the post-extension stored in the
ここで、サンプリングレートが3倍にされているので、ビット0の位置も3等分し、ビット0の最初の3等分の位置、ビット0の2番目の3等分の位置、ビット0の最後の3等分の位置毎に相関を求めて候補を得るようにしても良い。
Here, since the sampling rate is tripled, the position of
また、全期間の相関値を求めた場合、無線タグリーダ32の周囲に多くの無線タグ31が存在する場合には、該当する無線タグ31の個別データとの相関値であっても小さくなってしまう。そこで、参照用データベース55に格納されている個別データを基準とし、この参照側の個別データで「1」をとる期間だけに限定して(マスキングをして)相関値を求めるようにしても良い。
In addition, when the correlation value for the entire period is obtained, if there are many
次に、バッファリングした先頭の「1」が、拡張された個別データにおけるビット1の位置(図2参照)での値であると仮定して、参照用データベース55に格納されている拡張後の個別データのうち、ビット1の位置の値が「1」であるものとの相関値を求め、相関値がしきい値以上のものを候補格納部56に格納する。
Next, it is assumed that the buffered leading “1” is the value at the position of bit 1 (see FIG. 2) in the extended individual data, and the post-extension stored in the
これ以降、同様に、バッファリングした先頭の「1」が、拡張された個別データにおけるビットx(x=2〜15のいずれか)での値であると仮定して、参照用データベース55に格納されている拡張後の個別データのうち、ビットxの位置の値が「1」であるものとの相関値を求め、相関値がしきい値以上のものを候補格納部56に格納する。
Thereafter, similarly, the buffered leading “1” is stored in the
制御部54は、ビット15での候補探索を終了したときに、候補格納部56に格納されている候補のデータを上位装置33に送出する。なお、質問信号の送信と候補探索とを複数回実行し、複数回の探索で所定回数(例えば過半数)以上で候補となったものを上位装置33に送出するようにしても良い。
When the candidate search at
以上では、受信して得たベースバンド信号から、個別データを同定する処理を無線タグリーダ32が実行するものを示したが、上位装置33が個別データを同定する処理を実行するようにしても良い。
In the above description, the
(A−6)実施形態の効果
上記実施形態は、発生が容易なM系列を用いて、互いにプリファードペアになるH個(例えば、7次の場合、H=6、11次の場合、H=4)のM系列に、それぞれ遅延を加えた後、排他的論理和によって加算して信号系列(拡張前の個別データ)を得、その後、ビット幅を拡張して出力する個別データ(拡張後の個別データ)を生成するようにしたので、互いに相互相関が小さく、干渉も少ない多量の情報量を載せることができる耐雑音性の良い信号系列を生成することができる。
(A-6) Effect of Embodiment The above embodiment uses H sequences that are easy to generate and use H (preferably 7th order, H = 6, 11th order, H = 4) After adding a delay to each of the M-sequence, a signal sequence (individual data before expansion) is obtained by adding by exclusive OR, and then the individual data to be output with the bit width expanded (after expansion) (Individual data) is generated, so that it is possible to generate a signal sequence with good noise resistance that can carry a large amount of information with small cross-correlation and little interference.
載せられる情報量としては、例えば、7次のM系列(系列長127)を用いる場合、18×242個の情報量になり、極めて多量の情報量を載せることができる。 For example, when a 7th order M-sequence (sequence length 127) is used, the amount of information to be placed is 18 × 242 pieces of information, and an extremely large amount of information can be placed.
しかも、この系列は異なる情報を持つほかの系列とは相関が小さく、かつ耐雑音特性も優れているため、上記実施形態のような無線タグ等を利用した物品や個体の識別又は認証システムなどに応用すると極めて大きな効果をもたらすことができる。 Moreover, since this sequence has a small correlation with other sequences having different information and excellent noise resistance characteristics, it can be used for an article or individual identification or authentication system using a wireless tag as in the above embodiment. When applied, it can produce extremely large effects.
特に、リーダが複数の無線タグの同時読み取り機能を備えている場合であっても、ビット拡張によって、「1」区間の衝突をほとんどなくすことができ、無線タグ等を利用した物品や個体の識別又は認証システムなどに応用すると極めて大きな効果をもたらすことができる。 In particular, even when the reader has a function for simultaneously reading a plurality of wireless tags, the bit expansion can eliminate collisions in the “1” section, and can identify an article or an individual using a wireless tag or the like. Or, when applied to an authentication system or the like, an extremely large effect can be obtained.
(B)他の実施形態
上記では、本発明の信号系列生成回路を、無線タグの個別データ書込装置に適用したものを示したが、本発明の信号系列生成回路の用途はこれに限定されるものではない。例えば、認証側の装置に、本発明の信号系列生成回路を適用することができる。例えば、遅延データ群でなるパスワード又はIDをキーボードなどから入力させ、その入力された遅延データ群で生成させた信号系列と、無線タグから読み取った信号系列との照合によって、認証や識別を行うようにしても良い。また例えば、バーコードとして記述するための信号系列を、本発明の信号系列生成回路によって生成するようにしても良い。
(B) Other Embodiments In the above description, the signal sequence generation circuit of the present invention is applied to an individual data writing device for a wireless tag. However, the use of the signal sequence generation circuit of the present invention is limited to this. It is not something. For example, the signal sequence generation circuit of the present invention can be applied to a device on the authentication side. For example, authentication or identification is performed by inputting a password or ID consisting of a delay data group from a keyboard or the like, and collating a signal sequence generated from the input delay data group with a signal sequence read from a wireless tag. Anyway. Further, for example, a signal sequence to be described as a barcode may be generated by the signal sequence generation circuit of the present invention.
また、上記実施形態では、生成されたM系列を遅延させる構成が、乗算器群と排他的論理和とでなるものを示したが、他の可変遅延構成を適用するようにしても良い。例えば、遅延量の範囲が狭いものであれば、遅延用のシフトレジスタと、その遅延用のシフトレジスタの任意の段の出力を取り出す構成を、可変遅延構成とするようにしても良い。 In the above-described embodiment, the configuration in which the generated M sequence is delayed includes the multiplier group and the exclusive OR. However, other variable delay configurations may be applied. For example, if the range of the delay amount is narrow, a configuration in which a delay shift register and an output of an arbitrary stage of the delay shift register are taken out may be a variable delay configuration.
さらに、上記実施形態では、互いにプリファードペアになる最大個数(H)分のM系列を発生させ、遅延を付与して加算するものを示したが、M系列の発生数を、最大個数(H)より少なくするようにしても良く、また、発生数そのものも可変できるようにしても良い。 Further, in the above-described embodiment, the maximum number (H) of M sequences that are preferred pairs with each other is generated and added with a delay, but the maximum number (H) is generated. The number of occurrences may be reduced, and the number of occurrences may be variable.
本発明で用いる無線タグとしては、特に限定されるものではないが、電池を内蔵し自ら電波を発信するものや外部の電波を利用してデータのやり取りをするものなどを用いることができる。さらには、電磁誘導を利用したものや、放射電磁界を利用したものなどを用いることができる。無線タグにおける電気回路(アンテナ回路)としては、コイル状やダイポール型などを挙げることができる。 The wireless tag used in the present invention is not particularly limited, but a tag that has a built-in battery and transmits radio waves by itself or a tag that exchanges data using external radio waves can be used. Furthermore, the thing using electromagnetic induction, the thing using a radiated electromagnetic field, etc. can be used. Examples of the electric circuit (antenna circuit) in the wireless tag include a coil shape and a dipole type.
上記実施形態の通信システムでは、無線タグに拡張後の個別データが記憶されたものを示したが、拡張後の個別データのサンプリングレートを高めた個別データを記憶させ、質問信号の到来時に送信させるようにしても良い。また、無線タグに個別データを記憶させるのではなく、無線タグに信号系列生成回路を搭載すると共に、遅延データ群を記憶させ、質問信号の到来時に、個別データの生成処理を行って送信させるようにしても良い。 In the communication system of the above-described embodiment, the extended individual data is stored in the wireless tag. However, the expanded individual data sampling rate is stored and transmitted when the interrogation signal arrives. You may do it. Also, instead of storing individual data in the wireless tag, a signal sequence generation circuit is mounted on the wireless tag, and a delayed data group is stored, and when an interrogation signal arrives, individual data is generated and transmitted. Anyway.
本発明の通信システムは無線タグ通信システムに限定されない。例えば、バーコードから信号系列を読取って処理するような通信システムに対しても、本発明を適用することができる。 The communication system of the present invention is not limited to the wireless tag communication system. For example, the present invention can be applied to a communication system that reads and processes a signal sequence from a barcode.
3…信号系列生成部、4…ビット幅拡張部、6…データ対応付け記憶部、10−0〜10−r…M系列生成部、11…排他的論理和回路、20−0〜20−r…M系列生成本体、21−0〜21−r…可変遅延器、30…無線タグ通信システム、31…無線タグ、32…無線タグリーダ。
DESCRIPTION OF
Claims (5)
生成された複数のM系列にそれぞれ、遅延を付与する可変遅延付与手段と、
遅延が付与された複数のM系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、
上記加算手段から出力された信号系列のPビット毎に、変換後において、「1」及び「0」の割合が偏るようにQ(Q>P)ビットに変換するビット幅拡張手段とを備え、
上記排他的論理和演算を施すM系列の数が、その次数において、2個ずつを取り出して見た場合に互いにプリファードペアになる最大個数に等しい
ことを特徴とする信号系列生成回路。 A plurality of M-sequence generating means for generating a plurality of M-sequences that are paired with each other when viewed two by two;
Variable delay providing means for adding a delay to each of the plurality of generated M sequences;
Adding means for performing an exclusive OR operation on a plurality of M sequences to which a delay is added, and outputting a signal sequence after the operation;
Bit width extending means for converting each of the P bits of the signal sequence output from the adding means into Q (Q> P) bits so that the ratio of “1” and “0” is biased after conversion ,
A signal sequence generation circuit , wherein the number of M sequences to be subjected to the exclusive OR operation is equal to a maximum number of preferred pairs that are mutually taken in the order when two sequences are taken out .
上記複数M系列生成手段が、2個ずつを取り出して見た場合に互いにプリファードペアになる複数のM系列を生成し、
上記可変遅延付与手段が、生成された複数のM系列にそれぞれ、遅延を付与し、
上記加算手段が、遅延が付与された複数のM系列に、排他的論理和演算を施し、演算後の信号系列を出力し、
上記ビット幅拡張手段が、上記加算手段から出力された信号系列のPビット毎を、変換後において、「1」及び「0」の割合が偏るようにQ(Q>P)ビットに変換し、
上記排他的論理和演算を施すM系列の数が、その次数において、2個ずつを取り出して見た場合に互いにプリファードペアになる最大個数に等しい
ことを特徴とする信号系列生成方法。 A plurality of M sequence generation means, variable delay provision means, addition means and bit width expansion means;
The plurality of M-sequence generating means generates a plurality of M-sequences that are preferred pairs when viewed two by two,
The variable delay giving means gives a delay to each of the generated M sequences,
The adding means performs an exclusive OR operation on a plurality of M sequences to which a delay is given, and outputs a signal sequence after the operation,
The bit width extending means converts each P bit of the signal sequence output from the adding means into Q (Q> P) bits so that the ratio of “1” and “0” is biased after conversion ,
A signal sequence generation method characterized in that the number of M sequences to be subjected to the exclusive OR operation is equal to the maximum number of preferred pairs that can be seen from each other when two of them are taken out .
2個ずつを取り出して見た場合に互いにプリファードペアになる複数のM系列を生成する複数M系列生成手段と、
生成された複数のM系列にそれぞれ、遅延を付与する可変遅延付与手段と、
遅延が付与された複数のM系列に、排他的論理和演算を施し、演算後の信号系列を出力する加算手段と、
上記加算手段から出力された信号系列のPビット毎に、変換後において、「1」及び「0」の割合が偏るようにQ(Q>P)ビットに変換するビット幅拡張手段として機能させるものであって、
上記排他的論理和演算を施すM系列の数が、その次数において、2個ずつを取り出して見た場合に互いにプリファードペアになる最大個数に等しい
ことを特徴とする信号系列生成プログラム。 Computer
A plurality of M-sequence generating means for generating a plurality of M-sequences that are paired with each other when viewed two by two;
Variable delay providing means for adding a delay to each of the plurality of generated M sequences;
Adding means for performing an exclusive OR operation on a plurality of M sequences to which a delay is added, and outputting a signal sequence after the operation;
Each P-bit signal sequence output from said adding means, after the transformation, "1" and "0" Q as the ratio is biased in (Q> P) intended to function as the bit width expanding means for converting the bit Because
A signal sequence generation program characterized in that the number of M sequences to be subjected to the exclusive OR operation is equal to the maximum number of preferred pairs that can be taken from each other when the two sequences are taken out .
上記信号系列生成回路で生成した個別データをIDとして利用することを特徴とする通信システム。 Using the signal sequence generation circuit according to claim 1 and communication means,
A communication system using the individual data generated by the signal sequence generation circuit as an ID.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008059862A JP5144312B2 (en) | 2008-03-10 | 2008-03-10 | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008059862A JP5144312B2 (en) | 2008-03-10 | 2008-03-10 | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009217494A JP2009217494A (en) | 2009-09-24 |
JP5144312B2 true JP5144312B2 (en) | 2013-02-13 |
Family
ID=41189277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008059862A Expired - Fee Related JP5144312B2 (en) | 2008-03-10 | 2008-03-10 | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5144312B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5121676B2 (en) * | 2008-11-21 | 2013-01-16 | リンテック株式会社 | Wireless tag reader, wireless tag reading program, and wireless tag communication system |
JP5364541B2 (en) * | 2009-11-26 | 2013-12-11 | リンテック株式会社 | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01268219A (en) * | 1988-04-19 | 1989-10-25 | Fuji Electric Co Ltd | Noise eliminating circuit |
JPH10117128A (en) * | 1996-10-08 | 1998-05-06 | Kokusai Electric Co Ltd | Controller for phase of pseudo noise series code |
JP2002135087A (en) * | 2000-10-20 | 2002-05-10 | Oki Electric Ind Co Ltd | M sequence generation method, m sequence generation circuit and pn sequence generation circuit |
JP4510365B2 (en) * | 2002-10-24 | 2010-07-21 | スーパーウエーブ株式会社 | Wireless key authentication method and wireless key using the same |
JP2006108833A (en) * | 2004-10-01 | 2006-04-20 | Dainippon Printing Co Ltd | Am communication method and communication system with supply of power |
JP3932366B2 (en) * | 2004-11-02 | 2007-06-20 | 防衛省技術研究本部長 | Multiple communication system and pseudorandom number sequence using multiple gold codes |
JP4409473B2 (en) * | 2005-04-20 | 2010-02-03 | 日本電信電話株式会社 | Wireless communication system and pulse transmission / reception method |
JP4903677B2 (en) * | 2007-12-06 | 2012-03-28 | リンテック株式会社 | Signal sequence generation circuit and communication system |
-
2008
- 2008-03-10 JP JP2008059862A patent/JP5144312B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009217494A (en) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chen et al. | A novel anti-collision algorithm in RFID systems for identifying passive tags | |
KR100842958B1 (en) | Query tree based tag identification method in rfid systems | |
JP4903677B2 (en) | Signal sequence generation circuit and communication system | |
CN100524335C (en) | Multi-address switch-in anti-collision method implemented in circuit shift method | |
JP5144312B2 (en) | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system | |
Choi et al. | Scanning-Based Pre-Processing for En hanced Tag Anti-Collision Protocols | |
CN103336937A (en) | Method for estimating number of radio frequency tags based on geometric distribution | |
JP5121676B2 (en) | Wireless tag reader, wireless tag reading program, and wireless tag communication system | |
Vijaykumar et al. | Hardware implementation of tag-reader mutual authentication protocol for RFID systems | |
CN103679096A (en) | Optimized RFID anti-collision method | |
JP5364541B2 (en) | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system | |
US8120466B2 (en) | Decoding scheme for RFID reader | |
JP2007011838A (en) | Rfid type information management system | |
CN101324915B (en) | Electronic label recognition method, radio frequency recognition system and electronic label | |
CN104901792A (en) | Method of cryptographic processing of data on elliptic curves, corresponding electronic device and computer program product | |
Anusha et al. | RFIDcover–A Coverage Planning Tool for RFID Networks with Mobile Readers | |
CN105684372B (en) | Estimate method, multiple input, multiple output wireless communication system, wireless signal receiving system and the computer-readable medium of signal sequence | |
CN109325379B (en) | Label quick query method based on limited memory | |
Guizani | Implementation of an RFID relay attack countermeasure | |
CN106775575B (en) | The multiplier of low cost RFID authentication protocol based on quadratic residue | |
Jung | A memory efficient anti-collision protocol to identify memoryless RFID tags | |
JP4291350B2 (en) | Wireless communication device | |
Baashirah et al. | Security implementation using present-puffin protocol in RFID devices | |
Ting et al. | Design of low-cost elliptic curve cryptographic engines for ubiquitous security | |
KR101521262B1 (en) | RFID tag, RFID tag reader, RFID tag identification system including thereof and providing method thererof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |