JP5141545B2 - 力学量センサ装置 - Google Patents

力学量センサ装置 Download PDF

Info

Publication number
JP5141545B2
JP5141545B2 JP2008332632A JP2008332632A JP5141545B2 JP 5141545 B2 JP5141545 B2 JP 5141545B2 JP 2008332632 A JP2008332632 A JP 2008332632A JP 2008332632 A JP2008332632 A JP 2008332632A JP 5141545 B2 JP5141545 B2 JP 5141545B2
Authority
JP
Japan
Prior art keywords
adhesive layer
movable electrode
sensor chip
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008332632A
Other languages
English (en)
Other versions
JP2009115811A (ja
Inventor
敬介 五藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008332632A priority Critical patent/JP5141545B2/ja
Publication of JP2009115811A publication Critical patent/JP2009115811A/ja
Application granted granted Critical
Publication of JP5141545B2 publication Critical patent/JP5141545B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Pressure Sensors (AREA)

Description

本発明は、支持基板上に可動電極および固定電極を有するセンサチップを接着層を介して回路チップ上に積層してなる力学量センサ装置に関する。
従来、この種の力学量センサ装置としては、支持基板上に、基板面と水平方向に変位可能となっている可動電極および可動電極との間に検出間隔を介して対向する固定電極を備え、力学量が印加されたときの可動電極の変位に伴う可動電極と固定電極との間の距離変化に基づいて印加力学量を検出するようにしたセンサチップを備えたものが提案されている(たとえば、特許文献1参照)。
この力学量センサ装置におけるセンサチップJ100の一般的な平面構成を図9に示す。また、図10は、同センサチップJ100を図9中のD−D線に沿った断面にて示す概略断面図である。
このようなセンサチップJ100は、半導体基板10に周知のマイクロマシン加工を施すことにより形成される。
ここでは、センサチップJ100を構成する半導体基板10は、図10に示されるように、第1の半導体層であり支持基板としての第1シリコン基板11と第2の半導体層としての第2シリコン基板12との間に、絶縁層としての酸化膜13を有する矩形状のSOI基板10である。
そして、このセンサチップJ100は、半導体基板10の第2シリコン基板12にトレンチエッチングを施し溝を形成することにより、梁部22およびこれに一体形成された可動電極24からなる可動部と、可動電極24に対向した固定電極31、41とが形成されたものである。
梁部22は、力学量の印加に応じて図9中の矢印X方向に変位するバネ機能を有するもので、この変位方向Xと直交する方向に延びる梁形状を有する。可動電極24は、梁部22に一体に形成されるとともに、梁部22の変位方向Xに沿って櫛歯状に複数本配列されたものであり、梁部22とともに変位方向Xに変位可能となっている。
また、固定電極31、41は、第1シリコン基板11に固定支持され、可動電極24における櫛歯の隙間にかみ合うように櫛歯状に複数本配列されたものであり、固定電極31、41の側面と可動電極24の側面とが対向して配置されている。
また、可動電極24および各固定電極31、41は、それぞれ配線部25、32、42とつながっており、各配線部25、32、42上の所定位置には、それぞれワイヤボンディング用のパッド25a、30a、40aが形成されている。これら各パッド25a、30a、40aは、図示しない回路チップとボンディングワイヤW1、W2、W3を介して結線され電気的に接続される。
ここで、図9中の左側の可動電極24と固定電極31との間隔に形成される容量をCS1、右側の可動電極24と固定電極41との間隔に形成される容量をCS2とする。
そして、このセンサチップ100においては、力学量の印加に伴い、左右の可動電極24と固定電極31、41との間の容量CS1、CS2が変化する。この変化した容量の差(CS1−CS2)に基づく信号がセンサチップ100から出力信号として出力され、この信号は上記回路チップにて処理され、最終的に出力される。こうして力学量が検出されるようになっている。
特開平11−326365号公報
ところで、このようなセンサチップJ100を回路チップ上に搭載する、すなわちセンサチップJ100を回路チップに積層したスタック構造を有する力学量センサ装置を形成する場合、センサチップJ100における支持基板11の下側に、電気絶縁性の接着層を介して回路チップを接着することになる。
図11は、そのようなスタック構造を有する力学量センサ装置の概略構成を示す斜視図である。回路チップ200の上に、樹脂接着フィルムなどからなる接着層300を介してセンサチップJ100が搭載されている。
図11において、センサチップJ100の各ワイヤボンディング用のパッド25a、30a、40aは、回路チップ200とボンディングワイヤW1、W2、W3を介して結線され電気的に接続されている。
また、このようなスタック構造においては、支持基板である第1シリコン基板11の電位を形成しようとすると、図11に示されるように、第1シリコン基板11を横方向に拡大して、その上面に表面電極J150を形成し、この表面電極J150と回路チップ200とをボンディングワイヤW4により接続する必要がある。
しかしながら、上記図11に示されるような構成では、第1シリコン基板11を横方向に拡大しているため、センサチップJ100のチップサイズが拡大したり、表面電極J150と回路チップ200との間にワイヤボンディングを行う手間がかかったりする。
本発明は、上記問題に鑑み、支持基板上に可動電極および固定電極を有するセンサチップを接着層を介して回路チップ上に積層してなる力学量センサ装置において、ワイヤボンディングを行ったりセンサチップのサイズを拡大したりすることなく、支持基板に電位を形成できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、支持基板(11)上に、基板面と水平方向に変位可能となっている櫛歯状の可動電極(24)および可動電極(24)との間に検出間隔を介して対向する櫛歯状の固定電極(31、41)を備え、力学量が印加されたときの可動電極(24)の変位に伴う可動電極(24)と固定電極(31、41)との間の距離変化に基づいて印加力学量を検出するようにしたセンサチップ(100)を備える力学量センサ装置であって、センサチップ(100)における支持基板(11)の下側には、電気絶縁性の接着層(300)を介して回路チップ(200)が接着されており、回路チップ(200)のうちセンサチップ(100)が投影される領域には、接着層(300)が存在しない接着層非存在領域(310、311)が設けられており、接着層非存在領域(310、311)において回路チップ(200)と支持基板(11)とは、導電性を有する導電性部材(320)を介して電気的に接続されており、支持基板(11)は、回路チップ(200)から電気信号が与えられることによって電位が形成されるようになっており、センサチップ(100)は、第1シリコン基板(11)と第2シリコン基板(12)との間に酸化膜(13)を有する矩形状のSOI基板(10)であって、第1シリコン基板(11)が支持基板として構成されていることを特徴としている。
それによれば、接着層非存在領域(310、311)において回路チップ(200)と支持基板(11)とは、導電性部材(320)を介して電気的に接続されているため、ワイヤボンディングを行わなくても、回路チップ(200)から導電性部材(320)を介して電気信号を支持基板(11)に与えることができ、それにより支持基板(11)に電位を形成することができる。
また、この導電性部材(320)は、接着層非存在領域(310、311)すなわち回路チップ(200)のうちセンサチップ(100)が投影される領域の中に形成されるため、導電性部材(320)を設けるために、あえてセンサチップ(100)のサイズを拡大する必要がない。
したがって、本発明によれば、支持基板(11)上に可動電極(24)および固定電極(31、41)を有するセンサチップ(100)を接着層(300)を介して回路チップ(200)上に積層してなる力学量センサ装置において、ワイヤボンディングを行ったりセンサチップ(100)のサイズを拡大したりすることなく、支持基板(11)に電位を形成することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
(第1実施形態)
以下、本発明の実施形態について図に基づいて説明する。なお、各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
本実施形態は、力学量センサ装置として、差動容量式の半導体加速度センサ装置(容量式加速度センサ装置)について本発明を適用したものである。この加速度センサ装置は、たとえば、エアバッグ、ABS、VSC等の作動制御を行うための自動車用加速度センサやジャイロセンサなどに適用することができる。
図1は本実施形態に係る加速度センサ装置におけるセンサチップ100の概略平面図、図2は図1中のA−A線に沿ったセンサチップ100の概略断面図、図3は図1中のB−B線に沿ったセンサチップ100の概略断面図である。
また、図4はセンサチップ100を回路チップ200に搭載した状態すなわち本実施形態に加速度センサ装置を図1中のB−B線に沿って示す概略断面図であり、図5は図4に示される加速度センサ装置の概略構成を示す斜視図である。
まず、センサチップ100について説明する。このセンサチップ100は、半導体基板10に周知のマイクロマシン加工を施すことにより形成される。
本例では、センサチップ100を構成する半導体基板10は、図2および図3に示されるように、第1の半導体層としての第1シリコン基板11と第2の半導体層としての第2シリコン基板12との間に、絶縁層としての酸化膜13を有する矩形状のSOI基板10である。ここで、第1シリコン基板11は支持基板として構成されている。
第2シリコン基板12には、溝部14を形成することにより、可動部20および固定部30、40よりなる櫛歯形状を有する梁構造体が形成されている。
また、第2シリコン基板12のうち上記梁構造体20〜40の形成領域に対応した部位は、図1中の破線の矩形15に示されるように、酸化膜13と離間するように薄くなっている。この矩形15の部分は、第2シリコン基板12における薄肉部15ということにする。
このようなセンサチップ100は、たとえば、次のようにして製造される。SOI基板10の第2シリコン基板12にフォトリソグラフ技術を用いて梁構造体に対応した形状のマスクを形成する。
その後、CFやSF等のガスを用いてドライエッチング等にてトレンチエッチングを行い、溝14を形成することによって、梁構造体20〜40のパターンを一括して形成する。
続いて、さらにエッチングを進め、サイドエッチングにより、さらに第2シリコン基板12の下部を除去し、上記薄肉部15を形成する。このようにしてセンサチップ100を製造することができる。
このセンサチップ100において、薄肉部15としての可動部20は、細長四角形状の錘部21の両端が、バネ部22を介してアンカー部23aおよび23bに一体に連結された構成となっている。
これらアンカー部23aおよび23bは、図3に示されるように、酸化膜13に固定されており、酸化膜13を介して支持基板としての第1シリコン基板11上に支持されている。これによって、薄肉部15である錘部21およびバネ部22は、酸化膜13から離間した状態となっている。
ここでは、バネ部22は、図1に示されるように、平行な2本の梁がその両端で連結された矩形枠状をなしており、2本の梁の長手方向と直交する方向に変位するバネ機能を有するものである。
具体的に、バネ部22は、図1中の矢印X方向の成分を含む加速度を受けたときに錘部21を基板面水平方向にて矢印X方向へ変位させるとともに、加速度の消失に応じて元の状態に復元させるようになっている。
よって、このようなバネ部22を介して半導体基板10に連結された可動部20は、加速度の印加に応じて、酸化膜13すなわち支持基板11上において基板面水平方向にて上記矢印X方向へ変位可能となっている。
また、図1に示されるように、可動部20は、薄肉部15としての櫛歯状の可動電極24を備えている。この可動電極24は、上記錘部21の長手方向(矢印X方向)と直交した方向にて、錘部21の両側面から互いに反対方向へ延びる梁形状をなす複数本のものである。
言い換えれば、可動電極24は、上記錘部21の長手方向(バネ部22の変位方向、矢印X方向)を配列方向とし、この配列方向に沿って櫛歯状に複数本配列されたものとなっている。
図1では、可動電極24は、錘部21の左側および右側にそれぞれ4個ずつ突出して形成されており、各可動電極24は断面矩形の梁状に形成されて、酸化膜13から離間した状態となっている。
このように、各可動電極24は、梁部22および錘部21と一体的に形成されることにより、梁部22および錘部21とともに、基板面水平方向にて矢印X方向へ変位可能となっている。
また、図1〜図3に示されるように、固定部30、40は、薄肉部15の外周部のうちアンカー部23a、23bが支持されていないもう1組の対向辺部の外周にて、酸化膜13に固定されている。そして、固定部30、40は酸化膜13を介して支持基板としての第1シリコン基板11上に支持されている。
図1において、錘部21の左側に位置する固定部30は、左側固定電極31および左側固定電極用配線部32とから構成されている。一方、図1において、錘部21の右側に位置する固定部40は、右側固定電極41および右側固定電極用配線部42とから構成されている。
本例では、図1に示されるように、各固定電極31、41は薄肉部15であり、可動電極24における櫛歯の隙間にかみ合うように櫛歯状に複数本配列されたものである。
ここで、図1においては、錘部21の左側については、個々の可動電極24に対して矢印X方向に沿って上側に左側固定電極31が設けられており、一方、錘部21の右側については、個々の可動電極24に対して矢印X方向に沿って下側に右側固定電極41が設けられている。
このように、基板面水平方向において個々の可動電極24に対して、それぞれ固定電極31、41が対向して配置されており、各対向間隔において、可動電極24の側面(つまり検出面)と固定電極31、41の側面(つまり検出面)との間に容量を検出するための検出間隔が形成されている。
また、左側固定電極31と右側固定電極41とは、それぞれ互いに電気的に独立している。そして、各固定電極31、41は、可動電極24に対して略平行に延びる断面矩形の梁状に形成されている。
ここで、左側固定電極31および右側固定電極41は、それぞれ、酸化膜13を介して支持基板11に固定されている各固定電極用配線部32、42に片持ち状に支持された状態となっている。そして、各固定電極31、41は、酸化膜13から離間した状態となっている。
このように、左側固定電極31および右側固定電極41については、それぞれの複数本の電極が、電気的に共通した各配線部32、42にまとめられた形となっている。
また、左側固定電極用配線部32および右側固定電極用配線部42上の所定位置には、それぞれ、左側固定電極用パッド30aおよび右側固定電極用パッド40aが形成されている。
また、一方のアンカー部23bと一体に連結された状態で、可動電極用配線部25が形成されており、この配線部25上の所定位置には、可動電極用パッド25aが形成されている。上記の各電極用パッド25a、30a、40aは、たとえばアルミニウムをスパッタや蒸着することなどにより形成されている。
かかる構成を有するセンサチップ100は、図4、図5に示されるように、センサチップ100における支持基板すなわち第1シリコン基板11と回路チップ200とを対向した状態で、回路チップ200上に配置され、電気絶縁性の接着層300を介して回路チップ200と接着されている。
この回路チップ200は、センサチップ100からの出力信号を処理するための検出回路(後述の図7参照)や、検査用の回路が形成されたものである。たとえば、回路チップ200は、シリコン基板等の半導体基板に半導体プロセスを用いてMOSトランジスタ素子などを形成し、回路を構成したものである。
そして、センサチップ100における第2シリコン基板12側に形成された上記各電極用パッド25a、30a、40aは、回路チップ200とボンディングワイヤW1、W2、W3を介して電気的に接続されている。このボンディングワイヤW1〜W3は、金やアルミニウムなどを用いたワイヤボンディングにより形成される。
ここで、接着層300は、電気絶縁性材料からなるもので、たとえばポリイミド樹脂からなる接着フィルムや、エポキシ樹脂やシリコーン樹脂などからなる接着剤から構成されたものにできる。
ここで、図6は、図4および図5に示される本実施形態の加速度センサ装置における接着層300の概略平面図である。
この図6および上記図4に示されるように、回路チップ200のうちセンサチップ100が投影される領域には、接着層300が存在しない接着層非存在領域310が設けられている。本例では、接着層300には、貫通穴310が設けられており、この貫通穴310が接着層非存在領域310となっている。
そして、図4に示されるように、接着層非存在領域310すなわち貫通穴310において、回路チップ200とセンサチップ100の支持基板すなわち第1シリコン基板11とは、導電性を有する導電性部材320を介して電気的に接続されている。
この導電性部材320としては、特に限定されるものではないが、たとえば、バンプ、はんだ、導電性接着剤などを採用することができる。それにより、本実施形態の加速度センサ装置においては、回路チップ200から導電性部材300を介して電気信号を第1シリコン基板11に与え、電位を形成することができるようになっている。
このように、本実施形態では、可動電極24および各固定電極31、41は、ボンディングワイヤW1〜W3を介して回路チップ200と電気的に接続され、支持基板としての第1シリコン基板11は導電性部材320を介して回路チップ200と電気的に接続されている。
このような本実施形態の加速度センサ装置は、例えば、回路チップ200上に導電性部材320を設けるとともに、接着層300を配設した後、センサチップ100を回路チップ200に搭載し、接着層300を介した接着を行うとともに、導電性部材320を介した電気接続を行うことにより、組み付けることができる。
なお、接着層300としては、上述したように、接着フィルムでも接着剤でもよいが、センサ特性上はフィルムであることが好ましい。接着フィルムの場合、回路チップ200上に貼り付ければよく、接着剤の場合、回路チップ200上に塗布してセンサチップ100を搭載した後、硬化すればよい。
また、接着層300に接着層非存在領域310にあたっては、接着層300がフィルムの場合、あらかじめ接着層300をカットして貫通穴310を開けるなどにより実現できる。また、接着層300が接着剤の場合、回路チップ200上に塗布する際に接着層非存在領域310をマスクするなどにより選択的な塗布を行えばよい。
次に、本加速度センサ装置の検出動作について説明する。本実施形態では、加速度の印加に伴う可動電極24と固定電極31、41との間の容量変化に基づいて加速度を検出するようになっている。
上述したように、センサチップ100においては、個々の可動電極24の側面(つまり検出面)に対してそれぞれ固定電極31、41の側面(つまり検出面)が対向して設けられており、これら両電極31、42の側面の各対向間隔において、容量を検出するための検出間隔が形成されている。
ここで、左側固定電極31と可動電極24との間隔に、検出容量として第1の容量CS1が形成されており、一方、右側固定電極41と可動電極24との間隔に、検出容量として第2の容量CS2が形成されているとする。
そして、センサチップ100において、基板面水平方向において上記図1中の矢印X方向へ加速度が印加されると、バネ部22のバネ機能により、アンカー部を除く可動部20全体が一体的に矢印X方向へ変位し、当該矢印X方向への可動電極24の変位に応じて上記各容量CS1、CS2が変化する。
たとえば、上記図1において、可動部20が、矢印X方向に沿って下方へ変位したときを考える。このとき、左側固定電極31と可動電極24との間隔は広がり、一方、右側固定電極41と可動電極24との間隔は狭まる。
よって、可動電極24と固定電極31、41による差動容量(CS1−CS2)の変化に基づいて、矢印X方向の加速度を検出することができる。
具体的には、この容量の差(CS1−CS2)に基づく信号が半導体加速度センサ100から出力信号として出力され、この信号は上記回路チップ200にて処理され、最終的に出力される。
図7は、本半導体加速度センサ100における加速度を検出するための検出回路400の一例を示す回路図である。
この検出回路400において、スイッチドキャパシタ回路(SC回路)410は、容量がCfであるコンデンサ411、スイッチ412および差動増幅回路413を備え、入力された容量差(CS1−CS2)を電圧に変換するものとなっている。
そして、本加速度センサ装置においては、たとえば、左側固定電極用パッド30aから振幅Vccの搬送波1、右側固定電極用パッド40aから搬送波1と位相が180°ずれた搬送波2を入力し、SC回路410のスイッチ412を所定のタイミングで開閉する。
そして、矢印X方向の印加加速度は、下記の数式1に示す様に、電圧値V0として出力される。
(数1)
V0=(CS1−CS2)・Vcc/Cf
このようにして、加速度の検出がなされる。
ところで、本実施形態によれば、支持基板11上に、基板面と水平方向に変位可能となっている可動電極24および可動電極24との間に検出間隔を介して対向する固定電極31、41を備え、加速度が印加されたときの可動電極24の変位に伴う可動電極24と固定電極31、41との間の距離変化に基づいて印加加速度を検出するようにしたセンサチップ100を備え、センサチップ100における支持基板11の下側には、電気絶縁性の接着層300を介して回路チップ200が接着されており、回路チップ200のうちセンサチップ100が投影される領域には、接着層300が存在しない接着層非存在領域310が設けられており、接着層非存在領域310において回路チップ200と支持基板11とは、導電性を有する導電性部材320を介して電気的に接続されていることを特徴とする加速度センサ装置が提供される。
それによれば、接着層非存在領域310において回路チップ200と支持基板11とは、導電性部材320を介して電気的に接続されているため、ワイヤボンディングを行わなくても、回路チップ200から導電性部材320を介して電気信号を支持基板11に与えることができ、それにより支持基板11に電位を形成することができる。
また、この導電性部材320は、接着層非存在領域310すなわち回路チップ200のうちセンサチップ100が投影される領域の中に形成されるため、導電性部材320を設けるために、あえてセンサチップ100のサイズを拡大する必要がない。
したがって、本実施形態によれば、支持基板11上に可動電極24および固定電極31、41を有するセンサチップ100を接着層300を介して回路チップ200上に積層してなる加速度センサ装置において、ワイヤボンディングを行ったりセンサチップ100のサイズを拡大したりすることなく、支持基板11に電位を形成することができる。
そして、本実施形態によれば、支持基板11に電位を形成し、この電位は回路チップ200で制御できることから、たとえば、支持基板11と可動電極24との間に発生する電位差により静電引力を発生させ、可動電極24の基板面と垂直方向(図2、図3中の矢印Z方向)への変位の異常を検査することができる。
また、上記図4および図6に示される例では、接着層300に貫通穴310を設け、この貫通穴310を接着層非存在領域としていた。この図示例では、接着層300の中央部に貫通穴310を設けていたが、これに限定されるものではなく、貫通穴310は接着層300の周辺部に設けてもよい。
また、貫通穴310の穴形状も、四角形状でも丸形状でもそれ以外の形状でもよい。また、たとえば導電性部材320としてバンプを採用した場合、このバンプのサイズは、半導体プロセスなどで形成される通常のバンプの大きさでよい。そして、貫通穴310の穴の大きさも、前記バンプが入り込み可能な大きさであれば良く、さほど大きくする必要はないため、接着層300による接着力も確保される。
ここで、図8(a)、(b)は、接着層300における接着層非存在領域310、311の各種の変形例を示す平面図である。
たとえば、図8(a)に示されるように、接着層300に切り欠き部としてのスリット311を設け、このスリット311を接着層非存在領域としてもよい。また、図8(b)に示されるように、接着層300を分割して設け、分割された隙間を接着層非存在領域としてもよい。
さらには、図示しないが、接着層300の平面サイズを、回路チップ200のうちセンサチップ100が投影される領域つまりセンサチップ100の平面サイズよりも一回り小さいものとし、接着層300の外周を接着層非存在領域とし、そこに導電性部材を設けてもよい。それによれば、センサチップ100の周辺部にて導電性部材による接続が可能になる。
(他の実施形態)
なお、上記実施形態のセンサチップ100では、可動電極24は櫛歯状に複数本配列されたものであり、固定電極31、41は、可動電極24における櫛歯の隙間にかみ合うように櫛歯状に複数本配列されたものであるが、これら電極の構成は、これに限定されるものではない。
また、センサチップは、支持基板上に、基板面と水平方向に変位可能となっている可動電極および可動電極との間に検出間隔を介して対向する固定電極を備え、力学量が印加されたときの可動電極の変位に伴う両電極間の距離変化に基づいて印加力学量を検出するものであればよく、センサチップにおける支持基板、可動電極、固定電極は半導体からなるもの以外であってもよい。
また、本発明は、上記した加速度センサ装置以外にも、力学量として角速度を検出する角速度センサ等の力学量センサ装置に対しても適用可能である。
要するに、本発明は、支持基板上に可動電極および固定電極を有するセンサチップを接着層を介して回路チップ上に積層してなる力学量センサ装置において、接着層に接着層非存在領域を設け、この接着層非存在領域にて導電性部材を介して回路チップと支持基板とを電気的に接続させたことを要部としたものであり、その他の細部については適宜設計変更が可能である。
本発明の実施形態に係る加速度センサ装置におけるセンサチップの概略平面図である。 図1中のA−A線に沿ったセンサチップの概略断面図である。 図1中のB−B線に沿ったセンサチップの概略断面図である。 本発明の実施形態に係る加速度センサ装置を図1中のB−B線に沿って示す概略断面図である。 図4に示される加速度センサ装置の概略構成を示す斜視図である。 上記実施形態に係る接着層の平面図である。 上記実施形態に係る加速度センサ装置の検出回路図である。 接着層における接着層非存在領域の各種の変形例を示す平面図である。 従来の力学量センサ装置におけるセンサチップの一般的な平面構成を示す図である。 図9に示されるセンサチップを図9中のD−D線に沿った断面にて示す概略断面図である。 センサチップを回路チップに積層したスタック構造を有する力学量センサ装置の概略構成を示す斜視図である。
符号の説明
11…支持基板としての第1シリコン基板、24…可動電極、
31…第1の固定電極、41…第2の固定電極、100…センサチップ、
200…回路チップ、300…接着層、310…接着層非存在領域としての貫通穴、
311…接着層非存在領域としてのスリット、320…導電性部材

Claims (1)

  1. 支持基板(11)上に、基板面と水平方向に変位可能となっている櫛歯状の可動電極(24)および前記可動電極(24)との間に検出間隔を介して対向する櫛歯状の固定電極(31、41)を備え、力学量が印加されたときの前記可動電極(24)の変位に伴う前記可動電極(24)と前記固定電極(31、41)との間の距離変化に基づいて印加力学量を検出するようにしたセンサチップ(100)を備える力学量センサ装置であって、
    前記センサチップ(100)における前記支持基板(11)の下側には、電気絶縁性の接着層(300)を介して回路チップ(200)が接着されており、
    前記回路チップ(200)のうち前記センサチップ(100)が投影される領域には、前記接着層(300)が存在しない接着層非存在領域(310、311)が設けられており、
    前記接着層非存在領域(310、311)において前記回路チップ(200)と前記支持基板(11)とは、導電性を有する導電性部材(320)を介して電気的に接続されており、
    前記支持基板(11)は、前記回路チップ(200)から電気信号が与えられることによって電位が形成されるようになっており、
    前記センサチップ(100)は、第1シリコン基板(11)と第2シリコン基板(12)との間に酸化膜(13)を有する矩形状のSOI基板(10)であって、前記第1シリコン基板(11)が前記支持基板として構成されていることを特徴とする力学量センサ装置。
JP2008332632A 2008-12-26 2008-12-26 力学量センサ装置 Expired - Fee Related JP5141545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008332632A JP5141545B2 (ja) 2008-12-26 2008-12-26 力学量センサ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008332632A JP5141545B2 (ja) 2008-12-26 2008-12-26 力学量センサ装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004035227A Division JP2005227089A (ja) 2004-02-12 2004-02-12 力学量センサ装置

Publications (2)

Publication Number Publication Date
JP2009115811A JP2009115811A (ja) 2009-05-28
JP5141545B2 true JP5141545B2 (ja) 2013-02-13

Family

ID=40783069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008332632A Expired - Fee Related JP5141545B2 (ja) 2008-12-26 2008-12-26 力学量センサ装置

Country Status (1)

Country Link
JP (1) JP5141545B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011107055A (ja) * 2009-11-20 2011-06-02 Seiko Epson Corp 圧力センサー、温度補償型圧力センサー

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008325B1 (ko) * 1991-06-01 1994-09-12 금성일렉트론 주식회사 적층형 반도체 패키지
JP3673040B2 (ja) * 1996-11-12 2005-07-20 三菱電機株式会社 半導体装置およびその製造方法
JP3412672B2 (ja) * 1997-10-09 2003-06-03 ローム株式会社 半導体装置、およびこの半導体装置の製造方法
JP3489505B2 (ja) * 1999-09-22 2004-01-19 トヨタ自動車株式会社 半導体センサ
JP2001099861A (ja) * 1999-09-30 2001-04-13 Denso Corp 容量式物理量検出装置
JP2002071708A (ja) * 2000-08-29 2002-03-12 Denso Corp 半導体力学量センサ
JP3748779B2 (ja) * 2001-02-16 2006-02-22 松下電器産業株式会社 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート
JP2002323514A (ja) * 2001-04-25 2002-11-08 Denso Corp 半導体式センサ

Also Published As

Publication number Publication date
JP2009115811A (ja) 2009-05-28

Similar Documents

Publication Publication Date Title
KR100730285B1 (ko) 센서칩과 회로칩을 구비하는 용량식 물리량 센서
JP4134853B2 (ja) 容量式力学量センサ装置
JP2007139505A (ja) 容量式力学量センサ
JP4258105B2 (ja) 半導体装置の製造方法
JPH1090299A (ja) 静電容量式加速度センサ
JP2002131331A (ja) 半導体力学量センサ
JPH11344507A (ja) マイクロマシンの構成エレメント
US7263885B2 (en) Physical quantity sensor having sensor chip and circuit chip
JP2004340608A (ja) 容量式力学量センサ装置
WO2013094208A1 (ja) 振動型角速度センサ
JP4367165B2 (ja) 半導体力学量センサの検査方法
JP2006220453A (ja) 加速度センサ装置
WO2006120886A1 (ja) 素子部を有する半導体装置およびその製造方法
US9804233B2 (en) MEMS magnetic field sensor
JP2008275325A (ja) センサ装置
JP5141545B2 (ja) 力学量センサ装置
JP2005283428A (ja) 力学量センサ装置
JP2004347499A (ja) 半導体力学量センサ
JP5369819B2 (ja) 容量式物理量検出装置
JP4206984B2 (ja) 角速度検出装置
JP2016133455A (ja) 物理量センサおよびその製造方法
JP2001099861A (ja) 容量式物理量検出装置
JP5900439B2 (ja) 容量式物理量センサ
KR100789393B1 (ko) 반도체 장치의 제조 방법
JP5724899B2 (ja) 容量式物理量検出装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees