JP5140611B2 - 電力増幅器の調整方法 - Google Patents
電力増幅器の調整方法 Download PDFInfo
- Publication number
- JP5140611B2 JP5140611B2 JP2009009084A JP2009009084A JP5140611B2 JP 5140611 B2 JP5140611 B2 JP 5140611B2 JP 2009009084 A JP2009009084 A JP 2009009084A JP 2009009084 A JP2009009084 A JP 2009009084A JP 5140611 B2 JP5140611 B2 JP 5140611B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- capacitance
- power amplifier
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
単体の化合物半導体デバイスによって出力可能な電力は、マグネトロン、クライストロンなどの電子管による出力可能な電力に対して小電力となる。出力電力を効率よく用いるための方法として、パルス幅を伸張して生成し、そのパルス信号に対してパルス圧縮処理を組み合わせる方法がある。このようなパルス圧縮処理を組み合わせたとしても、化合物半導体デバイス単体では、従来の電子管によるシステム同等以上の性能を実現するほど十分な出力電力を得ることは困難である。
このような化合物半導体デバイスの利得不足並びに出力電力不足を解決するために、複数の化合物半導体デバイスを用いた電力増幅回路を組み合わせて、その出力電力を合成した最終出力によって所望の電力を得ている。
さらなる大電力出力が要求される場合は、上記のような電力増幅器300を複数組み合わせ、それぞれの出力を合成することで、より大きな大電力出力を実現する。この合成方法により、従来の電子管を用いたシステム同等以上の性能を実現した大型レーダの送信部が実現されている。
図13は、電力増幅回路400の電力増幅特性の調整時の構成を示すブロック図である。
図に示される電力増幅回路400は、高周波増幅素子11を備える増幅部10と、高周波増幅素子11の動作点を定めるバイアス電圧発生部30と、直流電力計40を備えている。バイアス電圧発生部30は、電源電圧Vggが可変抵抗器35によって分圧され、増幅器31によって、その分圧された電圧がバイアス電圧として出力する。出力されたバイアス電圧によって、高周波増幅素子11のアイドル電流、増幅率などが制御される。
そのため、予め高周波増幅素子11ごとに特性を取得しておき、ゲート・ソース間電圧を調整する方法、或いは、高周波増幅素子11の製造段階でランク分けし、ランク分けされた高周波増幅素子11を組み合わせて組み付ける方法がとられていた。これらの方法では、手間の増大と生産性を落す要因となる問題がある。
最初に、電力増幅器を構成する全ての高周波増幅素子511、521、531をピンチオフ状態とし、動作する高周波増幅素子を一つずつ増やしていく。図では、初段の高周波増幅素子511から、バイアス電圧を可変抵抗511bで調整を行う工程を、はじめに行う。そのときの電流の値を直流電流計40によって測定し、高周波増幅素子511のアイドル電流Idとする。続いて、次段の高周波増幅素子521について、バイアス電圧を可変抵抗521bで調整を行う工程を行う。そのときの電流の値を直流電流計40によって測定する。その測定された電流の値は、高周波増幅素子511と521のアイドル電流Idの和となる。このように、前段の測定結果のアイドル電流Idの値を減算することにより、調整中の高周波増幅素子521のアイドル電流を求めることができる。このように、それぞれの段階の電流測定結果の差分値を、該当の高周波増幅素子のドレイン電流として取り扱い、調整を進めることができる。この電流値を重ねていく調整方法では、最初に全ての高周波増幅素子をピンチオフ状態に設定する必要があり、また、個々のデバイスに流れる電流値を後から確認することができない。そのため、調整がずれるようなことがあれば、全ての高周波増幅素子511、521、531をピンチオフ状態に戻し、最初から調整をやり直さなければならないという問題がある。
これにより、測定が困難な電力増幅回路のアイドル電流を、電圧波形の変化から間接的に検出することができ、電流計などの計測手段を電源供給経路に設けることなく調整することができる。また、直列や並列に接続された複数の電力増幅回路において、その接続を崩すことなくそれぞれの電力増幅回路の調整を行うことができる。
また、これにより、静電容量に充電された電荷が放電されるときの静電容量の端子電圧を検出し、その電圧波形の変化が所定の時間において、所定の電圧範囲とすることで間接的に電力増幅回路のアイドル電流値を検出することが可能となる。直接的に電流を測定する場合には、回路の途中に電流検出回路を設けることが必要になるが、そのような電流検出回路を用いることなく回路に設けられた静電容量の端子電圧を検出することで電流値を検出することができる。
また、これにより、電源遮断回路に供給される電流の電流値を検出でき、所望の電流値となっているかを確認することができる。すなわち、基準とされる電流値を定め、複数の電力増幅回路における調整のばらつきを、定量的な検出方法を用いて低減することができる。
また、これにより、電力増幅回路及び電源遮断回路が有する静電容量の容量値の精度にバラツキが大きい場合であっても、電源供給線路に設けられる静電容量の容量値を大きくすることにより、バラツキの影響を低減することができ、電流値の精度を高めた調整を行うことができる。
(第1実施形態)
船舶用レーダ、気象レーダ、航空管制用レーダなどは、そのレーダの方式から一般にパルスレーダと呼ばれている。パルスレーダは、短い時間RFパルス信号を送信し、空間に放射されたRFパルス信号が、目標物に到達する。目標物では、放射されたパルス信号の反射が起こる。パルスレーダは、目標物で反射された反射信号を受信して、送信時から受信時までの電波伝搬に要した時間を測定し、目標物までの距離を計測する。
化合物半導体デバイスを用いた電力増幅器(固体化電力増幅器)においても、真空管による電力増幅器と同じくRFパルス信号を増幅するのに適したものが要求される。化合物半導体デバイスを用いた電力増幅回路(以下、特に示す場合を除き化合物半導体デバイスを用いた電力増幅回路を「電力増幅回路」という。)では、B級又はAB級での増幅特性が必要とされる。B級又はAB級で動作する電力増幅回路は、RFパルス信号が入力されていない状況であっても、化合物半導体デバイスのドレイン・ソース間に常にアイドル電流を流すことになる。このアイドル電流による損失は、電力効率の低下や発熱を招くことになる。そのため、電力増幅回路では、RFパルス信号を送信しない無信号時のアイドル電流を遮断する方法がとられている。アイドル電流を遮断する方法として、化合物半導体デバイスのドレイン電源の供給を停止することにより、そのアイドル電流を遮断して、電力効率の向上と発熱の抑圧をはかるドレイン制御ドライブ回路が電力増幅器の回路として実現されている。
図1は、本発明の第1実施形態における電力増幅回路を示すブロック図である。
図に示される電力増幅回路100は、高周波増幅素子11を備える増幅部10と、増腹部10への電源供給を制御する電源制御部20と、高周波増幅素子11の動作点を定めるバイアス電圧発生部30を備えている。
増幅部10は、高周波増幅素子11、コンデンサ12、13、17、整合パタン14、15及び電源供給線路16を備える。
高周波増幅素子11は、電界効果型トランジスタである。ここでは、nチャネル型を示す。コンデンサ12、13は、直流成分を遮断するカプリングコンデンサである。整合パタン14、15は、高周波増幅素子11の入出力インピーダンスのマッチングを取る分布定数回路である。電源供給線路16は、高周波増幅素子11に電力を供給するドレイン電源供給線路の一部を形成する。コンデンサ17は、電源供給線路16の電源側の端子を高周波的に接地することを目的とするコンデンサである。
バイアス電圧発生部30における演算増幅器31は、出力端が信号伝送線路37、抵抗36、32及び信号伝送線路33を介して反転入力端子に接続され、非反転出力端子に入力される電圧を等倍で増幅するボルテージフォロアアンプである。可変抵抗器35は、電源電圧Vggを分圧し、演算増幅器31の非反転出力端子に入力する。コンデンサ34、38は、それぞれ信号伝送線路33、37を高周波的に接地し、それぞれショートスタブを形成する。コンデンサ39は、演算増幅器31の電源端子に接続されるバイパスコンデンサである。
高周波増幅素子11のゲート・ソース間電圧には、常に一定の電圧が印加され、最適なバイアス電圧が印加される。出力されたバイアス電圧によって、高周波増幅素子11の動作点が定められアイドル電流、増幅率などが制御される。
図2は、第1実施形態における電力増幅回路の増幅動作を示すための概略ブロック図である。
図1に示した構成と同じ構成には、同じ符号を付し、異なる構成について説明する。
電源制御トランジスタ21のゲートは、抵抗24を介してドレイン電源制御信号が入力される。ドレイン電源制御信号は、図1で示したようにインバータ22を介して入力するほかに、抵抗24を介して入力することができる。図2で示すドレイン電源制御信号は、図1に示すドレイン電源制御信号と信号の論理が反転することになる。
出力容量及び接続されたコンデンサ17に充電された電荷が放電されると、ドレイン電流はやがてゼロとなり増幅動作を停止する。
図3は、第1実施形態における電力増幅回路におけるパルス出力時の説明図である。
図1に示した構成と同じ構成には、同じ符号を付し、異なる構成について説明する。
電源制御トランジスタ21のゲートは、抵抗26を介して自己バイアス電圧が印加され、コンデンサ25を介してドレイン電源制御信号が入力される。ドレイン電源制御信号は、図1で示したようにインバータ22を介して入力するほかに、コンデンサ25を介して入力することができる。コンデンサ25を介することにより、Vdd電圧とドレイン電源制御信号の電圧の相違を吸収することが可能となる。図2で示すドレイン電源制御信号は、図1に示すドレイン電源制御信号と信号の論理が反転することになる。
このコンデンサ17は、増幅されるRF信号波長の1/4の距離でRF線路(ストリップラインやマイクロストリッブラインともいう。)と結ばれ、全体でショートスタブを構成している。このような場合、コンデンサ17は、高周波に対して低損失で、数pFの容量値であり、高周波増幅素子11の出力容量の容量値に対して十分小さな値であるため無視できる。同時に、高周波増幅素子11のドレイン・ソース間にドレイン電流が流れる。この電流量は、高周波増幅素子11のゲート・ソース間電圧にて制御される。
図4は、第1実施形態における電力増幅回路におけるパルスRF停止時の説明図である。
この図に示す構成は、図3に示した構成と同じ構成であり、同じ符号を付す。
ドレイン電源制御信号によって電源制御トランジスタ21がオフ状態にされると、電源制御トランジスタ21を介して供給されるドレイン電流が遮断される。代わりに高周波増幅素子11の出力容量11cに充電された電荷が、高周波増幅素子11のドレインに流れ込み、高周波増幅素子11のドレイン・ソース間にはドレイン電流が引き続き流れる。高周波増幅素子11の出力容量11cからの放電は、高周波増幅素子11のドレイン・ソース間電圧が低下しながら行われる。その後、高周波増幅素子11の出力容量11cの電荷がなくなると、ドレイン電流が停止し、ドレイン・ソース間電圧が0ボルトとなる。出力容量11cからの放電が終了すると、高周波増幅素子11の増幅動作も終了する。
高周波増幅素子11の出力容量11cを定数と考えることができれば、高周波増幅素子11のドレイン・ソース間電圧を測定し、放電時間を検出することで、間接的にドレイン・ソース間を流れるドレイン電流を検出することができる。
この図に示されるグラフは、横軸にドレイン・ソース電圧、縦軸にドレイン電流を示す電界効果型トランジスタの静特性を示すグラフである。
このグラフに示される特性線VGS0、VGS1、VGS2及びVGS3は、ゲート・ソース間電圧が異なる複数のグラフが示され、順に電圧が大きくなる。特性線VGS2で示される特性において、動作点をP51として設定したとすると、RFパルス信号が入力されない無信号状態において、そのP51に応じたドレイン電流がアイドル電流となる。このアイドル電流が流れる時にゲート・ソース間に印加された電圧が、バイアス電圧となる。また、動作点P51からドレイン・ソース間電圧が低くなると、ドレイン電流はほぼ一定のまま同じ特性線VGS2に沿ってP52に達する。
図4に示したようにドレイン電源Vddが遮断された後、出力容量11cが放電されることにより、高周波増幅素子11のドレイン・ソース間電圧が低下していく。その過程で、高周波増幅素子11の飽和領域において、ほぼ一定のドレイン電流を流し続ける。さらに放電がすすみ、十分にドレイン・ソース間電圧が低下した点(P52)では、高周波増幅素子11は非飽和領域での動作となり、ドレイン・ソース間電圧に比例して、ドレイン電流が減少していくことが知られている。
この図に示されるグラフは、縦軸にドレイン・ソース間電圧を示すタイミングチャートである。
時刻t0において、電源制御トランジスタ21がオン状態となり、ドレイン電源Vddが供給され、高周波増幅素子11が能動状態となる。時刻t1において電源制御トランジスタ21がオフ状態となり、ドレイン電源Vddが遮断される。時刻t1を過ぎても、高周波増幅素子11の出力容量11cに充電された電荷が放電されるまでは、高周波増幅素子11のドレイン・ソース間電圧は過度的に変化する特性を持って低下する。このグラフに示されるように、過度的に変化する電圧の変化は、ドレイン電流が多いほど急な変化を示すことになる。
実際には、高周波増幅素子11に印加されるドレイン・ソース間電圧や高周波増幅素子11の特性により、容量値のバラツキが含まれている。実際との差異が考慮されない条件によって調整されることになるため、調整されたバイアス電圧、アイドル電流にも誤差が含まれることになる。
第1実施形態の結果に見込まれる含有される誤差を減少させ、精密な調整を行うことを可能とする高周波増幅素子11のドライブ回路の一例を示す。
図7は、第2実施形態における電力増幅回路を示すブロック図である。
図1に示した構成と同じ構成には、同じ符号を付し、異なる構成について説明する。
図1に示したコンデンサ17に対して、放電用コンデンサ18が、並列に接続されることが異なっている。コンデンサ17は、増幅されるRF信号波長の1/4の距離でRF線路と結ばれる電源供給線路16を高周波的に接地する。
放電用コンデンサ18は、高周波増幅素子11の出力容量11c及び電源制御トランジスタ21の出力容量21cに対して、10倍以上の大きさの静電容量値を有し、加えて、放電用コンデンサ18の静電容量値18cの許容誤差が小さいものが望ましい。例えば、高周波増幅素子11の出力容量11c及び電源制御トランジスタ21の出力容量21cを加算した結果、そのバラツキが±50%となる場合でも、放電用コンデンサ18の静電容量値18cが10倍であれば、影響は±5%以下となり、放電用コンデンサ18の静電容量値18cの許容誤差と同等かそれ以下のバラツキ誤差となる。
(a)に示されるグラフは、縦軸にドレイン・ソース間電圧を示すタイミングチャートである。(b)に示されるグラフは、縦軸に高周波増幅素子11の利得を示すタイミングチャートである。縦軸に示される値に応じて、その利得の高さが示される。(c)に示されるグラフは、縦軸にパルスレーダの受信機プロテクタの動作を示すタイミングチャートである。受信機プロテクタの動作状態を2値で示し、縦軸において値が大きい条件はプロテクト動作が作動している状態を示し、縦軸において値が小さい条件はプロテクト動作が作動していない状態を示す。
(b)に示されるように、時刻t1において、ドレイン電源制御信号によって電源制御トランジスタ21が遮断されているにもかかわらず高周波増幅素子11は、増幅動作状態にあり、徐々にその利得が低下する。増幅動作状態にある高周波増幅素子11は、漏れRF信号などのノイズを増幅し、システムに影響を及ぼす恐れがある。そのため、高周波増幅素子11の利得がなくなるまでの放電時間(t3−t1)は、受信機プロテクタが作動し、パルスレーダの受信機に信号が漏れ込まない時間内に完了することが望ましい。
受信機プロテクタは、TRリミッター、ダイオードリミッター、固体化リミッターなどがあり、所定の時間の入力を遮断する。
最初に、電力増幅器にドレイン電源制御信号が入力され、インバータ22が入力されたドレイン電源制御信号を検出し、電源制御トランジスタ21に制御信号を入力する(ステップSa1)。電源制御トランジスタ21は、入力された制御信号を検出するとオン状態に遷移し、ドレイン電源を高周波増幅素子11(化合物半導体デバイス)に供給する(ステップSa2)。
可変抵抗器35によって、高周波増幅素子11のゲート・ソース電圧の調整を行う。バイアス電圧発生部30は、可変抵抗器35によって調整された電圧を高周波増幅素子11のゲートに印加する(ステップSa4)。調整された高周波増幅素子11のゲート・ソース電圧によって定められる高周波増幅素子11のアイドル電流により、放電用コンデンサ18の端子電圧が変化する。その端子電圧、すなわち高周波増幅素子11のドレイン・ソース電圧の変化を測定した結果から、所定の電圧となるまでの時間が、基準とされる時間に対して所定の時間の範囲となっているかの判定を行う。判定の結果、所定の電圧となるまでの時間が、所定の時間の範囲にないと判定された場合には、ステップSa4からの処理を繰り返す(ステップSa5)。
以上に示した手順により、第2実施形態における電力増幅回路110を備えた電力増幅器の調整が行える。
図を参照し電力増幅回路の調整方法について説明する。
図10は、第3実施形態における電力増幅回路120を示す概略ブロック図である。
電力増幅回路120は、電力増幅回路110及び直流電流計40を備える。図には電力増幅回路110の一部が示されている。図1及び図2に示した構成と同じ構成には、同じ符号を付し、異なる構成について説明する。
直流電流計40は、ドレイン電源Vddと電源制御トランジスタ21のソースとの間に接続され、電源制御トランジスタ21のドレイン電流を測定することができる。図に示した接続では、インバータ22への電源も直流電流計40を介して供給されるが、電源制御トランジスタ21のドレイン電流に比べると微弱となるため無視することができる。
アイドル電流の測定において、高周波増幅素子11のゲートには、RFパルス信号を入力することなく、バイアス電圧だけを印加する。
それに代わる解決方法として、高周波増幅素子11単体でのドレイン電流を検出する直流電流計を備え、予め、アイドル電流の値と放電用コンデンサ18に充電された電荷の放電時間の関係を記録する。
最初に、ドレイン電源制御信号(パルス信号)を入力し、ドレイン電源供給線路に挿入された電源制御トランジスタ21においてオン状態とオフ状態とを切り換える。この時のドレイン電流の値を直流電流計40で測定する。直流電流計40で測定された値は、平均電流値になるので、ドレイン電源のオン状態とオフ状態の比率よりデューティ比を求め、電源制御トランジスタ21がオン状態のときのドレイン電流の値を算出する。
次に、電源制御トランジスタ21がオン状態のときのドレイン電流が、高周波増幅素子11における所望のアイドル電流の値になるように、高周波増幅素子11のゲート・ソース間電圧を調整する。
最後に、高周波増幅素子11における所望のアイドリング電流が得られた状態で、ドレイン・ソース間電圧をオシロスコープで測定し、放電に要する時間を測定する。
上記で得られたアイドル電流と放電時間の関係に基づいて、他の電力増幅回路における放電時間を合わせ込み、所望のアイドル電流を得る。この時の誤差は、放電用コンデンサ18の静電容量値18cの許容誤差にほぼ等しいものとなる。
図11は、第3実施形態における電力増幅器の調整手順を示すフローチャートである。
この電力増幅器は、複数の電力増幅器の組み合わせによって構成され、個々の電力増幅器は、複数の電力増幅回路110を備えている。
最初に、電力増幅回路120の構成において直流電流計40を用いて、基準とする高周波増幅素子11(化合物半導体デバイス)のドレイン電流の測定を開始する(ステップSb1)。特定の電力増幅回路120における高周波増幅素子11のゲート・ソース間電圧の調整を行う。ゲート・ソース間電圧の調整は、高周波増幅素子11のバイアス電圧の設定変更によって行う(ステップSb2)。ステップSb2の調整の結果、高周波増幅素子11のドレイン電流が所望のアイドル電流の値になっているか判定する。判定の結果、ドレイン電流が所望のアイドル電流の値になっていないと判定される場合には、ステップSb2からの処理を繰り返す(ステップSb3)。ドレイン電流が所望のアイドル電流の値になっていると判定された場合には、放電時間の測定を行う(ステップSb4)。
ステップSb4の結果に基づいて、所望のアイドル電流の値における放電時間基準値を決定する(ステップSb5)。
全ての電力増幅器の調整が完了しているかの判定を行う。判定の結果、全ての電力増幅器の調整が完了したと判定された場合には、電力増幅器の調整処理を終了する(ステップSb7)。ステップSb7における判定の結果、全ての電力増幅器の調整が完了していないと判定された場合には、次の電力増幅器の調整処理を行うため、ステップSb6からの処理を繰り返す(ステップSb8)。
また、電源制御部20の電源制御トランジスタ21(出力回路)、増幅部10の高周波増幅素子11及びコンデンサ18に充電された電荷が放電されるときのコンデンサ18の端子電圧を検出し、その電圧波形の変化が所定の時間において、所定の電圧範囲とすることで間接的に高周波増幅素子11のアイドル電流値を検出することが可能となる。直接的に電流を測定する場合には、回路の途中に直流電流計40を設けることが必要になるが、そのような直流電流計40を用いることなく回路に設けられたコンデンサ18の端子電圧を検出することで電流値を検出することができる。
また、直流電流計40によって、電源制御部20に供給される電流の電流値を検出でき、所望の電流値となっているかを確認することができる。すなわち、基準とされる電流値を定め、複数の電力増幅回路100、110における調整のばらつきを、定量的な検出方法を用いて低減することができる。
また、電力増幅回路100が備える高周波増幅素子11は、適応する周波数帯域に応じたあらゆる種類の化合物半導体デバイスを適応することができ、例えば、GaAs FET、GaAs HEMT(高電子移動度トランジスタ:High Electron Mobility Transistor)、GaN HEMTなどの化合物半導体デバイスをはじめとする半導体素子とすることができる。
また、電源制御部20の電源制御トランジスタ21の駆動方法は、例示した駆動方法以外にも、他のあらゆる接続構成に適応でき、入力されるドレイン電流制御信号に応じて電源制御トランジスタ21をスイッチング動作させることができればよい。
10 増幅部
11 高周波増幅素子
12、13、17 コンデンサ
14、15 整合パタン
16 電源供給線路
20 電源制御部
21 電源制御トランジスタ
22 駆動回路
23 コンデンサ
30 バイアス電圧発生部
31 演算増幅器
32、36 抵抗
33、37 信号伝送線路
34、38、39 コンデンサ
35 可変抵抗器
Claims (6)
- 高周波増幅素子によって構成される電力増幅回路を備える電力増幅器における調整方法であって、
電源遮断回路が該電源遮断回路の出力端に電源供給線路を介して接続される前記電力増幅回路に電源を供給する過程と、
前記電源供給線路に接続される静電容量が充電される過程と、
前記電源遮断回路が前記電力増幅回路への電源を遮断する過程と、
前記静電容量に充電された電荷が放電されるときの該静電容量の端子電圧の応答波形を検出する波形検出過程と、
前記応答波形によって示される前記端子電圧の変化に基づいて前記電力増幅回路のアイドル電流値が設定されるアイドル電流値設定過程と、
を備えることを特徴とする電力増幅器の調整方法。 - 前記波形検出過程は、
前記静電容量に充電された電荷が放電されるときの該静電容量の端子電圧が、放電開始から予め定められた所定の時間における該端子電圧の値を検出し、
前記アイドル電流値設定過程は、
前記静電容量の端子電圧が予め定められた所定の電圧範囲内となる前記電力増幅回路のアイドル電流値が設定される
ことを特徴とする請求項1に記載の電力増幅器の調整方法。 - 電流検出回路が前記電源遮断回路に供給される電流の値を検出する過程と、
を備え、
前記アイドル電流値設定過程は、
前記静電容量の端子電圧が前記電流の値に基づいて定められる所定の電圧範囲内となる前記電力増幅回路のアイドル電流値が設定される
ことを特徴とする請求項2に記載の電力増幅器の調整方法。 - 前記静電容量の容量値は、該電源供給線路に接続される前記電力増幅回路の出力回路が有する寄生容量の容量値に対し十分大きな値とする
ことを特徴とする請求項1に記載の電力増幅器の調整方法。 - 前記静電容量の容量値は、該電源供給線路に接続される前記電力増幅回路の出力回路及び前記電源供給線路が有する寄生容量の容量値に対し十分大きな値とする
ことを特徴とする請求項4に記載の電力増幅器の調整方法。 - 前記静電容量の容量値は、該電源供給線路に接続される前記電力増幅回路の出力回路が有する寄生容量に基づく値とする
ことを特徴とする請求項1に記載の電力増幅器の調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009009084A JP5140611B2 (ja) | 2009-01-19 | 2009-01-19 | 電力増幅器の調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009009084A JP5140611B2 (ja) | 2009-01-19 | 2009-01-19 | 電力増幅器の調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010166510A JP2010166510A (ja) | 2010-07-29 |
JP5140611B2 true JP5140611B2 (ja) | 2013-02-06 |
Family
ID=42582301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009009084A Active JP5140611B2 (ja) | 2009-01-19 | 2009-01-19 | 電力増幅器の調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5140611B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5508729B2 (ja) * | 2009-01-28 | 2014-06-04 | 日本無線株式会社 | 電力増幅器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0454007A (ja) * | 1990-06-21 | 1992-02-21 | Nec Corp | 高周波パルス電力増幅器 |
JPH05129855A (ja) * | 1991-11-06 | 1993-05-25 | Sharp Corp | 送信機の高周波電力増幅器 |
JPH0565112U (ja) * | 1992-02-05 | 1993-08-27 | 株式会社ケンウッド | Fetバイアス回路 |
DE19755164B4 (de) * | 1996-12-18 | 2012-01-05 | Siemens Ag | Leistungsstufe eines Verstärkers/Senders |
JP4732204B2 (ja) * | 2006-03-20 | 2011-07-27 | 富士通株式会社 | 増幅回路 |
JP2009272914A (ja) * | 2008-05-08 | 2009-11-19 | Fujitsu Ltd | Fet増幅器のバイアス回路 |
-
2009
- 2009-01-19 JP JP2009009084A patent/JP5140611B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010166510A (ja) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7512387B2 (en) | Method and control system for controlling the output power of an RF amplifier system | |
US7738845B2 (en) | Electronic parts for high frequency power amplifier and wireless communication device | |
CN105305986B (zh) | 晶体管功率放大器的输入电路和设计这种电路的方法 | |
US8405542B2 (en) | Variable transmission power for fill level measuring | |
US8890620B2 (en) | Power amplifier | |
US20120293255A1 (en) | Amplifier, transmission device, and amplifier control method | |
JP5508729B2 (ja) | 電力増幅器 | |
Andrei et al. | Robust stacked GaN-based low-noise amplifier MMIC for receiver applications | |
JP5806076B2 (ja) | Rfパルス信号生成用スイッチング回路、rfパルス信号生成回路、および物標探知装置 | |
US20030218507A1 (en) | Amplification device | |
WO2012042048A1 (en) | Dutycycle adjustment to improve efficiency of a digital rf-pa | |
EP2947770A2 (en) | Detection calibration circuit and transmission apparatus | |
JP4648861B2 (ja) | パルスレーダ送信機 | |
JP5140611B2 (ja) | 電力増幅器の調整方法 | |
KR101169548B1 (ko) | 송수신 모듈 | |
JP4081035B2 (ja) | レーダ搭載用半導体電力増幅装置及びレーダ送信装置 | |
US7528649B2 (en) | Method for designing input circuitry for transistor power amplifier | |
JP2005277572A5 (ja) | ||
US9654063B2 (en) | Bias circuit for use with amplifier circuit, control method thereof, and signal amplifier | |
WO2009146133A2 (en) | High-voltage impulse amplifier | |
US20060214838A1 (en) | Active antenna radar system | |
Gecan et al. | Investigation of the practical output load impedance sensitivity of a 10 W GaN device subject to gate bias variation | |
JPH09172380A (ja) | 送信出力制御回路 | |
JPWO2003073605A1 (ja) | 高周波増幅回路 | |
JP2008147943A (ja) | 送受信モジュール装置及び送受信モジュールの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5140611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |