JP5137835B2 - Low noise semiconductor photodetector - Google Patents

Low noise semiconductor photodetector Download PDF

Info

Publication number
JP5137835B2
JP5137835B2 JP2008527984A JP2008527984A JP5137835B2 JP 5137835 B2 JP5137835 B2 JP 5137835B2 JP 2008527984 A JP2008527984 A JP 2008527984A JP 2008527984 A JP2008527984 A JP 2008527984A JP 5137835 B2 JP5137835 B2 JP 5137835B2
Authority
JP
Japan
Prior art keywords
region
doped
semiconductor
type
passivated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008527984A
Other languages
Japanese (ja)
Other versions
JP2009506543A (en
Inventor
ラファーティー，コナー，エス．
キング，クリフォード，アラン
Original Assignee
インフラレッド ニューコ，インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフラレッド ニューコ，インコーポレーテッド filed Critical インフラレッド ニューコ，インコーポレーテッド
Publication of JP2009506543A publication Critical patent/JP2009506543A/en
Application granted granted Critical
Publication of JP5137835B2 publication Critical patent/JP5137835B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、可視光および赤外光のための半導体光検出器に関し、詳細には低雑音半導体光検出器およびそれらを製造するための方法に関する。   The present invention relates to semiconductor photodetectors for visible and infrared light, and in particular to low noise semiconductor photodetectors and methods for manufacturing them.

本出願は、２００２年１２月１８日にＪ．Ｂｕｄｅ等によって出願された米国仮出願第６０／４３４，３５９号の利益を主張した、２００３年６月３日にＪ．Ｂｕｄｅ等によって出願された、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ｗｉｔｈ Ｒｅｄｕｃｅｄ Ａｃｔｉｖｅ Ｒｅｇｉｏｎ Ｄｅｆｅｃｔｓ ａｎｄ Ｕｎｉｑｕｅ Ｃｏｎｔａｃｔｉｎｇ Ｓｃｈｅｍｅｓ」という名称の米国特許出願第１０／４５３，０３７号の一部継続出願である。前述の出願１０／４５３，０３７および６０／４３４，３５９の各々は、参照により本明細書に組み込まれている。
米国政府は、ＮＳＦ Ａｗａｒｄ ＤＭＩ−０４５０４８７により、本発明に対する特定の権利を有している。 This application was filed on December 18, 2002 in J. Am. No. 60 / 434,359 filed by Bude et al. This is a continuation-in-part of US patent application Ser. No. 10 / 453,037 entitled “Semiconductor Devices with Reduced Active Region Defects and Unique Contacting Schemes” filed by Bude et al. Each of the aforementioned applications 10 / 453,037 and 60 / 434,359 is hereby incorporated by reference.
The US Government has certain rights to the invention under NSF Award DMI-0450487.

半導体フォトダイオードは、可視および赤外の両方の光を検出するために広く使用されている。半導体フォトダイオードは内部光電効果を利用しており、光子を吸収することによって半導体に電子−正孔対が生成され、生成された電子−正孔対がデバイス内部の電気伝導に寄与し、対応する電流を検出器のコンタクト部分にもたらしている。このような検出器は、単独で、もしくは分光学用に線形アレイで、または画像化用に二次元（２−Ｄ）アレイで製造されている。   Semiconductor photodiodes are widely used to detect both visible and infrared light. Semiconductor photodiodes utilize the internal photoelectric effect, and by absorbing photons, electron-hole pairs are generated in the semiconductor, and the generated electron-hole pairs contribute to the electrical conduction inside the device, correspondingly. Current is brought to the contact portion of the detector. Such detectors are manufactured alone or in a linear array for spectroscopy or in a two-dimensional (2-D) array for imaging.

感度の高い検出器を生成するためには、雑音が小さいことが望ましい。雑音を小さくするためには、フォトダイオードのあらゆる漏れ電流源を可能な最大限の程度まで抑制しなければならない。半導体フォトダイオードの漏れ電流は、表面トラップにおける漏れ、バルク・トラップまたは欠陥による漏れ、半導体の価電子帯と伝導帯の間の量子力学的トンネリング、熱エネルギーによる自然電子−正孔生成、衝撃イオン化および接合拡散電流を始めとする様々な機構によって生じる。   In order to produce a highly sensitive detector, it is desirable that the noise be small. In order to reduce noise, all sources of leakage current in the photodiode must be suppressed to the maximum extent possible. Semiconductor photodiode leakage currents include surface trap leakage, bulk trap or defect leakage, quantum mechanical tunneling between semiconductor valence and conduction bands, natural electron-hole generation by thermal energy, impact ionization and It is generated by various mechanisms including a junction diffusion current.

トンネル漏れは、適度なドーピング・レベルおよび低い電圧を使用することによって小さくすることができる。バルク漏れは、純度の高い材料を使用することによって、また、積層欠陥、双晶および転位などの結晶欠陥の形成を回避する成長技法を使用することによって小さくすることができる。自然電子−正孔生成および衝撃イオン化は、ケイ素またはゲルマニウムなどの間接バンドギャップ材料でできた検出器の場合は無視することができる。これらのすべての漏れ機構が減少すると、表面漏れおよび拡散電流が、優勢な漏れ機構として残る。   Tunnel leakage can be reduced by using moderate doping levels and low voltages. Bulk leakage can be reduced by using high purity materials and by using growth techniques that avoid the formation of crystal defects such as stacking faults, twins and dislocations. Natural electron-hole generation and impact ionization are negligible for detectors made of indirect band gap materials such as silicon or germanium. When all these leakage mechanisms are reduced, surface leakage and diffusion current remain as the dominant leakage mechanisms.

表面漏れは、半導体と該半導体と接触するすべての誘電体表面との間の界面のトラップによって生じる。トラップは、通常、半導体格子を終端する際に生じるダングリングボンドによって生じる。表面漏れには、空乏領域と表面が交わる部分に生じる漏れと、界面に隣接する半導体がドープされ、電荷中性である場合の漏れの２つのタイプを識別することができる。いずれの場合においても、漏れは、表面のトラップ部分に電子−正孔対が生成され、電子および正孔が異なる接合に向かって進む場合に生じ、外部回路に電流が流れることになる。空乏化した表面における漏れは、真性キャリア濃度に比例し、したがって指数（−Ｅｇ／２ｋＴ）として温度で決まる。Ｅｇは半導体バンドギャップである。ドープされた界面における漏れは、指数（−Ｅｇ／ｋＴ）として変化し、一般的にははるかに小さい。Ｐ−Ｎフォトダイオードなどの光電効果を使用した半導体光検出器は、半導体表面と交差する空乏層を有さざるを得ない。空乏層が大きいほど表面漏れが大きくなる。また、空乏化した表面の漏れを抑制するための何らかの手段が見出されたとしても、非空乏化表面によっても漏れ電流が生じる。   Surface leakage is caused by interface traps between the semiconductor and all dielectric surfaces in contact with the semiconductor. Traps are usually caused by dangling bonds that occur when terminating the semiconductor lattice. Two types of surface leakage can be distinguished: leakage occurring at the intersection of the depletion region and the surface, and leakage when the semiconductor adjacent to the interface is doped and charge neutral. In either case, leakage occurs when electron-hole pairs are created in the trapped portion of the surface and the electrons and holes travel toward different junctions, causing current to flow through the external circuit. The leakage at the depleted surface is proportional to the intrinsic carrier concentration and is therefore determined by the temperature as an exponent (-Eg / 2 kT). Eg is a semiconductor band gap. The leakage at the doped interface varies as an index (-Eg / kT) and is generally much smaller. A semiconductor photodetector using a photoelectric effect, such as a PN photodiode, must have a depletion layer that intersects the semiconductor surface. The larger the depletion layer, the greater the surface leakage. Also, even if some means is found to suppress leakage of the depleted surface, leakage current is also generated by the non-depleted surface.

拡散電流は、ダイオードに固有のアスペクトであり、小さくすることはできても除去することはできない。拡散電流は、ダイオードに電圧バイアスが印加されると生じる。印加される電圧によって、ダイオード接合の縁部分の少数キャリア濃度の平衡値が乱される。コンタクト部分の少数キャリア濃度は、常にそれらの平衡値に等しい。したがって接合とコンタクトの間に少数キャリアの勾配が存在し、少数キャリアの定常拡散電流がもたらされることになる。逆バイアス、つまりフォトダイオードが正規に動作している状態の下では、コンタクトから接合に向かって少数キャリアが流れ、電界によって連続的に一掃され、接合の反対側で多数キャリアになる。
これらのすべての漏れ電流源が、入射する光によって生成される光電流と対抗し、したがって信号と対抗して信号対雑音比を小さくしている。
米国仮出願第６０／４３４，３５９号 米国特許出願第１０／４５３，０３７号 The diffusion current is an aspect inherent to the diode and can be reduced, but cannot be removed. The diffusion current occurs when a voltage bias is applied to the diode. The applied voltage disturbs the minority carrier concentration balance at the edge of the diode junction. The minority carrier concentration in the contact portion is always equal to their equilibrium value. Therefore, there is a minority carrier gradient between the junction and the contact, resulting in a steady diffusion current of minority carriers. Under reverse bias, that is, when the photodiode is operating normally, minority carriers flow from the contact toward the junction and are continuously swept away by the electric field to become majority carriers on the other side of the junction.
All these leakage current sources counteract the photocurrent generated by the incident light, and thus reduce the signal-to-noise ratio against the signal.
US Provisional Application No. 60 / 434,359 US patent application Ser. No. 10 / 453,037

ケイ素で形成されたフォトダイオードには、高度に最適化されたケイ素／二酸化ケイ素表面が利用されている。表面再結合速度が極端に遅いこれらの表面は、パッシベート表面と呼ばれている。このようなフォトダイオードは、ＣＣＤおよびＣＭＯＳイメジャーに広く使用されている。しかしながら、ケイ素が敏感ではない波長の光、たとえば赤外光を使用して画像を形成するためには、ケイ素のほかに他の材料を使用して光検出器を形成することが望ましい。   Photodiodes made of silicon utilize a highly optimized silicon / silicon dioxide surface. These surfaces with extremely slow surface recombination rates are called passivated surfaces. Such photodiodes are widely used in CCD and CMOS images. However, in order to form an image using light of wavelengths where silicon is not sensitive, such as infrared light, it is desirable to use other materials in addition to silicon to form the photodetector.

ゲルマニウムは、赤外線感応フォトダイオードを形成するために使用することができる材料の１つである。ゲルマニウム・フォトダイオードは、多くのアプリケーションにとって望ましくない高暗電流を有していることが報告されている。ケイ素の上に成長したゲルマニウム・ダイオードの報告されている漏れ電流密度は、１ｍＡ／ｃｍ２程度の漏れ電流密度である。添付されている付録の［１］［２］で指定されている参考文献を参照されたい。これは、明るい太陽光によって生成されるであろう光電流にほぼ等しく、高いレベルの漏れを表している。バルク・ゲルマニウムで形成されたゲルマニウム・フォトダイオードは、［３］［４］より１０〜１００倍小さい漏れであることが報告されているが、これは、屋内またはたそがれ時の条件で画像化するためには依然として不十分である。漏れが小さい検出器を形成するためには、改良型デバイスおよび方法が必要である。 Germanium is one material that can be used to form infrared-sensitive photodiodes. Germanium photodiodes have been reported to have high dark currents that are undesirable for many applications. The reported leakage current density of germanium diodes grown on silicon is on the order of 1 mA / cm 2 . Please refer to the references specified in [1] and [2] of the attached appendix. This is approximately equal to the photocurrent that would be generated by bright sunlight and represents a high level of leakage. Germanium photodiodes made of bulk germanium have been reported to be 10 to 100 times less leaky than [3] [4] because they are imaged indoors or in twilight conditions. Is still insufficient. Improved devices and methods are needed to form detectors with low leakage.

本発明によれば、低雑音光検出器は、誘電材料によって実質的に取り囲まれた半導体材料のボディを備えている。ボディの表面の一部は、高品質誘電体によってパッシベートされており、一部はパッシベートされていない。半導体ボディは、漏れを最少化するための光検出器として動作させるためのｐ−ｎ接合を備えており、このｐ−ｎ接合（その空乏領域を含む）は、表面のパッシベートされた部分で半導体表面と交差している。パッシベートされていない表面からの漏れは、１）ボディが、表面と光電流コレクタの間の電気経路に逆極性ｐ−ｎ接合（ｎ−ｐおよびｐ−ｎ）を備えていること、２）ボディが、誘電体と接触している高度ドープ領域を備えていること、３）薄い誘電体の外部のドープ半導体が、界面に隣接する電荷蓄積領域を提供していること、のうちの１つまたは複数によって最少化されている。   According to the present invention, a low noise photodetector comprises a body of semiconductor material substantially surrounded by a dielectric material. A part of the surface of the body is passivated by a high quality dielectric and a part is not passivated. The semiconductor body includes a pn junction for operating as a photodetector for minimizing leakage, and this pn junction (including its depletion region) is a semiconductor at the passivated portion of the surface. Crosses the surface. Leaks from the non-passivated surface are: 1) the body has a reverse polarity pn junction (np and pn) in the electrical path between the surface and the photocurrent collector; 2) the body One of the following: a highly doped region in contact with the dielectric, 3) a doped semiconductor outside the thin dielectric provides a charge storage region adjacent to the interface, or It is minimized by several.

本発明の性質、利点および様々な追加特徴は、添付の図面を参照して行う実例実施形態についての以下の説明を考察することにより、より完全に明らかになるであろう。
添付の図面は、本発明の概念を図解するためのものであり、スケール通りではないことを理解されたい。 The nature, advantages, and various additional features of the present invention will become more fully apparent upon consideration of the following description of illustrative embodiments with reference to the accompanying drawings.
It should be understood that the accompanying drawings are for purposes of illustrating the concepts of the invention and are not to scale.

図１ａ（横断面図）および１ｂ（平面図）は、低雑音半導体光検出器を示したものである。半導体ボディ１０は、１つまたは複数の誘電材料によって実質的に取り囲まれている。半導体表面の第１の部分はパッシベートされており、第２の部分はパッシベートされていない。ここでは、表面再結合速度が遅い高品質誘電体１２が半導体ボディ１０の頂部表面に形成されており、該頂部表面をパッシベートしている。ボディの周囲は、周囲の表面をパッシベートしない低品質誘電体２０によって取り囲まれている。半導体ボディ１０はｐ型ドープされている。ボディの中には、ｐ型層によって周囲が取り囲まれたｎ型領域１４が形成されており、ｎ型層とｐ型層の間に接合２４を形成している。ｎ型層１４の中には、ｎ型層によって周囲が取り囲まれた第２のｐ型層１６が形成されており、内部ｐ型層（１６）とｎ型層（１４）の間に接合２２を形成している。オーミック金属コンタクト３０、３２および３４がすべてのドープ半導体層（１６、１４および１０）に形成されている。光電流は、接合２２の上に逆バイアスが存在するようにコンタクト３２に対してバイアスされるコンタクト３０上で検出される。バイアスは、接合２４の両端間にゼロまたは逆バイアスのいずれかが存在するようにコンタクト３４に印加される。   FIGS. 1a (cross-sectional view) and 1b (plan view) show a low noise semiconductor photodetector. The semiconductor body 10 is substantially surrounded by one or more dielectric materials. The first part of the semiconductor surface is passivated and the second part is not passivated. Here, a high quality dielectric 12 having a slow surface recombination rate is formed on the top surface of the semiconductor body 10 and the top surface is passivated. The periphery of the body is surrounded by a low quality dielectric 20 that does not passivate the surrounding surface. The semiconductor body 10 is p-type doped. An n-type region 14 surrounded by a p-type layer is formed in the body, and a junction 24 is formed between the n-type layer and the p-type layer. In the n-type layer 14, a second p-type layer 16 surrounded by the n-type layer is formed, and a junction 22 is formed between the internal p-type layer (16) and the n-type layer (14). Is forming. Ohmic metal contacts 30, 32 and 34 are formed on all doped semiconductor layers (16, 14 and 10). The photocurrent is detected on contact 30 that is biased with respect to contact 32 so that there is a reverse bias on junction 22. Bias is applied to contact 34 such that there is either zero or reverse bias across junction 24.

それぞれ空乏領域を備えたｐ−ｎ接合２２、２４は、それぞれ交差領域２２Ａ、２４Ａでボディ１０の表面と交差している。漏れは、これらの交差領域を半導体表面のパッシベートされた部分に維持することによって最少化されている。   The pn junctions 22 and 24 each having a depletion region intersect the surface of the body 10 at intersection regions 22A and 24A, respectively. Leakage is minimized by maintaining these intersection regions in a passivated portion of the semiconductor surface.

また、この実施形態では、パッシベートされていない内部誘電体表面４０に生成されるキャリアは、すべて、領域１６およびコンタクト３０に到達するためには、逆極性（ｐ対ｎおよびｎ対ｐ）の２つの接合を横切らなければならない。キャリアが正孔である場合、キャリアは優先的にｐ型層１０に留まり、コンタクト３４に集められることになる。キャリアが電子である場合、キャリアはｎ型層１４に入った後、優先的にそこに留まり、コンタクト３２に集められることになる。したがって、パッシベートされていない表面に生成されるキャリアは、それがいずれのタイプのキャリアであっても、集光コンタクト３０への到達が防止される。   Also, in this embodiment, all of the carriers generated on the non-passivated inner dielectric surface 40 have a reverse polarity (p vs. n and n vs. p) of 2 to reach region 16 and contact 30. Must cross one junction. When the carriers are holes, the carriers preferentially stay in the p-type layer 10 and are collected at the contact 34. If the carriers are electrons, the carriers will preferentially stay there after they enter the n-type layer 14 and are collected at the contacts 32. Therefore, the carrier generated on the non-passivated surface is prevented from reaching the condensing contact 30 regardless of the type of carrier.

量子効率を改善するための構造の他の最適化は、井戸の中心付近のドーピングがより低くなり、かつ、井戸の縁付近のドーピングがより高くなるよう、中間ドープ層（この実施例ではｎ型）に勾配を付けることである。そうすることによりｎ型領域に生成される光キャリアのための障壁が生成され、したがって光によってｎ領域１４から生成される正孔を周囲の「ｐ」コンタクト３４ではなく、中央の「ｐ」コンタクト３０に優先的に集めることができる。ドーピングがイオン注入によって生成される場合、このような傾斜ドーピング・プロファイルは、自然に生じることが考えられるが、注入エネルギーおよびドーズ量を適切に選択することによってその効果を改善することができる。
以上、デバイスをｐ−ｎ−ｐとして説明したが、ドーピングを適切に選択することにより、対応するｎ−ｐ−ｎ実施態様も同様に実践的であることを理解されたい。 Another optimization of the structure to improve quantum efficiency is that the intermediate doped layer (n-type in this example) has a lower doping near the center of the well and a higher doping near the edge of the well. ). Doing so creates a barrier for the photocarriers generated in the n-type region, so that the holes generated by the light from the n-region 14 are not the surrounding “p” contact 34 but the central “p” contact. 30 can be preferentially collected. If the doping is produced by ion implantation, such a graded doping profile can occur naturally, but its effect can be improved by appropriate selection of implantation energy and dose.
Although the device has been described as pnp above, it should be understood that the corresponding npn embodiment is equally practical by appropriately selecting the doping.

図２ａ、２ｂおよび２ｃは、図１に示すデバイスを生成するためのプロセス・シーケンスを示したものである。たとえば、上で言及した、参照により本明細書に組み込まれている米国出願第１０／４５３，０３７号に開示されている技法を使用して、誘電体層２０の内側の空胴に半導体ボディ１０が形成される。次に、半導体１０の頂部表面にパッシベーション・プロセスが適用され、高品質誘電体層１２が生成される。このような方法は、最新技術の当業者に知られている。ケイ素の場合、表面に高品質酸化ケイ素誘電体を成長させることによってパッシベーションを達成することができる。ゲルマニウムの場合、参考文献［５］の中で立証されているように、ゲルマニウム窒化酸化膜を使用して、高度にパッシベートされた表面を生成することができる。   2a, 2b and 2c illustrate a process sequence for generating the device shown in FIG. For example, using the technique disclosed in US application Ser. No. 10 / 453,037, referred to above, which is incorporated herein by reference, the semiconductor body 10 is placed in the cavity inside the dielectric layer 20. Is formed. Next, a passivation process is applied to the top surface of the semiconductor 10 to produce a high quality dielectric layer 12. Such methods are known to those skilled in the art. In the case of silicon, passivation can be achieved by growing a high quality silicon oxide dielectric on the surface. In the case of germanium, a germanium oxynitride film can be used to produce a highly passivated surface, as demonstrated in reference [5].

図２ｂを参照すると、次に、フォトレジスト５０がウェーハに加えられ、半導体ボディの上に開口が形成される。リンまたはヒ素などのＮ型イオンが注入され、ｎ型層１４が形成される。上で説明したように、傾斜の大きいプロファイルが望ましい場合、高ドーズ量、高エネルギーの注入と、より少ないドーズ量、より少ないエネルギーの注入とを組み合わせた一連の連鎖注入を使用することができる。次に、第１のレベルのフォトレジストが除去される。   Referring to FIG. 2b, a photoresist 50 is then added to the wafer to form an opening over the semiconductor body. N-type ions such as phosphorus or arsenic are implanted to form the n-type layer 14. As described above, if a high slope profile is desired, a series of chain implants that combine high dose, high energy implants with less dose, less energy implants can be used. Next, the first level photoresist is removed.

次に、図２ｃに示すように、第２のレベルのフォトレジスト５２が付着され、かつ、パターン化され、それによりｎ型層１４の内部の上方に孔が形成される。ホウ素などのＰ型イオンが注入され、ｐ型層１６が形成される。第２のレベルのフォトレジストが除去される。次に、当業者に良く知られている方法を使用して、半導体表面にオーミック・コンタクトが構築される。   Next, as shown in FIG. 2 c, a second level of photoresist 52 is deposited and patterned, thereby forming a hole above the interior of the n-type layer 14. P-type ions such as boron are implanted to form the p-type layer 16. The second level of photoresist is removed. An ohmic contact is then constructed on the semiconductor surface using methods well known to those skilled in the art.

図３ａ（横断面図）および図３ｂ（平面図）は、本発明による第２の光検出器を示したものである。半導体ボディ２１０はｐ型ドープされており、表面の一部は、高品質誘電体２１２でパッシベートされている。ボディの内部にｎ型層２４２が生成されている。ボディ２１０の表面の周囲には、重くドーピングされたｐ型層２４４が生成されている。誘電体／半導体界面２４０の周囲のキャリア生成を抑制するためには、ドーピングは、材料中の状態密度と少なくとも同程度の濃さでなければならない。ｎ型層にコンタクト２５０が構築されており、このコンタクトから光電流が読み出される。ｐ型層にｐ型コンタクト２５２が形成されており、ｎ型領域とｐ型領域の間の接合が逆バイアスされるようにバイアスが印加される。   FIGS. 3a (transverse view) and 3b (plan view) show a second photodetector according to the invention. The semiconductor body 210 is p-type doped and part of the surface is passivated with a high quality dielectric 212. An n-type layer 242 is generated inside the body. A heavily doped p-type layer 244 is generated around the surface of the body 210. In order to suppress carrier generation around the dielectric / semiconductor interface 240, the doping must be at least as thick as the density of states in the material. A contact 250 is constructed in the n-type layer, and a photocurrent is read out from this contact. A p-type contact 252 is formed in the p-type layer, and a bias is applied so that the junction between the n-type region and the p-type region is reverse-biased.

図４ａ、４ｂおよび４ｃは、図３に示すデバイスを生成するためのプロセス・シーケンスを示したものである。ｐ型ドープされた結晶性半導体ボディ２１０は、１つまたは複数の誘電材料２２０によって取り囲まれている。次に、半導体２１０の露出した頂部表面にパッシベーション・プロセスが適用され、高品質誘電体層２１２が生成される（パッシベーションは、ステップを節約するために注入の後に実施することも可能である）。このような方法は、最新技術の当業者に知られている。半導体ゲルマニウムの場合、たとえば参考文献［５］の中で立証されているように、ゲルマニウム窒化酸化膜を使用して、高度にパッシベートされた表面を生成することができる。半導体領域の大部分を保護するために、フォトレジスト２６０の層が付着され、かつ、パターン化される。次に、イオン注入が実行され、側面の周囲に高レベルのｐ型ドーピング２４４が生成され、フォトレジストが除去される。   4a, 4b and 4c illustrate a process sequence for generating the device shown in FIG. The p-type doped crystalline semiconductor body 210 is surrounded by one or more dielectric materials 220. Next, a passivation process is applied to the exposed top surface of the semiconductor 210 to produce a high quality dielectric layer 212 (passivation can also be performed after implantation to save steps). Such methods are known to those skilled in the art. In the case of semiconducting germanium, a germanium oxynitride film can be used to produce a highly passivated surface, for example as demonstrated in reference [5]. A layer of photoresist 260 is deposited and patterned to protect most of the semiconductor region. Next, ion implantation is performed, producing a high level p-type doping 244 around the sides and removing the photoresist.

図４ｂに示すように、注入のピークがドープ層の底の近くになるように調整されたエネルギーを使用して、第２のイオン注入が実行される。この組合せの注入により、連続する高レベルのドーピングが半導体／誘電体界面２４０の周囲に生成される。第２のレベルのフォトレジスト２６２が付着され（図４ｃ）、かつ、パターン化され、それにより、軽くドープされたボディの内側に孔が生成される。イオン注入によってｎ型層２４２が形成され、それによりダイオードの陰極が生成される。通常の方法で、ｎ型層およびｐ型層に金属コンタクトが形成される。   As shown in FIG. 4b, a second ion implantation is performed using energy adjusted so that the implantation peak is near the bottom of the doped layer. This combination of implants creates a continuous high level of doping around the semiconductor / dielectric interface 240. A second level of photoresist 262 is deposited (FIG. 4c) and patterned, thereby creating holes inside the lightly doped body. An n-type layer 242 is formed by ion implantation, thereby producing the cathode of the diode. Metal contacts are formed in the n-type layer and the p-type layer in the usual manner.

図５ａ〜ｅは、このデバイスの代替プロセス・シーケンスを示したものである。誘電体層２２０中の空胴を充填するために半導体を成長させる前に、高レベルのホウ素がドープされた第２の誘電体層２７０が付着され、それにより誘電体空胴の内側がコーティングされる（図５ａ）。上で説明したように半導体ボディ２１０が形成される（図５ｂ）。半導体の頂部表面に高品質誘電体層２１２が形成される（図５ｃ）。この熱処理の間、または後続する熱処理の間、誘電体２７０の表面からホウ素が拡散して半導体２１０の中に入り、それによりホウ素が重くドープされた領域２４４が形成される。次に、フォトレジスト２６２でデバイスがマスクされ、半導体の上方に孔がパターン化される。この孔を通してｎ型ドーパントが注入され、ｎ型層２４２が形成される（図５ｄ）。通常の方法で、ｎ領域およびｐ領域にコンタクトが生成される。   Figures 5a-e show an alternative process sequence for this device. Prior to growing the semiconductor to fill the cavity in dielectric layer 220, a second dielectric layer 270 doped with a high level of boron is deposited, thereby coating the inside of the dielectric cavity. (FIG. 5a). A semiconductor body 210 is formed as described above (FIG. 5b). A high quality dielectric layer 212 is formed on the top surface of the semiconductor (FIG. 5c). During this heat treatment or subsequent heat treatment, boron diffuses from the surface of the dielectric 270 and enters the semiconductor 210, thereby forming a heavily doped region 244 of boron. The device is then masked with photoresist 262, and holes are patterned above the semiconductor. An n-type dopant is implanted through this hole to form an n-type layer 242 (FIG. 5d). Contacts are created in the n and p regions in the usual manner.

表面ドーピング層２４４の幅がコンタクトを容易に形成することができる十分な広さでない場合、補助マスク２７２およびイオン注入（図５ｅ）を使用して、コンタクトを構築することができる追加ｐ型ドーピング２７４を頂部表面に生成することができる。
以上、デバイスをｐ−ｎとして説明したが、ドーピングを適切に選択することにより、対応するｎ−ｐ実施態様も同様に実践的であることを理解されたい。 If the width of the surface doping layer 244 is not wide enough that a contact can be easily formed, an additional mask 272 and ion implantation (FIG. 5e) can be used to construct an additional p-type doping 274 that can build the contact. Can be produced on the top surface.
Although the device has been described as pn above, it should be understood that corresponding np implementations are equally practical by appropriate choice of doping.

図６ａ、６ｂは、低雑音光検出器の第３の実施形態を示したものである。ｐ型ドープされた結晶性半導体ボディ３１０は、１つまたは複数の低品質誘電材料３２０によってその周囲が取り囲まれている。生成および再結合の速度が遅い高品質誘電体３１２が、半導体ボディの頂部表面をパッシベートしている。同じ極性で重くドープされたポリシリコン半導体３１６が、半導体ボディ３１０のボディとして誘電体３２０の外側を取り囲んでいる。誘電体層３２０の厚さを適切に選択することにより、「正孔」の蓄積層を結晶性半導体ボディ３１０と誘電体層３２０の間の界面３４０に形成することができる。ｐ型層によって周囲が取り囲まれたｎ型領域３４２がボディの中に形成されており、ｎ型層とｐ型層の間に接合３２４を形成している。ｐ型ボディ３１０およびｎ型領域３４２は、可動キャリアが空乏しない十分な高さのドーピング・レベルを有していなければならない。高度にドープされたｐ型領域３４４は、界面３４０で蓄積層と接触するように形成されている。オーミック金属コンタクト３５０、３５２は、それぞれドープ半導体層３４２および３１０に形成されている。光電流は、逆バイアスが接合３２４の上に存在するようにコンタクト３５２に対してバイアスされる中央のコンタクト３５０上で検出される。   6a and 6b show a third embodiment of a low noise photodetector. The p-type doped crystalline semiconductor body 310 is surrounded by one or more low quality dielectric materials 320. A high quality dielectric 312 with slow generation and recombination rates passivates the top surface of the semiconductor body. A heavily doped polysilicon semiconductor 316 of the same polarity surrounds the outside of the dielectric 320 as the body of the semiconductor body 310. By appropriately selecting the thickness of the dielectric layer 320, a “hole” storage layer can be formed at the interface 340 between the crystalline semiconductor body 310 and the dielectric layer 320. An n-type region 342 surrounded by a p-type layer is formed in the body, and a junction 324 is formed between the n-type layer and the p-type layer. The p-type body 310 and the n-type region 342 must have a sufficiently high doping level that the mobile carriers are not depleted. Highly doped p-type region 344 is formed in contact with the storage layer at interface 340. Ohmic metal contacts 350 and 352 are formed in doped semiconductor layers 342 and 310, respectively. The photocurrent is detected on a central contact 350 that is biased with respect to contact 352 such that a reverse bias is present on junction 324.

図７ａ〜ｇは、図６に示す検出器を生成するためのプロセス・シーケンスを示したものである。準備される誘電体空胴３００は、ポリシリコン半導体層３１６でコーティングされている。この層は、インサイチュー・ドーピングによって成長させる際にドープすることができ、もしくは適切なガスに露出するかまたはイオン注入を施すことにより、その後にドープすることができる。次に、ポリシリコン半導体層３１６の上に誘電体層３２０が付着される（図７ｂ）。誘電体層３２０の厚さは、ポリシリコン・ドープ層の電界が次に形成されることになる結晶性半導体の表面に正孔を引き付け、半導体ボディ３１０のエピタキシャル成長が誘電体ピンホール故障によって犠牲にならないことを保障することができるように選択される。この厚さは、５〜５０ｎｍの範囲であることが好ましい。次に、結晶性半導体ボディ３１０が、有利には、上で言及した第１０／４５３，０３７号に開示されている技法を使用して形成される。既に説明したように、結晶性半導体ボディ３１０の上に高品質誘電体層３１２が形成される（図７ｄ）。レジスト・マスク３６２が付着され、かつ、パターン化され、それにより半導体３１０のボディの上方に孔が形成される（図７ｅ）。Ｎ型イオンが注入され、ｎ型層３４２が形成される。レジストが除去される。レジスト・マスク３６４が付着され、かつ、パターン化され、それにより半導体３１０の周囲に隣接する孔が形成される（図７ｆ）。Ｐ型イオンが注入され、それによりｐ型層３４４が形成される。レジストが除去される。図７ｇでは、表面誘電体およびポリシリコンが場から除去される。通常の方法で、ｎ型ドープ領域およびｐ型ドープ領域にコンタクトが形成される。   FIGS. 7a-g show a process sequence for generating the detector shown in FIG. The prepared dielectric cavity 300 is coated with a polysilicon semiconductor layer 316. This layer can be doped when grown by in situ doping, or can be subsequently doped by exposure to an appropriate gas or by ion implantation. Next, a dielectric layer 320 is deposited over the polysilicon semiconductor layer 316 (FIG. 7b). The thickness of the dielectric layer 320 is such that the electric field of the polysilicon doped layer attracts holes to the surface of the crystalline semiconductor that will be formed next, and the epitaxial growth of the semiconductor body 310 is sacrificed by dielectric pinhole failure. Selected to ensure that you don't have to. This thickness is preferably in the range of 5 to 50 nm. Next, the crystalline semiconductor body 310 is advantageously formed using the techniques disclosed in the above-referenced 10 / 453,037. As already explained, a high quality dielectric layer 312 is formed on the crystalline semiconductor body 310 (FIG. 7d). A resist mask 362 is deposited and patterned, thereby forming a hole above the body of the semiconductor 310 (FIG. 7e). N-type ions are implanted to form an n-type layer 342. The resist is removed. A resist mask 364 is deposited and patterned, thereby forming adjacent holes around the semiconductor 310 (FIG. 7f). P-type ions are implanted, thereby forming a p-type layer 344. The resist is removed. In FIG. 7g, the surface dielectric and polysilicon are removed from the field. Contacts are formed in the n-type doped region and the p-type doped region in the usual manner.

図６に示す実施形態は、正孔の蓄積層を使用して説明されているが、ボディ３１０の反対側にポリシリコン層３１６をドーピングすることによって反転層を生成することも可能である。その場合、ドープ領域３４４もｎ型にしなければならず、また、ｐ型ボディ３１０に対する個別コンタクトは、頂部表面に構築しなければならない。
また、本発明の範囲には、図６に類似した、すべての極性が逆極性の対応するデバイスが同じく包含されていることを理解されたい。 Although the embodiment shown in FIG. 6 has been described using a hole accumulation layer, it is possible to create an inversion layer by doping a polysilicon layer 316 on the opposite side of the body 310. In that case, doped region 344 must also be n-type, and individual contacts for p-type body 310 must be built on the top surface.
It should also be understood that the scope of the present invention also includes corresponding devices of similar polarity to FIG.

本明細書において説明されているフォトダイオードの他の特徴は、図３ｂまたは図６ｂと、図８に示す従来のフォトダイオードとを比較すると分かる。図３ｂおよび６ｂでは、環状ドープ領域は、一点でのみ接触している。これは、明確な設計決定である。図８に示す従来の接触スキームでは、さもなければ光がデバイスに入射するであろう領域の多くの部分を覆っている多くのコンタクトが存在している。従来の知識は、接触抵抗を最小化するためには、環状領域を金属によって完全に接触させなければならないことを教示している。ビア形成設計ルールに矛盾しない可能な限り多くのビアを金属層から半導体層へシンクさせなければならない。一方、本出願人らは、個々のコンタクトがダイオードの拡散電流に寄与していること、また、コンタクトの数を実際に最少化しなければならないことを認識した。ほとんどの光検出器が動作する低電流レベルでは、接触抵抗は重要ではない。より重要なことは、信号と対抗する暗電流を制限することである。シミュレーションによれば、正方形検出器のコンタクトの数を２８個から４個にし、正方形の角にそれぞれ配置することによって拡散電流が約１０分の１に減少する。コンタクトの数をさらに少なくして１個にすることにより、拡散電流はさらに減少する。したがって、本明細書において説明されているタイプの低雑音光検出器の場合、有利には、重くドープされた利用可能な領域のうち、実際にコンタクトによって覆われるのはせいぜい３０％であり、好ましくはせいぜい約２５％である。   Other features of the photodiode described herein can be seen by comparing FIG. 3b or 6b with the conventional photodiode shown in FIG. In FIGS. 3b and 6b, the annular doped regions are in contact only at one point. This is a clear design decision. In the conventional contact scheme shown in FIG. 8, there are many contacts that cover many parts of the area where light would otherwise enter the device. Prior knowledge teaches that in order to minimize contact resistance, the annular region must be in full contact with the metal. As many vias as possible consistent with the via formation design rules must be sinked from the metal layer to the semiconductor layer. On the other hand, the Applicants have recognized that individual contacts contribute to the diffusion current of the diode and that the number of contacts must actually be minimized. At low current levels where most photodetectors operate, contact resistance is not critical. More important is to limit the dark current against the signal. According to the simulation, the number of contacts of the square detector is reduced from 28 to 4, and the diffusion current is reduced to about 1/10 by arranging the contacts at the corners of the square. By further reducing the number of contacts to one, the diffusion current is further reduced. Thus, for low noise photodetectors of the type described herein, advantageously, only 30% of the heavily doped available area is actually covered by the contact, preferably Is at most about 25%.

また、図１、３および６に示す単一デバイスに関連して説明した手法のうちの複数の手法を組み合わせることも可能である。たとえば一例として、図１に示す手法を使用して、パッシベートされていない１つの面を中性化し、かつ、図３などに示す手法を使用して、パッシベートされていない他の面を中性化することができる。   It is also possible to combine a plurality of techniques described in connection with the single device shown in FIGS. For example, as an example, the method shown in FIG. 1 is used to neutralize one surface that is not passivated, and the method shown in FIG. 3 is used to neutralize the other surface that is not passivated. can do.

図９ａ（横断面図）および図９ｂ（平面図）は、このような組合せの実例を示したものである。ｐ型ドープされた半導体ボディ４１０は、頂部表面にパッシベート誘電体４１２を有しており、また、側面および底面に非パッシベート誘電体４２０を有している。たとえばイオン注入によって垂直方向に二重接合が形成されており、したがってｎ型層４４４がデバイスの上半分および下側ｐ半分を分離している。重いｎ型ドーピング４４６を使用して、側壁４４０に沿った少数キャリア密度を小さくしている。また、重いｎ型ドーピング４４６は、ｎコンタクト４５２から埋設ｎ層４４４へ導電経路４４６を生成している。光電流は、コンタクト４５０上で読み出される。井戸の底部ｐセクションは、下方から接触させることができる。このデバイスは、底部を中性化する二重接合技法と、側壁を中性化する重いドーピング技法を組み合わせている。   FIG. 9a (transverse sectional view) and FIG. 9b (plan view) show examples of such combinations. The p-type doped semiconductor body 410 has a passivated dielectric 412 on the top surface and non-passivated dielectric 420 on the side and bottom surfaces. For example, a double junction is formed in the vertical direction by ion implantation, so that the n-type layer 444 separates the upper half and the lower p half of the device. Heavy n-type doping 446 is used to reduce minority carrier density along the sidewall 440. Heavy n-type doping 446 also creates a conductive path 446 from the n-contact 452 to the buried n-layer 444. Photocurrent is read out on contact 450. The bottom p-section of the well can be contacted from below. This device combines a double junction technique to neutralize the bottom and a heavy doping technique to neutralize the sidewalls.

以上から、本発明の一態様は、半導体材料のボディを備えた低雑音光検出器であることが分かる。ボディは、誘電材料によって実質的に取り囲まれた表面を有しており、また、パッシベートされた第１の部分およびパッシベートされていない第２の部分を備えている。ボディは、さらに、第１の導電タイプ（ｐまたはｎ）にドープされた第１の領域、および第２の導電タイプ（ｎまたはｐ）にドープされた第２の領域を備えており、これらの２つの領域が第１のｐ−ｎ接合を形成している。   From the above, it can be seen that one embodiment of the present invention is a low noise photodetector including a body of a semiconductor material. The body has a surface substantially surrounded by a dielectric material and includes a passivated first portion and a non-passivated second portion. The body further comprises a first region doped to a first conductivity type (p or n) and a second region doped to a second conductivity type (n or p), these Two regions form a first pn junction.

第１のｐ−ｎ接合は、ボディ表面のパッシベートされた部分の交差領域でボディの表面と交差しており、デバイスは、
１）ボディが、パッシベートされていない表面（またはその一部）と第１の領域の間の経路に、第１の接合とは逆極性の第２のｐ−ｎ接合を形成するための第３のドープ領域を備えていること、
２）半導体ボディのパッシベートされていない表面部分に隣接する領域が、パッシベートされていない表面のキャリア生成を抑制するために高度にドープされていること、および
３）高度にドープされた半導体が、半導体表面のパッシベートされていない部分に隣接する誘電体の周囲に該誘電体に接触して配置され、それによりパッシベートされていない表面に蓄積層または反転層を形成していること
のうちの１つまたは複数によって、ボディ表面のパッシベートされていない第２の部分からの漏れ電流を最小化するように適合されている。 The first pn junction intersects the surface of the body at the intersection region of the passivated portion of the body surface, and the device is
1) a third body for forming a second pn junction of opposite polarity to the first junction in a path between the non-passivated surface (or part thereof) and the first region; Having a doped region of
2) the region adjacent to the non-passivated surface portion of the semiconductor body is highly doped to suppress carrier generation on the non-passivated surface, and 3) the highly doped semiconductor is a semiconductor One of the following: disposed around and in contact with the dielectric adjacent to the non-passivated portion of the surface, thereby forming a storage layer or inversion layer on the non-passivated surface or The plurality is adapted to minimize leakage current from the non-passivated second portion of the body surface.

以上の説明には、多くの特定の実施例が含まれているが、これらの実施例は、本発明の範囲を制限するものとしてではなく、いくつかの好ましい実施形態の例として解釈されたい。したがって本発明の範囲は、説明されている実施形態によってではなく、特許請求の範囲の各請求項およびそれらの合法的な等価物によって決定されるものとする。   While the foregoing description includes a number of specific examples, these examples should not be construed as limiting the scope of the invention, but as examples of some preferred embodiments. Accordingly, the scope of the invention should be determined by the appended claims and their legal equivalents, rather than by the described embodiments.

［参考文献の付録］
［１］ジー・マシニ（Ｇ．Ｍａｓｉｎｉ）、エル・コーラス（Ｌ．Ｃｏｌａｃｅ）、ジー・アッサント（Ｇ．Ａｓｓａｎｔｏ）、エイチ・シー・ルアン（Ｈ．−Ｃ．Ｌｕａｎ）およびエル・シー・キマーリング（Ｌ．Ｃ．Ｋｉｍｍｅｒｌｉｎｇ）「近赤外線のための高性能Ｓｉ上ｐ−ｉ−ｎ Ｇｅ光検出器、モデルから立証へ」（ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、第４８巻、第６号、１０９２頁、２００１年）
［２］ジェイ・オー（Ｊ．Ｏｈ）、ジェイ・シー・キャンベル（Ｊ．Ｃ．Ｃａｍｐｂｅｌｌ）、エス・ジー・トーマス（Ｓ．Ｇ．Ｔｈｏｍａｓ）、ビー・ブハラタン（Ｂ．Ｂｈａｒａｔａｎ）、アール・トーマ（Ｒ．Ｔｈｏｍａ）、シー・ジャスパー（Ｃ．Ｊａｓｐｅｒ）、アール・イー・ジョーンズ（Ｒ．Ｅ．Ｊｏｎｅｓ）およびティー・イー・ジルクル（Ｔ．Ｅ．Ｚｉｒｋｌｅ）「傾斜ＳｉＧｅバッファ層を使用してＳｉ基板上に製造されたインターディジタルＧｅ ｐ−ｉ−ｎ光検出器」（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ、第３８巻、第９号、１２３８頁、２００２年）
［３］ＧＰＤゲルマニウム光検出器データ・シート、デバイスＧＭ８ＶＨＲ
［４］ジャドソン・テクノロジー・ゲルマニウム光検出器データ・シートＰＢ１６００
［５］エイチ・シャン（Ｈ．Ｓｈａｎｇ）、エイチ・オコム−シュミット（Ｈ．Ｏｋｏｍ−Ｓｃｈｍｉｄｔ）、ケイ・ケイ・チャン（Ｋ．Ｋ．Ｃｈａｎｇ）、エム・コペル（Ｍ．Ｃｏｐｅｌ）、ジェイ・オット（Ｊ．Ｏｔｔ）、ピー・エム・コズロウスキー（Ｐ．Ｍ．Ｋｏｚｌｏｗｓｋｉ）、エス・イー・スティーン（Ｓ．Ｅ．Ｓｔｅｅｎ）、エス・エー・コーデス（Ｓ．Ａ．Ｃｏｒｄｅｓ）、エイチ・エス・ピー・ウォン（Ｈ．−Ｓ．Ｐ．Ｗｏｎｇ）、イー・シー・ジョーンズ（Ｅ．Ｃ．Ｊｏｎｅｓ）およびダブリュー・イー・ヘンシュ（Ｗ．Ｅ．Ｈａｅｎｓｃｈ）「薄いＧｅ窒化酸化膜ゲート誘電体を備えた高移動度ｐ−チャネルＧｅ ＭＯＳＦＥＴ」（ｉｎ ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇｅｓｔ、２００２年、４４１〜４４４頁） [Reference Appendix]
[1] G. Masini, L. Colace, G. Assanto, H.-C. Luan and L. C. Kimerling ( L. C. Kimmerling) "High-performance p-in Ge detector on Si for near infrared, from model to verification" (IEEE Trans. Electron Devices, Vol. 48, No. 6, page 1092, 2001) Year)
[2] J. Oh, J. C. Campbell, S. G. Thomas, B. Bharatan, Earl Toma (R. Thomas), C. Jasper, R. E. Jones, and T. E. Zirkle "Si using a graded SiGe buffer layer. Interdigital Ge pin detector fabricated on substrate "(IEEE Journal of Quantum Electronics, Vol. 38, No. 9, p. 1238, 2002)
[3] GPD germanium photodetector data sheet, device GM8VHR
[4] Judson Technology Germanium Photodetector Data Sheet PB1600
[5] H. Shang, H. Okom-Schmidt, K. K. Chang, M. Copel, J. Otto (J. Ott), PM Kozlowski, S. S. Stein, S. A. Cordes, H. S. P. Wong, H.-S.P. Wong, E. C. Jones, and W. E. Hensch, with thin Ge oxynitride gate dielectric High Mobility p-Channel Ge MOSFET "(in IEDM Tech. Digest, 2002, 441-444)

本発明による低雑音フォトダイオードの第１の実施形態の横断面図である。1 is a cross-sectional view of a first embodiment of a low noise photodiode according to the present invention. 図１ａに示すフォトダイオードの平面図である。FIG. 1b is a plan view of the photodiode shown in FIG. 1a. 図１ａおよび１ｂに示すフォトダイオードを生成するためのプロセス・シーケンスを示す図である。FIG. 2 shows a process sequence for generating the photodiode shown in FIGS. 1a and 1b. 図１ａおよび１ｂに示すフォトダイオードを生成するためのプロセス・シーケンスを示す図である。FIG. 2 shows a process sequence for generating the photodiode shown in FIGS. 1a and 1b. 図１ａおよび１ｂに示すフォトダイオードを生成するためのプロセス・シーケンスを示す図である。FIG. 2 shows a process sequence for generating the photodiode shown in FIGS. 1a and 1b. それぞれ低雑音フォトダイオードの第２の実施形態の横断面図および平面図である。It is the cross-sectional view and top view of 2nd Embodiment of a low noise photodiode, respectively. それぞれ低雑音フォトダイオードの第２の実施形態の横断面図および平面図である。It is the cross-sectional view and top view of 2nd Embodiment of a low noise photodiode, respectively. 図３に示す光検出器を生成するための例示的プロセス・シーケンスを示す図である。FIG. 4 illustrates an exemplary process sequence for generating the photodetector shown in FIG. 図３に示す光検出器を生成するための例示的プロセス・シーケンスを示す図である。FIG. 4 illustrates an exemplary process sequence for generating the photodetector shown in FIG. 図３に示す光検出器を生成するための例示的プロセス・シーケンスを示す図である。FIG. 4 illustrates an exemplary process sequence for generating the photodetector shown in FIG. 図３に示す検出器を生成するための代替プロセス・シーケンスを示す図である。FIG. 4 shows an alternative process sequence for generating the detector shown in FIG. 3. 図３に示す検出器を生成するための代替プロセス・シーケンスを示す図である。FIG. 4 shows an alternative process sequence for generating the detector shown in FIG. 3. 図３に示す検出器を生成するための代替プロセス・シーケンスを示す図である。FIG. 4 shows an alternative process sequence for generating the detector shown in FIG. 3. 図３に示す検出器を生成するための代替プロセス・シーケンスを示す図である。FIG. 4 shows an alternative process sequence for generating the detector shown in FIG. 3. 図３に示す検出器を生成するための代替プロセス・シーケンスを示す図である。FIG. 4 shows an alternative process sequence for generating the detector shown in FIG. 3. 第３の低雑音フォトダイオードの横断面図および平面図である。It is the cross-sectional view and top view of a 3rd low noise photodiode. 第３の低雑音フォトダイオードの横断面図および平面図である。It is the cross-sectional view and top view of a 3rd low noise photodiode. 図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。FIG. 7 shows a process sequence for generating the detector shown in FIG. 図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。FIG. 7 shows a process sequence for generating the detector shown in FIG. 図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。FIG. 7 shows a process sequence for generating the detector shown in FIG. 図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。FIG. 7 shows a process sequence for generating the detector shown in FIG. 図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。FIG. 7 shows a process sequence for generating the detector shown in FIG. 図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。FIG. 7 shows a process sequence for generating the detector shown in FIG. 図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。FIG. 7 shows a process sequence for generating the detector shown in FIG. 本発明の有利な追加特徴を理解するために役に立つ、従来技術による、フォトダイオードのための従来の接触スキームを示す図である。FIG. 2 shows a conventional contact scheme for a photodiode according to the prior art, useful for understanding the advantageous additional features of the present invention. 本発明の異なる実施形態を低雑音光検出器の中で結合することができる方法を示す図である。FIG. 6 illustrates how different embodiments of the present invention can be combined in a low noise photodetector. 本発明の異なる実施形態を低雑音光検出器の中で結合することができる方法を示す図である。FIG. 6 illustrates how different embodiments of the present invention can be combined in a low noise photodetector.

Claims (7)

誘電材料によって実質的に取り囲まれた表面を有する半導体材料のボディを備えた低雑音光検出器であって、
前記表面が、パッシベートされた第１の部分およびパッシベートされていない第２の部分を備え、
前記ボディが、第１の導電タイプ（ｐまたはｎ）にドープされた第１の領域と、第２の導電タイプ（ｎまたはｐ）にドープされた、前記第１の領域の周囲の、前記第１の領域と第１のｐ−ｎ接合を形成している第２の領域と、前記第１の導電タイプ（ｐまたはｎ）にドープされた、前記第２の領域の周囲の、前記第２の領域と第２のｐ−ｎ接合を形成している第３の領域とを備え、
前記第１および第２のｐ−ｎ接合が、パッシベートされた前記表面の前記第１の部分の交差領域で前記ボディの前記表面と交差し、
光によって生成される電流を集電し、かつ、前記第１および第２のｐ−ｎ接合をバイアスするために、前記第１の領域、前記第２の領域および前記第３の領域にそれぞれオーミック接触し、それにより、逆極性の接合によって、前記半導体表面の前記パッシベートされていない部分に生成されるキャリアの前記第１の領域への到達が防止される低雑音光検出器。A low noise photodetector comprising a body of semiconductor material having a surface substantially surrounded by a dielectric material,
The surface comprises a passivated first portion and a non-passivated second portion;
The body has a first region doped to a first conductivity type (p or n) and a periphery of the first region doped to a second conductivity type (n or p). A second region forming a first pn junction with the first region and the second region around the second region doped to the first conductivity type (p or n) And a third region forming a second pn junction,
The first and second pn junctions intersect the surface of the body at an intersection region of the first portion of the surface that is passivated;
Ohmic current is applied to the first region, the second region, and the third region, respectively, for collecting current generated by light and biasing the first and second pn junctions. A low noise photodetector that contacts and thereby prevents carriers generated in the non-passivated portion of the semiconductor surface from reaching the first region by a reverse polarity junction. 前記半導体のボディの前記第１の領域がｐ型導電にドープされ、前記第２の領域がｎ型導電にドープされ、前記第３の領域がｐ型導電にドープされた、請求項１に記載の光検出器。  The first region of the semiconductor body is doped to p-type conductivity, the second region is doped to n-type conductivity, and the third region is doped to p-type conductivity. Light detector. 前記半導体のボディの前記第１の領域がｎ型導電にドープされ、前記第２の領域がｐ型導電にドープされ、前記第３の領域がｎ型導電にドープされた、請求項１に記載の光検出器。  2. The first region of the semiconductor body is doped to n-type conductivity, the second region is doped to p-type conductivity, and the third region is doped to n-type conductivity. Light detector. 前記半導体材料のボディが、パッシベート誘電体で実質的に覆われた表面部分を備え、前記第１、第２および第３の領域に対するコンタクトが前記パッシベートされた表面に構築された、請求項１に記載の光検出器。  2. The body of claim 1, wherein the body of semiconductor material comprises a surface portion substantially covered with a passivating dielectric, and contacts to the first, second and third regions are constructed on the passivated surface. The described photodetector. 前記第２の領域のドーピングに勾配が付けられ、それにより、前記第２の領域に生成される光生成キャリアが前記第１の領域に対するコンタクトによって優先的に集められる、請求項１に記載の光検出器。  The light of claim 1, wherein the doping of the second region is graded such that photogenerated carriers generated in the second region are preferentially collected by contact to the first region. Detector. 前記コンタクトによって覆われるのが、重くドープされた接触領域の露出面積の３０％未満である、請求項１に記載の光検出器。  The photodetector of claim 1, wherein the contact covers less than 30% of the exposed area of the heavily doped contact area. 空胴を有する誘電体層を提供するステップと、
前記第１の導電タイプを有する前記半導体ボディを前記空胴に形成するステップと、
誘電体層を使用して前記半導体ボディの露出表面をパッシベートするステップと、
前記第２の領域を前記半導体ボディに注入ドーピングするステップと、
前記第１の領域を前記第２の領域に注入ドーピングするステップと、
金属コンタクトを形成するステップと
を含む、請求項１に記載の光検出器を製造する方法。Providing a dielectric layer having a cavity;
Forming the semiconductor body having the first conductivity type in the cavity;
Passivating the exposed surface of the semiconductor body using a dielectric layer;
Implanting and doping the second region into the semiconductor body;
Implanting and doping the first region into the second region;
Forming a metal contact. The method of manufacturing a photodetector according to claim 1.
JP2008527984A 2005-08-23 2006-08-15 Low noise semiconductor photodetector Expired - Fee Related JP5137835B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/210,223 US7288825B2 (en) 2002-12-18 2005-08-23 Low-noise semiconductor photodetectors
US11/210,223 2005-08-23
PCT/US2006/031880 WO2007024575A2 (en) 2005-08-23 2006-08-15 Low-noise semiconductor photodetectors

Publications (2)

Publication Number Publication Date
JP2009506543A JP2009506543A (en) 2009-02-12
JP5137835B2 true JP5137835B2 (en) 2013-02-06

Family

ID=37772157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008527984A Expired - Fee Related JP5137835B2 (en) 2005-08-23 2006-08-15 Low noise semiconductor photodetector

Country Status (7)

Country Link
US (3) US7288825B2 (en)
EP (1) EP1917676A2 (en)
JP (1) JP5137835B2 (en)
KR (1) KR20080041704A (en)
CN (1) CN101385119A (en)
TW (1) TW200717785A (en)
WO (1) WO2007024575A2 (en)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598582B2 (en) * 2007-06-13 2009-10-06 The Boeing Company Ultra low dark current pin photodetector
KR101000941B1 (en) * 2008-10-27 2010-12-13 한국전자통신연구원 Germanium photodetector and method of forming the same
US9413174B2 (en) * 2009-11-30 2016-08-09 Atonometrics, Inc. I-V measurement system for photovoltaic modules
US20120326260A1 (en) * 2011-06-21 2012-12-27 William French Photodiode that incorporates a charge balanced set of alternating n and p doped semiconductor regions
CN102263128B (en) * 2011-08-12 2014-04-09 淄博美林电子有限公司 High voltage-resistant IGBT
US8975715B2 (en) 2011-09-14 2015-03-10 Infineon Technologies Ag Photodetector and method for manufacturing the same
US8916873B2 (en) * 2011-09-14 2014-12-23 Infineon Technologies Ag Photodetector with controllable spectral response
CN103515465B (en) * 2012-06-29 2016-03-30 英飞凌科技股份有限公司 Photodetector and manufacture method thereof
DE102012216814A1 (en) * 2012-09-19 2014-03-20 Robert Bosch Gmbh Infrared photo sensor
TWI512954B (en) * 2013-03-18 2015-12-11 Lite On Singapore Pte Ltd Ambient light sensing with stacked photodiode
US10459094B2 (en) * 2014-04-30 2019-10-29 Analogic Corporation Detector array for imaging modality
DE202014104087U1 (en) * 2014-09-01 2014-09-09 Infineon Technologies Ag Integrated circuit with cavity-based electrical isolation of a photodiode
ITUB20169957A1 (en) * 2016-01-13 2017-07-13 Lfoundry Srl METHOD FOR MANUFACTURING NIR CMOS PERFORMED SENSORS
JP6387134B1 (en) 2017-03-09 2018-09-05 ウィンボンド エレクトロニクス コーポレーション Semiconductor memory device
EP3477710B1 (en) * 2017-10-26 2023-03-29 STMicroelectronics (Research & Development) Limited Avalanche photodiode and method of manufacturing the avalanche photodiode
FR3089062A1 (en) * 2018-11-23 2020-05-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives process for manufacturing at least one passive planar photodiode with reduced dark current
CN109950333B (en) * 2019-04-01 2023-09-22 李正 Spherical box-shaped three-dimensional detector and preparation method thereof
US11641003B2 (en) * 2019-12-03 2023-05-02 Northwestern University Methods of fabricating planar infrared photodetectors
US11600737B2 (en) * 2021-03-16 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium-based sensor with junction-gate field effect transistor and method of fabricating thereof
US20230253435A1 (en) * 2022-02-08 2023-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Channel pattern design to improve carrier transfer efficiency
CN116154022B (en) * 2023-03-14 2024-03-22 江南大学 Double-layer SiO 2 Isolated photodiode structure, array and method of manufacture

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318115A (en) * 1978-07-24 1982-03-02 Sharp Kabushiki Kaisha Dual junction photoelectric semiconductor device
JPS5526661A (en) * 1978-08-15 1980-02-26 Sharp Corp Photo-semiconductor device
US4355196A (en) * 1981-03-11 1982-10-19 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Solar cell having improved back surface reflector
JPS5952884A (en) * 1982-09-18 1984-03-27 Fuji Electric Corp Res & Dev Ltd Manufacture of semiconductor element for detection of radiant ray or optical ray
JPS6045076A (en) 1983-08-22 1985-03-11 Nec Corp Semiconductor photodetector
JPS60151940A (en) 1984-01-19 1985-08-10 Nec Corp Electrode structure of electron gun
JPS62172765A (en) * 1986-01-24 1987-07-29 Sharp Corp Light/voltage converter
JP2778956B2 (en) * 1987-02-03 1998-07-23 株式会社東芝 Coupler
US5189297A (en) 1988-08-29 1993-02-23 Santa Barbara Research Center Planar double-layer heterojunction HgCdTe photodiodes and methods for fabricating same
JPH0394478A (en) 1989-09-06 1991-04-19 Matsushita Electron Corp Semiconductor device
JP3032027B2 (en) 1991-03-05 2000-04-10 富士通株式会社 Semiconductor light receiving element and method of assembling the same
JP3047385B2 (en) * 1991-10-25 2000-05-29 住友電気工業株式会社 Light receiving element
DE69221443T2 (en) * 1991-12-09 1998-02-05 Sharp Kk Liquid crystal light valve and information processor using the same
US5212395A (en) 1992-03-02 1993-05-18 At&T Bell Laboratories P-I-N photodiodes with transparent conductive contacts
KR100259063B1 (en) * 1992-06-12 2000-06-15 김영환 Ccd image device
JP3285939B2 (en) 1992-07-24 2002-05-27 松下電工株式会社 lighting equipment
US5360987A (en) * 1993-11-17 1994-11-01 At&T Bell Laboratories Semiconductor photodiode device with isolation region
JP2730472B2 (en) 1993-12-28 1998-03-25 日本電気株式会社 Semiconductor light receiving element
US5487204A (en) * 1994-11-28 1996-01-30 Nelson; Steven M. Windshield wiper with deicer
US5549762A (en) * 1995-01-13 1996-08-27 International Rectifier Corporation Photovoltaic generator with dielectric isolation and bonded, insulated wafer layers
JPH10144948A (en) * 1996-11-06 1998-05-29 Yokogawa Electric Corp Photodiode
US5880482A (en) 1997-01-29 1999-03-09 The Board Of Trustees Of The University Of Illinios Low dark current photodetector
SG68026A1 (en) * 1997-02-28 1999-10-19 Int Rectifier Corp Integrated photovoltaic switch with integrated power device
US5883421A (en) 1997-03-13 1999-03-16 University Pierre Et Marie Curie Photodetector based on buried junctions and a corresponding method of manufacture
US6606120B1 (en) * 1998-04-24 2003-08-12 Foveon, Inc. Multiple storage node full color active pixel sensors
EP0993052B1 (en) * 1998-09-28 2009-01-14 Sharp Kabushiki Kaisha Space solar cell
JP2003526925A (en) * 2000-03-09 2003-09-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Sub-micron solid state imaging sensors and methods of making and using solid state imaging sensors
IT1317199B1 (en) * 2000-04-10 2003-05-27 Milano Politecnico ULTRASENSITIVE PHOTO-DETECTOR DEVICE WITH INTEGRATED MICROMETRIC DIAPHRAGM FOR CONFOCAL MICROSCOPES
US6541836B2 (en) * 2001-02-21 2003-04-01 Photon Imaging, Inc. Semiconductor radiation detector with internal gain
US6597025B2 (en) * 2001-03-15 2003-07-22 Koninklijke Philips Electronics N.V. Light sensitive semiconductor component
JP2002289905A (en) * 2001-03-28 2002-10-04 Kyocera Corp Semiconductor light-receiving element
JP2003158291A (en) * 2001-11-20 2003-05-30 Matsushita Electric Ind Co Ltd Semiconductor device with built-in light-receiving element and method for manufacturing the same
JP2003282926A (en) * 2002-03-22 2003-10-03 Mitsubishi Cable Ind Ltd Semiconductor light receiving element
US8495180B2 (en) 2002-12-11 2013-07-23 Broadcom Corporation Server architecture supporting a personal media exchange network
JP4247017B2 (en) 2003-03-10 2009-04-02 浜松ホトニクス株式会社 Manufacturing method of radiation detector
US6846740B2 (en) 2003-06-14 2005-01-25 Intel Corporation Wafer-level quasi-planarization and passivation for multi-height structures
JP2005045125A (en) * 2003-07-24 2005-02-17 Hamamatsu Photonics Kk Manufacturing method of photodetector
TWI222219B (en) 2003-09-10 2004-10-11 Ind Tech Res Inst Semiconductor optical transistor
DE10352741B4 (en) * 2003-11-12 2012-08-16 Austriamicrosystems Ag Radiation-detecting optoelectronic component, process for its production and use
US7095006B2 (en) * 2003-12-16 2006-08-22 International Business Machines Corporation Photodetector with hetero-structure using lateral growth
US7687402B2 (en) * 2004-11-15 2010-03-30 Micron Technology, Inc. Methods of making optoelectronic devices, and methods of making solar cells
JP4276666B2 (en) 2006-07-12 2009-06-10 株式会社バンダイ Discharge mechanism and sales equipment

Also Published As

Publication number Publication date
WO2007024575A2 (en) 2007-03-01
WO2007024575A3 (en) 2008-10-09
EP1917676A2 (en) 2008-05-07
CN101385119A (en) 2009-03-11
US20120025082A1 (en) 2012-02-02
JP2009506543A (en) 2009-02-12
KR20080041704A (en) 2008-05-13
US20080128849A1 (en) 2008-06-05
TW200717785A (en) 2007-05-01
US8766393B2 (en) 2014-07-01
US8035186B2 (en) 2011-10-11
US20060060932A1 (en) 2006-03-23
US7288825B2 (en) 2007-10-30

Similar Documents

Publication Publication Date Title
JP5137835B2 (en) Low noise semiconductor photodetector
EP0625803B1 (en) Photodiode structure
US9490283B2 (en) Active pixel sensor with nanowire structured photodetectors
US9847441B2 (en) Doped multiplier avalanche photodiode
KR20180008327A (en) A dual band photodetector and a method thereof
JP6151266B2 (en) PN diode for infrared imager with controlled heterostructure self-located on HGCDTE
US20120190150A1 (en) Dark current reduction in back-illuminated imaging sensors
US20090045395A1 (en) Strained-Layer Superlattice Focal Plane Array Having a Planar Structure
US7811913B2 (en) Method of fabricating a low, dark-current germanium-on-silicon pin photo detector
US8697554B2 (en) Lateral collection architecture for SLS detectors
JP2009164604A (en) Image sensor and manufacturing method therefor
Uzgur et al. All InGaAs unipolar barrier infrared detectors
US20130001729A1 (en) High Fill-Factor Laser-Treated Semiconductor Device on Bulk Material with Single Side Contact Scheme
JP7319743B2 (en) Single-photon avalanche diode device
US8513753B1 (en) Photodiode having a buried well region
JP6194524B2 (en) Photodiode with suppressed noise current and method of forming the same
US20230369378A1 (en) Photodiode and manufacturing method thereof
US10644114B1 (en) Reticulated shallow etch mesa isolation
KR100590533B1 (en) Silicon photo diode
Teva et al. Gathering effect on dark current for CMOS fully integrated-, PIN-photodiodes
TW202309548A (en) Time-of-flight imaging system
JPH09232617A (en) Infrared ray detecting element and its manufacture
JPH04318979A (en) Array type infrared ray sensor and manufacture thereof
JPS59108473A (en) Solid-state image pickup device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120323

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121113

R150 Certificate of patent or registration of utility model

Ref document number: 5137835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees