JP5131180B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5131180B2
JP5131180B2 JP2008326671A JP2008326671A JP5131180B2 JP 5131180 B2 JP5131180 B2 JP 5131180B2 JP 2008326671 A JP2008326671 A JP 2008326671A JP 2008326671 A JP2008326671 A JP 2008326671A JP 5131180 B2 JP5131180 B2 JP 5131180B2
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
sensor
cap
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008326671A
Other languages
English (en)
Other versions
JP2010151445A (ja
Inventor
裕 早川
久則 与倉
哲夫 藤井
和彦 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008326671A priority Critical patent/JP5131180B2/ja
Publication of JP2010151445A publication Critical patent/JP2010151445A/ja
Application granted granted Critical
Publication of JP5131180B2 publication Critical patent/JP5131180B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pressure Sensors (AREA)
  • Gyroscopes (AREA)

Description

本発明は、ICやLSIの集積回路、可動部をもった半導体力学量センサ(加速度センサ、角速度センサ(ジャイロセンサ)等)、MEMS発振器をキャップにて保護した半導体装置およびその製造方法に関するものであり、特に、加速度センサや角速度センサ(ジャイロセンサ)に適用すると好適である。
従来より、半導体力学量センサとして、SOI基板のうち可動部等が設けられたシリコン層に対して、環状のバンプを介して別のSOI基板のうち信号処理回路が設けられたシリコン層が貼り合わされた構造のものが、例えば特許文献1で提案されている。
特開2004−311951号公報
上記従来の技術では、バンプを介して各シリコン層を接合しているが、本出願人は、先に出願した特願2008−4144号において、Al等の配線層をパターニングしたものを介して可動部等が形成されたセンサ部とキャップ部とを一体化した構造を提案している。
この構造の製造プロセスにおいては、キャップ部に上記の金属層を形成してパターニングした後、センサ部とキャップ部との接合前に、該パターニングした配線層の上面をCMP等により平坦化を行う。そして、キャップ部の配線層をセンサ部に直接接合することでキャップ部とセンサ部とを一体化する。
しかしながら、上記の方法では、Al等の金属である配線層は軟らかい材料であるので、該配線層の表面が凸状または凹状に不均一に削れてしまうという問題がある。また、配線層の表面平坦化処理後に該配線層の表面に薄い酸化膜が形成されてしまうという問題がある。さらに、配線層を構成する金属の結晶粒による微小な粗さが残留してしまうという問題もある。
このように、配線層の表面の平坦化処理をした後、配線層の表面状態が均一になっていないために、キャップ部の配線層をセンサ部に接合しても接合不良や導通不良が起こる可能性がある。
本発明は、上記点に鑑み、キャップ部の配線層とセンサ部との接合不良や導通不良が起こらないようにすることができる構造を備えた半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、キャップ部(20)は、基板(21)と、基板(21)のうちセンサ部(10)と対向する一面(21a)に、該一面(21a)の外縁部分とセンサ構造体(15〜17)とを繋ぐようにパターニングされた配線パターン部(23〜25)とを有し、
配線パターン部(23〜25)は、基板(21)上に設けられる絶縁膜(24)と、絶縁膜(24)上に設けられ、センサ部(10)に接合された配線層(25)と、配線層(25)のうち、少なくとも絶縁膜(24)上に位置する部位において、配線層(25)の表面から基板(21)の一面(21a)側に延設された複数の孔部(28)と、複数の孔部(28)それぞれの内部に配線層(25)よりも硬い埋め込み部材(32)を埋めることによって構成される複数の支柱部(27)とを有しており、
複数の支柱部(27)は、複数の孔部(28)それぞれの内部から配線層(25)の表面まで貫通しているとともに、複数の支柱部(27)は、前記表面まで貫通した状態にて基板(21)の一面(21a)を基準とした高さがそれぞれ等しくなっていることを特徴とする。
これによると、高さが揃った複数の支柱部(27)に従って基板(21)の一面(21a)を基準とした配線層(25)の表面の高さが決まるので、配線層(25)の表面を均一に平坦にすることができる。したがって、配線層(25)とセンサ部(10)との接合面積の低下を抑制できるので、接合不足や導通不良が起こらないようにすることができる。
請求項2に記載の発明では、複数の支柱部(27)は、配線層(25)の表面のうち少なくとも外縁部に配置されていることを特徴とする。これにより、配線層(25)の表面のうち外縁部の高さが支柱部(27)によって決まるので、配線部(25a)の表面が凸状になることを防止することができる。
請求項3に記載の発明では、複数の支柱部(27)は、配線層(25)の表面に規則的に配置されていることを特徴とする。これによると、複数の支柱部(27)により基板(21)の一面(21a)を基準とした配線層(25)の表面全体の高さが均一になるので、配線層(25)の表面全体を均一に平坦にすることができる。
請求項4に記載の発明では、センサ部(10)は、キャップ部(20)が接合される一面(10a)側にセンサ構造体(15〜17)を一周して囲む周辺部(19)を有し、配線層(25)は、センサ部(10)のセンサ構造体(15〜17)に接続された配線部(25a)と、配線部(25a)と同じ階層に配置されると共に、該配線部(25a)とは電気的に絶縁され、周辺部(19)に対応するように一端が他端に繋がった輪状に形成された気密封止部(25b)とを有しており、センサ部(10)とキャップ部(20)とが接合されたことで、気密封止部(25b)が周辺部(19)に接合されると共に、キャップ部(20)とセンサ部(10)とによって構成された封止空間(30)にセンサ構造体(15〜17)が封止されるようになっていることを特徴とする。
これによると、配線層(25)とセンサ構造体(15〜17)との接触面積の低下が抑制されるので、配線部(25a)とセンサ構造体(15〜17)との導通を確実に図ることができる。また、センサ部(10)とキャップ部(20)との間の封止空間(30)の気密性を確保することができので、センサ構造体(15〜17)への水や異物の混入などを防止することができる。したがって、センサ構造体(15〜17)を保護することができる。
請求項5に記載の発明では、気密封止部(25b)は配線部(25a)とは異なる材料により形成されたものであることを特徴とする。これによると、配線部(25a)として電気的接続に適した材料を選択でき、気密封止部(25b)として気密封止に適した材料を選択することができる。
請求項6に記載の発明では、キャップ部(20)を用意する工程では、基板(21)の一面(21a)に配線層(25)を含んだ配線パターン部(23〜25)を形成する工程と、配線層(25)の表面から基板(21)の一面(21a)側に複数の孔部(28)を形成する工程と、複数の孔部(28)を埋めるように、配線層(25)の上に該配線層(25)よりも硬い埋め込み部材(32)を形成する工程と、配線層(25)の表面上の埋め込み部材(32)を除去し、複数の孔部(28)に残されると共に基板(21)の一面(21a)を基準とした高さがそれぞれ等しい埋め込み部材(32)を複数の支柱部(27)とする工程と、複数の支柱部(27)から突出した配線層(25)の表面を平坦化する工程と、平坦化の後、複数の支柱部(27)をエッチバックすることにより配線層(25)の表面を複数の支柱部(27)の先端から突出させる工程とを含んでいることを特徴とする。
これによると、複数の支柱部(27)は高さが揃っており、配線層(25)よりも硬いので、配線層(25)を支柱部(27)の高さに合わせて平坦化することができる。これにより、配線層(25)の表面を均一に平坦にすることができるので、配線層(25)とセンサ部(10)との接合面積の低下を抑制できると共に、接合不足や導通不良が起こらない構造を得ることができる。
請求項7に記載の発明では、複数の孔部(28)を形成する工程では、該複数の孔部(28)を配線層(25)の表面のうち少なくとも外縁部に配置することを特徴とする。
これにより、配線層(25)の表面のうち外縁部の高さが複数の支柱部(27)によって決まるので、配線層(25)の表面の平坦化の際に配線層(25)の表面が凸状に削れてしまうことを防止することができる。
請求項8に記載の発明では、複数の孔部(28)を形成する工程では、複数の孔部(28)を配線層(25)の表面に規則的に配置することを特徴とする。
これによると、複数の支柱部(27)により基板(21)の一面(21a)を基準とした配線層(25)の表面全体の高さが均一になるので、配線層(25)の表面の平坦化の際に配線層(25)の表面が凸状になることも凹状になることも防止することができる。
請求項に記載の発明では、センサ部(10)を用意する工程では、センサ部(10)として、該センサ部(10)のうちキャップ部(20)が接合される一面(10a)側にセンサ構造体(15〜17)を一周して囲む周辺部(19)を備えたものを用意し、キャップ部(20)を用意する工程では、配線層(25)として、センサ部(10)のセンサ構造体(15〜17)に接続される配線部(25a)と、配線部(25a)と同じ階層に配置されると共に、該配線部(25a)とは電気的に絶縁され、周辺部(19)に対応するように一端が他端に繋がった輪状に形成された気密封止部(25b)を備えたものを用意し、キャップ部(20)とセンサ部(10)とを接合する工程では、気密封止部(25b)を周辺部(19)に接合すると共に、キャップ部(20)とセンサ部(10)とによって構成される封止空間(30)にセンサ構造体(15〜17)を封止することを特徴とする。
これによると、配線層(25)とセンサ構造体(15〜17)との接触面積の低下や接合不良が起こらないことから、配線層(25)とセンサ構造体(15〜17)との導通を確実に図ることができる構造を得ることができる。また、センサ部(10)とキャップ部(20)との間に封止空間(30)を形成できるので、センサ構造体(15〜17)への水や異物の混入などを防止することができる構造を得ることができる。したがって、センサ構造体(15〜17)を保護できる構造を得ることができる。
請求項10に記載の発明では、気密封止部(25b)として、配線部(25a)とは異なる材料により形成されたものを用いることを特徴とする。
これにより、配線部(25a)として電気的接続に適した材料を選択することができ、気密封止部(25b)として気密封止に適した材料を選択することができるので、センサ部(10)とキャップ部(20)との接合の際に配線部(25a)とセンサ構造体(15〜17)との電気的接続を確実に行うことができるようになると共に、センサ構造体(15〜17)を封止空間(30)に確実に封止することができるようになる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。以下で示される半導体装置は、可動部を有する加速度センサや角速度センサ(ジャイロセンサ)等の力学量センサであり、例えば車両の加速度や角速度の検出に用いられるものである。特に、本実施形態では、半導体装置を構成する基板の一面に垂直な方向の加速度を検出するものである。
図1は、本実施形態に係る半導体装置の平面図である。また、図2は、図1のA−A断面図である。以下、図1および図2を参照して、本実施形態に係る半導体装置の構造について説明する。
図2に示されるように、半導体装置は、センサ部10とキャップ部20とが積層されて構成されたものである。センサ部10は、一面10aを有する板状のものであり、このセンサ部10の一面10aにキャップ部20が張り合わされて接合されている。
まず、センサ部10について説明する。センサ部10は、第1シリコン層11と第2シリコン層12とで絶縁層13が挟みこまれて構成されるSOI基板により構成されている。本実施形態では、第1シリコン層11の表面にAl等の配線層14が形成されている。したがって、配線層14の表面がセンサ部10の一面10aに該当する。
また、第1シリコン層11には、図1に示されるように、センシング部としてアンカー部15、振動子16、固定電極部17、接続部18、および周辺部19が形成されている。
アンカー部15は、第2シリコン層12に対して振動子16を支持するブロック状のものであり、絶縁層13の上に2個所設けられている。各アンカー部15の間に振動子16が配置されている。
振動子16は、各アンカー部15を繋ぐ直線部16aと、この直線部16aに接続された梁部16bと、直線部16aから垂直に延設された棒状の可動電極16cとにより構成されている。そして、振動子16は、各アンカー部15の間に配置されることで第2シリコン層12の上に浮いた状態とされている。
固定電極部17は、振動子16の可動電極16cに対向する位置に配置されている。この固定電極部17は絶縁層13の上に固定されている。これにより、振動子16の可動電極16cと固定電極部17とが櫛歯状に配置された櫛歯電極、すなわちコンデンサが構成されている。なお、図1では、可動電極16cと固定電極部17との櫛歯の組み合わせを最小の個数で示したが、実際にはさらに多くの櫛歯状で作製する。
以下では、アンカー部15、振動子16、固定電極部17によって構成される櫛歯構造をセンサ構造体という。
接続部18は、半導体装置と外部とを電気的に接続するための端子として機能する部分である。図2に示されるように、センサ部10の一面10aの外縁側に位置している。この接続部18を構成する第1シリコン層11の上には配線層14が設けられているため、該配線層14を介して半導体装置と外部とを電気的に接続できるようになっている。
周辺部19は、上記センサ構造体を一周して囲むと共に、接続部18を一周して囲むように設けられている。この周辺部19はキャップ部20に接合されることでセンサ構造体を封止する役割を果たす。なお、周辺部19が接続部18を一周していなくても動作上問題ないことはいうまでもない。
次に、キャップ部20について説明する。キャップ部20は、シリコン基板21と、第1絶縁膜22と、第1配線層23と、第2絶縁膜24と、第2配線層25とを備えて構成されている。
シリコン基板21は、図1に示されるように、四角形状の一側面が該一側面の反対側の側面側に凹んだ凹部26を有している。該凹部26は、センサ部10とキャップ部20とを重ね合わせたときに接続部18をシリコン基板21から露出させるためのものである。
第1絶縁膜22は、シリコン基板21のうちセンサ部10と対向する一面21aに形成されている。第1絶縁膜22として、例えばSiOやSi等が採用される。
第1配線層23は、第1絶縁膜22の上に設けられ、パターニングされている。この第1配線層23は、アンカー部15と接続部18とを結ぶように、固定電極部17と接続部18を結ぶようにパターニングされている。また、周辺部19に対応した位置にも設けられている。このような第1配線層23の材質としてはAl等の金属が用いられる。
第2絶縁膜24は、第1配線層23を覆うように形成されている。そして、第2絶縁膜24のうち、アンカー部15、固定電極部17、および接続部18と対向する部分に開口部24aがそれぞれ設けられている。
第2配線層25は、開口部24aを埋めると共に第2絶縁膜24の上に設けられ、パターニングされている。すなわち、第2配線層25は、センサ部10のセンサ構造体であるアンカー部15、固定電極部17、および接続部18にそれぞれ接合される配線部25aと、センサ部10の周辺部19に接合される気密封止部25bとにより構成される。これら配線部25aおよび気密封止部25bは同じ階層に配置され、それぞれが電気的に絶縁されている。このような第2配線層25の材質としては第1配線層23と同じくAl等の金属が用いられる。
気密封止部25bは、図1に示されるように、周辺部19に対応するように一端が他端に繋がった輪状に形成されている。つまり、気密封止部25bは、センサ構造体を一周して囲むようにレイアウトされている。また、気密封止部25bは第1配線層23を横切るようにレイアウトされている。これは、気密封止部25bを構成する第2配線層25が第1配線層23とは異なる階層に形成されているので、気密封止部25bが第1配線層23をまたぐようにレイアウトすることが可能になっている。この気密封止部25bは電気的にフローティングになっていても良いし、必要に応じて例えばグランド電位等の所定の電位としても良い。
また、第2配線層25の配線構造において、シリコン基板21の一面からの配線部25aと気密封止部25bとの高さが同一になっている。本実施形態では、周辺部19に対応した位置に第1配線層23を設けることにより、気密封止部25bが配線部25aと高さになるようにしている。
なお、本実施形態では、シリコン基板21の一側面に凹部26が設けられているため、該凹部26に対向する周辺部19に対応した第2配線層25は設けられていない。したがって、第2配線層25は、少なくとも、センサ部10のセンサ構造体を一周して囲むように設けられている。
上記のように、配線部25aと気密封止部25bとにパターニングされた第2配線層25の表面は均一に平坦化されている。このことについて、図3を参照して説明する。
図3(a)は図2のB部拡大断面図であり、気密封止部25bと周辺部19との接合部の断面を示してある。図3(b)は図3(a)に示された気密封止部25bの平面図である。
図3(a)に示されるように、第2配線層25は、該第2配線層25の表面を均一にするための複数の支柱部27を備えている。もちろん、配線部25aにも複数の支柱部27が設けられている。
具体的には、Alの結晶粒が積み重なって形成された第2配線層25に孔部28が設けられており、該孔部28内に支柱部27が設けられている。各支柱部27は、第2配線層25において、センサ部10とキャップ部20とが積層された積層方向に延設されている。すなわち、各支柱部27は柱状(ピラー状)に設けられ、シリコン基板21の一面21aを基準とした高さがそれぞれ等しくなっている。各支柱部27の先端は、第2配線層25の表面よりもシリコン基板21側に位置している。言い換えると、第2配線層25の表面が各支柱部27の先端から突出した状態になっている。
このような支柱部27は、図3(b)に示されるように、第2配線層25の表面に規則的に配置されている。具体的には、四角形の各頂点に支柱部27が配置されるように各支柱部27がそれぞれ並べられている。本実施形態では、第2配線層25の膜厚よりも大きいピッチで配置されている。
上記の「規則的」とは、図3(b)に示されるように、一定のピッチで支柱部27が配置されているものに限らず、線対称に配置されたもの、点対称に配置されたもの、回転対称に配置されたものも規則的な配置に含まれる。したがって、複数の支柱部27の平面形状がすべて同じ形ではなく、異なる平面形状のものが組み合わされた場合であっても、上記の「規則的」な配置とすることが可能である。
本実施形態では、支柱部27の平面形状は円形である。つまり、支柱部27は円柱をなしている。また、配線部25aの表面を占める支柱部27の面積の割合は、例えば50%以下になっている。すなわち、配線部25aの表面における支柱部27の面積よりも、配線部25aの表面の面積のほうが大きくなっている。これは、センサ部10に対する第2配線層25の接合面積が小さくならないようにするためである。このことは、気密封止部25bについても同様である。
このような支柱部27は、第2配線層25よりも硬いものである。具体的には、第2配線層25に対して選択比が高い材料であり、高硬度な材料であるSiOやSiN等の絶縁体が最適である。
図3では、第2配線層25のうち気密封止部25bの断面図および平面図を示してあるが、配線部25aについても上記と同様の支柱部27が設けられている。上述のように、配線部25aは、第2絶縁膜24の一部が除去された開口部24a内にも設けられている、このため、配線部25aのうち第2絶縁膜24の上に配置された部分に設けられた支柱部27は第2絶縁膜24に達しており、配線部25aのうち開口部24aの上に配置された部分に設けられた支柱部27は第1配線層23に達している。気密封止部25bに設けられた各支柱部27は第2絶縁膜24に達するようにそれぞれ形成されている。このように、図2では支柱部27を描いてないが、図2に示された配線部25aおよび気密封止部25bには上記の支柱部27がそれぞれ形成されている。
また、第2配線層25の表面は、高さが揃った複数の支柱部27に従って平坦化されているので、シリコン基板21の一面21aを基準とした第2配線層25の表面は均一な平坦面になっている。
そして、センサ部10とキャップ部20とが例えば直接接合の方法によって接合されている。これにより、キャップ部20の気密封止部25bがセンサ部10の周辺部19に接合されるので、図2に示されるように、センサ構造体がセンサ部10とキャップ部20とによって構成された封止空間30に密閉された状態となる。つまり、センサ構造体はセンサ部10の第2シリコン層12、絶縁層13、周辺部19、第2配線層25のうちの気密封止部25b、第2絶縁膜24、第1絶縁膜22によって囲まれた封止空間30内に配置される。本実施形態では、封止空間30は真空になっている。
また、封止空間30内のキャップ部20の配線部25aがアンカー部15に接合されることで、該アンカー部15が、封止空間30内の配線部25a、第1配線層23、および封止空間30外の配線部25aを介して接続部18に電気的に接続されている。同様に、固定電極部17が、封止空間30内の配線部25a、第1配線層23、および封止空間30外の配線部25aを介して接続部18に接続されている。したがって、第1配線層23、第2絶縁膜24、および第2配線層25は、シリコン基板21の一面21aの外縁部分とセンサ構造体とを繋ぐようにパターニングされていると言える。
このように、センサ構造体がセンサ部10とキャップ部20との間の封止空間30に収納されるので、センサ構造体への水や異物の混入などを防止することができ、センサ構造体を保護することができる。
さらに、図1に示されるように、キャップ部20に設けられた凹部26によって、センサ部10の各接続部18がキャップ部20から露出する。このようにキャップ部20から露出した接続部18に対し、図2に示されるように、ワイヤ31が接続されている。これにより、半導体装置が外部と電気的に接続される。以上が、本実施形態に係る半導体装置の構成である。
次に、上記半導体装置の製造方法について、図4〜図8を参照して説明する。以下では、1枚のシリコンウェハに複数のセンサ部10を形成することとする。図4は、本実施形態の半導体装置のうちセンサ部10の製造工程を示した断面図である。
まず、図4(a)に示す工程では、SOI基板を用意する。具体的には、第2シリコン層12としての単結晶シリコンウェハを支持基台とし、当該支持基台上に絶縁層13としてSiO膜を0.1〜2μmの厚さで形成する。さらに、SiO膜の上に第1シリコン層11としてのシリコン層をウェハ接合法にて接合することでSOI基板を用意する。
本実施形態では、第1シリコン層11として例えば0.001Ω・cm〜0.02Ω・cmのN型(100)シリコン層を用いる。また、第2シリコン層12として例えば0.001Ω・cm〜10Ω・cmのN型(100)シリコン基板を用いる。
なお、上記単結晶シリコン基板やシリコン層はP型のものでも良く、方位も(100)のみでなく、一般的に用いられている他の方位を使用することができる。もちろん、シリコンとして単結晶シリコンだけでなく、高濃度に不純物を含んだ多結晶シリコンをCVD法等によりデポジションしてSOI基板を構成しても良い。また、シリコン基板の他に、ガラス基板、金属、セラミックス、他の半導体材料等を使用することができる。第1、第2シリコン層11、12の各厚さは1〜500μmと任意に設定可能である。
図4(b)に示す工程では、SOI基板のうち第1シリコン層11の上に例えばCVD法により配線層14としてAl層を0.1〜2μmの厚さで形成する。この場合、配線層14を第1シリコン層11の全面に形成する。
続いて、図4(c)に示す工程では、フォトリソグラフィ・エッチング工程により、配線層14および第1シリコン層11にトレンチを形成することで、アンカー部15、振動子16、固定電極部17、接続部18、および周辺部19を形成する。この場合、第1シリコン層11のうち振動子16となる部分と第2シリコン層12との間の絶縁層13をHF(フッ化水素)の気相または液相のエッチング液で除去することで振動子16を形成する。以上により、半導体装置のうちセンサ部10が完成する。
次に、キャップ部20の製造方法について説明する。以下では、1枚のシリコンウェハに複数のキャップ部20を形成することとする。図5は、本実施形態の半導体装置のうちキャップ部20の製造工程を示した断面図である。
まず、図5(a)に示す工程では、例えば0.01Ω・cmであって(100)面に配向した単結晶シリコン基板21を用意し、これはいわゆるシリコンウェハである。当該シリコン基板21の一面21aに第1絶縁膜22として0.1〜2μmの厚さのSi膜を形成する。これはLPCVD法またはプラズマCVD法で形成することができる。
図5(b)に示す工程では、第1絶縁膜22の上に0.1〜2μmの厚さのAl層を形成し、フォトリソグラフィ・エッチング工程により当該Al層をパターニングして第1配線層23を形成する。なお、穴のあいたステンレス等の金属製のマスクを用いたいわゆるマスク蒸着方法を採用しても良い。
図5(c)に示す工程では、第1配線層23および第1絶縁膜22の上に第2絶縁膜24として0.5〜4μmの厚さのSiO膜を形成し、第2絶縁膜24の厚さを第1配線層23の厚さより十分厚く形成し、第2絶縁膜24の表面をCMP法でウェハ全体を平坦化した。
なお、開口部24aは必ずしもセンサ部10のアンカー部15、固定電極部17、接続部18と完全に対向する位置でなくはずれた部分であっても良い。当該開口部24aは、第1配線層23と後の工程で形成する第2配線層25とをコンタクトするためのものに過ぎない。また、このとき、同じく少なくとも振動子16の可動電極16cの位置に相当する部分の第2絶縁膜24を部分的に除去してある。これは振動子16の可動電極16cがキャップ部20に接触しにくくするためである。
図5(d)に示す工程では、Al層を形成してパターニングする方法やマスクを用いた方法によって第2配線層25としての配線部25aおよび気密封止部25bを形成する。これにより、第2絶縁膜24に開口部24aが設けられた部分では、第2配線層25の配線部25aと第1配線層23とが接続され、電気的に導通する。
続いて、キャップ部20の配線部25aおよび気密封止部25bに支柱部27をそれぞれ形成する。以下、図6および図7は、図5(d)のC部拡大断面図である。
図6(a)に示す工程では、配線部25aおよび気密封止部25bに孔部28をそれぞれ形成する。具体的には、フォトリソグラフィ・エッチング工程により配線部25aおよび気密封止部25bの表面からシリコン基板21の一面21a側に複数の孔部28を形成する。この場合、配線部25aについては、第2絶縁膜24の上に配置された部分では第2絶縁膜24に達するように各孔部28を設け、配線部25aのうち開口部24aに対応した部分では第1配線層23に達するように各孔部28を設ける。一方、気密封止部25bについては、図6(a)に示されるように、第2絶縁膜24に達するように各孔部28を形成する。
また、本工程では、図3(b)に示されるように、配線部25aおよび気密封止部25bに対して各孔部28を規則的に配置する。本実施形態では、平面形状が円形の孔部28を一定間隔で形成する。
図6(b)に示す工程では、CVD法等により、複数の孔部28を埋めるように、配線部25aおよび気密封止部25bの上に埋め込み部材32を形成する。埋め込み部材32は後の工程で支柱部27となるものであり、配線部25aおよび気密封止部25bよりも硬いSiOやSiN等の絶縁体である。
図6(c)に示す工程では、埋め込み部材32に対するエッチバックを行い、配線部25aおよび気密封止部25bの表面上の埋め込み部材32を除去する。これにより、埋め込み部材32が各孔部28に残される。そして、各孔部28に残された埋め込み部材32は、シリコン基板21の一面21aを基準とした高さがそれぞれ等しくなっている。このようにして孔部28に残された埋め込み部材32を支柱部27とする。
また、本工程を終えた段階では、配線部25aおよび気密封止部25bの各表面は、図6(c)に示されるようにAlの結晶粒によって凹凸の状態になっている。
図7(a)に示す工程では、配線部25aおよび気密封止部25bの各表面をCMP研磨することにより、各支柱部27から突出した第2配線層25の表面を平坦化する。本工程では、シリコン基板21の一面21aからの配線部25aと気密封止部25bとの高さが同一になるように、配線部25aおよび気密封止部25bを平坦化する。
このように配線部25aや気密封止部25bの各表面を平坦化すると、複数の支柱部27は第2配線層25よりも硬いので、支柱部27よりも第2配線層25が選択的に削れる。しかしながら、配線部25aおよび気密封止部25bには複数の支柱部27が規則的に配置されているので、各支柱部27よりも配線部25aや気密封止部25bが一方的に削れてしまうということはない。また、各支柱部27の高さが揃っているので、配線部25aおよび気密封止部25bの各表面における中央部と外縁部との研削量が同じになる。つまり、配線部25aおよび気密封止部25bの各表面の外縁部が中央部よりも積極的に削れてしまうということはない。もちろん、配線部25aおよび気密封止部25bの各表面の中央部が外縁部よりも積極的に削れてしまうということもない。以上により、各支柱部27の高さに従って配線部25aおよび気密封止部25bの各表面を均一に平坦化することができる。
図7(b)に示す工程では、平坦化後の配線部25aおよび気密封止部25bの各表面から突出した複数の支柱部27をエッチバックする。これにより、配線部25aおよび気密封止部25bの各表面から各支柱部27の先端をシリコン基板21の一面21a側に後退させ、配線部25aおよび気密封止部25bの各表面を複数の支柱部27の先端から突出させる。以上により、半導体装置のうちキャップ部20が完成する。
この後、図8に示す工程では、センサ部10とキャップ部20とを接合する。具体的には、センサ部10の配線層14とキャップ部20の第2配線層25とを対向させ、高真空中で表面をアルゴンイオン等のスパッタリングで活性化させ室温〜500℃の温度でいわゆる直接接合の方法により強固に接合する。これにより、センサ部10の周辺部19とキャップ部20の気密封止部25bとを接合し、センサ部10とキャップ部20との間に封止空間30を形成して該封止空間30にセンサ構造体を気密封止する。また、センサ部10のアンカー部15、固定電極部17、接続部18とキャップ部20の配線部25aとをそれぞれ接合することでセンサ部10のセンサ構造体と接続部18とを電気的に接続する。
このように、センサ部10とキャップ部20とを接合する場合、図7(b)に示す工程を終えた配線部25aおよび気密封止部25bの各表面は平坦化されているので、配線部25aや気密封止部25bとセンサ部10との接合面積の低下が抑制される。このため、キャップ部20とセンサ部10との間で接触面積の低下による接合不足が起こることはない。また、接合不足が起こらないことから、配線部25aとセンサ構造体との接合において導通不良が起こることもない。
そして、センサ部10およびキャップ部20をウェハレベルで形成して各々のウェハを張り合わせているので、接合後のウェハをダイシングカットすることにより、チップ状の半導体装置とする。こうして、半導体装置が完成する。この後、半導体装置を図示しない回路基板等に実装し、図2に示されるように接続部18と図示しない電気回路とをワイヤ31で接続することで、センサ構造体に生じる物理量に応じた電気信号を半導体装置の外部に出力する構造が得られる。
続いて、半導体装置における加速度の検出方法について説明する。半導体装置が外部から加速度を受けると、振動子16の梁部16bがたわみ、位置が固定された固定電極部17に対して、振動子16が直線部16aの長手方向に移動する。このため、可動電極16cと固定電極部17との間の距離が変化するので、可動電極16cと固定電極部17とで構成されるコンデンサの容量値が変化する。この容量値の変化を検出することで半導体装置が受ける加速度が得られるようになっている。
以上説明したように、本実施形態では、第2配線層25を配線部25aと気密封止部25bとにパターニングし、配線部25aおよび気密封止部25bに複数の支柱部27を設けた後、配線部25aおよび気密封止部25bの各表面を平坦化することが特徴となっている。
これによると、各支柱部27はキャップ部20のシリコン基板21の一面21aを基準とした高さが揃っており、第2配線層25よりも硬いので、各支柱部27よりも配線部25aや気密封止部25bが一方的に削れてしまうことを防止することができる。したがって、配線部25aおよび気密封止部25bの各表面の中央部と外縁部とで研削される量を同じにすることができ、配線部25aおよび気密封止部25bの各表面を均一に平坦化することができる。
また、本実施形態では、支柱部27を配線部25aおよび気密封止部25bに規則的に配置しているので、配線部25aおよび気密封止部25bの各表面が凸状になることも凹状になることも防止することができる。
このように、配線部25aおよび気密封止部25bの各表面を平坦化することができることから、配線部25aおよび気密封止部25bとセンサ部10との接合面積の低下を抑制することができる。これにより、配線部25aとセンサ構造体との接合については、導通不良が起こらないようにすることができる。一方、気密封止部25bと周辺部19との接合については、接合不足による気密性不足が起こらないようにすることができ、気密性を確保することができる。
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、アンカー部15、振動子16、固定電極部17によって構成される構造が特許請求の範囲のセンサ構造体に対応する。また、第1配線層23、第2絶縁膜24、および第2配線層25によって構成されるパターンが特許請求の範囲の配線パターン部に対応し、第2配線層25が特許請求の範囲の配線層に対応する。
(第2実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。第1実施形態では、図6に示された各工程を実施することにより、配線部25aおよび気密封止部25bを構成する第2配線層25に複数の支柱部27を形成し、該複数の支柱部27を平坦化に利用していた。本実施形態では、第2配線層25に支柱部27を設けずに第2配線層25を平坦化するが、該平坦化後に第2配線層25の表面に形成されてしまう酸化膜を除去することにより、第2配線層25の平坦性を向上させることが特徴となっている。
本実施形態に係る半導体装置は、第1実施形態で示されたものにおいて、第2配線層25に孔部28および支柱部27が設けられていない構成になっている。
このような構造の半導体装置の製造方法について、図4、図5、図8、および図9を参照して説明する。図9は、本実施形態に係るキャップ部20の第2配線層25の一部拡大断面図であり、図5(d)のC部拡大断面図に相当する。
まず、図4(a)〜図4(c)に示す工程を行い、センサ部10が多数形成されたウェハを用意する。また、図5(a)〜図5(d)に示す工程を行い、第2配線層25を配線部25aおよび気密封止部25bにパターニングする。
第2配線層25をパターニング後、該第2配線層25の表面をCMP研磨することにより平坦化する。そして、例えば水でウェハを洗浄等すると、図9(a)に示されるように、平坦化された第2配線層25の表面にAl等の酸化膜29が成長していく。酸化膜29の厚さは、例えば数十Åである。
この酸化膜29は配線部25aとセンサ構造体との導通不良の原因になったり、気密封止部25bと周辺部19との接合不足の原因になったりする。このように、酸化膜29は第2配線層25の表面とセンサ部10との接合の阻害要因となるので、該酸化膜29を除去する必要がある。
そこで、第2配線層25の表面を平坦化した後、該平坦化された第2配線層25の表面に形成された酸化膜29を酸化還元反応により除去する表面処理を行う。具体的に、表面処理として、第2配線層25の表面に水素イオンを照射する。これにより、第2配線層25の上の酸化膜29は、以下の化1で表される反応を起こす。
(化1)
Al+6(H)→2(Al )↑+3(HO)
これによると、水素イオンによる反応で生成された反応生成物は気化するので排気する。こうして、図9(b)に示されるように、第2配線層25の表面上の酸化膜29が除去されるので、第2配線層25の表面の平坦性が向上する。以上により、キャップ部20が多数形成されたウェハを用意する。
なお、第2配線層25の材質としてAlを用いているので、化1ではAlに関する化学式になっているが、第2配線層25として他の材料を用いた場合には、化1は他の材料に関する化学式となる。
この後、図8に示す工程を行い、センサ部10が形成されたウェハとキャップ部20が形成されたウェハとを直接接合の方法により接合する。そして、個々のチップに分割することで半導体装置が完成する。
以上のように、第2配線層25の表面を平坦化した後に形成されてしまう酸化膜29を水素イオンで叩くことにより気化させて除去しているので、第2配線層25の表面を平坦な面に戻すことができ、該表面の平坦性を向上させることができる。したがって、第2配線層25とセンサ部10との接合面積の低下を抑制でき、ひいては接合不足や導通不良が起こらないようにすることができる。
また、本実施形態で採用された水素イオンによる表面処理は、酸化膜29をガス化して除去する方法であるので、キャップ部20に対するダメージが少なくすることができる。
(第3実施形態)
本実施形態では、第2実施形態と異なる部分についてのみ説明する。第2実施形態では、第2配線層25の表面の上の酸化膜29を除去する方法として、水素イオンを照射する方法が採用されたが、本実施形態では、酸化膜29にメタンガスを吹き付けることにより、該酸化膜29を気化させて除去することが特徴となっている。
この方法によると、第2配線層25の上の酸化膜29は、以下の化2で表される反応を起こす。
(化2)
Al+6(CH)→2(3(CH)Al)↑+3(HO)
これにより、メタンガスによる反応で生成された反応生成物は気化するので排気する。このように、表面処理としてメタンガスを吹き付けて酸化膜29を除去することにより、第2配線層25の表面を平坦化することができる。
(第4実施形態)
本実施形態では、第2、第3実施形態と異なる部分についてのみ説明する。本実施形態では、酸化膜29にプラズマエッチングを行うことにより、該酸化膜29を気化させて除去することが特徴となっている。
この方法によると、第2配線層25の上の酸化膜29は、以下の化3で表される反応を起こす。
(化3)
2(Al)+6(Cl)→4(AlCl)+3(O
これにより、プラズマエッチングよって生成された反応生成物は気化するので排気する。化3の反応式に示されるように、塩素(Cl)を用いた場合、酸化膜29を除去する能力が最も高いので、酸化膜29を確実に除去することができる。以上のように、表面処理としてプラズマエッチングを行って酸化膜29を除去することにより、第2配線層25の表面を平坦化することができる。
また、センサ部10についても、プラズマエッチングを行うことができる。そして、上記各実施形態で示されたように、第1シリコン層11の表面にAlの配線層14が形成されているので、上記の化3による反応式に従って配線層14の上の酸化膜29をプラズマエッチングにより除去することができる。
一方、第1シリコン層11の上に配線層14が設けられておらず、センサ部10の一面10aがシリコンになっている構造のセンサ部10もある。この場合、第1シリコン層11の上にはSiO等の酸化膜29が形成されてしまうこととなる。
は、以下の化4の反応式に従って除去される。
(化4)
SiO+2(CF)→SiF+2(CO)
以上のように、センサ部10の一面10aが金属の配線層14ではなく、第1シリコン層11の場合に該第1シリコン層11の上に酸化膜29が形成されてしまっても、上記化4に従ってプラズマエッチングすることにより、酸化膜29を除去することができる。
(第5実施形態)
本実施形態では、第2〜第4実施形態と異なる部分についてのみ説明する。第2〜第4実施形態では、第2配線層25の表面に形成された酸化膜29を気化させて除去していたが、本実施形態では酸化膜29にイオンビームスパッタを行うことにより、該酸化膜29を除去することが特徴となっている。
この場合、例えばArイオンを酸化膜29に叩きつけることにより、酸化膜29を破壊する。このように、表面処理としてイオンビームスパッタを行って酸化膜29を除去することにより、第2配線層25の表面を平坦化することができる。
(第6実施形態)
本実施形態では、第1〜第5実施形態と異なる部分についてのみ説明する。本実施形態では、センサ部10とキャップ部20とを接合する際にセンサ部10およびキャップ部20を超音波振動させながら接合することが特徴となっている。
本実施形態に係る半導体装置の構造は、第2実施形態で示されたものと同様に、第2配線層25に孔部28および支柱部27が設けられていない構成になっている。
次に、半導体装置の製造方法について、図4、図5、図8、および図10を参照して説明する。図10は、キャップ部20の気密封止部25bとセンサ部10の周辺部19との接合部分の拡大断面図である。
まず、図4(a)〜図4(c)に示す工程を行い、センサ部10が多数形成されたウェハを用意する。また、図5(a)〜図5(d)に示す工程を行い、第2配線層25を配線部25aおよび気密封止部25bにパターニングする。
この後、図8に示す工程を行う。具体的には、センサ部10の一面10aとキャップ部20の第2配線層25の表面とを向かい合わせる。ここで、図10(a)に示されるように、センサ部10の配線層14やキャップ部20の第2配線層14はAlで形成されているので、それぞれの断面はAlの結晶粒が積み重なった状態になっている。このため、配線層14の表面や第2配線層25の表面は結晶粒が不規則に並んだ凹凸状態になっている。
そして、図10(a)に示されるように、センサ部10とキャップ部20とを超音波振動させながら互いを近づけていく。超音波の波長は、接合面の粗さによって最適化される。例えば、接合面の粗さが小さいほど短波長側とすることにより、微小な振動とすることが好ましい。
続いて、図10(b)に示されるように、第2配線層25とセンサ部10とを超音波接合により接合する。すなわち、超音波振動により配線層14と第2配線層25とに微小な振動を与えながら接合するので、配線層14と第2配線層25との接触回数が増える。これにより、配線層14の表面の凹凸と第2配線層25の表面の凹凸とが隙間を埋めるように接合される。また、配線層14と第2配線層25との接触回数が増えるので、配線層14と第2配線層25とに熱的効果を与え、互いが接合しやすくなる。こうして、図10(b)に示されるように、センサ部10の配線層14とキャップ部20の第2配線層25とが隙間無く接合される。
この後、各ウェハを接合したものを個々のチップに分割することで半導体装置が完成する。なお、図10では、気密封止部25bと周辺部19との接合の様子のみを描いたが、配線部25aとセンサ構造体との接合についても図10と同様である。
以上説明したように、センサ部10の配線層14とキャップ部20の第2配線層25とを超音波接合することにより、配線層14の表面の凹凸形状および第2配線層25の表面の凹凸形状によってできる隙間を無くすように互いを接合することができる。したがって、平坦な接合面のみならず、微小な凹凸面の接合をも可能にし、接合面積を増加させることができる。このようにして、第2配線層25とセンサ部10との接合面積の低下を抑制でき、ひいては接合不足や導通不良が起こらないようにすることができる。
また、超音波を用いた接合において接合面の材料に制約は無いので、第2配線層25の材料をAlとは異なる他の材料とすることもできる。
(第7実施形態)
本実施形態では、第1〜第6実施形態と異なる部分についてのみ説明する。第1〜第6実施形態では、キャップ部20の第2配線層25のうちの配線部25aも気密封止部25bもAlで形成されていた。
しかしながら、Alは接合強度不足が生じる可能性があるため、気密封止部25bをAlで形成した場合には気密性を確保できない可能性がある。そこで、第2配線層25の材料としてポリシリコンを用いることが考えられる。しかし、ポリシリコンはAlよりも高抵抗であるため、配線部25aをポリシリコンで形成することについては問題がある。
そこで、第2配線層25における配線部25aの材料として低抵抗なAlを用いる一方、第2配線層25における気密封止部25bの材料として接合強度の確保が期待できるポリシリコンを用いる。つまり、本実施形態では、第2配線層25の配線部25aおよび気密封止部25bをそれぞれの機能に適した材料で選択的に形成することが特徴である。
図11は、本実施形態に係る半導体装置のキャップ部20の断面図である。なお、図11ではセンサ部10を省略してあるが、センサ部10の構造は図1および図2に示されたものと同じである。
図11に示されるように、気密封止部25bは、配線部25aとは異なる材料により形成されている。具体的には、第2配線層25のうちの配線部25aは例えばAlで形成されたものであり、気密封止部25bは例えばポリシリコンで形成されたものである。これによると、配線部25aは低抵抗になり、気密封止部25bによる接合強度が強固な共有結合により高くなるので封止空間30の気密性が向上する。このように、第2配線層25は複数の機能を有するものとして構成されている。
次に、本実施形態に係るキャップ部20の製造方法について、図12を参照して説明する。まず、図12(a)に示す工程では、図5(a)〜図5(c)に示す工程を行い、第2絶縁膜24に開口部24aを形成したものを用意する。
続いて、図12(b)に示す工程では、第1絶縁膜22、第2絶縁膜24、および第2絶縁膜24の開口部24aから露出した第1配線層23の上に例えばCVD法によりポリシリコン層33を形成する。
図12(c)に示す工程では、ポリシリコン層33のうちセンサ部10の周辺部19に対応した部分が残されるように該ポリシリコン層33をフォトリソグラフィ・エッチング工程によりパターニングする。これにより、第2絶縁膜24の上に残されたポリシリコン層33を気密封止部25bとする。
図12(d)に示す工程では、第1絶縁膜22、第2絶縁膜24、および第2絶縁膜24の開口部24aから露出した第1配線層23、気密封止部25bの上に例えばスパッタ法やCVD法等によりAlの金属層34を形成する。
そして、金属層34のうちアンカー部15、固定電極部17、および接続部18に対応した部分、すなわち開口部24aに埋め込まれた部分が残されるように該金属層34をフォトリソグラフィ・エッチング工程によりパターニングする。これにより、第1配線層23に電気的に接続された配線部25aを形成する。
以上のようにして配線部25aおよび気密封止部25bを形成する。これにより、Alで形成された配線部25aとポリシリコンで形成された気密封止部25bとで第2配線層25を構成することができる。
配線部25aはAlで形成されているので低抵抗であり、配線部25aとセンサ構造体との電気的接続を確実に行うことができるようになる。また、気密封止部25bはポリシリコンで形成されているので、周辺部19との接合強度が向上し、センサ構造体を封止空間30に確実に封止することができるようになる。
以上説明したように、第2配線層25を構成する配線部25aおよび気密封止部25bを異なる材料で形成することができる。これにより、配線部25aとして電気的接続に適した材料を選択でき、気密封止部25bとして気密封止に適した材料を選択することができる。したがって、配線部25aとセンサ構造体との電気的接続を良好とし、かつ、封止空間30の気密性を確保することができる。
(他の実施形態)
上記各実施形態では、気密封止部25bが設けられた半導体装置が示されているが、気密封止部25bはセンサ構造体を密封する役割を果たすものあり、半導体装置に必ず設ける必要はない。すなわち、気密封止部25bが設けられていない構成の半導体装置であっても構わない。
上記各実施形態では、封止空間30内が真空にされたものについて示されているが、封止空間30内は真空ではなく、封止媒体が封止されていても良い。封止媒体としては空気やNの他、HeやAr等の不活性ガス等が用いられる。また、封止空間30の気圧を調節することもできる。例えば1気圧に設定することができるし、1気圧よりも高い気圧にすることもできる。高い気圧の場合、高いダンピング効果を得ることができる。
上記各実施形態では、センサ部10の各シリコン層11、12としてN型の単結晶シリコンが採用されているが、例えばN+型の単結晶シリコンを採用することもできる。また、シリコン基板21、各シリコン層11、12として高濃度のものを使用したが、低濃度基板、低濃度層に不純物イオンを打ち込んだもの、気相の不純物拡散法等で表面のみまたは全体を高濃度化したものを用いてもよい。
上記各実施形態では、キャップ部20にシリコン基板21を用いていたが、シリコン基板21の他にガラス基板、金属、セラミックス、他の半導体材料等を使用することができる。例えばガラス等の絶縁材料を用いることにより、第1絶縁膜22が不要となり、絶縁材料の上に第1配線層23を直接形成することもできる。
第1実施形態では、支柱部27の平面形状として円形のものが示されているが、他の平面形状でも良い。例えば四角形等の多角形でも良い。また、円形や多角形状のみならず、十字、L字、星形等の特殊な形状でも良い。また、一定の領域を一周して囲んだ輪状の形状でも良い。さらに、これらの形状の組み合わせでも良い。そして、複数の支柱部27はすべて同じ形状の組み合わせだけでなく、異なる平面形状のものの組み合わせでも良い。なお、支柱部27の平面形状の面積は、配線部25aや気密封止部25bの表面の面積を縮小させるので、これらの接合強度が劣化しない程度とする。
支柱部27の平面形状が円形の場合には支柱部27は円柱となるが、該平面形状が多角形の場合には支柱部27は多角柱となる。
また、第1実施形態では、複数の支柱部27は一定間隔で配置されていたが、これは一例であり、他の配置でも良い。例えば、千鳥状やハニカム状に配置しても良い。各支柱部27の間隔はCMP研磨による第2配線層25のレートによって最適化され、レートが大きい程間隔を短くすると効果的である。
さらに、第1実施形態では、配線部25aおよび気密封止部25bに形成された各支柱部27は第2絶縁膜24や第1配線層23に達するように形成されたものが示されているが、各支柱部27は第2絶縁膜24や第1配線層23に達していなくても良い。
第1実施形態では、複数の支柱部27が第2配線層25の表面に規則的に配置されているものが示されているが、これは一例であり、他の配置方法を採用しても良い。例えば、支柱部27は配線部25aの表面や気密封止部25bの表面のうち少なくとも外縁部に配置されていれば良い。すなわち、CMP研磨によって配線部25aや気密封止部25bが凸状に削られやすいが、配線部25aの表面や気密封止部25bの表面のうち少なくとも外縁部に各支柱部27が配置されることにより、該外縁部が支柱部27によって削られにくくなるので、配線部25aの表面が凸状になることを防止することができる。したがって、配線部25aの表面や気密封止部25bの表面を平坦化することができる。
また、複数の支柱部27は第2配線層25の表面に規則的に配置されている必要はなく、不規則に配置されていても良い。もちろん、配線部25aの表面や気密封止部25bの表面のうち少なくとも外縁部に配置される各支柱部27についても、規則的にではなく不規則に外縁部に配置されていても良い。なお、配線部25aの表面や気密封止部25bの表面を均一に平坦化するためには、規則的であることが好ましい。
第6実施形態では、センサ部10とキャップ部20とを接合する前からこれらに超音波振動を与えていたが、この方法は一例であって超音波振動させるタイミングは他のタイミングでも良い。例えば、センサ部10とキャップ部20とを接触させた後、超音波振動を与えても良い。
本発明の第1実施形態に係る半導体装置の平面図である。 図1のA−A断面図である。 (a)は図2のB部拡大断面図であり、(b)は(a)に示された気密封止部の平面図である。 半導体装置のうちセンサ部の製造工程を示した断面図である。 半導体装置のうちキャップ部の製造工程を示した断面図である。 図5に続く製造工程を示した断面図である。 図6に続く製造工程を示した断面図である。 図7に続く製造工程を示した断面図である。 本発明の第2実施形態に係るキャップ部の第2配線層の一部拡大断面図である。 本発明の第6実施形態に係るキャップ部の気密封止部とセンサ部の周辺部との接合部分の拡大断面図である。 本発明の第7実施形態に係る半導体装置のキャップ部の断面図である。 図11に示されたキャップ部を形成するための製造工程を示した断面図である。
符号の説明
10 センサ部
10a センサ部の一面
15 アンカー部
16 振動子
17 固定電極部
19 周辺部
20 キャップ部
21 シリコン基板
21a シリコン層の一面
23 第1配線層
24 第2絶縁膜
25 第2配線層
25a 配線部
25b 気密封止部
27 支柱部
28 孔部
29 酸化膜
30 封止空間
32 埋め込み部材

Claims (10)

  1. 一面(10a)を有し、前記一面(10a)側にセンサ構造体(15〜17)が形成されたセンサ部(10)と、
    前記センサ部(10)の一面(10a)に接合されたキャップ部(20)とを備え、
    前記キャップ部(20)は、
    基板(21)と、
    前記基板(21)のうち前記センサ部(10)と対向する一面(21a)に、該一面(21a)の外縁部分と前記センサ構造体(15〜17)とを繋ぐようにパターニングされた配線パターン部(23〜25)とを有し、
    前記配線パターン部(23〜25)は、
    前記基板(21)上に設けられる絶縁膜(24)と、
    前記絶縁膜(24)上に設けられ、前記センサ部(10)に接合された配線層(25)と、
    前記配線層(25)のうち、少なくとも前記絶縁膜(24)上に位置する部位において、前記配線層(25)の表面から前記基板(21)の一面(21a)側に延設された複数の孔部(28)と、
    前記複数の孔部(28)それぞれの内部に前記配線層(25)よりも硬い埋め込み部材(32)を埋めることによって構成される複数の支柱部(27)とを有しており、
    前記複数の支柱部(27)は、前記複数の孔部(28)それぞれの内部から前記配線層(25)の表面まで貫通しているとともに、
    前記複数の支柱部(27)は、前記表面まで貫通した状態にて前記基板(21)の一面(21a)を基準とした高さがそれぞれ等しくなっていることを特徴とする半導体装置。
  2. 前記複数の支柱部(27)は、前記配線層(25)の表面のうち少なくとも外縁部に配置されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記複数の支柱部(27)は、前記配線層(25)の表面に規則的に配置されていることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記センサ部(10)は、前記キャップ部(20)が接合される一面(10a)側に前記センサ構造体(15〜17)を一周して囲む周辺部(19)を有し、
    前記配線層(25)は、
    前記センサ部(10)のセンサ構造体(15〜17)に接続された配線部(25a)と、
    前記配線部(25a)と同じ階層に配置されると共に、該配線部(25a)とは電気的に絶縁され、前記周辺部(19)に対応するように一端が他端に繋がった輪状に形成された気密封止部(25b)とを有しており、
    前記センサ部(10)と前記キャップ部(20)とが接合されたことで、前記気密封止部(25b)が前記周辺部(19)に接合されると共に、前記キャップ部(20)と前記センサ部(10)とによって構成された封止空間(30)に前記センサ構造体(15〜17)が封止されるようになっていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 前記気密封止部(25b)は前記配線部(25a)とは異なる材料により形成されたものであることを特徴とする請求項4に記載の半導体装置。
  6. 一面(10a)を有し、前記一面(10a)側にセンサ構造体(15〜17)が形成されたセンサ部(10)と、
    前記センサ部(10)の一面(10a)に接合されたキャップ部(20)とを備え、
    前記キャップ部(20)は、
    基板(21)と、
    前記基板(21)のうち前記センサ部(10)と対向する一面(21a)に、該一面(21a)の外縁部分と前記センサ構造体(15〜17)とを繋ぐようにパターニングされた配線パターン部(23〜25)とを有し、
    前記配線パターン部(23〜25)は、
    前記センサ部(10)に接合された配線層(25)と、
    前記配線層(25)の表面から前記基板(21)の一面(21a)側に延設された複数の孔部(28)と、
    前記複数の孔部(28)それぞれの内部に配置され、前記配線層(25)よりも硬く、前記基板(21)の一面(21a)を基準とした高さがそれぞれ等しい複数の支柱部(27)とを有している半導体装置の製造方法であって、
    前記センサ構造体(15〜17)が形成された前記センサ部(10)を用意する工程と、
    前記基板(21)に前記配線パターン部(23〜25)が形成された前記キャップ部(20)を用意する工程と、
    前記配線パターン部(23〜25)の配線層(25)と前記キャップ部(20)とを接合する工程とを含んでおり、
    前記キャップ部(20)を用意する工程では、
    前記基板(21)の一面(21a)に前記配線層(25)を含んだ前記配線パターン部(23〜25)を形成する工程と、
    前記配線層(25)の表面から前記基板(21)の一面(21a)側に前記複数の孔部(28)を形成する工程と、
    前記複数の孔部(28)を埋めるように、前記配線層(25)の上に該配線層(25)よりも硬い埋め込み部材(32)を形成する工程と、
    前記配線層(25)の表面上の前記埋め込み部材(32)を除去し、前記複数の孔部(28)に残されると共に前記基板(21)の一面(21a)を基準とした高さがそれぞれ等しい前記埋め込み部材(32)を前記複数の支柱部(27)とする工程と、
    前記複数の支柱部(27)から突出した前記配線層(25)の表面を平坦化する工程と、
    前記平坦化の後、前記複数の支柱部(27)をエッチバックすることにより前記配線層(25)の表面を前記複数の支柱部(27)の先端から突出させる工程とを含んでいることを特徴とする半導体装置の製造方法。
  7. 前記複数の孔部(28)を形成する工程では、該複数の孔部(28)を前記配線層(25)の表面のうち少なくとも外縁部に配置することを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記複数の孔部(28)を形成する工程では、前記複数の孔部(28)を前記配線層(25)の表面に規則的に配置することを特徴とする請求項6または7に記載の半導体装置の製造方法。
  9. 前記センサ部(10)を用意する工程では、前記センサ部(10)として、該センサ部(10)のうち前記キャップ部(20)が接合される一面(10a)側に前記センサ構造体(15〜17)を一周して囲む周辺部(19)を備えたものを用意し、
    前記キャップ部(20)を用意する工程では、前記配線層(25)として、前記センサ部(10)のセンサ構造体(15〜17)に接続される配線部(25a)と、前記配線部(25a)と同じ階層に配置されると共に、該配線部(25a)とは電気的に絶縁され、前記周辺部(19)に対応するように一端が他端に繋がった輪状に形成された気密封止部(25b)を備えたものを用意し、
    前記キャップ部(20)と前記センサ部(10)とを接合する工程では、前記気密封止部(25b)を前記周辺部(19)に接合すると共に、前記キャップ部(20)と前記センサ部(10)とによって構成される封止空間(30)に前記センサ構造体(15〜17)を封止することを特徴とする請求項6ないしのいずれか1つに記載の半導体装置の製造方法。
  10. 前記気密封止部(25b)として、前記配線部(25a)とは異なる材料により形成されたものを用いることを特徴とする請求項に記載の半導体装置の製造方法。
JP2008326671A 2008-12-23 2008-12-23 半導体装置およびその製造方法 Expired - Fee Related JP5131180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008326671A JP5131180B2 (ja) 2008-12-23 2008-12-23 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008326671A JP5131180B2 (ja) 2008-12-23 2008-12-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010151445A JP2010151445A (ja) 2010-07-08
JP5131180B2 true JP5131180B2 (ja) 2013-01-30

Family

ID=42570739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008326671A Expired - Fee Related JP5131180B2 (ja) 2008-12-23 2008-12-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5131180B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162290A (ja) * 1995-12-04 1997-06-20 Ricoh Co Ltd 半導体集積回路装置
JP3644205B2 (ja) * 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
JP3861735B2 (ja) * 2002-04-10 2006-12-20 松下電器産業株式会社 薄膜微小機械式共振子ジャイロの製造方法
JP4759229B2 (ja) * 2004-05-12 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP2007171153A (ja) * 2005-11-25 2007-07-05 Matsushita Electric Works Ltd センサエレメント
US8603703B2 (en) * 2006-07-26 2013-12-10 GM Global Technology Operations LLC Method for making super-hydrophilic and electrically conducting surfaces for fuel cell bipolar plates
JP4864591B2 (ja) * 2006-08-08 2012-02-01 神港精機株式会社 はんだ付け方法およびはんだ付け装置
JP2008101980A (ja) * 2006-10-18 2008-05-01 Denso Corp 容量式半導体センサ装置
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
JP2008209163A (ja) * 2007-02-23 2008-09-11 Matsushita Electric Works Ltd センサ装置

Also Published As

Publication number Publication date
JP2010151445A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
CN102198924B (zh) 电子装置
KR100651769B1 (ko) 절연체상 실리콘 기판을 사용하는 현수된 빔의 형성 및 진동형 자이로미터의 제조에의 적용
TWI500573B (zh) 微電機系統裝置以及其形成之方法
US8563393B2 (en) Method for manufacturing semiconductor device
US9242850B2 (en) Out-of-plane spacer defined electrode
JP5206826B2 (ja) 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
US8785231B2 (en) Method of making semiconductor device
JP2011139018A (ja) 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
JP2003531017A (ja) マイクロマシーニング構造素子の製造法および該方法により製造された構造素子
US9731960B2 (en) MEMS capping method
WO2016129230A1 (ja) 半導体装置およびその製造方法
JP2020516082A (ja) マイクロ電気機械システムの製造方法
TWI652728B (zh) 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止
JP4081868B2 (ja) 微小装置の製造方法
JP5131180B2 (ja) 半導体装置およびその製造方法
JP2011044540A (ja) 半導体装置の製造方法及び半導体装置
JP4883077B2 (ja) 半導体装置およびその製造方法
JP2011218463A (ja) 電子装置の製造方法
JP5999027B2 (ja) 物理量センサ
US20230107094A1 (en) Process for manufacturing a micro-electro-mechanical device from a single semiconductor wafer and related mems device
TWI758666B (zh) 積體晶片及其製造方法
JP2005285904A (ja) 半導体ウェーハ及びその製造方法
JP2020122740A (ja) 構造体形成方法およびデバイス
JP2005138234A (ja) 三次元構造体の製造方法および三次元構造体
JP2011097074A (ja) 半導体ウェーハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees