JP5127857B2

JP5127857B2 - Echo cancel circuit

Info

Publication number: JP5127857B2
Application number: JP2010057923A
Authority: JP
Inventors: 心治中塚; 和宏小田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2010-03-15
Filing date: 2010-03-15
Publication date: 2013-01-23
Anticipated expiration: 2030-03-15
Also published as: JP2011193256A

Description

本発明はエコーキャンセル回路に係り、特に双方向通信装置間で同じ信号ケーブルを通して互いに双方向に通信する際に、エコーキャンセル誤差を効果的に低減させるエコーキャンセル回路に関する。 The present invention relates to an echo cancellation circuit, and more particularly to an echo cancellation circuit that effectively reduces echo cancellation errors when bidirectional communication is performed between bidirectional communication apparatuses through the same signal cable.

エコーキャンセルを全てアナログ方式で実現する場合、意図しない負荷の影響により、２つの自信号経路の振幅に違いが生じ、その差はエコーキャンセル誤差となって表れる。エコーキャンセル誤差は振幅誤差やジッタ悪化の原因となる。
このようなエコーキャンセル誤差を改善する先行技術として、例えば特許文献１に開示されているものがある。特許文献１は、エコーキャンセラ１０の入力側にＡＧＣ回路１４を設け入力信号レベルを監視し、エコー除去用の擬似エコー信号のレベルを調整する。 When all echo cancellation is realized by an analog method, a difference occurs in the amplitudes of the two signal paths due to an unintended load, and the difference appears as an echo cancellation error. The echo cancellation error causes amplitude error and jitter deterioration.
As a prior art for improving such an echo cancellation error, there is one disclosed in Patent Document 1, for example. In Patent Document 1, an AGC circuit 14 is provided on the input side of the echo canceller 10 to monitor the input signal level and adjust the level of the pseudo echo signal for echo removal.

しかしながら、特許文献１には、残留エコーに対して推定インパルス応答のタップ係数の値を適応させていくことは記載されているが、エコーキャンセル誤差を除去する際の前提となるＤＣオフセットの消去などのキャリブレーションについては特に述べられていない。 However, Patent Document 1 describes that the tap coefficient value of the estimated impulse response is adapted to the residual echo, but the DC offset that is a premise for removing the echo cancellation error, etc. There is no particular mention of calibration.

特開平２−７５２２９号公報Japanese Patent Laid-Open No. 2-75229

そこで、本発明は上記の問題に鑑み、、双方向通信装置間で同じ信号ケーブルを通して互いに双方向に通信する際に、エコーキャンセル誤差を除去する際の前提となるＤＣオフセットの消去などのキャリブレーションを行い、エコーキャンセル誤差を効果的に低減させるエコーキャンセル回路を提供することを目的とするものである。 Therefore, in view of the above problems, the present invention is based on calibration such as erasure of DC offset, which is a prerequisite for removing echo cancellation errors, when bidirectional communication is performed bidirectionally between the bidirectional communication devices through the same signal cable. An object of the present invention is to provide an echo cancellation circuit that effectively reduces echo cancellation errors.

本発明の一態様のエコーキャンセル回路は、自側通信装置と相手側通信装置との間で同じ信号ケーブルを通して互いに双方向に通信する全二重方式の双方向通信装置におけるエコーキャンセル回路であって、自側通信装置から自側送信信号を相手側通信装置へ送信、及び相手側通信装置から送信される相手側送信信号を受信するための双方向通信入出力端子と、正極側及び負極側入力端子を有し、前記自側送信信号を擬似エコー信号として前記負極側入力端子に入力し、前記自側送信信号を出力バッファを介して前記双方向通信入出力端子に入力すると同時にエコー信号として前記正極側入力端子に入力し、前記正極側入力端子に入力する前記エコー信号から前記負極側入力端子に入力する前記擬似エコー信号を減算することによって、その減算結果をエコーキャンセル出力として前記自側通信装置内へ送信する減算器と、前記自側送信信号について０値の検出，０値以外の検出または０値の検出せずのいずれかを行い、前記エコーキャンセル出力については０値の検出または０値以外の検出のいずれかと振幅検出とを行う検出回路部と、前記検出回路部の検出結果に基づいて、前記減算器に入力するエコー信号及び擬似エコー信号の少なくとも一方の信号、又は前記減算器から出力する前記エコーキャンセル出力を制御し、エコーキャンセル出力振幅又は該出力振幅を規制する値を最適化するように調整する制御回路と、を具備したものである。 An echo cancellation circuit according to an aspect of the present invention is an echo cancellation circuit in a full-duplex bidirectional communication device that performs bidirectional communication with each other through the same signal cable between a local communication device and a counterpart communication device. A bi-directional communication input / output terminal for transmitting a self-side transmission signal from the self-side communication device to the counterpart side communication device, and receiving a counterpart side transmission signal transmitted from the counterpart side communication device, and a positive side and a negative side input Having a terminal, and inputting the local transmission signal to the negative input terminal as a pseudo echo signal, and simultaneously inputting the local transmission signal to the bidirectional communication input / output terminal via an output buffer as the echo signal By subtracting the pseudo echo signal input to the negative input terminal from the echo signal input to the positive input terminal and input to the positive input terminal, A subtractor that transmits the calculation result as an echo cancellation output into the local communication apparatus, and performs zero value detection, non-zero value detection, or zero value detection for the local transmission signal, As for the echo cancellation output, a detection circuit unit that detects either zero value or non-zero value and amplitude detection, and an echo signal and a pseudo echo input to the subtractor based on the detection result of the detection circuit unit A control circuit that controls at least one of the signals, or the echo cancellation output that is output from the subtractor, and adjusts the echo cancellation output amplitude or a value that regulates the output amplitude to be optimized. It is.

本発明によれば、双方向通信装置間で同じ信号ケーブルを通して互いに双方向に通信する際に、エコーキャンセル誤差を除去する際の前提となるＤＣオフセットの消去などのキャリブレーションを行い、エコーキャンセル誤差を効果的に低減させるエコーキャンセル回路を提供することができる。 According to the present invention, when two-way communication devices communicate bidirectionally with each other through the same signal cable, calibration such as erasure of DC offset, which is a precondition for removing the echo cancellation error, is performed, and the echo cancellation error is performed. It is possible to provide an echo cancellation circuit that effectively reduces the above.

本発明の第１の実施形態のエコーキャンセル回路を示すブロック図。The block diagram which shows the echo cancellation circuit of the 1st Embodiment of this invention. 図１における出力バッファの構成の一例を示す回路図。FIG. 2 is a circuit diagram showing an example of a configuration of an output buffer in FIG. 1. 図１における減算器の構成の一例を示す回路図。The circuit diagram which shows an example of a structure of the subtractor in FIG. 図１における振幅検出、０検出、０以外検出に用いる検出回路の構成の一例を示す回路図。The circuit diagram which shows an example of a structure of the detection circuit used for the amplitude detection in FIG. 1, 0 detection, and non-zero detection. 本発明の第２の実施形態のエコーキャンセル回路を示すブロック図。The block diagram which shows the echo cancellation circuit of the 2nd Embodiment of this invention. 図５における減算器内のアンプのゲイン調整の一例を説明する回路図。FIG. 6 is a circuit diagram for explaining an example of gain adjustment of an amplifier in the subtracter in FIG. 5. 本発明の第３の実施形態のエコーキャンセル回路を示すブロック図。The block diagram which shows the echo cancellation circuit of the 3rd Embodiment of this invention. 差動３値の閾値調整を説明する図。The figure explaining the threshold adjustment of a differential ternary value. 本発明の実施形態を適用可能なエコーキャンセル回路の一例を示すブロック図。The block diagram which shows an example of the echo cancellation circuit which can apply embodiment of this invention. 本発明の実施形態を適用可能なエコーキャンセル回路の他の例を示すブロック図。The block diagram which shows the other example of the echo cancellation circuit which can apply embodiment of this invention. 本発明の実施形態を適用可能なエコーキャンセル回路の他の例を示すブロック図。The block diagram which shows the other example of the echo cancellation circuit which can apply embodiment of this invention. 全二重方式の双方向通信システムを示す図。1 is a diagram showing a full-duplex bidirectional communication system. FIG. 従来のエコーキャンセル回路を示す回路図。The circuit diagram which shows the conventional echo cancellation circuit.

以下、本発明の実施の形態について図面を参照して詳細に説明する。
図１乃至図１１で本発明の実施形態を説明する前に、図１２及び図１３を参照して本発明のエコーキャンセル回路が搭載される全二重の双方向通信システムについて簡単に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Before describing the embodiment of the present invention with reference to FIGS. 1 to 11, a full duplex bidirectional communication system in which the echo cancellation circuit of the present invention is mounted will be briefly described with reference to FIGS.

図１２に示す全二重方式の双方向通信システムは、２つの双方向通信装置１００，２００間で各々の双方向通信入出力端子１２，２２に接続した１本の信号ケーブル３００を通して互いに同時に双方向通信することが可能となっている。 The full-duplex bi-directional communication system shown in FIG. 12 is simultaneously connected to each other through one signal cable 300 connected to the bi-directional communication input / output terminals 12 and 22 between the two bi-directional communication devices 100 and 200. Communication is possible.

２つの双方向通信装置１００，２００の各々の内部には、各々の双方向通信入出力端子１２，２２にそれぞれエコーキャンセル回路が設けられている。例えば、双方向通信装置１００はその内部に、図１３に示すように双方向通信入出力端子１２に接続してエコーキャンセル回路１０が設けられ、自側通信装置１００の内部で生成された自側送信信号は出力バッファ１１を経て双方向通信入出力端子１２から外部接続した信号ケーブル３００(図示略)へ出力される。図１３で実線矢印ａ1，ａ2，ｂは自側通信装置１００で生成された自側送信信号の３つの信号経路を示し、点線矢印ｃは相手側通信装置２００(図示略)から信号ケーブル３００(図示略)を経て受信される信号経路を示している。 In each of the two bidirectional communication devices 100 and 200, an echo cancellation circuit is provided for each of the bidirectional communication input / output terminals 12 and 22, respectively. For example, two-way communication device 100 therein, the echo cancel circuit 10 connected to the bidirectional communications input-output terminal 12 is provided as shown in FIG. 13, the self side generated in the interior of the own side communication device 100 The transmission signal is output from the bidirectional communication input / output terminal 12 to the externally connected signal cable 300 (not shown) via the output buffer 11. In FIG. 13, solid arrows a1, a2, and b indicate three signal paths of the local transmission signal generated by the local communication device 100, and a dotted arrow c indicates a signal cable 300 (not shown) from the counterpart communication device 200 (not shown). A signal path received via (not shown) is shown.

自側送信信号は、２つの自信号経路ａ1及びａ2を経てそれぞれ減算器１３の＋入力端子及び−入力端子に供給される。そのうち、出力バッファ１１を経由した自側送信信号は双方向通信入出力端子１２から相手側通信装置へ向けて信号ｂとして出力される一方、信号経路ａ2を経て減算器１３の＋入力端子に供給されている。 The own-side transmission signal is supplied to the + input terminal and the −input terminal of the subtractor 13 through two own signal paths a1 and a2, respectively. Among them, the local transmission signal via the output buffer 11 is output as a signal b from the bidirectional communication input / output terminal 12 to the counterpart communication device, and supplied to the + input terminal of the subtractor 13 via the signal path a2. Has been.

エコーキャンセルを全てアナログ方式で実現する場合、図１３に示すように意図しない負荷が接続されることにより、２つの自信号経路ａ1，ａ2の振幅に差が生じ、その差は減算器１３からエコーキャンセル誤差となって出力される。エコーキャンセル誤差は、相手側通信装置から受信される信号に対して、振幅誤差やジッタ悪化を与える要因となる。 When all the echo cancellation is realized by an analog system, as shown in FIG. 13, an unintended load is connected to cause a difference in amplitude between the two own signal paths a1 and a2, and the difference is echoed from the subtractor 13. Output as cancellation error. The echo cancellation error is a factor that causes an amplitude error or deterioration of jitter to a signal received from the counterpart communication device.

［第１の実施形態］
図１は本発明の第１の実施形態のエコーキャンセル回路を示すブロック図である。
図１において、エコーキャンセル回路１０Ａは、自側通信装置と相手側通信装置との間で同じ信号ケーブルを通して互いに双方向に通信する全二重方式の双方向通信システムにおけるエコーキャンセル回路であって、出力バッファ１１と、双方向通信入出力端子１２と、減算器１３Ａと、‘０’検出(以下、単に０検出)回路３１，０検出回路３２及び振幅検出回路３３を含む検出回路部３１〜３３と、ＤＣオフセット加減算回路４１と、制御回路５１と、を備える。 [First Embodiment]
FIG. 1 is a block diagram showing an echo cancellation circuit according to the first embodiment of the present invention.
In FIG. 1, an echo cancellation circuit 10A is an echo cancellation circuit in a full-duplex bidirectional communication system that communicates bidirectionally with each other through the same signal cable between the local communication device and the counterpart communication device, Detection circuit units 31 to 33 including an output buffer 11, a bidirectional communication input / output terminal 12, a subtractor 13A, a '0' detection (hereinafter simply referred to as 0 detection) circuit 31, a 0 detection circuit 32, and an amplitude detection circuit 33. A DC offset addition / subtraction circuit 41, and a control circuit 51.

双方向通信入出力端子１２は、自側通信装置から自側送信信号(以下、自送信信号)を相手側通信装置へ送信、及び相手側通信装置から相手側送信信号(以下、相手送信信号)を受信するための入出力端子である。
減算器１３Ａは、正極側及び負極側入力端子を有し、自送信信号を擬似エコー信号として負極側入力端子(−)に入力し、自送信信号を出力バッファ１１を介して双方向通信入出力端子１２に入力すると同時にエコー信号として正極側入力端子(＋)に入力し、正極側入力端子に入力するエコー信号から負極側入力端子に入力する擬似エコー信号を減算し、その減算結果をエコーキャンセル信号として自側通信装置内へ送信する。 The bidirectional communication input / output terminal 12 transmits a self-side transmission signal (hereinafter referred to as a self-transmission signal) from the self-side communication device to the counterpart side communication device, and a counterpart side transmission signal (hereinafter referred to as a partner transmission signal). This is an input / output terminal for receiving.
The subtractor 13A has a positive side input terminal and a negative side input terminal, and inputs its own transmission signal as a pseudo echo signal to the negative side input terminal (−). At the same time as input to the terminal 12, it is input as an echo signal to the positive input terminal (+), the pseudo echo signal input to the negative input terminal is subtracted from the echo signal input to the positive input terminal, and the subtraction result is echo canceled. It is transmitted as a signal into the local communication device.

検出回路部３１〜３３は、自送信信号について０値の検出を行う０検出回路３１と、減算器１３Ａからのエコーキャンセル出力について０値の検出を行う０検出回路３２と、減算器１３Ａからのエコーキャンセル出力について振幅検出を行う振幅検出回路３３とを備え、自送信信号について０値の検出を行い、エコーキャンセル出力について０値の検出及び振幅検出を行う。 The detection circuit units 31 to 33 include a 0 detection circuit 31 that detects a 0 value for the own transmission signal, a 0 detection circuit 32 that detects a 0 value for an echo cancellation output from the subtractor 13A, and a subtraction from the subtractor 13A. An amplitude detection circuit 33 that detects the amplitude of the echo cancellation output is used to detect a zero value for the own transmission signal, and to detect a zero value and detect an amplitude of the echo cancellation output.

０検出回路３１及び０検出回路３２は、図４に示すようなＡ／Ｄコンバータで実現され、デジタル的に‘０’を検出する。また、振幅検出回路３３は、アナログ的に振幅値の検出を行うものであるが、図４に示すようなＡ／Ｄコンバータでも実現可能である。
ＤＣオフセット加減算回路４１は、減算器１３Ａから出力されるエコーキャンセル信号に含まれるＤＣオフセットを加減算する機能を備える。 The 0 detection circuit 31 and the 0 detection circuit 32 are realized by an A / D converter as shown in FIG. 4, and detect “0” digitally. The amplitude detection circuit 33 detects the amplitude value in an analog manner, but can also be realized by an A / D converter as shown in FIG.
The DC offset addition / subtraction circuit 41 has a function of adding / subtracting the DC offset included in the echo cancellation signal output from the subtractor 13A.

制御回路５１は、検出回路部３１〜３３の検出結果に基づいて、減算器１３Ａから出力するエコーキャンセル出力を制御し、エコーキャンセル出力振幅を最小にするように調整するものであって、検出回路部３１〜３３の検出結果に基づいてＤＣオフセット加減算回路４１を制御し、エコーキャンセル出力に対してその出力振幅が最小になるようにＤＣオフセットを加減算する。 The control circuit 51 controls the echo cancellation output output from the subtractor 13A based on the detection results of the detection circuit units 31 to 33, and adjusts the echo cancellation output amplitude to the minimum. The DC offset addition / subtraction circuit 41 is controlled based on the detection results of the units 31 to 33, and the DC offset is added / subtracted so that the output amplitude is minimized with respect to the echo cancellation output.

このような構成においては、０検出回路３１によって自送信信号‘０’が検出され、０検出回路３２によってエコーキャンセル出力‘０’が検出されたとき、エコーキャンセル出力は無出力となるはずであるが、実際にはトランジスタ等の特性のばらつきに起因して、エコーキャンセル出力としてＤＣオフセットが出力される。しかしながら、上記の構成のエコーキャンセル回路１０Ａでは、制御回路５１は、検出回路部３１〜３３の検出結果に基づいて、自送信信号‘０’かつエコーキャンセル出力‘０’が検出されたとき、エコーキャンセル出力を制御し、エコーキャンセル出力振幅が最小になるようにＤＣオフセットを加減算することによって、ＤＣオフセットが最小化される。 In such a configuration, when the self-transmitting signal “0” is detected by the 0 detection circuit 31 and the echo cancellation output “0” is detected by the 0 detection circuit 32, the echo cancellation output should be no output. However, in practice, a DC offset is output as an echo cancellation output due to variations in characteristics of transistors and the like. However, in the echo cancellation circuit 10A having the above-described configuration, the control circuit 51 performs echo when the self transmission signal “0” and the echo cancellation output “0” are detected based on the detection results of the detection circuit units 31 to 33. The DC offset is minimized by controlling the cancel output and adding / subtracting the DC offset so that the echo cancel output amplitude is minimized.

図２は図１における出力バッファの構成の一例を示している。差動３値の例を示している。
図２に示す出力バッファ１１は、差動３値の入力電圧Ｎinがゲート入力されるＮＭＯＳトランジスタＱ1と、差動３値の入力電圧Ｐinがゲート入力されるＮＭＯＳトランジスタＱ2と、ＮＭＯＳトランジスタＱ1，Ｑ2にそれぞれ接続した抵抗Ｒ1，Ｒ2と、電圧源Ｅと、を備えている。 FIG. 2 shows an example of the configuration of the output buffer in FIG. An example of differential ternary values is shown.
The output buffer 11 shown in FIG. 2 includes an NMOS transistor Q1 to which a differential ternary input voltage Nin is gated, an NMOS transistor Q2 to which a differential ternary input voltage Pin is gated, and NMOS transistors Q1 and Q2. And resistors R1 and R2, respectively, and a voltage source E.

ＮＭＯＳトランジスタＱ1，Ｑ2はそれぞれのソースを共通接続し、その共通接続点を定電流源Ｉに接続し、さらにＮＭＯＳトランジスタＱ1，Ｑ2それぞれのドレインを抵抗Ｒ1，Ｒ2を介して直流電源Ｅに接続している。ＮＭＯＳトランジスタＱ1，Ｑ2のそれぞれの特性は同じであり、抵抗Ｒ1，Ｒ2のそれぞれの抵抗値も同等である。そして、ＮＭＯＳトランジスタＱ1，Ｑ2の各々のゲートに３値信号(例えばイーサー信号)として差動信号Ｎin，Ｐinを入力し、ＮＭＯＳトランジスタＱ1，Ｑ2の各々のドレインから３値出力Ｐout，Ｎoutを得る。ここで、３値として＋１，０，−１であるが、イーサー信号は二線で一方の線にＰ信号を、もう一方の線にＮ信号を入力し、Ｐ信号とＮ信号を一対の信号としてＰ，Ｎ信号の大小関係で３値を表現する。３値表現はＰ，Ｎ信号のハイレベル(Ｈ)とローレベル(Ｌ)の二値関係に基づいて表される。 The NMOS transistors Q1 and Q2 have their sources connected in common, the common connection point is connected to the constant current source I, and the drains of the NMOS transistors Q1 and Q2 are connected to the DC power source E via the resistors R1 and R2. ing. The characteristics of the NMOS transistors Q1 and Q2 are the same, and the resistance values of the resistors R1 and R2 are also equivalent. Then, differential signals Nin and Pin are input as ternary signals (for example, Ether signals) to the gates of the NMOS transistors Q1 and Q2, and ternary outputs Pout and Nout are obtained from the drains of the NMOS transistors Q1 and Q2, respectively. Here, the ternary value is +1, 0, -1, but the Ether signal is two lines, the P signal is input to one line, the N signal is input to the other line, and the P signal and the N signal are a pair of signals. The three values are expressed by the magnitude relationship between the P and N signals. The ternary expression is expressed based on the binary relationship between the high level (H) and the low level (L) of the P and N signals.

すなわち、
Ｐ，Ｎ信号の大小関係３値
Ｐ＞Ｎのとき＋１
Ｐ＝Ｎのとき０
Ｐ＜Ｎのとき −１
３値の＋１はＰ信号がＨレベルでＮ信号がＬレベルのとき、３値の−１はＰ信号がＬレベルでＮ信号がＨレベルのときである。また、３値の‘０’はＰ，Ｎ信号とも同じ強さの信号、例えばＰ，Ｎ信号とも同じ強さのＨ／２レベルのときである。 That is,
Magnitude relationship between P and N signals
+1 when P> N
0 when P = N
-1 when P <N
The ternary value +1 is when the P signal is H level and the N signal is L level, and the ternary value -1 is when the P signal is L level and the N signal is H level. The ternary value “0” is a signal having the same strength for both the P and N signals, for example, the H / 2 level having the same strength for both the P and N signals.

入力信号ＰinがＨレベルでＮin信号がＬレベルのときは、トランジスタＱ2がオンし、トランジスタＱ1がオフするので、出力信号ＰoutはＨレベル、出力信号ＮoutはＬレベル、即ちＰ＞Ｎとなり、双方向通信入出力端子１２から相手側通信装置への２線の通信ケーブルに３値の＋１を表す一対のＨ，ＬレベルのＰ，Ｎ信号が出力される。 When the input signal Pin is at H level and the Nin signal is at L level, the transistor Q2 is turned on and the transistor Q1 is turned off, so that the output signal Pout is at H level and the output signal Nout is at L level, that is, P> N. A pair of H and L level P and N signals representing a ternary value +1 are output to a two-wire communication cable from the bidirectional communication input / output terminal 12 to the counterpart communication device.

また、入力信号ＰinがＬレベルでＮin信号がＨレベルのときは、トランジスタＱ2がオフし、トランジスタＱ1がオンするので、出力信号ＰoutはＬレベル、出力信号ＮoutはＨレベル、即ちＰ＜Ｎとなり、双方向通信入出力端子１２から相手側通信装置への２線の通信ケーブルに３値の−１を表す一対のＬ，ＨレベルのＰ，Ｎ信号が出力される。 When the input signal Pin is at L level and the Nin signal is at H level, the transistor Q2 is turned off and the transistor Q1 is turned on, so that the output signal Pout is L level and the output signal Nout is H level, that is, P <N. A pair of L and H level P and N signals representing a ternary value of -1 are output to a two-wire communication cable from the bidirectional communication input / output terminal 12 to the counterpart communication device.

なお、図２の回路は、差動３値(＋１，０，−１)方式に代えて、差動２値(＋１，−１)方式であっても適用可能である。差動２値方式の場合は、Ｐ，Ｎ信号についてＰ＝Ｎの関係がなく、一方がＨレベルで他方がＬレベルの信号レベル関係のみが存在する場合に相当している。 Note that the circuit of FIG. 2 can be applied to a differential binary (+1, −1) system instead of the differential ternary (+1, 0, −1) system. In the case of the differential binary system, there is no relationship of P = N for the P and N signals, and this corresponds to the case where only one signal level relationship exists where one is at H level and the other is at L level.

図３は図１における減算器１３Ａの構成の一例を示している。
図３に示す減算器１３Ａは、相互コンダクタンスがｇｍのエコー信号側の第１のアンプ１３１と、相互コンダクタンスがｇｍの擬似エコー信号側の第２のアンプ１３２と、Ｐ，Ｎ信号それぞれの出力電圧を得るための抵抗Ｒ3，Ｒ4と、電圧源Ｅと、出力電圧Ｐout，Ｎoutの各ラインに接続した電流源Ｉ1，Ｉ2と、を備えている。減算器１３Ａの出力ライン部分に電流源Ｉ1，Ｉ2を接続することによって、減算器１３Ａの一部を利用したＤＣオフセット加減算回路を構成している。つまり、電流源Ｉ1，Ｉ2は、図１のＤＣオフセット加減算回路４１に相当するものである。なお、相互コンダクタンスｇｍは、出力電流を入力電圧で微分した値と定義することができ、入力電圧をその大きさで電流に変えて出力することが可能となる。 FIG. 3 shows an example of the configuration of the subtractor 13A in FIG.
The subtractor 13A shown in FIG. 3 includes a first amplifier 131 on the echo signal side having a mutual conductance of gm, a second amplifier 132 on the pseudo echo signal side having a mutual conductance of gm, and output voltages of the P and N signals. Resistors R3 and R4, a voltage source E, and current sources I1 and I2 connected to lines of output voltages Pout and Nout. By connecting the current sources I1 and I2 to the output line portion of the subtractor 13A, a DC offset addition / subtraction circuit using a part of the subtractor 13A is configured. That is, the current sources I1 and I2 correspond to the DC offset addition / subtraction circuit 41 of FIG. The mutual conductance gm can be defined as a value obtained by differentiating the output current with the input voltage, and the input voltage can be changed to a current according to the magnitude and output.

第１のアンプ１３１には入力としてエコー信号の差動の入力電圧Ｐin1，Ｎin1が供給され、第２のアンプ１３２には入力として擬似エコー信号の差動の入力電圧Ｐin2，Ｎin2が供給され、＋と記した入力電圧Ｐin1がそのまま＋と記した出力電圧Ｐoutのラインに接続し、−と記した入力電圧Ｎin1がそのまま−と記した出力電圧Ｎoutのラインに接続し、−と記した入力電圧Ｎin2が＋と記した出力電圧Ｐoutのラインに接続し、＋と記した入力電圧Ｐin2が−と記した出力電圧Ｐoutのラインに接続している。さらに、出力電圧Ｐoutのラインとグランドライン間に電流源Ｉ1を接続し、出力電圧Ｎoutのラインとグランドライン間に電流源Ｉ2を接続している。 The first amplifier 131 is supplied with differential input voltages Pin1 and Nin1 of the echo signal as input, and the second amplifier 132 is supplied with differential input voltages Pin2 and Nin2 of the pseudo echo signal as inputs. The input voltage Pin1 labeled as is directly connected to the output voltage Pout line marked as +, the input voltage Nin1 marked as − is directly connected to the output voltage Nout line marked as −, and the input voltage Nin2 marked as −. Is connected to the line of the output voltage Pout indicated by +, and the input voltage Pin2 indicated by + is connected to the line of output voltage Pout indicated by-. Further, a current source I1 is connected between the output voltage Pout line and the ground line, and a current source I2 is connected between the output voltage Nout line and the ground line.

このような構成においては、相互コンダクタンスｇｍを有する第１のアンプ１３１について入力電圧Ｐin1，Ｎin1が電流に変換され、また相互コンダクタンスｇｍを有する第２のアンプ１３２について入力電圧Ｐin2，Ｎin2が電流に変換される。言い換えれば、入力電圧Ｐin1，Ｎin1と入力電圧Ｐin2，Ｎin2との間に１Ｖの電圧差があるときに、何アンペアの電流差を出力するかで、減算器１３Ａの動作を説明することができる。このように電流に変換されると、第１のアンプ１３１の電流と第２のアンプ１３２の電流とを引き算した分の電流を電源Ｅから抵抗Ｒ3，Ｒ4を通して引き出して、その電流を抵抗Ｒ3，Ｒ4と掛け算するので、出力電圧Ｐout，Ｎoutとして出力されることになる。 In such a configuration, the input voltages Pin1 and Nin1 are converted into current for the first amplifier 131 having the mutual conductance gm, and the input voltages Pin2 and Nin2 are converted into current for the second amplifier 132 having the mutual conductance gm. Is done. In other words, the operation of the subtractor 13A can be described based on how many amperes of current difference are output when there is a voltage difference of 1V between the input voltages Pin1 and Nin1 and the input voltages Pin2 and Nin2. When converted into current in this way, a current obtained by subtracting the current of the first amplifier 131 and the current of the second amplifier 132 is drawn from the power source E through the resistors R3 and R4, and the current is drawn to the resistors R3, R4. Since it is multiplied by R4, it is output as output voltages Pout and Nout.

ここで、減算器１３Ａの出力ライン部分にオフセット電圧が存在している場合について検討すると、オフセット電圧が存在していない場合は、出力電圧Ｐout，Ｎout間に差がなくＰout＝Ｎoutとなっており、減算器１３Ａの出力ラインに接続した電流源Ｉ1，Ｉ2は同じ電流を引き出しておけばよいが、オフセット電圧が存在している場合は、オフセット電圧の大きさに相当する分だけ出力電圧Ｐout，Ｎout間に差が生じているので、電流源Ｉ1，Ｉ2のどちらか一方の電流の引き出し方を調節することにより、出力電圧Ｐout，Ｎoutの差を変え、ＰoutとＮoutが同じ電位になるように調節する。例えば、出力電圧Ｐoutが高くなっていれば、少なくとも電流源Ｉ1の電流を制御し、Ｎout側よりもＰout側から余分に電流を引き出すことによって、出力電圧Ｐoutを低下させて、Ｐout＝Ｎoutとすることができる。 Here, considering the case where the offset voltage exists in the output line portion of the subtractor 13A, when there is no offset voltage, there is no difference between the output voltages Pout and Nout, and Pout = Nout. The current sources I1 and I2 connected to the output line of the subtractor 13A need only draw the same current. However, when an offset voltage exists, the output voltage Pout, Since there is a difference between Nout, the difference between the output voltages Pout and Nout is changed by adjusting the method of drawing the current of either one of the current sources I1 and I2, so that Pout and Nout have the same potential. Adjust. For example, if the output voltage Pout is high, at least the current of the current source I1 is controlled, and the output voltage Pout is reduced by drawing more current from the Pout side than the Nout side, and Pout = Nout. be able to.

オフセット調整する際には、自側通信装置で生成する自送信信号は０検出回路３１にてデジタル的に‘０’が検出され、減算器１３Ａから出力されるエコーキャンセル出力が０検出回路３２にてデジタル的に‘０’が検出され、かつ相手側通信装置から双方向入出力端子１２へ入力する受信信号も無し即ち‘０’とされている状態で、振幅検出回路３３で電圧(≠０)をアナログ的に検出すると、これらの情報に基づいて制御回路５１はオフセット電圧が生じているものと判断し、エコーキャンセル出力振幅が最小になるようにＤＣオフセット加減算回路４１を制御してＤＣオフセットを加減算し、オフセット電圧を最小とする。 When the offset is adjusted, the own transmission signal generated by the local communication device is digitally detected as “0” by the 0 detection circuit 31, and the echo cancellation output output from the subtractor 13 </ b> A is sent to the 0 detection circuit 32. In the state in which “0” is detected digitally and there is no received signal input to the bidirectional input / output terminal 12 from the counterpart communication device, that is, “0”, the voltage is detected by the amplitude detection circuit 33 (≠ 0). ) Is detected in an analog manner, the control circuit 51 determines that an offset voltage is generated based on these pieces of information, and controls the DC offset addition / subtraction circuit 41 so that the echo cancel output amplitude is minimized to control the DC offset. Are added and subtracted to minimize the offset voltage.

図４は図１におけるＡ／Ｄコンバータ１４の構成の一例を示している。差動３値の場合は２つの差動コンパレータＣＭＰ1，ＣＭＰ2を用いているが、差動２値の場合は差動コンパレータが１つでよい。
異なった閾値Ｖthre1，Ｖthre0を有する２つの差動コンパレータＣＭＰ1，ＣＭＰ2を用意し、用途(例えば振幅検出、０検出及び０以外検出)によってＣＭＰ1，ＣＭＰ2を切り替えて使用する。 FIG. 4 shows an example of the configuration of the A / D converter 14 in FIG. In the case of the differential ternary value, two differential comparators CMP1 and CMP2 are used, but in the case of the differential binary value, one differential comparator is sufficient.
Two differential comparators CMP1 and CMP2 having different threshold values Vthre1 and Vthre0 are prepared, and CMP1 and CMP2 are switched and used depending on applications (for example, amplitude detection, 0 detection and detection other than 0).

前述したように、０検出及び０以外検出は、Ａ／Ｄコンバータで実現され、デジタル的に‘０’を検出する。このときの‘０’はデジタル的ないくらかの枠組(範囲)の中での‘０’を意味する。また、振幅検出は、アナログ的に振幅値の検出を行うので、アナログ的に０に近い値をも検出できることを意味する。振幅検出をＡ／Ｄコンバータで実現する場合には、理想的にはＡ／Ｄ変換の閾値を小さくし精度を高くすることによって、実現することが可能となる。 As described above, 0 detection and non-zero detection are realized by an A / D converter, and ‘0’ is detected digitally. In this case, “0” means “0” in some digital framework (range). Further, amplitude detection means that an amplitude value is detected in an analog manner, and thus a value close to 0 can be detected in an analog manner. When the amplitude detection is realized by an A / D converter, it can be realized by ideally reducing the A / D conversion threshold and increasing the accuracy.

差動３値の信号を扱う場合には閾値Ｖthre1，Ｖthre0としてＶthre1＝−Ｖthre0(例えば閾値＋Ｖ，−Ｖ)の２つの差動コンパレータを用いたＡ／Ｄコンバータを実現する。 When a differential ternary signal is handled, an A / D converter using two differential comparators with Vthre1 = −Vthre0 (for example, thresholds + V, −V) as thresholds Vthre1 and Vthre0 is realized.

差動３値の例を示すと、差動信号Ｐinが差動コンパレータＣＭＰ1の一方の非反転入力端子に入力し、差動信号Ｎinが差動コンパレータＣＭＰ1のもう一方の反転入力端子に入力している。同時に、差動信号Ｐinが差動コンパレータＣＭＰ2の一方の非反転入力端子に入力し、差動信号Ｎinが差動コンパレータＣＭＰ2のもう一方の反転入力端子に入力している。 As an example of the differential ternary value, the differential signal Pin is input to one non-inverting input terminal of the differential comparator CMP1, and the differential signal Nin is input to the other inverting input terminal of the differential comparator CMP1. Yes. At the same time, the differential signal Pin is input to one non-inverting input terminal of the differential comparator CMP2, and the differential signal Nin is input to the other inverting input terminal of the differential comparator CMP2.

２つの差動コンパレータＣＭＰ1，ＣＭＰ2はそれぞれ閾値＋Ｖ，−Ｖとなっている。差動コンパレータＣＭＰ1では、入力Ｐinと入力Ｎinの差分Ｐin−Ｎinが閾値＋Ｖより大きければ、出力ＤＡＴＡ1はハイレベル(以下、Ｈレベル)となり、差分Ｐin−Ｎinが閾値＋Ｖより小さければ、出力ＤＡＴＡ1はローレベル(以下、Ｌレベル)となる。 The two differential comparators CMP1 and CMP2 have threshold values + V and −V, respectively. In the differential comparator CMP1, if the difference Pin-Nin between the input Pin and the input Nin is larger than the threshold value + V, the output DATA1 is at a high level (hereinafter referred to as H level), and if the difference Pin-Nin is smaller than the threshold value + V, the output DATA1 is It becomes low level (hereinafter referred to as L level).

また、差動コンパレータＣＭＰ2では、入力Ｐinと入力Ｎinの差分Ｐin−Ｎinが閾値−Ｖより大きければ、出力ＤＡＴＡ0はＨレベルとなり、差分Ｐin−Ｎinが閾値−Ｖより小さければ、出力ＤＡＴＡ0はＬレベルとなる。 Further, in the differential comparator CMP2, if the difference Pin-Nin between the input Pin and the input Nin is larger than the threshold value -V, the output DATA0 becomes H level, and if the difference Pin-Nin is smaller than the threshold value -V, the output DATA0 becomes L level. It becomes.

そうすると、差分Ｐin−Ｎinのとり得る値の範囲の中で、３つに分けることができて、閾値−Ｖより下か、−Ｖと＋Ｖとの間か、＋Ｖより上かという３つに分かれ、Ｌレベル，０，Ｈレベルの３値を表現することができる。具体的には、出力ＤＡＴＡ1，ＤＡＴＡ0がそれぞれＨレベル，Ｈレベルであると３値出力がＨレベルと判定され、出力ＤＡＴＡ1，ＤＡＴＡ0がそれぞれＬレベル，Ｈレベルであると３値出力は０と判定され、出力ＤＡＴＡ1，ＤＡＴＡ0がそれぞれＬレベル，Ｌレベルであると、３値出力はＬレベルと判定される。 Then, within the range of values that can be taken by the difference Pin-Nin, it can be divided into three parts, that is, below the threshold value -V, between -V and + V, or above + V. , L level, 0, and H level can be expressed. Specifically, if the outputs DATA1 and DATA0 are H level and H level, respectively, the ternary output is determined to be H level, and if the outputs DATA1 and DATA0 are respectively L level and H level, the ternary output is determined to be 0. If the outputs DATA1 and DATA0 are at the L level and the L level, respectively, the ternary output is determined to be at the L level.

第１の実施形態によれば、双方向通信装置間で同じ信号ケーブルを通して互いに双方向に通信するのに先だって、エコーキャンセル出力誤差を低減する際に先ず、ＤＣオフセットを消去することが可能となり、その結果、エコーキャンセル誤差をより効果的に低減させることが可能となる。 According to the first embodiment, it is possible to first eliminate the DC offset when reducing the echo cancellation output error prior to bidirectional communication between the bidirectional communication devices through the same signal cable. As a result, the echo cancellation error can be more effectively reduced.

［第２の実施形態］
図５は本発明の第２の実施形態のエコーキャンセル回路を示すブロック図、図６は図５における減算器内のアンプのゲイン調整の一例を説明する回路図である。
図５に示すエコーキャンセル回路１０Ｂは、自側通信装置と相手側通信装置との間で同じ信号ケーブルを通して互いに双方向通信する全二重方式の双方向通信装置におけるエコーキャンセル回路であって、出力バッファ１１と、双方向通信入出力端子１２、減算器１３Ｂと、０以外検出回路３４，０検出回路３２及び振幅検出回路３３を含む検出回路部(３４，３２，３３)と、制御回路５１Ａと、を備える。 [Second Embodiment]
FIG. 5 is a block diagram showing an echo cancellation circuit according to the second embodiment of the present invention, and FIG. 6 is a circuit diagram for explaining an example of gain adjustment of an amplifier in the subtracter in FIG.
An echo cancellation circuit 10B shown in FIG. 5 is an echo cancellation circuit in a full-duplex bidirectional communication device that performs bidirectional communication with each other through the same signal cable between the local communication device and the counterpart communication device. A buffer 11, a bidirectional communication input / output terminal 12, a subtractor 13B, a detection circuit section (34, 32, 33) including a non-zero detection circuit 34, a 0 detection circuit 32, and an amplitude detection circuit 33; a control circuit 51A; .

双方向通信入出力端子１２は、自側通信装置から自送信信号を相手側通信装置へ送信、及び相手側通信装置から相手送信信号を受信するための入出力端子である。
減算器１３Ｂは、正極側及び負極側入力端子と、この正極側及び負極側入力端子にそれぞれ接続したゲイン可変の入力アンプとを有し、自送信信号を擬似エコー信号として負極側入力端子(−)に入力し、自送信信号を出力バッファ１１を介して双方向通信入出力端子１２に入力すると同時にエコー信号として正極側入力端子(＋)に入力し、正極側入力端子に入力するエコー信号から負極側入力端子に入力する擬似エコー信号を減算し、その減算結果をエコーキャンセル信号として自側通信装置内へ送信する。減算器１３Ｂ内のアンプは、相互コンダクタンスｇｍを有し、そのｇｍが変更可能、即ちそのアンプのゲインを制御回路５１Ａからの制御信号によって変更可能となっている。 Bidirectional communication input-output terminal 12 is transmitted from the own side communication device subject transmission signal to the other communication device, and an input-output terminal for receiving a mating signal transmitted from the other communication device.
The subtractor 13B has positive and negative input terminals, and variable gain input amplifiers connected to the positive and negative input terminals, respectively, and uses its own transmission signal as a pseudo echo signal as a negative input terminal (− ) And the self-transmitted signal is input to the bidirectional communication input / output terminal 12 via the output buffer 11 and simultaneously input to the positive input terminal (+) as an echo signal, and from the echo signal input to the positive input terminal. The pseudo echo signal input to the negative input terminal is subtracted, and the subtraction result is transmitted as an echo cancel signal into the local communication apparatus. The amplifier in the subtractor 13B has a mutual conductance gm, and the gm can be changed, that is, the gain of the amplifier can be changed by a control signal from the control circuit 51A.

検出回路部(３４，３２，３３)は、自送信信号について０値以外の検出を行う０以外検出回路３４と、減算器１３からのエコーキャンセル出力について０値の検出を行う０検出回路３２と、減算器１３からのエコーキャンセル出力について振幅検出を行う振幅検出回路３３とを備え、自送信信号について０値以外の検出を行い、エコーキャンセル出力について０値の検出及び振幅検出を行う。 The detection circuit unit (34, 32, 33) includes a non-zero detection circuit 34 for detecting a non-zero value for the own transmission signal, and a zero detection circuit 32 for detecting a zero value for an echo cancellation output from the subtractor 13. And an amplitude detection circuit 33 that detects the amplitude of the echo cancellation output from the subtractor 13, detects a non-zero value for the own transmission signal, and detects the zero value and detects the amplitude of the echo cancellation output.

０検出回路３２及び０以外検出回路３４は、図４に示すようなＡ／Ｄコンバータで実現され、デジタル的に‘０’を検出する。また、振幅検出回路３３は、アナログ的に振幅値の検出を行うものであるが、図４に示すようなＡ／Ｄコンバータでも実現可能である。
制御回路５１Ａは、検出回路部３４，３２，３３の検出結果に基づいて、入力アンプの少なくとも一方のゲインを制御することによって、減算器１３Ａに入力するエコー信号及び擬似エコー信号の少なくとも一方の信号を制御し、エコーキャンセル出力振幅を最小にするように調整するものであって、検出回路部３１〜３３の検出結果に基づいて減算器１３Ｂのアンプを制御し、エコーキャンセル出力に対してその出力振幅が最小になるようにアンプの入力ゲインを最適化する。 The zero detection circuit 32 and the non-zero detection circuit 34 are realized by an A / D converter as shown in FIG. 4, and detect “0” digitally. The amplitude detection circuit 33 detects the amplitude value in an analog manner, but can also be realized by an A / D converter as shown in FIG.
The control circuit 51A controls at least one gain of the input amplifier based on the detection results of the detection circuit units 34, 32, and 33, thereby at least one signal of the echo signal and the pseudo echo signal input to the subtractor 13A. Is controlled so as to minimize the echo cancellation output amplitude, and the amplifier of the subtracter 13B is controlled based on the detection results of the detection circuit units 31 to 33, and the output is output with respect to the echo cancellation output. Optimize the amplifier input gain to minimize the amplitude.

図６は図５における減算器内のアンプのゲイン調整の一例を説明する回路図である。
図６に示す減算器１３Ｂは、相互コンダクタンスｇｍを切替可能なエコー信号側の第１のアンプ１３１Ａと、相互コンダクタンスｇｍが切替可能な擬似エコー信号側の第２のアンプ１３２Ａと、Ｐ，Ｎ信号それぞれの出力電圧を得るための抵抗Ｒ3，Ｒ4と、電圧源Ｅと、を備えている。なお、相互コンダクタンスｇｍは、出力電流を入力電圧で微分した値と定義することができ、入力電圧をその大きさで電流に変えて出力することが可能となる。 FIG. 6 is a circuit diagram for explaining an example of gain adjustment of the amplifier in the subtracter in FIG.
The subtractor 13B shown in FIG. 6 includes a first amplifier 131A on the echo signal side capable of switching the mutual conductance gm, a second amplifier 132A on the pseudo echo signal side capable of switching the mutual conductance gm, and the P and N signals. Resistors R3 and R4 for obtaining respective output voltages and a voltage source E are provided. The mutual conductance gm can be defined as a value obtained by differentiating the output current with the input voltage, and the input voltage can be changed to a current according to the magnitude and output.

第１のアンプ１３１には入力としてエコー信号の差動の入力電圧Ｐin1，Ｎin1が供給され、第２のアンプ１３２には入力として擬似エコー信号の差動の入力電圧Ｐin2，Ｎin2が供給され、＋と記した入力電圧Ｐin1がそのまま＋と記した出力電圧Ｐoutのラインに接続し、−と記した入力電圧Ｎin1がそのまま−と記した出力電圧Ｎoutのラインに接続し、−と記した入力電圧Ｎin2が＋と記した出力電圧Ｐoutのラインに接続し、＋と記した入力電圧Ｐin2が−と記した出力電圧Ｐoutのラインに接続している。 The first amplifier 131 is supplied with differential input voltages Pin1 and Nin1 of the echo signal as input, and the second amplifier 132 is supplied with differential input voltages Pin2 and Nin2 of the pseudo echo signal as inputs. The input voltage Pin1 labeled as is directly connected to the output voltage Pout line marked as +, the input voltage Nin1 marked as − is directly connected to the output voltage Nout line marked as −, and the input voltage Nin2 marked as −. Is connected to the line of the output voltage Pout indicated by +, and the input voltage Pin2 indicated by + is connected to the line of output voltage Pout indicated by-.

この構成で、相互コンダクタンスｇｍを有する第１のアンプ１３１について入力電圧Ｐin1，Ｎin1が電流に変換され、また相互コンダクタンスｇｍを有する第２のアンプ１３２について入力電圧Ｐin2，Ｎin2が電流に変換される。つまり、入力電圧Ｐin1，Ｎin1と入力電圧Ｐin2，Ｎin2との間に１Ｖの電圧差があるときに、何アンペアの電流差を出力するかで、減算器１３の動作を説明することができる。このように電流だと、第１のアンプ１３１の電流と第２のアンプ１３２の電流とを引き算した分の電流を電源Ｅから抵抗Ｒ3，Ｒ4を通して引き出して、その電流を抵抗Ｒ3，Ｒ4と掛け算するので、結局出力電圧Ｐout，Ｎoutとして出力される。 With this configuration, the input voltages Pin1 and Nin1 are converted into current for the first amplifier 131 having the mutual conductance gm, and the input voltages Pin2 and Nin2 are converted into current for the second amplifier 132 having the mutual conductance gm. That is, the operation of the subtractor 13 can be described by how many amperes of current difference are output when there is a voltage difference of 1 V between the input voltages Pin1, Nin1 and the input voltages Pin2, Nin2. In this way, the current obtained by subtracting the current of the first amplifier 131 and the current of the second amplifier 132 is drawn from the power source E through the resistors R3 and R4, and the current is multiplied by the resistors R3 and R4. Therefore, the output voltages Pout and Nout are eventually output.

このような構成においては、ゲイン調整する際には、自側通信装置で生成する自送信信号は０以外検出回路３４にてデジタル的に‘０’以外即ち自送信信号有りが検出され、減算器１３から出力されるエコーキャンセル出力が０検出回路３２にてデジタル的に‘０’が検出され、かつ相手側通信装置から双方向入出力端子１２へ入力する受信信号が無し即ち‘０’とされている状態で、振幅検出回路３３で電圧(≠０)をアナログ的に検出すると、これらの情報に基づいて制御回路５１Ａはエコーキャンセル出力誤差ありと判断し、エコーキャンセル出力振幅が最小になるように減算器１３Ｂ内のアンプのゲインを自動調整し、エコーキャンセル出力振幅を最小にする。 In such a configuration, when the gain is adjusted, the self-transmission signal generated by the local communication device is digitally detected by the non-zero detection circuit 34 other than “0”, that is, the presence of the self-transmission signal. The echo cancel output from 13 is digitally detected as “0” by the 0 detection circuit 32, and the reception signal input from the counterpart communication device to the bidirectional input / output terminal 12 is set to “0”. In this state, when the amplitude detection circuit 33 detects the voltage (≠ 0) in an analog manner, the control circuit 51A determines that there is an echo cancellation output error based on such information, and the echo cancellation output amplitude is minimized. The gain of the amplifier in the subtractor 13B is automatically adjusted to minimize the echo cancellation output amplitude.

第２の実施形態によれば、双方向通信装置間で同じ信号ケーブルを通して互いに双方向に通信するのに先だって、エコーキャンセル出力誤差を低減する際に、減算器のゲイン調整によってエコーキャンセル出力誤差を最小とすることが可能となり、その結果、エコーキャンセル誤差をより効果的に低減させることが可能となる。 According to the second embodiment, the echo cancellation output error is reduced by adjusting the gain of the subtractor when the echo cancellation output error is reduced prior to bidirectional communication between the bidirectional communication devices through the same signal cable. As a result, the echo cancellation error can be more effectively reduced.

［第３の実施形態］
図７は本発明の第３の実施形態のエコーキャンセル回路を示すブロック図、図８は差動３値の閾値調整を説明する図である。
図７に示す第３の実施形態のエコーキャンセル回路１０Ｃは、自側通信装置と相手側通信装置との間で同じ信号ケーブルを通して互いに双方向通信する全二重方式の双方向通信装置におけるエコーキャンセル回路であって、出力バッファ１１と、双方向通信入出力端子１２と、減算器１３と、振幅検出回路３３及び０以外検出回路３５を含む検出回路部(３３，３５)と、制御回路５１Ｂと、エコーキャンセル誤差低減機能としてのＡ／Ｄコンバータ１４と、を備える。なお、Ａ／Ｄコンバータ１４の出力はデジタル信号となるので、アナログ信号として出力するためにはＡ／Ｄコンバータ１４の後段にさらにＤ／Ａコンバータを配置することが好ましい。 [Third Embodiment]
FIG. 7 is a block diagram showing an echo cancellation circuit according to the third embodiment of the present invention, and FIG. 8 is a diagram for explaining threshold adjustment of a differential ternary value.
The echo cancellation circuit 10C of the third embodiment shown in FIG. 7 is an echo cancellation in a full-duplex bidirectional communication device that performs bidirectional communication with each other through the same signal cable between the local communication device and the counterpart communication device. An output buffer 11, a bidirectional communication input / output terminal 12, a subtractor 13, a detection circuit unit (33, 35) including an amplitude detection circuit 33 and a non-zero detection circuit 35, and a control circuit 51B. And an A / D converter 14 as an echo cancellation error reduction function. Since the output of the A / D converter 14 is a digital signal, it is preferable to dispose a D / A converter further after the A / D converter 14 in order to output it as an analog signal.

双方向通信入出力端子１２は、自側通信装置から自送信信号を相手側通信装置へ送信、及び相手側通信装置から相手送信信号を受信する。
減算器１３は、正極側及び負極側入力端子を有し、自送信信号をＡ／Ｄコンバータ１６及びＤ／Ａコンバータ１７を通して生成した擬似エコー信号を負極側入力端子に入力し、自送信信号をＡ／Ｄコンバータ１６及びＤ／Ａコンバータ１８を通して生成した信号を双方向通信入出力端子１２に入力すると同時に自送信信号をＡ／Ｄコンバータ１６及びＤ／Ａコンバータ１８を通して生成した信号をエコー信号として正極側入力端子に入力し、正極側入力端子に入力するエコー信号から負極側入力端子に入力する擬似エコー信号を減算し、その減算結果をエコーキャンセル信号として自側通信装置内へ送信する。 Bidirectional communication input-output terminal 12 is transmitted from the own side communication device subject transmission signal to the other communication device, and receives the counterpart transmission signal from the other communication device.
The subtractor 13 has a positive side input terminal and a negative side input terminal. The pseudo echo signal generated through the A / D converter 16 and the D / A converter 17 is input to the negative input terminal. A signal generated through the A / D converter 16 and the D / A converter 18 is input to the bidirectional communication input / output terminal 12, and at the same time, a signal generated through the A / D converter 16 and the D / A converter 18 is used as an echo signal. The pseudo echo signal input to the negative input terminal is subtracted from the echo signal input to the positive input terminal, input to the positive input terminal, and the result of the subtraction is transmitted as an echo cancel signal into the local communication apparatus.

検出回路部(３３，３５)は、減算器１３からのエコーキャンセル出力について０値以外の検出を行う０以外検出回路３５と、減算器１３からのエコーキャンセル出力について振幅検出を行う振幅検出回路３３とを備え、エコーキャンセル出力について０値以外の検出を行い、エコーキャンセル出力についてデジタル的な０値以外の検出、及びアナログ的な振幅検出を行う。 The detection circuit unit (33, 35) includes a non-zero detection circuit 35 that detects non-zero values for the echo cancellation output from the subtractor 13 and an amplitude detection circuit 33 that performs amplitude detection for the echo cancellation output from the subtractor 13. The non-zero value is detected for the echo cancel output, and the non-zero digital detection and the analog amplitude detection are performed for the echo cancel output.

制御回路５１Ｂは、０以外検出回路３５にて検出されるエコーキャンセル出力の‘０’値以外、及び振幅検出回路３３にて検出されるエコーキャンセル出力振幅の情報に基づいて、エコーキャンセル出力の‘０’値以外のときに、エコーキャンセル出力振幅に合わせてＡ／Ｄコンバータ１４の閾値を最適化する。 The control circuit 51B determines whether the echo cancellation output is “0” based on information other than the “0” value of the echo cancellation output detected by the non-zero detection circuit 35 and the echo cancellation output amplitude detected by the amplitude detection circuit 33. When the value is other than 0 ′, the threshold value of the A / D converter 14 is optimized in accordance with the echo cancel output amplitude.

このようなＡ／Ｄコンバータ１４の閾値を、エコーキャンセル出力振幅に応じて最適に設定することが必要になるのは、例えば図５の第２の実施形態に示したように減算器１３のアンプに設けられたゲイン調整機能にてゲインを切り替えることによって、例えば受信信号パスＫ(図７参照)においてエコーキャンセル出力振幅が変化したときに、その変化に応じてＡ／Ｄコンバータ１４の閾値を変えてエコーキャンセル出力振幅の変化を抑えて対処するのに有効な調整方法となる。 The reason why it is necessary to optimally set the threshold value of the A / D converter 14 in accordance with the echo cancellation output amplitude is, for example, as shown in the second embodiment of FIG. For example, when the echo cancel output amplitude changes in the received signal path K (see FIG. 7), the threshold value of the A / D converter 14 is changed according to the change. Therefore, this is an effective adjustment method for suppressing the change in the echo cancel output amplitude.

図８は差動３値の場合におけるＡ／Ｄコンバータの閾値調整を説明する図である。
図８において、実線は差動３値の場合における差動信号Ｐ−Ｎのアナログ信号波形を示している。自送信信号として差動３値のアナログ信号が用いられている場合、減算器１３からのエコーキャンセル出力も同様に差動３値の信号が出力されるが、差動信号Ｐ−Ｎが例えば＋１Ｖから−１Ｖの範囲だったとすると、３値(＋１，０，−１)のうちの‘０’の範囲は出来るだけ＋１と−１の範囲を三等分してとるのが最もよいと考えられる。即ち、図８に示すように＋１Ｖと−１Ｖとの間に２つの閾値＋Ｖthr，−Ｖthr(例えば±０．３３３Ｖ)をとる。これは三等分のどの範囲にノイズが乗ったとしても最もよい対応できるためである。例えば、２つの閾値を＋１と−１の付近にとっていたとすると、信号波形が鈍って丸くなったときに＋１や−１が検出できなくなる状況を生じることがある。例えば信号波形が鈍った場合、閾値をあまり高くすると、＋１の状態のときにノイズが乗ったときに直ぐに‘０’と認識するようになってしまう。このような点からも、信号の最大値に対して適正な閾値の値が存在しており、それをエコーキャンセル出力のキャリブレーションの最後に決定してやることが好ましい。 FIG. 8 is a diagram for explaining threshold adjustment of the A / D converter in the case of differential ternary values.
In FIG. 8, the solid line shows the analog signal waveform of the differential signal PN in the case of the differential ternary value. When a differential ternary analog signal is used as the own transmission signal, an echo cancellation output from the subtractor 13 is similarly output as a differential ternary signal, but the differential signal PN is, for example, + 1V If it is in the range of -1V, it is considered best to take the range of '0' among the three values (+1, 0, -1) by dividing the range of +1 and -1 as much as possible. . That is, as shown in FIG. 8, two threshold values + Vthr and −Vthr (for example, ± 0.333 V) are taken between + 1V and −1V. This is because the best response is possible no matter what range the noise is in. For example, if the two threshold values are in the vicinity of +1 and −1, there may occur a situation where +1 and −1 cannot be detected when the signal waveform becomes dull and rounded. For example, when the signal waveform is dull, if the threshold is set too high, it will immediately be recognized as “0” when noise is applied in the +1 state. Also from such a point, it is preferable that an appropriate threshold value exists with respect to the maximum value of the signal and is determined at the end of the calibration of the echo cancellation output.

第３の実施形態によれば、双方向通信装置間で同じ信号ケーブルを通して互いに双方向に通信するのに先だって、エコーキャンセル出力誤差を低減する際に、ゲイン切り替え等によるエコーキャンセル出力振幅の変化の悪影響や、信号劣化による信号判定への悪影響を排除するために、エコーキャンセル出力振幅に合わせてＡ／Ｄコンバータの閾値を最適化することが可能となり、その結果、エコーキャンセル誤差をより効果的に低減させることが可能となる。 According to the third embodiment, when the echo cancellation output error is reduced prior to two-way communication between the two-way communication devices via the same signal cable, the change in the echo cancellation output amplitude due to gain switching or the like is reduced. It is possible to optimize the threshold value of the A / D converter according to the echo cancellation output amplitude in order to eliminate adverse effects and adverse effects on signal determination due to signal degradation, and as a result, echo cancellation errors can be more effectively reduced. It can be reduced.

以上述べた第１〜第３の実施形態ではそれぞれ、図１３に示した従来のエコーキャンセル回路に対して、オフセット加減算を行うのに必要な回路、アンプのゲイン調整を行うための回路、エコーキャンセル除去用Ａ／Ｄコンバータの閾値調整を行うための回路を付加することにより、エコーキャンセル出力誤差について３種類ののキャリブレーションを行うものであった。しかし、本発明の実施形態で述べた上記の３種類のキャリブレーション回路の少なくとも１つを、図９〜図１１に示すエコーキャンセル誤差低減部を備えたエコーキャンセル回路１０Ｄ〜１０Ｆのいずれかに対して搭載(付加)する構成とすることもできる。 In each of the first to third embodiments described above, a circuit necessary for performing offset addition / subtraction, a circuit for performing gain adjustment of an amplifier, and echo cancellation with respect to the conventional echo cancellation circuit shown in FIG. By adding a circuit for adjusting the threshold value of the removal A / D converter, three types of calibration are performed for the echo cancellation output error. However, at least one of the above-described three types of calibration circuits described in the embodiment of the present invention is applied to any of the echo cancellation circuits 10D to 10F including the echo cancellation error reduction unit illustrated in FIGS. It can also be configured to be mounted (added).

図９〜１１は本発明の上記の実施形態に係るエコーキャンセル回路の調整機構を搭載(付加)することによって有効となるエコーキャンセル回路の３つの例を示している。
図９は第１の例、図１０は第２の例、図１１は第３の例を示している。 9 to 11 show three examples of the echo cancellation circuit that is effective by mounting (adding) the adjustment mechanism of the echo cancellation circuit according to the above embodiment of the present invention.
FIG. 9 shows a first example, FIG. 10 shows a second example, and FIG. 11 shows a third example.

図９に示したエコーキャンセル回路１０Ｄは、エコーキャンセル誤差低減部２１を、減算器１３から出力されるエコーキャンセル出力のライン上に、エコーキャンセル誤差除去用のＡ／Ｄコンバータ１４とその後段にアナログ変換用のＤ／Ａコンバータ１５を設けた回路構成を示している。Ａ／Ｄコンバータ１４は、減算器１３から残留エコーであるキャンセル誤差が出力された場合に、そのＡ／Ｄコンバータの閾値によって一旦アナログのキャンセル誤差をデジタル的に‘０’とすることによってエコーキャンセル誤差を除去する機能を有する。 The echo cancellation circuit 10D shown in FIG. 9 includes an echo cancellation error reduction unit 21 on the echo cancellation output line output from the subtracter 13, and an analog A / D converter 14 for removing the echo cancellation error and an analog circuit in the subsequent stage. A circuit configuration in which a D / A converter 15 for conversion is provided is shown. When a cancel error, which is a residual echo, is output from the subtractor 13, the A / D converter 14 digitally sets the analog cancel error to “0” according to the threshold value of the A / D converter, thereby canceling the echo. It has a function to remove errors.

このような図９のエコーキャンセル回路Ｄに対して、本発明の第１〜第３の実施形態のうちの少なくとも１つを搭載することにより、より精確度の高いエコーキャンセル誤差の除去が可能となる。 By mounting at least one of the first to third embodiments of the present invention on the echo cancellation circuit D of FIG. 9, it is possible to remove echo cancellation errors with higher accuracy. Become.

図１０に示したエコーキャンセル回路１０Ｅは、エコーキャンセル誤差低減部２２を、自側通信装置で生成した自送信信号のライン上及び該ラインから分かれた減算器１３への２つの入力ライン上に亘って、Ａ／Ｄコンバータ１６とその後段の２つのライン上にそれぞれ２つのＤ／Ａコンバータ１７及び１８を設けた回路構成を示している。なお、Ｄ／Ａコンバータ１７及び１８は、Ａ／Ｄコンバータ１６で受けた自送信信号をデジタル信号とした後に減算器１３への２つの入力ラインに同じアナログ信号を送出できるようにするものであり、減算器１３へ入力する２つのアナログ入力信号を減算したときにその減算結果であるエコーキャンセル出力に誤差を生じにくい構成としている。Ｄ／Ａコンバータ１７及び１８のうちのエコー信号側のＤ／Ａコンバータ１８は、図１３に示したエコーキャンセル回路１０における出力バッファと同様な機能を有している。 The echo cancellation circuit 10E shown in FIG. 10 performs the echo cancellation error reduction unit 22 over the line of the own transmission signal generated by the local communication device and two input lines to the subtractor 13 separated from the line. Thus, a circuit configuration is shown in which two D / A converters 17 and 18 are provided on the A / D converter 16 and two subsequent stages, respectively. The D / A converters 17 and 18 enable the same analog signal to be sent to the two input lines to the subtracter 13 after the self transmission signal received by the A / D converter 16 is converted into a digital signal. When the two analog input signals input to the subtracter 13 are subtracted, an error is unlikely to occur in the echo cancellation output as the subtraction result. The D / A converter 18 on the echo signal side of the D / A converters 17 and 18 has the same function as the output buffer in the echo cancellation circuit 10 shown in FIG.

このような図１０のエコーキャンセル回路Ｅに対して、本発明の第１〜第３の実施形態のうちの少なくとも１つを搭載することにより、より精確度の高いエコーキャンセル誤差の除去が可能となる。 By mounting at least one of the first to third embodiments of the present invention on the echo cancellation circuit E of FIG. 10, it is possible to remove echo cancellation errors with higher accuracy. Become.

図１１に示したエコーキャンセル回路１０Ｆは、図１３に示した従来のエコーキャンセル回路１０に対して、図９に示したエコーキャンセル誤差低減部２１と図１０に示したエコーキャンセル誤差低減部２２とを組み合わせた構成としたものである。
このような図１１のエコーキャンセル回路Ｆに対して、本発明の第１〜第３の実施形態のうちの少なくとも１つを搭載することにより、さらにより精確度の高いエコーキャンセル誤差の除去が可能となる。 The echo cancellation circuit 10F shown in FIG. 11 is different from the conventional echo cancellation circuit 10 shown in FIG. 13 in that the echo cancellation error reduction unit 21 shown in FIG. 9 and the echo cancellation error reduction unit 22 shown in FIG. Are combined.
By mounting at least one of the first to third embodiments of the present invention on the echo cancellation circuit F of FIG. 11 as described above, it is possible to remove echo cancellation errors with higher accuracy. It becomes.

以上述べた本発明の実施形態によれば、双方向通信装置間で同じ信号ケーブルを通して互いに双方向に通信する際に、エコーキャンセル誤差を除去するためのパラメータを可変として調整できるようにし、エコーキャンセル誤差を除去する際の前提となるＤＣオフセットの消去などのキャリブレーションを行えるようにしたので、エコーキャンセル誤差をより精確に効果的に低減することが可能となる。 According to the embodiment of the present invention described above, when bidirectionally communicating with each other through the same signal cable between bidirectional communication devices, the parameter for removing the echo cancellation error can be adjusted as variable, Since calibration such as erasing of the DC offset, which is a precondition for removing the error, can be performed, the echo cancellation error can be more accurately and effectively reduced.

１０Ａ，１０Ｂ，１０Ｃ…エコーキャンセル回路
１１…出力バッファ
１２…双方向通信入出力端子
１３Ａ，１３Ｂ…減算器
１４…Ａ／Ｄコンバータ 10A, 10B, 10C ... Echo cancel circuit 11 ... Output buffer 12 ... Bidirectional communication input / output terminal 13A, 13B ... Subtractor 14 ... A / D converter

Claims

自側通信装置と相手側通信装置との間で同じ信号ケーブルを通して互いに双方向に通信する全二重方式の双方向通信装置におけるエコーキャンセル回路であって、
自側通信装置から自側送信信号を相手側通信装置へ送信、及び相手側通信装置から送信される相手側送信信号を受信するための双方向通信入出力端子と、
正極側及び負極側入力端子を有し、前記自側送信信号を擬似エコー信号として前記負極側入力端子に入力し、前記自側送信信号を出力バッファを介して前記双方向通信入出力端子に入力すると同時にエコー信号として前記正極側入力端子に入力し、前記正極側入力端子に入力する前記エコー信号から前記負極側入力端子に入力する前記擬似エコー信号を減算することによって、その減算結果をエコーキャンセル出力として前記自側通信装置内へ送信する減算器と、
前記自側送信信号について０値の検出，０値以外の検出または０値の検出せずのいずれかを行い、前記エコーキャンセル出力については０値の検出または０値以外の検出のいずれかと振幅検出とを行う検出回路部と、
前記検出回路部の検出結果に基づいて、前記減算器に入力するエコー信号及び擬似エコー信号の少なくとも一方の信号、又は前記減算器から出力する前記エコーキャンセル出力を制御し、エコーキャンセル出力振幅又は該出力振幅を規制する値を最適化するように調整する制御回路と、
を具備したことを特徴とするエコーキャンセル回路。 An echo cancellation circuit in a full-duplex bidirectional communication device that performs bidirectional communication with each other through the same signal cable between the local communication device and the counterpart communication device,
Transmitted from the own side communication apparatus the self side transmission signal to the other communication device, and a two-way communication input terminal for receiving a mating transmission signal transmitted from the other communication device,
It has a positive side input terminal and a negative side input terminal, and inputs the local transmission signal to the negative input terminal as a pseudo echo signal, and inputs the local transmission signal to the bidirectional communication input / output terminal via an output buffer. At the same time, an echo signal is input to the positive input terminal, and the subtraction result is echo canceled by subtracting the pseudo echo signal input to the negative input terminal from the echo signal input to the positive input terminal. A subtractor that transmits as an output into the local communication device;
The self-side transmission signal is detected as zero value, non-zero value is detected or zero value is not detected, and the echo cancellation output is detected as either zero value or non-zero value and amplitude detection. A detection circuit unit for performing
Based on the detection result of the detection circuit unit, controlling at least one of an echo signal and a pseudo echo signal input to the subtractor, or the echo cancel output output from the subtractor, A control circuit that adjusts to optimize the value that regulates the output amplitude;
An echo cancellation circuit comprising:

前記エコーキャンセル出力に表れるＤＣオフセットを加減算するＤＣオフセット加減算回路をさらに具備し、
前記検出回路部は、前記自側送信信号について０値の検出を行い、前記エコーキャンセル出力について０値の検出及び振幅検出を行い、
前記制御回路は、前記検出回路部の検出結果に基づいてＤＣオフセット有りと判定したときに、前記ＤＣオフセット加減算回路を制御し、前記エコーキャンセル出力に対してその出力振幅が最小になるようにＤＣオフセットを加減算することを特徴とする請求項１に記載のエコーキャンセル回路。 A DC offset addition / subtraction circuit for adding / subtracting a DC offset appearing in the echo cancellation output;
The detection circuit unit detects a zero value for the self-side transmission signal, performs a zero value detection and an amplitude detection for the echo cancellation output,
When the control circuit determines that there is a DC offset based on the detection result of the detection circuit unit, the control circuit controls the DC offset addition / subtraction circuit, so that the output amplitude is minimized with respect to the echo cancellation output. The echo cancellation circuit according to claim 1, wherein an offset is added or subtracted.

前記減算器に入力するエコー信号及び擬似エコー信号をそれぞれ増幅するゲイン可変のアンプをさらに具備し、
前記検出回路部は、前記自側送信信号について０値以外の検出、及び、前記エコーキャンセル出力について０値の検出及び振幅検出を行い、
前記制御回路は、前記検出回路部の検出結果に基づいて、前記減算器に入力するエコー信号及び擬似エコー信号のうちの少なくとも一方の信号に対して、エコーキャンセル出力振幅が最小になるように前記アンプの入力ゲインを調整することを特徴とする請求項１又は２に記載のエコーキャンセル回路。 Further comprising a variable gain amplifier for amplifying an echo signal and a pseudo echo signal input to the subtractor,
The detection circuit unit detects a non-zero value for the local transmission signal, and performs zero value detection and amplitude detection for the echo cancellation output,
The control circuit, based on the detection result of the detection circuit unit, the echo cancellation output amplitude is minimized with respect to at least one of the echo signal and the pseudo echo signal input to the subtractor. The echo cancellation circuit according to claim 1, wherein an input gain of the amplifier is adjusted.

前記エコーキャンセル出力の経路に配設された前記検出回路部の後段に設けられた振幅誤差除去用のＡ／Ｄコンバータをさらに具備し、
前記検出回路部は、前記自側送信信号について特に値の検出をせず、前記エコーキャンセル出力について０値以外の検出及び振幅検出を行い、
前記制御回路は、前記検出回路部の検出結果に基づいて、前記エコーキャンセル出力が０値以外のとき、エコーキャンセル出力振幅に合わせて前記Ａ／Ｄコンバータの閾値を最適化することを特徴とする請求項１乃至３のいずれか１つに記載のエコーキャンセル回路。 An A / D converter for removing an amplitude error provided at a subsequent stage of the detection circuit unit disposed in the path of the echo cancellation output;
The detection circuit unit does not particularly detect a value of the transmission signal on its own side, performs detection other than 0 value and amplitude detection for the echo cancellation output,
The control circuit optimizes the threshold value of the A / D converter according to an echo cancellation output amplitude when the echo cancellation output is other than 0 based on a detection result of the detection circuit unit. The echo cancellation circuit according to any one of claims 1 to 3.

前記エコーキャンセル出力に表れるＤＣオフセットを加減算するＤＣオフセット加減算回路と、
前記減算器に入力するエコー信号及び擬似エコー信号をそれぞれ増幅するゲイン可変のアンプと、
前記エコーキャンセル出力の経路に配設された前記検出回路部の後段に設けられた振幅誤差除去用のＡ／Ｄコンバータと、をさらに具備し、
前記制御回路は、前記検出回路部の検出結果に基づいて、
まず、前記ＤＣオフセット加減算回路を制御し、前記エコーキャンセル出力に対してその出力振幅が最小になるようにＤＣオフセットを加減算し、
次に、前記減算器に入力するエコー信号及び擬似エコー信号のうちの少なくとも一方の信号に対して、エコーキャンセル出力振幅が最小になるように前記アンプの入力ゲインを調整した後、
前記減算器から出力するエコーキャンセル出力の振幅に合わせて前記Ａ／Ｄコンバータの閾値を最適化することを特徴とする請求項１に記載のエコーキャンセル回路。 A DC offset addition / subtraction circuit for adding / subtracting a DC offset appearing in the echo cancellation output;
A variable gain amplifier that amplifies the echo signal and the pseudo echo signal input to the subtractor, and
An amplitude error removing A / D converter provided at a subsequent stage of the detection circuit unit disposed in the path of the echo cancellation output,
The control circuit is based on the detection result of the detection circuit unit.
First, the DC offset addition / subtraction circuit is controlled, and the DC offset is added / subtracted so that the output amplitude is minimized with respect to the echo cancellation output,
Next, after adjusting the input gain of the amplifier so that the echo cancellation output amplitude is minimized with respect to at least one of the echo signal and the pseudo echo signal input to the subtractor,
2. The echo cancellation circuit according to claim 1, wherein a threshold value of the A / D converter is optimized in accordance with an amplitude of an echo cancellation output output from the subtracter.