JP5126219B2 - 半導体部品および半導体部品の製造方法 - Google Patents

半導体部品および半導体部品の製造方法 Download PDF

Info

Publication number
JP5126219B2
JP5126219B2 JP2009506147A JP2009506147A JP5126219B2 JP 5126219 B2 JP5126219 B2 JP 5126219B2 JP 2009506147 A JP2009506147 A JP 2009506147A JP 2009506147 A JP2009506147 A JP 2009506147A JP 5126219 B2 JP5126219 B2 JP 5126219B2
Authority
JP
Japan
Prior art keywords
support member
semiconductor element
semiconductor component
outer peripheral
peripheral direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009506147A
Other languages
English (en)
Other versions
JPWO2008117434A1 (ja
Inventor
毅志 宗
秀雄 久保
清治 上野
治 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2008117434A1 publication Critical patent/JPWO2008117434A1/ja
Application granted granted Critical
Publication of JP5126219B2 publication Critical patent/JP5126219B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子が封入された半導体部品および半導体部品の製造方法に関する。
近年、半導体素子が封入された半導体パッケージにおいては、半導体の動作周波数の上昇や配線の高密度化に伴って発熱量が増加してきており、発生した熱を確実に逃がして、熱抵抗を効率よく低減することが求められている。また、電子機器を稼動した後の増設やバージョンアップや保守の利便性に優れた半導体パッケージとして、表面に薄板状の電極が格子状に並べられたＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）形態の半導体パッケージが広く利用されている。
図１は、従来のＬＧＡ形態の半導体パッケージの断面図である。
半導体パッケージ１０は、下面に薄板状の電極が配置された配線基板１１と、Ｉ／Ｏ端子１４が取り付けられた半導体素子１２と、半導体素子１２で発生した熱を放熱するヒートスプレッダ１７と、ヒートスプレッダ１７を支持するスペーサ１６などで構成されており、半導体素子１２とヒートスプレッダ１７とは接合部材１３によって接合され、スペーサ１６と配線基板１１およびヒートスプレッダ１７は接着剤１５で接着されている。半導体素子１２の熱抵抗率を低減するためには、半導体素子１２で発生した熱をヒートスプレッダ１７に効率よく伝達することが必要であり、半導体素子１２とヒートスプレッダ１７を接合する接合部材１３の厚さは綿密に調整されている。
また、半導体パッケージ１０は、ピンが格子状に並んだソケットに配線基板１１が対向するように配置され、ソケットに強く押し付けられることによって電子機器内に装着される。このように、ＬＧＡ形態の半導体パッケージ１０は、ピンやはんだなどで構成された凸状の電極を備えた半導体パッケージと比較して、電子機器内への着脱が容易であるとともに、電力を効率よく供給することができるという利点がある。
ところで、ＬＧＡ形態の半導体パッケージ１０では、外形寸法によってソケットとの位置合わせが行われており、ソケットに半導体パッケージ１０が強く押し付けられることによって、電子機器内に装着されている。このため、接着剤１５の食み出しなどによって、配線基板１１やヒートスプレッダ１７が傾いて接着されてしまうと、ソケットからの加圧力Ｆが配線基板１１表面の一部分に偏って印加され、配線基板１１が割れてしまったり、内部配線が断線してしまう恐れがある。また、接着剤１５が半導体パッケージ１０の外形寸法を超えて食み出してしまった場合には、半導体パッケージ１０とソケットとの間に位置ずれが生じてしまい、接続不良が生じてしまうという問題がある。
この点に関し、特許文献１および特許文献２には、食み出した接着剤が収容されるように、スペーサの端面に段差を設ける技術について記載されている。特許文献１および特許文献２に記載された技術によると、余った接着剤がスペーサの端面に押し出されて段差内に入り込むため、接着剤の食み出しを軽減することができる。
特開２００６−８０２９７号公報 特開２００４−２９６７３９号公報
しかし、半導体パッケージ１０自体が小型であるため、スペーサ端面の段差に収容できる接着剤の量は微量であり、接着剤の食み出しによる配線基板の破損や接続不良を解決するには不十分であるという問題がある。
本発明は、上記事情に鑑み、接着剤の食み出しによる不具合が軽減された半導体部品を提供することを目的とする。
上記目的を達成する本発明の第１の半導体部品は、複数の入出力信号を有する半導体素子と、
半導体素子の下部に配置され、半導体素子の複数の入出力信号を外部に引き出すための配線基板と、
半導体素子が発生する熱を放熱するための熱伝導部材と、
半導体素子と熱伝導部材との間に配置され、熱伝導部材を半導体素子に接合するための接合部材と、
半導体素子を囲むように開口が形成され、上面に複数の凹を有し、熱伝導部材を支持するための支持部材と、
支持部材と配線基板との間に配置され、支持部材と配線基板とを接着する第１の接着部材と、
支持部材と熱伝導部材との間に配置され、支持部材と熱伝導部材とを接着する第２の接着部材とを有することを特徴とする。
本発明の第１の半導体部品によると、支持部材の上面に複数の凹部分が設けられており、それら凹部分それぞれに余った接着部材が入り込むため、接着剤の食み出しを十分に軽減することができ、熱伝導部材および配線基板を支持部材に精度良く接着することができる。また、支持部材に切り欠きではなく溝状の凹が設けられることによって、支持部材の強度を維持することができ、支持部材の開口内に配置される半導体素子などをソケット等の加圧力から確実に保護することができる。
また、本発明の第１の半導体部品において、上記複数の凹は、支持部材の上面における外周部の所定範囲において、外周方向から内周方向へ向かって互いに交わらずに形成された所定長の複数の溝であることが好ましい。
支持部材の外周部に凹が設けられることによって、支持部材の外側にまで接着部材が食み出してしまって、半導体部品の外形が変わってしまう不具合を回避することができる。
また、本発明の第１の半導体部品において、上記支持部材の上面における外周部の隅の部分における複数の溝は、外周方向から内周方向へ向かって互いに交わらずに形成され、隅の部分に向かって夫々段階的に短くなることが好適である。
この好適な半導体部品によると、接着部材が剥れてしまいやすい外周部の隅の部分ほど溝の長さが短いため、接着部材の食み出しの回避と、支持部材の確実な接着とを両立させることができる。
また、本発明の第１の半導体部品において、上記支持部材の上面における外周部の隅の部分における複数の溝は、外周方向から内周方向へ向かって延長が開口内の一点で交わるように互いに角度を有して形成されることも好ましい。
支持部材の上面に、外周方向から内周方向へ向かって延長が開口内の一点で交わるように互いに角度を有して放射状の溝が設けられることによって、支持部材の外周部の隅に近いほど溝と溝の間があくこととなり、支持部材を確実に接着することができる。
また、本発明の第１の半導体部品において、上記複数の溝は、支持部材の下面においても形成されることが好ましい。
支持部材の下面にも複数の溝が設けられることによって、支持部材の下面と配線基板との間の接着部材の食み出しを防止することができる。
また、上記目的を達成する本発明の第２の半導体部品は、複数の入出力信号を有する半導体素子と、
上記半導体素子の下部に配置され、半導体素子の複数の入出力信号を外部に引き出すための配線基板と、
半導体素子が発生する熱を放熱するための熱伝導部材と、
半導体素子と熱伝導部材との間に配置され、熱伝導部材を半導体素子に接合するための接合部材と、
半導体素子を囲むように開口が形成され、切欠きを複数有し、熱伝導部材を支持するための支持部材と、
支持部材と配線基板との間に配置され、支持部材と配線基板とを接着する第１の接着部材と、
支持部材と熱伝導部材との間に配置され、支持部材と熱伝導部材とを接着する第２の接着部材とを有することを特徴とする。
支持部材に、溝ではなく切り欠きが設けられることによっても、接着部材の食み出しを効率よく回避することができる。また、本発明の第２の半導体部品では、支持部材の上面に溝状の凹を設けた本発明の第１の半導体部品と比較して、支持部材の強度は劣るが、製造工程を複雑化せずに、接着部材の食み出しを確実に回避することができるという利点がある。
また、本発明の第２の半導体部品において、上記切欠きは、支持部材の外周部の所定範囲において、外周方向から内周方向へ向かって互いに交わらずに形成された所定長の切欠きであることが好ましい。
支持部材の外周部に切り欠きが形成されることによって、支持部材の開口内に配置される接合部材を確実に熱伝導部材と接触させることができ、半導体素子で発生した熱を効率よく放熱することができる。
また、本発明の第２の半導体部品において、上記支持部材の外周部の隅の部分における複数の切欠きは、外周方向から内周方向へ向かって互いに交わらずに形成され、隅の部分に向かって夫々段階的に短くなることが好適である。
この好適な半導体部品によると、接着部材の食み出しの回避と、支持部材の確実な接着とを両立させることができる。
また、本発明の第２の半導体部品において、上記支持部材の外周部の隅の部分における複数の切欠きは、外周方向から内周方向へ向かって延長が開口内の一点で交わるように互いに角度を有して形成されることも好ましい。
支持部材の外周部に放射状の切り欠きが形成されることによっても、支持部材の隅が剥がれてしまう不具合を回避することができる。
また、本発明の第３の半導体部品は、複数の入出力信号を有する半導体素子と、
半導体素子の下部に配置され、半導体素子の複数の入出力信号を外部に引き出すための配線基板と、
半導体素子が発生する熱を放熱するための熱伝導部材と、
半導体素子と熱伝導部材との間に配置され、熱伝導部材を半導体素子に接合するための接合部材と、
半導体素子を囲むように開口が形成され、熱伝導部材を支持するための支持部材と、
半導体素子を囲むように開口が形成されるとともに、支持部材と配線基板との間に配置され、複数の切欠きを有し、支持部材と配線基板とを接着する第１の接着部材と、
半導体素子を囲むように開口が形成されるとともに、支持部材と熱伝導部材との間に配置され、複数の切欠きを有し、支持部材と熱伝導部材とを接着する第２の接着部材とを有することを特徴とする。
支持部材に切り欠きが形成されることに替えて、第１の接着部材および第２の接着部材それぞれに複数の切り欠きが形成されることによっても、接着部材の食み出しを回避することができる。
また、本発明の第３の半導体部品において、上記接着部材の外周部の隅の部分における複数の切欠きは、外周方向から内周方向へ向かって互いに交わらずに形成され、隅の部分に向かって夫々段階的に短くなることが好適である。
この好適な半導体部品によると、接着部材の食み出しを回避し、支持部材を確実に接着することができる。
また、本発明の第３の半導体部品において、上記接着部材の外周部の隅の部分における複数の切欠きは、外周方向から内周方向へ向かって延長が開口内の一点で交わるように互いに角度を有して形成されることも好ましい。
接着部材の外周部に放射状の切り欠きが形成されることによっても、支持部材の接着精度を維持することができる。
また、本発明の第３の半導体部品において、上記支持部材は、支持部材の外周部の所定範囲において、外周方向から内周方向へ向かって互いに交わらずに形成された所定長の切欠きを複数有することが好ましい。
第１の接着部材および第２の接着部材に加えて、支持部材にも複数の切り欠きが設けられることによって、接着部材の食み出しを確実に軽減することできる。
また、本発明の第３の半導体部品において、上記支持部材が有する切欠き、第１の接着部材が有する切欠きと第２の接着部材が有する切欠きは、互いに上下方向に貫通して形成されることが好ましい。
第１の接着部材、第２の接着部材、および支持部材それぞれに、互いに上下方向に貫通する切り欠きが形成されることによって、接着部材の食み出しが確実に回避される。
また、上記目的を達成する本発明の第１の半導体部品の製造方法は、配線基板と、配線基板上に配置された半導体素子と、半導体素子が発生する熱を放熱するための熱伝導部材と、半導体素子と熱伝導部材との間に配置され、熱伝導部材を半導体素子に接合するための接合部材と、半導体素子を囲むように形成された支持部材であって、支持部材の上面における各辺部の所定範囲において、外周方向から内周方向へ向かって互いに交わらずに形成された所定長の溝を複数有し、熱伝導部材を支持するための支持部材とを有する半導体部品の製造方法であって、
配線基板の上部に半導体素子と接合部材とを重ねて配置するとともに、配線基板の上部に半導体素子を囲むように第１の熱硬化性接着部材と支持部材と第２の熱硬化性接着部材とを重ねて配置するステップと、
接合部材及び第２の熱硬化性接着部材の上部に熱伝導部材を配置するステップと、
接合部材を融解させるとともに、第１及び第２の熱硬化性接着部材を融解させることにより、支持部材が有する複数の溝に熱硬化性接着部材を充填させるステップと、
支持部材が有する複数の溝に充填された熱硬化性接着部材を硬化させるステップとを有することを特徴とする。
本発明の第１の半導体部品の製造方法によると、接着部材の食み出しによる不具合が軽減された半導体部品を製造することができる。
ここで、第１の半導体部品の製造方法については、ここではその基本形態のみを示すのにとどめるが、これは単に重複を避けるためであり、本発明の第１の半導体部品の製造方法には、上記の基本形態のみではなく、前述した第１の半導体部品の各形態に対応する各種の形態が含まれる。
また、上記目的を達成する本発明の第２の半導体の製造方法は、配線基板と、配線基板上に配置された半導体素子と、半導体素子が発生する熱を放熱するための熱伝導部材と、半導体素子と熱伝導部材との間に配置され、熱伝導部材を半導体素子に接合するための接合部材と、半導体素子を囲むように形成された支持部材であって、支持部材の上面における各辺部の所定範囲において、外周方向から内周方向へ向かって互いに交わらずに形成された所定長の切欠きを複数有し、熱伝導部材を支持するための支持部材とを有する半導体部品の製造方法であって、
配線基板の上部に半導体素子と接合部材とを重ねて配置するとともに、配線基板の上部に半導体素子を囲むように第１の熱硬化性接着部材と支持部材と第２の熱硬化性接着部材とを重ねて配置するステップと、
接合部材及び第２の熱硬化性接着部材の上部に熱伝導部材を配置するステップと、
前記接合部材を融解させるとともに、前記第１及び第２の熱硬化性接着部材を融解させることにより、支持部材が有する複数の溝に熱硬化性接着部材を充填させるステップと、
支持部材が有する複数の切り欠きに充填された熱硬化性接着部材を硬化させるステップとを有することを特徴とする。
本発明の第２の半導体部品の製造方法によると、接着部材の食み出しによる不具合が軽減された半導体部品を製造することができる。
ここで、第２の半導体部品の製造方法については、ここではその基本形態のみを示すのにとどめるが、これは単に重複を避けるためであり、本発明の第２の半導体部品の製造方法には、上記の基本形態のみではなく、前述した第２の半導体部品の各形態に対応する各種の形態が含まれる。
以上のように、本発明によれば、接着剤の食み出しによる不具合が軽減された半導体部品を提供することができる。
従来のＬＧＡ形態の半導体パッケージの断面図である。 本発明の一実施形態である半導体部品の概略構成図である。 スペーサを示す図である。 半導体部品の製造方法を示す図である。 本発明の第２実施形態におけるスペーサを示す図である。 本発明の第３実施形態におけるスペーサを示す図である。 本発明の第４実施形態におけるスペーサを示す図である。 図７に示すスペーサが適用された半導体部品の製造方法を示す図である。 本発明の第５実施形態におけるスペーサを示す図である。 本発明の第６実施形態である半導体部品の分解斜視図である。 本発明の第７実施形態における接着シートを示す図である。 本発明の第８実施形態における接着シートを示す図である。 本発明の第９実施形態である半導体部品を示す図である。
以下、図面を参照して本発明の実施の形態を説明する。
図２は、本発明の一実施形態である半導体部品の概略構成図である。
図２のパート（Ａ）には、半導体部品１００の分解斜視図が示されている。
半導体部品１００は、配線基板１１０上に、接合部材１２３、接着シート１３０、スペーサ１４０、およびヒートスプレッダ１５０などが重ねられて構成されている。
配線基板１１０は、下面に薄板状の複数の電極が配置されており、それらの電極がソケットに押し付けられることによって、外部装置との間で信号や電力がやり取りされる。配線基板１１０は、本実施形態にいう配線基板の一例に相当する。
接合部材１２３の下には、半導体素子が配置されており、半導体素子とヒートスプレッダ１５０とが接合部材１２３によって接着されている。半導体素子、および接合部材１２３については後で図示する。また、接着シート１３０とスペーサ１４０は、それぞれに開口１３１，１４２が設けられており、半導体素子や接合部材１２３は、それら開口１３１，１４２の内側に配置されている。
接着シート１３０は、熱硬化性の接着材料で構成されており、スペーサ１４０を間に挟んで２枚用意されている。配線基板１１０とスペーサ１４０との間に配置された接着シート１３０は、本実施形態にいう第１の接着部材の一例にあたるとともに、本実施形態にいう第１の熱硬化性接着部材の一例にも相当する。また、スペーサ１４０とヒートスプレッダ１５０との間に配置された接着シート１３０は、本実施形態にいう第２の接着部材の一例にあたるとともに、本実施形態にいう第２の熱硬化性接着部材の一例にも相当する。
図３は、スペーサ１４０を示す図である。
図３のパート（Ａ）は、スペーサ１４０の、ヒートスプレッダ１５０と対向する側の面（以下では、この面を上面と称する）を示す図であり、図３のパート（Ｂ）は、スペーサ１４０の、配線基板１１０と対向する側の面（以下では、この面を下面と称する）を示す図である。
スペーサ１４０は、ヒートスプレッダ１５０を支持するものであり、図３に示すように、上面および下面それぞれの外周部分に、相互に同じ長さを有する複数の溝１４１が形成されている。スペーサ１４０は、本実施形態にいう支持部材の一例にあたり、複数の溝１４１は、本実施形態にいう「複数の凹」の一例にあたるとともに、本実施形態にいう「複数の溝」の一例に相当する。
図２に戻って説明する。
ヒートスプレッダ１５０は、接合部材１２３の下に配置された半導体素子で発生した熱を放熱するものである。ヒートスプレッダ１５０は、本実施形態にいう熱伝導部材の一例に相当する。
図２のパート（Ｂ）には、半導体部品１００の外観斜視図が示されている。
半導体部品１００は、外観上、配線基板１１０とヒートスプレッダ１５０との間にスペーサ１４０などが挟まれており、それら配線基板１１０、ヒートスプレッダ１５０、およびスペーサ１４０によって形成された空間内に、半導体素子や接合部材１２３が封入されている。
続いて、半導体部品１００の製造方法について説明する。
図４は、半導体部品１００の製造方法を示す図である。
半導体部品１００を製造するにあたり、まず、配線基板１１０上に、１枚目の接着シート１３０、スペーサ１４０、および２枚目の接着シート１３０がこの順に配置され、接着シート１３０およびスペーサ１４０それぞれの開口１３１，１４２の内側に、接着材料１２１ａによってＩ／Ｏ端子１２１が接着された半導体素子１２２、および接合部材１２３が順に配置される（図４のステップＳ１１）。半導体素子１２２は、本実施形態にいう半導体素子の一例にあたり、接合部材１２３は、本実施形態にいう接合部材の一例に相当する。また、図４のステップＳ１１に示す接着シート１３０およびスペーサ１４０を配置する過程は、本実施形態の半導体部品の製造方法における「第１の熱硬化性接着部材と支持部材と第２の熱硬化性接着部材とを重ねて配置するステップ」の一例に相当する。
尚、本実施形態においては、２枚の接着シート１３０の間にスペーサ１４０を挟んだものの厚さが、半導体素子１２２上に接合部材１２３が載せられたものの厚さよりも厚くなるように、従来よりも厚めの接着シート１３０が適用されている。
続いて、接合部材１２３および接着シート１３０の上に、ヒートスプレッダ１５０が重ねられて、各種要素が接着される前の半導体部品１００（以下では、接着処理前の半導体部品１００を未接着半導体部品１００´と称する）が形成される。図４のステップＳ１２＿ａには、未接着半導体部品１００´を中央付近で切断したときの断面が示されており、図４のステップＳ１２＿ｂには、未接着半導体部品１００´を外周部分で切断したときの断面図が示されている。ステップＳ１２＿ｂに示すように、スペーサ１４０の上面および下面には複数の溝１４１が形成されており、この時点では、それらの溝１４１の内側に接着シート１３０が入り込んでいない。このヒートスプレッダ１５０を重ねるステップＳ１２は、本実施形態の半導体部品の製造方法における「熱伝導部材を配置するステップ」の一例に相当する。
ヒートスプレッダ１５０が重ねられ、未接着半導体部品１００´が加熱されると、接合部材１２３の表面が溶融して粘性を増すとともに、２枚の接着シート１３０が液状に融解される。さらに、ヒートスプレッダ１５０が接合部材１２３に向けて押し付けられる（図４のステップＳ１３）。本実施形態においては、厚めの接着シート１３０が用いられており、ヒートスプレッダ１５０が接合部材１２３の上面の高さまで押し込まれることによって、２枚の接着シート１３０が融解した熱硬化性接着材料１３２がスペーサ１４０の上面および下面に形成された複数の溝１４１に押し出される。複数の溝１４１に熱硬化性接着材料１３２を押し出すステップＳ１３は、本実施形態の半導体部品の製造方法における「複数の溝に熱硬化性接着部材を充填させるステップ」の一例に相当する。
続いて、未接着半導体部品１００´が冷却される（図４のステップＳ１４）。その結果、接合部材１２３および熱硬化性接着材料１３２が硬化して、接合部材１２３がヒートスプレッダ１５０に接着されるとともに、スペーサ１４０がヒートスプレッダ１５０および配線基板１１０に接着される。この熱硬化性接着材料１３２を硬化するステップＳ１４は、本実施形態の半導体部品の製造方法における「熱硬化性接着部材を硬化させるステップ」の一例に相当する。
硬化した熱硬化性接着材料１３２´は、スペーサ１４０とヒートスプレッダ１５０および配線基板１１０との間でそれらを接合しているとともに、余った分がスペーサ１４０の溝１４１に入り込んでいる。このように、半導体部品１００は、熱硬化性接着材料１３２の食み出しが生じておらず、均一な厚みを有しているため、ソケットに強く押し付けられることによって配線基板１１０が割れてしまったり、外形で位置決めされるソケットとの間に位置ずれが生じてしまって、接続不良が生じてしまうなどという不具合を回避することができる。また、厚めの接着シート１３０が用いられることによって、スペーサ１４０と配線基板１１０やヒートスプレッダ１５０との間の隙間が余った熱硬化性接着材料１３２で充填されるため、従来、ステップＳ１４の後段で実行されていた、アンダーフィル材などといった液状の樹脂を隙間に充填・硬化する工程を省くことができ、製造コストを軽減することができる。
以上で、本発明の第１実施形態の説明を終了し、本発明の第２実施形態について説明する。本発明の第２実施形態は、スペーサに形成された溝の形状を除いては第１実施形態と同様の構成を有しているため、第１実施形態と同じ要素については同じ符号を付して説明を省略し、第１実施形態との相違点についてのみ説明する。
図５は、本発明の第２実施形態におけるスペーサ１４０＿２を示す図である。
本実施形態のスペーサ１４０＿２は、図２に示す第１実施形態のスペーサ１４０とは異なり、中央部分の溝１４１の長さＬ２よりも、隅部分の溝の長さＬ１が短く形成されている。スペーサ１４０＿２を図２に示すヒートスプレッダ１５０および配線基板１１０に接着しても、スペーサ１４０＿２の隅部分は剥がれてしまいやすい。本実施形態のスペーサ１４０＿２によると、隅部分ほど溝１４１の長さが短いため、接着シート１３０との接触面積が大きく、隅部分を確実にヒートスプレッダ１５０および配線基板１１０に接着することができる。
以上で、本発明の第２実施形態の説明を終了し、本発明の第３実施形態について説明する。本発明の第３実施形態についても、スペーサに設けられた溝の形状を除いては第１実施形態と同様の構成を有しているため、第１実施形態と同じ要素については同じ符号を付して説明を省略し、第１実施形態との相違点についてのみ説明する。
図６は、本発明の第３実施形態におけるスペーサ１４０＿３を示す図である。
本実施形態のスペーサ１４０＿３は、隅部分Ｐの溝１４１が、開口１４２の内側で交わるように互いに角度を有して放射状に設けられている。この図６に示すスペーサ１４０＿３では、接着しても剥れてしまいやすい隅部分Ｐが、外周側ほど溝１４１同士の間があいており、接着シート１３０との接触面積が大きくなる。このように、スペーサ１４０＿３の隅部分Ｐに放射状の溝１４１を設けることによっても、スペーサ１４０＿３の接着精度を維持して、熱硬化性接着材料の食み出しを防止することができる。
以上で、本発明の第３実施形態の説明を終了し、本発明の第４実施形態について説明する。本発明の第４実施形態については、スペーサに溝ではなく切り欠きが設けられている点を除いては第１実施形態と同様の構成を有しているため、第１実施形態と同じ要素については同じ符号を付して説明を省略し、第１実施形態との相違点についてのみ説明する。
図７は、本発明の第４実施形態におけるスペーサ１６０を示す図である。
本実施形態のスペーサ１６０では、図２に示す第１実施形態のスペーサ１４０とは異なり、溝１４１ではなく、外周部分に複数の切り欠き１６１が形成されている。また、本実施形態のスペーサ１６０は、中央部分の切り欠き１６１の長さＬ２よりも、隅部分の切り欠き１６１の長さＬ１が短く形成されており、スペーサ１６０の接着精度の維持が図られている。
図８は、図７に示すスペーサ１６０が適用された半導体部品１０１の製造方法を示す図である。
本実施形態においても、図４に示す第１実施形態の半導体部品１００の製造方法と同様に、配線基板１１０上に、１枚目の接着シート１３０、スペーサ１６０、および２枚目の接着シート１３０の順に配置され、接着シート１３０およびスペーサ１６０それぞれの開口１３１，１６２の内側に、Ｉ／Ｏ端子１２１が設けられた半導体素子１２２、および接合部材１２３が順に配置される（図８のステップＳ２１）。
続いて、ヒートスプレッダ１５０が重ねられて、未接着半導体部品１０１´が形成される。図８のステップＳ２２＿ａには、未接着半導体部品１０１´を中央付近で切断したときの断面が示されており、図８のステップＳ２２＿ｂには、未接着半導体部品１０１´を外周部分で切断したときの断面図が示されている。本実施形態においては、ステップＳ２２＿ｂに示すように、スペーサ１６０に切り欠き１６１が設けられている。
さらに、未接着半導体部品１０１´が加熱されて接合部材１２３および２枚の接着シート１３０が融解される（図８のステップＳ２３）。その結果、２枚の接着シート１３０が融解した熱硬化性接着材料１３２がスペーサ１６０の切り欠き１６１に押し出されて充填される。複数の切り欠き１６１に熱硬化性接着材料１３２を押し出すステップＳ２３は、本実施形態の半導体部品の製造方法における「複数の切り欠きに熱硬化性接着部材を充填させるステップ」の一例に相当する。
切り欠き１６１に熱硬化性接着材料１３２が充填されると、未接着半導体部品１００´が冷却される（図８のステップＳ２４）。本実施形態においては、硬化した熱硬化性接着材料１３２´は、スペーサ１６０とヒートスプレッダ１５０および配線基板１１０との接着に使用されずに余った分がスペーサ１６０の切り欠き１６１に入り込んでいる。このように、スペーサ１６０に溝ではなく切り欠き１６１を設けることによって、さらに効率よく余った熱硬化性接着材料１３２´を収容することができる。
以上で、本発明の第４実施形態の説明を終了し、本発明の第５実施形態について説明する。本発明の第５実施形態については、スペーサに設けられた切り欠きの形状を除いては、本発明の第４実施形態と同様の構成を有しているため、第４実施形態と同じ要素については同じ符号を付して説明を省略し、第４実施形態との相違点についてのみ説明する。
図９は、本発明の第５実施形態におけるスペーサ１６０＿２を示す図である。
本実施形態のスペーサ１６０＿２は、隅部分Ｐの切り欠き１６１が、開口１６２内で交わるように互いに角度を有して放射状に設けられている。本実施形態のスペーサ１６０＿２では、隅部分Ｐは他の部分よりも接着シート１３０との接触面積が大きいため、接着精度の維持と、熱硬化性接着材料の食み出しを防止とを両立することができる。
以上で、本発明の第５実施形態の説明を終了し、本発明の第６実施形態について説明する。本発明の第６実施形態については、スペーサおよび接着シートの形状を除いては本発明の第１実施形態と同様の構成を有しているため、第１実施形態と同じ要素については同じ符号を付して説明を省略し、第１実施形態との相違点についてのみ説明する。
図１０は、本発明の第６実施形態である半導体部品２００の分解斜視図である。
本実施形態の半導体部品２００は、図２に示す第１実施形態の半導体部品１００と同様に、配線基板１１０上に２枚の接着シート１８０、スペーサ１７０、およびヒートスプレッダ１５０が重ねられており、接着シート１８０およびスペーサ１７０それぞれに設けられた開口１８１,１７１の内側に半導体部１２９が配置されている。また、第１実施形態の半導体部品１００とは異なり、スペーサ１７０に溝や切り欠きなどが設けられておらず、その代わりに、２枚の接着シート１８０それぞれの外周部分に切り欠き１８２が形成されている。
図１０に示す接着シート１８０を溶融すると、余った熱硬化性接着材料が接着シート１８０の切り欠き１８２の部分にまで広がる。このため、スペーサ１７０を確実に接着することができるとともに、熱硬化性接着部材が半導体部品２００の外面にまで食み出してしまう不具合を回避することができる。
以上で、本発明の第６実施形態の説明を終了し、本発明の第７実施形態について説明する。本発明の第７実施形態については、接着シートの切り欠きの形状を除いては本発明の第６実施形態と同様の構成を有しているため、第６実施形態との相違点についてのみ説明する。
図１１は、本発明の第７実施形態における接着シート１８０＿２を示す図である。
本実施形態の接着シート１８０＿２では、中央部分の切り欠き１８２の長さＬ２よりも、隅部分の切り欠き１８２の長さＬ１が短く形成されている。本実施形態の接着シート１８０＿２では、接着シート１８０＿２とスペーサ１７０との接触面積が、スペーサ１７０が剥がれてしまいやすい隅部分ほど大きいため、スペーサ１７０の接着精度を維持したまま、熱硬化性接着部材の食み出しを回避することができる。
以上で、本発明の第７実施形態の説明を終了し、本発明の第８実施形態について説明する。本発明の第８実施形態については、接着シートの切り欠きの形状を除いては本発明の第６実施形態と同様の構成を有しているため、第６実施形態との相違点についてのみ説明する。
図１２は、本発明の第８実施形態における接着シート１８０＿３を示す図である。
本実施形態の接着シート１８０＿３は、隅部分Ｐの切り欠き１８２が、開口１８１内で交わるように互いに角度を有して放射状に設けられているため、剥れてしまいやすい外周側ほどスペーサ１７０と大きな面積で接触する。このように、接着シート１８０＿３の隅部分Ｐに放射状の切り欠き１８２を設けることによっても、スペーサ１７０の接着精度を維持して、熱硬化性接着材料の食み出しを防止することができる。
以上で、本発明の第８実施形態の説明を終了し、本発明の第９実施形態について説明する。本発明の第９実施形態については、スペーサの形状を除いては本発明の第６実施形態と同様の構成を有しているため、第６実施形態との相違点についてのみ説明する。
図１３は、本発明の第９実施形態である半導体部品３００を示す図である。
図１３のパート（Ａ）には、本実施形態の半導体部品３００の分解斜視図が示されている。
本実施形態の半導体部品３００は、図１０に示す第６実施形態の半導体部品２００と同様に、接着シート１８０に切り欠き１８２が形成されており、さらに、スペーサ１４０にも切り欠き１４２が形成されている。また、２枚の接着シート１８０とスペーサ１４０は、それぞれの切り欠き１８２,１４２を揃えて重ねられている。
図１３のパート（Ｂ）には、半導体部品３００の外周部分の断面図が示されている。
図１３のパート（Ｂ）に示す接着シート１８０を溶融すると、スペーサ１７０とヒートスプレッダ１５０および配線基板１１０との接着に利用されずに余った熱硬化性接着材料は、接着シート１８０の切り欠き１８２の部分にまで広がるとともに、スペーサ１７０の切り欠き１４２にも押し出される。このため、接着シート１８０が厚い場合であっても、確実に熱硬化性接着材料の食み出しを回避することができる。
ここで、上記では、スペーサの上面と下面の両面に溝を設ける例について説明したが、本発明にいう支持部材は、片面にのみ溝が設けられたものであってもよい。
また、上記では、スペーサと接着シートそれぞれに切り欠きを設ける例について説明したが、本発明にいう支持部材および接着部材は、一方に切り欠きが設けられ、他方には溝が設けられたものであってもよい。
また、上記では、スペーサの外周部分にのみ溝を設ける例について説明したが、本発明にいう支持部材は、上面全体に溝が設けられたものであってもよい。

Claims (8)

  1. 複数の入出力信号を有する半導体素子と、
    前記半導体素子の下部に配置され、前記半導体素子の前記複数の入出力信号を外部に引き出すための配線基板と、
    前記半導体素子が発生する熱を放熱するための熱伝導部材と、
    前記半導体素子と前記熱伝導部材との間に配置され、前記熱伝導部材を前記半導体素子に接合するための接合部材と、
    前記半導体素子を囲むように開口が形成され、上面に、外周方向から内周方向へ向かって互いに交わらずに形成された複数の凹を有し、前記熱伝導部材を支持するための支持部材と、
    前記支持部材と前記配線基板との間に配置され、前記支持部材と前記配線基板とを接着する第１の接着部材と、
    前記支持部材と前記熱伝導部材との間に配置され、前記支持部材と前記熱伝導部材とを接着する第２の接着部材とを有し、
    前記凹に前記第１の接着部材の一部または前記第２の接着部材の一部を受け入れることを特徴とする半導体部品。
  2. 前記複数の凹は、前記支持部材の上面における外周部の所定範囲において、外周方向から内周方向へ向かって互いに交わらずに形成された所定長の複数の溝であることを特徴とする請求項１記載の半導体部品。
  3. 前記支持部材の上面における前記外周部の隅の部分における複数の溝は、外周方向から内周方向へ向かって互いに交わらずに形成され、前記隅の部分に向かって夫々段階的に短くなることを特徴とする請求項２記載の半導体部品。
  4. 前記支持部材の上面における前記外周部の隅の部分における複数の溝は、外周方向から内周方向へ向かって延長が前記開口内の一点で交わるように互いに角度を有して形成されることを特徴とする請求項２記載の半導体部品。
  5. 前記複数の溝は、前記支持部材の下面においても形成されることを特徴とする請求項２乃至４のいずれかに記載の半導体部品。
  6. 複数の入出力信号を有する半導体素子と、
    前記半導体素子の下部に配置され、前記半導体素子の前記複数の入出力信号を外部に引き出すための配線基板と、
    前記半導体素子が発生する熱を放熱するための熱伝導部材と、
    前記半導体素子と前記熱伝導部材との間に配置され、前記熱伝導部材を前記半導体素子に接合するための接合部材と、
    前記半導体素子を囲むように開口が形成され、外周方向から内周方向へ向かって互いに交わらずに形成された切欠きを複数有し、前記熱伝導部材を支持するための支持部材と、
    前記支持部材と前記配線基板との間に配置され、前記支持部材と前記配線基板とを接着する第１の接着部材と、
    前記支持部材と前記熱伝導部材との間に配置され、前記支持部材と前記熱伝導部材とを接着する第２の接着部材とを有し、
    前記切欠きに前記第１の接着部材の一部または前記第２の接着部材の一部を受け入れることを特徴とする半導体部品。
  7. 前記切欠きは、前記支持部材の外周部の所定範囲において、外周方向から内周方向へ向かって互いに交わらずに形成された所定長の切欠きであることを特徴とする請求項６記載の半導体部品。
  8. 前記支持部材の前記外周部の隅の部分における複数の切欠きは、外周方向から内周方向へ向かって互いに交わらずに形成され、前記隅の部分に向かって夫々段階的に短くなることを特徴とする請求項７記載の半導体部品。
JP2009506147A 2007-03-27 2007-03-27 半導体部品および半導体部品の製造方法 Expired - Fee Related JP5126219B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056389 WO2008117434A1 (ja) 2007-03-27 2007-03-27 半導体部品および半導体部品の製造方法

Publications (2)

Publication Number Publication Date
JPWO2008117434A1 JPWO2008117434A1 (ja) 2010-07-08
JP5126219B2 true JP5126219B2 (ja) 2013-01-23

Family

ID=39788177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009506147A Expired - Fee Related JP5126219B2 (ja) 2007-03-27 2007-03-27 半導体部品および半導体部品の製造方法

Country Status (3)

Country Link
US (2) US7999374B2 (ja)
JP (1) JP5126219B2 (ja)
WO (1) WO2008117434A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI525758B (zh) * 2010-01-21 2016-03-11 精材科技股份有限公司 晶片封裝體及其製造方法
US9354138B2 (en) * 2013-07-02 2016-05-31 Texas Instruments Incorporated Fixture for test circuit board reliability testing
DE102013015041B4 (de) * 2013-09-12 2018-03-08 Jörg Alexander Böken Vorrichtung zur Signalisierung von Bewegungen eines Bewegungsapparates eines Menschen
US9831190B2 (en) * 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
US11101236B2 (en) * 2018-08-31 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US11234351B2 (en) * 2018-10-18 2022-01-25 Facebook Technologies, Llc Display fabrication microassembly system
US11710672B2 (en) * 2019-07-08 2023-07-25 Intel Corporation Microelectronic package with underfilled sealant
US11302600B2 (en) * 2019-12-18 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817974A (ja) * 1994-06-27 1996-01-19 Hitachi Ltd 放熱構造を持つｂｇａ型ｌｓｉパッケージ
JPH1050877A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージ
JPH10144737A (ja) * 1996-11-08 1998-05-29 Fujitsu Ltd 半導体装置
JPH11345920A (ja) * 1998-06-02 1999-12-14 Fujitsu Ltd 半導体装置
JP2003218253A (ja) * 2002-01-18 2003-07-31 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2995686A (en) * 1959-03-02 1961-08-08 Sylvania Electric Prod Microelectronic circuit module
JPH05251980A (ja) 1992-03-05 1993-09-28 Seiko Epson Corp 弾性表面波デバイスおよびその実装構造
US5424918A (en) * 1994-03-31 1995-06-13 Hewlett-Packard Company Universal hybrid mounting system
JPH09293808A (ja) * 1996-04-25 1997-11-11 Fujitsu Ltd 半導体装置
JPH1174403A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
JP3519285B2 (ja) * 1998-09-28 2004-04-12 松下電器産業株式会社 半導体装置
JP2000349178A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7173329B2 (en) * 2001-09-28 2007-02-06 Intel Corporation Package stiffener
JP2004296739A (ja) 2003-03-26 2004-10-21 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
TWI273680B (en) * 2003-03-27 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package with embedded heat spreader abstract of the disclosure
JP2006080297A (ja) 2004-09-09 2006-03-23 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法
TWM303325U (en) * 2006-07-13 2006-12-21 Everlight Electronics Co Ltd Light emitting diode package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817974A (ja) * 1994-06-27 1996-01-19 Hitachi Ltd 放熱構造を持つｂｇａ型ｌｓｉパッケージ
JPH1050877A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージ
JPH10144737A (ja) * 1996-11-08 1998-05-29 Fujitsu Ltd 半導体装置
JPH11345920A (ja) * 1998-06-02 1999-12-14 Fujitsu Ltd 半導体装置
JP2003218253A (ja) * 2002-01-18 2003-07-31 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Also Published As

Publication number Publication date
JPWO2008117434A1 (ja) 2010-07-08
US20100013089A1 (en) 2010-01-21
US8421219B2 (en) 2013-04-16
US20110254149A1 (en) 2011-10-20
WO2008117434A1 (ja) 2008-10-02
US7999374B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
JP5126219B2 (ja) 半導体部品および半導体部品の製造方法
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
WO2008050635A1 (fr) Structure de montage d'élément semiconducteur et procédé de montage d'élément semiconducteur
TWI451539B (zh) 半導體封裝件及其製造方法
JP2012119597A (ja) 半導体装置及びその製造方法
EP3493279B1 (en) Light-emitting device
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP2018113301A (ja) 半導体装置とその製造方法
WO2013061392A1 (ja) 半導体モジュール
JP2010199494A (ja) 半導体装置及び半導体装置の製造方法
WO2013153920A1 (ja) 半導体デバイス
WO2014188632A1 (ja) 放熱構造を有する半導体装置および半導体装置の積層体
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2011243929A (ja) 半導体装置及びその製造方法
JP2011129818A (ja) 半導体装置及びその製造方法
JP6079501B2 (ja) 電子部品モジュール
JP5944224B2 (ja) 電子部品素子収納用パッケージ及びその製造方法
US7672140B2 (en) Circuit board configuration
CN101370360B (zh) 埋有电子器件的印刷线路板及其制造方法
JP4050200B2 (ja) 半導体装置の製造方法および半導体装置
TWI722724B (zh) 功率模組
JP3192859U (ja) 二層リードフレーム構造
WO2022170775A1 (zh) 一种功率结构体和制备方法以及设备
WO2022257019A1 (zh) 一种电气连接件、电子设备及其制备方法
TWI470710B (zh) 電子零件的接合結構

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees